CN100541599C - 通过多条传输线传输数据的方法和设备 - Google Patents

通过多条传输线传输数据的方法和设备 Download PDF

Info

Publication number
CN100541599C
CN100541599C CNB2004800310515A CN200480031051A CN100541599C CN 100541599 C CN100541599 C CN 100541599C CN B2004800310515 A CNB2004800310515 A CN B2004800310515A CN 200480031051 A CN200480031051 A CN 200480031051A CN 100541599 C CN100541599 C CN 100541599C
Authority
CN
China
Prior art keywords
data
sign indicating
indicating number
transmission
transmission medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800310515A
Other languages
English (en)
Other versions
CN1871635A (zh
Inventor
W·福尔特纳
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1871635A publication Critical patent/CN1871635A/zh
Application granted granted Critical
Publication of CN100541599C publication Critical patent/CN100541599C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/20—Arrangements affording multiple use of the transmission path using different combinations of lines, e.g. phantom working
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto

Abstract

在经由包括至少三条相邻传输线的传输介质传输数据单元的方法和设备的情况下，首先提供了多个码。每个码具有与传输介质的传输线路的数目对应的多个码部分。相关传输线上的每个码部分具有预定信号值，并且对于每个传输码，信号值的总和基本上是恒定的。对于将要传输的每个数据单元，从多个码中来选择码，并且选择的码被提供用于经由传输介质来传输。将要传输的数据单元和码能够根据预定时钟脉冲来提供，基于先前码和新的数据单元，在每个新时钟脉冲选择新码。

Description

通过多条传输线传输数据的方法和设备
技术领域
本发明涉及经由传输介质来传输数据的方法和设备，以及经由传输介质来接收数据单元的方法和设备，尤其涉及在不同电子元件间传输大量数据的方法和设备，这里尤其涉及图形控制和液晶显示器之间的数据传送。
背景技术
在现代电子应用中，大量的数据必须在具有同一外壳的元件之间、印刷电路板(PCB)之间以及集成电路之间传送。这样的大量数据的传送的目的在于最大化数据传送率，同时减少电磁干扰(EMI)并且也同时减少了接口成本。在这样的应用中，传输速度、电磁接口或者电磁兼容性以及系统成本都是主要方面。
图1示出了一个框图，示出了在发射机100和接收机102之间传送数据期间的EMI影响。例如，发射机100是显示控制器，接收机102是相关的显示器。如图1中箭头所示，数据，例如二进制数据，经由传输介质104从发射机100传输到接收机102。传输介质104是具有多条彼此相邻配置的传输线的传输介质，其中一旦大量数据的传输与二进制信号的同时转换(信号电平的变化，例如H→L或者L→H)联合到一起，就产生了辐射，这将导致相邻电子元件间的电磁相互作用。同样，电磁能量可以耦合到传输介质104的传输线中，并导致了接收机中的毁坏。
现在，将要传输的数据量快速地增加，并且不断地要求较高的数据率。特别地，在移动图像的数据具有高分辨率的情况下，实时管理高数据率是必要的，压缩技术不能在所有情况中使用。因此，引起的损失经常是不可接受的，或者不能在接收机侧筹措得到相应的解压缩成本。
随着信号带宽的增加，对于电磁干扰(EMI)，必须考虑额外的预防措施。传输必须对于来自环境的电磁射线是免疫的，此外，传输所固有的辐射必须被最小化，以便避免与其它系统元件干扰。在用于终端用户的电子器件的情况下，尽管在满足这些标准中所涉及的成本是合理的，但是也应用非常严格的标准以便确保不同器件之间的电磁兼容性。把矩阵显示设备作为一个例子，例如，液晶显示器(LCD)，其中关于将被传输的数据，正在增加的屏幕分辨率需要更高的带宽，其中EMI需求在最近几年变得日益严格。不仅在计算机的图形控制器和视觉显示单元的显示控制器之间需要高速接口，而且在显示控制器和显示器的单个列驱动器之间也需要高速接口。
图2示出了具有显示控制器106和外部的图形控制器108的矩阵显示器的一个例子。在其中配置有图形卡形式的图形控制器108的个人计算机位于虚线的左侧区域，并且用图解法示出。包括显示控制器的显示设备，也就是屏幕，位于虚线的右侧。经由第一连接110，图形控制器108将需要的图象数据从个人计算机(PC)传输到显示控制器，并且传输屏幕刷新指令来刷新屏幕。经由多条传输线1121-112n，显示控制器106将相应驱动信号施加给多个列驱动器1141-114n。列驱动器驱动矩阵显示器118的单独列1161-116n。矩阵显示器118例如是WUXGA(WUXGA＝超宽扩展图形阵列)，具有1.920×1.280个RGB象素(R＝红色，G＝绿色，B＝蓝色)的分辨率。在图2所例示的情况下，WUXGA矩阵显示元件(1.920×1.280象素)的屏幕刷新需要传输约7兆字节。该更新通常发生在60Hz的频率，这相当于约422兆字节/秒的网络数据速率。应该指出，这仍然不包括为了适当操作必须插入的空白相位。因此，具有八个显示列驱动器的WUXGA-LCD将需要约500兆比特/秒(峰值数据率)，其将被传输到每个驱动器1141-114n。
为了在满足高速率需要的同时保持电磁兼容性，不同的信号传输或者信令技术在本领域是公知的。这些公知技术的一个例子通常称做差分信令技术。图3示出了用于差分信令的已知电路和在那使用的信号波形。
图3A示出了用于差分信令的电路，包括发射机100和接收机102，发射机100和接收机102经由包括四条传输线1041-1044，的传输介质104彼此连接在一起。发射机100包括用于经由一条或者多条数据线接收将要传输的数据的第一输入端DATA，以及用于接收将要传输的时钟信号的第二输入端CLK。在接收机100中，配置有数据驱动器120和时钟驱动器122，其分别从输入端DATA接收数据信号，从输入端CLK接收时钟信号。在第一内部发射机线120a，数据驱动器120将要传输的数据信号提供给发射机100的数据输出端124a上。在第三内部发射机线路120b上，数据驱动器120将反相形式出现的数据信号提供给发射机100的反相输出端124b。同样，在第一内部发射机时钟线路122a上，时钟驱动器122将出现的时钟信号提供给发射机100的时钟输出端126a。在第二内部发射机时钟线路122b上，时钟驱动器122将反相形式的时钟信号提供给发射机100的反相时钟输出端126b。
接收机102包括数据差分放大器128和时钟差分放大器130。在接收机102的输出端DATA’，数据差分放大器128输出经由传输介质104接收的数据信号。同样，在接收机102的输出CLK’，时钟差分放大器130输出经由传输介质104接收的时钟信号。一个相应的终端电阻R连接在差分放大器128和130的反相和非反相输入端之间。差分放大器128接收经由传输介质传输的信号DATA+和DATA-之间的差值。由于差分放大器，传输期间的干扰对于DATA+和DATA-具有同样的影响，并不影响接收机。经由数据输入端132a，数据差分放大器128在它的非反相输入端接收非反相数据信号DATA+。经由接收机102的反相数据输入端132b，数据差分放大器128的反相输入端从传输介质104接收反相数据信号DATA-。同样，时钟差分放大器130的非反相输入端经由接收机102的时钟输入端134a从传输介质104接收非反相时钟信号CLK+。时钟差分放大器130的反相输入端经由接收机102的反相时钟输入端134b接收反相时钟信号CLK-。
如图3中所能看出的，传输线1041携带反相数据信号DATA-，传输线1042携带非反相数据信号DATA+，传输线1043携带反相时钟信号CLK-，传输线1044携带非反相时钟信号CLK+。
如图3A中的信息IDATA+(t)和IDATA-(t)所指示的，关于发射机100和接收机102之间的数据传输，没有使用电压电平，而是使用了电流电平。依据数据信号以及反相数据信号的传输，在相应数据线1041和1042上的电流与在相应时钟线1043和1044上的电流的和等于零。
图3B表示施加到接收机100的信号DATA和CLK的信号波形，以及经由传输介质104传输的信号CLK+，CLK-，DATA+和DATA-的波形。
根据差分信令技术的常规方法，平行于数据信号来传输相同信号的反相变型。当两个传输线路或者电线彼此非常接近地延伸时，数据传输将是互补的，并且由此引起的辐射将互相补偿。在平行传输线中引起的电磁辐射或者EMI对两条线具有相同的影响。通过用差分放大器128，130来确定差值，而不是用单条线路上的绝对电平，获得了大量噪声的抗扰性。通常，正如已经提过的，通过电流电平而不是电压电平来传输数据。将线路阻抗与接收机102的输入阻抗相匹配的终端电阻R，将接收机侧102上的相应线路对互连，线路对为线1041和1042，以及线1043和1044。这消除了反射，并且基于入射波切换实现了较高的传输率。上面提及的数据时钟脉冲沿着附加的差分线路对1043和104传输。通过数据的传输，在正负时钟脉冲边缘对分时钟频率。已经参考图3描述的技术用在公知的RSDS接口(RSDS-减少的摆动差分信令)。
传输的时钟信号的频率也能够通过仅仅传输数据时钟脉冲的一个划分的变型或者一部分来减少，例如相同数据时钟脉冲的十分之一。然而，这需要在接收机侧上的相位补偿PLL(PLL＝锁相环)。例如，在LVDS接口(LVDS＝低电压差分信令)上使用该技术。
本领域中另一个公知的方法是所谓的“数据/选通编码”，使用图4例示了在该电路中存在的电路和数据信号的例子。
正如从图4A中可以看出的，在那示出的数据传输部分对应参考图3A描述的部分。与图3A不同，在图4A中描述的数据/选通方法中，接收机100的时钟输入端CLK不与时钟驱动器122的输入端直接连接。时钟驱动器122的输入端与XOR(异或)门138的输出端相连，其作为输入信号从输入端CLK(接收时钟信号，并从输入端DATA接收数据信号。与图3A示出的示例性实施例不同，在这里使用时钟驱动器122分别在传输线1044和1043上传输到接收机102的不是时钟信号本身，而是它的非反相形式的STRB+以及它的反相形式的STRB-的选通信号。与图3A示出的示例性实施例不同，在此时钟或者选通差分放大器130的输出端在接收机侧连接XOR门140的第一输入端，在第二输入端接收数据差分发送器128的输出信号，并且具有与接收机102的时钟信号输出端CLK连接的输出端。
图4A的电路中的信号运行在图4B中例示。
通过使用依据参考图4描述的“数据/选通编码”程序减少了在这样的传输方案中信号改变(转换)的数目。基本概念存在于传输选通信号，这在数据信号不改变的时候改变。因此正如从图4B中可以清楚的，数据信号或者选通信号随着每个传输比特来改变，但是至少一个是这样的。时钟脉冲能够通过在选通信号和数据信号之间使用XOR功能来恢复。公知的火线标准(IEEE1394)使用了该方法。根据它所使用的数据/选通编码，例如在苹果电脑公司的火线应用中，数据通过XOR逻辑操作与具有两个边缘(相当于比特时钟脉冲的一半)的时钟脉冲相合并，以便产生选通信号。在每个周期，数据信号或者选通信号变化，或者两个都不变化。通过XOR组合数据信号和选通信号，时钟脉冲能够在不需要锁相环的情况下直接恢复。
此外，使用连续比特传送的方法经常在数据流中插入已知比特转换，以便由此允许定时恢复。使用保证的或者固定的转换，暂时的比特序列被重新编码成较长的比特序列。在该过程中，明确的时钟脉冲传输不是必要的，因为通过接收机侧的锁相环，基于数据的时钟脉冲能够被恢复或者重新构造。这种方法通常在网络应用的情况中。
刚刚描述的常规传输技术的缺点在于，尽管这些具有很好的EMI特性，但是它们也与高接口或者电路成本有关，并且具有受限的数据传输率。
发明内容
从该技术状态开始，本发明的一个目的在于产生一种改进的系统，用于通过具有多条相邻传输线的传输介质来交换数据，在保持好的EMI特性的同时，确保了接口和电路成本被相当地减少同时数据率增加。
本发明提出了一种经由包括至少三条相邻传输线的传输介质发送数据单元的方法，该方法包括以下步骤：
(a)提供多个码，每个码包括与传输介质的传输线的数目对应的多个码部分，相关传输线上的码的每个码部分具有预定信号值，并且对于每个传输码，信号值的总和基本上是恒定的；
(b)对于将要传输的每个数据单元，从多个码中选择一个码；以及
(c)提供选择的码用于经由传输介质来传输，
其中根据预定时钟脉冲来提供要被传输的数据单元和码，
在步骤(b)中，基于先前码和新数据单元，在每个新时钟脉冲处选择新码；数据单元(DATA)包括多个数据比特。
优选地，根据预定时钟脉冲来提供将要传输的数据单元和码，其中在步骤(b)中，基于先前码(preceding code)和新的数据单元，在每个新时钟脉冲处选择新码。优选地，码是二进制码，每个码包括相同数目的具有高逻辑电平的码部分以及具有低逻辑电平的码部分。优选地，数据单元包括一个比特或者多个比特，而且，信号值的总和能够被选择，因此它基本上是零。
本发明还提出了一种经由包括至少三条相邻传输线的传输介质传输数据单元的设备，该设备具有接收数据单元的输入端；存储器，其中存储多个码，每个码包括与传输介质的传输线的数目对应的多个码部分，相关传输线上的码的每个码部分具有预定信号值，并且对于每个传输码，信号值的总和基本上是恒定的；选择设备，与输入端和存储器有源连接(actively connect)，以便从存储器中选择并提供一个码给在输入端接收的数据单元；一个输出端，与选择设备有源连接，以便将选择设备提供的码提供用于经由传输介质来传输。
优选地，根据本发明的设备包括用于接收时钟脉冲的时钟输入端，数据单元在每个新时钟脉冲出现在输入端，选择设备基于先前码和新数据单元为新时钟脉冲选择和提供新码。
根据本发明的另一方面，本发明还提出了一种经由包括至少三条相邻传输线的传输介质来接收数据单元的方法，已根据上面描述的发送数据单元的方法发送该数据单元。传输码被接收，并被分配给合适的数据单元，因此创建的数据单元被输出。优选地，该方法还包括基于经由传输介质传输的码的转换来恢复时钟信号。
根据本发明的另一方面，提出了一种从包括至少三条相邻传输线的传输介质接收数据单元的设备，通过上面描述的设备发送该数据单元。该设备包括用于从传输介质接收码的输入端，用于将接收的码分配给相应数据单元的装置，以及用于提供数据单元的输出端。优选地，提供了一个定时恢复电路，用于基于经由传输介质传输的码的转换来恢复时钟信号。
根据另一方面，本发明提出了一种经由具有至少三条相邻传输线的传输介质传输数据单元的方法，根据上面描述的方法来发送和接收数据单元。
根据另一方面，本发明提出了一种传输数据单元的设备，包括上面描述的用于发送和接收数据单元的设备，这些设备通过具有至少三条相邻传输线路的传输介质彼此相连。
本发明是通过所谓的多线信令(MWS)实现的，能够获得的EMI特性与使用以差分方式驱动的一对平行线所获得的EMI特性类似，MWS方法需要三条或者更多基本上相邻配置的线。发明者已经确定，只要所有平行线中的电流总和随着时间的过去是恒定的，单条线的辐射彼此补偿。动态电流的总和优选为零，从而避免了经由接地连接的静态电流。
优选地，使用MWS技术的本发明方法提出了一种经由具有低电磁干扰(EMI)的多条线路或者电线以高数据率传输二进制数据的方法。根据本发明，使用了一种特殊的编码技术，以便减少传输线上的信号变化，并且协调了数据变化，以便由此减少电磁辐射。通过根据本发明的编码方法，定时信息能够优选地合并到传输信号中，这样时钟脉冲能够在没有使用锁相环(PLL)的情况下在接收机侧恢复。这允许使用简单的发射机和接收机电路，并且有效使用了传输信道带宽，这总体上导致了成本-效果合算的接口方案。
与具有或者没有数据/选通编码的常规或者传统二进制差分接口技术相比，根据本发明的MWS方法提供了相当多的优点。当保持好的EMI特性时，接口和电路成本也都同时减少了，并且数据速率能够增加。
使用三线系统，每个传输周期的相同数目的数据能够使用传统的差分数据/时钟脉冲或者数据/选通对来传输。然而，如果应用是基于电缆的，则可以省略一条线以及一个屏蔽。转换速率以及最大信号频率与数据/选通编码系统的相同。
在四线系统中，使用了与根据图3和4的差分信令方法的情况中相同数目的线路，但是每个周期能够传输两倍的数据量(2比特/秒)。而且，每个比特的平均转换率减少为低于数据/选通编码系统的平均转换率。在基于电缆应用的情况中，所有的四条线可使用公共屏蔽。
与常规的或者传统的方法相比，根据本发明的MWS方法更适合于依据较低成本的高速和低EMI接口应用。在具有四条或者更多线路或者电线的系统中容易地可恢复定时以及附加控制信号(ESC＝换码序列)的可用性在很多应用中产生更多优点。
附图说明
通过非限制性的实例，参考下文描述的实施例，本发明的这些和其它方面变得很明显，并且将被说明。
在附图中，
图1是示出数据传输期间在发射机和接收机之间的EMI影响的框图；
图2是具有显示控制器和外部图形控制器的矩阵显示器的框图；
图3A示出了数据和时钟脉冲信号的差分信令的已知电路；
图3B示出了在图3A的电路中使用的信号波形；
图4A示出数据/选通编码的已知电路；
图4B示出了在图4A的电路中使用的信号波形；
图5是根据本发明的系统的第一示例性实施例的图示，用于根据多线信令(MWS)来传输数据；
图6是一个表，详细说明了对于不同数目的传输线路存在多少具有指定数字“1”(0＝hot，...，5-hot)的二进制码；
图7A示出了根据常规差分信令的有线拓扑结构；
图7B示出了根据发明的多线信令的有线拓扑结构；
图8是例示了通过码转换的输入数据的编码的框图；
图9是根据本发明一个示例性实施例的三线码转换信令的状态图；
图10是根据本发明另一示例性实施例的四线码转换信令的状态图；
图11示出了根据本发明一个示例性实施例的三线接口的实例；
图12是数据编码器的框图；
图13示出了三线数据编码器的状态机；
图14是定时恢复电路的框图；
图15示出了数据解码器的一个实例；
图16示出了四线电流环的电路的一个实例；以及
图17示出了四线数据编码器的一个实例。
具体实施方式
参考图5到17，下面将详细说明本发明的优选示例性实施例，给附图中示出的具有相同或者相似作用的元件提供了相同的参考标号。
图5示出了根据本发明系统的第一示例性实施例的图示，用于根据多线信令(MWS)来传输数据。该系统包括发射机200和接收机202，它们通过传输介质204彼此连接。传输介质204包括多条传输线2041-204k。
在输入端DATA，发射机200接收数据信号，该数据信号进入到编码器206。基于输入端DATA的数据信号，编码器206产生包括多个码部分SD0-SDk的码信号SD，码部分的数目与传输线2041-204k的数目相对应。通过相应的驱动器2081-208k，由编码器206提供的码部分或者它们的信号值被提供给发射机200的输出端2101-210k。发射机200的输出端2101-210k与相应的传输线2041-204k连接。接收机202包括与传输线的数目相等的多个输入端2121-212k，输入端2121-212k与传输介质的相应线2041-204k连接，在输入端2121-212k接收的单个码部分SD0到SDk的信号值被提供给相应的驱动器2141-214k，随后其将接收的信号提供给解码器216，在接收的信号值或者码信号的基础上，产生施加到接收机电路202的输出端DATA’的数据输出信号。
根据上面所提及的，根据本发明的MWS方法认识到，与那些在差分方法中利用平行驱动线对所获得的EMI特性类似的EMI特性也可以使用三条或者更多线来获得的，只要所有平行线中的电流的总和随着时间的过去是恒定的。在这种情况下，单条线的辐射彼此补偿。动态电流的总和可能是零，以便避免经由地连接的静态电流。
根据本发明，也可以认识到，差分原理可以扩展到彼此以紧密空间关系排列的多条线。导致电流和随着时间的过去恒定的所有码能够经由传输介质204的单条线2041-204k来传输。这能够独立于传输数据来使用。。
在二进制传输的情况下，“0”和“1”指示在传输线上流动的不同电流。例如，“1”可以意指从接收机流动到发送机的特定电流，“0”可以意指相同幅度的电流在相反的方向流动。在另一方面，“1”还可以意指特定电流在流动，“0”则意指电流是零。当仅仅传输使用了常数个“0”和“1”的码(DC均衡码)时，电流的总和将同样变得恒定。在转换相位中，在一条线上上升的电流通过在另一线路中相应的下降电流来补偿。对于平行传输的给定数目的码比特，具有多个仅仅有一个二进制“1”的码以及有两个二进制“1”的码，等等。在图6的表中示出了这些不同的多线码，线数3、4、5示出了可能码的相应总数，例如8、16和32，列0-hot到5-hot每个都表示存在多少个具有相应数字“1”的码。列0-hot给出，例如，根本不包含“1”的码数，列1-hot对于不同数目的线，给出只包含一个“1”的码数，等等。具有固定数“1”的码与具有相同的固定数“0”的码一直同样多，这是因为在这种情况下包括相应的反相版本。随着使用的电线数目的增加，更多的DC平均码变得可用，这能够从图6的表中看出。例如，四条线允许具有相等数目的“0”和“1”的六个码。
根据本发明，在具有相同数目的“0”和“1”的码间发生转换，从而避免了动态提供电流。更多的线允许具有固定数目“0”和“1”的更多码。具有固定数“1”的码与具有相同数目“0”的码通常同样多。
在差分传输的情况下，本发明还提供以紧密空间关系导向的多条线。在电缆中，直接相邻的线共享一个屏蔽。在一个印刷电路板上，MWS系统的导电条基本平行地配置，并且彼此相邻。图7示出根据常规方法和本发明方法的有线拓扑结构。如图7A所示，数据线DATA+和DATA-以及时钟线CLK+和CLK-都由相互分离的屏蔽218环绕。与此相比，如图7B所示，根据本发明的方法允许用于传输相应码部分的四条线使用共同屏蔽218的配置，因此多条线束共享该共同的屏蔽；根据本发明的配置导致了低辐射，因为从高信号电平到低信号电平的转换以及从低信号电平到高信号电平的转换都被补偿。该多条线在电缆内或者在印刷电路板上平行并且空间接近地配置。
根据本发明的第一方法，可用的码能够直接映射到数据上。每个传输周期，因此能够传输log2(DC均衡码的数目)个信息比特。然而，根据优选示例性实施例，数据映射到码转换而不是到码本身是优选的，借此可获得附加值。下一个传输的码是数据和先前码的函数，从图8可清楚，该图示出了通过码转换来例示输入数据编码的框图。不管数据变化和数据值，码都改变，这另外地导致了接收机侧的连续定时信息。正如从图8中可以看出的，使用“i”码，能够识别出“i-1”码的转换。根据所提及的，即使在没有数据改变的情况下，也出现码改变，每个码变化指示一个时间事件，其影响最后在于，在接收机侧不要求锁相环或者其它复杂恢复电路工程的情况下，时钟信号能够以简单的方式从编码数据中恢复。
下面说明根据本发明的多线码转换信令的一些例子。
图9示出了根据本发明一个示例性实施例的三线码转换信令的状态图。例如把状态1102看作开始点，如果出现一个用于传输的数据值“0”，那么码1012将被传输。如果从码1102开始，出现用于传输的“1”，则传输码0112。从码1012开始，在出现“1”时，切换到码1102，在出现用于传输的“0”时，切换到码0112。从码0112开始，出现“1”时，切换到码1012，出现“0”作为将要传输的数据单元时，切换到码1102。在图9所例示的示例性实施例中，存在三个DC均衡三线码。对于每个码，只有到其它两个码的传输是可能的。图9所示的图示出了基于数据值来执行的转换。当DATA＝0时，如所能看到的，码变化为下一个码。当DATA＝1时，码增加两个码值，这与相反方向的连续码是相同的。每个码转换改变两个比特。随着两个转换，仅仅能够编码一个数据比特，但是一直包含需要的定时信息。
如从图9中可以看出的，在此仅仅使用了码1102、1012或者0112、或者它们的反相版本。在此两种转换是可能的，每个时钟脉冲传输一个比特。“0”使码增加1，“1”使码增加2。每个转换改变两个比特。
图10示出了根据本发明另一个示例性实施例的四线码转换信令的状态图。为了简化的目的，参考图10将描述只基于不同数据值从开始码00112的转换。如可以看出的，出现“002”时，码00112切换到码01012。如果出现“012”作为数据值，则码切换到码01102。如果出现数据值“102”，则码切换到码10012。如果出现数据值“112”，则码切换到码10102。例如，另外的转换是可用的，以便一旦接收到换码信息(ESC信息)时，就切换到码11002。
如图10中可看出的，使用四条线，存在最多六个DC均衡码，其中选择了具有相等数目的“0”和“1”的码(参见图6中的表)。在这种情况下，根据参考图10所说明的，五个码转换是可能的。两个信息比特能够分配给四个转换。第五个转换可用于控制功能，例如，用于标记数据块的开始或者结束。其也用于编码“0”数据，以便在没有数据将要被传输时提供时钟信号。四个可能的码转换改变两个比特，一个转换改变所有四个比特，因此平均改变了2.4个码比特。
图11示出了根据本发明一个示例性实施例的三线接口的实例。图11中所示出的结构包括有源终端，一个简单驱动器结构以及一个接地(GND)的直流电。
如图11中可以看出的，发射机200包括三个场效应晶体管形式的开关2200-2202。码部分SD0、SD1和SD2分别出现在场效应晶体管2200-2202的一个相应栅极端子G。相应的场效应晶体管的漏极端子D连接到地(GND)，相应场效应晶体管的源级端子S分别连接到发射机200的输出端2101-2103。基于码部分SD0、SD1或者SD2的信号值，相应的相关输出端2101-2103留在主要的电势或者切换到地。
接收机202包括三个输入端2121-2123，通过传输介质204的传输线2041-2043，接收机202的相应输入端以及发射机200的相应输出端以图11所示的方式彼此连接。输入端2121-2123的每一个与放大器2220-2202的一个相应输入端连接，并且与连接在一起作为MOS二极管的场效应晶体管2240-2242的漏极端子D相连。放大器2220-2222的输出提供了码部分SD0’-SD2’的接收的信号值。此外，电源线VDD被提供在接收机202中，其一方面给放大器2220-2222提供需要的供电电压，并且也连接到电流源I如，其随后连接到场效应晶体管2240-2242的栅极和源极端子。
图11示出了三线传输系统的一个可能的驱动器和接收机电路。线由场效应晶体管2240-2242有源地终接，此外在接收机侧202提供电流源Idrv。发射机200通过使线2041-2043中的一条接地来发送码(也参见图9的状态图，据此每个码只有一个零)。码转换将电流从一条线转移到另一条线。
图12示出了根据本发明使用的数据编码器的框图的一个实例。该数据编码器(图12)包括码转换表1226、多路复用器228以及输出寄存器230。并且表226不但接收包括一个比特或者多个比特的数据信号DATA(k比特，k＝1，2，3...)，而且接收换码输入信号ESC。一个确认信号VAL作为选择信号施加给多路复用器228，时钟信号CLK激活输出寄存器230。正如可以看出的，码表226另外接收出现在编码器输出端的码信号肋(n比特，k＝3，4，5...)，并且基于数据信号存在和换码信号存在，在输出端产生一个新码SDnext，其在有效动作的情况下，通过相应信号值VAL，使用多路复用器228来选择该码并且经由寄存器230输出。下一个码值因此是确认信号VAL、数据信号DATA、换码信号ESC以及先前码SD的函数。
如果没有出现有效数据，则通过多路复用器228的相应激活，并且通过选择出现在输出端的码值SD作为下一个码值SDnext，信号VAL变到低逻辑电平“0”，并且阻止码前进或者码改变。图12示出的装置通常是转换编码机器。根据所提及的，下一个码是先前码、数据输入和ESC输入以及确认信号VAL的一个函数。只要没有提供新数据，则确认信号停止码前进。如果数据是无效的，则在接收机侧没有遇到时钟脉冲。ESC信号基本上还携带输入数据，但是允许使用对于四个或者更多码比特变得可用的冗余码转换。
在三线系统的情况中，由图13示出的用于三线数据编码器的状态图来实施转换编码。在此，使用了所谓的多状态机，并且使用了2-hot编码。转换与已参考图9描述的那些转换是一样的，尽管在此包括另外的确认信息信号VAL，其对于相应的转换一直具有的值为“1”。
图14示出了定时恢复电路的一个例子，以便在接收机侧从接收的码部分值SD0’-SDn’中恢复时钟信号。该电路包括多个AND(与)门2320-232n，该AND门在第一输入端接收对应码部分的相应反相信号，并且通过第二输入端从码部分输入端接收信号，所述信号通过相应延迟线2340-234n延迟预定时间间隔。AND门2320-232n的输出在逻辑上通过OR(或)门来组合，OR门236的输出相当于时钟信号CLK’。根据所提及的，定时恢复由图14示出的电路来实施，其利用了这样一个事实，不管使用的电线或者线路的数目，在DC平均码间一直发生从“0”到“1”的至少一个转换。使用延迟元件2340-234n(例如，反相器电路)，产生一个短脉冲的转换。码中的不同的“0”到“1”的转换同时出现，并且通过包括的OR操作来组合为一个普通脉冲。恢复定时的时钟周期依靠传输时钟周期以及延迟元件的长度。在很多系统中，使用不同的传输时钟周期来传输完整的字(例如16比特)。通常，只有需要这个字时间用于进一步的处理。因为在此包括传输时钟脉冲的共享版本，所以它的时钟周期能够以简单的方式控制。
图15示出了接收机侧的数据解码器的实例，以便从接收的码字SD’中产生时钟脉冲CLK’、传输的DATA’、ESC信息信号ESC，以及可选的误差信号。该装置包括一个码转换表II 238，其通过输入寄存器240接收先前码SD’old，并从输入端SD’直接接收当前码。另外，从接收的码SD’中，时钟信号CLK’，通过定时恢复电路242以参考图14描述的方式来恢复，并且用于释放输入寄存器240并且释放输出寄存器244。基于提供的信息，码转换表II 238产生信号DATA’、ESC’和ERROR，其是由输出寄存器244在恢复的时钟信号CLK’控制下的输出。通过图15所示的装置，通过将到达码与先前码进行比较来解码原始数据，码转换表II 238被提供用于为每个可能的组合查找数据。从未使用的符号以及到未使用符号的转换都可以报告为错误，所述未使用的符号不是码的一个组成。
应该指出，该码转换表与用于图12所示的编码器的表不同。接收机侧的信息的处理可以包括不同的管道级。因为对于无效数据没有恢复时钟脉冲，所以先前传输的信息可能困在接收机管道中。为了移动或者得到通过管道传播的信息，发射机包括伪数据，例如使用ESC信号。
图16示出了根据本发明另一示例性实施例的用于四线电流环的电路实例。在该示例性实施例中，发射机200包括四个开关S0-S3，根据码部分SD0-SD3的信号值来控制。开关S0-S3被提供用于驱动传输线路2040-2043，将传输介质204的这些传输线连接到地电位GND，或者连接到由发射机200中的电流源Idrv提供的电流电平。
接收机202包括多个放大器A0-A3，其输出单个码部分SD0’-SD3’的信号值。线2040-2043与放大器A0-A3的相应非反相输入端连接，并且此外通过相应的终端电阻器R连接到放大器A0-A3的反相输入端。使用图16示出的四条传输线路或者电线2040-2043，电流环信令的原理可以使用MWS编码方案来扩展。图16所示的电路示出了具有发射机200和接收机202的四线系统的原理。恒定电流在两条线上从发射机200流到接收机202，其它两条线连接到地并表示返回路径。无源终端电阻器网络R在它的开始点产生常规参考电平。通过检测在单个电阻器两端上的电压降，能够确定二进制信号电平。接收机输入端的电压电平低于用于连到地的线路的参考电平。电压电平高于提供了恒定电流的线路的开始点的电平。所有四线的累积电流经常为零，而不管传输的是哪个码。
图17示出了四线数据编码器的一个实例，据此，下一个码基于数据出现、先前码、确认信号和ESC信号来选择。图17所示出的编码机器用于四线编码。它包含用于两个比特数据输入加上ESC信号的码转换表。在实际的电路中，表是一个非常紧凑的组合逻辑电路。定时恢复和接收机侧的数据解码使用在图14和15中描述的电路来实施。就提供的码序列来说，数据解码器中的码转换表必须与编码器中的码转换表相同。
根据本发明的方法和设备高于参考图1-4描述的常规方法的优点从下面的表中变得很明显。
 差分信令   数据/选通信令   多线3   多线4
  信号线总线  4   4   3   4
  屏蔽数目  2   2   1   1
  每周期比特  1   1   1   2
  每周期最大转换  6   2   2   4
  每周期平均转换  5   2   2   2.4
  每比特平均转换  5   2   2   1.2
  最大信号频率 1/t_cycle   0.5<sup>*</sup>1/t_cycle   0.5<sup>*</sup>1/t_cycle   0.5<sup>*</sup>1/t_cycle
  ESC码  NO   NO   NO   YES
  定时恢复锁相环  NO   NO   NO   NO
尽管上面基于二进制码详细说明了本发明的优选示例性实施例，但是对于本领域专家来说，很显然，本发明并不限制于该特殊类型的码。相反，可以选择任何码，只要它确保在相应相邻线上依据单个码部分存在的信号值在总和上恒定。

Claims (10)

1、一种经由包括至少三条相邻传输线(2041-204k)的传输介质(204)传输数据单元(DATA)的方法，该方法具有以下步骤：
(a)提供多个码(SD)，每个码(SD)包括与传输介质的传输线路(2041-204k)的数目对应的多个码部分(SD0-SDk)，相关传输线(2041-204k)上的码(SD)的每个码部分(SD0-SDk)具有预定信号值，并且对于每个传输码(SD)，信号值的总和是恒定的；
(b)对于要被传输的每个数据单元(DATA)，从多个码中选择码(SD)；
(C)提供选择的码(SD)用于经由传输介质(204)来传输。
其中根据预定时钟脉冲(CLK)来提供要被传输的数据单元(DATA)和码(SD)，
在步骤(b)中，基于先前码(SDlast)和新数据单元(DATA)，在每个新时钟脉冲(CLK)处选择新码(SDnext)；
数据单元(DATA)包括多个数据比特。
2、根据权利要求1的方法，其中码(SD)是二进制码，每个码(SD)包括相同数目的具有高逻辑电平的码部分以及具有低逻辑电平的码部分。
3、根据权利要求1或2的方法，其中信号值的总和是零。
4、一种经由包括至少三条相邻传输线(2041-204k)的传输介质(204)传输数据单元(DATA)的设备，具有
接收数据单元(DATA)的输入端；
存储器(226)，其中存储多个码(SD)，每个码(SD)包括与传输介质的传输线路(2041-204k)的数目对应的多个码部分(SD0-SDk)，相关传输线上的码的每个码部分具有预定信号值，并且对于每个传输码(SD)，信号值的总和是恒定的；
选择设备，其与该用于接收数据单元(DATA)的输入端和存储器有源连接，以便根据时钟脉冲，为在该用于接收数据单元(DATA)的输入端接收的数据单元(DATA)从存储器(226)中选择并提供一个码，数据单元在每个新时钟脉冲到达时出现在该用于接收数据单元(DATA)的输入端上，并且选择设备基于先前码(SDlast)和新数据单元为新时钟脉冲选择和提供新码(SDnext)；以及
与选择设备有源连接的输出端，以便将由选择设备所提供的码(SD)提供用于经由传输介质(204)来传输，
其中，数据单元(DATA)包括多个数据比特。
5、一种经由包括至少三条相邻传输线(2041-204k)的传输介质(204)接收数据单元的方法，已根据权利要求1到3的方法发送数据单元，该方法包括以下步骤：
(a)接收在传输介质(204)上传输的传输码(SD)；
(b)将接收的码分配给适当的数据单元；以及
(c)输出该数据单元。
6、根据权利要求5的方法，包括以下步骤：
基于经由传输介质(204)传输的码(SD)的转换来恢复时钟信号。
7、一种从包括至少三条相邻传输线(2041-204k)的传输介质(204)接收数据单元的设备，由在权利要求4中的设备发送数据单元，该设备具有
用于从传输介质(204)接收码的输入端；
用于将接收的码分配给相应数据单元的装置；以及
用于输出数据单元的输出端。
8、根据权利要求7的设备，具有定时恢复电路(242)，用于基于经由传输介质(204)传输的码(SD)的转换来恢复时钟信号。
9、一种经由具有至少三条相邻传输线(2041-204k)的传输介质(204)传输数据单元的方法，该方法包括以下步骤：
根据权利要求1-3中任一个的方法来传输数据单元，
根据权利要求5或6中的方法来接收数据单元。
10、一种传输数据单元的设备，具有
权利要求4中的用于传输数据单元的设备；
传输介质(204)，其与该用于传输的设备有源连接，并具有至少三条相邻传输线(2041-204k)；以及
权利要求7或8中的与传输介质(204)有源连接以用于接收数据单元的设备。
CNB2004800310515A 2003-10-22 2004-10-21 通过多条传输线传输数据的方法和设备 Expired - Fee Related CN100541599C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03103906.8 2003-10-22
EP03103906 2003-10-22

Publications (2)

Publication Number Publication Date
CN1871635A CN1871635A (zh) 2006-11-29
CN100541599C true CN100541599C (zh) 2009-09-16

Family

ID=34486340

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800310515A Expired - Fee Related CN100541599C (zh) 2003-10-22 2004-10-21 通过多条传输线传输数据的方法和设备

Country Status (7)

Country Link
US (1) US7339502B2 (zh)
EP (1) EP1678703B1 (zh)
JP (1) JP4874113B2 (zh)
CN (1) CN100541599C (zh)
AT (1) ATE474308T1 (zh)
DE (1) DE602004028144D1 (zh)
WO (1) WO2005041164A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102707783A (zh) * 2011-03-28 2012-10-03 鸿富锦精密工业（深圳）有限公司 显示装置及其显示方法
CN104412552A (zh) * 2012-06-29 2015-03-11 高通股份有限公司 N相极性输出引脚模式复用器
US9680666B2 (en) 2007-03-02 2017-06-13 Qualcomm Incorporated N-phase phase and polarity encoded serial interface
US10134272B2 (en) 2012-03-16 2018-11-20 Qualcomm Incorporated N-phase polarity data transfer

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006317615A (ja) * 2005-05-11 2006-11-24 Toshiba Matsushita Display Technology Co Ltd 表示装置
KR100780942B1 (ko) * 2005-08-26 2007-12-03 삼성전자주식회사 신호 전송 장치 및 신호 전송 방법
JP2007096903A (ja) * 2005-09-29 2007-04-12 Rohm Co Ltd パラレルシリアル変換回路およびそれを用いた電子機器
US8031746B2 (en) * 2005-11-22 2011-10-04 St-Ericsson Sa Synchronized receiver
KR100782305B1 (ko) * 2006-01-09 2007-12-06 삼성전자주식회사 3개의 전송선의 차동신호화에 의한 데이터 신호 송수신장치 및 송수신 방법
US20070273402A1 (en) * 2006-05-02 2007-11-29 Zethmayr Jon D Relational signaling and medium for high speed serial communications
US9112815B2 (en) 2012-06-15 2015-08-18 Qualcomm Incorporated Three-phase-polarity safe reverse link shutdown
US8064535B2 (en) 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
US8284148B2 (en) * 2007-03-09 2012-10-09 Nec Corporation Clockless transmission system and clockless transmission method
KR100859941B1 (ko) * 2007-04-10 2008-09-23 삼성에스디아이 주식회사 인터페이스 시스템 및 이를 이용한 평판 표시장치
KR100873077B1 (ko) * 2007-04-10 2008-12-09 삼성모바일디스플레이주식회사 인터페이스 시스템 및 이를 이용한 평판 표시장치
CN101675632B (zh) * 2007-06-05 2012-11-21 松下电器产业株式会社 接收电路及数据传输系统
DE102007040712B4 (de) * 2007-08-23 2014-09-04 Seereal Technologies S.A. Elektronisches Anzeigegerät und Vorrichtung zur Ansteuerung von Pixeln eines Displays
US7885362B2 (en) * 2007-10-18 2011-02-08 Himax Technologies Limited Data transmission system and method thereof
CN101521000B (zh) * 2008-02-28 2012-01-18 联咏科技股份有限公司 用于显示器的传输信号产生方法及其相关装置
US8848810B2 (en) * 2008-03-05 2014-09-30 Qualcomm Incorporated Multiple transmitter system and method
US8462891B2 (en) * 2008-03-06 2013-06-11 Rambus Inc. Error detection and offset cancellation during multi-wire communication
JP5283933B2 (ja) * 2008-03-12 2013-09-04 株式会社ジャパンディスプレイ 液晶表示装置
CN101567161B (zh) * 2008-04-24 2011-11-02 联咏科技股份有限公司 平面显示器的信号传输系统
WO2010026446A1 (en) * 2008-09-04 2010-03-11 Freescale Semiconductor, Inc. Method and apparatus for transmitting data
KR100989736B1 (ko) * 2008-11-05 2010-10-26 주식회사 동부하이텍 소스 구동부 및 이를 구비하는 액정 표시 장치
US8274311B2 (en) * 2009-02-27 2012-09-25 Yonghua Liu Data transmission system and method
CN102460972B (zh) * 2009-06-30 2015-10-14 拉姆伯斯公司 用于调整时钟信号以补偿噪声的方法、系统和集成电路
CN102484853B (zh) * 2009-09-11 2014-09-03 松下电器产业株式会社 无线通信装置
KR101658148B1 (ko) * 2009-12-31 2016-09-20 엘지디스플레이 주식회사 저전압차동신호방식의 인터페이스
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
TW201239863A (en) * 2011-03-18 2012-10-01 Hon Hai Prec Ind Co Ltd Display device and display control method thereof
US8737233B2 (en) * 2011-09-19 2014-05-27 International Business Machines Corporation Increasing throughput of multiplexed electrical bus in pipe-lined architecture
US9537644B2 (en) 2012-02-23 2017-01-03 Lattice Semiconductor Corporation Transmitting multiple differential signals over a reduced number of physical channels
US9547329B2 (en) * 2012-06-01 2017-01-17 Igt Digital spread spectrum technique for electromagnetic emission reduction
US9478840B2 (en) * 2012-08-24 2016-10-25 City University Of Hong Kong Transmission line and methods for fabricating thereof
WO2014113727A1 (en) * 2013-01-17 2014-07-24 Kandou Labs, S.A. Methods and systems for chip-to-chip communication with reduced simultaneous switching noise
US9230505B2 (en) * 2013-02-25 2016-01-05 Lattice Semiconductor Corporation Apparatus, system and method for providing clock and data signaling
US9374216B2 (en) 2013-03-20 2016-06-21 Qualcomm Incorporated Multi-wire open-drain link with data symbol transition based clocking
US9313058B2 (en) 2013-03-07 2016-04-12 Qualcomm Incorporated Compact and fast N-factorial single data rate clock and data recovery circuits
US9337997B2 (en) 2013-03-07 2016-05-10 Qualcomm Incorporated Transcoding method for multi-wire signaling that embeds clock information in transition of signal state
US9071220B2 (en) * 2013-03-07 2015-06-30 Qualcomm Incorporated Efficient N-factorial differential signaling termination network
WO2014162491A1 (ja) 2013-04-01 2014-10-09 富士通株式会社 信号伝送システム、送信回路、受信回路、信号送信方法、及び信号受信方法
US9262988B2 (en) * 2013-08-02 2016-02-16 Lattice Semiconductor Corporation Radio frequency interference reduction in multimedia interfaces
US10289600B2 (en) 2013-08-08 2019-05-14 Qualcomm Incorporated Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols
US9276731B2 (en) * 2013-08-08 2016-03-01 Qualcomm Incorporated N-phase signal transition alignment
US9735948B2 (en) 2013-10-03 2017-08-15 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems
US9755818B2 (en) 2013-10-03 2017-09-05 Qualcomm Incorporated Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes
US9203599B2 (en) 2014-04-10 2015-12-01 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems
US9806761B1 (en) 2014-01-31 2017-10-31 Kandou Labs, S.A. Methods and systems for reduction of nearest-neighbor crosstalk
CN110266615B (zh) 2014-02-02 2022-04-29 康杜实验室公司 低isi比低功率芯片间通信方法和装置
EP3111607B1 (en) 2014-02-28 2020-04-08 Kandou Labs SA Clock-embedded vector signaling codes
US9319178B2 (en) * 2014-03-14 2016-04-19 Qualcomm Incorporated Method for using error correction codes with N factorial or CCI extension
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9871516B2 (en) 2014-06-04 2018-01-16 Lattice Semiconductor Corporation Transmitting apparatus with source termination
CN106664272B (zh) 2014-07-21 2020-03-27 康杜实验室公司 从多点通信信道接收数据的方法和装置
WO2016019384A1 (en) 2014-08-01 2016-02-04 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
US9674014B2 (en) 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
US9621332B2 (en) * 2015-04-13 2017-04-11 Qualcomm Incorporated Clock and data recovery for pulse based multi-wire link
TWI705666B (zh) * 2015-06-15 2020-09-21 日商新力股份有限公司 傳送裝置、接收裝置、通信系統
US9520988B1 (en) * 2015-08-04 2016-12-13 Qualcomm Incorporated Adaptation to 3-phase signal swap within a trio
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
US9722822B1 (en) * 2016-03-04 2017-08-01 Inphi Corporation Method and system using driver equalization in transmission line channels with power or ground terminations
EP3449379B1 (en) * 2016-04-28 2021-10-06 Kandou Labs S.A. Vector signaling codes for densely-routed wire groups
US10387360B2 (en) 2017-11-06 2019-08-20 M31 Technology Corporation Integrated circuits adaptable to interchange between clock and data lanes for use in clock forward interface receiver
KR20210089811A (ko) * 2020-01-08 2021-07-19 삼성전자주식회사 외부 신호에 기초하여, 전력 모드의 변경을 감지하는 전자 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02174445A (ja) * 1988-12-27 1990-07-05 Toshiba Corp 複線式データ伝送装置
SE9002559D0 (sv) 1990-08-02 1990-08-02 Carlstedt Elektronik Ab Kommunikationslaenk
JP3360861B2 (ja) * 1993-03-02 2003-01-07 株式会社ソニー木原研究所 シリアルディジタルデータの伝送方法及び伝送装置
US5740201A (en) * 1993-12-10 1998-04-14 International Business Machines Corporation Dual differential and binary data transmission arrangement
US6005895A (en) * 1996-12-20 1999-12-21 Rambus Inc. Apparatus and method for multilevel signaling
US6154498A (en) * 1997-09-26 2000-11-28 Intel Corporation Computer system with a semi-differential bus signaling scheme
DE19756540A1 (de) 1997-12-18 1999-07-01 Siemens Ag Kommunikationsschnittstelle zur seriellen Übertragung digitaler Daten und korrespondierendes Datenübertragungsverfahren
US6898201B1 (en) * 1998-03-17 2005-05-24 Apple Computer, Inc. Apparatus and method for inter-node communication
US6137455A (en) * 1998-10-26 2000-10-24 Raritan Computer Taiwan, Inc. Computer keyboard, mouse and VGA monitor signal transmission arrangement
US6278740B1 (en) * 1998-11-19 2001-08-21 Gates Technology Multi-bit (2i+2)-wire differential coding of digital signals using differential comparators and majority logic
US6556628B1 (en) * 1999-04-29 2003-04-29 The University Of North Carolina At Chapel Hill Methods and systems for transmitting and receiving differential signals over a plurality of conductors
JP4234337B2 (ja) * 2000-11-17 2009-03-04 テキサス インスツルメンツ インコーポレイテッド データ伝送システムにおける又は関する改善
US6538584B2 (en) * 2000-12-28 2003-03-25 Intel Corporation Transition reduction encoder using current and last bit sets
DE10145722A1 (de) * 2001-09-17 2003-04-24 Infineon Technologies Ag Konzept zur sicheren Datenkommunikation zwischen elektronischen Bausteinen
US6999516B1 (en) * 2001-10-24 2006-02-14 Rambus Inc. Technique for emulating differential signaling
US7142612B2 (en) * 2001-11-16 2006-11-28 Rambus, Inc. Method and apparatus for multi-level signaling
US7113550B2 (en) * 2002-12-10 2006-09-26 Rambus Inc. Technique for improving the quality of digital signals in a multi-level signaling system
US6917312B2 (en) * 2003-11-10 2005-07-12 Rambus Inc. Technique for improving the quality of digital signals in a multi-level signaling system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9680666B2 (en) 2007-03-02 2017-06-13 Qualcomm Incorporated N-phase phase and polarity encoded serial interface
US9998300B2 (en) 2007-03-02 2018-06-12 Qualcomm Incorporated N-phase phase and polarity encoded serial interface
CN102707783A (zh) * 2011-03-28 2012-10-03 鸿富锦精密工业（深圳）有限公司 显示装置及其显示方法
US10134272B2 (en) 2012-03-16 2018-11-20 Qualcomm Incorporated N-phase polarity data transfer
CN104412552A (zh) * 2012-06-29 2015-03-11 高通股份有限公司 N相极性输出引脚模式复用器
CN104412552B (zh) * 2012-06-29 2018-02-09 高通股份有限公司 N相极性输出引脚模式复用器

Also Published As

Publication number Publication date
WO2005041164A1 (en) 2005-05-06
ATE474308T1 (de) 2010-07-15
US7339502B2 (en) 2008-03-04
EP1678703A1 (en) 2006-07-12
DE602004028144D1 (de) 2010-08-26
JP2007511118A (ja) 2007-04-26
US20070164883A1 (en) 2007-07-19
EP1678703B1 (en) 2010-07-14
JP4874113B2 (ja) 2012-02-15
CN1871635A (zh) 2006-11-29

Similar Documents

Publication Publication Date Title
CN100541599C (zh) 通过多条传输线传输数据的方法和设备
CA2233709C (en) Block coding for digital video transmission
CN104412552B (zh) N相极性输出引脚模式复用器
CN101617494B (zh) 三相极性编码串行接口
US20070208978A1 (en) DVI link with circuit and method for test
US20060156161A1 (en) DVI link with parallel test data
CN107924376A (zh) 用于光学介质的低功率模式信号桥接器
CN101938328A (zh) 信号处理装置、信息处理装置、编码方法和数据传输方法
JPH11500887A (ja) 遷移制御されたデジタルエンコード及び信号伝送システム
CN111063287B (zh) 显示控制系统
CN111063285B (zh) 显示控制系统和显示单元板
JP2002199032A (ja) データ伝送システムにおける又は関する改善
US7027522B2 (en) Systems for data transmission
JPH11316737A (ja) 並列バスを介したデ―タ伝送速度を高める方法およびシステム
EP1081601A2 (en) Serial interface and method for transferring digital data over a serial interface
CN1636342A (zh) 在低位宽的数据路径上传递高位宽数据的设备和方法
CN104700807A (zh) 内嵌式时钟点对点传输架构的数据传输装置及其方法
KR19990070906A (ko) 데이터 버스 압축 방법 및 그 장치
CN1538698B (zh) 存储器接口系统
KR100277031B1 (ko) 중첩 변조 방법 및 장치
JP4546416B2 (ja) 画像信号受信装置
CN113852775A (zh) 图像数据的传输设备及方法、非易失性存储介质
CN109831192A (zh) 用于传送器、接收器的物理层电路及其方法、及通讯系统
JP2006074075A (ja) 差動シリアル・ディジタル出力ａ／ｄ変換手段および撮像装置
KR100986042B1 (ko) 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090213

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20090213

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090916

Termination date: 20131021