KR100277031B1

KR100277031B1 - 중첩 변조 방법 및 장치

Info

Publication number: KR100277031B1
Application number: KR1019980006029A
Authority: KR
Inventors: 고용석
Original assignee: 구본준; 엘지.필립스 엘시디주식회사; 론 위라하디락사
Priority date: 1998-02-25
Filing date: 1998-02-25
Publication date: 2001-01-15
Also published as: US6429838B1; KR19990070907A; JPH11298539A; JP3330877B2

Abstract

본 발명은 고주파수의 데이터를 저주파수 신호로 변조하기에 적합한 중첩변조 방법 및 장치에 관한 것이다.

본 발명에서는 데이터 클럭 보다 낮은 주파수의 키 클럭에 의해 데이터 비트 스트림이 적어도 2비트 이상씩 병렬로 나열되고, 나열되어진 적어도 2비트 이상의 데이터가 아날로그신호로 변환되게 된다. 이렇게 생성된 아날로그신호는 데이터 비트 스트림의 주파수 보다 적어도 1/2 이하로 낮아지게 된다.

Description

중첩 변조 방법 및 장치 (Correlation Modulating Method and Device)

본 발명은 직렬 비트 스트림을 진폭신호의 형태로 압축 변조하는 중첩변조방법 및 그 장치에 관한 것이다. 또한, 본 발명은 중첩 변조되어진 진폭신호를 복조하는 중첩복조 방법 및 그 장치에 관한 것이다. 나아가, 본 발명은 중첩변복조를 이용한 데이터 중계기와, 이 중계기를 이용한 액정표시장치에 관한 것이다.

음성정보가 전송되기 시작한 이래로 전송매체를 통하여 전송되는 최근의 정보는 텍스트 정보(Text Information) 및 비디오 정보(Video Information)와 같이 음성정보에 비하여 그 양이 커지고 있다. 특히, 비디오 정보는 고품질 영상에 대한 이용자의 욕구를 충족시키기 위하여 그 량이 더욱 더 커지고 있는 실정이다. 이와 더불어, 최근의 정보는 이용자가 적절한 시기에 이용할 수 있게끔 고속으로 전송되고 있다. 이로 인하여, 정보가 점유하게 될 주파수대역은 정보의 량에 따라 높아질 수밖에 없다.

실제로, 도1 에서와 같이 액정표시장치(Liquid Crystal Display; 이하 "LCD"라 함)를 이용하는 컴퓨터 시스템(Computer System)의 경우에 컴퓨터 본체(10)내의 비디오 카드(12)로부터 LCD(20)쪽으로 전송되는 비디오 데이터는 화상의 해상도 모드가 높아짐에 따라, 즉 화소수가 많아짐에 따라 그 주파수가 높아질 수밖에 없다. 이를 상세히 하면, 화상의 해상도 모드가 기존의 VGA 모드에서 XGA 또는 SXGA 모드로 대치됨에 따라 액정패널(Liquid Crystal Panel)(22)에는 더욱 더 많은 화소들이 포함되므로 하나의 화상 분의 비디오 데이터의 량이 많아지게 된다. 이에 따라, 컴퓨터 본체(10)의 비디오 카드(12)로부터 LCD(20)쪽으로 전송되는 비디오 데이터의 주파수는 높아지게 된다. 이와 같이 비디오 데이터의 주파수가 높아짐에 따라, LCD(20)에서는 전자파 방해(Electromagnetic Interference, 이하 "EMI"라 함)가 심해지고 타이밍 에러가 자주 발생되게 된다. 이와 더불어 LCD에는 고주파수 신호에 응답할 수 있는 드라이버 집적회로(Driver Integrated Circuit, 이하 "D-IC"라 함)들(24)과 제어기(26)가 사용되어야만 한다.

D-IC들(24)의 응답 주파수를 낮추기 위하여, LCD에서는 D-IC들(24)과 제어기(26)간의 버스라인을 도1 에서와 같이 이중화하는 방안이 채택되고 있다. 이 경우, 비디오 카드(12)와 제어기(26)사이에 18개의 비트 라인들로 된 메인버스라인(11)이 접속되고, 제어기(26)와 D-IC들(26) 사이에는 각각 18개의 비트 라인들로 구성되어진 제1 및 제2 서브버스라인(21,23)이 접속되게 된다. 제1 서브버스라인(21)은 기수 번째 D-IC들(24A)에 공통적으로 접속되고 제2 서브버스라인(23)은 우수 번째 D-IC(24B)에 공통적으로 접속된다. 또한, 비디오 카드(12)와 제어기(26)사이에 메인클럭라인(13)이 접속되고 제어기(26)와 D-IC들(24)사이에는 서브클럭라인(25)이 접속되어 있다. 제어기(26)는 메인클럭라인(13)상의 데이터 클럭(DCLK)의 반주기마다 메인버스라인(11)으로부터 비디오 데이터를 18비트씩 입력하게 된다. 기수 번째 D-IC들(24A)은 제어기(26)로부터 서브클럭라인(25)을 경유하여 인가되는 데이터 클럭(DCLK)의 상승에지마다 제1 서브버스라인(21)으로부터 18비트의 비디오 데이터를 입력하게 되고 반면 우수 번째 D-IC(24B)은 서브클럭라인(25)상의 데이터 클럭(DCLK)의 하강에지마다 제2 서브버스라인(23)으로부터 18비트의 비디오 데이터를 입력하게 된다. 이러한 2중 버스라인에 의해 D-IC들(24)의 응답 주파수가 낮아지게 된다.

그러나, 이러한 이중 버스라인 구조에서는 신호라인의 수가 증가되므로 LCD의 설계가 제한될 뿐만 아니라 LCD의 제조비용이 상승되게 된다. 또한, 이중 버스라인 구조의 LCD에서는 제어기 및 D-IC들에 공급되는 비디오 데이터의 주파수가 여전히 높으므로 EMI와 타이밍 에러가 감소되지 않게 된다. 그러므로, 많은 양의 데이터를 낮은 주파수신호로 전송하기에 적합한 변조기술이 요구되고 아울러 많은 양의 데이터를 낮은 주파수로 전송하기에 적합한 중계기술이 요구된다.

따라서, 본 발명의 목적은 고주파수의 데이터를 저주파수 신호로 변조하기에 적합한 중첩변조장치를 제공함에 있다.

본 발명의 다른 목적은 상기 변조방법에 의해 변조되어진 저주파수 신호로부터 고주파수의 데이터를 복조하기에 적합한 중첩복조장치를 제공함에 있다.

본 발명의 또 다른 목적은 고주파수의 데이터를 저주파수로 중계하기에 적합한 데이터 중계장치를 제공함에 있다.

본 발명의 또 다른 목적은 컴퓨터 본체로부터의 고주파수의 비디오 데이터를 저주파수 신호의 형태로 변조되어진 고주파수의 비디오 데이터에 구동되기에 적합한 액정표시장치를 제공함에 있다.

도1 은 액정표시장치를 이용한 통상의 컴퓨터 시스템의 블럭도.

도2 는 본 발명의 실시 예에 따른 칼라변조기 및 중첩복조기가 적용된 액정표시장치.

도3 은 도2 에 도시된 중첩변조기의 상세 블록도.

도4 는 도3 에 도시된 중첩변조기의 각 부분에 대한 출력 파형도.

도5 는 도2 에 도시된 중첩복조기의 상세 블록도.

도6 은 도5 에 도시된 중첩복조기의 각 부분에 대한 출력 파형도.

도7 은 도5에 도시된 레벨검출기의 상세회로도.

<도면의 주요부분에 대한 부호의 간단한 설명>

10, 30 : 컴퓨터 본체 12, 32 : 비디오 카드

20, 40 : LCD 22, 42 : 액정패널

24, 44 : 드라이버 집적회로(D-IC) 26, 48 : 제어기

34 : 중첩변조기 46 : 중첩복조기

52∼54, 68∼74 : 제1 내지 제7 플립플롭

60∼64 : 제1 내지 제3 레벨검출기

상기 목적을 달성하기 위하여, 본 발명에 따른 중첩변조장치는 데이터 클럭에 동기되어진 데이터 비트 스트림을 입력하는 입력수단과, 데이터 클럭 보다 낮은 주파수의 키 클럭을 발생하는 키 클럭 발생수단과, 키 클럭에 의해 데이터 비트 스트림에서의 적어도 2비트 이상의 데이터를 병렬로 나열하는 데이터 나열수단과, 나열되어진 적어도 2비트 이상의 데이터를 아날로그신호로 변환하는 신호변환수단을 구비한다.

본 발명에 따른 중첩복조장치는 적어도 2비트 이상의 데이터가 압축되어진 하나의 아날로그신호와 그 신호와 동기된 키 클럭을 입력하는 입력수단과, 입력수단으로부터의 상기 아날로그신호를 양자화하는 양자화수단과, 양자화된 아날로그신호를 부호화함으로써 상기 적어도 2비트 이상의 병렬 데이터를 복원하는 부호화 수단과, 적어도 2비트 이상의 병렬 데이터를 상기 키 클럭에 의하여 일렬로 정렬시는 역정열수단을 구비한다.

본 발명에 따른 데이터 중계장치는 데이터 소스로부터의 데이터 비트 스트림을 적어도 2 비트 이상씩의 중첩시켜 아날로그신호로 변조하는 중첩변조수단과, 데이터 터미널에 설치되어 중첩변조수단으로부터의 아날로그신호를 적어도 2비트 이상의 데이터로 펼침으로써 데이터 비트 스트림을 복조하는 중첩복조수단을 구비한다.

본 발명에 따른 액정표시장치는 적어도 2비트 이상의 비디오 데이터에 의해 액정패널을 분할 구동하기 위한 D-IC들과, 외부로부터 데이터 비트 스트림이 적어도 2비트 이상씩 중첩·변조되어진 하나의 아날로그신호를 인입하기 위한 신호인입수단과, 신호인입수단으로부터의 아날로그신호를 적어도 2비트 이상의 데이터로 펼침으로써 데이터 비트 스트림을 복조하고 그 데이터 비트 스트림을 상기 D-IC들에 공급하는 중첩복조수단을 구비한다.

상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 다음의 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 실시 예를 첨부한 도2 내지 도7을 참조하여 상세히 설명하기로 한다.

도2를 참조하면, 본 발명의 실시 예에 따른 중첩변조방식 중계장치가 적용되어진 컴퓨터 시스템을 도시한다. 이 컴퓨터 시스템은 비디오 카드(32)와 중첩변조기(34)가 내장되어진 컴퓨터 본체(30)와, 중첩변조기(34)에 접속되어진 LCD(40)를 구비한다. 비디오 카드(32)는 텍스트 및 영상 등을 포함한 정보가 LCD(40)에 의해 화상으로 표시되게끔 비디오 데이터로 변환하는 기능을 담당한다. 이 비디오 카드(32)에서 발생되어진 비디오 데이터는 화면을 구성을 하는 화소들 각각에 대한 적색(Red, 이하 "R"이라 함), 녹색(Green, 이하 "G"라 함) 및 청색(Blue, 이하 "B"라 함) 데이터를 포함한다. 이들 R, G, B 데이터들 각각은 6비트의 길이를 가지며, 이에 따라 비디오 데이터는 화소별로 18 비트의 길이를 가지게 된다. 이러한 비디오 데이터(VD)는 18개의 비트 라인들로 이루어진 제1 버스라인(31)을 경유하여 중첩변조기(34)에 공급되게 된다. 이 때, 비디오 데이터(AD)는 비디오 카드(32)로부터 제1 클럭라인(33)을 경유하여 중첩변조기(34)에 공급되는 데이터 클럭(DCLK)에 맞추어 전송되게 된다. 중첩변조기(34)는 클럭라인(33)으로부터의 데이터 클럭(DCLK)을 분주하여 적어도 하나 이상의 분주클럭을 발생한다. 적어도 하나 이상의 분주클럭은 데이터 클럭(DCLK)에 대하여 1/2ⁿ배로 변하는 주파수를 가지게 된다. 중첩변조기(34)는 제1 버스라인(31)을 구성하는 비트라인들 각각에 대하여, 적어도 하나 이상의 분주클럭을 이용하여 그 비트 라인을 통해 순차적으로 입력되는 비디오 비트 스트림을 중첩 변조하게 된다. 이를 상세히 하면, 중첩변조기(34)는 2분주된 클럭의 반주기마다, 즉 데이터 클럭(DCLK) 주기마다 적어도 2비트 이상의 시간축상의 데이터, 즉 현재의 비트 데이터와 적어도 하나 이상의 비트 데이터를 포함하는 멀티-비트 데이터를 진폭으로 변환함으로써 중첩변조신호를 발생하게 된다. 이 중첩변조신호는 2 분주된 클럭의 반주기마다 멀티-비트 데이터의 논리 값에 따라 그 진폭이 변하게 된다. 이러한 중첩변조에 의하여, 중첩변조기(34)에서는 18개의 중첩변조신호들(이하, "중첩변조데이타"라 함)이 발생하게 되는데 이 중첩변조 데이타는 중첩 변조된 비디오 데이타로써 제공되게 된다. 중첩변조기(34)에서 발생되어진 중첩변조 데이타는 18개의 비트전송라인들로 이루어진 데이타전송선로(36)를 통해 전송되게 된다. 또한, 중첩변조기(34)는 2분주된 클럭을 중첩변조신호가 복조되는데 사용될 "키 클럭(KCLK)"으로서 키전송라인(38)을 통해 전송하게 된다. 이 키 클럭(KCLK)에 의해 중첩변조신호의 데이터 주기가 지시되게 된다. 이렇게 18개의 중첩변조신호를 발생하기 위하여, 중첩변조기(34)는 제1 버스라인(31)을 구성하는 18개의 비트라인들 각각에 접속되어질 18개의 중첩변조셀들을 구비하게 된다.

LCD(40)는 액정패널(42)상의 화소들을 분할 구동하기 위한 다수의 D-IC들(44)과, 키 전송라인(38)으로부터 키 클럭(KCLK)을 공통적으로 입력하는 중첩복조기(46) 및 제어기(48)로 구성된다. 중첩복조기(46)는 데이터 전송선로(36)로부터 18개의 중첩변조신호들을 포함하는 중첩변조 데이터를 입력하게 된다. 이러한 중첩변조 데이터를 복조하기 위하여, 중첩복조기(46)는 중첩변조 데이터를 구성하는 18개의 중첩변조신호들 별로 응답하는 18개의 중첩복조셀들(도시하지 않음)이 포함한다. 이 중첩복조셀들 각각은 중첩변조신호를 양자화하고, 양자화된 중첩변조신호를 적어도 2비트 이상의 멀티비트신호로 부호화한 다음 키 클럭(KCLK)을 이용하여 그 멀티비트신호를 비트 스트림의 형태로 나열함으로써 비디오 비트 스트림을 발생하게 된다. 이렇게 복조되어진 비디오 비트 스트림은 중첩변조신호 보다 적어도 2배 이상 높은 주파수, 키 클럭의 주파수의 2배에 해당하는 주파수를 가지게 된다. 이들 18개의 중첩복조셀들에 의해 각각 복조되어진 18개의 비디오 비트 스트림이 모여짐으로써 18비트의 비디오 데이터가 구성되게 된다. 이와 같이 복조되어진 고주파수의 비디오 데이터는 18개의 비트라인들로 이루어진 제2 버스라인(41)을 경유하여 다수의 D-IC(44)에 공통적으로 공급되게 된다. 한편, 키 전송라인(38)으로부터 키 클럭(KCLK)을 입력하는 제어기(48)는 키 클럭(KCLK)을 이용하여 다수의 D-IC들(44)의 입력동작이 순차적으로 진행되도록 하는 제어신호(CTLS)를 발생하게 된다. 이 제어신호(CTLS)는 제어라인(43)을 경유하여 다수의 D-IC들(44)에 공통적으로 공급되게 된다. 다수의 D-IC(44)은 제어라인(43)로부터의 제어신호(CTLS)에 의해 순차적으로 제2 버스(41)로부터의 비디오 데이터를 일정량씩 입력하게 된다. 다수의 D-IC들(44) 각각에 일정량씩 분산입력되어진 1라인분의 비디오 데이터은 액정패널(42)에 동시에 공급되어 1라인의 화소들을 구동하게 된다. 이와 같은 D-IC들(44)와 액정패널(42)의 동작이 액정패널(22)의 화소라인의 수 만큼 반복됨으로써 하나의 화상이 표시되게 된다.

이와 같이, 시간축으로 배열되어진 적어도 2비트의 데이터가 중첩변조기에 의해 진폭신호의 형태로 중첩됨으로써 데이터 전송선로(36)을 통해 전송되는 비디오 데이터의 주파수가 적어도 1/2 이하로 낮아지게 됨과 아울러 비디오 데이터의 전송에 소요되는 전력이 감소되게 된다. 이 결과, 비디오 데이터에서의 EMI 가 줄어들게 된다.

나아가, 중첩변조기(46)가 다수의 D-IC들(44) 각각에 내장됨과 아울러 데이터 전송선로(36) 및 키 전송라인(38)이 다수의 D-IC들(44)에 공통적으로 접속되게 되면 비디오 카드(32)로부터 다수의 D-IC들(44)까지 전송되는 비디오 데이터에서 발생되는 EMI가 극소화되게 됨은 물론 제어기(48)과 D-IC간의 배선구조까지도 간소화되게 된다.

도3 은 도2 에서의 중첩변조기(34)에 포함되어진 중첩변조셀를 상세하게 도시한다. 도3 에서와 같이, 중첩변조셀에는 클럭라인(33)으로부터의 데이터 클럭(DCLK)에 응답하는 제1 플립플롭(50)과, 비트라인(31A)으로부터 비디오 비트 스트림(VBS)을 공통적으로 공급받는 제2 및 제3 플립플롭(52,54)가 포함되어 있다. 이들 제1 내지 제3 플립플롭(50,52,54)은 컴퓨터 시스템의 초기기동시에 자신들의 클리어단자들(CLR)쪽으로 인가되는 리세트신호(RS)에 의해 초기화 됨으로써 초기에 발생될 수 있는 오동작을 방지하게 된다. 제1 플립플롭(50)은 도4 에서와 같은 데이터 클럭(DCLK)의 하강에지마다 자신의 출력단자(Q)상의 논리상태를 하이(High)에서 로우(Low) 또는 그 반대로 반전시킴으로써 자신의 클럭단자(CLK)쪽으로 인가되는 데이터 클럭(DCLK)를 2분주하게 된다. 이 제1 플립플롭(50)에 의해 2분주된 신호는 키 클럭(KCLK)으로 사용되는 것으로 키 전송라인(38), 제2 및 제3 플립플롭(52,54)의 클럭단자들(CLK)에 공급되게 된다.

제2 및 제3 플립플롭(52)은 키 클럭(KCLK)에 응답하여 비트라인(31A)으로부터의 비디오 비트 스트림(VBS)의 비트 데이터가 선행의 비트 데이터와 후속의 비트 데이터와 키 클럭(KCLK)의 반주기 만큼씩 중첩시킨다. 이를 위하여, 제2 플립플롭(52)는 키 클럭(KCLK)의 상승에지 마다 비트라인(31A)로부터의 비디오 비트 스트림(VBS)를 자신의 출력단자(Q)쪽으로 전송하고 반면에 제3 플립플롭(54)은 키 클럭(KCLK)의 하강에지 마다 비트라인(31A)로부터의 비디오 비트 스트림(VBS)를 자신의 출력단자(Q)쪽으로 전송하게 된다. 이 결과, 제2 플립플롭(52)의 출력단자(Q)에는 기수번째 비디오 비트 데이터(Dn)가 그리고 제3 플립플롭(54)의 출력단자(Q)에는 우수번째 비디오 비트 데이터(Dn+1)가 연속적으로 출력되게 된다. 이들 기수번째 비디오 비트 데이터들(Dn)과 우수번째 비디오 비트 데이터들(Dn+1)은 키 클럭(KCLK)와 동일한 주파수를 가지는 반면 서로 180。의 위상차를 가지게 된다.

또한, 중첩변조셀은 제2 플립플롭(52)의 출력단자(Q)와 비트 전송라인(36A) 사이에 접속되어진 제1 저항(R1)과, 제3 플립플롭(54)의 출력단자(Q)와 비트 전송라인(36A) 사이에 접속되어진 제2 저항(R2)를 구비한다. 제1 저항(R1)은 제2 플립플롭(52)의 출력단자(Q)로부터의 전압신호를 1/3 로 강하시켜 그 강하된 전압신호를 비트 전선라인(36A)쪽으로 전송하게 된다. 제2 저항(R2)은 제3 플립플롭(54)의 출력단자(Q)로부터의 전압신호를 2/3 로 강하시켜 그 강하된 전압신호를 비트 전송라인(36A)쪽으로 전송하게 된다. 이에 따라, 비트 전송라인(36A)에는 제1 및 제2 저항(R1,R2)에 의해 강하된 전압신호들의 합전압을 가지는 중첩변조신호(TFMS)가 나타나게 된다. 이 중첩변조신호(TFMS)는 제2 및 제3 플립플롭(52,54)에 저장되어진 2비트의 데이터의 논리값에 따라 키 클럭(KCLK)의 반주기 마다, 데이터 클럭(DCLK)의 한주기 마다 변화되는 진폭을 가지게 된다. 또한, 중첩변조신호(TFMS)는 비디오 비트 스트림(VBS)의 1/2에 해당하는 평균전압을 가지게 되어 비디오 비트 스트림(VBS)에 비하여 1/4에 해당하는 전력만을 소모하게 된다. 결과적으로, 제1 및 제2 저항(R1,R2)은 2비트의 병렬 데이터를 진폭신호로 변환하는 기능을 수행하게 되며, 이를 위하여 제1 및 제2 저항(R1,R2)은 2:1 의 저항값을 가지도록 설정된다.

도5 는 도2 에서의 중첩복조기(46)에 포함되어진 중첩복조셀을 상세하게 도시하는 회로도이고, 도6 은 도5 에 도시된 중첩복조셀의 각부분에 대한 동작 타이밍도이다. 도5 에 있어서, 중첩복조셀은 비트 전송선로(36A)에 공통적으로 접속되어진 제1 내지 제3 레벨검출기(60,62,64)와, 이들 레벨검출기들(60,62,64)의 출력신호들을 부호화하기 위한 부호화부(66)를 구비한다. 제1 내지 제3 레벨검출기(60,62,64)는 비트 전송라인(36A)으로부터의 도6 에서와 같은 중첩변조신호(TFMS)의 전압레벨(즉, 진폭)을 검출하게 된다. 제1 레벨검출기(60)는 중첩변조신호(TFMS)가 제1 소정 전압레벨(예를 들면, Vh/3) 이상인 경우에 로우논리의 제1 진폭검출신호(AD1), 제2 레벨검출기(62)는 중첩변조신호(TFMS)가 제2 소정 전압레벨(예를 들면, Vh/2) 이상인 경우에 로우논리의 제2 진폭검출신호(AD2)를, 그리고 제3 레벨검출기(64)는 중첩변조신호(TFMS)가 제3 소정 전압레벨(예를 들면, Vh) 이상인 경우에 하이논리의 제3 진폭검출신호(AD3)를 각각 발생하게 된다. 이들 제1 내지 제3 레벨검출신호(AD1 내지 AD3)는 중첩변조신호(TFMS)의 진폭값(즉, 양자화된 값)을 지시하게 된다. 결과적으로, 제1 내지 제3 레벨검출기(60,62,64)는 중첩변조신호(TFMS)를 양자화하는 기능을 수행한다. 부호화부(66)는 제1 내지 제3 레벨검출기(60,62,64)로부터의 제1 내지 제3 진폭검출신호(AD1 내지 AD3)들이 지정하는 진폭값을 2비트 데이터로 부호화하게 된다. 이 부호화부(66)에 의해 부호화된 하위 비트 데이터와 상위 비트 데이타는 기수번째 비트 데이터(Dn)와 우수번째 비트 데이터(Dn+1)로 사용되게 된다. 우수번째 비트 데이터(Dn+1)로는 제2 레벨검출기(62)에서 발생되는 제2 레벨검출신호(AD2)가 사용되는 반면, 기수번째 비트 데이터(Dn)는 제1 내지 제3 레벨검출신호(AD1 내지 AD3)가 논리조합됨으로써 생성되게 된다. 이를 위하여, 부호화부(66)는 제1 및 제2 AND 게이트(AND1,AND2)와 하나의 부논리 버퍼(NB1)로 구성되게 된다.

중첩복조셀들에는 키 전송라인(38)으로부터의 키 클럭(KCLK)에 공통적으로 응답하는 제4 내지 제7 플립플롭들(68,70,72,74)이 포함되어 있다. 제4 및 제5 플리플롭(68,70)은 부호화부(66)에 의해 부호화된 기수번째 및 우수번째 비트 데이터(Dn,Dn+1)를 키 클럭(KCLK)에 동기화시키게 된다. 이를 상세히 하면, 제4 플립플롭(68)은 키 클럭(KCLK)의 상승에지 마다 제2 AND 게이트(AND2)로부터의 기수번째 비트 데이터(Dn)를 자신의 출력단자(Q)쪽으로 전송하여 동기화된 기수번째 비트 데이터(SDn)를 제6 플립플롭(72)의 입력단자(D)에 공급하게 된다. 비슷하게, 제5 플립플롭(70)도 키 클럭(KCLK)의 상승에지 마다 부논리 버퍼(NB1)로부터의 우수번쩨 비트 데이터(Dn+1) 자신의 출력단자(Q)쪽으로 전송함으로써 동기화된 우수번째 비트 데이터(SDn+1)를 제7 플립플롭(74)의 입력단자(D)에 공급하게 된다. 제6 및 제7 플립플롭(72,74)는 동기화된 기수번째 비트 데이터(SDn)와 동기화된 우수번째 비트 데이터(SDn+1)가 180。 만큼의 위상차를 가지게끔 2비트 데이터(SDn,SDn+1)의 위상을 조절하게 된다. 이를 위하여, 제6 플립플롭(72)은 키 클럭(KCLK)의 하강에지 마다 제4 플립플롭(68)로부터의 동기화된 기수번째 비트 데이터(SDn)를 자신의 출력단자(Q)쪽으로 전송하고 제7 플립플롭(74)은 키 클럭(KCLK)의 상승에지 마다 제5 플립플롭(70)으로부터의 동기화된 우수번째 비트 데이터(SDn+1)를 자신의 출력단자(Q)쪽으로 전송하게 된다.

또한, 중첩복조셀은 키 전송라인(38)로부터 키 클럭(KCLK)를 공통적으로 입력하게 되는 제3 및 제4 AND 게이트(AND3,AND4)와, 이들 AND 게이트들(AND3,AND4)과 접속되어진 OR 게이트(OR1)를 구비한다. 제3 및 제4 AND 게이트(AND3,AND4)는 제6 및 제7 플립플롭(72,74)으로부터의 기수번째 비트 데이터와 우수번째 비트 데이터를 주기를 키 클럭(KCLK)의 반주기로 짧게, 즉 그들 비트 데이터들의 주파수를 키 클럭(KCLK)의 주파수의 2배로 높인다. 이를 상세히 하면, 제3 AND 게이트(AND3)는 제6 플립플롭(72)로부터의 기수번째 비트 데이터와 반전된 키 클럭을 AND 연산함으로써 복조된 기수번째 비디오 비트 데이터(DDn)를 복조하게 되고 제4 AND 게이트(AND4)는 제7 플립플롭(74)로부터의 우수번째 비트 데이터와 키 클럭(KCLK)를 AND 연산함에 의해 우수번째 비디오 비트 데이터(DDn+1)를 복조하게 된다. 제3 AND 게이트(AND3)에서 복조되어진 기수번째 비디오 비트 데이터(DDn)와 제4 AND 게이트(AND4)에서 복조되어진 우수번째 비디오 비트 데이터(DDn+1)는 서로 엇갈리게 된다. 마지막으로, OR 게이트(OR1)는 제3 AND 게이트(AND3)로부터의 복조된 기수번째 비디오 비트 데이터(DDn)와 제4 AND 게이트(AND4)로부터의 복조된 우수번째 비디오 비트 데이터(DDn+1)를 OR 연산함으로써 이들 비디오 비트 데이터들(DDn,DDn+1)이 교대로 나타나는 비디오 비트 스트림(VBS)를 복조하게 된다. 이렇게 복조되어진 비디오 비트 스트림(VBS)는 제2 버스라인(41)을 구성하는 제2 비트라인(41A)를 경유하여 D-IC들(44)에 공통적으로 공급되게 된다.

도7 은 도5 에 도시된 레벨검출기(60,62,64)를 실시 예를 상세하게 도시한다. 이 레벨검출기(60,62,64)는 비트 전송라인(36A), 기저전압원(GND)와 노드(75)사이에 접속되어진 NMOS 트랜지스터(MP1)와, 노드(75)와 공급전압원(VCC) 사이에 접속되어진 제3 저항(R3)로 구성된다. NMOS 트랜지스터(MP1)는 비트 전송라인(36A)으로부터 자신의 게이트단자에 인가되는 중첩변조신호(TFMS)가 문턱전압(Vth) 보다 큰 경우에 노드(75)상의 전압을 기저전압원(GND)쪽으로 바이패스시킴으로써 로우논리의 진폭검출신호(AD)를 발생하게 된다. 반대로, 비트 전송라인(36A)으로부터 자신의 게이트단자에 인가되는 중첩변조신호(TFMS)가 문턱전압(Vth) 작은 경우, NMOS 트랜지스터(MP1)은 노드(75)를 기저전압원(GND)로부터 개방시킴으로써 노드(75)상에 하이논리의 진폭검출신호(AD)를 발생하게 된다. NMOS 트랜지스터(MP1)의 문턱전압(Vth)은 레벨검출기(60,62,64)가 검출하고자 하는 전압레벨에 따라 결정되게 된다. 이를 상세히 하면, NMOS 트랜지스터(MP1)의 문턱전압(Vth)는 공급전압(VCC)의 1/3 에 해당하는 전압을 검출하는 제1 레벨검출기(60)의 경우에 0 내지 VCC/3 의 전압(즉, 0 << Vth < VCC/3)으로, 공급전압(VCC)의 2/3 에 해당하는 전압을 검출하는 제2 레벨검출기(62)의 경우에는 VCC/3 내지 VCC×2/3 의 전압(즉, VCC << Vth < VCC×2/3)으로, 그리고 공급전압(VCC)에 상응하는 전압을 검출하는 제3 레벨검출기(64)의 경우에서는 VCC×2/3 내지 VCC의 전압(즉, VCC×2/3 << Vth < VCC)으로 설정되게 된다. 따라서, 노드(75)에서 발생되는 진폭검출신호(AD)는 중첩변조신호(TFMS)가 검출대상전압(Vth) 보다 낮은 경우에는 하이논리를 가지는 반면에 중첩변조신호(TFMS)가 검출대상전압 보다 높은 경우에는 로우논리를 가지게 된다.

상술한 바와 같이, 본 발명의 중첩변조기에서는 시간축에서 인접한 2비트 데이터가 진폭신호의 형태로 중첩됨으로써 전송 데이터의 주파수가 낮아지게 됨과 아울러 데이터 전송에 소모되는 전력이 1/4로 작아지게 된다. 이에 따라, 본 발명에 따른 중첩변조기에 의해 발생되어진 중첩변조신호에는 EMI가 작아지게 된다.

또한, 중첩변조기 및 중첩복조기를 이용하는 본 발명에 따른 중계기에서도 시간축상의 적어도 2비트 이상의 데이터가 진폭신호의 형태로 중첩된 상태로 전송됨으로써 전송 주파수 대역이 낮아지게 됨과 아울러 소모 전력이 작아지게 된다. 이에 따라, 본 발명에 따른 중계기에 의해 전송되는 데이터는 EMI 영향을 거의 받지 않게 된다.

상기한 중계기를 이용하는 본 발명에 따른 LCD에서도 마찬가지로 데이터 전송 주파수 대역이 낮아지게 되고 데이터 전송에 소모되는 전력이 작아지게 된다. 이 결과, 본 발명에 따른 LCD는 EMI 영향을 최소화 할 수 있게 된다. 이와 더불어, 본 발명에 따른 LCD에서는 중첩복조기가 D-IC에 내장됨과 아울러 데이터 전송선로(36) 및 키 전송라인이 D-IC에 공통적으로 접속되면 비디오카드로부터 D-IC까지 전송되는 비디오 데이터에는 EMI 영향이 극소화되게 됨은 물론 배선구조까지도 간소화되게 된다.

이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims

데이터 클럭에 동기되어진 데이터 비트 스트림을 입력하는 입력수단과,

상기 데이터 클럭 보다 낮은 주파수의 키 클럭을 발생하는 키 클럭 발생수단과,

상기 키 클럭에 의해 상기 데이터 비트 스트림에서의 적어도 2비트 이상의 데이터를 병렬로 나열하는 데이터 나열수단과,

상기 나열되어진 적어도 2비트 이상의 데이터를 아날로그신호로 변환하는 신호변환수단을 구비하는 것을 특징으로 하는 중첩변조장치.
제 1 항에 있어서,

상기 아날로그신호가 상기 나열되어진 적어도 2비트 이상의 데이터의 논리값에 따라 다른 진폭을 가지는 것을 특징으로 하는 중첩변조장치.
제 1 항에 있어서,

상기 신호변환수단이,

상기 나열되어진 적어도 2비트 이상의 데이터의 전압레벨을 서로 다른 비율로 변화시키는 적어도 2이상의 전압조절수단들과,

상기 적어도 2 이상의 전압조절수단들로부터의 전압신호들을 가산하여 아날로그신호를 발생·전송하는 가산수단을 구비하는 것을 특징으로 하는 중첩변조장치.
제 3 항에 있어서,

상기 적어도 2 이상의 전압조절수단들 각각이 값이 다른 저항을 각각 구비하는 것을 특징으로 하는 중첩변조장치.
제 4 항에 있어서,

상기 적어도 2 이상의 전압조절수단들 각각에 포함되어진 상기 저항들이 저항값에서 서로 1/2ⁿ차이를 가지는 것을 특징으로 중첩변조장치.
제 4 항에 있어서,

상기 가산수단이 와이어드 합 연산을 수행하는 것을 특징으로 하는 중첩변조장치.
적어도 2비트 이상의 데이터가 압축되어진 하나의 아날로그신호와 그 신호와 동기된 키 클럭을 입력하는 입력수단과,

상기 입력수단으로부터의 상기 아날로그신호를 양자화하는 양자화수단과,

상기 양자화된 아날로그신호를 부호화함으로써 상기 적어도 2비트 이상의 병렬 데이터를 복원하는 부호화 수단과,

상기 적어도 2비트 이상의 병렬 데이터를 상기 키 클럭에 의하여 일렬로 정렬시는 역정열수단을 구비하는 것을 특징으로 하는 중첩복조장치.
제 7 항에 있어서,

상기 양자화 수단이 상기 입력수단과 상기 부호화수단의 사이에 병렬 접속되어 서로 다른 전압레벨을 검출하는 2ⁿ-1 개의 레벨검출기를 구비하는 것을 특징으로 하는 중첩복조장치.
제 8 항에 있어서,

상기 적어도 2ⁿ-1개의 레벨검출기들 각각이,

상기 입력수단으로부터의 아날로그신호에 의해 제어되는 트랜지스터와,

상기 트랜지스터에서 상기 부호화수단에 이르는 출력라인상에 설치되어 스윙폭을 증가시키는 스윙폭조절수단을 구비하는 것을 특징으로 하는 중첩복조장치.
제 9 항에 있어서,

상기 스윙폭조절수단이 풀-업 저항을 구비하는 것을 특징으로 하는 중첩복조장치.
데이터 소스로부터의 데이터 비트 스트림을 적어도 2 비트 이상씩의 중첩시켜 아날로그신호로 변조하는 중첩변조수단과,

데이터 터미널에 설치되어 상기 중첩변조수단으로부터의 상기 아날로그신호를 상기 적어도 2비트 이상의 데이터로 펼침으로써 데이터 비트 스트림을 복조하는 중첩복조수단을 구비하는 것을 특징으로 하는 데이터 중계장치.
적어도 2비트 이상의 비디오 데이터에 의해 액정패널을 분할 구동하기 위한 드라이버 집적회로들과,

외부로부터 상기 데이터 비트 스트림이 적어도 2비트 이상씩 중첩·변조되어진 하나의 아날로그신호를 인입하기 위한 신호인입수단과,

상기 신호인입수단으로부터의 상기 아날로그신호를 상기 적어도 2비트 이상의 데이터로 펼침으로써 데이터 비트 스트림을 복조하고 그 데이터 비트 스트림을 상기 드라이버 집적회로들에 공급하는 중첩복조수단을 구비하는 것을 액정표시장치.
제 12 항에 있어서,

상기 중첩복조수단이 상기 드라이버 집적회로들 각각에 내장되고,

상기 신호인입수단이 상기 드라이버 집적회로들에 공통적으로 접속된 것을 특징으로 하는 액정표시장치.