CN100527622C - 数据传输方法、数据传输电路、输出电路、输入电路、半导体器件、电子装置 - Google Patents

数据传输方法、数据传输电路、输出电路、输入电路、半导体器件、电子装置 Download PDF

Info

Publication number
CN100527622C
CN100527622C CNB2004800198892A CN200480019889A CN100527622C CN 100527622 C CN100527622 C CN 100527622C CN B2004800198892 A CNB2004800198892 A CN B2004800198892A CN 200480019889 A CN200480019889 A CN 200480019889A CN 100527622 C CN100527622 C CN 100527622C
Authority
CN
China
Prior art keywords
mentioned
data
current
value
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800198892A
Other languages
English (en)
Other versions
CN1823472A (zh
Inventor
井上俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Publication of CN1823472A publication Critical patent/CN1823472A/zh
Application granted granted Critical
Publication of CN100527622C publication Critical patent/CN100527622C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/20—Conversion to or from representation by pulses the pulses having more than three levels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供数据传输方法、数据传输电路、输出电路、输入电路、半导体器件、电子装置。数据传输电路具有将n比特(n是大于等于2的整数)的第1二值电压数据变换为2n值的多值电流数据，并输出到单一的数据线上的电压电流变换电路。电流比较电路将上述数据线上的上述多值电流数据变换为(2n-1)比特的二值电流数据，电流电压变换电路将上述(2n-1)比特的上述二值电流数据变换为(2n-1)比特的第2二值电压数据。计数电路由(2n-1)比特的第2二值电压数据复原n比特的上述第1二值电压数据。

Description

数据传输方法、数据传输电路、输出电路、输入电路、半导体器件、电子装置
技术领域
本发明涉及数据传输方法、数据传输电路、输出电路、输入电路、及使用输出电路和/或输入电路的半导体器件、电子装置。
背景技术
随着数字图像处理装置的高性能化和包括高分辨率化等在内的高像质化，在搭载在数字图像处理装置上的数字电路之间，例如LSI之间，进行大量且高速的数据传输的必要性变大。
图1是表示包括等离子体显示面板的第1现有例的数字图像处理装置的构成的框图。参照图1，数字图像处理装置具备图像处理LSI501、总线布线502、驱动器503和等离子体显示面板504。图像处理LSI 501进行色空间变换，γ补偿等信号处理，获得的图像由总线布线502传输到驱动器503，由等离子体显示面板504显示。
在此，分辨率WXGA(Wide-XGA的简称，意味着4095像素x768行的像素数)的等离子体显示面板的上下各一半的区域由目前市场销售的256比特4端口的驱动器驱动。这种情况下，图像处理LSI需要数量为与128条(4095像素÷256像素x4端口x2区域)总线布线对应的输出端子。也就是说，在使用处理二值电压数据的总线布线的现有数据传输方法中，需要大量的布线数和LSI的输入输出端子数，预想今后要登场的高分辨率装置的成本会变高。
在采用二值电压数据的数据传输中，需要大量布线数和LSI的输入输出端子数的问题，能通过不使用二值电压数据而使用多值电压数据来解决。例如，如果能将2比特、3比特或4比特的二值电压数据编码为四值、八值或十六值的多值电压数据后由发送侧发送，并在接收侧，多值电压数据被复原为原来的2比特、3比特和4比特的二值电压数据，则能解决上述问题。此时，能将布线数削减为传输二值电压数据时的1/2、1/3或1/4。
但是，进行高次电压多值化时，由于电源电压的限制，各值的每一梯级(step)的电压降低，相对地噪声电压增加。因此，接收侧的多值的判断变得困难。例如，4比特二值电压数据被十六值化后通过1条布线传输的情况下，电源电压为3.3V时，一个梯级的电压约为200mV。因此，为了正常传输数据，必须将噪声电压抑制在一个梯级以内，同时接收侧必须有约200mV的分解能。一般，电压数据的高次多值化因为噪声容限和分解能这方面而困难。
为了解决上述采用多值电压数据的数据传输的课题，提出了采用多值电流数据的数据传输方法。与电压数据的多值化相比较，电流数据的多值化的噪声容限大，适于高次多值化。例如，日本特开2001-156621公报中提出了一种数据传输系统(第2现有例)。图2示出了该数据传输系统。参照图2，由发送侧的内部电路601输出的二值电压数据由DA变换器(DAC：Digital to Analog Converter)602变换为多值电压数据。多值电压数据由PMOS晶体管603变换为多值电流数据。多值电流数据由1条数据线604发送。在接收侧，多值电流数据由电流镜电路605接收，由AD变换器(ADC：Analog to DigitalConverter)606复原为原来的二值电压数据。复原后的二值电压数据由内部电路607使用。通过该方法，与采用多值电压数据的数据传输相比较，利用上述方法在接收发送间不容易受到噪声的影响，而且能进行削减了总线布线数量的数据传输。
但是，第2现有例在应用于数字图像处理装置时，存在以下问题。二值电压数据由DA变换器602变换为多值电压数据后，由PMOS晶体管603变换为多值电流数据。因此，在发送侧，电压数据依然容易受到噪声的影响。
另外，在发送侧进行高次多值化时，DA变换器602的硬件量大。再者，采用了逐次比较型AD变换器606，由多值电流数据变换为二值电压数据，按照从高位比特开始的顺序确定值。因此，为了在接收侧根据多值电流数据复原原来的二值电压数据就需要较长的时间。
希望的是这样一种数据传输方法及其电路，在接收侧难以受到噪声的影响，而且由二值电压数据变换为多值电流数据需要的硬件量少，而且在接收侧能根据多值电流数据高速地复原为原来的二值电压数据。
专利文献1：日本特开2001-156621号公报
发明内容
本发明的目的在于提供一种在接收侧不易受到噪声影响的数据传输方法及电路。
本发明的另一目的在于提供一种由二值电压数据变换为多值电流数据所需要的硬件量少的数据传输方法及电路。
为了达成上述目的，本发明的观点中，数字图像处理装置的数据传输方法，具有以下步骤：将n比特(n是大于等于2的整数)的第1二值电压数据，变换为2n值的多值电流数据；经单一的数据线传输上述多值电流数据；将上述数据线上的上述多值电流数据，变换为(2n-1)比特的二值电流数据；将上述(2n-1)比特的上述二值电流数据，变换为(2n-1)比特的第2二值电压数据；由上述(2n-1)比特的上述第2二值电压数据，复原上述n比特的上述第1二值电压数据。
本发明的另一观点中，数字图像处理装置的数据传输电路，具有：将n比特(n是大于等于2的整数)的第1二值电压数据变换为2n值的多值电流数据的电压电流变换电路；传输上述多值电流数据的单一的数据传输线；将上述数据传输线上的上述多值电流数据变换为(2n-1)比特的二值电流数据的电流比较电路；将上述(2n-1)比特的上述二值电流数据变换为(2n-1)比特的第2二值电压数据的电流电压变换电路；由上述(2n-1)比特的上述第2二值电压数据复原上述n比特的上述第1二值电压数据的计数电路。
在此，上述电压电流变换电路也可以生成与上述n比特的各比特所对应的值2i(i是大于等于0、小于等于n-1的整数)成比例的电流，并通过使所生成的电流叠加而将上述2n值的上述多值电流数据输出到上述数据传输线上，上述2n值的上述多值电流数据具有与上述n比特的上述第1二值电压数据成比例的电流值。
另外，上述电流比较电路也可以将上述多值电流数据展开为(2n-1)比特，并输出上述(2n-1)比特的各比特中，其比特的逻辑值根据上述多值电流数据的电流值是否大于对应的阈值电流而已被决定的上述(2n-1)比特的二值电流数据。
另外，上述电流电压变换电路也可以以比特为单位，将上述(2n-1)比特的上述二值电流数据变换为上述(2n-1)比特的上述第2二值电压数据。
另外，优选上述计数电路具有逻辑电路，上述逻辑电路输入上述(2n-1)比特的上述第2二值电压数据，根据逻辑值为“1”的比特位置复原上述第1二值电压数据。
上述电压电流变换电路具备与上述n比特对应而并联设置的第1电路的组；上述第1电路各生成与上述n比特中对应的比特所对应的值2i(i是大于等于0、小于等于n-1的整数)成比例的电流也可以。此时，上述第1电路各具备：第1晶体管，源极端子连接在电源端子或接地端子上，栅极端子和漏极端子连接，第2晶体管，栅极端子被赋予来自外部的上述n比特之中的上述对应的比特的第1二值电压数据，漏极端子连接在上述第1晶体管的漏极端子上，第3晶体管，源极端子连接在上述电源端子或上述接地端子上，栅极端子连接在上述第1晶体管的上述栅极端子上；上述电压电流变换电路还具备第1恒定电流源，上述第1恒定电流源连接在各上述第1电路的上述第2晶体管的源极端子和上述接地端子或上述电源端子之间，各上述第1电路的上述第3晶体管的漏极端子共用连接在上述数据传输线上。另外，优选各上述第1电路的上述第3晶体管的栅极大小被设定为，与从外部提供的n比特的上述第1二值电压数据对应而具有与2i成比例的输出电流值。
另外，上述电流比较电路具备与上述(2n-1)比特对应而并联设置的第2电路的组；在上述多值电流数据的电流值大于对应的阈值电流时，各上述第2电路将对应的比特的逻辑值设定为“1”也可以。此时，上述电流比较电路具备第4晶体管和上述第2电路的组，上述第4晶体管的漏极接受上述多值电流数据，栅极端子连接在上述漏极上，源极端子连接在接地端子或电源端子上；上述第2电路各具备：第5晶体管，栅极端子与上述第4晶体管的栅极端子连接，源极端子连接在公共的接地端子或公共的电源端子上，以及第2恒定电流源，连接在上述第5晶体管的漏极端子和电源端子或接地端子之间，流过上述阈值电流；上述电流比较电路输出从LSB到上述阈值电流对应的比特的逻辑值被设定为1的上述(2n-1)比特的上述第2二值电流数据也可以。另外，上述第2恒定电流源以预定的梯级为单位流过不同的上述(2n-1)的阈值电流；上述电流比较电路输出将与最大阈值电流对应的比特作为MSB、并将与最小阈值电流对应的比特作为上述LSB的(2n-1)比特的二值电流数据也可以。
另外，上述电流电压变换电路具备与上述二值电流数据的上述(2n-1)比特分别对应而并联设置的第3电路的组；各上述第3电路将上述(2n-1)比特的上述二值电流数据的对应的比特变换为(2n-1)比特的第2二值电压数据的对应的比特也可以。此时，上述电流电压变换电路具备第3恒定电流源和上述第3电路的组；上述第3电路各具备：第6晶体管，具有连接在公共的电源端子或公共的接地端子上的源极端子、以及连接在漏极端子上的栅极端子，第7晶体管，具有输出上述(2n-1)比特之中的对应的比特的上述二值电流数据的栅极端子、与上述第3恒定电流源连接的源极端子、以及连接在上述第6晶体管的上述漏极端子上的漏极端子也可以。
另外，上述计数电路具备逻辑电路，上述逻辑电路在上述(2n-1)比特的上述第2二值电压数据全部比特的逻辑为“0”时，复原全部比特的逻辑为“0”的上述n比特的上述第1二值电压数据，由上述(2n-1)比特的上述第2二值电压数据的LSB复原逻辑为“1”的比特的数的二进制所对应的上述n比特的上述第1二值电压数据也可以。此时，上述计数电路具备低位侧3比特用的比特判断电路，上述比特判断电路具备：第1三比特输入AND电路，上述低位3比特的逻辑为“1”时输出逻辑“1”，第2三比特输入AND电路，仅第3比特的逻辑为“1”时输出逻辑“1”，以及OR电路，计算上述第1三比特输入AND电路的输出和第2三比特输入AND电路的输出的逻辑和。
另外，本发明其它观点中，本发明的输出电路，具有：输入部，输入n比特(n是大于等于2的整数)的二值电压数据Xi(i是大于等于0、小于等于n-1的整数)；以及电流镜电路组，输出与2i成比例的电流值；通过叠加上述电流镜电路组的输出电流，与上述二值电压数据Xi对应而输出与∑2iXi成比例的电流值。
另外，本发明其它观点中，本发明的输出电路，具有：输入部，输入n比特(n是大于等于2的整数)的二值电压数据Xi(i是大于等于0、小于等于n-1的整数)；第1晶体管，对上述二值电压数据Xi的上述n比特的各比特设置，具有连接在电源端子或接地端子上的源极端子、以及相互连接的栅极端子和漏极端子；第2晶体管，对上述各比特设置，具有赋予上述二值电压数据Xi的栅极端子、以及连接在上述第1晶体管的漏极端子上的漏极端子；第3晶体管，对上述各比特设置，具有连接在电源端子或接地端子上的源极端子、连接在上述第1晶体管的栅极端子上的栅极端子、以及连接在多值电流数据输出线上的漏极端子；以及恒定电流源，对上述n比特设置，连接在上述第2晶体管的源极端子和上述接地端子或上述电源端子之间；对应于上述二值电压数据Xi，将具有与∑2iXi成比例的电流值的多值电流数据输出到上述多值电流数据输出线。
另外，本发明其它观点中，本发明的输出电路，具有：第1晶体管至第3晶体管的组，第1晶体管至第3晶体管与由外部提供的n比特(n是大于等于2的整数)的二值电压数据Xi(i是大于等于0、小于等于n-1的整数)的上述n比特分别对应而并联配置；上述第1晶体管和上述第3晶体管的源极端子连接在公共的电源端子或公共的接地端子上，上述第2晶体管的源极端子连接在公共的恒定电流源上，上述第3晶体管的漏极端子连接在公共的多值电流数据线上，与上述二值电压数据Xi相对应将与∑2iXi成比例的电流值输出到上述公共的多值电流数据输出线上。此时，优选上述第3晶体管的大小被设定为，与上述二值电压数据Xi对应而输出与2i成比例的输出电流值。
另外，本发明其它观点中，本发明的输入电路，具有电流比较电路和电流电压变换电路；上述电流比较电路具备：输入部，输入2n值(n是大于等于2的整数)的单一的多值电流数据，(2n-1)个独立的电流镜电路，上述多值电流数据被展开到上述(2n-1)个电流镜电路，以及(2n-1)个阈值电流源，将上述多值电流数据的上述2n值所对应的阈值电流分别提供给上述(2n-1)个电流镜电路；根据上述(2n-1)个电流镜电路各自的电流驱动能力和来自上述(2n-1)个阈值电流源之中对应的阈值电流源的上述阈值电流，输出(2n-1)比特之中对应的比特的二值电流数据；上述电流电压变换电路将上述(2n-1)比特的上述二值电流数据变换为上述(2n-1)比特的二值电压数据。此时，上述电流比较电路具备：第4晶体管，对上述(2n-1)的各比特设置，具有被赋予上述多值电流数据的漏极端子、连接在上述漏极端子上的栅极端子、以及连接在公共的接地端子或公共的电源端子上的源极端子；第5晶体管，对上述各比特设置，具有与上述第4晶体管的栅极端子连接的栅极端子和连接在上述公共的接地端子或上述公共的电源端子上的源极端子；以及恒定电流源，对上述各比特设置，连接在上述第5晶体管的漏极端子和上述公共的接地端子或上述公共的电源端子之间也可以。
另外，本发明其它观点中，本发明的输入电路，具有电流比较电路和电流电压变换电路；上述电流比较电路具备(2n-1)个对由外部提供的2n值(n是大于等于2的整数)的单一的多值电流数据输入并联配置的、第5晶体管和输出为了判断上述多值电流数据而使用的阈值电流的阈值电流源的组；上述电流比较电路的上述第5晶体管的源极端子连接在公共的接地端子或公共的电源端子上，上述阈值电流源连接在公共的电源端子或公共的接地端子上，根据上述多值电流数据和来自上述阈值电流源的上述阈值电流输出(2n-1)比特的二值电流数据；上述电流电压变换电路将上述(2n-1)比特的上述二值电流数据变换为上述(2n-1)比特的二值电压数据。此时，上述电流比较电路根据上述第5晶体管的漏极电流和上述阈值电流源的上述阈值电流，检测出上述(2n-1)中的与上述多值电流数据对应的比特，输出将与最大阈值电流对应的比特作为最高有效位的上述(2n-1)比特的上述二值电流数据也可以。
另外，上述电流电压变换电路具备对上述(2n-1)比特的上述二值电流数据输入并联配置的(2n-1)个电路部；上述(2n-1)个电路部各具备第6晶体管和第7晶体管；上述第6晶体管的源极端子连接在公共的电源端子或公共的接地端子上，上述第6晶体管的栅极端子和漏极端子连接；上述第7晶体管的源极端子连接在第3恒定电流源上，在上述第7晶体管的栅极端子上输入上述(2n-1)比特之中对应的比特的上述二值电流数据，从与上述第7晶体管的漏极端子连接的上述第6晶体管的漏极端子输出上述对应的比特的上述二值电压数据。此时，上述第3恒定电流源被设定为，对上述二值电流数据的上述(2n-1)比特的各比特，输出具有表示逻辑“0”或“1”的电压电平的上述二值电压数据；上述电流电压变换电路输入将与最高有效位的二值电流数据对应的二值电压数据作为最高有效位、且将与最低有效位的二值电流数据对应的二值电压数据作为最低有效位的上述(2n-1)比特的上述二值电压数据也可以。
另外，本发明的半导体器件可以具备上述输出电路，也可以具备上述输入电路。另外，本发明的电子装置可以具备上述输出电路，也可以具备上述输入电路。
附图说明
图1是表示包括等离子体显示面板的第1现有例的数字图像处理装置的构成的框图。
图2是表示第2现有例的数据传输系统的构成的框图。
图3是表示本发明的数据传输电路的构成的框图。
图4是表示本发明实施例1涉及的数据传输电路的详细电路构成的电路图。
图5是表示本发明实施例2涉及的数据传输电路的电路构成的电路图。
图6是表示阈值电流源与十六值电流数据的逻辑关系的图。
图7是表示本发明实施例3涉及的数据传输电路的电路构成的电路图。
图8是表示本发明实施例4涉及的数据传输电路的电路构成的电路图。
图9是表示应用本发明的电子装置的第1应用例的电路图。
图10是表示应用本发明的电子装置的第2应用例的电路图。
图11是表示应用本发明的电子装置的第2应用例的电路图。
图12是表示应用本发明的电子装置的第3应用例的电路图。
图13是表示作为应用本发明的电子装置的第4应用例的调谐器的电路图。
图14是表示作为应用本发明的电子装置的第5应用例的个人计算机的电路图。
图15是表示应用本发明的多值电流数据传输方式的彩色PDP模块的电路构成的电路图。
图16是表示应用现有数据驱动器的Wide XGA彩色PDP模块的电路构成的电路图。
具体实施方式
以下，参照附图详细说明本发明的数据传输电路。
图3是表示本发明的数据传输电路的构成的框图。在本实施例中，传输十六值电流数据。参照附图，数据传输电路具备电压电流变换电路101、数据传输部102、电流比较电路103、电流电压变换电路104和计数电路105。
电压电流变换电路101被设置在发送侧。由外部提供给电压电流变换电路101的4比特(bit)二值电压数据(X3，X2，X2，X0)，由电压电流变换电路101变换为与20X0+21X1+22X2+23X3成比例的十六值电流数据。由电压电流变换电路101输出的十六值电流数据通过数据传输部102被传输到接收侧。在此，二值电压数据为逻辑“0”或逻辑“1”之一，十六值电流数据为从逻辑“0”到逻辑“15”的任一值。
在接收侧，十六值电流数据通过电流比较电路103根据各比特的电流值作为15比特的二值电流数据输出。在此，二值电压数据为逻辑“0”或逻辑“1”之一，逻辑“0”的十六值电流数据表示为全部比特为逻辑“0”的二值电流数据，逻辑“1”至逻辑“15”的十六值电流数据表示为对应的比特为逻辑“1”的二值电流数据。
接着，15比特的二值电流数据通过电流电压变换电路104变换为15比特的二值电压数据。在此，15比特的二值电压数据和十六值电流数据的对应与15比特的二值电流数据的情况相同。
最后，通过计数电路105对15比特的二值电压数据的逻辑为“1”的个数进行计数，原来的4比特二值电压数据被复原。
图4是表示本发明实施例1涉及的数据传输电路的电路构成的电路图。传输电路具备电压电流变换电路201、数据传输线202、电流比较电路203、电流电压变换电路204和计数电路205。该电路构成是为了传输十六值电流数据的电路构成，可以根据比特数适当改变。
电压电流变换电路201被设置在发送侧。电压电流变换电路201具备第1 PMOS晶体管组AP3、AP2、AP1、AP0、第2 NMOS晶体管组BN3、BN2、BN1、BN0、第3 PMOS晶体管组CW3、CW2、CW1、CW0、第1恒定电流源Vref1。
第1晶体管AP3、AP2、AP1、AP0的各晶体管中，源极端子连接在电源端子上，栅极端子和漏极端子连接。再者，第1晶体管AP3、AP2、AP1、AP0的各栅极端子连接在第3晶体管CW3、CW2、CW1、CW0的对应晶体管的栅极端子上。再者，第1晶体管AP3、AP2、AP1、AP0的各漏极端子连接在第2晶体管BN3、BN2、BN1、BN0的对应晶体管的漏极端子上。第2晶体管组BN3、BN2、BN1、BN0的各晶体管中，在栅极端子上提供了来自外部的二值电压数据X3、X2、X2、X0之中对应的数据。第2晶体管BN3、BN2、BN1、BN0的各漏极端子分别连接在第1晶体管组AP3、AP2、AP1、AP0的漏极端子上。第2晶体管BN3、BN2、BN1、BN0的源极端子与第1恒定电流源Vref1连接。第3晶体管CW3、CW2、CW1、CW0中，源极端子连接在电源端子上。第3晶体管CW3、CW2、CW1、CW0的各栅极端子连接在第1晶体管AP3、AP2、AP1、AP0之中对应的晶体管的栅极端子上。第3晶体管CW3、CW2、CW1、CW0的各漏极端子连接在作为公共节点的多值电流数据输出线202上。第1恒定电流源Vref1连接在第2晶体管BN3、BN2、BN1、BN0的源极端子和地之间。
在电压电流变换电路201中，由晶体管的组(BN0、AP0、CW0)～(BN3、AP3、CW3)和第1恒定电流源Vref1并联地形成4组电流镜电路。4组电流镜电路从第3PMOS晶体管组CW3、CW2、CW1、CW0输出具有1：2∶4∶8的电流比的电流。为此，第3晶体管CW1、CW2、CW3的各自的栅极尺寸被设定为能输出第3晶体管CW0的2倍、4倍、8倍的电流值。当二值电压数据X3、X2、X2、X0被分别提供给第2晶体管组BN3、BN2、BN1、BN0的栅极端子时，使第3晶体管组CW3、CW2、CW1、CW0的漏极端子上流过的电流叠加，作为与20X0+21X1+22X2+23X3成比例的十六值电流数据，从公共的节点输出到1条作为布线的数据传输线202。第1恒定电流源Vref1是为了限定在第2晶体管BN3、BN2、BN1、BN0和与它们分别对应的第1晶体管组AP3、AP2、AP1、AP0上流过的电流的最大值而设定的。
接着，说明从外部提供的二值电压数据是n比特的情况。
用电压电流变换电路的第1晶体管组AP0～APn-1～第3晶体管组CW0～CWn-1构成的n个电路部分相对于由外部提供的n比特二值电压数据并联配置。电路部分各自包含的第1晶体管APi和第3晶体管组CWi的源极端子连接在公共的电源端子上。第2晶体管组BN0～BNn-1的源极端子连接在第1恒定电流源Vref1上。第3晶体管组CW0～CWn-1的漏极端子连接在作为公共节点的多值电流数据输出线202上。电压电流变换电路201的输出在多值电流数据输出线202上进行。再有，电压电流变换电路201的第3晶体管组CW0～CWn-1的尺寸被设定为，根据由外部提供的n比特二值电压数据的叠加而具有与2i(i＝0～n-1)成比例的输出电流值。从接收侧的电压电流变换电路201向接收侧的电流比较电路203经多值电流数据输出线202传输多值电流数据。
电流比较电路203具备第4NMOS晶体管DN1、第5NMOS晶体管组EN0～EN14和由阈值电流源组I0～I14构成的第2恒定电流源Vref2。在第4晶体管DN1中，多值电流数据被赋予漏极端子。第4晶体管DN1的漏极端子与栅极端子连接，源极端子接地。在第5晶体管组EN0～EN14的各晶体管中，栅极端子与第4晶体管DN1的栅极端子连接，源极端子接地。第5晶体管组EN0～EN14的各漏极端子与阈值电流源组I0～I14连接。阈值电流源组I0～I14连接在第5晶体管组EN0～EN14的漏极端子和电源端子之间。这样一来，第4晶体管DN1和第5晶体管组EN0～EN14分别构成电流镜电路。
第5晶体管组EN0～EN14各栅极的大小被设定为能流过与第4晶体管DN1相同的电流值的电流。达到复制15个从数据传输线202提供给第4晶体管DN1的十六值电流数据的效果。再有，与第5晶体管组EN0～EN14串联连接的阈值电流源I0～I14分别将阈值电流提供给对应的第5晶体管。阈值电流与由电压电流变换电路201提供的二值电压数据表示的15值对应。例如，阈值电流Ii提供给第5NMOS晶体管组ENi。这样一来，根据十六值电流数据，第5NMOS晶体管ENi要流过的电流的值比阈值电流Ii小时，第5NMOS晶体管的源-漏间电压增加。相反，根据十六值电流数据，第5NMOS晶体管ENi要流过的电流的值比阈值电流Ii大时，第5NMOS晶体管的源-漏间电压减少。这样一来，进行十六值电流数据和各阈值电流的大小比较，比较的结果是在第5NMOS晶体管组EN0～EN14各漏极端子上，不是时间序列地而是同时地得到15比特的二值电流数据。在此，将与最大的阈值电流源的比较结果作为最高有效位MSB，将与最小的阈值电流源的比较结果作为最低有效位LSB(最低有效位)。第5NMOS晶体管组EN0～EN14分别与第4NMOS晶体管DN1构成电流镜电路。阈值电流源组I0～I14向对应的电流镜电路提供阈值电流。
其中，如图6所示，阈值电流源组I0～I14被设定为能判断十六值电流数据的逻辑“0”到逻辑“15”的值。例如，阈值电流源I0被设定为能判断十六值电流数据的逻辑“0”及其以上(逻辑“1”到逻辑“15”)的值，阈值电流源I1被设定为能判断十六值电流数据的逻辑“1”以下(逻辑“0”和逻辑“1”)及其以上(逻辑“2”到逻辑“15”)的值，阈值电流源I14被设定为能判断十六值电流数据的逻辑“14”以下(逻辑“0”到逻辑“14”)及其以上(逻辑“15”)的值。
说明由外部提供的二值电压数据是n比特的情况。在电流比较电路203中，由第5晶体管组EN0～Enn 2-2和阈值电流源组I0～In 2-2构成的电路部分，相对于2n值多值电流数据输入并联配置2n-1个。电路部分各自所包含的第5晶体管组EN0～Enn 2-2的源极端子接地，阈值电流源组I0～In 2-2连接在公共的电源端子上，从第5晶体管组EN0～Enn 2-2的漏极端子输出电流比较电路203的比较结果。电流比较电路203的阈值电流源组I0～In 2-2被设定为具有能判断2n值多值电流数据的2n-1种电流阈值。电流比较电路203比较多值电流数据输入值和各电流阈值，输出将最大的电流阈值的比较结果确定为最高有效位数(MSD：most significant digit)、且将最小的电流阈值的比较结果确定为最低有效位数的2n-1位数的加权二值电流数据。
电流电压变换电路204具备第6PMOS晶体管组FP0～FP14和第7NMOS晶体管组GN0～GN14和第3恒定电流源Vref3。在第6晶体管组FP0～FP14的各晶体管中，源极端子连接在电源端子上，栅极端子和漏极端子连接。再有，在第6晶体管组FP0～FP14的各栅极端子与计数电路205连接。再有，第6晶体管组FP0～FP14的各漏极端子与第7晶体管组GN0～GN14的对应的晶体管的漏极端子连接。在第7晶体管组GN0～GN14的各晶体管中，在栅极端子上从电流比较电路203提供对应的比特的二值电流数据。在第7晶体管组GN0～GN14的各漏极端子连接在第6晶体管组FP0～FP14的对应的晶体管的漏极端子上。在第7晶体管组GN0～GN14的各源极端子与第3恒定电流源Vref3连接。第3恒定电流源Vref3连接在第7晶体管组GN0～GN14的各源极端子和接地端子之间。
在电流比较电路203中，根据十六值电流数据，第5 NMOS晶体管ENi要流过的电流的值比阈值电流Ii小时，第5 NMOS晶体管的源-漏间电压增加。相反，根据十六值电流数据，第5 NMOS晶体管ENi要流过的电流的值比阈值电流Ii大时，第5 NMOS晶体管的源-漏间电压减少。在电流电压变换电路204中，根据十六值电流数据，第5 NMOS晶体管ENi要流过的电流的值比阈值电流Ii小时，第7晶体管GNi的栅极电压变高，第7晶体管GNi导通，对应的比特变为逻辑“0”。另一方面，根据十六值电流数据，第5 NMOS晶体管ENi要流过的电流的值比阈值电流Ii大时，第7晶体管GNi的栅极电压变低，第7晶体管GNi关断，对应的比特变为逻辑“1”。这样一来，将作为电流比较电路203输出的15比特二值电流数据变换为具有适当电压电平的15比特二值电压数据后输出。第3恒定电流源Vref3是为了进行输出电压的电平移位而设置的。
接着，说明由外部提供的二值电压数据是n比特的情况。
由电流电压变换电路的第6晶体管组FP0～FPn 2-2和第7晶体管组GN0～GNn 2-2构成的电路部分，对2n-1个二值电流数据输入并联配置2n-1个。电路部分各自所包含的第6晶体管组FP0～FPn 2-2的各源极端连接在公共的电源端子上。第7晶体管组GN0～GNn 2-2的各源极端子连接在第3恒定电流源Vref3上。从第6晶体管组FP0～FPn 2-2的各漏极端子输出电流电压变换电路204的变换结果。电流电压变换电路204的第3恒定电流源Vref3被设定为，输出对2n-1位数的二值电流数据能判断为表示逻辑“0”或逻辑“1”的二值电压数据的电压电平。这样一来，电流电压变换电路204输出将最高有效位数的二值电流数据所对应的二值电压数据作为最高有效位数、且将最低有效位数的二值电流数据所对应的二值电压数据作为最低有效位数的2n-1位数的加权二值电流数据。
另外，计数电路205是能从作为电流电压变换电路输出的15比特的二值电压数据，复原提供给电压电流变换电路201的原来的4比特输入数据X3、X2、X1、X0的逻辑电路，其动作遵照图所示出的真值表。计数电路205是所谓的解码器。计数电路具备逻辑电路，该逻辑电路关于2n-1个二值电压数据输入，全部为逻辑“0”时n比特的输出为“0”，逻辑为“1”的个数与n比特的二进制对应关联。
图5是表示本发明数据传输电路的实施例2的电路图。在该例中，示出了四值电流数据的传输的例子。
传输电路具备电压电流变换电路301、数据传输线302、电流比较电路303、电流电压变换电路304和计数电路305。对于上述实施例1所示的电压电流变换电路201、电流比较电路203、电流电压变换电路204和计数电路205，除去为了适用于四值电流数据而进行的必要的变更，动作都相同。
计数电路305中具有3输入AND电路305-1～305-4和OR电路306、307。AND电路305-2将从电流电压变换电路204输出的3比特二值电压数据的第0比特和第1比特反转输入。另外，AND电路305-4反转输入第3比特。AND电路305-1和305-2的输出提供给OR电路306，AND电路305-3和305-4的输出提供给OR电路307。这样一来，可以对2比特二值电压数据实现图4所示的真值表。这样一来，对于最低位的3比特按照上述例子，3比特的电压数据被变换为2比特二值电压数据。
对高位的4比特电压数据也一样能变换为2比特二值电压数据。
以上，说明了十六值和四值多值电流数据的数据传输电路，但应该明白对含有更高次多值化的任意多值电流数据传输，也能应用本发明的原理。
本发明的数据传输电路，在发送侧将二值电压数据变换为二值电流数据后传输。因此，不易受到噪声的影响。再有，电压电流变换电路201的第3晶体管组CW0～CWn-1的大小被设定为，对应于由外部提供的n比特二值电压数据的加权，具有与2i(i＝0～n-1)成比例的输出电流值。因此，不易受到噪声的影响，为了从二值电压数据变换为多值电流数据所需要的硬件量比现有电路少。
本发明的数据传输方法及电路，能够比现有电路更高速地进行在接收侧从多值电流数据复原为原来的二值电压数据。
接着，参照图7说明本发明的实施例3涉及的数据传输电路。参照图7，实施例3的数据传输电路具备电压电流变换电路201、数据传输部202、电流比较电路203、电流电压变换电路204A和计数电路205。本发明的实施例3涉及的数据传输电路基本上与实施例1的数据传输电路相同。不同之处在于，电流电压电路204A的构成不同。
电流电压变换电路204A具备第6 PMOS晶体管组FP0～FP14、第7NMOS晶体管组GN0～GN14和第3恒定电流源Vref3。第3恒定电流源Vref3连接在电源端子上。第6晶体管组FP0～FP14的各源极端子连接在第3恒定电流源Vref3上，在栅极端子上由电流比较电路203提供对应的比特的二值电流数据。第6晶体管组FP0～FP14的各漏极端子与计数电路205连接。第7晶体管组GN0～GN14的各漏极端子连接在第6晶体管组FP0～FP14的对应的晶体管的漏极端子上。第7晶体管组GN0～GN14的各栅极连接在其漏极端子上。第7晶体管组GN0～GN14的各源极端子接地。电流电压变换电路204A将作为电流比较电路203输出的15比特二值电流数据，变换为具有适当电压电平的15比特二值电压数据后输出。第3恒定电流源Vref3是为了进行输出电压的电平移位而设置的。
如上所述，在实施例3的数据传输电路中，图4的电流电压变换电路204的第7 NMOS晶体管组和第6 PMOS晶体管FP0～FP14的作用替换，电流比较电路203的输出被赋予PMOS晶体管组FP0～FP14。另外，NMOS晶体管GN0～GN14的各漏极输出被赋予计数电路，原来的输入数据X0～X3被复原。
接着，参照图8说明本发明的实施例4涉及的数据传输电路。参照图8，实施例4的数据传输电路具备电压电流变换电路201A、数据传输部202、电流比较电路203A、电流电压变换电路204A和计数电路205。本发明的实施例4涉及的数据传输电路基本上与实施例1的数据传输电路相同。不同之处在于，电压电流变换电路201A和电流比较电路203A的构成不同。
电压电流变换电路201A被设置在发送侧。电压电流变换电路201A具备第1 PMOS晶体管组AP3、AP2、AP1、AP0、第2 NMOS晶体管组BN3、BN2、BN1、BN0、第3 NMOS晶体管组CW3、CW2、CW1、CW0、反相器组IV0～IV3和第1恒定电流源Vref1。在电压电流变换电路201A中，由晶体管的组(BN0、AP0、CW0)～(BN3、AP3、CW3)和第1恒定电流源Vref1并联地形成4组电流镜电路。
第1恒定电流源Vref1连接在电源端子上。在第1晶体管组AP3、AP2、AP1、AP0的各晶体管中，源极端子连接在第1恒定电流源Vref1上。在栅极端子上，经由反相器组IV0～IV3之中对应的反相器提供二值电压数据。第1晶体管组AP3、AP2、AP1、AP0的各漏极端子连接在第2晶体管组BN3、BN2、BN1、BN0的对应的晶体管的漏极端子上。第2晶体管组BN3、BN2、BN1、BN0的各栅极端子连接在其漏极端子上。第2晶体管组BN3、BN2、BN1、BN0的源极端子接地。另外，第2晶体管组BN3、BN2、BN1、BN0的各栅极端子连接在第3晶体管组CW3、CW2、CW1、CW0的对应的晶体管的栅极端子上。第3晶体管组CW3、CW2、CW1、CW0的源极端子也接地。再有，第3晶体管组CW3、CW2、CW1、CW0的漏极端子连接在作为公共数据传输部的多值电流数据输出线202上。这样一来，第2晶体管组BN3、BN2、BN1、BN0和第3晶体管组CW3、CW2、CW1、CW0的对应的晶体管的组构成电流镜电路。
4组电流镜电路从第3PMOS晶体管组CW3、CW2、CW1、CW0输出具有1∶2∶4∶8的电流比的电路。为此，第3晶体管组CW3、CW2、CW1、CW0的各晶体管的栅极大小被设定为，能输出第3晶体管CW0的2倍、4倍、8倍的电流值。二值电压数据X3、X2、X2、X0经由反相器组IV0～IV3分别提供给第1晶体管组AP3、AP2、AP1、AP0的栅极端子。当分别提供给栅极端子时，在第3晶体管组CW3、CW2、CW1、CW0的漏极端子流过的电流被叠加，作为与20X0+21X1+22X2+23X3成比例的十六值电流数据，从公共的节点输出到1条作为布线的数据传输线202。第1恒定电流源Vref1是为了规定在第2晶体管组BN3、BN2、BN1、BN0和与它们分别对应的第1晶体管组AP3、AP2、AP1、AP0上流过的电流的最大值而设定的。
另外，电流比较电路203A具备第4PMOS晶体管DP1、第5PMOS晶体管组EP0～EP14和由阈值电流源组I0～I14构成的第2恒定电流源Vref2。在第4晶体管DP1中，多值电流数据被赋予漏极端子。第4晶体管DP1的漏极端子与栅极端子连接，源极端子连接在电源端子上。在第5晶体管组EP0～EP14的各晶体管中，栅极端子连接在其漏极端子和第4晶体管DP1的栅极端子上，源极端子连接在电源端子上。第5晶体管组EP0～EP14的各漏极端子与阈值电流源组I0～I14连接。阈值电流源组I0～I14连接在第5晶体管组EP0～EP14的漏极端子和地之间。这样一来，第4晶体管DP1和第5晶体管组EP0～EP14分别构成电流镜电路。
第5晶体管组EP0～EP14的各晶体管的大小被设定为能流过与第4晶体管DP1相同的电流值的电流。实现复制15个从数据传输线202提供给第4晶体管DP1的十六值电流数据的作用。再有，通过将阈值电流源组I0～I14与第5晶体管组EP0～EP14串联布置，能根据十六值电流数据和各阈值电流，在第5晶体管组EP0～EP14的各漏极端子上，作为比较结果分别得到15比特的二值电流数据。在此，将与最大的阈值电流源的比较结果作为最高有效位MSB，将与最小的阈值电流源的比较结果作为最低有效位LSB。
其中，如图6所示，阈值电流源组I0～I14被设定为能判断十六值电流数据的逻辑“0”到逻辑“15”的值。例如，阈值电流源I0被设定为能判断十六值电流数据的逻辑“0”及其以上(逻辑“1”到逻辑“15”)的值，阈值电流源I1被设定为能判断十六值电流数据的逻辑“1”以下(逻辑“0”和逻辑“1”)及其以上(逻辑“2”到逻辑“15”)的值，阈值电流源I14被设定为能判断十六值电流数据的逻辑“14”以下(逻辑“0”到逻辑“14”)及其以上(逻辑“15”)的值。
在电流电压变换电路201A中，通过将4比特二值电压数据X0～X3用反相器组IV0～IV3反转而得到的值，被提供给第1晶体管组AP3、AP2、AP1、AP0的栅极端子。第3晶体管组CW3、CW2、CW1、CW0的漏极，从电流比较电路203A的PMOS晶体管DP1经由数据传输线202，获取与合计20X0+21X1+22X2+23X3成比例的十六值电流数据，并将该电流数据赋予电流比较电路203A。电流比较电路203A的二值电流数据输出，通过与图4相同构成的电流电压变换电路204变换为二值电压数据，并通过计数电路204复原为原来的4比特二值电压数据X0～X3。另外，在本实施例中，已经明白能将图7的电流电压变换电路204A应用于电流电压变换电路204。
接着，说明作为应用了本发明数据传输电路的第1应用例的电子装置。
图9示出了将本发明的数据传输电路应用于在半导体集成电路(LSI)之间传输多值数据的电子装置的第1应用例。电子装置具备第1 LSI601、第2 LSI602和单一的数据输出线605。第1 LSI601具备信号处理电路611和输出电路603，输出电路603接收从信号处理电路611输出的数字4比特数据，变换为多值电流数据，输出到电流数据输出线605上。输出电路603与图4的电压电流变换电路201等效。第2LSI602具备输入电路604和信号处理电路612，输出电路604接收由外部提供的多值电流数据，变换为数字4比特数据，信号处理电路612接收来自输入电路604的数字4比特数据，进行逻辑运算。输入电路604与图4的电流比较电路203、电流电压变换电路204、计数电路205的组合等效。
图9简略地示出了第1 LSI601的数据输出电路是电流输出、第2 LSI602的输入电路604是电流输入时的系统构成。也就是说，能从配置在第1 LSI601上的输出电路603经由数据输出线202向配置在第2 LSI602上的输入电路604传输被多值化了的电流数据，也能通过再在第1 LSI601上配置输入电路604、并再在第2 LSI602上配置输出电路603，而在第1 LSI601和第2 LSI602之间双方向地传输被多值化了的电流数据。
接着，说明作为应用了本发明数据传输电路的第2应用例的电子装置。
图10示出了将本发明的数据传输电路应用于在半导体集成电路(LSI)之间传输多值数据的电子装置的第2应用例。电子装置具备第1 LSI606、第2 LSI607和数据输出线605。第1 LSI606具备信号处理电路611和输出电路608，输出电路608接收从信号处理电路611输出的数字4比特数据，变换为多值电流数据，输出到电流数据输出线202上。输出电路608与图8的电压电流变换电路201A等效。第2 LSI607具备输入电路609和信号处理电路612，输出电路609接收由外部提供的多值电流数据，变换为数字4比特数据，信号处理电路612接收来自输入电路609的数字4比特数据，进行逻辑运算。输入电路609与图8的电流比较电路203A、电流电压变换电路204、计数电路205的组合等效。也可以使用图7所示的电流电压变换电路204A来代替电流电压变换电路204。
图10是表示第2应用例的LSI的一部分的框图。其中，简略地示出了第1 LSI606的数据输出电路608是电流输入、第2 LSI607的输入电路609是电流输出时的系统构成。也就是说，配置在第1 LSI606的输出电路608从数据线202获取电流数据，配置在第2 LSI607上的输入电路609向数据线202吐出电流数据。如图10所示的第2应用例，除了将图9所示的输出电路603替换为输出电路608，将图9的输入电路604替换为输入电路609之外，其它都与图9的构成相同。
这样一来，能从第1 LSI606向第2 LSI607传输被多值化了的电流数据。通过再在第1 LSI606上配置输入电路609、并再在第2 LSI607上配置输出电路608，而能在第1 LSI606和第2 LSI607之间双方向地传输被多值化了的电流数据。
接着，说明作为应用了本发明数据传输电路的第3应用例的电子装置。
图11示出了将本发明的数据传输电路应用于在电子设备之间传输多值数据的电子装置的第3应用例。电子系统具备第1电子设备701、第2电子设备702和数据输出线705。第1电子设备701是电视调谐器，第2电子设备是显示装置。第1电子设备701具备调谐器单元711和输出电路703。能从输出电路703经由数据线705向配置在第2电子设备702上的输入电路704传输被多值化了的电流数据。第2电子设备702具备输入电路704和显示部712。输入电路704接收从第1电子设备701经由外部数据线705提供的被多值化了的电流数据，变换为数字数据，并输出到显示部712。这样一来，多值化数据被显示。在此，输出电路703相当于图4的电压电流变换电路201，输入电路704相当于图4的电流比较电路203、电流电压变换电路204、计数电路205。
接着，参照图12说明作为应用了本发明数据传输电路的4第应用例的电子装置。
图12是具备本发明的输出电路的电视调谐器的框图。由一个接收天线接收电视播放的影像和声音的电波时，从多个电视电波中选择要接收的频道的电波，进行高频放大、超外差式检波，取得声音中频和影像中频的是调谐器单元720。该调谐器单元720带有现有调谐器的主要功能。但由于图12所示的电视调谐器是进行数字输出的调谐器，所以还具备Y/C分离电路721、A/D变换电路722、同步信号控制电路723、输出电路724。在此，输出电路703相当于图4的电压电流变换电路201。
从调谐器单元720输出的影像中频(模拟影像信号)在Y/C分离电路721被分解为RGB各色的亮度信号，在A/D变换电路722被变换为RGB各色的数字信号。该RGB的数字信号由输出电路724变换为多值电流数据，并输出到外部。另一方面，同步信号控制电路723检测出影像中频中所含的同步信号，将其作为基准生成数字同步信号和数据时钟信号，并输出到外部。另外，能将数字同步信号与RGB的数字信号一起变换为多值电路。这样一来，能减少电子设备间的接口线数量。再者，能将RGB的数字信号变换为一个多值电流数据，而不是RGB各自的多值电流数据。这样一来，可以将信号线从3条减少到1条。
图13是作为应用了本发明的输入电路的第5应用例的显示装置的框图。在此，以等离子体显示为例进行说明。等离子体显示装置由数字信号处理/控制电路731和面板部732构成。数字信号处理/控制电路731包括输入电路734、帧存储器735、存储器控制电路736、驱动控制电路737。输入电路734接收数据时钟信号和RGB各自的多值电流数据。多值电流数据中还包括垂直同步信号和水平同步信号。输入电路734与数据时钟信号同步对多值电流数据进行电流电压变换。输入电路734相当于图4的电流比较电路203、电流电压变换电路204、计数电路205。对多值电流数据进行电流电压变换的方法采用本说明书中说明过的方法。垂直同步信号、水平同步信号被分配到由被变换后的RGB各m比特构成的3xm比特二值电压数据的任一数据。在此，输入电路729根据RGB的多值电流数据再现RGB各自m-1比特的数字数据信号和垂直同步信号、水平同步信号。使用帧存储器735、存储器控制电路736，按照垂直同步信号、水平同步信号，将数字数据信号变换为能由面板部732显示的形式的显示数据，传输给面板部732。驱动控制电路737对应于传送给面板部732的显示数据来控制面板部732。提供给输入电路734的多值电流数据的像素构成和面板部732的像素构成不同的情况下，有时使用帧存储器735、存储器控制电路736进行图像格式变换。
面板部732具备PDP面板750、驱动扫描电极的扫描驱动器738、驱动数据电极的数据驱动器739、向PDP面板750和扫描驱动器738提供脉冲电压的高压脉冲电路740。PDP面板750被构成为具有被排列为1365个×768个的像素的面板。在PDP面板750中，扫描驱动器738控制扫描电极，数据驱动器739控制数据电极，从而控制这些像素之中的预定像素的点亮或不点亮，进行预期的显示。
在第5应用例的显示装置中，作为显示数据源的电子设备通过RGB各自的多值电流数据和数据时钟信号被连接。但是，在有多个显示模式的情况下，需要控制显示模式的控制信号。该控制信号当然也可以通过多值电流数据传输。
另外，在图14中，为了简化而省略了数据时钟信号。其它实施例中也需要数据时钟信号，但为了简化也进行了省略。
图14是表示应用了本发明输出电路的第6应用例的个人计算机的框图。运算部801是具有现有个人计算机功能的电路部。从运算部801向输出电路802提供显示用RGB数字数据3xk比特(k是大于等于2的整数)、垂直同步信号1比特、水平同步信号1比特、数据时钟1比特。输出电路802将在R的数字数据k比特中加上垂直同步信号1比特的k+1比特二值电压数据变换为R的多值电流数据，将在G的数字数据k比特中加上水平同步信号1比特的k+1比特二值电压数据变换为G的多值电流数据，将在B的数字数据k比特中加上伪信号1比特的k+1比特二值电压数据变换为B的多值电流数据。将k+1比特数字数据变换为多值电流数据的方法采用本发明输出电路的电压电流变换方法。这样一来，变换后的RGB各多值电流数据和1比特的数据时钟被输出到个人计算机的外部。
输出电路802相当于图4的电压电流变换电路201。但是，图14中为了简化，而将输入作为数字4比特输入进行记载，但实际上4比特以上的比特构成也通常的。另外，为了简化，只记载了一个电压电流变换电路，但RGB各需要1个。
如上所述，将RGB的各个多值电流数据作为1比特的数据时钟输出，代替将个人计算机的显示数据作为现有的模拟RGB信号输出，从而能用于与实施例4的电视调谐器相同的信号形式传输数据。也就是说，可以将显示装置接口的计算机以前能使用的模拟RGB信号和包括电视的电视设备以前能使用的影像中频(模拟影像信号)，统合为RGB各多值电流数据和1比特的数据时钟。
接着，说明作为应用了本发明数据传输电路的第7应用例的彩色PDP模块。参照图15说明在与等离子体显示器等显示装置的接口上使用多值电流数据的例子。作为一个例子，例举彩色等离子体显示器(以下简称作彩色PDP)模块的代表性数据驱动工作电压，输入信号为5V，输出信号为70V。
图16中示出了使用数据驱动器作为256比特输出4相输入的现有wide XGA(W-XGA；1356x768像素)彩色PDP模块4的构成。如图16所示，在现有的彩色PDP模块4中，数字信号/控制电路上的超大规模集成电路中进行使用了3.3V以下低电压信号的影像信号处理动作，在数字信号处理端口1的输出级将信号升压到5.0V，发送给数据驱动器2。数据驱动器同时将1行(1365像素)的数据输出到等离子体面板。为此，WXGA面板中需要16个(1365x3(RGB各1个像素)/256≤16)256比特输出数据驱动器2。
各数据驱动器2具备各4个影像输出信号(Data)、1个时钟输入信号(CLK)、一个锁存使能输入信号(LE)的共计6条信号线。为此，从数字信号处理端口1输出到数据驱动器2的信号线3的数量为6X16＝96条。在此，数据驱动器2具备寄存器、变换(放大)电压的电平变换电路和高电压输出缓冲器。在该数据驱动器2上，提供与传输时钟信号同步由数字信号处理端口2传输的影像数据信号。影像数据信号保存在数据驱动器2的寄存器中，与锁存使能信号的输入同步发送到电平变换电路。提供给数据驱动器2的信号的振幅全部为5.0V，在数据驱动器2中，到电平变换电路的输入为止的部分(包括寄存器)是低电压动作部21，在该低电压动作部21，用5.0V振幅进行处理。另外，电平变换电路是该电压变换部22，将5.0V振幅的信号放大到70V振幅。另外，在数据驱动器2中，电平变换电路以后的部分(包括高电压输出缓冲器)是高电压动作部。从电平变换电路输出的高电压信号经由高电压输出缓冲器输出到PDP面板。
图15中示出了在图16的现有技术中采用本发明的多值电流数据传输方式的例子。如图15所示，数字信号/控制电路上的数据传输电路811具备存储器电路811和输出电路812。存储器电路中，进行将作为数字二值串行数据提供的信号分为16个256比特输出数据驱动器802用的处理，分配为4比特X16块的数据。到此为止是与图7的例子相同的动作。将该4比特数据分别输入16个输出电路812。输出电路812是进行本发明的电压电流变换的电路。将二值电压的4比特输入变换为十六值多值电流数据。也就是说，以前是将4个影像输出信号分别输入到输出数据驱动器，但本发明中，仅将1个十六值多值电流数据输入到输出数据驱动器。其它信号需要与图16的情形相同。因此，加上1个时钟输入信号(CLK)、1个锁存使能输入信号(LE)，具有共计3条信号线。从数据传输电路801输入到数据驱动器802的信号线的数量为3X16＝48条，与图16的现有方式相比较减半。
第7应用例的数据驱动器802和图15的数据驱动器2的不同之处是在输入级具备输入电路821。输入电路821是具备本发明的电流比较电路、电流电压变换电路、计数电路的输入电路，从十六值多值电流数据再现二值电压的4比特。再现二值数据后的数据驱动器602的动作与图16的现有例一样。也就是说，数据驱动器802具备寄存器822、变换(放大)电压的电平变换电路823和高电压输出缓冲器824，被再现为二值电压的影像数据信号被保存在寄存器822中，与锁存使能信号的输入同步送到电平变换电路823，经由高电压输出缓冲器824输出到PDP面板850。
如上所述，本发明的数据传输方法和电路在发送侧不易受到噪声的影响。另外，本发明的数据传输方法和电路，为了从二值电压数据变换为多值电流数据而需要的硬件量比现有的电路少。再有，本发明的数据传输方法和电路，在接收侧从多值电流数据复原为原来的二值电压数据，比现有电路更高速地进行。

Claims (12)

1.一种数字图像处理装置的数据传输方法，其特征在于，具有以下步骤：
利用n比特的第1二值电压数据Xi，分别使与上述n比特相对应的n个第2晶体管导通/关断的步骤，其中n是大于等于2的整数，i是大于等于0且小于等于n-1的整数；
通过将电流镜电路组的输出电流叠加，变换为与上述第1二值电压数据Xi相对应地与∑2iXi成比例的2n值的多值电流数据的步骤，其中在上述电流镜电路组中分别对应于上述n比特而设置1组电流镜电路，在上述1组电流镜电路中，上述n个第2晶体管以及与它们对应的n个第3晶体管的各个对应的栅极端子彼此连接；
经单一的数据线传输上述2n值的多值电流数据的步骤；以及
由上述数据线上的上述2n值的多值电流数据，复原上述n比特的上述第1二值电压数据的步骤。
2.如权利要求1所述的数据传输方法，其特征在于，
由上述数据线上的上述2n值的多值电流数据复原上述n比特的上述第1二值电压数据的步骤包括：
将上述数据线上的上述2n值的多值电流数据变换为(2n-1)比特的二值电流数据的步骤；
将上述(2n-1)比特的上述二值电流数据变换为(2n-1)比特的第2二值电压数据的步骤；以及
由上述(2n-1)比特的上述第2二值电压数据，复原上述n比特的上述第1二值电压数据的步骤。
3.一种数字图像处理装置的数据传输方法，其特征在于，具有以下步骤：
将n比特的第1二值电压数据，变换为2n值的多值电流数据的步骤，其中n是大于等于2的整数；
经单一的数据线传输上述多值电流数据的步骤；
将上述数据线上的上述2n值的多值电流数据，变换为(2n-1)比特的二值电流数据的步骤；
分别在MOS晶体管的栅极接收上述(2n-1)比特的上述二值电流数据，并变换为(2n-1)比特的第2二值电压数据的步骤；以及
由上述(2n-1)比特的上述第2二值电压数据，复原上述n比特的上述第1二值电压数据的步骤。
4.一种数据传输电路，其特征在于，具有：
电压电流变换电路；
单一的数据线；以及
多值电流二值电压变换电路，
其中，
上述电压电流变换电路具备：
n个第1晶体管，与n比特相对应，并利用n比特的第1二值电压数据Xi而被导通/关断，其中n是大于等于2的整数，i是大于等于0且小于等于n-1的整数；以及
电流镜电路组，该电流镜电路组具有与上述第1晶体管分别联动地导通/关断的n个第2晶体管以及与它们相对应的n个第3晶体管，其中相对应的上述第2晶体管和上述第3晶体管的栅极端子彼此连接，
上述第3晶体管的大小被设定成，成为与上述第1二值电压数据Xi相对应地与2i成比例的电流值，并且通过将上述电流镜电路组的输出电流叠加而变换为与上述第1二值电压数据Xi相对应地与∑2iXi成比例的2n值的多值电流数据，
上述单一的数据线传输上述多值电流数据；
上述多值电流二值电压变换电路，由上述数据线上的上述2n值的多值电流数据复原上述第1二值电压数据。
5.如权利要求4所述的数据传输电路，其特征在于，
所述多值电流二值电压变换电路具有：
电流比较电路，将上述数据线上的上述2n值的多值电流数据变换为(2n-1)比特的二值电流数据；
电流电压变换电路，将上述(2n-1)比特的上述二值电流数据变换为(2n-1)比特的第2二值电压数据；以及
逻辑电路，由上述(2n-1)比特的上述第2二值电压数据，复原上述n比特的上述第1二值电压数据。
6.一种数据传输电路，其特征在于，具有：
电压电流变换电路，将n比特的第1二值电压数据变换为2n值的多值电流数据，其中n是大于等于2的整数；
单一的数据线，传输上述多值电流数据；
电流比较电路，将上述数据线上的上述2n值的多值电流数据变换为(2n-1)比特的二值电流数据；
电流电压变换电路，分别在MOS晶体管的栅极接收上述(2n-1)比特的上述二值电流数据，并变换为(2n-1)比特的第2二值电压数据；以及
逻辑电路，由上述(2n-1)比特的上述第2二值电压数据复原上述n比特的上述第1二值电压数据。
7.一种数据传输电路，其特征在于，具有：
电压电流变换电路，将n比特的第1二值电压数据变换为2n值的多值电流数据，其中n是大于等于2的整数；
单一的数据传输线，传输上述多值电流数据；
电流比较电路，将上述数据线上的上述2n值的多值电流数据变换为(2n-1)比特的二值电流数据；以及
复原电路，由上述(2n-1)比特的上述二值电流数据复原上述n比特的上述第1二值电压数据，
上述电流比较电路具有第1MOS晶体管和第2电路组，其中，
上述第1MOS晶体管的漏极接收上述多值电流数据、栅极端子连接至上述漏极、源极端子与接地端子或电源端子连接；
上述第2电路组与上述(2n-1)比特相对应地并列设置，上述第2电路组中的每个第2电路具有第2MOS晶体管和恒定电流源，其中，
上述第2MOS晶体管的栅极端子与上述第1MOS晶体管的栅极端子连接、源极端子与上述接地端子或上述电源端子连接；
上述恒定电流源在上述第2MOS晶体管的漏极端子与上述电源端子或上述接地端子之间连接，并且流过阈值电流；
根据上述多值电流数据的电流值是否比对应的上述阈值电流大来决定所对应的比特的逻辑值。
8.如权利要求7所述的数据传输电路，其特征在于，
上述复原电路具有：
电流电压变换电路，分别在MOS晶体管的栅极接收上述(2n-1)比特的上述二值电流数据，并变换为(2n-1)比特的第2二值电压数据；以及
逻辑电路，由上述(2n-1)比特的上述第2二值电压数据复原上述n比特的上述第1二值电压数据。
9.一种数据传输电路，其特征在于，具有：
电压电流变换电路，将n比特的第1二值电压数据变换为2n值的多值电流数据，其中n是大于等于2的整数；
单一的数据传输线，传输上述多值电流数据；
电流比较电路，将上述传输线上的上述多值电流数据变换为(2n-1)比特的二值电流数据；
电流电压变换电路，将上述(2n-1)比特的上述二值电流数据变换为(2n-1)比特的第2二值电压数据；以及
复原电路，由上述(2n-1)比特的上述第2二值电压数据复原上述n比特的上述第1二值电压数据，
上述电压电流变换电路具有与上述n比特相对应地并列设置的第1电路组，上述第1电路组中的每个第1电路具有第2晶体管、第1晶体管、第3晶体管、恒定电流源，其中，
上述第2晶体管的源极端子与电源端子连接、栅极端子和漏极端子相连接；
上述第1晶体管的栅极端子接收来自外部的上述第1二值电压数据、漏极端子连接至上述第2晶体管的漏极端子；
上述第3晶体管的源极端子与电源端子连接、栅极端子与上述第2晶体管的栅极端子连接、漏极端子与上述多值电流数据的传输线连接；
上述恒定电流源将上述n个上述第1晶体管的各个源极端子作为公共的源极端子相互连接，并且被连接在上述公共的源极端子及接地之间，
通过将上述第3晶体管的漏极端子的输出电流叠加，将与上述第1二值电压数据Xi相对应地与∑2iXi成比例的2n值的多值电流数据输出至上述多值电流数据的传输线。
10.一种数据传输电路，其特征在于，具有：
电压电流变换电路，将n比特的第1二值电压数据变换为2n值的多值电流数据，其中n是大于等于2的整数；
单一的数据传输线，传输上述多值电流数据；
电流比较电路，将上述传输线上的上述多值电流数据变换为(2n-1)比特的二值电流数据；
电流电压变换电路，将上述(2n-1)比特的上述二值电流数据变换为(2n-1)比特的第2二值电压数据；以及
复原电路，由上述(2n-1)比特的上述第2二值电压数据复原上述n比特的上述第1二值电压数据，
上述电压电流变换电路具有与上述n比特相对应地并列设置的第1电路组，上述第1电路组中的每个第1电路具有第1晶体管、第2晶体管、第3晶体管、恒定电流源，其中，
上述第1晶体管的栅极端子上被施加来自外部的上述第1二值电压数据；
上述第2晶体管的源极端子接地、栅极端子和漏极端子相连接、并且漏极端子连接至对应的上述第1晶体管的漏极端子；
上述第3晶体管的源极端子接地、栅极端子与对应的上述第2晶体管的栅极端子连接、漏极端子与多值电流数据的传输线连接；
上述恒定电流源将上述n个上述第1晶体管的各个源极端子作为公共的源极端子相互连接，并且被连接在上述公共的源极端子与电源端子之间，
通过将上述第3晶体管的漏极端子的输出电流叠加，将与上述第1二值电流数据Xi相对应地与∑2iXi成比例的2n值的多值电流数据输出至上述多值电流数据的传输线。
11.一种数据传输电路，其特征在于，具有：
电压电流变换电路，将n比特的第1二值电压数据变换为2n值的多值电流数据，其中n是大于等于2的整数；
单一的数据传输线，传输上述多值电流数据；
电流比较电路，将上述传输线上的上述多值电流数据变换为(2n-1)比特的二值电流数据；
电流电压变换电路，将上述(2n-1)比特的上述二值电流数据变换为(2n-1)比特的第2二值电压数据；以及
逻辑电路，由上述(2n-1)比特的上述第2二值电压数据复原上述n比特的上述第1二值电压数据，
上述电流电压变换电路具有第3恒定电流源和与上述(2n-1)比特的二值电流数据分别对应地并列设置的第3电路组，
上述第3电路组中的每个第3电路具有第6MOS晶体管和第7MOS晶体管，其中，
上述第6MOS晶体管的源极端子连接至公共的电源端子、栅极端子连接至漏极端子；
上述第7MOS晶体管的栅极端子被输入上述(2n-1)比特的二值电流数据中的相对应的上述二值电流数据、漏极端子连接至上述第6MOS晶体管的对应的漏极端子、源极端子连接至公共的源极端子，
上述第3恒定电流源被连接在上述公共的源极端子与接地之间。
12.一种数据传输电路，其特征在于，具有：
电压电流变换电路，将n比特的第1二值电压数据变换为2n值的多值电流数据，其中n是大于等于2的整数；
单一的数据传输线，传输上述多值电流数据；
电流比较电路，将上述传输线上的上述多值电流数据变换为(2n-1)比特的二值电流数据；
电流电压变换电路，将上述(2n-1)比特的上述二值电流数据变换为(2n-1)比特的第2二值电压数据；以及
逻辑电路，由上述(2n-1)比特的上述第2二值电压数据复原上述n比特的上述第1二值电压数据，
上述电流电压变换电路具有第3恒定电流源和与上述(2n-1)比特的二值电流数据分别对应地并列设置的第3电路组，
上述第3电路组中的每个第3电路具有第7MOS晶体管和第6MOS晶体管，其中，
上述第7MOS晶体管的源极端子连接至公共的接地端子、栅极端子连接至漏极端子；
上述第6MOS晶体管的栅极端子被输入上述(2n-1)比特的二值电流数据中的相对应的上述二值电流数据、漏极端子连接至上述第7MOS晶体管的对应的漏极端子、源极端子连接至公共的源极端子，
上述第3恒定电流源被连接在上述公共的源极端子与公共的电源端子之间。
CNB2004800198892A 2003-07-11 2004-07-08 数据传输方法、数据传输电路、输出电路、输入电路、半导体器件、电子装置 Expired - Fee Related CN100527622C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003273258 2003-07-11
JP273258/2003 2003-07-11

Publications (2)

Publication Number Publication Date
CN1823472A CN1823472A (zh) 2006-08-23
CN100527622C true CN100527622C (zh) 2009-08-12

Family

ID=34056012

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800198892A Expired - Fee Related CN100527622C (zh) 2003-07-11 2004-07-08 数据传输方法、数据传输电路、输出电路、输入电路、半导体器件、电子装置

Country Status (7)

Country Link
US (2) US7508241B2 (zh)
EP (1) EP1646149A4 (zh)
JP (1) JPWO2005006552A1 (zh)
KR (1) KR100733747B1 (zh)
CN (1) CN100527622C (zh)
TW (1) TWI285997B (zh)
WO (1) WO2005006552A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2040427A1 (en) 2007-09-22 2009-03-25 New Day Investment Limited High speed electrical data transmission system
TWI378437B (en) * 2007-09-28 2012-12-01 Novatek Microelectronics Corp Multi-level point-to-point transmission system and transmitter circuit and receiver circuit thereof
DE102007051313B3 (de) 2007-10-26 2009-04-16 Austriamicrosystems Ag Schaltungsanordnung und Verfahren zur Verschiebung eines Spannungspegels
JP2010061723A (ja) * 2008-09-02 2010-03-18 Toppan Printing Co Ltd 半導体メモリー装置
JP6008215B2 (ja) * 2012-04-19 2016-10-19 パナソニックＩｐマネジメント株式会社 多値信号伝送システム
JP5842116B2 (ja) * 2012-04-19 2016-01-13 パナソニックＩｐマネジメント株式会社 多値信号伝送システム
US8907831B1 (en) * 2013-08-19 2014-12-09 Maxim Integrated Products, Inc. High-resolution digital to analog converter
KR20160117088A (ko) * 2015-03-31 2016-10-10 에스케이하이닉스 주식회사 반도체장치
CN107565968B (zh) * 2017-09-19 2024-01-26 珠海泰为电子有限公司 一种逐次逼近型模数转换器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4384274A (en) * 1979-06-22 1983-05-17 American Microsystems, Inc. Current mirror digital to analog converter
FR2469836A1 (fr) * 1979-11-16 1981-05-22 Hennion Bernard Systeme de codage et decodage a multiniveaux en courant
JPS6188619A (ja) * 1984-09-28 1986-05-06 シーメンス、アクチエンゲゼルシヤフト Ｄ‐ａ変換器
JPH03216023A (ja) 1990-01-22 1991-09-24 Yokogawa Electric Corp Ａ／ｄ変換器
JPH0563574A (ja) 1991-09-05 1993-03-12 Nec Corp フラツシユ型ａ／ｄ変換器
JP3189648B2 (ja) * 1995-11-08 2001-07-16 松下電器産業株式会社 データ変換装置及びデータ転送装置
JPH10243031A (ja) 1997-02-25 1998-09-11 Nec Data Terminal Ltd 多値データ転送方式
US6084466A (en) * 1998-10-22 2000-07-04 National Semiconductor Corporation Variable gain current summing circuit with mutually independent gain and biasing
US6567023B1 (en) * 1999-09-17 2003-05-20 Kabushiki Kaisha Toshiba Analog to digital to analog converter for multi-valued current data using internal binary voltage
JP3892655B2 (ja) * 1999-09-17 2007-03-14 株式会社東芝 半導体集積回路装置
FI20000379A (fi) * 2000-02-18 2001-08-19 Nokia Mobile Phones Ltd Tiedonsiirtomenetelmä ja -järjestelmä
US6476736B2 (en) * 2000-08-25 2002-11-05 Applied Micro Circuits Corporation Single interconnect, multi-bit interface
JP3721069B2 (ja) * 2000-11-08 2005-11-30 富士通株式会社 入出力インタフェース回路、入出力インタフェース、および入出力インタフェース回路を有する半導体装置
DE10114159C2 (de) * 2001-03-22 2003-09-11 Infineon Technologies Ag Verfahren und Vorrichtung zur Datenübertragung
US7259740B2 (en) * 2001-10-03 2007-08-21 Nec Corporation Display device and semiconductor device
US6816099B2 (en) * 2003-03-21 2004-11-09 Renesas Technology America, Inc. Current-mode D/A converter having variable output and offset control

Also Published As

Publication number Publication date
TWI285997B (en) 2007-08-21
EP1646149A4 (en) 2011-07-06
US20070176911A1 (en) 2007-08-02
EP1646149A1 (en) 2006-04-12
US7508241B2 (en) 2009-03-24
JPWO2005006552A1 (ja) 2007-09-20
KR100733747B1 (ko) 2007-06-29
US20090243664A1 (en) 2009-10-01
KR20060041222A (ko) 2006-05-11
WO2005006552A1 (ja) 2005-01-20
TW200511721A (en) 2005-03-16
CN1823472A (zh) 2006-08-23

Similar Documents

Publication Publication Date Title
US8314763B2 (en) Display device transferring data signal with clock
US7339502B2 (en) Method and device for transmitting data over a plurality of transmission lines
CN101273394B (zh) 利用时钟嵌入多电平信号的显示器、定时控制器以及列驱动器集成电路
US20070160155A1 (en) Data signal transmission devices and methods for ternary-line differential signaling
TW201303827A (zh) 顯示裝置用資料傳送系統、顯示裝置用資料傳送方法、及顯示裝置
US20090243664A1 (en) Data transfer method, data transfer circuit, output circuit, input circuit, semiconductor device, and electronic apparatus
KR100740476B1 (ko) 디스플레이 장치, 디스플레이 드라이버 및 데이터 전송방법
JP2003323147A (ja) 表示装置及びその駆動方法
KR100561148B1 (ko) 신호 전송 방법, 신호 전송 시스템, 논리 회로 및 액정구동 장치
CN101675414A (zh) 调制设备和图像显示设备
KR100653159B1 (ko) 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
KR100653158B1 (ko) 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
US10825416B2 (en) Interface system and display device including the same
EP1081601A2 (en) Serial interface and method for transferring digital data over a serial interface
KR19990070906A (ko) 데이터 버스 압축 방법 및 그 장치
US6429838B1 (en) Correlation modulating apparatus
CN109872672B (zh) 数据驱动装置、数据处理装置以及显示驱动系统
US11694652B2 (en) Data interface device and method of display apparatus
US20230206885A1 (en) Data interface device and method of display apparatus
CN100403360C (zh) 显示面板的显示阵列
EP1730720A4 (en) IMAGE DATA PROCESSING APPARATUS AND IMAGE DATA PROCESSING METHOD
CN104299581A (zh) 显示器及其栅极驱动电路
JP2005326836A (ja) 表示装置、表示ドライバ及びデータ転送方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PANASONIC ELECTRIC EQUIPMENT INDUSTRIAL CO.,LTD.

Free format text: FORMER OWNER: PIONEER CORP.

Effective date: 20090925

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090925

Address after: Osaka Japan

Patentee after: Matsushita Electric Industrial Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Pioneer Corporation

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090812

Termination date: 20120708