KR19990070906A - 데이터 버스 압축 방법 및 그 장치 - Google Patents

데이터 버스 압축 방법 및 그 장치 Download PDF

Info

Publication number
KR19990070906A
KR19990070906A KR1019980006028A KR19980006028A KR19990070906A KR 19990070906 A KR19990070906 A KR 19990070906A KR 1019980006028 A KR1019980006028 A KR 1019980006028A KR 19980006028 A KR19980006028 A KR 19980006028A KR 19990070906 A KR19990070906 A KR 19990070906A
Authority
KR
South Korea
Prior art keywords
data
analog signal
bus
bits
voltage
Prior art date
Application number
KR1019980006028A
Other languages
English (en)
Other versions
KR100293523B1 (ko
Inventor
고용석
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019980006028A priority Critical patent/KR100293523B1/ko
Priority to JP10247944A priority patent/JPH11259193A/ja
Priority to US09/170,526 priority patent/US6320590B1/en
Publication of KR19990070906A publication Critical patent/KR19990070906A/ko
Application granted granted Critical
Publication of KR100293523B1 publication Critical patent/KR100293523B1/ko
Priority to US09/982,829 priority patent/US7091981B2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 EMI가 억제됨과 아울러 데이터 버스가 간소화되게끔 데이터를 압축할 수 있는 버스압축 방법 및 그 장치에 관한 것이다.
본 발명에서는 각각 데이터 비트 스트림이 공급되는 적어도 2 이상의 비트라인들 각각에서의 전압신호들의 전압레벨이 서로 다른 비율로 변화된다. 적어도 2 이상의 비트라인들 각각의 전압신호들이 가산됨으로써 아날로그신호가 발생되게 된다.

Description

데이터 버스 압축 방법 및 그 장치 (Method of Compressing Data Bus and Apparatus thereof)
본 발명은 데이터 버스가 간소화되게끔 병렬 데이터의 비트 수를 압축하는 버스압축방법 및 그 장치(Device)에 관한 것이다. 또한, 본 발명은 비트 압축된 병렬 데이터를 신장하는 버스신장 방법 및 그 장치에 관한 것이다. 나아가, 본 발명은 버스압축방법을 이용한 데이터 중계장치와, 그 데이터 중계장치를 이용한 액정표시장치에 관한 것이다.
음성정보가 전송되기 시작한 이래로 전송매체로는 음성정보에 비해 그 양이 매우 큰 텍스트 정보(Text Information) 및 비디오 정보(Video Information) 등이 전송되고 있다. 이들 텍스트 정보 및 비디오 정보 등은 높은 주파수 대역을 점유함은 물론 많은 전송라인들을 요구하고 있다. 이와 같이 정보의 주파수 대역이 높아지고 전송라인의 수가 증가함에 따라, 데이터 버스와 같은 전송선로에서는 EMI (Electromagnetic Interference)가 커지게 된다. 이러한 전송선로에서의 EMI를 작게 하기 위한 방안으로 전송선로상에 정합기가 부가되게 되나, 이 정합기는 데이터 전송선로를 복잡하게 함은 물론 시스템의 설계를 제한하게 된다.
실제로, 도1 에서와 같이 액정표시장치(Liquid Crystal Display; 이하 LCD라 함)를 이용하는 컴퓨터 시스템(Computer System)에는 컴퓨터 본체(10) 내의 비디오 카드(12)와 LCD(20)내의 다수의 데이터 드라이버 집적회로들(Data Driver Integrated Circuit, 이하 D-IC라 함)(24)와의 사이에 여러 종류의 정합기들(LM1 내지 LM5)이 사용되게 된다. 이를 상세히 하면, 비디오 카드(12)와 제1 콘넥터(16)사이의 18비트 제1 버스(11)와 10비트의 제1 제어버스(13)에는 28개의 제1 라인정합기들(LM1)이, 제2 콘넥터(18)와 제어기(26)사이의 18비트의 제2 버스(21)와 10비트의 제2 제어버스(23)에는 18개의 제2 정합기들(LM2)과 10개의 제3 정합기들(LM3)이, 그리고 제어기(26)와 D-IC들(24) 사이의 36비트의 제3 버스(25)와 7비트의 제3 제어버스(27)에는 36개의 제4 라인정합기들(LM4)과 7개의 제5 라인정합기들(LM5)이 각각 설치되어 있다. 제1 라인정합기들(LM1) 각각은 도2 에서와 같이 T자 형태로 접속되어진 저항(R1), 캐패시터(C1) 및 인덕터(L1)로 구성되고, 제2 라인정합기들(LM2) 각각은 도3 에서와 같이 저항(R2), 캐패시터(C2) 및 두 개의 인덕터(L2,L3)로 구성되어 있다. 제3 라인정합기들(LM3) 각각은 도4 에서와 같이 인턱터(L4) 및 저항(R3)으로, 제4 라인정합기들(LM4) 각각은 도5 에서와 같이 인덕터(L5) 및 캐패시터(C3)로, 그리고 제5 라인정합기들(LM5)들 각각은 도6 에서와 같이 인덕터(L6), 저항(R4) 및 캐패시터(C4)로 각각 구성되어 있다. 이러한 정합기들(LM1 내지 LM5)은 임피던스를 정합 시킴과 아울러 고주파 및/또는 저주파 성분의 잡음신호를 제거함으로써 EMI의 발생을 억제하게 된다. 이 결과, FPC(Flexible Printed Circuit) 케이블(14) 및 제1 내지 제3 데이터 버스(11,21,25)를 경유하게 되는 데이터와 FPC 케이블(14) 및 제1 내지 제3 제어버스(13,23,27)를 경유하게 되는 클럭 및 타이밍신호들은 EMI의 영향을 받지 않게 된다.
이상과 같이, 다수의 정합기들이 컴퓨터 본체내의 비디오 카드로부터 LCD내의 D-IC들까지 이르는 전송선로상에 설치되어진 종래의 컴퓨터 시스템에서는 정합기들로 인하여 그 구성이 복잡하게 됨과 아울러 설계가 제한되게 된다. 또한, 종래의 컴퓨터 시스템에서는 데이터가 그대로 전송되기 때문에 데이터의 비트 수만큼의 전송라인들이 필요하게 된다. 더 나아가, 액정패널상의 화소 수가 증가됨에 따라, 즉 액정패널이 XGA 급 이상으로 개량됨에 따라 제어기와 D-IC들 사이에 설치되는 데이터 버스는 D-IC들의 응답속도로 인하여 이중구조로 되어야 한다. 이 경우, 배선구조를 포함한 LCD의 회로구성은 더욱 복잡하게 되고 더불어 D-IC가 설치될 다이(Die)도 커지게 된다.
따라서, 본 발명의 목적은 EMI가 억제됨과 아울러 데이터 버스가 간소화되게끔 데이터를 압축할 수 있는 버스압축 방법 및 그 장치를 제공함에 있다.
본 발명의 다른 목적은 상기한 압축방법에 의해 압축되어진 데이터를 신장하기에 적합한 버스신장 방법 및 그 장치를 제공함에 있다.
본 발명의 또 다른 목적은 전송선로의 라인 수를 줄이기에 적합한 중계장치를 제공함에 있다.
본 발명의 또 다른 목적은 배선 및 회로구성이 간소화된 액정표시장치를 제공함에 있다.
도1 은 LCD를 포함하는 컴퓨터 시스템을 개략적으로 도시하는 도면.
도2 는 도1 에 도시된 제1 정합기를 상세하게 도시하는 도면.
도3 은 도1 에 도시된 제2 정합기를 상세하게 도시하는 도면.
도4 는 도1 에 도시된 제3 정합기를 상세하게 도시하는 도면.
도5 는 도1 에 도시된 제4 정합기를 상세하게 도시하는 도면.
도6 은 도1 에 도시된 제5 정합기를 상세하게 도시하는 도면.
도7 은 본 발명의 실시 예에 따른 버스압축기 및 버스신장기가 적용되어진 LCD 컴퓨터 시스템을 개략적으로 도시하는 도면.
도8 은 도7 에 도시된 버스압축기를 상세하게 도시하는 도면.
도9 는 도8 에 도시된 버스압축기의 입출력 파형도.
도10 은 도7 에 도시된 버스신장기를 상세하게 도시하는 도면.
도11 은 도10 에 도시된 버스신장기의 각 부분에 대한 동작 파형도.
도12 는 도10 에서의 제1 내지 제3 레벨검출기를 상세하게 도시하는 도면.
도면의 주요부분에 대한 부호의 간단한 설명
10, 30 : 컴퓨터 본체 12, 32 : 비디오 카드
14, 36 : FPC 케이블 16, 36A : 제1 콘넥터
18, 36B : 제2 콘넥터 20, 40 : LCD
22, 42 : 액정패널 24, 44 : 드라이버 집적회로(D-IC)
26, 48 : 제어기 LM1∼LM5 : 제1 내지 제5 라인정합기들
34 : 버스압축기 46 : 버스신장기
상기 목적을 달성하기 위하여, 본 발명에 따른 버스압축장치는 각각 비트 데이터 스트림을 입력하기 위한 적어도 2 이상의 비트라인들과, 적어도 2 이상의 비트라인들에 각각 설치되어 그 각각의 라인상의 전압레벨을 서로 다른 비율로 변화시키는 적어도 2이상의 전압조절수단들과, 적어도 2 이상의 전압조절수단들로부터의 전압신호들을 가산하여 아날로그신호를 발생·전송하는 가산수단을 구비한다.
본 발명에 따른 버스신장장치는 적어도 2비트 이상의 병렬 데이터가 압축되어진 하나의 아날로그신호를 입력하는 입력수단과, 입력수단으로부터의 아날로그신호를 양자화하는 양자화수단과, 양자화된 아날로그신호를 부호화 함으로써 적어도 2비트 이상의 병렬 데이터를 복원하는 부호화 수단을 구비한다.
본 발명에 따른 데이터 중계장치는 데이터 소스로부터의 적어도 2 비트 이상의 병렬 데이터를 하나의 아날로그신호로 압축하는 버스압축수단과, 데이터 터미널에 설치되어 버스압축수단으로부터의 아날로그신호를 적어도 2비트 이상의 병렬 데이터로 신장시키는 버스신장수단을 구비한다.
본 발명에 따른 LCD는 적어도 2비트 이상의 비디오 데이터에 의해 액정패널을 분할 구동하기 위한 D-IC들과, 외부로부터 적어도 2비트 이상의 비디오 데이터가 압축되어진 하나의 아날로그신호를 인입하기 위한 신호인입수단과, 신호인입수단으로부터의 아날로그신호를 상기 적어도 2비트 이상의 비디오 데이터로 신장하고 그 신장되어진 비디오 데이터를 D-IC들에 공급하는 버스신장수단을 구비한다.
상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 다음의 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 실시 예를 첨부한 도7 내지 도13을 참조하여 상세하게 설명하기로 한다.
도7을 참조하면, 본 발명의 실시 예에 따른 중첩변조방식 중계장치가 적용되어진 컴퓨터 시스템을 도시한다. 이 컴퓨터 시스템은 비디오 카드(32)와 버스압축기(34)가 내장되어진 컴퓨터 본체(30)와, FPC 케이블(36)에 의해 비디오 카드(32) 및 버스압축기(34)에 접속되어진 LCD(40)를 구비한다. 비디오 카드(32)는 텍스트 및 영상 등을 포함한 정보가 LCD(40)에 의해 화상으로 표시되게끔 비디오 데이터로 변환하는 기능을 담당한다. 이 비디오 카드(32)에서 발생되어진 비디오 데이터는 화면을 구성을 하는 화소들 각각에 대한 적색(Red, 이하 R이라 함), 녹색(Green, 이하 G라 함) 및 청색(Blue, 이하 B라 함) 데이터를 포함한다. 이들 R, G, B 데이터들 각각은 6비트의 길이를 가지며, 이에 따라 비디오 데이터는 화소별로 18 비트의 길이를 가지게 된다. 이러한 비디오 데이터(VD)는 18개의 비트 라인들로 이루어진 제1 데이터 버스(31)을 경유하여 버스압축기(34)에 공급되게 된다. 이와 더불어, 비디오 카드(32)는 비디오 데이터(VD)의 주기를 나타내는 데이터 클럭을 비롯한 각종 타이밍신호들이 포함되어진 제어신호들을 제1 제어버스(33)를 통해 FPC 케이블(36)의 제1 콘넥터(36A)에 공급한다. 버스압축기(34)는 제1 데이터 버스(31)으로부터의 18비트의 비디오 데이터(VD)를 9개의 아날로그신호(AMS)로 비트-압축하게 된다. 이를 상세히 하면, 버스압축기(34)는 제1 데이터 버스(31)중 2개의 비트라인들로부터의 2비트 데이터를 그 논리 값에 따라 다른 진폭을 가지는 하나의 아날로그 신호(즉, 진폭신호)(AMS)로 변조하게 된다. 이를 위하여, 버스압축기(34)는 제1 데이터 버스(31)의 18개의 비트라인들중 서로 다른 2개씩의 비트라인들에 접속되어진 9개의 버스압축셀들을 구비하게 된다. 이렇게 버스압축기(34)에서 발생되는 9개의 아날로그신호(AMS)는 FPC 케이블(36)을 경유하여 LCD(40)쪽으로 전송되게 된다. 이와 같이, 18비트의 비디오 데이터(VD)가 9개의 아날로그신호로 압축됨으로써 FPC 케이블(36)의 라인 수가 줄어들게 된다.
LCD(40)는 액정패널(42)상의 화소들을 분할 구동하기 위한 다수의 D-IC들(44)과, FPC 케이블(36)의 제2 콘넥터(36B)로부터 9개의 아날로그신호(AMS)를 입력하는 버스신장기(46)와, FPC 케이블(36)의 제2 콘넥터(36B)로부터 10개의 제어신호를 입력하는 제어기(48)로 구성된다. 버스신장기(46)는 FPC 케이블(36)의 제2 콘넥터(36B)로부터의 9개의 진폭신호(AMS)를 양자화 및 부호화함으로써 18비트의 비디오 데이터(VD)를 복원하게 된다. 이를 위하여, 버스신장기(46)에는 9개의 아날로그신호(AMS)에 각각 응답하는 9개의 버스신장셀들(도시하지 않음)이 포함되게 된다. 이와 같이 복원되어진 비디오 데이터(VD)는 18개의 비트라인들로 이루어진 제2 데이터 버스(41)를 경유하여 다수의 D-IC(44)에 공통적으로 공급되게 된다. 한편, 제어기(48)도 FPC 케이블(36)의 제2 콘넥터(36B)로부터의 10개의 제어신호를 이용하여 다수의 D-IC들(44)의 동작을 제어하기 위한 7개의 제어신호를 제2 제어버스(43)를 경유하여 다수의 D-IC들(44)에 공급하게 된다. 다수의 D-IC(44)은 제2 제어버스(43)로부터의 7개의 제어신호에 의해 순차적으로 제2 데이터 버스(41)로부터의 비디오 데이터(VD)를 일정량씩 입력하게 된다. 다수의 D-IC들(44) 각각에 일정량씩 분산 입력되어진 1라인 분의 비디오 데이터(VD)는 액정패널(42)에 동시에 공급되어 1라인의 화소들을 구동하게 된다. 이와 같은 D-IC들(44)과 액정패널(42)의 동작이 액정패널(42)의 화소라인의 수만큼 반복됨으로써 하나의 화상이 표시되게 된다.
이와 같이, 2비트씩의 데이터가 버스압축셀에 의해 하나의 아날로그신호로 압축됨으로써 비디오 데이터를 전송하게 되는 FPC 케이블의 라인 수가 1/2로 줄어들게 되고 아울러 비디오 데이터의 전송에 소요되는 전력이 감소되게 된다. 이 결과, 비디오 데이터가 전송되어지는 FPC 케이블에서의 EMI가 줄어들게 된다.
나아가, 버스압축기(46)가 다수의 D-IC들(44) 각각에 내장됨과 아울러 아날로그신호가 FPC 케이블(36)의 제2 콘넥터(36B)로부터 다수의 D-IC들(44)에 공통적으로 공급되게 되면 비디오 카드(32)로부터 다수의 D-IC들(44)까지 전송되는 비디오 데이터에서 발생되는 EMI가 극소화되게 됨은 물론 FPC 케이블(36)의 제2 콘넥터(36B)와 D-IC들(44)간의 배선구조까지도 간소화되게 된다.
더 나아가, 버스압축기(34)의 버스압축셀들이 2비트가 아닌 3비트 이상의 데이터를 하나의 아날로그신호로 압축하게 되면 FPC 케이블의 라인 수가 더욱 줄어들게 되며 아울러 제2 콘넥터와 D-IC들간의 배선구조가 더욱 더 간소화되게 된다.
도8 은 도7 에서의 버스압축기(34)에 포함되어진 버스압축셀을 상세하게 도시한다. 도8 에서와 같이, 버스압축셀은 제1 데이터 버스(31)에 포함되어진 기수 번째 비트라인(31A)과 출력라인(51) 사이에 접속되어진 제1 저항(R1)과, 제1 데이터 버스(31)의 우수 번째 비트라인(31B)과 출력라인(51) 사이에 접속되어진 제2 저항(R2)으로 구성되게 된다. 제1 저항(R1)은 기수 번째 비트라인(31A)으로부터의 기수 번째 비트 데이터의 전압레벨을 1/3 로 강하시켜 그 강하된 전압신호를 출력라인(51)쪽으로 전송하게 된다. 제2 저항(R2)은 우수 번째 비트라인(31B)으로부터의 우수 번째 비트 데이터(Dn+1)의 전압레벨 2/3 로 강하시켜 그 강하된 전압신호를 출력라인(51)쪽으로 전송하게 된다. 이에 따라, 출력라인(51)에는 제1 및 제2 저항(R1,R2)에 의해 강하된 전압신호들의 합전압을 가지는 아날로그신호(AMS)가 나타나게 된다. 출력라인(51)에 나타나는 아날로그신호(AMS)는 도7 에서의 FPC 케이블(36)의 제2 콘넥터(36A)에 공급되게 된다. 이 아날로그신호(AMS)는 도9 에서와 같이 기수 번째 및 우수 번째 비트라인들(31A,31B)로부터의 2비트의 데이터(Dn,Dn+1)의 논리값에 따라 변화되는 진폭을 가지게 된다. 이러한 아날로그신호(AMS)는 비디오 데이터(VD)의 1/2에 해당하는 평균전압을 가지게 되어 비디오 데이터(VD)에 비하여 1/4에 해당하는 전력만을 소모하게 된다. 결과적으로, 제1 및 제2 저항(R1,R2)은 2비트의 병렬 데이터를 진폭신호로 변환하는 기능을 수행하게 되며, 이를 위하여 제1 및 제2 저항(R1,R2)은 2:1 의 저항값을 가지도록 설정된다.
도10 는 도7 에서의 버스신장기(46)에 포함되어진 버스신장셀을 상세하게 도시하는 회로도이고, 도11 은 도10 에 도시된 버스신장셀의 각부분에 대한 동작 타이밍도 이다. 도10 에 있어서, 버스신장셀은 도7 에서의 FPC 케이블(36)의 제2 콘넥터(36B)에 접속되어진 입력라인(53)에 공통적으로 접속되어진 제1 내지 제3 레벨검출기(50,52,54)와, 이들 레벨검출기들(50,52,54)의 출력신호들을 부호화하기 위한 부호화부(56)를 구비한다. 제1 내지 제3 레벨검출기(50,52,54)는 입력라인(53)으로부터의 도11 에서와 같은 아날로그신호(AMS)의 전압레벨(즉, 진폭)을 검출하게 된다. 제1 레벨검출기(50)는 아날로그신호(AMS)가 제1 소정 전압레벨(예를 들면, Vh/3) 이상인 경우에 로우논리의 제1 진폭검출신호(AD1), 제2 레벨검출기(52)는 아날로그신호(AMS)가 제2 소정 전압레벨(예를 들면, Vh/2) 이상인 경우에 로우논리의 제2 진폭검출신호(AD2)를, 그리고 제3 레벨검출기(54)는 아날로그신호(AMS)가 제3 소정 전압레벨(예를 들면, Vh) 이상인 경우에 로우논리의 제3 진폭검출신호(AD3)를 각각 발생하게 된다. 이들 제1 내지 제3 진폭검출신호(AD1 내지 AD3)는 아날로그신호(AMS)의 진폭값(즉, 양자화된 값)을 지시하게 된다. 결과적으로, 제1 내지 제3 레벨검출기(50,52,54)는 아날로그신호(AMS)를 양자화 하는 기능을 수행한다. 부호화부(56)는 제1 내지 제3 레벨검출기(50,52,54)로부터의 제1 내지 제3 진폭검출신호(AD1 내지 AD3)들이 지정하는 진폭값을 2비트 데이터로 부호화하게 된다. 이 부호화부(56)에 의해 부호화된 하위 비트 데이터와 상위 비트 데이터는 기수 번째 비트 데이터(Dn)와 우수 번째 비트 데이터(Dn+1)로 사용되게 된다. 우수 번째 비트 데이터(Dn+1)로는 제2 레벨검출기(52)에서 발생되는 제2 레벨검출신호(AD2)가 사용되는 반면, 기수 번째 비트 데이터(Dn)는 제1 내지 제3 레벨검출신호(AD1 내지 AD3)가 논리조합됨으로써 생성되게 된다. 이를 위하여, 부호화부(56)는 제1 및 제2 AND 게이트(AND1,AND2)와 하나의 부논리 버퍼(NB1)로 구성되게 된다. 이와 같이 복원되어진 기수 번째 및 우수 번째 비트 데이터들(Dn,Dn+1)은 도7 에서의 제2 데이터 버스(41)에 공급되게 된다.
도12 는 도10 에 도시된 레벨검출기(50,52,54)를 실시 예를 상세하게 도시한다. 이 레벨검출기(50,52,54)는 입력라인(53), 기저전압원(GND)과 노드(55)사이에 접속되어진 NMOS 트랜지스터(MP1)와, 노드(55)와 공급전압원(VCC) 사이에 접속되어진 제3 저항(R3)로 구성된다. NMOS 트랜지스터(MP1)는 입력라인(53)으로부터 자신의 게이트단자에 인가되는 아날로그신호(AMS)가 문턱전압(Vth) 보다 큰 경우에 노드(55)상의 전압을 기저전압원(GND)쪽으로 바이패스시킴으로써 로우논리의 진폭검출신호(AD)를 발생하게 된다. 반대로, 입력라인(53)으로부터 자신의 게이트단자에 인가되는 아날로그신호(AMS)가 문턱전압(Vth) 보다 작은 경우, NMOS 트랜지스터(MP1)은 노드(55)를 기저전압원(GND)로부터 개방시킴으로써 노드(55)상에 하이논리의 진폭검출신호(AD)를 발생하게 된다. NMOS 트랜지스터(MP1)의 문턱전압(Vth)은 레벨검출기(50,52,54)가 검출하고자 하는 전압레벨에 따라 결정되게 된다. 이를 상세히 하면, NMOS 트랜지스터(MP1)의 문턱전압(Vth)은 공급전압(VCC)의 1/3 에 해당하는 전압을 검출하는 제1 레벨검출기(50)의 경우에 공급전압(VCC)의 1/3 보다 약간 낮은 전압(즉, Vth VCC/3)으로, 공급전압(VCC)의 2/3 에 해당하는 전압을 검출하는 제2 레벨검출기(52)의 경우에는 공급전압(VCC)의 1/3보다 크고 2/3보다 작은 전압(즉, VCC/3 Vth VCC×2/3)으로, 그리고 공급전압(VCC)에 상응하는 전압을 검출하는 제3 레벨검출기(54)의 경우에서는 공급전압(VCC) 2/3 보다 크고 공급전압(VCC) 보다 작은 전압(즉, VCC×2/3 Vth VCC)으로 설정되게 된다. 따라서, 노드(55)에서 발생되는 진폭검출신호(AD)는 아날로그신호(AMS)가 검출대상전압(Vth) 보다 낮은 경우에는 하이논리를 가지는 반면에 아날로그신호(AMS)가 검출대상전압 보다 높은 경우에는 로우논리를 가지게 된다.
상술한 바와 같이, 본 발명의 실시 예에 따른 버스압축기에서는 적어도 2비트 이상의 데이터가 하나의 아날로그신호로 압축됨으로써 FPC 케이블과 같은 전송선로의 라인 수가 적어도 1/2로 줄어들게 됨은 물론 데이터의 전송에 소요되는 전력량이 적어도 1/4 이하로 작아지게 된다. 이 결과, 본 발명의 실시 예에 따른 버스압축기에서는 EMI의 발생이 최대로 억제되게 된다.
또한, 버스압축기 및 버스신장기를 이용하는 본 발명에 따른 중계기에서도 적어도 2비트 이상의 병렬 데이터가 하나의 아날로그신호의 형태로 전송됨으로써 데이터를 전송하기 위한 전송선로의 라인 수가 줄어 들게 되고 이와 더불어 소모 전력이 작아지게 된다. 이에 따라, 본 발명에 따른 중계기에 의해 전송되는 데이터는 EMI 영향을 거의 받지 않게 된다. 또한, 본 발명에 따른 중계장치에서는 다수의 정합기들이 제거됨으로써 그 회로구성이 간소화 되게 됨은 물론 설계가 제한받지 않게 된다.
상기한 중계기를 이용하는 본 발명의 실시 예에 따른 LCD에서도 적어도 2비트 이상의 병렬 데이터가 하나의 아날로그신호의 형태로 버스신장기에 입력됨으로써 FPC 케이블의 라인 수가 줄어들게 되고 나아가 데이터 수신에 소모되는 전력이 작아지게 된다. 이 결과, 본 발명에 따른 LCD는 EMI 영향을 최소화 할 수 있게 된다. 또한, 본 발명에 따른 LCD에서는 EMI의 발생을 억제하기 위한 정합기들이 제거됨으로써 배선구조를 포함한 그 회로구성이 간소화 되게 된다. 나아가, 본 발명에 따른 LCD에서는 버스신장기가 D-IC들 각각에 내장됨과 아울러 데이터 전송선로(36)가 D-IC들에 공통적으로 접속됨으로써 그 배선구조가 더욱 더 간소화 되게 되고 액정패널의 사이즈가 줄어들게 된다.
이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (11)

  1. 각각 비트 데이터 스트림을 입력하기 위한 적어도 2 이상의 비트라인들과,
    상기 적어도 2 이상의 비트라인들에 각각 설치되어 그 각각의 라인상의 전압레벨을 서로 다른 비율로 변화시키는 적어도 2이상의 전압조절수단들과,
    상기 적어도 2 이상의 전압조절수단들로부터의 전압신호들을 가산하여 아날로그신호를 발생·전송하는 가산수단을 구비하는 것을 특징으로 하는 버스압축장치.
  2. 제 1 항에 있어서,
    상기 적어도 2 이상의 전압조절수단들 각각이 값이 다른 저항을 각각 구비하는 것을 특징으로 하는 버스압축장치.
  3. 제 2 항에 있어서,
    상기 적어도 2 이상의 전압조절수단들 각각에 포함되어진 상기 저항들이 저항값에서 서로 1/2n차이를 가지는 것을 특징으로 버스압축장치.
  4. 제 2 항에 있어서,
    상기 가산수단이 와이어드 합 연산을 수행하는 것을 특징으로 하는 버스압축장치.
  5. 적어도 2비트 이상의 병렬 데이터가 압축되어진 하나의 아날로그신호를 입력하는 입력수단과,
    상기 입력수단으로부터의 상기 아날로그신호를 양자화하는 양자화수단과,
    상기 양자화된 아날로그신호를 부호화함으로써 상기 적어도 2비트 이상의 병렬 데이터를 복원하는 부호화 수단을 구비하는 것을 특징으로 하는 버스신장장치.
  6. 제 5 항에 있어서,
    상기 양자화 수단이 상기 입력수단과 상기 부호화수단의 사이에 병렬 접속되어 서로 다른 전압레벨을 검출하는 2n-1 개의 레벨검출기를 구비하는 것을 특징으로 하는 버스신장장치.
  7. 제 6 항에 있어서,
    상기 적어도 2n-1개의 레벨검출기들 각각이,
    상기 입력수단으로부터의 아날로그신호에 의해 제어되는 트랜지스터와,
    상기 트랜지스터에서 상기 부호화수단에 이르는 출력라인상에 설치되어 스윙폭을 증가시키는 스윙폭조절수단을 구비하는 것을 특징으로 하는 버스신장장치.
  8. 제 7 항에 있어서,
    상기 스윙폭조절수단이 풀-업 저항을 구비하는 것을 특징으로 하는 버스신장장치.
  9. 데이터 소스로부터의 적어도 2 비트 이상의 병렬 데이터를 하나의 아날로그신호로 압축하는 버스압축수단과,
    데이터 터미널에 설치되어 상기 버스압축수단으로부터의 상기 아날로그신호를 상기 적어도 2비트 이상의 병렬 데이터로 신장시키는 버스신장수단을 구비하는 것을 특징으로 하는 버스신장수단을 구비하는 것을 특징으로 하는 데이터 중계장치.
  10. 적어도 2비트 이상의 비디오 데이터에 의해 액정패널을 분할 구동하기 위한 드라이버 집적회로들과,
    외부로부터 상기 적어도 2비트 이상의 비디오 데이터가 압축되어진 하나의 아날로그신호를 인입하기 위한 신호인입수단과,
    상기 신호인입수단으로부터의 상기 아날로그신호를 상기 적어도 2비트 이상의 비디오 데이터로 신장하고 그 신장되어진 비디오 데이터를 상기 드라이버 집적회로들에 공급하는 버스신장수단을 구비하는 것을 액정표시장치.
  11. 제 10 항에 있어서,
    상기 버스신장수단이 상기 드라이버 집적회로들 각각에 내장되고,
    상기 신호인입수단이 상기 드라이버 집적회로들에 공통적으로 접속된 것을 특징으로 하는 액정표시장치.
KR1019980006028A 1998-02-25 1998-02-25 액정표시장치 KR100293523B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980006028A KR100293523B1 (ko) 1998-02-25 1998-02-25 액정표시장치
JP10247944A JPH11259193A (ja) 1998-02-25 1998-09-02 バス圧縮装置、バス伸張装置、データ中継装置及び液晶表示装置
US09/170,526 US6320590B1 (en) 1998-02-25 1998-10-13 Data bus compressing apparatus
US09/982,829 US7091981B2 (en) 1998-02-25 2001-10-22 Data bus compressing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980006028A KR100293523B1 (ko) 1998-02-25 1998-02-25 액정표시장치

Publications (2)

Publication Number Publication Date
KR19990070906A true KR19990070906A (ko) 1999-09-15
KR100293523B1 KR100293523B1 (ko) 2001-09-17

Family

ID=19533764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980006028A KR100293523B1 (ko) 1998-02-25 1998-02-25 액정표시장치

Country Status (3)

Country Link
US (2) US6320590B1 (ko)
JP (1) JPH11259193A (ko)
KR (1) KR100293523B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729761B1 (ko) * 1999-12-28 2007-06-20 삼성전자주식회사 이미지 데이터를 압축/복원하는 방법 및 표시장치의구동장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526019B2 (ja) * 1999-11-30 2004-05-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像表示システム、画像表示装置、および画像表示方法
JP4626933B2 (ja) * 2001-08-20 2011-02-09 パナソニック株式会社 マトリクス表示装置及びその駆動方法
KR100864921B1 (ko) * 2002-01-14 2008-10-22 엘지디스플레이 주식회사 데이터 전송 장치 및 방법
JP2005189834A (ja) * 2003-12-03 2005-07-14 Renesas Technology Corp 半導体装置およびその試験方法
WO2007015308A1 (ja) * 2005-08-04 2007-02-08 Fujitsu Hitachi Plasma Display Limited プラズマディスプレイ装置
CN103745702B (zh) * 2013-12-30 2016-07-06 深圳市华星光电技术有限公司 一种液晶面板的驱动方法及驱动电路
US10750966B2 (en) 2016-03-31 2020-08-25 Zoll Medical Corporation Systems and methods of patient data compression
WO2018138597A1 (ja) * 2017-01-26 2018-08-02 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
JP7443108B2 (ja) * 2020-03-19 2024-03-05 東芝テック株式会社 アドレス割当回路

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5420824B2 (ko) 1972-05-22 1979-07-25
US4244259A (en) * 1978-07-10 1981-01-13 Nippon Gakki Seizo Kabushiki Kaisha Electronic musical instrument with memory to store tone control information
JPS5665313A (en) * 1979-10-29 1981-06-03 Sony Corp Data converting circuit
JPS60239141A (ja) 1984-05-14 1985-11-28 Oki Electric Ind Co Ltd 信号のシリアル収集方式
JPS61281734A (ja) 1985-06-07 1986-12-12 Oki Electric Ind Co Ltd 信号多重化入力回路
US4859871A (en) * 1987-02-13 1989-08-22 Fujitsu Limited Voltage level setting circuit
JP2582077B2 (ja) 1987-07-08 1997-02-19 株式会社日立製作所 バス接続方式
JP3008400B2 (ja) 1988-03-24 2000-02-14 松下電器産業株式会社 信号レベル変換器
US4951139A (en) * 1988-03-30 1990-08-21 Starsignal, Inc. Computer-based video compression system
US5115450A (en) * 1989-07-06 1992-05-19 Advanced Micro Devices, Inc. High speed digital to analog to digital communication system
JPH03258025A (ja) 1990-03-07 1991-11-18 Mitsubishi Electric Corp 半導体集積回路
US5081450A (en) * 1990-03-09 1992-01-14 International Business Machines Corporation Apparatus and method for compressing and expanding multibit digital pixel data
TW256010B (ko) * 1991-04-18 1995-09-01 Ampex
JPH0514420A (ja) 1991-07-03 1993-01-22 Sharp Corp シリアル信号伝送装置
SE500357C2 (sv) * 1992-01-31 1994-06-06 Silicon Construction Sweden Ab Arrangemang för analog/digital-omvandling
JPH0695618A (ja) 1992-09-16 1994-04-08 Matsushita Electric Ind Co Ltd 液晶駆動装置
JP3175348B2 (ja) * 1992-11-06 2001-06-11 キヤノン株式会社 通信装置
US5420587A (en) * 1993-07-01 1995-05-30 Microunity Systems Engineering, Inc. Two stage flash analog-to-digital signal converter
CA2127053C (en) * 1993-07-02 2005-01-04 Makoto Furuhashi Method and apparatus for time-sharing cpu system bus in image generation system
JPH0981081A (ja) 1995-09-11 1997-03-28 Sharp Corp 液晶ディスプレイシステム
US5883925A (en) * 1995-11-16 1999-03-16 International Business Machines Corporation Pulse code modulation compression mechanism
JP3661890B2 (ja) 1995-12-15 2005-06-22 ソニー株式会社 画像データ送信方法及び画像データ受信方法
JP3347570B2 (ja) 1996-03-05 2002-11-20 シャープ株式会社 画像を表示する方法および装置、並びにデータ伝送方法
US6404670B2 (en) * 1996-05-24 2002-06-11 Uniram Technology, Inc. Multiple ports memory-cell structure
US6078361A (en) * 1996-11-18 2000-06-20 Sage, Inc Video adapter circuit for conversion of an analog video signal to a digital display image
US5847616A (en) * 1996-12-12 1998-12-08 Tritech Microelectronics International, Ltd. Embedded voltage controlled oscillator with minimum sensitivity to process and supply
SE512613C2 (sv) * 1996-12-30 2000-04-10 Ericsson Telefon Ab L M Metod och organ för informationshantering
US6064771A (en) * 1997-06-23 2000-05-16 Real-Time Geometry Corp. System and method for asynchronous, adaptive moving picture compression, and decompression
JP3230502B2 (ja) * 1998-11-20 2001-11-19 日本電気株式会社 電圧検出回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729761B1 (ko) * 1999-12-28 2007-06-20 삼성전자주식회사 이미지 데이터를 압축/복원하는 방법 및 표시장치의구동장치

Also Published As

Publication number Publication date
US6320590B1 (en) 2001-11-20
KR100293523B1 (ko) 2001-09-17
US20020024514A1 (en) 2002-02-28
JPH11259193A (ja) 1999-09-24
US7091981B2 (en) 2006-08-15

Similar Documents

Publication Publication Date Title
US8314763B2 (en) Display device transferring data signal with clock
CN100541599C (zh) 通过多条传输线传输数据的方法和设备
KR100379818B1 (ko) 영상 데이터 전송시 전력 및 전자기 간섭을 감소시키는 제어회로
US20050264586A1 (en) Display device
US7697628B2 (en) Data signal transmission devices and methods for ternary-line differential signaling
US8212759B2 (en) Control circuit and control method for LCD panel
US8179984B2 (en) Multifunctional transmitters
KR102463789B1 (ko) 디스플레이 패널구동장치 및 디스플레이 장치에서의 영상데이터송수신방법
US20100277458A1 (en) Driving Circuit on LCD Panel and Associated Control Method
KR100293523B1 (ko) 액정표시장치
US6339622B1 (en) Data transmission device
US6611247B1 (en) Data transfer system and method for multi-level signal of matrix display
CN100468516C (zh) 结合低压差动信号及变迁最小化差动信号的双功能传输器
JP4195429B2 (ja) シリアルプロトコル式パネル表示システム、ソースドライバ、及びゲートドライバ
CN100527622C (zh) 数据传输方法、数据传输电路、输出电路、输入电路、半导体器件、电子装置
US20100259510A1 (en) Apparatus for data encoding in LCD Driver
US5959601A (en) Method and apparatus for parallel in serial out transmission
KR100277031B1 (ko) 중첩 변조 방법 및 장치
US6771246B2 (en) Data transmission method and apparatus for driving a display
US20170092206A1 (en) Pre-emphasis circuit
KR20020059976A (ko) 액정소자의 신호분배장치
KR100588137B1 (ko) 디지털 영상데이터 전송장치 및 디스플레이장치
US6791358B2 (en) Circuit configuration with signal lines for serially transmitting a plurality of bit groups
KR20060030680A (ko) 액정표시장치의 구동장치 및 그 구동방법
KR20080057456A (ko) 표시장치용 타이밍컨트롤러와 이를 이용한 영상데이터송수신방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 17

EXPY Expiration of term