TWI285997B - Data transfer method, data transfer circuit, output circuit, input circuit, semiconductor device and electronic device - Google Patents

Description

1285997 九、發明說明： 【發明戶斤眉之技術領域3 發明領域 本發明係關於資料傳送方法、資料傳送電路、輸出電 5 路、輸入電路、與使用輸出電路及/或輸入電路之半導體裝 置與電子裝置。

【H 發明背景 隨著數位影像處理裝置的包括高機能化與高解像度化 10 等高畫質化的實現，在數位影像處理裝置中所搭載的數位 電路之間、例如LSI之間’進行大量且快速之資料傳送的必 要性提高。 第1圖為顯示包含電漿顯示面板之第1習知例之數4立景多 像處理裝置之構造的方塊圖。茲參照第1圖，數位影像處理 ±5 裝-置包 以及電漿顯示面板504。影像處理LSI501進行色空間轉換、 Y補正等信號處理，所產生的影像資料藉由匯流排配線5〇2 傳送到驅動器503，並以電漿顯示面板504顯示。 在此，解像度WXGA (係Wide —XGA的簡稱，其意義 2〇為4095像素χ768線之像素數）之電漿顯示面板之上下各半 的區域係藉由現在市販之256位元4埠之驅動器進行驅動。 在此情況下，畫像處理LSI必需具有與128條（4095像素+256 像素x4埠χ2區域）之匯流排配線相應之數量的輸出端子。 亦即，使用匯流排配線處理2值電壓資料之習知資料傳送方 1285997 法需要大Ϊ之配線數或LSI的輸出、入端子數，可以預料今 後可能登場之高解像度之裝置的成本會變得很高。 藉由2值電壓資料的資料傳送需要大量配線數或LSI的 輸出、入端子數的問題，可以藉由使用多值電壓資料，而 5 非2值電壓資料，而獲得解決。例如，如果可以將2位元、3 位元、或者4位元之2值電壓資料編碼為4值、8值、或者16 値之多値電壓資料、並從發送側發送，而於接收側將多値 電壓資料復原成原來的2位元、3位元、以及4位元的2值電 壓資料，則能夠解決上述問題。此時，能夠將配線數削減 10 為2值電壓資料之傳送之情況下的1/2、1/3、或者1/4。 然而，在進行高次的電壓多値化的情況下，由於電源 電壓的限制，故各值的每i段的電壓下降，而相對的雜訊電 壓增加。因此，於接收側進行多値之判別變得很困難。例 如，將4位元之2值電壓資料16值化、並以一條配線傳送的 15 情況下’在3.3V電源電壓下，每1段的電壓為約200mV。因 此’為了進行正常的資料傳送，在將雜訊電壓抑制在1段以 下的同時，在接收側必需具有約2〇〇mV的分解能。一般而 言’從雜訊界限（margin)或分解能的觀點來看，電壓資 料之局次的多値化是困難的。 2〇 ^ 為了解決上述之藉由多值電壓資料之資料傳送的問 題’藉由多值電流資料的資料傳送方法被提出。電流資料 之多値化比起電壓資料之多值化，雜訊界限較廣，而適於 焉人之夕值化。例如，在日本專利公開公報弟2001 — 156621 號中’提出一種資料傳送系統（第2習知例）。第2圖顯示此 1285997 資料傳送系統。茲參照第2圖，從發送側之内部電路6〇1輸 出的2值電壓資料藉由DA轉換器（DAC : Digital to Analog

Converter ) 602轉換為多值電壓資料。藉由pm〇s電晶體603 將多值電壓資料轉換為多值電流資料。藉由“条資料線6〇4 5發送多值電流資料。在接收側，藉由電流鏡電路605接收多 值電流資料，並藉由AD轉換器（ADC : Analog to Digital Converter) 606將其復原原來的2値電壓資料。被復原的2 值電壓資料在内部電路607中使用。藉由此方法，比起藉由 多值電壓資料的資料傳送，在發送、接收之間不易受到雜 10訊的影響，且可以進行減少匯流排配線數的資料傳送。 然而，將第2習知例應用於數位影像處理裝置中的情況 下’將具有以下的問題點。2值電壓資料在藉由da轉換器602 轉換為多值電壓資料之後，藉由PMOS電晶體603轉換為多値 電流資料。因此，在發送側電壓資料依然容易受到雜訊的影響。 15 又，在進行發送侧之高次之多値化的情況下，DA轉換 |§ 602的硬體量很大。再者，採用逐次比較型AD轉換器 606、從多值電流資料轉換為2値電壓資料的情況下，從高 位位元依照順序確認其値。因此，在接收側為了從多值電 流資料將原來的2値電壓資料復原，將花費很長的時間。 20 吾人期望一種在發送側不易受到雜訊的影響、且從2 値電壓資料轉換為多值電流資料所需要的硬體量少、且在 接收側從多值電流資料快速地進行原來的2值電壓資料之 復原的資料傳送方法以及電路。 專利文獻1 :日本專利公開公報第2001 — 156621號。 1285997 位元之第2個2值電壓資料；與計數電路，践從該a、 位元之該第2個2値電壓資料將知位元之該第⑽信+!) 資料復原。 匕电壓 在此，該電壓電流轉換電路亦可以藉由產生與對應 該η位元之各位元的値2丨（i為〇以上n —丨以下的整數）:於 例的電流、並將所產生之電流相疊加，以將具有邀 '比 之該第1個2值電壓資料成比例之電流値之戰的該， 電流資料輸出到該資料傳送線上。 Λ夕値 10 15 又’該電流比較電路亦可以將該多値電流資料展開 —1)位元，在該（2η— 1)仿；+々加山 ^ “、、c 2η )位凡之各個中、基於該多 流資料的電流値是否大於所對應的閾値電流，而將= 凡之邏輯値被決定的該（i )位元的2值電流胃_ 4 又，該電流電壓轉換電路亦可以將該（”一丨）^—。 該2値電流資料以位元單位轉換為該（^)位元4二之 個2值電壓資料。 之忒第2 又，該計數電路最佳為具有一邏輯電路，其將 位元之該第2個2值電壓資料輪入，並基於具有邏輯「^1) 位元位置，而將該第1個2值電壓資料復原。 」的 該電壓電流轉換電路亦可以具有第巧路群，复係對庫 20於該η位元而並聯設置；其中，該第i電路之各個產生與該^ 位元中之對應的位元對應的値21 ( i為〇以上n 一 1以下的整 數）成比例的電流。在此情況下，該第i電路之各個較佳是 /、有·第1電晶體，其源極端子係連接至電源端子或接地端 子，而閘極端子係與汲極端子連接；第2電晶體，來自外部 1285997 之該η位元中之該對應位元的第lj@2值電壓資料係供應到 其閘極端子、且其跡端子係連接至該第1晶體的汲極端 子；與第3電晶體’其源極端子係連接至該電源端子或該接 地端子，而閘極端子係連接至該第i電晶體之該閘極端子。 5該電壓電流轉換電路更具有一第1定電流源，其連接至該第 1電路之各個的該第2電晶體的源極端子與該接地端子_ 電源端子之間；且該第i電路之各個的該第3電晶體的純 端=共同地連接至該資料傳送線電路之各個 的該第3電晶體的閘極尺寸較佳為設定成具有對應於從外 10部供給之η位元的該第俊電壓資料，而與2i成比例的輪 出電流値。 又，該電流比較電路亦可以具有第2電路群，其係對應 7該（2n-1)位元而並聯設置；且該第2電路之各個於該 多值電流資料的電流値係大於對應之閡値電流時，將對應 U之位元的邏輯値設定為Γι」。在此情況下，該電流比較; 路該電流比較電路亦可以具有：第4電晶體，於其汲極接收 該多值電流資料、其閘極端子係連接至該沒極、且其源極 端子係連接至接地端子或電源端子；與該第2電路群，且該 第2電路之各個具有：第5電晶體，其閘極端子係與該第*電 晶體的閘極端子連接、其源極端子係連接至共同的接地端 子或共同的電源端子；與第2定電流源，其連接於該第5電 晶體的汲極端子對電源端子或接地端子之間、並流通該閣 値電流；域電流比較電路、從LSB到與該間値電流對應 之位元、將邏輯値係設定為「2」的該（y—i)位元之該 1285997 第2個2值電流資料輸出。又，該第2個定電流源亦可以以預 定的段單位流通不同的該（y—D之閾値電流；且該電流 比較電路將（2n~l)位元的2值電流資料輸出，其中，與 最大的閾値電流對應之位元為MSB、肖最小的閾値電流對 5 應之位元為該LSB。 又，該電流電壓轉換電路亦可以具有第3電路群，其係 分別對應於該2値電流資料之該（2η—υ位元而並聯設置； 且第3電路之各個將該（y—i)位元之該2值電流資料之對 應的位兀轉換為（2n-l)位元之第2個2値電壓資料之對應 1〇的位元。在此情況下，該電流電壓轉換電路亦可以具有： 第3定電流源與該第3電路群；其中，該 有：第6電晶雜，其具有：連接至共同的電源端子或Γ同的 $地端子的源極端子、與連接至汲極端子的閘極端子；與 第7電晶體，其具有：閘極端子，其輸入該（y—i)位元 15中之對應之位元的該2値電流資料；源極端子，其與該第3 疋電流源連接：與汲極端子，其連接至該第6電晶體之該沒 極端子。 又，該計數電路亦可以具有邏輯電路，其在該（2n—l) =之該第2個2値電壓資料之全部的位福邏輯為「〇」的 h况下’將全部的位凡為邏輯「〇」的該η位元之該第以固] 值包壓貝料復原，並從該（2n—工）位元之該第2個2值電壓 貝料的LSB、將與邏輯r工」之位元之數量的2進位數對應 的讀η位元之該第1個2値電壓資料復原。在此情況下，該計 %路亦可以具有低位側3位元用之位元判定電路，其中， 11 1285997 該位元判定電路具有··第位元輸入AND電路，在該低 位3位元為邏輯「：[」時，將邏輯「丄」輸出；第2個3位元輪 入AND電路，在只有第3位元為邏輯「i」時，將邏輯「丄 輪出；與OR電路，其計算該第1個3位元輸入AND電路之輪 5出與該第2個3位元輸入AND電路之輸出的邏輯和。 又，本發明的其它實施態樣中，輸出電路具有··輪入 部，其輸入η位元（η為2以上之整數）之2値電壓資料& (i 為〇以上' η— 1以下的整數）；與電流鏡電路群，其輪出與 21成比例的電流値，其中，藉由將該電流鏡電路群之輸出電 10流疊加，以回應於該2值電壓資料\而產生與12丨\成比例= 電流値。 15 20

又，本發明的其它實施態樣中，輸出電路具有：輪 邛，其輸入η位元（η為2以上之整數）之2值電壓資料& 為〇以上、η-1以下的整數）；第！電晶體，其係相對於驾 值電壓資料Xi之該η位元之各位元而設置，並具有連接至 源端子或接地端子的源極端子、與相互連接之閘極端子 没極端子；第2電晶體，其係相對於該各位元而設置，並 有可供應該2值電壓資料\的閘極端子、與連接至該第工 晶體之汲極端子的汲極端子；第3電晶體，其係相對於气 位元而設4 ’並具mm«子或接地端子_ 端子、連接至該第1電晶體之間極端子的閘極端子、與連 至多值電流資料輸出線的汲極端子；與定電流源，其係 對於該嫌元㈣置，並連接至該第2電晶體之源極端子 該接地端子《端子之間，其中，回應於該2值電壓 12 1285997 料Xi，而將具有與Z2iXi成比例之電流値的多值電流資料輸 出至該多值電流貧料輸出線。 又，本發明的其它實施態樣中，輸出電路具有：第1 電晶體至第3電晶體的組，其中，第1電晶體至第3電晶體係 5 分別對應於從外部供給之η位元（η為2以上之整數）之2值 電壓資料Xi (i為0以上、η—1以下的整數）之該η位元而並 聯配置； 該第1電晶體以及該第3電晶體之源極端子係連接至共 同的電源端子或共同的接地端子、該第2電晶體之源極端子 10 係連接至共同的定電流、該第3電晶體的汲極端子係連接至 共同之多値電流資料線、並回應於該2值電壓資料Xi，而將 與X2iXi成比例的電流値輸出至該共同之多值電流資料輸出 線。在此情況下，該第3電晶體之尺寸較佳為設定成具有對 應於該2值電壓資料Xi，而與义成比例的輸出電流値。 15 又，本發明的其它實施態樣中，輸入電路具有電流比 較電路與電流電壓轉換電路。該電流比較電路具有：輸入 部，其輸入2n値（η為2以上之整數）之單一之多値電流資 料；（2η—1)個獨立的電流鏡電路，該多值電流資料被展 開至該（2η—1)個電流鏡電路；與（2η—1)個閾値電流源， 20 將對應於該多值電流資料之該2η値的閾値電流分別供應至 該（2η—1)個電流鏡電路中，其中，基於該（2η—1)個電 流鏡電路之各個的電流驅動能力、與來自該（2η—1)個閾 値電流源中之對應者的該閾値電流，而輸出（2η—1)位元 中之對應之位元的2値電流資料；且該電流電壓轉換電路將 13 1285997 該（2n — 1)位元之該2值電流資料轉換為該（2n — 1)位元 之2値電壓資料。在此情況下，該電流比較電路亦可以具 有：第4電晶體，其係對應於該（2n—l)位元之各位元而 設置9並具有：可供應該多值電流貢料的沒極端子、連接 5 至該汲極端子的閘極端子、與連接至共同的接地端子或共 同的電源端子的源極端子；第5電晶體，其係對應於該各位 元而設置，並具有：與該第4電晶體之閘極端子連接之閘極 端子、與連接至該共同的接地端子或該共同的電源端子的 源極端子；與定電流源，其係對應於該各位元而設置，並 10 連接至該第5電晶體的汲極端子與該共同的電源端子或該 共同的接地端子之間。 又，本發明的其它實施態樣中，輸入電路具有電流比 較電路與電流電壓轉換電路。該電流比較電路具有：第5電 晶體，其係相對於從外部供給的2n値（η為2以上之整數） 15 之單一之多值電資料輸AjSl並廬1置;直显値皇流源之 (2n—l)個的組，用以輸出為了判別該多値電流資料所使 用之閾値電流，其中，該電流比較電路中，該第5電晶體之 源極端子係連接至共同的接地端子或共同的電源端子、該 閾値電流源係連接至共同的電源端子或共同的接地端子、 20 基於該多値電流貢料與來自該闊値電流源的該閣値電流’ 而輸出（2n — 1)位元之2值電流資料；且該電流電壓轉換 電路將該（2n—1)位元之該2值電流資料轉換為該（2n—1) 位元之2值電壓資料。在此情況下，該電流比較電路亦可以 基於該第5電晶體的〉及極電流與該閾値電流源之該閾値電 1285997 流、偵測該（2n-l)位元中之對應於該多值電流資料之位 元、並將對應於最大之閾値電流之位元作為最高位位元的 該（2 —1)位元之該2值電流資料輸出。 又，該電流電壓轉換電路亦可以具有：（y—i)個電 5路部，其對應於該（2n—l)位元之該2値電流資料輸入而 ϋ聯配置，其中，該（2n-l)個電路部之各個具有第6電 晶體以及第7電晶體；該第6電晶體之源極端子係連接至共 同的電源端子或共同的接地端子、該第6電晶體之閘極端子 係與汲極端子連接；該第7電晶體之源極端子係連接至第3 10定電流源、該（Y—1)位元中之對應之位元之該2値電流 資料係輸入至該第7電晶體之閘極端子、從與該第7電晶體 之汲極端子連接的該第6電晶體之汲極端子輸出該對應之 位元的該2值電壓資料。在此情況下，該第3定電流源亦可 以設定成：相對於該2値電流資料之該（2η~ι)位元之各 15個、將具有邏輯「0」或「1」之電壓位準的該2值電壓資料 輸出；且該電流電壓轉換電路將對應於最高位位元之2値電 流賓料的2值電壓資料作為最咼位位元、對應於最低位位元 之2值電^ >料的2值電壓貧料作為最低位位元的該（y 一 1)位元之該2值電壓資料輸出。 20 又，半導體裝置亦可以具有上述之輸出電路、亦可以 具有上述之輸入電路。又，電子装置亦可以具有上述之輸 出電路、亦可以具有上述之輸入電路。 圖式簡單說明 第1圖係顯示包含電漿顯示面板之第1習知例之數位影 15 1285997 像處理裝置之構造的方塊圖。 第2圖係顯示第2習知例之資料傳送系統之構造的方塊 圖。 第3圖係顯示本發明之資料傳送電路之構造的方塊圖。 5 第4圖係顯示依照本發明第1實施例之資料傳送電路之 詳細的電路構造的電路圖。 第5圖係顯示依照本發明第2實施例之資料傳送電路之 電路構造的電路圖。 第6圖係顯示閾値電流源與16值電流資料之邏輯関係 10 的圖。 第7圖係顯示依照本發明第3實施例之資料傳送電路之 電路構造的電路圖。 第8圖係顯示依照本發明第4實施例之資料傳送電路之 電路構造的電路圖。 15 第9圖係顯示將本發明應用於電子裝置之第1應用例的 電路圖。 第10圖係顯示將本發明應用於電子裝置之第2應用例 的電路圖。 第11圖係顯示將本發明應用於電子裝置之第3應用例 20 的電路圖。 第12圖係顯示將本發明應用於電子裝置之第4應用例 的電路圖。 第13圖係顯示應用本發明之電子裝置之第5應用例之 頻道選擇器的電路圖。 16 1285997 第14圖係顯示應用本發明之電子裝置之第6應用例之 個人電腦的電路圖。 第15圖係顯示應用本發明之多値電流資料傳送方法之 彩色PDP模組之電路構造的電路圖。 5 第16圖係顯示應用習知之資料驅動器之廣角XGA彩色 PDP模組之電路構造的電路圖。 I：實施方式3 較佳實施例之詳細說明 以下將參照附隨的圖示詳細說明本發明的資料傳送電 10 路。 第3圖為顯示本發明之資料傳送電路之構造的方塊 圖。在此例中，將傳送16值電流資料。茲參照第3圖，資料 傳送電路具有：電壓電流轉換電路101、資料傳送部102、 電流比較電路103、電流電壓轉換電路104、以及計數電路 15 105 。 電壓電流轉換電路101係設置於發送側。從外部供應到 電壓電流轉換電路101的4位元之2值電壓資料（X3，X2， Xi，X〇)，藉由電壓電流轉換電路101，轉換為與+ + 22X2+23X3成比例的16值電流資料。從電壓電流轉換電路 20 101輸出的16值電流資料藉由資料傳送部102傳送至接收 側。在此，2值電壓資料係取邏輯「0」或邏輯「1」的其一； 16値電流資料係取邏輯「0」至邏輯「15」的其一。 接收側玄，16值電流資料係藉由電流比較電路103、基於各 位元電流値、以15位元之2值電流資料輸出。在此，2值電 1285997 流資料係取邏輯「0」或邏輯「1」的其一。邏輯「0」的16 值電流資料係以全位元邏輯「0」的2値電流資料表示；邏 輯「1」至邏輯「15」的16值電流資料係以對應之位元之邏 輯為「1」的2値電流資料表示。 ♦ 5 接著，藉由電流電壓轉換電路104將15位元之2值電流 - 賓料轉換為15位元之2值電壓資料。在此，15位元之2值電 壓資料與16值電流資料的對應係與15位元之2值電流資料 的情況下相同。 最後，藉由計數電路105，計算15位元之2值電壓資料 馨 10的邏輯「1」的數量，以將原來的4位元之2值電壓資料復原。 第4圖係顯示依照本發明第1實施例之資料傳送電路之 電路構造的電路圖。傳送電路具有：電壓電流轉換電路 2〇1、資料傳送線202、電流比較電路203、電流電壓轉換電 路204、以及計數電路205。此電路構造係用以進行16値電 15 流資料的傳送，並依照位元數而加以適宜地變更。 電壓電流轉換電路201係設置於發送側。電壓電流轉換 電路201具有：第1個PMOS電晶體群ΑΡ3、ΑΡ2、ΑΡ:、ΑΡ〇 ; · 第 2個 NMOS 電晶體群BN3、BN2、BN!、BN0 ;第 3個 PM〇s 電晶體群CW3、CW2、CW!、CW〇 ;與第1定電流源Vrefl。 20 在第1電晶體AP3、AP2、ΑΡχ、AP〇之各個中，源極端 子係連接至電源端子、閘極端子係與汲極端子連接。其次， 第1電晶體ΑΡ3、ΑΡ2、ΑΡα、AP〇之各個的閘極端子係連接 至第3電晶體〔\¥3、〇\¥2、€\¥1、€貿0之對應者的閘極端子。 再者，第1電晶體AP3、AP2、AP】、AP0之各個的汲極端子 18 1285997 係連接至第2電晶體bn3、BN2、BN!、BN〇之對應者的汲極 端子。第2電晶體群Bn3、bn2、BK、BN〇之各個中，將來 自外部的2値電壓資料χ3、χ2、Χι、Χ()中之對應者供給至其 閘極端子。第2電晶體BN3、BN2、BNi、BN〇之各個的汲極 5 端子分別連接至第1電晶體AP3、AP2、APi、AP〇的汲極端 子。第2電晶體BN3、BN2、BN!、BN〇的源極端子與第1定 電流源Vrefl連接。第3電晶體CW3、CW2、CWi、CW〇中， 源極端子係連接至電源端子。第3電晶體CWvCWfCWj、 cw〇之各個的閘極端子係連接至第1電晶體Ap3、aP2、ΑΡι、 10 AP〇中之對應者的閘極端子。第3電晶體CW3、CW2、CWi、 CW〇之各個的汲極端子係連接至作為共同節點的多值電流 資料輸出線202。第1定電流源Vrefl係連接至第2電晶體 BN3、BN2、BN!、BN〇的源極端子與接地之間。 電壓電流轉換電路201中，由電晶體之組（BNq、AP()、 i5 cw0)〜（bn3、ap3、cw3)與第1定電流源Vreflm構成之 4組電流鏡電路係並聯地形成。4組電流鏡電路中，由第3個 PMOS電晶體群Cw3、CW2、CWi、cw〇輸出具有 i : 2 ·· 4 : 8之電流比的電流。因此，第3電晶體CWl、CW2、cW3之各 個係設定成具有能夠輸出第3電晶體cw〇之2倍、4倍、8件 20之電流値的閘極尺寸。將2值電壓資料X3、X2、Χι、χ〇分別 供應至第2電晶體群BNs、BN?、BNl、ΒΝ〇的閘極端子的話， 則流通第3電晶體群CWs、cl、CWl、CW〇的汲極端子的 電流將被疊加，並以與2GX〇 + 21X1 + 22X2 + 23X3成比例的16 值電流資料、從共同節點輸出到i條配線的資料傳送線 19 1285997 202。設置第1定電流源Vrefi係用以規定流通於第2電晶體 BN3、BN?、BN!、BN〇、以及與其分別對應的第1電晶體群 AP3、AP2、ΑΡ:、AP〇之電流的最大値。 其次，説明從外部供給的2値電壓資料係n位元的情況。 5 以電壓電流轉換電路之第1電晶體群ΑΡ〇〜ΑΡη-ι〜第3 電晶體群CW〇〜CWn- :^斤構成之η個的電路部分係相對於從 外部供給之η位元的2值電壓資料而並聯配置。電路部分之 各個中所包含的第1電晶體APi與第3電晶體CWi的源極端子 係連接至共同的電源端子。第2電晶體群BN〇〜ΒΝη-ι的源極 10端子係連接至第1定電流源Vrefl。第3電晶體群CWo〜CWm 的汲極端子係連接至作為共同節點的多値電流資料輸出線 202。電壓電流轉換電路2〇1之輸出係於多値電流資料輸出 線202中進行。其次，電壓電流轉換電路2〇1之第3電晶體群 CW〇〜CWn-〗的尺寸係按照從外部供給之n位元之2值電壓 15資料的加權值，而設定成具有與21 (i = 〇〜η—1)成比例的 輸出電流値。多値電流資料係從發送側電壓電流轉換電路 201，經由多值電流資料輸出線202，而傳送至接收側電流 比較電路203。 電流比較電路203具有第2定電流源Vref2，其係由第4個 20 NM0S電晶體DNi、第5個NMOS電晶體群EN〇〜EN!4、以及 閾値電流源群I◦〜h所構成。將多値電流資料供應至第4電 晶體DN:的汲極端子。第4電晶體DNi的汲極端子係與閘極 端子連接、源極端子係接地。第5電晶體群EN〇〜EN14之各 個中，閘極端子係與第4電晶體DN1的閘極端子連接、源極 1285997 端子係接地。第5電晶體群EN〇〜EN14之各個的汲極端子係 與閾値電流源群I◦〜Ii4連接。閾値電流源群1〇〜Ii4係連接至 第5電晶體群EN◦〜EN14的汲極端子與電源端子之間。如 . 此，第4電晶體DN!與第5電晶體群EN〇〜EN14之各個構成電 _ 5 流鏡電路。 · 第5電晶體群EN〇〜EN14i各個的閘極尺寸係設定成能 夠與第4電晶體0队流通相同電流値的電流。完成將從資料 傳送線202供給至第4電晶體DNi的16值電流資料進行15個 複製的工作。其次，與第5電晶體群EN〇〜EN14串聯連接的 _ 10 閾値電流源1〇〜Ii4之各個係供給至與閾値電流對應的第5電 晶體。閾値電流係對應於供給至電壓電流轉換電路201之2 值電壓資料所表示的15値。例如，將閾値電流^供給至第5 個NMOS電晶體ENi。藉此，當基於16值電流資料、第5個 NMOS電晶體ENi將流通之電流的値比閾値電流h小的時 15 候，第5個NMOS電晶體之源極汲極間的電壓將增加。相反 地，當基於16值電流資料、第5個NMOS電晶體EN^流通 之電流的値比閾値電流Ii大的時候，第5個NMOS電晶體之 _ 源極汲極間的電壓將減少。如此，進行16值電流資料與各 閾値電流的大小比較，於第5電晶體群EN〇〜EN14i各個的 2〇 汲極端子中，將能夠同時，而非依照時間順序、得到作為 各別之比較結果的15位元之2值電流資料。在此，將與最大 的閾値電流源比較的結果作為最高位位元MSB、與最小的 閾値電流源比較的結果作為最低位位元LSB。第5個NMOS · 電晶體EN〇〜ENU之各個與第4個NMOS電晶體DN2構成電 21 1285997 流鏡電路。閾値電流源群1〇〜114將閾値電流供給至對應的鏡 電路。 然而，如第6圖所示，閾値電流源群1〇〜114係設定成能 夠判別16值電流資料的邏輯「0」至邏輯「15」的值。例如， 5 閾値電流源1〇係設定為能夠判別16值電流資料的邏輯「0」 與其以上（邏輯「1」到邏輯「15」）的値、閾値電流源h 係設定為能夠識別16值電流資料的邏輯「1」以下（邏輯「0」 以及邏輯「1」）及其以上（邏輯「2」至邏輯「15」）的値、 閾値電流源114係設定為能夠識別16値電流資料的邏輯「14」 10 以下（邏輯「0」至邏輯「14」）及其以上（邏輯「15」）的 値。 以下説明從外部供給的2值電壓資料係η位元之情況。 電流比較電路203中，由第5電晶體群ΕΝ〇〜ΕΝ2η-2與閾値電 流源群1〇〜Ι2η-2所構成之電路部分係相對於2η値之多値電 15 流資料輸入，其2η — 1個並聯配置。電路部分之各個中所包 含之第5電晶體ΕΝ〇〜ΕΝ2η-2的源極端子係接地、閾値電流 源群1〇〜Ι2η-2係連接至共同的電源端子、從第5電晶體群ΕΝ〇 〜ΕΝ2η-2的沒極端子輸出電流比較電路203的比較結果。電 流比較電路203的閾値電流源群1〇〜Ι2η-2係設定成具有能夠 20 判別2η値之多值電流資料的2η—1種類的電流閾値。電流比 較電路203比較多值電流資料輸入値與各電流閾値、將依照 最大之電流閾値的比較結果作為最高位數、依照最小之電 流閾値比較結果作為最低位數，而輸出2η—1位數之加權2 値電流貨料。 1285997 電流電壓轉換電路204具有··第w&PM〇s電晶體群Fp〇 〜FPm以及弟7個NMOS電晶體群GN〇〜GN14、以及第3定電 流源Vref3。第6電晶體群FPo〜FPw之各個中，源極端子係連 接至電源端子、閘極端子係與汲極端子連接。此外，第6電 ， 5晶體群FPg〜FPl4之各個的閘極端子係與計數電路205連 、 接。其次，第6電晶體群FP0〜FPM之各個的汲極端子係與第 7電晶體群GN〇〜GNw中之對應者的没極端子連接。第7電 晶體群GN〇〜GNU之各個中，將對應之位元之2值電流資料 從電流比較電路203供給至其閘極端子。第7電晶體群gn〇 馨 10〜GNU之各個的〉及極端子係連接至第6電晶體群Fp〇〜Fp^ 之對應者的汲極端子。第7電晶體群GN〇〜GNi4之各個的源 極端子係與第3定電流源vrefs連接。第3定電流源係連接 至第7電晶體群GN〇〜GN^之各個的源極端子與接地端子 之間。 15 電流比較電路203中，當基於16值電流資料、第5個 NMOS電晶體ER將流通之電流的値比閾値電流^小的時 候，第5個NMOS電晶體之源極汲極間的電壓將增加。相反 鲁 地，當基於16值電流資料、第·ΝΜ〇3電晶體聊將流通 之電流的値比閾値電流^大的時候，第5個;^]^〇§電晶體之 20源極汲極間的電壓將減少。電流電壓轉換電路204中，當基 於16值電流資料、第5個NM〇s電晶體ENi將流通之電流的 値比閾値電流Ii小的時候，第7電晶體GNi的閘極電壓將變 咼、第7電晶體GNi將開啟，而對應之位元將變成邏輯「〇」。 另一方面，當基於16值電流資料、第5個]^]^〇3電晶體ENi 23 1285997 將流通之電流的値比閾値電流Ii大的時候，第7電晶體GNi 的閘極電壓將變低、第7電晶體叫將關閉，而對應之位元 將义成途輯1」。如此，將作為電流比較電路203之輸出的 15位凡之2值電流資料轉換為具有適當之電壓位準之15位 5元的2值甩壓資料並輸出。第3定電流源Vref3係為了進行輸 _ 出電壓之位準移位而設置。 接著’説明從外部供給的2值電壓資料係η位元的情況。 電流電壓轉換電路之由第6電晶體群FP〇〜FP2n—2以及 第7電晶體群0化〜GN2n-2所構成的電路部分係相對於2n一 φ 10 1個之2值電流資料輪入，其個並聯配置。電路部分之 各個中所包含的第6電晶體群FP〇〜FP2n-2之各個的源極端 子係連接至共同的電源端子。第7電晶體群GN◦〜GN2n—2之 各個的源極端子係連接至第3定電流源Vref3。從第6電晶體 群FP〇〜FP/ — 2之各個的汲極端子輸出電流電壓轉換電路 15 204的轉換結果。電流電壓轉換電路204之第3定電流源 係設定為輸出相對於2n—l位數的2值電流資料、能夠判別 出顯示邏輯「0」或邏輯「1」之2值電壓資料的電壓位準。 參 如此，電流電壓轉換電路204將對應於最高位數之2值電流 資料的2値電壓資料作為最高位數、對應於最低位數之以直 20電流資料的2值電壓資料作為最低位數，而將2η~ι位數的 加權2值電壓資料輪出。 又，計數電路205係用以從作為電流電壓轉換電路之輸 、 出的15位元之2值電壓資料、將供給至電壓電流轉換電路 201之原來的4位元輸入資料&、&、&、χ〇復原的邏輯電 _ 24 1285997 路；這個動作係依照圖示之真値表。計數電路2〇5即所謂的 . 解碼器。計數電路具有邏輯電路，其在個之2値電壓 資料輸入係全部為邏輯「0」的情況下，將n位元之輪出作 為「0」、使邏輯「1」的個數與11位元之2進位數相對應。 ： 5 第5圖係頦示本發明之資料傳送電路之第2實施例的電 · 路圖。在此例中，顯示4值電流資料的傳送。 傳送電路具有··電壓電流轉換電路301、資料傳送線 302、電流比較電路303、電流電壓轉換電路3〇4、以及計數 電路305。除了為了將上述之第丄實施例中所示之電壓電流 寒 10轉換電路201、電流比較電路203、電流電壓轉換電路2〇4、 以及計數電路205應用於4値電流資料所做之必要的變更之 外，其動作相同。 計數電路305具有4個輸入AND電路305 — 1〜305 — 4與 OR電路306和307。AND電路305 — 2將從電流電壓轉換電路 15 204輸出的3位元之2值電壓資料的第〇位元與第1位元反轉 輸入。又，AND電路305 —4將第3位元反轉輸入。將AND 電路305— 1與305 —2之輸出供給至OR電路306、將AND電 鲁 路305 — 3與305 —4之輸出供給至OR電路307。如此，相對 於2位元2值電壓資料，可以實現第4圖所示之真値表。如 20 此，最低位之3位元係依照上述之例、3位元之電壓資料被 轉換為2位元之2值電壓資料。 對於高位之4位元之電壓資料，進行同樣的處理，亦顯 然也可以轉換為2位元之2值電壓資料。 如上文所述，已詳細説明了 16值以及4値之多値電流資 25 1285997 料的資料傳送電路；然而，對於包含更高次之多値化的任 意多值電流資料傳送，從原理上來看亦顯然可以應用本發 明。 本發明的資料傳送電路係於發送側中，將2值電壓資料 · 5 轉換為2值電流資料並傳送。因此，不易受到雜訊的影響。 ·_ 其次，電壓電流轉換電路201之第3電晶體群CW〇〜CWm 的尺寸係設定為：使其具有對應於從外部供給之η位元之2 值電壓資料的加權值、與21 ( i = 〇〜η — 1)成比例的輸出電 流値。因此，不易受到雜訊的影響，從2值電壓資料轉換為 g 10多値電流資料所需要的硬體量較習知電路者少。 本發明的資料傳送方法以及電路較習知電路、於接收 側中從多值電流資料將原來的2値電壓資料復原能夠進行 得更快速。 接著，茲參照第7圖、説明依照本發明第3實施側之資 15料傳送龟路。热參照苐7圖，第3實施例的資料傳送電路具 有：電壓電流轉換電路201、資料傳送部2〇2、電流比較電 路203、電流電壓轉換電路2〇4Α、以及計數電路2〇5。依照 鲁 本發明之第3實施例的資料傳送電路基本上與第1實施例的 資料傳送電路相同。其不同點在於電流電壓電路2〇4Α的構 20 造不同。 电流電壓轉換電路2〇4Α具有：第6個1>]^〇3電晶體群 FP〇〜FPm以及第7個NM〇s電晶體群GN〇〜〇Νι4、以及第3 疋電源VTef3 °第3疋電流源vref3係連接至電源端子。第6 電晶體群FP0〜仲14之各個中、源極端子係連接至幻定電流 26 1285997 源vreD、從電流比較電路203將對應之位元之2值電流資料 供給至其閘極端子。第6電晶體群F p 〇〜F p i $之各個的汲極端 子係與計數電路205連接。第7電晶體群GN〇〜GNi4之各個 的源極端子係連接至第6電晶體群F P 0〜F P: *之對應者的汲 ： 5極端子。第7電晶體群GN〇〜GNU之各個的閘極係連接至該 ’· 汲極端子。第7電晶體群GNo-GNu之各個的源極端子係接 地。電流電壓轉換電路204A將作為電流比較電路2〇3之輸出 的15位元之2値電流資料轉換為具有適當之電壓位準之15 位元的2值電壓資料並輸出。第3定電流源％奶係為了進行 肇 10 輸出電壓之位準移位而設置。 如上文所述，弟3貫施例之資料傳送電路中，將第4圖 之電流電壓轉換電路204之第7個NMOS電晶體群與第6個 PMPS電晶體的角色互換，並將電流比較電路2〇3之輸出供 應至PMOS電晶體FP〇〜FPw。又，將NMOS電晶體GN〇〜 15 GNu之各個的汲極輸出供應至計數電路，並將原來的輸入 資料x〇〜x3復原。 接著，茲參照第8圖、説明依照本發明第4實施例之資 鲁 料傳送電路。茲參照第8圖，第4實施例之資料傳送電路具 有：電壓電流轉換電路201A、資料傳送部202、電流比較電 2〇 路203A、電流電壓轉換電路204、以及計數電路2〇5。依照 本發明第4實施例之資料傳送電路基本上與第}實施例之資 料傳送電路相同。其不同點在於電壓電流轉換電路2〇1 a與 電流比較電路203A的構造不同。 電壓電流轉換電路201A係設置於發送側。電壓電流轉 27 1285997 換電路201A具有：第1個PMOS電晶體群AP3、AP2、AP!、 AP〇、第 2個 NMOS電晶體群BN3、BN2、BN!、BN0、第 3個 NMOS電晶體群CW3、CW2、CWi、CW〇、反相器群IV〇〜IV3、 . 以及第1定電流源Vrefl。電壓電流轉換電路201A中，由電晶 · 5 體的組（BN〇、AP〇、CW〇)〜（BN3、AP3、CW3 )與第 1 · 定電流源Vrefl所組成之4組電流鏡電路係並聯地形成。 第1定電流源Vrefl係連接至電源端子。第1電晶體群 AP3、AP2、AP!、AP〇之各個中，源極端子係連接至第1定 電流源Vrefl。將2值電壓資料經由反相器群ιν〇〜IV3中之對 10 應者供給至閘極端子。第1電晶體群ΑΡ3、ΑΡ2、ΑΡχ、AP〇 之各個的汲極端子係連接至第2電晶體群BN3、BN2、BN!、 BN〇之對應者的汲極端子。第2電晶體群BN3、BN2、ΒΙ^、 BN〇之各個的閘極端子係連接至該汲極端子。第2電晶體群 BN3、BN?、BN!、BN〇的源極端子係接地。又，第2電晶體 !5群ΒΝ3、ΒΝ2、ΒΝι、BN〇之各個的閘極端子係連接至第3電 晶體群CW3、CW2、CW!、CWo之對應者的閘極端子。第3 電晶體群€^¥3、。\¥2、。\¥1、〇：\¥。的源極端子亦接地。其次， φ 第3電晶體群CW3、CW2、CW!、CW〇的汲極端子係連接至 作為共同資料傳送部之多值電流資料輸出線2〇2。如此，第 2〇 2電晶體群BN3、BN2、BN!、BN〇與第3電晶體群CW3、CW2、 CW〗、CWG之對應者的組構成電流鏡電路。 4組電流鏡電路中，由第3個pM〇s電晶體群cw3、 CW2、CW!、CW〇輸出具有1 ·· 2 : 4 : 8之電流比的電流。因 此，第3電晶體CW〗、CW2、CW3之各個係設定成具有能夠 28 1285997 輸出第3電晶體CW〇之2倍、4倍、8倍之電流値的閘極尺寸。 將2值電壓資料χ3、χ2、Χι、χ〇經由反相器群IV〇〜IV3分別 供應至第1電晶體群AP3、AP2、APi、AP〇的閘極端子。分 別供應至閘極端子的話，則流通第3電晶體群CW3、CW2、 5 CWi、CWQ的汲極端子的電流將被疊加，並以與zGXo+Zi! + 22X2 + 23XS成比例的16值電流資料從共同節點輸出至1條 配線的資料傳送線202。設置第1定電流源Vrefl係用以規定 流通於第2電晶體BN3、BN2、BN!、BN〇、以及與其分別對 應的第1電晶體群AP3、AP2、AP!、AP〇之電流的最大値。 10 又’電流比較電路2〇3A具有第2定電流源Vref2，其係由 第4個PMOS電晶體DP!、第5個PMOS電晶體群EP〇〜EP14、 以及閾値電流源群10〜所構成。將多值電流資料供應至第 4電晶體DPi的沒極端子。第4電晶體DPi的汲極端子與閘極 端子連接、源極端子係連接至電源端子。第5電晶體群Ep〇 15〜EPl4之各個中’閘極端子係連接至該汲極端子與第4電晶 體DPi的閘極端子，源極端子係連接至電源端子。第5電晶 體群EP〇〜ΕΡμ之各個的汲極端子係與閾値電流源群Iq〜Ii4 連接。閾値電流源群ι〇〜b係連接至第5電晶體群EP〇〜EPi4 的汲極端子與接地之間。如此，第4電晶體DPi與第5電晶體 20群£1>◦〜EPw之各個構成電流鏡電路。 第5電晶體群EN〇〜EN!4之各個第5電晶體群Ερ〇〜ΕΡι4 之各個的尺寸係設定成能夠與第4電晶體DPi流通相同電流 値的電流。完成將從資料傳送線2〇2供給至第4電晶體DP! 的16值電流資料進行15個複製的工作。其次，藉由將閾値 1285997 電流源I0〜I14與第5電晶體群EP◦〜ΕΡμ串聯配置，基於16 值電流資料與各閾値電流、町以得到與第5電晶體群ΕΡ0 EPU之各個的汲極端子分別比較之結果的15位元之2值電 流資料。在此，將與最大的閾値電流源比較的結果作為最 5高位位元MSB、與最小的閾値電流源比較的結果作為隶低 位位元LSB。 然而，如第6圖所示，閾値電流源群1〇〜114係設定成能 夠判別16值電流資料的邏輯「〇」至邏輯「15」的值。例如， 閾値電流源1〇係設定為能夠判別16值電流資料的邏輯「〇」 1〇與其以上（邏輯「1」到邏輯「15」）的値、閾値電流源11 係設定為能夠識別16值電流資料的邏輯「1」以下（邏輯〇」 以及邏輯「1」）及其以上（邏輯「2」至邏輯「15」）的値、 闕値電流源Ιμ係設定為能夠識別16値電流資料的邏輯「14」 以下（邏輯「0」至邏輯「14」）及其以上（邏輯「15」）的 15値。 電流電壓轉換電路201Α中，將以反相器群IV〇〜IV3將4 位元之2值電壓資料x〇至χ3反轉所得到的値供給至第1電晶 體群AP3、AP2、ΑΡρ AP〇的閘極端子。第3電晶體群cw3、 CW2、cwi、CW〇的汲極將從電流比較電路2〇3A之pM〇s電 20晶體DPl經由貧料傳送線202、與zOXo+yXi + zZXs+zSXs 總合成比例的16值電流資料吸入、將該電流資料供應至電 流比軏包路2〇3八。電流比較電路2〇3八的2値電流資料輸 出、藉由與第4圖相同構造的電流電壓轉換電路綱、轉換 為2值電壓貧料’並藉由計數電路綱將原來的4位元之綠 30 %壓資料X〇〜X3復原。又，在本實施例中，亦顯然可以將 萆7圖電流電壓轉換電路2〇4A應用於電流電壓轉換電路2〇4 中。 接著’説明應用本發明之資料傳送電路之第1應用例的 電子裝置。 第9圖係顯示將本發明的資料傳送電路應用於半導體 積體電路（LSI)間之多値資料傳送之電子裝置的第工應用 例。電子裝置具有··第HiILSI601、第Mg]LSI6〇2、與單一 資料輸出線605。第1個LSI601具有輸出電路603,其接收從 信號處理電路611與信號處理電路6n輸出之數位的4位元 資料、將其轉換為多值電流資料、並輸出至電流資料輸出 線605上。輸出電路603係與第4圖之電壓電流轉換電路2〇1 等效之電路。第2個LSI602具有：輸入電路604，其接收從 外部供給之多值電流資料、並將其轉換為數位之4位元資 料，與仏號處理電路612，其接收來自輸入電路6〇4的數位 之4位元資料、並進行邏輯演算。輸入電路6〇4係與第4圖的 電流比較電路203、電流電壓轉換電路2〇4、與計數電路2〇5 的組合為等效之電路。 第9圖係簡略地顯示第1個LSI601的資料輸出電路係輸 出電流、第2個LSI602的輸入電路6〇4係輸入電流之情況下 的系統構造。亦即’能夠從配置於第1個LSI601中之輸出電 路603，經由資料輸出線202、將多値化之電流資料傳送至 配置於弟2個LSI602中之輸入電路604、藉由更於第1個 LSI601中配置輸入電路604、更於第2個LSI602中配置輸出 1285997 電路3亦能夠在第丄個乙训的與第2個之間以双方 向傳送多値化的電流資料。 接著说明應用本發明之資料傳送電路之第2應用例㈤ · 電子裝置。 · 5 第1GKI係顯示將本發明的資料傳送電路應用於半導冑 · 積體電路（LSI)間之多値資料傳送之電子裝置的第2應帛 例。電子裳置具有：第_LSI6〇6、第·αΐ6〇7、與資料 輸出線605。第1個腿06具有輸出電路608,其接收從信號 處理電路611與信號處理電路611輸出的數位之4位元資 鲁 10料將其轉換為多值電流資料、並輸出至電流資料輸出線 20之上。輸出電路6〇8係與第8圖之電壓電流轉換電路斯a 等效之甩路。第2個LSI607具有輸入電路6〇9，其接收從外 部供給的多値電流資料、並將其轉換為數位之4位元資料； 與U虎處理電路612,其接收來自輸入電路6〇9之數位之4位 15元資料、並進行邏輯演算。輸入電路609係第8圖之電流比 較包路203八、電流電壓轉換電路2〇4、與計數電路2〇5的組 合為等效之電路。也可以使用第7圖所示之電流電壓轉換冑 φ 路204A來取代電流電壓轉換電路2〇4。 第1〇圖係顯示第2應用例之LSI之一部分的方塊圖。在 20此係簡略地顯示第H@LSI606的資料輸出電路_係輸入電 流、第2個LSI607的輸入電路609係輸出電流之情況下的系 統構造。亦即，配置於第中的輸出電路6〇8係從 ， 貧料線202吸入電流資料，而配置於第2個1^16〇7中的輸入 ， 電路609係將電流資料吐出至資料線2〇2。第糊所示之第2 32 1285997 應用例中’除了將請所示之輸㈣輸以輸出電路娜 取代、將第9圖的輸入電路_以輸入電路咖取代 係 與第9圖為相同之構造。 如此，能夠將多值化之電流資料從第1個LSI606傳送至 5第2個LSI607。藉由於第議中再配置輸入電路⑼9、 於第2個LSI607中再配置輪出電路_，亦能夠於第⑽ LS祕與第2個LSI術之間以双方向傳送多值化之電流資 料。 爪、

接著，説明應用本發明之資料傳送電路之第3應用例的 10 電子裝置。

第11圖係顯示將本發明的資料傳送電路應用於電子機 器間之多俊資料傳送之電子裝置的第3應用例。電子系統具 有：第1電子機器斯、第2個電子機器观、與資料輪出線 7〇5。釘電子機器701係電視頻道選擇器、第2個電子機器 15係顯未裝置。第1子機器7〇1具有頻道選擇部7ιι與輸出; 路期。能夠從輸出電路703將多値化電流資料經由資料線 7〇5傳送至配置於第2個電子機器7〇2中的輸入電路7〇4。第2 個％子機盗702具有輸入電路7〇4與顯示部712。輸入電路 7〇4接收來自第1電子機器701經由外部資料線7〇5供給之多 2〇値化電流資料、將其轉換為數位資料、並輪出至顯示部 712。如此，可以顯示多値化資料。在此，輪出電路7〇3係 相虽於第4圖之電壓電流轉換電路2〇1、輸入電路7〇4係相當 於第4圖之電流比較電路203、電流電麼轉換電路、與計 數電路205。 33 1285997 接著’兹參照第12圖説明應用本發明之資料傳送電路 之第4應用例的電子裝置。 第12圖係具備本發明之輸出電路的電視頻道選擇器的 · Μ 方塊圖。當以1條接收天線接收電視放送的影像以及聲音電 5波時’以頻道選擇部720從複數之電視電波之中選擇欲接收 · 的頻道電波、進行高頻放大、超外差（SUperheter〇(Jyne )檢 波、取出聲音中間頻率與影像中間頻率。習知頻道選擇器 的主要機能係此頻道選擇部720的功能。然而，第12圖所示 之電視頻道選擇器係進行數位輸出的頻道選擇器，故更具 鲁 10有· Y/C分離電路721、A/D轉換電路722、同步信號控制 電路723、與輸出電路724。在此，輸出電路7〇3係相當於第 4圖的電壓電流轉換電路2〇1。 從頻道選擇部720輸出的影像中間頻率（類比影像信 號）被分解成Y/C分離電路721中RGB各色的輝度信號、 15於A/D轉換電路722中被轉換為RGB各色的數位信號。以 輸出電路724將此RGB的數位信號轉換為多値電流資料、並 輸出至外部。另一方面，同步信號控制電路723偵測影像中 _ 間頻率中所包含的同步信號、以其作為基準而產生數位同 步h说以及資料時鐘信號、並輸出至外部。又，亦能夠將 20數位同步信號與RGB的數位信號同時轉換為多值電流。藉 此’能夠減少電子機器間之介面線的數量。再者，亦能夠 售 將RGB的數位信號，而非RGB之個別的多値電流資料、轉 換為一個多值電流資料。藉此，能夠將信號線從3條減少為 · 1條。 34 1285997 第13圖為應用本發明之輸人電路之第5應用例的顯示 裝置的方塊圖。在此，以電漿顯示為例説明之。電聚顯示 裝置係由數位信號處j里㈣電路731與面板部乃2所構成。 數位信號處S㈣電路731係由輸入電路乃4、框記憶體 5 °己丨心體控制％路736、與驅動器控制電路737所構成。 輸入電路734接收資料時鐘信號與RGB之個別的多值電流 貝料。多值電流資料中亦包含垂直同步信號、水平同步信 號。輸入電路734係與資料時鐘信號同步，對多值電流資料 進行電流電壓轉換。輸人電路734係相當於第4圖之電流比 10較電路203、電流電壓轉換電路2〇4、對計數電路2〇5。對多 值電流資料進行電流電壓轉換的方法係藉由於本專利說明 書中所説明之方法。將垂直同步信號、水平同步信號分配 二由已轉換之RGB各m位元所形成之3xm位元之2値電壓資 料的任一個。在此，輸入電路™從RGB之多值電流資料將 15 RGB各m — i位元的數位資料信號與垂直同步信號、水平同 几遽再生成。數位資料信號被轉換為顯示資料，其係使 用框記憶體735、記憶體控制電路736、依照垂直同步信號、 水平同步信號，而於面板部732顯示的形式，其並被傳送至 面板部732。驅動器控制電路737係對應於被傳送至面板部 732夕的顯示資料，而控制面板部加。在供給至輪入電路％ 之^值電流資料的像素構造與面板部732的像素構造不同 =情況τ，也藉由框記憶體735、記憶體控制電路736進行 影像袼式的轉換。 面板部732具有：pDP面板75〇、驅動掃瞄電極之掃嘴 35 1285997 驅動器738、驅動資料電極之資料驅動器739、供給脈衝電 壓至PDP面板750以及掃瞄驅動器738的高壓脈衝電路 74(^PDP面板750的構造為：具有配置成136Μ@χ768個的 像素。PDP面板750中，藉由掃瞄驅動器738控制掃瞄電極、 · 5貝料驅動器739控制資料電極，故能夠控制此等像素中之預 : 定像素的點亮或不點亮，而能進行所需的顯示。 此第5應用例的顯示裝置中，藉由資料時鐘信號與rgb 個別的多値電流資料，而能夠連接作為顯示資料之源極的 私子機态。然而，在有複數顯示模式的情況下，必需有用 馨 10以控制顯不模式的控制信號。此控制信號亦顯然能夠以多 值電流資料傳送。 又弟η圖中，為了簡略而將資料時鐘信號省略。其 他的實施例中，資料時鐘信號也是必要的，但均為了簡化 而將其省略。 第14圖係顯示應用本發明之輸出電路之第6應用例的 们人包恥的方塊圖。演算部8〇1係具有習知之個人電腦之機 此的電路°卩。從演算部801將顯示用RGB數位資料3xk位元 _ 化為2以上之整數）、垂直同步信號1位元、水平同步信號1 位元與資料時鐘；!位元供給至輸出電路8〇2。輸出電路8〇2 2〇將R之數位資料k位元加上垂直同步信如位元的ω位元之 2值電壓資料轉換為R之多值電流資料、G之數位資料k位元 加f水平同步信號1位元的k+Ι位元之2值電壓資料轉換為g 之夕值電机貝料、B之數位資料k位元加上虛設信號丄位元的 k+Ι位tl之2值電壓資料轉換為B之多値電流資料。將w位 36 1285997 元之數位資料轉換為多值電流資料之方法係藉由本發明之 輸出電路中的電壓電流轉換方法。如此，將已轉換的RGB 各多值電流資料與1位元之資料時鐘輸出至個人電腦的外 部。 5 輸出電路802係相當於第4圖之電壓電流轉換電路 201。然而，第14圖中，雖然為了簡化而將輸入表示為數位 之4位元輸入，然而，實際上其通常係4位元以上的位元所 構成。又，雖然為了簡化而僅以1系統表示電壓電流轉換電 路，然而RGB各1系統是必需的。 10 如此，藉由將個人電腦的顯示資料以RGB之各多值電 流資料與1位元之資料時鐘輸出、來取代習知之類比RGB信 號的輸出而能夠進行與第4實施形態之電視頻道選擇器相 同信號形式的資料傳送。亦即，能夠將作為顯示裝置之介 面的個人電腦中習用之類比RGB信號、與在包含電視之視 15 頻機器中習用之影像中間頻率（類比影像信號）統合在RGB 各多值電流資料與1位元之資料時鐘之中。 接著，説明應用本發明之資料傳送電路之第7應用例的 彩色PDP模組。茲參照第15圖説明在與電漿顯示等顯示裝 置之界面中使用多値電流資料的例子。舉例而言，彩色電 20 漿顯示（以下簡稱為彩色PDP)模組之代表性資料驅動器 動作電壓為：輸入信號5V、輸出信號70V。 第16圖顯示將資料驅動器作為256位元輸出4相輸入使 用之習知廣角XGA (W — XGA ; 1365x768像素）彩色PDP 模組4的構造。如第16圖所示，習知之彩色PDP模組4中， 1285997 數位#號控制電路上之超大型積體電路中，係進行使用 3.3V以下之低電壓信號的影像信號處理動作，於數位信號 處理板1之輸出段中昇壓至5.0V信號、並發送至資料驅動器 2。資料驅動器將1條線（ 1365像素）分的資料同時輸出到 電漿面板。因此，WXGA面板中，必需要有16個（1365χ3 【RGB分別1像素】/256=16) 256位元的輸出資料驅動器 2 〇 10 15 20 各資料驅動器2分別具有：4條影像輸入信號（_) 1條時鐘輸人信號（CLK)，m閃鎖致能輸人信號αΕ) 合計6條的信號線。因此，從數位信號處理板说出至資_ 驅動器2的信號線3的數量為6χ1㈣6條。在此，資料㈣ 器2具有：暫存器、以及將電壓轉換（放大）的位準轉換1 路與高電壓輸出緩衝器。將與傳送時鐘信朗步、從別 信號處理板1傳送之影像㈣㈣供給至此資料驅動器2 將影像資料信號保存在資料驅動器2的暫存器中、與閃鎖】 能信號的輸入同步後、送至位準轉換電路。供給至帅 動器2的信號全部為5.GV振幅；H 至位準轉換電路為止的部分（包含暫存ϋ)魏電壓如 部21 ;於該低電壓動作部21中，係以咖振幅進行處理 ^，位準轉換電路係該電壓轉換部22、其將5·嶋幅的 :大到7嶋幅。又，資料驅㈣中，位準轉換電路, 後的朽（包含高電壓輪出緩衝器）係高電壓動作部。」 :準轉換路輪出的高電壓信號係經由高電壓輸出緩衝 ； 位準轉換電路+高電壓輪出緩衝器係以數

38 1285997 符號23表示），而輸出至PDP面板5〇。 第15圖中顯示在第16圖之習知技術中採用本發明之多 値電流資料傳送方式的例子。如第15圖所示，數位信號 控制電路上的資料傳送電路801具有記憶體電路811與輸出 5電路812。記憶體電路中，將以數位之2値串列資料供給的 信號分割為16個256位元輸出資料驅動器8〇2用者、並分配 為4位元χΐ6方塊的資料。到此為止係與第7圖的例子為相同 的動作。將此4位元之資料分別輸入至16個輸出電路812。 輸出電路812係進行本發明之電壓電流轉換的電路，將2值 10電壓的4位元輸入轉換為16値之多值電流資料。亦即，習知 係將4條影像輸出信號分別輸入至輸出資料驅動器；然而在 本發明中，係僅將1條之16値多値電流資料輸入至輸出資料 驅動器。與第16圖所示之情況相同，需要其它的信號。因 此’加上1條時鐘輸入信號（CLK)、與1條閂鎖致能輸入信 15 號（LE)，合計具有3條信號線。因此，從資料傳送電路801 輸出至資料驅動器802之信號線的數量為3x16 = 48條，與第 16圖的習知方式相比其數量減半。 第7應用例之資料驅動器802與第15圖之資料驅動器2 的不同點為：於輸入段中具有輸入電路821。輸入電路821 20係具有本發明之電流比較電路、電流電壓轉換電路、與計 數電路的輪入電路，其從16値之多值電流資料將2值電壓的 4位元再生成。2值資料再生成之後的資料驅動器802的動作 係與第16圖的習知例相同。亦即，資料驅動器802具有暫存 器822、將電壓轉換（放大）的位準轉換電路823、與高電 39 1285997 壓輪出緩衝l§824、再生成2值電壓的影 暫存器822中、與_致能信號的輸人同步、、=號保存於 電路823、並經由高電壓輸出緩衝 如上所述，本發明的資料傳送方法以及電路不易受至, 發送側中雜訊㈣響。又，本發明的資料傳送方法以及電 路為了從2值電壓資料轉換為多值電流資料所需要的硬體 量較習知的電路者少。再者，本發明的資料傳送方法以及 10

電路在接收純習知電路更快速地從多值電歸料進行原 來的2值電壓資料之復原。 【圖式簡單說明】 第1圖係顯示包含電漿顯示面板之第1習知例之數位影 像處理裝置之構造的方塊圖。 第2圖係顯示第2習知例之資料傳送系統之構造的方塊 15 圖。

第3圖係顯示本發明之資料傳送電路之構造的方塊圖。 第4圖係顯示依照本發明第1實施例之資料傳送電路之 詳細的電路構造的電路圖。 第5圖係顯示依照本發明第2實施例之資料傳送電路之 20 電路構造的電路圖。 第6圖係顯示閾値電流源與μ值電流資料之邏輯関係 的圖。 第7圖係顯示依照本發明第3實施例之資料傳送電路之 電路構造的電路圖。 40 1285997 第8圖係顯示依照本發明第4實施例之資料傳送電路之 電路構造的電路圖。 第9圖係顯示將本發明應用於電子裝置之第1應用例的 電路圖。 5 第10圖係顯示將本發明應用於電子裝置之第2應用例 的電路圖。 第11圖係顯示將本發明應用於電子裝置之第3應用例 的電路圖。 第12圖係顯示將本發明應用於電子裝置之第4應用例 10 的電路圖。 第13圖係顯示應用本發明之電子裝置之第5應用例之 頻道選擇器的電路圖。 第14圖係顯示應用本發明之電子裝置之第6應用例之 個人電腦的電路圖。 15 第15圖係顯示應用本發明之多値電流資料傳送方法之 彩色PDP模組之電路構造的電路圖。 第16圖係顯示應用習知之資料驅動器之廣角X G A彩色 PDP模組之電路構造的電路圖。 【主要元件符號說明】 1.. .數位信號處理板 2.. .貢料驅動為 3.. .信號線 4···彩色PDP模組 21.. .低電壓動作部 22.. .電壓轉換部 23…位準轉換電路+高電壓輸 出緩衝器 50.. .PDP 面板 101·.·電壓電流轉換電路 41 1285997 102···資料傳送部 103.. .電流比較電路 104.. .電流電壓轉換電路 105···計數電路 201.··電壓電流轉換電路 201A···轉換電路 202··.資料傳送部 203.. .電流比較電路 203A··.電流比較電路 204…電流電壓轉換電路 204A...電流電壓轉換電路 205···計數電路 301.. .電壓電流轉換電路 302.. .資料傳送線 303…電流比較電路 304…電流電壓轉換電路 305…計數電路 305—1〜305—4…輸入AND電路 306、307···OR電路 501···影像處理LSI 502…匯流排配線 503.. .驅動器 504.. .電漿顯示面板 601···内部電路（第2圖） 601···第 1個LSI (第9圖） 602.. .DA轉換器（第2圖） 602···第2個LSI (第9圖） 603.. .PMOS電晶體（第2圖） 603···輸出電路（第9圖） 604···資料線（第2圖） 604···輸入電路（第9圖） 605···電流鏡電路（第2圖） 605···資料輸出線（第9圖、10) 606.. .AD轉換器（第9圖） 606···第 1個LSI (第 10圖） 607···内部電路（第2圖） 607···第2個LSI (第 10圖） 608…輸出電路 609.. .輸入電路 611…信號處理電路 612…信號處理電路 701…第1電子機器 702…第2個電子機器 703…輸出電路 704···輸入電路 705…資料輸出線 711.. .頻道選擇部 712···顯示部

42 1285997 720.··頻道選擇部 801···演算部（第14圖） 721...Y/C分離電路 801···資料傳送電路（第15圖） 722...A/D轉換電路 802···輸出電路（第I4圖） 723...同步信號控制電路 802···資料驅動器（第15圖） 724…輸出電路 811.··資料傳送電路 731…數位信號處理控制電路 812…輸出電路 732.··面板部 821··.輸入電路 734…輸入電路 822···暫存器 735...框記憶體 823...位準轉換電路 736...記憶體控制電路 824...高電壓輸出緩衝器 737...驅動器控制電路 850...PDP 面板 738…掃瞄驅動器 Vrefl…第1定電流源 739…資料驅動器 Vref2…第2定電流源 740.η高壓脈衝電路 Vref3···第3定電流源 750...PDP 面板 Χ^ΧγΧρΧο···資料 43

Claims (1)

1285997 十、申請專利範圍： 1. 一種資料傳送方法，係用於數位影像處理裝置中，該資 料傳送方法包含： · 將η位元（η為2以上之整數）之第1個2值電壓資料 _ 5 轉換為2η値之多値電流資料的步驟； ‘ 經由單一資料線傳送該多值電流資料的步驟； 將該資料線上之該多值電流資料轉換為（2η—1) 位兀之2值電流貢料的步驟， 將該（2η— 1)位元之該2值電流資料轉換為（2η— 1) · 10 位元之第2個2值電壓資料的步驟；與 從該（2η—1)位元之該第2個2值電壓資料將該η位 元之該第1個2值電壓資料復原的步驟。 2. —種資料傳送電路，係用於數位影像處理裝置中，該資 料傳送電路包含： 15 電壓電流轉換電路，用以將η位元（η為2以上之整 數）之第1個2值電壓資料轉換為2η値之多值電流資料； 單一資料傳送線，用以傳送該多值電流資料； ® 電流比較電路，用以將該資料傳送線上之該多值電 流資料轉換為（2η — 1)位元之2値電流資料； 20 電流電壓轉換電路，用以將該（2η—1)位元之該2 值電流資料轉換為（2η—1)位元之第2個2值電壓資料； ^ 與 計數電路，用以從該（2η—1)位元之該第2個2値 電壓資料將該η位元之該第1個2値電壓資料復原。 44 1285997 3. 如申請專利範圍第2項之資料傳送電路，其中： 該電壓電流轉換電路藉由產生與對應於該η位元之 各位元的値21 (i為0以上η — 1以下的整數）成比例的電 . 流，並將所產生之電流疊加之方式，而將具有與該η位 ， 5 元之該第1個2值電壓資料成比例之電流値的該2η値的 t 該多値電流資料輸出到該資料傳送線上。 4. 如申請專利範圍第2項之資料傳送電路，其中： 該電流比較電路將該多値電流資料展開為（2η — 1) 位元，在該（2η—1)位元之各個中，依照該多値電流 ® 10 資料的電流値是否大於所對應的閾値電流而決定那個 位元之邏輯値，將如此而決定其位元之邏輯値的該（2η —1)位元的2值電流資料輸出。 5. 如申請專利範圍第2項之資料傳送電路，其中： 該電流電壓轉換電路將該（2η—1)位元之該2値電 15 流資料依位元單位轉換為該（2η—1)位元之該第2個2 值電壓資料。 6. 如申請專利範圍第2至5項中任一項之資料傳送電路，其 ® 中： 該計數電路具有一邏輯電路，其將（2η—1)位元 20 之該第2個2值電壓資料輸入，並基於具有邏輯「1」的 位元位置，而將該第1個2值電壓資料復原。 ^ 7. 如申請專利範圍第3項之資料傳送電路，其中： 該電壓電流轉換電路具有第1電路群，其係對應於 該η位元而並聯設置；且 45 1285997 該第1電路的各個產生與該η位元中之對應的位元 相對應的値f (i為0以上η —1以下的整數）成比例的電 流。 · 8. 如申請專利範圍第7項之資料傳送電路，其中： ， 5 該弟1電路的各個具有· 第1電晶體，其源極端子係連接至電源端子或接地 端子，而閘極端子係與汲極端子連接； 第2電晶體，其閘極端子係受供應以來自外部之該η 位元中之該對應位元的第1個2值電壓資料，且其汲極端 · 10 子係連接至該第1電晶體的汲極端子；與 第3電晶體，其源極端子連接至該電源端子或該接 地端子，而其閘極端子連接至該第1電晶體之該閘極端 子；且 該電壓電流轉換電路更具有一第1定電流源，其連 15 接至該第1電路之各個的該第2電晶體的源極端子與該 接地端子或該電源端子之間；且 該第1電路之各個的該第3電晶體的汲極端子係共 β 同地連接至該資料傳送線。 9. 如申請專利範圍第8項之資料傳送電路，其中： 20 各個該第1電路之該第3電晶體的閘極尺寸係設定 為具有按照從外部供給之η位元的該第1個2値電壓資 g 料，而與21成比例的輸出電流値。 % 10. 如申請專利範圍第4項之資料傳送電路，其中： ' 該電流比較電路具有電路群對應於該（2n — 1)位 46 1285997 元而並聯設置的第2電路群；且 該第2電路之各個於該多值電流資料的電流値大於 對應之閾値電流時，將對應之位元的邏輯値設定為 - 「1」。 5 11.如申請專利範圍第10項之資料傳送電路，其中： > 該電流比較電路具有：第4電晶體，於其汲極接收 該多值電流資料、其閘極端子係連接至該汲極、且其源 極端子係連接至接地端子或電源端子；與該第2電路 群，且 鲁 10 該第2電路之各個具有： 第5電晶體，其閘極端子係與該第4電晶體的閘極端 子連接，而其源極端子係連接至共同的接地端子或共同 的電源端子；與 第2定電流源，其連接於該第5電晶體的汲極端子對 15 電源端子或接地端子之間，並有該閾値電流流過；且 該電流比較電路，從LSB(最低位位元）到與該閾値 電流對應之位元，將邏輯値係設定為「1」的該（2n—l) 零 位元之該第2個2值電流資料輸出。 12.如申請專利範圍第11項之資料傳送電路，其中： 20 該弟2定電流源係依預定的段早位流通不同的該 (2n—1)之閾値電流；且 _ 該電流比較電路將（2n—l)位元的2值電流資料輸 出，其中，與最大的閾値電流對應之位元為MSB(最高 位位元），而與最小的閾値電流對應之位元為該LSB(最 47 1285997 低位位元）。 13. 如申請專利範圍第5項之資料傳送電路，其中： 該電流電壓轉換電路具有第3電路群，其係分別對 應於該2値電流資料之該（2n—l)位元而並聯設置；且 5 各個第3電路將該（2n—l)位元之該2值電流資料 之對應的位元轉換為（2n — 1)位元之第2個2値電壓資 料之對應的位元。 14. 如申請專利範圍第13項之資料傳送電路，其中： 該電流電壓轉換電路具有：第3定電流源與該第3電 10 路群； 該第3電路之各個具有： 第6電晶體，其具有：連接至共同的電源端子或共 同的接地端子的源極端子；與連接至汲極端子的閘極端 子；與 15 第7電晶體，其具有：閘極端子，其輸入該（2n—l) 位元中之對應之位元的該2値電流資料；源極端子，其 與該第3定電流源連接；與汲極端子，其連接至該第6電 晶體之該汲極端子。 15. 如申請專利範圍第6項之資料傳送電路，其中： 20 該計數電路具有邏輯電路，其在該（2n—l)位元 之該第2個2値電壓資料之全部的位元的邏輯為「0」的 情況下，將全部的位元為邏輯「〇」的該η位元之該第1 個2值電壓資料復原，並從該（2η—1)位元之該第2個2 值電壓資料的LSB，將與邏輯「1」之位元之數量的2進 1285997 位數對應的該η位元之該第1個2値電壓資料復原。 16·如申請專利範圍第15項之資料傳送電路，其中： 該計數電路具有低位側3位元用之位元判定電路， 其中： · 該位元判定電路具有： 第1個3位元輸入AND電路，在該低位3位元為邏輯 「工」時，將邏輯「1」輸出； 第2個3位元輸入AND電路，在只有第3位元為邏輯 「工」時，將邏輯「1」輸出；與 OR電路，其計算該第1個3位元輸入AND電路之輪 出與該第2個3位元輸入AND電路之輸出的邏輯和。 17· 一種輸出電路，具有： 輸入部，其輸入η位元（η為2以上之整數）之2値電 壓資料Xi (i為〇以上、η— 1以下的整數）；與 電流鏡電路群，其輸出與21成比例的電流値，其中： 藉由將該電流鏡電路群之輸出電流相疊加，以產生 依照該2值電壓資料Xi而與S2iXi成比例的電流値。 18· ~種輸出電路，具有： 輸入部，其輸入!!位元（!!為2以上之整數）之2值電 壓貪料Xi (i為〇以上、η—1以下的整數）； 弟1¾晶體，其係相對於該2值電壓資料Xi之該^立 %之各位70而設置，並具有··連接至電源端子或接地端 、原極i而子、與相互連接之閘極端子與沒極端子； 第2電晶體，其係相對於該各位元而設置，並具有： 49 1285997 閘極端子，可受供應該2值電壓資料Xi ;及汲極端子， 連接至該第1電晶體之汲極端子； 第3電晶體，其係相對於該各位元而設置，並具有： · 源極端子，連接至電源端子或接地端子；閘極端子’連 5 接至該第1電晶體之閘極端子；及汲極端子，連接至多 ‘ 值電流資料輸出線；與 定電流源，其係相對於該η位元而設置，並連接至 該第2電晶體之源極端子與該接地端子或該電源端子之 間；且 ⑩ 10 該輸出電路將具有依該2值電壓資料Xi而與E2iXi成 比例之電流値的多值電流資料輸出至該多值電流資料 輸出線。 19. 一種輸出電路， 具有第1電晶體至第3電晶體的組，其中：第1電晶 15 體至第3電晶體係分別對應於從外部供給之η位元（η為2 以上之整數）之2值電壓資料Xi(i為0以上、η—1以下的 整數）之該η位元而並聯配置，且 胃 該第1電晶體以及該第3電晶體之源極端子係連接 至共同的電源端子或共同的接地端子，該第2電晶體之 20 源極端子係連接至共同的定電流，該第3電晶體的汲極 端子係連接至共同之多値電流資料線，並依該2值電壓 _ 資料Xi，而將與成比例的電流値輸出至該共同之多 1 值電流資料輸出線。 20. 如申請專利範圍第19項之輸出電路，其中： 50 1285997 該第3電晶體之尺寸係設定為具有按照該2值電壓 資料Xi，而與士成比例之輸出電流値。 21. —種輸入電路，具有： ， 電流比較電路；與 ^ 5 電流電壓轉換電路，其中： ‘ 該電流比較電路具有： 輸入部，其輸入2n値（η為2以上之整數）之單一之 多値電流資料； (2η—1)個獨立的電流鏡電路，該多值電流資料 · 10 被展開至該（2η—1)個電流鏡電路；與 (2η— 1)個閾値電流源，將對應於該多值電流資 料之該2η値的閾値電流分別供應至該（2η—1)個電流鏡 電路中； 基於該（2η — 1)個電流鏡電路之各個的電流驅動 15 能力、與來自該（2η—1)個閾値電流源中之對應電流 源的該閾値電流，而輸出（2η—1)位元中之對應之位 兀的2値電流貢料，且 $ 該電流電壓轉換電路將該（2η — 1)位元之該2值電 流資料轉換為該（2η — 1)位元之2値電壓資料。 20 22.如申請專利範圍第21項之輸入電路，其中： 該電流比較電路具有： ^ 第4電晶體，其係對應於該（2η — 1)位元之各位元 而設置，並具有：汲極端子，可受供應該多值電流資料； 閘極端子，連接至該汲極端子；及源極端子，連接至共 51 1285997 同的接地端子或共同的電源端子； 第5電晶體，其係對應於該各位元而設置，並具有： 閘極端子，與該第4電晶體之閘極端子連接；及源極端 * Mr 子，連接至該共同的接地端子或該共同的電源端子；與 β 5 定電流源，其係對應於該各位元而設置，並連接至 # 該第5電晶體的汲極端子與該共同的電源端子或該共同 的接地端子之間。 23. —種輸入電路，具有： 電流比較電路；與 ® 10 電流電壓轉換電路；且 該電流比較電路具有： 第5電晶體，其係相對於從外部供給的2η値（η為2 以上之整數）之單一之多值電流資料輸入而並聯配置； 與 15 閾値電流源之（2η—1)個的組，用以輸出為了判 別該多値電流資料所使用之閾値電流，其中： 該電流比較電路中’該第5電晶體之源極端子係連 接至共同的接地端子或共同的電源端子，該閾値電流源 係連接至共同的電源端子或共同的接地端子，且該該電 20 流比較電路基於該多値電流資料與來自該閾値電流源 的該閾値電流而輸出（2η—1)位元之2值電流資料；且 該電流電壓轉換電路將該（2η—1)位元之該2值電 流資料轉換為該（2η—1)位元之2值電壓資料。 24. 如申請專利範圍第23項之輸入電路，其中： 52 1285997 該電流比較電路依據該第5電晶體岐極電流與該 閾値電流源之該閾値電流，而彳貞測該（^―丨）位元中 之對應於❹㈣^料之位元，並將以對應於最大之 閾値電流之位元作為最高位位元的該（”一工）位元之 5 該2值電流資料輸出。 25·如申請專利範圍第21項之輸入電路，其中： 該電流電壓轉換電路具有： (η)個電路部，其對應於該（2n—”位元之 該2値電流資料輸入而並聯配置，其中· 10 該（2^1)個電路部之各個具有第6電晶體以及第 7電晶體； 6電晶體之源極端子係連接至共同的電源端子或共 同的接地端子、該第6電晶體之閑極端子係與没極端子 連接； 15 η該第7電晶體之源極端子係連接至第3定電流源，該 位7〇中之對應之位元之該2値電流資料輸入至 該第7電晶體之閘極端子，從與該第7電晶體之汲極端子 連接的該第6電晶體之沒極端子輸出該對應之位元的該 2值電壓資料。 20 26·如申凊專利範圍第25項之輸入電路，其中： η該第3定電流源設定成：相對於該祕電流資料之該 (2 一 1)位元之各個，將具有邏輯「〇」或Γι」之電 壓位準的該2值電壓資料輸出；且 該電流電壓轉換電路將以對應於最高位位元之2値 53