JP2000184349A

JP2000184349A - 信号伝送方法及び信号伝送装置

Info

Publication number: JP2000184349A
Application number: JP10359350A
Authority: JP
Inventors: Shigeyuki Yamashita; 重行山下
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-12-17
Filing date: 1998-12-17
Publication date: 2000-06-30

Abstract

(57)【要約】【課題】送信側で、情報源から供給される並列ディジ
タル信号を直列ディジタル信号に変換し、スクランブラ
ーでスクランブルした後、送信器を通して、伝送系に送
り出し、受信側では、受信器によりこの直列ディジタル
信号を受信して、デスクランブラーでデスクランブルし
た後、直列・並列変換して出力する信号伝送方法におい
て、情報源から特定のフラットフィールドパターンが入
力された時にもクロック再生や信号再生に不利なパター
ンを発生させないようにすること。【解決手段】或る時点のスクランブラーのレジスタ値
と、次の有効ビデオ信号を検出し、レジスタ値が全てゼ
ロであり、かつ、次の有効ビデオ信号が或る特定の符号
パターンの信号である場合に、最上位のレジスター値を
強制的に１に設定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は信号伝送方法及び装
置に関し、特に送信側でディジタル信号をスクランブル
して送信し、受信側でデスクランブルして受信するよう
になしたディジタル信号の伝送方法及び装置に関する。

【０００２】

【従来の技術】情報源から供給されるビット並列ディジ
タル信号をビット直列ディジタル信号に変換しスクラン
ブルして、電気信号として同軸ケーブルやツイステッド
ペア線を介して伝送するか、光信号に変換して光ファイ
バーを介して伝送し、受信側で受信したビット直列ディ
ジタル信号をデスクランブルした後ビット並列ディジタ
ル信号に変換し復号する信号伝送方式が既に開発されて
おり伝送規格ができている。

【０００３】映像データの伝送方式としては、Ｄ１，Ｄ
２，ＨＤＴＶ等の伝送規格があり、図９に１１２５／６
０方式ＨＤＴＶ信号のビット直列インターフェース規格
を例示する。この伝送規格においては、同図（ａ）に示
すとおり、ディジタル・ビデオデータは、輝度信号
（Ｙ）と色差信号（Ｐｂ／Ｐｒ）をそれぞれ１０ビット
（又は８ビット）で量子化し、ライン番号順に、タイミ
ング基準信号ＳＡＶ（Start of Active Video:有効ビデ
オ信号開始）−＞ディジタル有効ライン−＞タイミング
基準信号ＥＡＶ（End of Active Video:有効ビデオ信号
終了）−＞ライン番号データ−＞誤り検出符号データ−
＞補助データ／未定義ワードデータの順に時系列に並べ
られている。

【０００４】なお、図９に示すとおり、有効ビデオ信号
終了ＥＡＶ、ライン番号データ、誤り検出符号データ、
補助データ／未定義ワードデータ、有効ビデオ信号開始
ＳＡＶの期間は映像信号が無いブランキング期間であ
り、この期間に上記のような制御用の信号がおかれてい
る。

【０００５】タイミング基準信号ＳＡＶ，ＥＡＶの４ワ
ードのうち、最初の３ワード３ＦＦ（Ｙ），０００
（Ｙ），０００（Ｙ）はワード同期や水平同期を確立す
るためのものであり、最後の１ワードＸＹＺ（Ｙ）は同
一フレームの第１フィールドと第２フィールドを識別し
たり、ＳＡＶやＥＡＶを識別するためのものである。

【０００６】図９（ａ）の輝度信号Ｙと色差信号Ｐｂ／
Ｐｒを図９（ｂ）に示すように、送信側でＰｂ／Ｐｒ，Ｙ，Ｐｂ／Ｐｒ，Ｙ，Ｐｂ／Ｐｒ，Ｙ、の順に多重し、並列／直列変換し、スクランブルして電
気又は光信号に変換して送信する。受信側では、逆の順
序で変換して信号を再生する。

【０００７】次に、上記の信号伝送方式に用いられるス
クランブラー、デスクランブラーについて説明するが、
その前に先ず、信号伝送系のモデルについて簡単に説明
する。図１０に図示するように、信号伝送系は、情報源
から入力Ｂ０１に送られてくる信号を送信側の符号器Ｂ
０２で符号化し、伝送系Ｂ０３（または記録系）を経て
受信側に伝送し、受信側の復号器Ｂ０４で復号して出力
Ｂ０５に出力信号を出す。その際、伝送系Ｂ０３（また
は記録系）では雑音等の誤りを生じ、これが伝送信号に
混入した状態で受信側に達する。従って受信側ではその
誤りを検出し、必要に応じて訂正する。

【０００８】一般に、情報源から供給される２値のｎビ
ット・ディジタル信号ａ_n-1ａ_n-2・・・ａ₁ａ₀ 但しａ_i＝１ｏｒ０をｎ−１次の多項式で表すとＷ（ｘ）＝ａ_n-1ｘ^n-1＋ａ_n-2ｘ^n-2＋・・・＋ａ₂ｘ²＋ａ₁ｘ¹＋ａ₀ で表すことができる。

【０００９】この多項式において、ｘの次数が符号シン
ボルの位置（２進桁、即ちデノミネータ）を表し、係数
ａ_iの値（１又は０）が対応する符号シンボルの値（ニ
ューメレータ）を表している。ここで、次数の高い方が
信号の順位としては上位である。従って、ビット直列に
表した場合に時間的に早い時期に現れる値（１又は０）
である。例えば、入力ディジタル信号が符号語１０１０
１１００で表されているとき、この信号は下記の多項式
で表される。Ｗ（ｘ）＝ｘ⁷＋ｘ⁵＋ｘ³＋ｘ²

【００１０】信号Ｗ（ｘ）を１ビット遅延回路に入力す
ると、その遅延回路の出力に各桁が１ビットずつ遅れた
信号Ｗ（ｘ）ｘ^-1が現れる。この信号Ｗ（ｘ）ｘ^-1と元
の信号Ｗ（ｘ）を加算器の入力に印加すると出力にＷ
（ｘ）（１＋ｘ^-1）が出力される。説明を分かり易くす
るために１ビット進めた信号Ｗ（ｘ）ｘが入力するもの
とすれば、この時の加算器の出力は下記の式で表され
る。Ｘ（ｘ）＝Ｗ（ｘ）ｘ（１＋ｘ^-1）＝Ｗ（ｘ）（ｘ＋１）・・・（１）式（１）から明らかなとおり、Ｘ（ｘ）はＷ（ｘ）と
（ｘ＋１）の積である。（ｘ＋１）は任意の多項式Ｑ
（ｘ）で表すことができる。従って、式（１）に代えて
下記の式（１ａ）が成り立つ。Ｘ（ｘ）＝Ｗ（ｘ）Ｑ（ｘ）・・・（１ａ）式（１），式（１ａ）に対応する回路は図１１，図１２
に示すとおりに構成できる。

【００１１】同様にして、入力信号Ｗ（ｘ）と出力信号
Ｘ（ｘ）の和信号を１ビット遅延した信号を出力Ｘ
（ｘ）とする回路を考えるとＸ（ｘ）＝｛Ｗ（ｘ）＋Ｘ（ｘ）｝ｘ^-1 ・・・（２）が成立し、式（２）の両辺にｘを掛け、かつ両辺にＸ
（ｘ）を加えると、モジュロ２の演算では２Ｘ（ｘ）＝
０であるから、Ｘ（ｘ）（ｘ＋１）＝Ｗ（ｘ）が成立す
るので、Ｘ（ｘ）＝Ｗ（ｘ）／（ｘ＋１）・・・（３）となる。式（３）において、（ｘ＋１）は任意の多項式
で置き換えることができるので下記の式（３ａ）が成立
する。Ｘ（ｘ）＝Ｗ（ｘ）／Ｑ（ｘ）・・・（３ａ）式（３）、式（３ａ）は割り算を表しており、これらに
対応する回路は図１３，図１４のように構成することが
できる。

【００１２】ここで、上記伝送系モデルについて再度考
えると、送信側でスクランブルし受信側でデスクランブ
ルする信号伝送方式においては、伝送する信号に送信側
で生成多項式を乗算し受信側で送られてきた信号を生成
多項式で除算するか、その逆に送信側で伝送する信号を
生成多項式で除算し受信側で送られてきた信号に生成多
項式を乗算すればよいことがわかる。

【００１３】後述する理由により本発明の信号伝送方法
においては、送信側の符号器中に上記式（３ａ）で表さ
れる除算器を設けてスクランブルし、受信側の復号器中
に上記式（１ａ）で表される乗算器を設けてデスクラン
ブルするように構成される。即ち、情報源からの信号Ｗ
（ｘ）は除算器でＸ（ｘ）＝Ｗ（ｘ）／Ｑ（ｘ）に変換
され、このＸ（ｘ）が伝送系を経て受信側に伝送され、
受信側でこの信号Ｘ（ｘ）にＱ（ｘ）が乗算されて、Ｘ（ｘ）Ｑ（ｘ）＝｛Ｗ（ｘ）／Ｑ（ｘ）｝Ｑ（ｘ）＝
Ｗ（ｘ）となり、元の信号Ｗ（ｘ）が復元される。

【００１４】後述する本発明の信号伝送方法及び装置に
おいては、スクランブラーとして情報源多項式Ｗ（ｘ）
を除算する多項式Ｑ（ｘ）には９次の原始多項式Ｇ（ｘ）＝ｘ⁹＋ｘ⁴＋１を用い、この原始多項式Ｇ（ｘ）で情報源多項式Ｗ
（ｘ）を除算して、その演算結果である商を伝送系に送
信する。

【００１５】上記スクランブラーは、上記除算により、
伝送データのマーク率（１と０の割合）を統計的に平均
１／２にするものでもある。更に又、情報源多項式Ｗ
（ｘ）を原始多項式Ｇ（ｘ）で除算することは伝送する
信号の暗号化を行うことにもなる。この商をさらに（ｘ
＋１）で割ることにより送信するデータを極性フリーの
（即ち、或るデータとその反転データが同じ情報を持
つ）データにして送信することができる。受信側ではこ
のデータに（ｘ＋１）を掛け、更に上記原始多項式Ｇ
（ｘ）＝ｘ⁹＋ｘ⁴＋１を掛けて元のデータを再生す
る。

【００１６】

【発明が解決しようとする課題】上述のスクランブル方
式において、情報源から符号器に或る特定のフラットフ
ィールド（即ち、全画面が同じ輝度および色差信号から
なる信号、換言すると１ディジタル有効ラインの期間、
輝度と色差信号が同じである信号）が入力されると、符
号器（スクランブラー）の出力信号として伝送路に送出
される信号は、図１５に示すとおり、１ビットハイ・１
９ビットロー、又はその反転信号の１ビットロー・１９
ビットハイの直列信号をディジタル有効ラインの期間中
繰り返す信号となる。

【００１７】ところで、受信側の回路として１００Ｍｂ
ｐｓ程度以上の高速受信回路が用いられる場合には、回
路部品の価格を安くするためにＤＣ結合ではなくて、Ａ
Ｃ結合回路が用いられるが、上記のようなフラットフィ
ールドの信号が入力すると、伝送路に送信される信号は
１ビットハイ・１９ビットロー、又は１９ビットハイ・
１ビットローの信号となり、この信号は、マーク率が１
／２０、あるいは１９／２０であり、直流成分が大きい
ので、これをＡＣ結合の受信回路で受信したとき、直流
ドリフトのために図１６に図示するように伝送する信号
Ｘ（ｘ）のベースラインが大きくうねってしまう。その
ため、この信号のドリフト成分を取り除く処理をした後
でないと受信信号レベルを予め定められた閾値と比較し
て信号Ｗ（ｘ）の各符号要素の１，０判定をすることが
できなくなる。

【００１８】そこで、受信側で情報源信号Ｗ（ｘ）を再
生する時には、信号の周波数成分のうちの低域成分を補
ってベースラインのうねりを無くする処理をした後で
１，０の符号判別をする必要があり、回路負担が大きく
なるばかりでなくエラーレイト（誤り率）特性も劣化す
る。また、多段接続した場合にはジッタが累積しやすい
という欠点も持つ。

【００１９】また、他の或る特定のフラットフィールド
が入力されると、２０ビットハイ・２０ビットローとな
るデータを、ディジタル有効ラインの期間中繰り返す直
列信号を出力する。この符号パターンはデータエッジ成
分が少ないので受信側でクロック再生することが困難で
あり、正しくクロック再生を行なうための回路負担が大
きくなる。また、再生信号のジッタも大きくり、エラー
レイト特性も劣化する。更にまた、多段接続した場合に
はジッタが累積しやすいという欠点をもつ。

【００２０】上記に述べたような、データ再生や、クロ
ック再生を行う際に負担の大きい符号パターンを最悪パ
ターンと呼ぶ。本発明は、上記従来のスクランブラーの
欠点を克服して、最悪パターンを生じないスクランブラ
ーを提供することを課題とする。

【００２１】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明は、送信側で、情報源から供給される並列
ディジタル信号を直列ディジタル信号に変換し、スクラ
ンブラーでスクランブルした後、送信器を通して、伝送
系に送り出し、受信側では、受信器によりこの直列ディ
ジタル信号を受信して、デスクランブラーでデスクラン
ブルした後、直列・並列変換して出力する信号伝送方法
において、或る時点のスクランブラーのレジスタ値と、
次の有効ビデオ信号を検出し、レジスタ値が全てゼロで
あり、かつ、次の有効ビデオ信号が或る特定の符号パタ
ーンの信号である場合に、最上位のレジスタ値を強制的
に１に設定することによって、情報源から特定のフラッ
トフィールドパターン信号が入力された時にもクロック
再生や信号再生に不利な信号波形を形成する符号パター
ンを発生させないようにした信号伝送方法及び装置を提
供する。

【００２２】

【発明の実施の形態】次に、本発明の信号伝送方法及び
装置の一実施形態について説明する。先ず、上記のよう
なデータ再生に不利な信号波形を作る符号パターンやク
ロック再生に不利な信号波形を作る符号パターンが発生
するメカニズムについて説明する。

【００２３】上記の符号パターンが発生するのは、図９
（ｂ）に示す、輝度Ｙと色差信号Ｐ _B／Ｐ_Rを多重化し
た信号の多重ＳＡＶ（有効ビデオ信号開始ワード）信号
の最後のワードであるＸＹＺ（Ｙ）が入力された時にス
クランブラーのレジスタの内容即ちレジスター値が全て
０になり、かつ、引き続き入力するビデオ信号として図
３，図４に記載されている特定の１５パターン（４：
２：２１０ビットの場合）の中の１つで表される符号
パターンが入力された時である。その他の場合には上記
のようなデータに再生不利な信号波形を作る符号パター
ン又はクロック再生に不利な信号波形を作る符号パター
ンは発生しない。

【００２４】ここで図１４に示すスクランブラーを参照
すると、この回路は多項式Ｂ（ｘ）＝ｂ_nｘⁿ＋ｂ_n-1ｘ^n-1 ・・・ｂ₁ｘ＋ｂ₀ で入力ディジタル信号Ｗ（ｘ）の除算を行う除算器を構
成しておりｎ段のシフトレジスタを含む。入力ディジタ
ル信号Ｗ（ｘ）は入力端子からビット直列に入力し出力
側にシフトする。入力ディジタル信号Ｗ（ｘ）を上記多
項式Ｂ（ｘ）で除算すると、出力端子からは商Ｑ（ｘ）
が出力され、ｎビット・シフトレジスタ内に余りＲ
（ｘ）が残る。

【００２５】今、ｍ次の原始多項式による除算回路で成
るスクランブラーに入力ディジタル信号Ｗ（ｘ）を入力
してその内容をｍ次の原始多項式で除算した結果割り切
れなかったとすると、レジスタ内に余りＲ（ｘ）が残
り、そのために、出力端子に現れる商Ｑ（ｘ）は２^m−
１で永久に続く。例えば：入力信号が・・・０００１０
０００・・・の場合、これを信号１０１１で割ると商は
１０１１１００１０１１１・・・となる。

【００２６】レジスタ内に余りがある時にそのレジスタ
内のデータの最下位ビットに続けて０を入力しても余り
は０にならない。つまりレジスタ内容は全て０とはなら
ない。例えば：余りが１０１０１１００１であるとし
て、これに９桁の０を付け加えて１０１０１１００１０
００００００００を作り、除数１００００１０００１で
除算すると商は１０１０１００１１となり、余りが００
１１０００１１となり相変わらず余りが生じる。

【００２７】除算器の出力に余りがあるとそれが永久に
続くのに対して、乗算器ではエラーが永久に続くことは
ない。ｍ次の原始多項式Ｇ（ｘ）を使って、除算、乗算
を行った場合には伝送系で生じた１ビットの誤りは受信
側の乗算器において最大ｍ＋１個の誤りを生じるだけで
その後回復する。このため、受信側の復号器又はデスク
ランブラーに乗算器を用いるようにするのが望ましい。

【００２８】除算器のレジスタに残っている余りの最下
位ビットに続けてこの除算器と同じ次数のある符号信号
を付け加えて同じ除数で除算すると余りを０にすること
ができる。例えば：或る多項式Ｗ（ｘ）で与えられる符
号信号を多項式Ｇ（ｘ）＝（ｘ⁹＋ｘ⁴＋１）で与えら
れる符号信号１００００１０００１で除算した余りが１
０１０１１００１であったとすると、この余りに００１
１０００１１を付け加えた信号１０１０１１００１００
１１０００１１を１００００１０００１で除算すると余
りは０になる。

【００２９】入力ビデオ信号としてフラットフィールド
信号が入力した時に、ディジタル有効ラインに２０ビッ
トハイ・２０ビットローの信号や、１ビットハイ・１９
ビットローの信号、或いはそれらの反転信号が発生する
のは、有効ビデオ信号開始を示すＳＡＶの最後のワード
ＸＹＺ（Ｙ）が入力した直後に割り切れてスクランブラ
ーのレジスタ値が全てゼロとなった後、有効ラインのデ
ータが図３，図４に記載されている特定の１５パターン
（４：２：２１０ビットの場合）の中の１つである場
合である。

【００３０】逆に、送信側のスクランブラーで有効ビデ
オ信号開始信号ＳＡＶの最後のワードＸＹＺ（Ｙ）が入
力した直後に割り切れ、それに続く有効ビデオ信号が上
記特定の１５パターン（４：２：２１０ビットの場
合）の中の１つである場合には、再生信号波形に２０ビ
ットハイ・２０ビットローや、１ビットハイ・１９ビッ
トロー、又はその反転信号の波形が発生する。

【００３１】これについて更に詳しく説明すると、図１
７に図示するように、任意のデータＷ（ｘ）に続いて２
０ビット周期で任意の長さのデータＸ（ｘ）がスクラン
ブラー（生成多項式Ｇ（ｘ）＝ｘ⁹＋ｘ⁴＋１の除算
器）に入力され、Ｘ（ｘ）の長さに関係なく１ビットハ
イ・１９ビットローの繰り返しデータを出力したと過程
すると、この時、Ｙ（ｘ）はＷ（ｘ）を多項式Ｇ（ｘ）
＝（ｘ⁹＋ｘ⁴＋１）で割った商を表し、それに続く１
ビットハイ・１９ビットローの部分はＷ（ｘ）を多項式
Ｇ（ｘ）で割った余りＲ（ｘ）とそれの最下位ビットに
続けて直列に入力するＸ（ｘ）の和を多項式Ｇ（ｘ）で
割った商を表している。ここで、多項式Ｇ（ｘ）＝（ｘ
⁹＋ｘ⁴＋１）は１０ビット幅であるので（１ビットロ
ー・１９ビットハイ）×Ｇ（ｘ）は図１８のようにな
る。

【００３２】ｘ⁹＋ｘ⁴＋１は１０ビット幅であるので
（１ビットハイ・１９ビットロー）（ｘ⁹＋ｘ⁴＋１）
は桁上がりが生じない。さらに、図１８に図示する２０
ビット周期はＸ（ｘ）の長さに依存せず１ビットハイ・
１９ビットローが出力されると仮定したので、Ｗ（ｘ）＝Ｙ（ｘ）（ｘ⁹＋ｘ⁴＋１）Ｘ（ｘ）＝（１ビットハイ・１９ビットロー）（ｘ⁹＋
ｘ⁴＋１）となる。

【００３３】即ち、Ｘ（ｘ），Ｗ（ｘ）はｘ⁹＋ｘ⁴＋
１で割り切れる。ｘ⁹＋ｘ⁴＋１は１０ビット幅であ
り、これを２０ビット毎に１回配置したものがＸ（ｘ）
であるので、Ｘ（ｘ）＝・・・０００１００００１００
０１００００００００００１００００１０００１０００
・・・となる。

【００３４】信号Ｘ（ｘ）は、図９（ｂ）に示すよう
に、Ｐｂ／Ｐｒ，Ｙ，Ｐｂ／Ｐｒ，Ｙの順にＬＳＢから
多重してあるので、このうち１ビットづつずらして禁止
コード（１０ビットデータの上位、下位それぞれ４デー
タ（０，０，０）〜（０，０，３）と（３，Ｆ，Ｃ）〜
（３，Ｆ，Ｆ）にかからないものが図１５に示すような
波形を出力する最悪パターンである。

【００３５】ＳＡＶの最後のワードＸＹＺ（Ｙ）が入力
した直後にスクランブラーのレジスタ値が全て０でない
場合には、最悪パターンが入力しても２０ビットハイ・
２０ビットロー、あるいは、１ビットハイ・１９ビット
ローとその反転信号を出力することはない。何故なら
ば、割り切れない場合には、上記に説明したとおり、続
けて数ビット０を入力してもレジスタ値は０にならな
い。従って、上記に説明したとおり、最悪パターン入力
時の商はこの余りにより永久に続く商と２０ビットハイ
・２０ビットロー、あるいは、１ビットハイ・１９ビッ
トローとが加算された値となる。

【００３６】本発明の信号伝送方法及び装置は、スクラ
ンブラーにハードウエアの簡単な改変を施すことにより
上記の最悪パターンの発生を防止するもので、下記に添
付図面を参照して説明する。図１は、本発明に適用する
スクランブラーの一実施形態のハードウエア構成を示
し、図２は、図１の回路の動作タイミングを示す。図１
に示すとおり、本スクランブラーは、入力Ｃ０１から入
力するビット直列信号を８個の１ビット遅延回路Ｃ０４
を通した後、更に１ビット遅延用回路Ｃ０６を通して出
力Ｃ０７に導くとともに、その出力を帰還して加算器Ｃ
０２、加算器Ｃ０３の入力に印加することにより多項式
Ｇ（ｘ）＝ｘ⁹＋ｘ⁴＋１で表される除数を持つ除算器
を構成している。

【００３７】本スクランブラーは、上記の通常の除算器
回路に加えて、制御回路Ｃ１１を有し、この制御回路Ｃ
１１は、信号処理回路、ｎ倍クロック発生回路、クロッ
ク切換回路を内部に備えるとともに、上記１ビット遅延
回路Ｃ０４の各々及び遅延回路Ｃ０６の出力を検出する
ための入力ライン、遅延回路Ｃ０６へｎ倍クロックを供
給するための出力ライン、及びＯＲ回路Ｃ０５を通して
遅延回路Ｃ０６にセットパルスを印加するセットパルス
出力ラインを備えている。

【００３８】制御回路Ｃ１１には回路Ｃ０８から次の２
０ビットデータが供給され、回路Ｃ０９からタイミング
基準信号が供給され、回路Ｃ１０からシリアルクロック
が供給される。

【００３９】次に図２を参照して図１の回路の動作のう
ちの本発明に関係のある部分の説明をする。同図の最上
部に示す信号配列は図９（ｂ）に示す多重ＳＡＶとディ
ジタル有効ラインの最初の２信号である。同図の下方に
描かれた信号波形は、クロック信号、上記ＳＡＶ中の最
後の信号ＸＹＺ（Ｙ）の第１ビット（ＬＳＢ）〜第１０
ビット（ＭＳＢ）を示すＤ０〜Ｄ９、セットパルス、及
びｎ倍クロックの位置関係を示している。

【００４０】本スクランブラーは、まず、制御回路Ｃ１
１によってタイミング基準信号やｎ倍クロック発生回路
で作ったｎクロックを用いて、ＳＡＶの最後のワードで
あるＸＹＺ（Ｙ）が入力した直後のスクランブラーのレ
ジスタ値を検出する。

【００４１】この時、回路Ｃ０８から供給される次の２
０ビットデータである映像データＰｂＤ０，ＹＤ０は、
Ｐ／Ｓ（並列・直列）変換が終わった段階であり、スク
ランブラーに入る直前である。制御回路Ｃ１１はこの２
０ビットデータも検出する。ＸＹＺ（Ｙ）が入力した直
後（タイミング図ではＤ９入力時）にスクランブラーの
レジスタが全て０となり、なおかつ、入力データＰｂＤ
０，ＹＤ０が図３，図４に記載されている特定の１５パ
ターン（４：２：２１０ビットの場合）の中のどれか
である時には、制御回路Ｃ１１はセットパルス出力をハ
イにしてＯＲ回路Ｃ０５を介して遅延回路Ｃ０６に印加
するとともに、ｎ倍クロック発生回路で発生させたクロ
ックを最上位の１ビット遅延回路Ｃ０６に印加して同回
路を１にセットする。

【００４２】１ビット遅延回路Ｃ０６は通常シリアルク
ロックで動作するが、上記の最悪パターンが検出された
場合にはＤ９のタイミングでｎ倍クロックに切り換えて
最上位の遅延回路Ｃ０６を１にセットする。このよう
に、最上位の１ビット遅延回路Ｃ０６を１にセットする
ことにより、上記データ再生に不利なデータやクロック
再生時に不利なデータは発生しない。

【００４３】ここで、ＬＳＢからＭＳＢの順に伝送する
という信号規格から、これはＸＹＺ（Ｙ）のＬＳＢを１
にすることに相当する。このビットは８ビットシステム
との互換性をとるために０に規定されているのであっ
て、通常は使われていないのでこのようにしても問題は
生じない。この方法ではハードウエアの信号処理やレジ
スタの設定をシリアル（直列）信号の１ビット以内で実
行しなくてはならないので、回路動作の高速性が要求さ
れる。

【００４４】次に、本発明の信号伝送方法の他の一実施
形態のスクランブラーについて添付図面を参照して説明
する。図５は、本実施形態のスクランブラーのハードウ
エア構造を示し、図６は、図５の回路の動作タイミング
図である。図６における、ＳＡＶのＸＹＺ（Ｃ）とＸＹ
Ｚ（Ｙ）はそれぞれ、で表されている。

【００４５】Ｆは第１フィールドか第２フィールドかの
識別を示し、Ｖはフィールドブランキングを示し、Ｈは
ＳＡＶかＥＡＶかの識別を示す。Ｐ３，Ｐ２，Ｐ１，Ｐ
０はプロテクションビットであり、Ｆ，Ｖ，Ｈにより一
意に決まる。上記の説明から明らかなとおり、ＸＹＺ
（Ｃ）とＸＹＺ（Ｙ）は同じ符号であるから、ＸＹＺ
（Ｃ）が入力された時点で、この値とＸＹＺ（Ｃ）が入
力された直後のレジスタ値を用いてＸＹＺ（Ｙ）が入力
された直後のレジスタ値をハードウエアあるいはＣＰＵ
で計算しておく。

【００４６】計算の結果、ＸＹＺ（Ｙ）が入力した直後
のレジスタ値が全て０になるようであれば次の２０ビッ
ト入力Ｐｂ，Ｄ０，ＹＤ０も検出し、図３，図４に記載
されている特定の１５パターン（４：２：２１０ビッ
トの場合）のどれかにあてはまるか否かを調べ、このパ
ターンにあてはまる時には、ＸＹＺ（Ｙ）の最後のビッ
ト（タイミング図ではＤ９）が入力した時に、セットパ
ルスをハイにすることによりＰｂＤ０のＬＳＢがスクラ
ンブラーに入力される前にレジスタの最上位を１にセッ
トする。

【００４７】次に、図７，図８を参照して本発明のスク
ランブラーの更に他の実施形態について説明する。１水
平期間前の有効ビデオ信号開始ワードＳＡＶや有効ビデ
オ信号終了ワードＥＡＶ、このＥＡＶの次のライン番号
データから、その後に続くＳＡＶのＸＹＺ（Ｙ）の値は
わかるので、ＳＡＶの前の１０ビットテ゛ータあるいはＳ
ＡＶの３ＦＦ（Ｃ）〜ＸＹＺ（Ｃ）のどれかが入力され
た段階でＸＹＺ（Ｙ）入力直後のレジスター値をハード
ウエア又はソフトウエアで構成したＣＰＵで計算してお
く。

【００４８】計算の結果、ＸＹＺ（Ｙ）入力直後のレジ
スタ値が全て０になるようであれば２０ビット入力Ｐｂ
Ｄ０，ＹＤ０も検出し、図３，図４に記載されている特
定の１５パターン（４：２：２１０ビットの場合）で
ある時には、ＸＹＺ（Ｙ）の最後のビット（タイミング
図ではＤ９）入力時にセットパルスをハイにすることに
よりＰｂＤ０のＬＳＢがスクランブラーに入力される前
にレジスタの最上位を１にセットする。ハードウエアの
構成は上記第２の実施形態と同じでよいが、図７に示す
例ではシフトレジスタとしてフリップフロップを用い、
セット入力端子を使う場合を示した。

【００４９】

【発明の効果】本発明の信号伝送方法及び装置は、スク
ランブラーのハードウエアの構成に簡単な改変を施すだ
けでデータ再生／クロック再生に不利なマーク率が極端
に大きいか極端に小さい波形を作る符号パターンの発生
を防ぐことができる。

【００５０】本発明の信号伝送方法及び装置は、スクラ
ンブラーにおいて符号語の符号パターンを変える場合
に、Ｄ１，Ｄ２，ＨＤＴＶのシリアル伝送規格等の信号
規格上使用していない１ビットのみを使うことでデータ
再生／クロック再生に不利な符号パターンの発生を防ぐ
ことができる。従って、伝送特性を向上させることがで
きる。

【００５１】本発明の信号伝送方法及び装置は、スクラ
ンブラーのハードウエアの構成に簡単な改変を施して、
エッジが少ないためにクロック再生が困難な信号波形を
生じる符号パターンを無くすので、受信回路のデータ再
生／クロック再生回路の負担が軽減されるから、回路規
模を小さくすることができる。また他の観点でみると設
計マージンを沢山とることができる。そうして、多段接
続した場合のジッターの累積が緩和される。

【図面の簡単な説明】

【図１】本発明の信号伝送装置のスクランブラー回路の
一例を示す回路ブロック図である。

【図２】図１の信号伝送装置のスクランブル関連動作の
説明図である。

【図３】符号組み合わせの最悪パターンを示す図表であ
る。

【図４】符号組み合わせの最悪パターンを示す図表であ
る。

【図５】本発明の信号伝送装置のスクランブラー回路の
他の例を示す回路ブロック図である。

【図６】図５の信号伝送装置のスクランブル関連動作の
説明図である。

【図７】本発明の信号伝送装置のスクランブラー回路の
他の例を示す回路ブロック図である。

【図８】図７の信号伝送装置のスクランブル関連動作の
説明図である。

【図９】本発明の信号伝送装置に用いられる信号の符号
配列を示す線図である。

【図１０】信号伝送系のモデルを示す回路ブロック図で
ある。

【図１１】簡単な乗算回路の一例を示す回路図である。

【図１２】ｎ次関数の乗算回路の一例を示す回路図であ
る。

【図１３】簡単な除算回路の一例を示す回路図である。

【図１４】ｎ次関数の除算回路の一例を示す回路図であ
る。

【図１５】最悪パターンを作る信号波形図である。

【図１６】直流分変動を受けた信号波形を示す波形図で
ある。

【図１７】生成関数の乗算前後のレジスタの内容を説明
するための線図である。

【図１８】信号波形の周期を説明するための線図であ
る。

【符号の説明】

Ｃ０１‥‥入力、Ｃ０２，Ｃ０３‥‥加算器（排他的オ
ア回路）、Ｃ０４‥‥１ビット遅延回路、Ｃ０５‥‥Ｏ
Ｒ回路、Ｃ０６‥‥１ビット遅延回路、Ｃ０７‥‥出
力、Ｃ１１‥‥制御回路

Claims

【特許請求の範囲】

【請求項１】送信側で、情報源から供給される並列デ
ィジタル信号を直列ディジタル信号に変換し、スクラン
ブラーでスクランブルした後、送信器を通して、伝送系
に送り出し、受信側では、受信器によりこの直列ディジ
タル信号を受信して、デスクランブラーでデスクランブ
ルした後、直列・並列変換して出力する信号伝送方法に
おいて、ブランキング期間内の所定時点のスクランブラーのレジ
スター値と、その後に続く有効ビデオ信号を検出し、レジスター値が全てゼロであり、かつ、次の有効ビデオ
信号が或る特定の符号パターンの信号である場合に、最
上位のレジスター値を強制的に１に設定する信号伝送方
法。
【請求項２】請求項１に記載の信号伝送方法におい
て、上記所定時点が有効ビデオ信号開始信号ＳＡＶの最
後のワードＸＹＺ（Ｙ）が検出された時点である信号伝
送方法。
【請求項３】請求項１に記載の信号伝送方法におい
て、上記所定時点が多重有効ビデオ信号開始信号ＳＡＶ
の最後の１つ前のワードＸＹＺ（Ｃ）が検出された時点
である信号伝送方法。
【請求項４】請求項１に記載の信号伝送方法におい
て、上記所定時点が有効ビデオ信号の１水平期間前の有
効ビデオ信号開始信号ＳＡＶの最初のワード３ＦＦ
（Ｃ）乃至最後から１つ前のワードＸＹＺ（Ｃ）が検出
された時点である信号伝送方法。
【請求項５】送信側で、情報源から供給される並列デ
ィジタル信号を直列ディジタル信号に変換し、スクラン
ブラーでスクランブルした後、送信器を通して、伝送系
に送り出し、受信側では、受信器によりこの直列ディジ
タル信号を受信して、デスクランブラーでデスクランブ
ルした後、直列・並列変換して出力する信号伝送装置に
おいて、ブランキング期間中の所定の時点のスクランブラーのレ
ジスタ値を検出する手段と、ブランキング期間の後に続く有効ビデオ信号を検出する
手段と、レジスタ値が全てゼロであり、かつ、次の有効ビデオ信
号が或る特定の符号パターンの信号である場合に、最上
位のレジスタ値を強制的に１に設定する手段と、を備え
た信号伝送装置。