发明内容
本发明的示例性实施方式提供了一种显示设备,该显示设备能够有效地防止快速运动的视频中的图像模糊并能够有效地防止其数据信号之间的干扰,从而基本上改善了显示设备的电磁干扰(“EMI”)特性。
本发明的示例性实施方式还提供了一种驱动该显示设备的方法。
根据本发明的一个示例性实施方式,显示设备包括显示部、信号控制部、数据驱动部、第一配线对和第二配线对。显示部包括像素。信号控制部包括将图像信号转换成多级信号的传输部。数据驱动部接收来自传输部的多级信号并将该多级信号转换成再现的图像信号。数据驱动部将再现的图像信号提供给像素。第一配线对和第二配线对连接传输部和多个数据驱动部中的至少一个数据驱动部。多级信号包括第一图像信号的串行数据和嵌在串行数据中的嵌入时钟。多级信号中的串行数据的电压电平与多级信号中的嵌入时钟的电压电平不同。
在本发明的一个示例性实施方式中,多级信号通过第一配线对传输至至少一个数据驱动部,而单级信号通过第二配线对传输至至少一个数据驱动部。
在本发明的一个示例性实施方式中,传输部包括:确定串行化长度的锁相环电路;以及接收串行化长度以将图像信号转换成多级信号的嵌入部。
在本发明的一个示例性实施方式中,嵌入部包括:串行化器,基于由锁相环电路确定的串行化长度产生串行数据;以及加法器,将嵌入时钟嵌入到串行数据中。
在本发明的一个示例性实施方式中,所述至少一个数据驱动部包括子数据驱动部,其连接至第一配线对和第二配线对中的至少一个,以将多级信号转换成再现的图像信号。
在一个示例性实施方式中,子数据驱动部包括:参考电压发生器,产生参考电压电平;输入缓冲器,基于参考电压电平将多级信号分成嵌入时钟和串行数据;延迟锁定环电路(delay-locked loop),基于嵌入时钟产生用于并行化的时钟,并提供与串行化长度相对应的用于并行化的相位脉冲;以及并行化器,通过基于用于并行化的时钟和用于并行化的相位脉冲将串行数据并行化,以产生再现的图像信号。
根据本发明的一个可替换的示例性实施方式,显示设备包括:显示部、信号控制部、数据驱动部、第一配线对和第二配线对。显示部包括像素。信号控制部包括将第一图像信号转换成多级信号并将第二图像信号转换成单级信号的传输部。数据驱动部接收来自传输部的多级信号和单级信号以将多级信号和单级信号分别转换成再现的第一图像信号和再现的第二图像信号。数据驱动部将再现的第一图像信号和再现的第二图像信号提供给像素。第一配线对和第二配线对将传输部和数据驱动部的至少一个数据驱动部连接。多级信号包括第一图像信号的第一串行数据和嵌在第一串行数据中的嵌入时钟。多级信号中的串行数据的电压电平与多级信号中的嵌入时钟的电压电平不同。单级信号包括第二图像信号的第二串行数据和嵌在第二串行数据中的虚时钟,并且,单级信号中的第二串行数据的电压电平与单级信号中的虚时钟的电压电平基本相同。
在本发明的一个示例性实施方式中,传输部可以包括:锁相环电路,确定串行化长度;第一嵌入部,接收串行化长度并基于串行化长度将第一图像信号转换成多级信号;以及第二嵌入部,将第二图像信号转换成单级信号。
在本发明的一个示例性实施方式中,第一嵌入部可以包括将第一图像信号转换成第一串行数据的串行化器,以及将嵌入时钟嵌入第一串行数据中的第一加法器。另外,第二嵌入部可以包括将第二图像信号转换成第二串行数据的串行化器,以及将虚时钟嵌入第二串行数据中的第二加法器。
在本发明的一个示例性实施方式中,数据驱动部包括:参考电压发生器,产生参考电压电平;输入缓冲器,基于参考电压电平将多级信号分成嵌入时钟和第一串行数据,并从单级信号获得第二串行数据;以及延迟锁定环电路,基于嵌入时钟产生用于并行化的时钟,并输出与串行化长度相对应的用于并行化的相位脉冲。
在本发明的一个示例性实施方式中,数据驱动部包括:第一并行化器,其通过基于用于并行化的时钟和用于并行化的相位脉冲将第一串行数据并行化,来产生再现的第一图像信号;以及第二并行化器,其通过基于用于并行化的时钟和用于并行化的相位脉冲将第二串行数据并行化,来产生再现的第二图像信号。
在本发明的一个示例性实施方式中,数据驱动部包括:参考电压发生器,产生参考电压电平;输入缓冲器,基于参考电压电平将多级信号分成嵌入时钟和串行数据,并从单级信号获得第二串行数据;以及延迟锁定环电路,基于嵌入时钟产生用于并行化的时钟,并提供与串行化长度相对应的用于并行化的相位脉冲。
数据驱动部可以包括:第一并行化器,其基于用于并行化的时钟和用于并行化的相位脉冲将第一串行数据转换成并行数据以产生再现的第一图像信号;以及第二并行化器,其基于用于并行化的时钟和用于并行化的相位脉冲将第二串行数据转换成并行数据以产生再现的第二图像信号。
根据本发明的另一可替换的示例性实施方式,提供了一种驱动显示设备的方法,该显示设备包括具有像素的显示部。在该方法中,将图像信号转换成串行数据,并将嵌入时钟嵌入串行数据中以产生多级信号。接收多级信号并将其转换成再现的图像信号,并将再现的图像信号提供给像素。显示设备的传输部和显示设备的至少一个数据驱动部通过第一配线对和第二配线对彼此电连接,其中,传输部将图像信号转换成串行数据。
在一个示例性实施方式中,嵌入时钟的电压电平大于第一串行数据的电压电平,并且,虚时钟的电压电平与第二串行数据的电压电平基本相等。
在一个示例性实施方式中,基于由显示设备的延迟锁定环电路产生的用于并行化的时钟和用于并行化的相位脉冲,再现第一图像信号和第二图像信号。
根据本发明的又一可替换的示例性实施方式,提供了一种驱动显示设备的方法,该显示设备包括具有像素的显示部。在该方法中,将第一图像信号转换成第一串行数据,并将嵌入时钟嵌入第一串行数据中以产生多级信号。将第二图像信号转换成第二串行数据,并将虚时钟嵌入第二串行数据中以产生单级信号。接收并转换多级信号和单级信号,以分别产生再现的第一图像信号和再现的第二图像信号,并将再现的第一图像信号和再现的第二图像信号提供给像素。显示设备的传输部和显示设备的至少一个数据驱动部通过第一配线对和第二配线对彼此电连接,其中,传输部传输多级信号,而至少一个数据驱动部接收多级信号。
在一个示例性实施方式中,嵌入时钟的电压电平大于第一串行数据的电压电平,并且,虚时钟的电压电平与第二串行数据的电压电平基本相等。
因此,根据本发明的示例性实施方式,提供了一种平板显示(“FPD”)设备和一种驱动该FPD设备的方法,在该FPD设备中,在显示包括快速运动的视频中能够有效地防止图像模糊,并且,能够有效地防止在FPD设备内部的数据信号之间产生干扰,从而大大地改善了FPD设备的EMI特性。
具体实施方式
以下,将参考示出了各种实施例的附图来更全面地描述本发明。然而,本发明可以以多种不同的形式来实现,而且不能解释为局限于本文所阐述的实施例。更确切地说,提供这些实施例以使本公开详尽和完整,并将本发明的范围全面地传达给本领域的技术人员。全文中相同的参考标号表示相同的元件。
应当理解,当提及一个元件为“在…(另一个元件)之上”时,其可以直接地位于另一个元件之上,或者可以在其间存在中间元件。相反地,当提及一个元件为“直接在…(另一个元件)之上”时,则不存在中间元件。如本文所使用的,术语“和/或”包括相关联列出的项的一个或者多个的任意以及所有组合。
应当理解,尽管在本文中使用术语第一、第二、第三等来描述各种元件、组件、区域、层和/或部件,但这些元件、组件、区域、层和/或部件不应当局限于这些术语。这些术语仅用于将一个元件、组件、区域、层或部件与另一个元件、组件、区域、层或部件区分开。因此,以下所讨论的第一元件、组件、区域、层或部件在不背离本发明的教导的情况下也可以被称为第二元件、组件、区域、层或部件。
本文所使用的术语只是为了描述具体的实施例,而不是旨在限定本发明。如本文所使用的,单数形式“一(a)”、“一(an)”和“该(the)”旨在也包括复数形式,除非上下文清晰地指示出了其他情况。应当进一步理解到,当术语“包括”用在本说明书中时,其说明存在所陈述的特征、区域、整体、步骤、操作、元件、和/或组件,但不排除存在或附加其一个或多个其他的特征、区域、整体、步骤、操作、元件、组件、和/或组。
此外,可在本文中使用关系术语(诸如“下部的”或“底部”以及“上部的”或“顶部”),以描述图中所示的一个元件与另外的元件的关系。应当理解,除了图中示出的方向以外,这些关系术语旨在涵盖装置的不同方向。例如,如果装置在一幅图中是倒置的,则被描述为“在其他元件的下部”的元件也可定位为“在其他元件的上部”。因此,示例性术语“下部的”可涵盖“下部的”和“上部的”两个方位,这取决于图的具体方向。相似地,如果装置在一幅图中是倒置的,则被描述为“在…下面”或“在…之下”的元件可以定位为“在…上面”。因此,示例性术语“在…下面”或“在…之下”包含“在…上面”和“在…下面”两个方位。
除非另外有定义,否则本文使用的所有术语(包括技术术语和科学术语)与本发明所属的相关领域的普通技术人员通常所理解的具有同样的含义。进一步应当理解的是,诸如通常使用词典中所定义的那些术语应当解释为具有与相关领域的上下文中的意思一致的含义,而不解释为理想的或过于正式的意思,除非本文中清楚地进行了这样的限定。
本文参考示意性地示出理想实施例的截面图描述了本发明的示例性实施例。这样,例如由制造技术和/或公差导致的示意图的形状的变化是可以预期的。因而,本文所描述的实施例不应当被解释为仅局限于本文所示出的区域的特定形状,而应当包括例如由制造导致的形状的偏差。例如,被示为或描述为平面的区域通常可以具有粗糙和/或非线性特征。此外,所示出的尖角可以被变圆。因此,图中示出的区域实际上是示意性的,并且其形状并不旨在示出区域的精确形状,也并不旨在限制本发明的范围。
在下文中,将参照附图进一步详细地描述本发明的示例性实施方式。
图1是根据本发明的显示设备的示例性实施方式的框图。图2是图1的显示设备的像素的等效电路图。图3是图1的显示设备的信号控制部的框图。如图1所示,为了描述的目的,本文将示例性实施方式描述为具有两条连接至每个数据驱动部的数据线;然而,应当注意,可替换的示例性实施方式不局限于此。
参照图1和图2,根据本发明的示例性实施方式的显示设备包括显示面板300、信号控制部1000、栅极驱动部400和包括数据驱动部500_1~500_K的数据驱动器500。
显示面板300包括栅极线G1~Gn、数据线D1~Dm、以及像素PX。在一个示例性实施方式中,“n”和“m”是自然数。显示面板300可以包括显示图像的显示区域DA和不显示图像且围绕显示区域DA的外围区域PA。
显示区域DA利用第一基板100(图2)、与第一基板100相对设置(例如,面向第一基板)的第二基板200、以及介于第一基板100与第二基板200之间的液晶层150来显示图像。如图2所示,栅极线G1~Gn(其中,“n”是自然数)、数据线D1~Dm(其中,“m”是自然数)、开关元件Q和像素电极PE设置在第一基板100上。栅极线G1~Gn沿着显示区域DA的第一方向(基本上行的方向)(如在图1中观察到的)设置,并且彼此基本平行,而数据线D1~Dm沿着显示区域DA的第二方向(基本上列的方向)彼此平行地设置,第二方向基本上垂直于第一方向。第一基板100比第二基板200宽,以在其上限定外围区域PA。外围区域PA可以是第一基板100不在其上显示图像的部分。
参照图2,将进一步详细地描述图1所示的像素PX中的一个像素PX。可在第二基板200的与第一基板100的像素电极PE相对的公共电极CE的一部分上设置彩色滤光片CF。例如,与第i条栅极线Gi(其中,“i”是≥1且≤“n”的自然数)和第j条数据线Dj(其中,“j”是≥1且≤“m”的自然数)连接的像素PX包括开关元件Q、与相应的开关元件Q连接的存储电容器Cst和液晶电容器Clc。在可替换的示例性实施方式中,可省略存储电容器Cst。开关元件Q可以包括非晶硅薄膜晶体管(“a-Si TFT”),但是可替换的示例性实施方式不局限于此。如图2所示,彩色滤光片CF和公共电极CE设置在第二基板200上;然而,可替换的示例性实施方式不局限于此。可替换地,例如,可将彩色滤光片CF和公共电极CE设置在第一基板100上。
再次参照图1,信号控制部1000接收来自外部图形控制器(未示出)的原始图像信号RGB和控制原始图像信号RGB的显示的输入控制信号(在下面描述),并将多级信号MLS(图5和图6)输出至数据驱动部500_1~500_K中的每一个(在下文中,输出至数据驱动部500_1~500_K中的给定驱动部的每个多级信号MLS将单独被称为相应的数据图像信号DAS_1~DAS_k,如图1和图3所示)。在一个示例性实施方式中,“k”是自然数。另外,信号控制部1000输出栅极控制信号CONT1和数据控制信号CONT2,如图1和图3所示。再次参照图1,由信号控制部1000接收的输入控制信号可包括,例如,垂直同步信号Vsync、水平同步信号Hsync、主时钟信号Mclk和数据使能信号DE。具体地,垂直同步信号Vsync表示显示一帧所需要的时间。水平同步信号Hsync表示显示一帧的一行所需要的时间。因此,水平同步信号Hsync包括与包括在根据示例性实施方式的显示设备的一行中的多个像素PX相对应的脉冲。数据使能信号DE表示向像素PX提供数据所需要的时间。在一个示例性实施方式中,信号控制部1000可以包括接收部1100、控制信号处理部1230、图像信号处理部1210和传输部1300,以下将参照图3和图4对其进行更详细的描述。
在一个示例性实施方式中,接收部1100(图3)向控制信号处理部1230和/或图像信号处理部1210提供利用低压差分信令(“LVDS”)类型的方法从外部图形控制器(未示出)接收到的原始图像信号RGB和输入控制信号。另外,接收部1100产生例如控制时钟信号CCK的同步控制信号,用于处理上述信号。然而,应当注意,接收部1100从图形控制器接收信号的方法不局限于LVDS类型。例如,可通过各种其它类型的方法或配置将信号从图形控制器提供至接收部1100,例如,通过使用跃变最小化差分信令(“TMDS”)类型的方法。
控制信号处理部1230通过使用经由接收部1100接收到的输入控制信号和控制时钟信号CCK产生栅极控制信号CONT1和数据控制信号CONT2。栅极控制信号CONT1被提供到栅极驱动部400(图1),以控制栅极驱动部400的操作。栅极控制信号CONT1可以包括启动栅极驱动部400的操作的扫描启动信号(未示出)和至少一个控制栅极电压的输出周期的栅极时钟信号(未示出),但是可替换的示例性实施方式不局限于此。另外,栅极控制信号CONT1可以包括调节保持时间(例如,在其期间内栅极电压在给定周期中处于栅极电压的高电平的时间间隔)的输出使能信号(未示出)。
数据控制信号CONT2被提供至数据驱动部500_1~500_K(图1和图5),以控制数据驱动部500_1~500_K的操作。在一个示例性实施方式中,例如,数据控制信号CONT2可以包括启动数据驱动部500_1~500_K的操作的水平启动信号(未示出)、指示数据电压输出至数据线D1~Dm的负载信号(未示出)、以及在串行数据的并行化中使用的并行化长度信号PCK_SER,但是可替换的示例性实施方式不局限于此。另外,数据控制信号CONT2可以进一步包括将数据电压的极性(例如,数据电压相对于公共电压(未示出)的极性)反转的反转信号(未示出)。
图像信号处理部1210处理从接收部1100接收到的原始图像信号RGB,并产生图像信号DAT。在一个示例性实施方式中,图像信号处理部1210可以对原始图像信号RGB执行伽马校正,以产生适于在显示设备上显示的图像信号DAT。另外,图像信号处理部1210可以过驱动原始图像信号RGB,以根据帧之间的灰度变化对液晶(未示出)的响应时间进行补偿。另外,图像信号处理部1210可以将原始图像信号RGB处理成与插入帧相对应的插入图像信号RGB,插入帧介于显示在显示设备上的相邻帧之间。
如将参照图5在下面进一步详细描述的,传输部1300根据图像信号DAT产生第一串行数据DATA1,并根据控制时钟信号CCK产生嵌入时钟ECK。另外,传输部1300产生多级信号MLS,在该多级信号中,嵌入时钟ECK嵌入在第一串行数据DATA1内,并且将该多级信号MLS提供给数据驱动部500_1~500_K,例如,将数据图像信号DAS_1~DAS_k分别提供给数据驱动部500_1~500_K,如图1所示,之后,数据驱动部500_1~500_K将多级信号MLS转换回图像信号DAT,例如,转换成再现的图像信号DAT,以下将对其进行更详细地描述。
图4是根据本发明的信号控制部1000的传输部1300和数据驱动部500_1~500_K的配线对的示例性实施方式的框图。
参照图4,传输部1300和数据驱动部500_1~500_K通过配线部1400彼此连接。例如,数据驱动部500_1、500_2、…、500_K中的每一个经由配线部1400(更具体地,经由两对配线)电连接至传输部1300。具体地,例如,第三数据驱动部500_3经由第一配线对1401和第二配线对1402连接至传输部1300,如图4所示。应当注意,虽然图4中仅标出了与第三数据驱动部500_3相关联的配线对,但是数据驱动部500_1~500_K中的每一个都经由两对配线连接至传输部1300,如图4所示。在一个示例性实施方式中,数据驱动部500_1~500_K中的每一个可以是集成电路(“IC”),但是可替换的示例性实施方式不局限于此。在下文中,数据驱动部500_1、500_2、…、500_K和传输部1300通过两对配线彼此连接的结构将被称为“双端口设计”。当以60赫兹(Hz)的频率操作显示设备时,传输部和数据驱动部通过一对配线彼此电连接。然而,当以120Hz的帧速率频率驱动显示设备以显示包括快速运动的视频时,相对于60Hz频率的传输速度,需要具有两倍的传输速度。因此,在以120Hz的帧速率驱动的显示设备中,使用双端口设计,以两倍的传输速度并行地传输图像数据。
图5是根据本发明的信号控制部1000的传输部1300的示例性实施方式的框图。
现在参照图5,传输部1300包括锁相环(“PLL”)电路1301和第一嵌入部1302。PLL电路1301接收来自接收部1100的模式信号MODE和控制时钟信号CCK。模式信号MODE包括每一个数据驱动部500_1~500_K的信息(例如,色深度),以及灰度信息位。PLL电路1301基于模式信号MODE确定串行化长度CK_SER。另外,PLL电路1301基于控制时钟信号CCK产生参考时钟RCK。将串行化长度CK_SER和参考时钟RCK传输至将并行数据转换成串行数据的设备,在一个示例性实施方式中,该设备是第一串行化器1303。
第一串行化器1303接收从图像信号处理部1210并行输入的图像信号DAT,并接收来自PLL电路1301的串行化长度CK_SER和参考时钟RCK。第一串行化器1303基于串行化长度CK_SER使图像信号DAT串行化并产生第一串行数据DATA1,然后将第一串行数据DATA1传输至第一缓冲器1304。而且,第一串行化器1303基于从PLL电路1301接收到的参考时钟RCK产生嵌入时钟ECK,并将嵌入时钟ECK传输至第二缓冲器1305。
第一缓冲器1304和第二缓冲器1305将第一串行数据DATA1和嵌入时钟ECK传输至第一加法器1306。第一加法器1306将嵌入时钟ECK嵌入在第一串行数据DATA1内,并输出多级信号MLS。
图6是根据本发明的数据驱动部500_1~500_K中的每一个的子数据驱动部510的示例性实施方式的框图。
参照图5和图6,从传输部1300的第一加法器1306接收到的信号(例如,多级信号MLS),通过与数据驱动部500_1~500_K中的每一个相关联的两对配线中的关联第一配线对1401(图4)传输至子数据驱动部510的输入缓冲器501。输入缓冲器501基于由参考信号发生器504(例如,参考电压发生器504)产生的参考电平refh(相对于电压电平Vos具有参考电压电平Vrefh)(图8)和参考电平refl(具有参考电压电平Vrefl)(图8)、以及从信号控制部1000输入的并行化长度信号PCK_SER,将多级信号MLS分成嵌入时钟ECK和第一串行数据信号DATA1。嵌入时钟ECK被提供给延迟锁定环(“DLL”)电路502。DLL电路502产生用于并行化的时钟PCK,用于到将串行数据转换成并行数据的设备的传输,在一个示例性实施方式中,该设备是第一并行化器503。此外,DLL电路502将用于并行化的相位脉冲(例如,36位脉冲(图6))传输至第一并行化器503。例如,当用于灰度显示的位数是10位时,控制位的6位被添加至用于RGB灰度显示的30位,因此用于并行化的相位脉冲具有36位,但是,可替换的示例性实施方式不局限于此。
例如,并行化器503基于用于并行化的时钟PCK和用于并行化的相位脉冲,产生10位的第一图像信号DAT,并将第一图像信号DAT传输至面板的像素。
图7和图8是示出了在根据本发明的信号控制部1000的传输部1300和子数据驱动部510之间传输的信号的示例性实施方式的信号时序图。参照图7和图8,在传输部1300和数据驱动部500_1~500K之间传输的多级信号MLS是包括第一信号31和第二信号32的差分对信号(图8)。在一个示例性实施方式中,在给定时间点处的第一信号31的电压电平与第二信号32的电压电平不同,如图8所示。更具体地,多级信号MLS的第一信号31可在第一时间间隔34中使用,并且包括第一串行数据DATA1(图5)和控制数据驱动部500_1~500_K的控制信号,并且,第二信号32可在第二时间间隔33中使用,并且包括嵌入时钟ECK(图5)。
当使用通过将嵌入时钟ECK嵌入第一串行数据DATA1而具有多个电压电平的多级信号MLS时,在传输并接收时钟信号和图像信号时用于将两个信号同步的裕度(margin)减小,从而基本上增加了数据传输速度。
在一个示例性实施方式中,例如,第一信号31和第二信号32在第一时间间隔34中的电压电平Vdoh和Vdol之间变化;然而,第一信号31和第二信号32在第二时间间隔33中在电压电平Vcoh和Vcol之间变化。因此,第一时间间隔34中的第一信号31和第二信号32之间的电平差的绝对值G1与第二时间间隔33中的第一信号31和第二信号32之间的电平差的绝对值G2不同。因此,即使数据驱动部500_1~500_K通过一对线接收多级信号MLS,数据驱动部500_1~500_K也可基于第一信号31和第二信号32的电平差的绝对值来确定嵌入时钟ECK和第一串行数据DATA1。
在一个示例性实施方式中,包括在多级信号MLS的第一时间间隔34中的数据信息可以由第一信号31和第二信号32之间的电平差表示。更具体地,例如,在图像信号DAS_1~DAS_k的第一时间间隔34中,数据信息可使用“1”值来表示何时第一信号31的电平大于第二信号32的电平,并且,可使用“0”值来表示何时第二信号32的电平大于第一信号31的电平。
另外,根据一个示例性实施方式的多级信号MLS包括分别在第二时间间隔33之前或之后的时钟头时间间隔Ph或时钟尾时间间隔Pt。因此,多级信号MLS在从第一时间间隔34开始的第二时间间隔33之前将最后的数据信息稳定地提供给数据驱动部500_1~500_K的子数据驱动部510。
因此,在根据本发明的示例性实施方式的显示设备中,嵌入时钟ECK嵌在第一串行数据DATA1中,并且,所需配线的数量相对于传统的显示设备大大地减少。因此,配线之间的间隔增大,并且,在根据本发明的示例性实施方式的显示设备中显著改善了电磁干扰(“EMI”)特性。
图9~图12示出了根据本发明的以高速传输图像数据的方法,以及使用该方法的平板显示(“FPD”)设备的示例性实施方式。在一个示例性实施方式中,图9~图12所示的显示设备使用以上参照图1~图8进一步详细描述的双端口设计。在可替换的示例性实施方式中,进一步改进EMI特性,现在将参照图9~图12对其进行进一步的详细描述。
图9是根据本发明的信号控制部的传输部的可替换示例性实施方式的框图。图9中的与以上参照图1~图8进一步详细描述的那些部件相同或相似的部件,在图9中具有相同的参考字符。因此,下文中将简化或省略其任何重复的详细描述。
在一个示例性实施方式中,如图9所示,传输部1300包括第一嵌入部1302和第二嵌入部1312。第一嵌入部1302的结构与图5所示的基本相同,由于上述已进行了详细的描述,因此,将省略其重复的详细描述。在下文中,为了描述的目的,输入至第一嵌入部1302和第二嵌入部1312的图像信号DAT将分别被称为第一图像信号DAT1和第二图像信号DAT2。
第二嵌入部1312包括:将并行数据转换成串行数据的第二设备,其在一个示例性实施方式中是第二串行化器1307;第三缓冲器1308;第四缓冲器1309和第二加法器1310。第二串行化器1307接收从图像信号处理部1210并行输入的第二图像信号DAT2,并接收来自PLL电路1301的串行化长度CK_SER和参考时钟RCK。第二串行化器1307基于串行化长度CK_SER使第二图像信号DAT2串行化,以基于来自PLL电路1301的串行化长度CK_SER产生第二串行数据DATA2,并将第二串行数据DATA2传输至第三缓冲器1308。另外,第二串行化器1307基于参考时钟RCK将虚时钟DCK传输至第四缓冲器1309。
第三缓冲器1308和第四缓冲器1309传输第二串行数据DATA2和虚时钟DCK。在一个示例性实施方式中,虚时钟DCK的电压电平与图像信号的电压电平基本相等。第二加法器1310将虚时钟DCK嵌入第二串行数据DATA2中,以产生单级信号SLS。虚时钟DCK包括在第二串行数据DATA2中,从而,多级信号MLS(由第一嵌入部1302产生)的周期与单级信号SLS的周期基本相同。
因此,多级信号MLS通过相应的第一配线对1401(图4)传输至数据驱动部500_1~500_K中的每一个,并且,单级信号SLS通过相应的第二配线对1402(图4)传输至数据驱动部500_1~500_K中的每一个。
图10是根据本发明的数据驱动部500_1~500_K的子数据驱动部510的另一可替换示例性实施方式的框图。图10中的与上述参照图6进一步详细描述的那些部件相同或相似的部件,在图10中具有相同的参考字符。因此,在下文中将简化或省略其任何重复的详细描述。
参照图10,通过两对配线(图4)从传输部1300(图9)的加法器接收到的信号被传输至子数据驱动部510的输入缓冲器501。因此,输入缓冲器501根据由参考电压发生器504产生的参考电压电平refh和refl以及从信号控制部1000输入的并行化长度PCK_SER,将多级信号MLS分成嵌入时钟ECK和第一串行数据DATA1。此外,输入缓冲器501从单级信号SLS获得第二串行数据DATA2。
嵌入时钟ECK被提供给DLL电路502。DLL电路502产生用于并行化的时钟PCK,并将用于并行化的时钟PCK传输至第一并行化器503和第二并行化器505。另外,DLL电路502将用于并行化的相位脉冲传输至第一并行化器503和第二并行化器505。在一个示例性实施方式中,例如,当用于灰度显示的位数是10位时,控制位的6位被添加至用于RGB灰度显示的30位,因此用于并行化的相位脉冲具有36位,如图10所示。
第一并行化器503和第二并行化器505基于用于并行化的时钟PCK和用于并行化的相位脉冲,分别再现第一图像信号DAT1和第二图像信号DAT2,其中每个图像信号均具有10位,并将第一图像信号DAT1和第二图像信号DAT2传输至显示面板300(图1)的像素PX。
图11是示出了在图9和图10的传输部1300和数据驱动部500_1~500_K之间传输的多级信号MLS和单级信号SLS的示例性实施方式的信号时序图。图12是示出了根据本发明的单级信号SLS的示例性实施方式的信号时序图。
参照图11,在(两个图像信号的)第一图像信号中,例如,上部图像信号(如图11所示),嵌入时钟ECK嵌在第一串行数据DATA1中。在(两个图像信号的)第二图像信号中,例如,下部图像信号(如图11所示),具有与第二图像数据DATA2的电平基本相同的电平的虚时钟DCK代替嵌入时钟ECK(其被嵌入第一图像信号,如图7所示,并在上述进行了详细的描述)而被嵌在第一串行数据DATA1中。在此情况下,去除了一对嵌入时钟ECK之间的信号干扰,并且,大大地改善了根据本示例性实施方式的显示设备的EMI特性,现在将参照图13A和图13B对其进行描述。
图13A和图13B是分别示出了上述参照图1~图8描述的显示设备的示例性实施方式和上述参照图9~图12描述的显示设备的可替换示例性实施方式的EMI测试结果的电平的曲线图,其中电平以相对于1微伏每米(μV/m)的分贝(dB)为单位。参照图13A和图13B,可以看出,与图13A所示的示例性实施方式中产生的EMI相比,在根据图13B所示的示例性实施方式的显示设备中产生的EMI减小。因此,虽然相对于传统的显示设备,图13A所示的示例性实施方式提供了基本上改善的EMI特性(如上所述),但是,如比较图13A和图13B所示出的,可替换示例性实施方式的EMI特性被进一步改进。
因此,根据本文所描述的本发明的示例性实施方式,嵌入时钟ECK嵌在第一串行数据和第二串行数据中的一个中,从而,通过双端口设计的两对配线可有效地防止嵌入时钟ECK之间的干扰。因此,在根据本发明的显示设备中EMI被基本上减小。
本发明不应被理解为局限于本文所阐述的示例性实施方式。而是,提供这些示例性实施方式以使得本公开详尽和完整,并将本发明的思想完全地传达给本领域技术人员。
虽然已经参照本发明的示例性实施方式具体地描述和示出了本发明,但是本领域普通技术人员应当理解,在不背离由权利要求限定的本发明的精神或范围的前提下,可以对本发明进行各种形式和细节的改变。