CN101938328A - 信号处理装置、信息处理装置、编码方法和数据传输方法 - Google Patents
信号处理装置、信息处理装置、编码方法和数据传输方法 Download PDFInfo
- Publication number
- CN101938328A CN101938328A CN2010102133669A CN201010213366A CN101938328A CN 101938328 A CN101938328 A CN 101938328A CN 2010102133669 A CN2010102133669 A CN 2010102133669A CN 201010213366 A CN201010213366 A CN 201010213366A CN 101938328 A CN101938328 A CN 101938328A
- Authority
- CN
- China
- Prior art keywords
- signal
- value
- multilevel
- amplitude
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
提供一种信号处理装置、信息处理装置、编码方法和数据传输方法。所述信号处理装置包括:编码单元,用于根据各个特定编码方案,对由奇数位置处的位值形成的第一位串和由偶数位置处的位值形成的第二位串进行编码,并产生不包括DC成分的第一和第二编码信号,位值是通过从用互不相同的第一和第二位值表示的位串中交替提取位值而获得的;以及信号产生单元,用于通过与时钟信号的正幅度值的定时同步地将第一编码信号加到时钟信号上,并且与时钟信号的负幅度值的定时同步地将第二编码信号加到时钟信号上来产生多级信号,其中时钟信号的幅度比由编码单元产生的第一和第二编码信号的幅度大。
Description
技术领域
本发明涉及一种信号处理装置、信息处理装置、多级编码方法和数据传输方法。
背景技术
诸如移动电话和笔记本个人计算机(下文称作笔记本PC)的大多数信息处理装置使用活动构件作为连接要由用户操作的主体和显示信息的显示部分的铰接部分。然而,大量的信号线和电源线穿过该铰接部分,因而期望有一种用于维持连线可靠性的方法。首先想到的是减少穿过该铰接部分的信号线的数目。所以,通过使用串行传输方法替代并行传输方法在主体和显示部分之间进行数据传输处理。当使用串行传输方法时,信号线的数目被减少。
在串行传输方法中,对数据进行编码然后进行传输。此时,例如,使用非归零(NRZ,Non Return to Zero)编码方案、曼彻斯特编码方案、交替传号反转(AMI,Alternate Mark Inversion)编码方案等作为编码方案。例如,JP-A-1991-109843公开了一种用于通过使用AMI码传输数据的技术,所述AMI码是双极性码的代表性例子。该专利文献还公开了一种技术,根据这种技术,数据时钟在用信号水平的中间值表示之后被传输,接收端基于信号水平来重新产生数据时钟。
发明内容
然而,在信息处理装置诸如笔记本PC中,即使使用采用上述码的串行传输方法,在铰接部分中布线的信号线的数目仍然较大。例如,在笔记本PC的情况下,除了与要传输到显示部分的视频信号相关的布线外,还有与用于照亮LCD的LED背光相关的布线,因此,在铰接部分中布有包括这些信号线的数十条信号线。LCD是液晶显示器的简称,而LED是发光二极管的简称。
考虑到该问题,最近开发了一种编码方案(下文中称作新方案),根据该编码方案,不包括DC成分,并且可以容易地从接收信号中提取时钟成分。由于基于这种新方案产生的传输信号不包括DC成分,所以,能将它叠加在DC电源上进行传输。此外,通过检测传输信号的极性反转周期,可以在不使用PLL的情况下由接收端来重新产生时钟。所以,多个信号线可以合在一起,由此能够减少信号线的数目,也能减少功耗和电路规模。所述PLL是锁相环的简称。
根据上述新方案的传输信号这样来获得:例如,通过去除DC成分的编码方法(诸如AMI编码方案或部分响应方案)来编码NRZ数据,并将时钟同步地加到通过编码获得的编码信号。此时,同步地加上幅度比编码信号的幅度大的时钟。因此,通过该同步添加所获得的传输信号将是多级(multilevel)信号,该多级信号使用多个幅度水平来表示在NRZ数据中的一个位值。当使用该多级信号时,期望接收端对该多级信号的每个幅度水平准确地进行比较以对该数据进行适当地解码。
在许多情况下,连接传输端和接收端的传输线中的损失依赖于所用电缆的类型以及所用电缆的长度。另外,从传输端输出的多级信号的幅度水平以及为了在接收端对多级信号的每个幅度水平进行比较而设定的阈值水平依赖于传输端和接收端中提供的部件的制造变异性(manufacturingvariability)等。例如,除了制造变异性外,还有对操作条件(诸如电源电压、温度等)的依赖。因此,与某个位值相对应的幅度水平以及用于比较幅度水平的阈值水平并非总是恒定的。因此,考虑到这些情况,期望实现一种信号传输系统,该系统对操作条件的变化有健壮性,同时增加系统构造中的自由度。
响应于这种要求,本发明的发明人设计了一种方法,该方法在接收端动态地对多级信号的幅度水平进行放大(或衰减)。这种方法用来检测多级信号的幅度信息并基于检测结果调节增益。一个例子可以是这样的方法:在特定的时间段上对多级信号的绝对幅度值进行平均,并基于时间平均值(幅度信息)控制多级信号的增益。然而,当使用根据上述新方案的多级信号进行数据传输时,取决于数据模式的不同,或许不能适当地控制增益。
如上所述,根据新方案的多级信号具有这样的信号波形:该信号波形通过将时钟同步地加到编码信号来获得。因此,取决于数据模式的不同,会出现绝对幅度值逗留在平均低值的时段和绝对幅度值逗留在平均高值的时段。当存在这种时段以及当基于在所述时段中获得的幅度信息调节增益时,放大之后的多级信号有时会有太大的幅度或太小的幅度。就是说,或许不能对多级信号进行适当的增益控制。考虑到该问题,可以想出这样的方法:例如,在传输端对数据模式进行加扰(scrambling)。然而,如果出现使所述加扰模式无效的数据模式,则该方法无效,另外,要设置用于进行加扰的机构,从而将电路规模增加到该程度。
此外,为了处理相似的情形,例如,JP-A-2000-165457公开了这样的方法:针对诸如控制信号等的随时间改变缓慢的已知数据模式,检测某时间段中的信号以及包括与上述信号的幅度不同的信号的时间段,并且基于该时间段中获得的幅度信息对接收的信号进行增益控制。然而,这种方法适合于随时间变化缓慢的已知数据模式,诸如控制信号,且难以将这种方法应用到根据上述新方案的多级信号的数据传输,对于根据新方案的多级信号的数据传输,数据模式是未知的并且随时间的变化快。此外,作为另一种措施,JP-A-2003-158557公开了通过使用训练信号对信号进行增益控制的方法。然而,当使用这种方法时,能够用于数据传输的时间减少,因此,有效的数据传输速率被减小到该程度。
考虑到前面的问题,期望提供一种信号处理装置、一种信息处理装置、一种多级编码方法和一种数据传输方法,这些装置和方法是新颖而且有改进的,能够减小数据模式和具有通过将时钟同步叠加在编码信号上而获得的信号波形的多级信号的时间平均幅度值之间的依赖性。
根据本发明的一个实施例,提供一种信号处理装置,该装置包括:编码单元,用于根据各个特定编码方案,对由奇数位置处的位值形成的第一位串和由偶数位置处的位值形成的第二位串进行编码,并产生不包括DC成分的第一和第二编码信号,位值是通过从用互不相同的第一和第二位值表示的位串中交替提取位值而获得的;以及信号产生单元,用于通过与时钟信号的正幅度值的定时同步地将第一编码信号加到时钟信号上,并且与时钟信号的负幅度值的定时同步地将第二编码信号加到时钟信号上来产生多级信号,其中时钟信号的幅度比由编码单元产生的第一和第二编码信号的幅度大。
所述信号处理装置还可以包括:信号发送单元,用于经由特定的传输路径发送由信号产生单元产生的多级信号;信号接收单元,用于接收经由特定传输路径发送的多级信号;幅度检测单元,用于检测由信号接收单元接收的多级信号的幅度值;以及解码单元,用于基于由幅度检测单元检测到的正幅度值对第一位串进行解码,并基于负幅度值对第二位串进行解码。
此外,所述信号处理装置还可以包括:可变增益放大器,用于对由信号接收单元接收的多级信号的幅度进行放大;以及增益控制单元,用于控制可变增益放大器的增益,其中,幅度检测单元通过使用基于可变增益放大器的增益确定的特定阈值来检测幅度被可变增益放大器放大的多级信号的幅度值,以及其中,增益控制单元以使得从可变增益放大器输出的多级信号的绝对幅度值的时间平均值与基于特定阈值确定的参考幅度值匹配的方式来控制可变增益放大器的增益。
此外,所述信号处理装置还可以包括:时钟重新产生单元,用于检测由信号接收单元接收到的多级信号的极性反转周期,并基于极性反转周期重新产生时钟信号,其中,解码单元基于由时钟重新产生单元重新产生的时钟信号对第一和第二位串进行解码。
此外,所述信号处理装置还可以包括:参考平均值计算单元,用于用由时钟重新产生单元重新产生的时钟信号调制参考幅度值,并通过用与多级信号的绝对幅度值的时间平均值相同的时间常数对调制输出的绝对幅度值进行时间平均来计算参考平均值,其中,增益控制单元控制可变增益放大器的增益,使得多级信号的绝对幅度值的时间平均值是由参考平均值计算单元计算出的参考平均值附近的值。
此外,所述增益控制单元可以包括绝对值电路,用于产生从可变增益放大器输出的多级信号的绝对幅度值,滤波器电路,用于产生从绝对值电路输出的绝对幅度值的时间平均值,以及运算放大器,参考幅度值和从滤波器电路输出的时间平均值被输入运算放大器,运算放大器用于在时间平均值超过参考幅度值的情况下输出减小可变增益放大器的增益的控制信号,而在时间平均值落到参考幅度值之下的情况下输出增加可变增益放大器的增益的控制信号。
此外,所述特定的编码方案为交替传号反转(AMI)编码方案。
根据本发明的另一个实施例,提供一种信息处理装置,该装置包括:编码单元,用于根据各个特定编码方案,对由奇数位置处的位值形成的第一位串和由偶数位置处的位值形成的第二位串进行编码,并产生不包括DC成分的第一和第二编码信号,位值是通过从用互不相同的第一和第二位值表示的位串中交替提取位值而获得的;信号产生单元,用于通过与时钟信号的正幅度值的定时同步地将第一编码信号加到时钟信号上,并且与时钟信号的负幅度值的定时同步地将第二编码信号加到时钟信号上来产生多级信号,其中时钟信号的幅度比由编码单元产生的第一和第二编码信号的幅度大;以及算术处理单元,用于输出从图像数据、音频数据、通信数据和控制数据中选择的一个或多个数据。从算术处理单元输出的数据的位串被输入到编码单元,并产生第一和第二编码信号。第一和第二编码信号被输入信号产生单元中,并产生多级信号。该多级信号经由信息处理装置内提供的特定传输路径进行发送。
此外,所述信号处理装置还可以包括:信号接收单元,用于接收经由特定传输路径发送的多级信号;幅度检测单元,用于检测由信号接收单元接收的多级信号的幅度值;解码单元,用于基于由幅度检测单元检测出的正幅度值对第一位串进行解码,并且基于负幅度值对第二位串进行解码;以及显示单元,用于显示图像数据。在这种情况下,当由算术处理单元输出的数据为图像数据时,解码单元将与图像数据相对应的第一和第二位串输入到显示单元,并且显示单元基于由解码单元输入的第一和第二位串显示图像数据。
根据本发明的另一个实施例,提供一种多级编码方法,包括步骤:根据各个特定编码方案,对由奇数位置处的位值形成的第一位串和由偶数位置处的位值形成的第二位串进行编码,并产生不包括DC成分的第一和第二编码信号,位值是通过从用互不相同的第一和第二位值表示的位串中交替提取位值而获得的;以及通过与时钟信号的正幅度值的定时同步地将第一编码信号加到时钟信号上,并且与时钟信号的负幅度值的定时同步地将第二编码信号加到时钟信号上来产生多级信号,其中时钟信号的幅度比在编码步骤产生的第一和第二编码信号的幅度大。
根据本发明的另一方面,提供一种数据传输方法,该方法包括步骤:从算术处理装置输出从图像数据、音频数据、通信数据和控制数据中选择的一个或多个数据,根据各个特定的编码方案,对由奇数位置处的位值形成的第一位串和由偶数位置处的位值形成的第二位串进行编码,并产生不包含DC成分的第一和第二编码信号,其中位值是通过从与输出的步骤中从算术处理装置输出的数据相对应的位串中交替提取位值而获得的;通过与时钟信号的正幅度值的定时同步地将第一编码信号加到时钟信号上,并且与时钟信号的负幅度值的定时同步地将第二编码信号加到时钟信号上来产生多级信号,其中时钟信号的幅度比在编码步骤产生的第一和第二编码信号的幅度大;以及经由特定的传输路径发送多级信号。
根据上述本发明的实施例,能够减小具有通过将时钟同步加到编码信号上而获得的信号波形的多级信号的时间平均幅度值和数据模式之间的依赖性。
附图说明
图1是示出采用并行传输方案的移动终端的结构例子的说明图;
图2是示出采用串行传输方案的移动终端的结构例子的说明图;
图3是示出根据新方案的移动终端的功能结构例子的说明图;
图4是示出AMI码的信号波形的说明图;
图5是示出以AMI码作为基础的新方案的多级码产生方法和幅度确定方法的例子的说明图;
图6是说明在接收端处输入信号的幅度太小的情况下产生的问题以及该问题的解决办法的说明图;
图7是说明在接收端处输入信号的幅度太大的情况下产生的问题以及该问题的解决办法的说明图;
图8是示出用于检测输入信号的平均幅度信息(电压)的装置的结构例子的说明图;
图9是示出用于检测输入信号的幅度信息(数字值)的装置的结构例子的说明图;
图10是示出用于检测多级信号的每个幅度值和时钟成分的装置的结构例子的说明图;
图11是示出根据新方案的多级信号的幅度特征的说明图;
图12是示出根据新方案的多级信号的幅度特征的说明图;
图13是示出根据本发明实施例的单独编码方案的编码方法的例子的说明图;
图14是示出根据本实施例的单独编码方案的多级信号的幅度特征的说明图;
图15是示出根据新方案的多级信号的信号波形与根据本实施例的单独编码方案的多级信号的信号波形之间的仿真比较结果的说明图;
图16是示出根据新方案的多级信号的绝对值电路输出与根据本实施例的单独编码方案的多级信号的绝对值电路输出之间的仿真比较结果的说明图;
图17是示出以根据新方案的多级信号的绝对值电路输出作为输入的LPF的输出与以根据本实施例的单独编码方案的多级信号的绝对值电路输出作为输入的LPF的输出之间的仿真比较结果的说明图;
图18是示出根据本实施例的多级信号的产生装置以及用于检测多级信号的每个幅度值和时钟成分的检测装置的结构例子的说明图;
图19是示出根据本实施例的编码器的结构例子的说明图;
图20是示出根据本实施例的幅度比较操作电路的结构例子的说明图;以及
图21是示出根据本实施例的解码器的结构例子的说明图。
具体实施方式
下文中,将参考附图详细描述本发明的优选实施例。注意,在本说明书及附图中,实质上具有相同功能和结构的结构元件用相同的附图标记来表示,这些结构元件的重复说明省略。
<描述的流程>
简短提及下面描述的本发明实施例的描述流程。首先,参考图1简短地描述采用并行传输方案的移动终端100的设备结构。这里,将指出与并行传输方案相关的缺点。然后,参考图2简短地描述采用串行传输方案的移动终端130的设备结构。然后,将参考图3描述采用上述新方案的移动终端130的功能结构。接下来,将参考图4和图5描述根据上述新方案的以AMI码作为基础的编码方法。顺及,AMI是交替传号反转(AlternateMark Inversion)的简称。
接下来,将参考图6指出在将多级信号输入位于接收端的比较器中以检测多级信号的各个幅度水平和时钟成分时该多级信号的幅度太小的情况下会出现的问题。此外,将参考图7指出在将多级信号输入位于接收端的比较器中以检测多级信号的各个幅度水平时该多级信号的幅度太大的情况下会出现的问题。此外,将参考图8和图9描述用于检测多级信号的幅度信息的装置的结构例子。接下来,将参考图10描述解决这些问题所采取的措施,同时引入接收端的具体结构例子。
接下来,将参考图11和图12指出在应用图10所示的接收端的结构例子时所述新方案中的多级信号的幅度特征所引起的问题。接下来,将参考图13来描述为解决该问题而设计的根据本实施例的单独的编码方案。接下来,将参考图14描述根据本实施例的单独的编码方案产生的多级码的幅度特征。然后,参照图15到图17所示的仿真结果比较由新方案的编码方法产生的多级信号的特征和由根据本实施例的单独的编码方案产生的多级信号的特征。然后,将参考图18到图21描述用于检测由根据本实施例的单独的编码方案产生的多级信号的各个幅度水平和时钟成分的装置的结构例子。最后,将总结实施例的技术思路并简短地描述由该技术思路获得的操作效果。
(描述细项)
1:引言
1-1:采用并行传输方案的移动终端100的设备结构
1-2:采用串行传输方案的移动终端130的设备结构
1-3:根据新方案的移动终端130的功能结构
1-3-1:与基于AMI码的多级码相关的编码方法
1-3-2:与基于AMI码的多级码相关的解码方法
1-4:多级信号的幅度控制方法
1-4-1:幅度太小/太大所导致的问题
1-4-2:多级信号的幅度特征所导致的问题
2:实施例
2-1:单独编码方案
2-1-1:根据单独编码方案的编码方法
2-1-2:根据单独编码方案的多级信号的幅度特征
2-1-3:新方案和单独编码方案之间的比较
2-2:增益控制反馈装置的结构
3:结论
<1:引言>
首先,在详细描述根据本发明实施例的技术之前,简短地总结本实施例所要解决的问题。
(1-1:采用并行传输方案的移动终端100的设备结构)
首先,将参考图1简短地描述采用并行传输方案的移动终端100的设备结构。图1是示出采用并行传输方案的移动终端100的设备结构的例子的说明图。在图1中,将移动电话示意性示为移动终端100的例子。然而,下面描述的技术的应用范围不限于移动电话。例如,它可以用于信息处理装置,诸如笔记本PC或各种便携式电子设备。
如图1所示,移动终端100主要包括:显示单元102、液晶单元104(LCD)、连接单元106、操作单元108、基带处理器110(BBP)以及并行信号路径112。LCD是液晶显示器的简写。另外,显示单元102和操作单元108可以分别称为显示端和主体端。另外,为了说明起见,将作为例子描述通过并行信号路径112传输图像信号的情形。当然,要通过并行信号路径112传输的信号的类型不限于此,也可以是例如控制信号、音频信号等。
如图1所示,在显示单元102上提供有液晶单元104。经由并行信号路径112传输的图像信号被输入到液晶单元104。液晶单元104基于输入的图像信号显示图像。此外,连接单元106是连接显示单元102和操作单元108的构件。形成连接单元106的连接构件具有的结构能使显示单元102在例如Z-Y平面内旋转180°。该连接构件也能形成为使得显示单元102能够在X-Z平面内旋转。在这种情况下,移动终端100会具有能够折叠的结构。另外,该连接构件也可以具有允许显示单元102在任何方向上自由移动的结构。
基带处理器110是为移动终端100提供通信控制功能和应用程序执行功能的算术处理单元。从基带处理器110输出的并行信号经由并行信号路径112传输到显示单元102的液晶单元104。并行信号路径112被提供有多个信号线。例如,在移动电话的情况下,信号线的数目n约为50条线。在液晶单元104的分辨率为QVGA的情况下,图像信号传输速度约为130Mbps。并行信号路径112进行接线,使得信号线穿过连接单元106。
换言之,形成并行信号路径112的多个信号线被提供于连接单元106中。如上所述,如果连接单元106的移动范围增大,则该移动对并行信号路径112造成损害的风险就增加。这将导致并行信号路径112的可靠性受损。另一方面,如果并行信号路径112的可靠性得以维持,则连接单元106的移动范围将受到限制。由于该原因,在移动电话等中广泛使用串行传输方案,以便维持并行信号路径112的可靠性,同时也使构成连接单元106的可移动构件的自由度增加。从电磁干扰(EMI)的角度看,也正在促进向传输线的串行传输方案的转变。
(1-2:采用串行传输方案的移动终端130的设备结构)
现在将参考图2简短地描述采用串行传输方案的移动终端130的设备结构。图2是示出采用串行传输方案的移动终端130的设备结构的例子的说明图。在图2中,示意性示出移动电话作为移动终端130的例子。然而,下面所描述的技术的应用范围不限于移动电话。例如,它可以用于信息处理装置,诸如笔记本PC或各种便携式电子设备。此外,与图1所示的采用并行传输方案的移动终端100的结构元件具有实质上相同功能的结构元件用相同的附图标记来表示,并省略这些结构元件的详细说明。
如图2所示,移动终端130主要包括:显示单元102、液晶单元104(LCD)、连接单元106和操作单元108。另外,移动终端130包括:基带处理器110(BBP),并行信号路径132、136,串行信号路径134,串化器150和解串器170。
与上述移动终端100不同,移动终端130经由穿过连接单元106布线的串行信号路径134通过串行传输方案来传输图像信号。所以,在操作单元108中提供串化器150以将从基带处理器110输出的并行信号串行化。另一方面,在显示单元102中提供解串器170以将经由串行信号路径134传输的串行信号并行化。
串化器150将从基带处理器110输出的并经由并行信号路径132输入的并行信号转换成串行信号。由串化器150转换成的串行信号被经由串行信号路径134输入到解串器170。当该串行信号被输入时,解串器170从输入的串行信号恢复原始并行信号。然后,解串器170经由并行信号路径136将该并行信号输入到液晶单元104。
在串行信号路径134中,例如NRZ数据可以被独立传输,或者,数据信号和时钟信号可以被一起传输。此外,串行信号路径134中的线的数目k比图1所示的移动终端100中的并行信号路径112中的线的数目n少很多(1≤k<<n)。例如,信号线的数目k可以减少到只有几条线。因此,可以说,与串行信号路径134所穿过的连接单元106的可移动范围相关的自由度比与并行信号路径112所穿过的连接单元106的可移动范围相关的自由度大很多。同时,也可以说,串行信号路径134的可靠性高。另外,流经串行信号路径134的串行信号通常使用差动信号,诸如LVDS等。LVDS是低压差动信号(Low Voltage Differential Signal)的简称。
到此为止,简短地描述了移动终端130的设备结构。采用串行传输方案的移动终端130的总的设备结构大体如上所述。然而,连接单元106中的信号线的数目能够减少多少取决于流经串行信号路径134的信号的形式。串化器150和解串器170将确定该信号的形式。下面,将描述根据上述新方案的串化器150和解串器170的功能结构。
(1-3:根据新方案的移动终端130的功能结构)
这里,将参考图3描述根据新方案的移动终端130的功能结构。图3是根据新方案的移动终端130的功能结构例子。新方案的技术特征在于数据的编码方法和编码数据的传输方法。因此,在图3中只示出了构成移动终端130的传输单元的串化器150的主要功能结构和构成移动终端130的接收单元的解串器170的主要功能结构。因此,应该注意,省略了其它一般的结构元件的描述。
如图3所示,串化器150主要包括:编码单元152、驱动器154和叠加单元156。此外,解串器170主要包括:分离单元172、接收器174、时钟提取单元176和解码单元178。串化器150和解串器170经由同轴线缆160电连接。另外,同轴电缆是串行信号路径134的例子。
当传输数据和传输时钟被经由并行信号路径132从基带处理器110传输到串化器150中时,传输到串化器150的传输数据和传输时钟被输入到编码单元152。编码单元152通过使用新方案的编码方法从传输数据产生多级码。这里的多级码是使用多个幅度水平来表示一个位值的码。例如,用+3、+1、-1和-3四个值来表示位值1以及用幅度水平+2和-2来表示位值0的6电平码是上述多级码的例子。
此外,由编码单元152产生的多级码被配置为每半个传输时钟周期反转极性(+/-)。这种多级码可以通过将传输时钟同步加到双极性码(bipolar code)或双码码(dicode code)(诸如AMI码、曼彻斯特码、部分响应码等)来产生。然而,在实际中,在信号处理中很少进行同步加。在许多情况下,通过使用表格等从传输数据中直接产生多级码,其中,在所述表格等中,通过同步加双极性码和传输数据而获得的信号波形的幅度水平与传输数据的位值彼此相关联。接着,以这种方式产生的多级码由驱动器154转换成合适的幅度水平,并输入叠加单元156。
由编码单元152产生的多级码具有这样的波形,该波形的极性每半个传输时钟周期发生反转,因此几乎不包括DC成分。因此,即使将多级码叠加在DC电源上然后进行传输,在接收端也能够容易地分离出该多级码。此外,通过将多级码叠加在DC电源上来对其进行传输,能够将连接单元106中的信号线的数目减少到约1条。因此,在图3所示的串化器150中提供叠加单元156,并且在叠加单元156处将DC电源叠加在多级信号上。在叠加单元156处叠加了DC电源的多级码(下文中称作叠加信号)被经由同轴电缆160输入到分离单元172中。
经由同轴电缆160输入到分离单元172中的叠加信号在分离单元172分离为DC电源和多级码。然后,由分离单元172分离的多级码经由接收器174输入到时钟提取单元176和解码单元178中。首先,在时钟提取单元176从输入的多级码提取出时钟成分,并产生传输时钟。如上所述,根据新方案的多级码具有这样的波形:该波形的极性每半个传输时钟周期发生反转。因此,通过检测多级码的幅度水平过零的定时,能够在不使用PLL的情况下基于检测到的结果重新产生传输时钟。
这样,时钟提取单元176通过使用阈值水平被设为0的比较器等检测多级码的幅度水平过零的定时,并重新产生传输时钟。另外,在下面的描述中,在时钟提取单元176产生的传输时钟将被称作检测到的时钟。在时钟提取单元176重新产生的检测到的时钟被向显示单元102的其它结构元件输出,并且也输入到解码单元178。当输入了多级码和检测到的时钟时,解码单元178检测多级码的幅度水平超过某个特定阈值水平的定时以及幅度水平落到特定水平之下的定时,并且也通过使用检测结果和检测到的时钟来检测多级码的每个幅度水平。
此外,解码单元178基于多级码的检测到的幅度水平对传输数据进行解码。将在解码单元178进行了解码的传输数据作为接收数据向显示单元102的其它结构元件输出。如前面所述,根据新方案的移动终端130通过利用使用多个幅度水平来表示一个位值的多级码来发送传输数据。如上所述,多级码具有这样的波形:其极性每半个时钟周期被反转。因此,接收端能够从多级码提取时钟成分,并且在不使用PLL的情况下重新产生时钟。于是,在接收端不必提供PLL,并且电路规模和功率消耗能够被减小到该程度。
(1-3-1:与基于AMI码的多级码相关的编码方法)
这里,将参考图4和图5来描述产生采用AMI码作为基础的新方案的多级码的编码方法。通过上述移动终端130的编码单元152的功能来实现这里要描述的编码方法。如上所述,新方案的多级码具有这样的信号波形:该信号波形通过将时钟同步加到双极性码来获得。这里,采用占空比为100%的AMI码作为双极性码的例子。
(AMI码的信号波形)
首先,参考图4简短地描述AMI码的波形。图4是示出AMI码的信号波形的例子的说明图。另外,假设A为任意正数。
AMI码是使用电势0表示位值0并使用电势A和-A表示位值1的码。然而注意,电势A和电势-A交替使用。就是说,在用电势A表示了位值1之后,如果下一个位值也是1,那么,用电势-A来表示1。图4示出这样的信号波形:该波形是在T1、...、T14定时输入位值0、1、0、1、1、0、0、0、0、1、1、1、0、1的情况下基于AMI编码规则进行编码而获得的。
在图4的例子中,位值1出现在T2、T4、T5、T10、T11、T12和T14定时。如果在T2定时AMI码的幅度水平处于电势A,则将反转极性,在T4定时的幅度水平将处于-A。相似地,在T5定时,即下面将出现位值1的定时,AMI码的幅度水平将处于电势A。同样地,AMI码具有极性反转特性,根据该特性,与位值1相对应的幅度水平在正和负之间交替反转。另外,与位值0相对应的AMI码的幅度水平都用电势0来表示。
如所述,AMI码具有极性反转特性,因此就具有不包括DC成分的特性。然而,与位值0相对应的电势0可能连续出现。例如,在图4的例子中,电势0连续出现在T6、...、T9定时。当存在电势0连续出现的时段时,幅度水平在该时段期间不发生变化,并且在不使用PLL的情况下难以从所接收到的AMI码的信号波形中提取时钟成分。考虑到该问题,设计出这样的方法:该方法通过使用根据上述新方案的多级码进行数据传输。
(编码方法)
这里,将参考图5描述与上述新方案的编码方法相关的以AMI码作为基础的多级码的产生方法。图5是示出以AMI码作为基础的多级码的产生方法的说明图。另外,尽管这里将描述通过将时钟同步地加到AMI码来产生多级码的方法,但也可以基于将位值0和1与多级码的每个幅度水平相关联的编码规则从传输数据直接产生多级码的信号波形。在这种情况下,将由编码单元152以表格格式等来保持该编码规则。
在图5的(C)中,示出了由新方案的编码方法产生的并且以AMI码为基础的多级码。该多级码使用多个电势-1、-3、1和3来表示位值1,而使用与上述电势不同的多个电势-2和2来表示位值0。另外,这样配置该多级码使得该多级码的极性每半个时钟周期就被反转,并且不连续取相同的电势。例如,在图5的例子中,在定时T6和T9之间的时间段内连续出现位值0。然而,电势取值-2、2、-2和2,相同的电势不连续出现。通过使用这种多级码,即使连续出现相同的位值,也能通过检测幅度水平过零定时来提取时钟成分。
通过例如将图5的(A)中所示的AMI码和图5的(B)所示的时钟同步地加起来来获得图5的(C)的多级码的信号波形。图5中所示的AMI码的信号波形(A)与图4中所示的AMI码信号形式相同。此外,当取AMI码的传输速度为Fb时,图5的(B)中所示的时钟的频率将为Fb/2,即Fb的一半。此外,时钟(B)比AMI码(A)的幅度范围大。在图5的例子中,AMI码(A)的幅度范围在-1和+1之间,相比之下,时钟(B)的幅度范围被设置在-2和+2之间。更一般地,时钟(B)的幅度水平可以设为AMI码的幅度水平的N倍(N>1)。
当图5所示的AMI码(A)和时钟(B)在其边沿对齐的情况下同步加起来时,产生图5的(C)中所示的多级码。此时,由于时钟(B)的幅度范围设为比AMI码(A)的幅度范围大,所以,产生由多个幅度水平表示一个位值的多级码。例如,当AMI码(A)的幅度水平表示为A1并且时钟(B)的幅度水平表示为A2时,多级码(C)的幅度水平A1+A2将取6个值:1+2=3,0+2=2,-1+2=1,1-2=-1,0-2=-2和-1-2=-3。也应该注意,多级码(C)的幅度水平的极性每时钟(B)的半个周期被反转。
如上所述,通过将AMI码(A)和时钟(B)同步地加起来来获得根据新方案的多级码(C)。然而,也可以通过使用表格等直接从传输数据产生多级码(C),其中,在所述表格等中,位值0和1与多级码的幅度水平彼此直接相关联。当使用这种表格等的时候,位串0、1、0、1、1、0、...、1直接被转换成多级码(C)的幅度水平2、-1、2、-3、3、-2、...、-1。另外,使用任一种方法,传输数据的位值0都将由多级码(C)的幅度水平2和-2来表示,而位值1将由幅度水平3、1、-1和-3来表示。
到此为止,描述了以AMI码(A)作为基础的新方案的编码方法。接下来,将描述从多级码(C)解码出原始数据的方法。
(1-3-2:与基于AMI码的多级码相关的解码方法)
这里,将参考图5来描述与基于AMI码的多级码(C)相关的解码方法。在下文中,将顺序地描述从多级码(C)提取时钟成分的方法、从多级码(C)检测每个幅度水平的方法,以及根据所检测到的幅度水平解码数据的方法。另外,这里将描述的时钟提取过程通过时钟提取单元176的功能来实现。此外,幅度水平检测过程和数据提取过程通过解码单元178的功能来实现。
(时钟提取方法)
首先,参看图5。如上所述,对于多级码(C),幅度水平的极性每半个时钟周期被反转。因此,时钟提取单元176能够通过使用设置了阈值水平TH1(TH1=0)的比较器检测多级码(C)的幅度水平过零的定时来提取时钟成分。例如,当将多级码(C)与阈值水平TH1比较时,获得检测的时钟,该时钟所具有的脉冲在多级码(C)的幅度水平过零线向上的定时上升以及在幅度水平过零线向下的定时下降。这样获得的检测时钟被输入到解码单元178。
(幅度水平检测方法和数据解码方法)
如图5中所示,根据新方案的基于AMI码的多级码(C)具有6个幅度水平:3、2、1、-1、-2和-3。因此,需要至少4个阈值水平来检测这些幅度水平。
例如,将阈值水平TH3(TH3=2.5)设置在幅度水平3和2的中间附近,而将阈值水平TH2(TH=1.5)设置在幅度水平2和1的中间附近。此外,将阈值水平TH4(TH=-1.5)设置在幅度水平-1和-2的中间附近,而将阈值水平TH5(TH5=-2.5)设置在幅度水平-2和-3的中间附近。另外,提供与各个阈值水平相对应的比较器,并且检测多级码(C)的幅度水平过每个阈值水平的定时。
例如,当将多级码(C)与阈值水平TH2进行比较时,获得这样的数据信号:该数据信号具有的脉冲在多级码(C)的幅度水平过阈值水平TH2向上的定时上升,并在幅度水平过阈值水平TH2向下的定时下降。此外,当将多级码(C)与阈值水平TH3进行比较时,获得这样的数据信号:该数据信号具有的脉冲在多级码(C)的幅度水平过阈值水平TH3向上的定时上升,并在幅度水平过阈值水平TH3向下定时下降。
相似地,当将多级码(C)与阈值水平TH4进行比较时,获得这样的数据信号:该数据信号具有的脉冲在多级码(C)的幅度水平过阈值水平TH4向上的定时上升,并在幅度水平过阈值水平TH4向下的定时下降。另外,当将多级码(C)与阈值水平TH5进行比较时,获得这样的数据信号:该数据信号具有的脉冲在多级码(C)的幅度水平过阈值水平TH5向上的定时上升,并在幅度水平过阈值水平TH5向下的定时下降。
当对各个阈值水平获得数据信号时,解码单元178从这些数据信号的结合来确定多级码(C)的幅度水平。例如,当在某个定时与阈值水平TH3相对应的数据信号的幅度水平为1时,多级码(C)的幅度水平被确定为3。另外,当某个定时与阈值水平TH3相对应的数据信号的幅度水平为0并且与阈值水平TH2相对应的数据信号的幅度水平为1时,多级码(C)的幅度水平就被确定为2。此外,当某个定时与阈值水平TH2相对应的数据信号的幅度水平为0并且检测的时钟的幅度水平为1时,多级码(C)的这个幅度水平被确定为1。
相似地,当在某个定时与阈值水平TH5相对应的数据信号的幅度水平为0时,多级码(C)的幅度水平被确定为-3。另外,当某个定时与阈值水平TH5相对应的数据信号的幅度水平为1并且与阈值水平TH4相对应的数据信号的幅度水平为0时,多级码(C)的幅度水平被确定为-2。此外,当某个定时与阈值水平TH4相对应的数据信号的幅度水平为1并且检测的时钟的幅度水平为0时,多级码(C)的幅度水平被确定为-1。在解码单元178中将这样获得的幅度水平的确定结果转换成位值。
如上所述,多级码(C)的幅度水平3、1、-1和-3与位值1相对应,而幅度水平2和-2与位值0相对应。因此,解码单元178将幅度水平3、1、-1和-3转换成位值1,将幅度水平2和-2转换成位值0。于是,根据多级码(C)解码传输数据。
到此为止,描述了根据新方案的编码方法和解码方法。如上所述,通过使用利用新方案的编码方法和解码方法产生的多级码来传输数据,在接收端PLL变得不必要,且功率消耗能够被减小到该程度。此外,通过在电源线上叠加多级码并将其进行传输,可以大大减少连接单元106中的线的数目。于是,移动终端130的变换自由度增加,并且信号线的可靠性也提高了。
(1-4:多级信号的幅度控制方法)
如上所述,根据新方案的数据传输方法是一种不平常的方法。然而,使用这种方法时应该记得下面的要点。上述多级码(C)具有通过将时钟(B)同步地加到AMI码(A)而获得的信号波形。因此,依据AMI编码的数据的数据模式,多级码(C)将具有这样的波形:在某个时段内大幅度值连续出现,而在另一时段内小幅度值连续出现。这种波形可以在确定多级码(C)的每个幅度水平时间接地导致错误的确定。与此点相关,将详细说明多级码(C)的波形和幅度水平确定的准确度之间的关系。另外,在下面的说明中,多级码(C)将被称作多级信号。
(1-4-1:幅度太小/太大所导致的问题)
首先,将参考图6和图7描述当在接收端检测多级信号的每个幅度水平时所产生的问题以及该问题的解决方案。图6是说明图,示出在接收的多级信号(输入信号)的幅度太小的情况下,在用来检测多级信号的每个幅度水平的比较器处出现的问题以及该问题的解决方案。另一方面,图7是说明图,示出在接收的多级信号(输入信号)的幅度太大的情况下,在用来检测多级信号的每个幅度水平的比较器处出现的问题以及该问题的解决方案。
首先,参考图6。由在接收端处提供的比较器来确定多级信号的每个幅度水平。例如,在图5所示的多级信号(多级码(C))的情况下,使用包括为时钟检测设置的阈值水平TH1的5个阈值水平(即,TH1、TH2、TH3、TH4和TH5)来确定各个幅度水平。就是说,在接收端设置比较器,其阈值水平分别被设定为TH1、TH2、TH3、TH4和TH5,并且基于比较器的输出来确定每个幅度水平。例如,阈值水平被设定为TH1的比较器在输入信号的幅度水平超过阈值水平TH1的时段中输出水平为H的信号,并在幅度水平落到阈值水平之下的时段中输出了水平为L的信号。
注意,为每个比较器设定了输入滞后(hysteresis)以防止震颤(chattering)和故障。例如,在阈值水平设定为TH1的比较器的情况下,比较器的输出在输入信号的幅度水平向上过阈值水平TH1+ΔTH(ΔTH>0)的定时转变为水平H。另外,比较器的输出在输入信号的幅度水平向下过阈值水平TH1-ΔTH(ΔTH>0)的定时转变为水平L。如图6所示,设定了输入滞后的比较器在幅度水平之上和之下有死区。
因此,如图6所示,在输入到比较器的多级信号的幅度太小的情况下,如果根据幅度将比较器的阈值水平设定为低,则输入的多级信号可以不超过滞后。因此,每个比较器难以对多级信号的每个幅度水平进行准确的比较。另外,在设定了高速操作所需要的过驱量的情况下,如果多级信号的幅度太小,则必需的过驱量不能得到保证,并且可能不能在高速操作时对每个幅度水平进行准确的比较。
此外,基于接收端的电路配置、电源电压等来决定接收的信号的动态范围,并在操作时将其固定到某个范围。另外,难以使输入滞后以及过驱量的设定在操作时可变,并且在许多情况下这些量在电路设计时已经设定。由于该原因,为了能够对多级信号的每个幅度水平进行准确的比较,如图6所示,设计出这样的方法:通过放大器放大幅度太小的多级信号(输入信号A),然后将其输入到比较器。这样,通过用放大器将多级信号放大到合适的幅度,可以对每个幅度水平进行准确的比较,即使对每个比较器设定了输入滞后以及即使在高速操作时也是如此。
接下来,参考图7。与图6的情形相反,在输入的多级信号(输入信号A)的幅度太大的情况下,设置在比较器之前的放大器发生饱和,因此信号波形出现失真。例如,如图7所示,由于放大器的饱和,多级信号的高的幅度水平被抑制到这种程度:以至于在一部分阈值水平(TH3、TH5等)阈值确定是不可能的,并且对每个幅度水平的准确比较变得困难。因此,采取这样的措施:用放大器来衰减输入的多级信号的幅度。同样,为了比较多级信号的每个幅度水平,优选地采用这样的结构:该结构根据多级信号的幅度通过进行放大处理或衰减处理将多级信号调整到合适的幅度之后将多级信号输入到比较器。
例如,从减少传输错误的角度看,认为这样的结构是合适的:在该结构中,在比较器之前设置可变增益放大器,并提供用于根据输入多级信号的幅度来控制可变增益放大器的增益的机制。
接下来,将考虑检测多级信号的幅度信息的方法,其中,该幅度信息将成为通过可变增益放大器进行增益控制的参考。作为检测多级信号的幅度信息的方法,例如,可以采取一种模拟方法,该方法使用在特定时段上对多级信号的绝对幅度值进行平均而获得的时间平均值作为幅度信息,如图8所示。根据这种方法,首先,将多级码(A)输入到绝对值电路,并获得绝对值波形(B)。然后,将绝对值波形(B)输入到具有特定时间常数的低通滤波器(LPF),并获得时间平均波形(C)。在图8所示方法的情况下,输出时间平均波形(C)作为幅度信息,并将其用于由可变增益放大器进行的增益控制。另外,作为相似的方法,也可以采取使用峰值保持电路和波谷保持电路(bottom hold circuit)的方法。
此外,作为检测要用于增益控制的幅度信息的方法,也可以采取这样的数字方法:以相对于数据速率而言足够大的速度进行高速数字采样,并通过使用逻辑电路从采样结果中获得多级信号的幅度信息,如图9所示。图9是示出用于检测输入信号的幅度信息(数字值)的装置的结构例子的说明图。根据这种方法,首先,将多级信号(A)输入到模拟-数字转换器(ADC),并对其进行数字采样,从而获得采样点(B)。然后,将采样点(B)输入到逻辑电路,并获得多级信号的幅度信息。当使用这种数字方法时,高速工作的ADC和高速工作的逻辑电路是必须的,因此,功率消耗将增加。另外,当数据速率非常高时,难以通过现有的电路技术实现这种高速ADC和这种高速逻辑电路。
基于上述考虑,优选地通过图8所示的模拟方法检测要用于由可变增益放大器进行增益控制的多级信号的幅度信息。当使用这种方法时,可以使功率消耗相对较小,并且也能降低成本。
接下来,将参考图10来考虑接收端的一种具体结构,其中,接收端中设置有如图8所示的幅度信息检测装置。图10是说明图,示出包括通过调整输入的多级信号的幅度对每个幅度水平进行准确比较的增益控制反馈环的接收端的系统结构例子。另外,图10所示的系统结构例子对应于图3所示的移动终端130中的时钟提取单元176和解码单元178。
如图10所示,接收端的系统结构包括:可变增益放大器202(VGA),比较器204、206、208、210和212,以及解码器214。此外,这个系统结构包括绝对值电路216、低通滤波器218(LPF)和运算放大器220(OP),并形成增益控制反馈环。
首先,多级信号被经由可变增益放大器202输入绝对值电路216。输入信号的幅度值在绝对值电路216处被绝对化(absolutised)。然后,幅度值在绝对值电路216处被绝对化的输入信号被输入到低通滤波器218。在低通滤波器218中设定特定的时间常数,并在具有时间常数的低通滤波器218处计算输入信号的时间平均作为参考。就是说,由绝对值电路216和低通滤波器218计算多级信号的绝对幅度值的时间平均(下文中称作时间平均信号)。
从低通滤波器218输出的时间平均信号被输入到运算放大器220。参考水平值连同时间平均信号被输入到运算放大器220。然后,在运算放大器220处对时间平均信号和参考水平值进行比较,比较结果被反馈回可变增益放大器202。基于反馈回的由运算放大器220做出的比较结果在可变增益放大器202处进行增益控制。如参考图6和图7所描述的,为了在比较器204、206、208、210和212处对多级信号的各个幅度水平进行准确比较,由可变增益放大器202进行合适的增益控制是重要的。
此外,低通滤波器218中设定的时间常数也是重要的参数。增益控制反馈环(自动增益控制(AGC)环)具有低频截止特性。因此,如果低通滤波器218的时间常数太小,则信号的低频成分受到抑制,并且导致波形失真。另一方面,如果低通滤波器218的时间常数太大,则需要较长的时间才能稳定地进行增益控制。由于这些原因,期望根据应用为低通滤波器218设定合适的时间常数。
然后,当在可变增益放大器202处完成合适的增益调节时,将可变增益放大器202处放大的多级信号输入到比较器204、206、208、210和212。以阈值水平TH3、TH2、TH1、TH4和TH5作为各个参考在比较器204、206、208、210和212处进行阈值确定。然后,将每个比较器204、206、208、210和212做出的阈值确定结果输入到解码器214。此时,假设多级信号的幅度在可变增益放大器202处进行了合适的调节,将准确的阈值确定结果输入到解码器214。
基于从每个比较器204、206、208、210和212输入的阈值确定结果在解码器214处对数据进行解码。此时,基于以用于时钟检测的阈值水平TH1作为参考的阈值确定结果(比较器208的输出)重新产生时钟,并通过使用重新产生的时钟对数据进行解码。然后,将解码器214处重新产生的时钟(重新产生时钟)和在解码器214处解码的数据(解码数据)向其它结构元件输出。
如上所述,根据图10所示的接收端的系统结构,通过增益控制反馈环进行可变增益放大器202的增益控制。此外,图6和图7所示的问题通过增益受到控制的可变增益放大器202调节多级信号的幅度来解决,并且多级信号的每个幅度水平将得到准确的比较。于是,数据的解码精度得到了提高。注意,为了获得这种效果,可变增益放大器202的增益控制需要恰当地进行。为了恰当地进行可变增益放大器202的增益控制,用输入到运算放大器220的时间平均信号作为准确的幅度信息是重要的。
(1-4-2:多级信号的幅度特性导致的问题)
在许多情况下,通过根据特定的编码方案对某数据进行编码而获得的信号的时间平均值依赖于数据模式。就是说,如果产生了通过对具有特定数据模式的数据进行编码而获得的信号的时间平均信号,则可能会导致这样的特性:即,时间平均值在某个时段变大,而在另一个时段变小。这里,参考图11,以根据新方案的多级信号的情形作为例子来进行考虑。
如上所述,通过根据特定的编码方案(例如,AMI编码方案)对数据进行编码来产生编码信号,并同步地加上幅度比编码信号的幅度大的时钟,能够产生根据新方案的多级信号。图11示出通过对数据模式(DATA=1、1、1、1、1、1、1、0、1、1、1、1、1、1、1、1)进行AMI编码从而产生AMI码(B),并将时钟(A)同步加到AMI码(B)而获得的多级信号(C)。图11的多级信号(C)在数据值0的定时分成幅度大的时段和幅度小的时段。可以看到,在幅度大的时段内,多级信号(C)的幅度水平钉卡(stuck)在+3和-3(幅度范围为6)。也可以看到,在幅度小的时段内,多级信号(C)的幅度水平钉卡在+1和-1(幅度范围为2)。
幅度水平变得钉卡的原因如下。在多级信号(C)的幅度范围大的时段中,彼此同步的时钟(A)和AMI码(B)具有相同的极性。例如,在时钟(A)取值+2的定时AMI码(B)取值+1,而在时钟(A)取值-2的定时AMI码(B)取值-1。相反,在多级信号(C)的幅度范围小的时段中,彼此同步的时钟(A)和AMI码(B)具有不同的极性。例如,在时钟(A)取值+2的定时AMI码(B)取值-1,而在时钟(A)取值-2的定时AMI码(B)取值+1。尽管图11示出一种极端情形,但即使如图12所示在数据值0和数据值1以混合形式存在的模式中,大幅度的时段和小幅度的时段的出现也能一眼区分开来。
当这种幅度钉卡时段出现时,计算在该时段中的绝对幅度值的时间平均,并可以基于计算结果进行可变增益放大器202的增益控制。例如,如果基于幅度小的时段内获得的时间平均信号进行增益控制,则在可变增益放大器202中设定增益,该增益比实际应该设定的适当的增益大。如果用这种大增益对幅度大的时段内的多级信号进行放大,则由于与图7所示问题相同的原因,不能对幅度水平进行准确比较。
另一方面,如果基于幅度大的时段内获得的时间平均信号进行增益控制,则在可变增益放大器202中设定增益,该增益比实际应该设定的适当的增益小。如果用这种小增益对幅度小的时段内的多级信号进行放大,则由于与图6所示问题相同的原因,不能对幅度水平进行准确比较。另外,如上所述,如果低通滤波器218的时间常数过大,则增益控制反馈环需要非常长时间才能稳定。因此,为低通滤波器218设定比预估的幅度钉卡时段充分长的时间常数将不是可用的解决办法。另外,可能出现的数据模式是未知的,因此存在这样的问题:难以准确地预估幅度钉卡时段。
作为防止这种幅度钉卡的措施,能够采取这样的措施:在传输端提前对要传输的数据进行加扰。然而,采取这种措施不可避免地增加电路规模。另外,在出现了使加扰模式无效的数据模式的情况下,将发生幅度钉卡,因此它不是基本的解决方法。如果数据模式是已知的,并且如果信号随时间的变化较慢,则也可用采取这样的配置:从接收信号中检测幅度信息,并通过使用检测结果进行可变增益放大器202的增益控制。然而,实际上,难以从随时间快速变化的未知数据模式中检测幅度信息以用于增益控制。
因此,本发明人开发了这样的技术:该技术对根据随时间快速变化的未知数据模式产生的多级信号的幅度钉卡进行抑制,并使可变增益放大器202能够进行恰当的增益控制。在下文中,将详细描述根据本技术的实施例。
<2.实施例>
在下文中,将描述本发明的实施例。本实施例涉及这样的技术:该技术对根据随时间高速变化的未知数据模式产生的多级信号的幅度钉卡进行抑制。通过采用该技术,能使接收端准确地进行可变增益放大器202的增益控制,基于多级信号的每个幅度水平的比较准确度得以提高,并且传输质量得以提高。下面将给出详细的说明。
(2-1:单独的编码方案)
这里,将描述根据本实施例的多级信号的产生方法以及多级信号的幅度特性。此外,将示出在特定条件下进行的仿真的结果,以将根据本实施例的多级信号的特征与根据上述新方案的多级信号的特征进行比较。
(2-1-1:根据单独编码方案的编码方法)
首先,将参考图13来描述根据本实施例的多级信号的产生方法。图13是示出根据本实施例的多级信号的产生方法的例子的说明图。另外,为了说明起见,在说明时取AMI编码方案为作为基础的编码方案。然而,产生方法不仅可以用于AMI编码方案,而且可以用于各种双极编码方案和双相(bi-phase)编码方案。例如,它也可以用于部分响应编码方案、曼彻斯特编码方案、CMI编码方案等。
如图13所示,类似于上述新方案,根据本实施例的编码方法通过对数据进行AMI编码产生AMI码(B),另外,通过将时钟(A)同步加到AMI码(B)来产生多级信号(C)。注意,根据本实施例的编码方法是一种在产生AMI码(B)时对形成数据的位串中的奇数位置处的位值形成的位串(奇数位串)和偶数位置处的位值形成的位串(偶数位串)单独进行AMI编码的方法。就是说,通过独立的编码过程来产生在时钟(A)的幅度水平为正的定时要进行同步加的AMI码(B)的幅度水平和在时钟(A)的幅度水平为负的定时要进行同步加的AMI码(B)的幅度水平。
同样,对奇数位串和偶数位串进行独立的AMI编码,因此,根据本实施例的编码方案将被称作单独编码方案。在图13的例子中,基于单独编码方案从数据模式DATA=1、1、0、1、1、0、1、1、0、0、1、0、1、1、0、1产生两个AMI码(B1)和(B2)。在数据模式DATA=1、1、0、1、1、0、1、1、0、0、1、0、1、1、0、1中,时钟(A)的正幅度水平的位串为DATA1=1、0、1、1、0、1、1、0。另一方面,在数据模式DATA=1、1、0、1、1、0、1、1、0、0、1、0、1、1、0、1中,时钟(A)的负幅度水平的位串为DATA2=1、1、0、1、0、0、1、1。
当根据AMI编码规则对上述DATA1编码时,产生AMI码(B1)。另外,当根据AMI编码规则对上述DATA2编码时,产生AMI码(B2)。然后,在时钟(A)的幅度水平为正(CLK=1)的定时将AMI码(B1)同步加到时钟(A)。另外,在时钟(A)的幅度水平为负的定时将AMI码(B2)同步加到时钟(A)。随着时钟(A)与AMI码(B)(AMI码(B1)和(B2))被同步地相加,产生了图13所示的多级信号(C)。参看该多级信号(C),可以看到,幅度范围是非常均衡的,幅度没有被钉卡到某些幅度水平。
此外,即使在使用根据上述单独编码方案的多级信号产生方法时,也会产生这样的多级码:该多级码几乎不包括DC成分,并且其幅度特性为极性每半个时钟周期进行反转,正如根据新方案的多级信号那样。因此,即使应用根据本实施例的单独编码方案,通过应用根据新方案的数据传输方法而获得的效果也不会丧失。另外,尽管在本说明书中使用奇数位串/偶数位串表述,但这些表述只是用于区分被交替提取的位值的两个组合,应该注意,奇数/偶数的含义没有特别的技术意义。
(2-1-2:根据单独编码方案的多级信号的幅度特征)
这里,将参考图14更详细地描述上述单独编码方案产生的多级信号的幅度特征。图14是用于描述由上述单独编码方案产生的多级信号的幅度特征的说明图。另外,也将详细描述在由上述单独编码方案产生的多级信号中幅度钉卡受到抑制的原因。
图14示出由图13中所示的单独编码方案产生的多级信号(C)以及通过使多级信号(C)通过绝对值电路216和低通滤波器218获得的信号波形(D)和(E)。当多级信号(C)输入绝对值电路216中时,从绝对值电路216输出信号(D)。当该信号(D)被输入具有合适时间常数的低通滤波器218时,从低通滤波器218输出信号(E)。可以看到,信号(E)的幅度水平在整个时段上维持在+2左右,而多级信号(C)的幅度水平在任何特定时段内都不固定在大幅度值或小幅度值上。
此外,图14单独示出了在CLK=1的定时通过检测信号(D)获得的信号(D1)以及在CLK=0的定时通过检测信号(D)获得的信号(D2)。此外,也示出了通过将各个信号D1和D2输入低通滤波器218获得的信号(E1)和(E2)。从图14可以看到,正如信号(E)那样,信号(E1)和(E2)也在整个时段中将幅度水平维持在+2左右。
获得这种幅度特征的原因如下:首先,在单独编码方案的情况下,对AMI码(B1)和(B2)进行单独的AMI编码。另外,只有时钟(A)的幅度水平+2被加到AMI码(B1)上,并且只有时钟(A)的幅度水平-2被加到AMI码(B2)上。就是说,通过对将恒定幅度水平+2加到AMI码(B1)上而获得的信号进行绝对化(absolutising)而获得的信号为上述信号(D1)。相似地,通过对将恒定幅度水平-2加到AMI码(B2)上获得的信号进行绝对值化(absolute valuing)获得的信号为上述信号(D2)。
首先,每个AMI码(B1)和(B2)都几乎不包括DC成分。因此,将恒定值加到AMI码(B1)和(B2)上仅导致幅度中心从零水平移动到恒定值。因此,当信号(D1)和(D2)输入到低通滤波器218时,就获得诸如图14所示的信号(D1)和(D2)的输出。自然,即使作为信号(D1)和(D2)的组合的信号(D)输入到低通滤波器218中,也不会引起幅度钉卡,并且获得诸如信号(E)的输出。
如上所述,当使用根据本实施例的单独编码方案时,从多级信号获得的时间平均信号的幅度变得独立于数据模式,并且在接收端能够稳定地进行可变增益放大器202的增益控制。另外,在根据本实施例的单独编码方案的情况下,需要对奇数位串和偶数位串进行独立的AMI编码,但不需要有特定的防止幅度钉卡的电路新添加到发射端和接收端。因此,优点是:能够实现稳定的数据传输,同时不会大大地增加制造成本和功耗。
(2-1-3:新方案和单独编码方案之间的比较)
在特定条件下进行仿真,以检查能够通过应用根据本实施例的单独编码方案获得的效果。进行仿真的条件如下:(1)以AMI编码方案为基础作为编码方案。(2)通过将幅度范围为2的AMI码与幅度范围为4的时钟同步相加获得新方案的多级信号,如图5所示。(3)通过将幅度范围为4的时钟同步地加到幅度范围为2的AMI码上获得单独编码方案的多级信号,其中,AMI码通过对分成奇数位和偶数位的两个位串独立进行编码而获得,如图13所示。
仿真中所使用的算法如下。(步骤1)时钟(CLK)的产生:产生10000位的位串010101...。(步骤2)数据(DATA)的产生:使用随机数产生10000位的位串。这里,0和1之间的比率为1∶1。(步骤3)基于新方案和单独编码方案的每一个对步骤2中产生的位串进行AMI编码。
步骤3的细节如下。在新方案的情况下:当DATA=0时,AMI码取值0,而当DATA=1时,AMI码交替取值-1和+1。在单独编码方案中:(偶数位串)当在CLK=0的时段中DATA=0时,AMI码值0取值0,而当在CLK=0的时段中DATA=1时,AMI码值0交替取值-1和+1;(奇数位串)当在CLK=1的时段中DATA=0时,AMI码值1取值0,而当在CLK=1的时段中DATA=1时,AMI码值1交替取值-1和+1。
(步骤4)基于新方案和单独编码方案产生的AMI码被同步加到时钟上,并计算多级信号的幅度水平。计算方法如下:在新方案的情况下:多级信号的幅度水平(OUT1)=4*(CLK-0.5)+AMI码值。在单独编码方案的情况下:在CLK=0的时段中,多级信号的幅度水平(OUT2)=4*(CLK-0.5)+AMI码值0;在CLK=1的时段中,多级信号的幅度水平(OUT2)=4*(CLK-0.5)+AMI码值1。
(步骤5)对新方案中的多级信号(OUT1)和单独编码方案的多级信号(OUT2)进行绝对化,并分别获得根据新方案的绝对值电路输出(ABS1)和根据单独编码方案的绝对值电路输出(ABS2)。(步骤6)使根据新方案的绝对值电路输出(ABS1)和根据单独编码方案的绝对值电路输出(ABS2)通过LPF,并分别获得根据新方案的LPF输出(LPF1)和根据单独编码方案的LPF输出(LPF2)。
在图15、16和17中示出了根据上述方法进行的仿真的结果。另外,挑选这些结果并示出从第100位到第200位的时段。图15示出通过新方案的编码方法产生的多级信号(A:OUT1)和通过单独编码方案产生的多级信号(B:OUT2)。另外,图16示出根据图15所示的新方案的多级信号(A:OUT1)的绝对值电路输出(A:ABS1)和根据单独编码方案的多级信号(B:OUT2)的绝对值电路输出(B:ABS2)。
此外,图17示出图16所示的新方案的绝对值电路输出(A:ABS1)的LPF输出(A:LPF1)和根据单独编码方案的绝对值电路输出(B:ABS2)的LPF输出(B:LPF2)。另外,图17所示的LPF输出是通过使图16的绝对值电路输出通过具有与4符号时段(4-symbol period)相对应的时间常数的初级LPF而获得的。此外,在图17中,也描述了每个LPF输出波形在10000个符号的时段上的标准偏差。参看图17的仿真结果,可以看到,根据单独编码方案的LPF输出(B)的变化性比根据新方案的LPF输出(A)的变化性小。
这一点也可以通过比较标准偏差的值来得到证实。在此时所进行的仿真的结果的情况下,根据单独编码方案的LPF输出的标准偏差为根据新方案的LPF输出的标准偏差的约47%。这个结果证实:根据单独编码方案的多级信号的幅度的时间平均是非常稳定的。同样,当运用根据本实施例的单独编码方案时,能够减小多级信号的幅度的时间平均对数据模式的依赖,并且能够在接收端实现稳定的增益控制。
于是,在用于检测幅度信息的装置中提供的LPF的时间常数可以设计得较小,因此,上升时间能够缩短,并且解码时的错误率也能减小。另外,不会出现在特定的数据模式中信号幅度钉卡到高水平或低水平,从而在发送端就不需要加扰器(scrambler)等,并且能使电路简化。此外,简化能够使功耗降低。
(2-2:增益控制反馈装置的结构)
接着,将参考图18到图21来说明能够实现根据本实施例的单独编码方案的编码方法和解码方法的发送端和接收端的系统结构和具体电路结构。另外,发送端模块和接收端模块通过一条传输线或一对差动传输线连接起来,并且时钟和数据信号被一起发送。此外,图18所示的系统结构提取和描述与本实施例的单独编码方案相关的主要结构元件,并且与例如图3所示的移动终端130的结构元件结合使用。
首先,参考图18。发送端模块主要由编码器(编码单元152)和驱动器154(缓冲器232、234、236、238、240、242)构成。首先,待传输时钟CLK和与时钟CLK同步的数据DATA被输入到编码器(编码单元152)中。该时钟CLK是通过利用图19所示的同步电路从原始时钟CKI产生的,其中,原始时钟CKI的频率是时钟CLK的频率的2倍。输入编码器(编码单元152)的数据DATA通过使用时钟CLK进行编码。此时,编码器(编码单元152)基于上述单独编码方案对数据DATA进行编码,并产生多级信号。
由编码器(编码单元152)产生的多级信号由驱动器154输出到传输线。驱动器154根据编码器(编码单元152)的输出DO0到DO5中具有位值1的位的数目输出多级信号的幅度水平。通过传输线到达接收端模块的多级信号输入到可变增益放大器202(VGA)。可变增益放大器202的输出被输入到绝对值电路216中并进行绝对化。此外,绝对值电路216的输出被输入到低通滤波器218,去掉高频成分并输出时间平均。低通滤波器218的输出被输入到运算放大器220。
还将参考电压VREF输入运算放大器220,并且将低通滤波器218的输出(幅度信息)和参考电压VREF进行比较。另外,后面将描述参考电压VREF的产生方法。当低通滤波器218的输出低于期望的水平(参考电压VREF)时,运算放大器220增加可变增益放大器202的增益。另一方面,当低通滤波器218的输出高于期望的水平(参考电压VREF)时,运算放大器220就减小可变增益放大器202的增益。通过提供这种增益控制反馈环,可变增益放大器202的输出幅度被调节到这样的范围:该范围能使在可变增益放大器202之后布置的比较器204、206、208、210和212对每个幅度水平进行准确的比较。
可变增益放大器202的输出幅度被输入到比较器204、206、208、210和212中。利用分别设定的阈值水平作为参考,在比较器204、206、208、210和212中进行阈值确定,确定结果(DI0、DI1、DI2、DI3、DI4)被输入到解码器214中。解码器214通过如图21所示的电路结构来实现。当确定结果(DI0、DI1、DI2、DI3、DI4)被输入到解码器214时,基于输入值产生多级信号的数据D0和时钟成分CK0,并将其作为解码数据DATA和重新产生时钟CLK分别输出。另外,从图13中可以明显看到,多级信号的每个幅度水平与每个位值之间的关系与新方案情况下的相同。例如,多级信号的幅度水平+3、+1、-1和-3与位值1相对应,而幅度水平+2和-2与位值0相对应。
这里,将参考图20来描述幅度比较操作电路的具体结构例子。幅度比较操作电路可以大致分成两部分:幅度检测电路部分和比较电路部分。幅度检测电路为包含绝对值电路216和低通滤波器218的部分。比较电路为主要是运算放大器220的部分。如图20所示,幅度检测电路由单一-差动转换(single-differential conversion)电路、Gilbert单元混频器(Gilbert cell mixer)以及RC-LPF构成。此外,要输入运算放大器220的参考电压VREF以下述方式来产生。
如上所述,根据多级信号的多样性来提供比较器的多个阈值水平。为了对多级信号的每个幅度水平进行准确比较,考虑幅度水平与可变增益放大器202的输出幅度的时间平均值应为的值(VIDEAL)之间的比例关系。通过将值VIDEAL输入与上述幅度检测电路(单一-差动转换电路、Gilbert单元混频器、RC-LPF)具有相同结构的电路来获得参考电压VREF。另外,当传输速率较高以及当绝对值电路224的频率特性难以忽略时,通过以解码器214处提取出的重新产生时钟(CLK)切换值VIDEAL的极性并将切换了的输出输入到绝对值电路224,可以进行补偿。另外,极性的这种切换控制通过参考幅度产生电路222(图18)来进行。
到此为止,描述了本发明的实施例。如上所述,根据本实施例的单独编码方案根据时钟信号(同步信号)的极性为正还是为负将数据信号分为两组,根据具有无DC特性的编码方案独立地对每一组进行编码,并将其加到同步信号上。通过使用这种单独编码方案,产生这样的多级信号:该多级信号没有DC并且其幅度的时间平均几乎不依赖于数据模式。于是,在接收端可以准确地进行VGA的增益控制,并且可以减少数据错误。另外,通过以重新产生时钟对接收端中提供的幅度检测电路的频率特性进行补偿,即使传输速率较高也可以进行合适的VGA增益控制。
<3:结论>
最后,将简短地描述采用本实施例的单独编码方案的信号处理装置的功能结构以及用这种功能结构获得的效果。另外,上述移动终端130的一部分是信号处理装置的例子。信号处理装置的功能结构可以表述如下。首先,信号处理装置具有编码单元和信号产生单元,它们具有下述功能。
上述编码单元用于根据各个特定的编码方案对由奇数位置处的位值构成的第一位串和由偶数位置处的位值构成的第二位串进行编码,并产生不包含DC成分的第一和第二编码信号,所述位值是在以互不相同的第一和第二位值所表示的位串中通过交替提取位值而获得的。另外,上述信号产生单元用于通过与时钟信号的正幅度值的定时同步地将第一编码信号加到时钟信号上,并且与时钟信号的负幅度值的定时同步地将第二编码信号加到时钟信号上来产生多级信号,其中时钟信号的幅度比由编码单元产生的第一和第二编码信号的幅度大。
如已经描述的,本实施例的单独编码方案涉及用于通过将编码信号和时钟同步相加来产生多级信号的技术。具体说,它特征为:通过独立的编码过程来产生在时钟的幅度水平为正的定时被同步加上的编码信号的幅度水平,以及在时钟的幅度水平为负的定时被同步加上的编码信号的幅度水平。上述编码单元具有将待编码数据分成奇数位串和偶数位串,并对每个位串独立进行编码的功能。
就是说,即使每个编码了的信号被同步加到时钟上,同步加之后每个信号的幅度特征仍然与每个编码了的信号的幅度特征相同。例如,时钟信号的正幅度值被加到第一编码信号上,但由于时钟信号的正幅度值是恒定值,所以同步加之后的信号将为幅度中心发生移动的第一编码信号。另外,上述编码单元根据某编码方案进行编码,根据这种编码方案,产生不包括DC成分的编码信号。因此,当在与时钟周期相比不太短的时间上进行平均时,上述信号处理装置产生的多级信号的绝对幅度值将是近似恒定的。
如果绝对幅度值的时间平均不依据周期大幅度变化,则当在接收端进行VGA增益控制时使用绝对幅度值的时间平均作为参考值时,能够进行极其稳定的增益控制。于是,能够减少在对多级信号的每个幅度水平进行比较的定时出现的错误,并且能够减小数据错误率。于是,能够提高传输质量。
(注释)
编码器(编码单元152)是编码单元和信号产生单元的例子。驱动器154是信号传输单元的例子。接收器174是信号接收单元的例子。比较器204、206、208、210和212以及解码器214是幅度检测单元的例子。解码器214是解码单元的例子。幅度比较操作电路是增益控制单元的例子。解码器214是时钟重新产生单元的例子。参考幅度产生电路222、绝对值电路224和低通滤波器226是参考平均值计算单元的例子。低通滤波器218是滤波器电路的例子。基带处理器110是算术处理单元的例子。液晶单元104是显示单元的例子。
本领域中的技术人员应该明白,根据设计要求以及其它因素可以出现各种变形、组合、亚组合和改变,只要它们落在所附权利要求书及其等同物的范围内即可。
本申请包含与2009年6月30日在日本专利局提交的日本优先权专利申请JP 2009-156043中所公开的主题相关的主题,其整个内容通过引用包含于此。
Claims (11)
1.一种信号处理装置,包括:
编码单元,用于根据各个特定编码方案,对由奇数位置处的位值形成的第一位串和由偶数位置处的位值形成的第二位串进行编码,并产生不包括DC成分的第一和第二编码信号,所述位值是通过从用互不相同的第一和第二位值表示的位串中交替提取位值而获得的;以及
信号产生单元,用于通过与时钟信号的正幅度值的定时同步地将所述第一编码信号加到所述时钟信号上,并且与所述时钟信号的负幅度值的定时同步地将所述第二编码信号加到所述时钟信号上来产生多级信号,其中所述时钟信号的幅度比由所述编码单元产生的所述第一和第二编码信号的幅度大。
2.根据权利要求1所述的信号处理装置,还包括:
信号发送单元,用于经由特定的传输路径发送由所述信号产生单元产生的所述多级信号;
信号接收单元,用于接收经由所述特定传输路径发送的所述多级信号;
幅度检测单元,用于检测由所述信号接收单元接收的所述多级信号的幅度值;以及
解码单元,用于基于由所述幅度检测单元检测到的正幅度值对所述第一位串进行解码,并基于负幅度值对所述第二位串进行解码。
3.根据权利要求2所述的信号处理装置,还包括:
可变增益放大器,用于对由所述信号接收单元接收的多级信号的幅度进行放大;以及
增益控制单元,用于控制所述可变增益放大器的增益,
其中,所述幅度检测单元通过使用基于所述可变增益放大器的增益确定的特定阈值来检测幅度被所述可变增益放大器放大的多级信号的幅度值,以及
其中,所述增益控制单元以使得从所述可变增益放大器输出的多级信号的绝对幅度值的时间平均值与基于所述特定阈值确定的参考幅度值匹配的方式来控制所述可变增益放大器的增益。
4.根据权利要求3所述的信号处理装置,还包括:
时钟重新产生单元,用于检测由所述信号接收单元接收到的所述多级信号的极性反转周期,并基于所述极性反转周期重新产生所述时钟信号,
其中,所述解码单元基于由所述时钟重新产生单元重新产生的所述时钟信号对所述第一和第二位串进行解码。
5.根据权利要求4所述的信号处理装置,还包括:
参考平均值计算单元,用于用由所述时钟重新产生单元重新产生的所述时钟信号调制所述参考幅度值,并通过用与所述多级信号的绝对幅度值的时间平均值相同的时间常数对所述调制输出的绝对幅度值进行时间平均来计算参考平均值,
其中,所述增益控制单元控制所述可变增益放大器的增益,使得所述多级信号的绝对幅度值的时间平均值是由所述参考平均值计算单元计算出的所述参考平均值附近的值。
6.根据权利要求4所述的信号处理装置,
其中,所述增益控制单元包括
绝对值电路,用于产生从所述可变增益放大器输出的所述多级信号的绝对幅度值,
滤波器电路,用于产生从所述绝对值电路输出的所述绝对幅度值的所述时间平均值,以及
运算放大器,所述参考幅度值和从所述滤波器电路输出的所述时间平均值被输入所述运算放大器,所述运算放大器用于在所述时间平均值超过所述参考幅度值的情况下输出减小所述可变增益放大器的增益的控制信号,而在所述时间平均值落到所述参考幅度值之下的情况下输出增加所述可变增益放大器的增益的控制信号。
7.根据权利要求1所述的信号处理装置,其中,所述特定的编码方案为交替传号反转(AMI)编码方案。
8.一种信息处理装置,包括:
编码单元,用于根据各个特定编码方案,对由奇数位置处的位值形成的第一位串和由偶数位置处的位值形成的第二位串进行编码,并产生不包括DC成分的第一和第二编码信号,所述位值是通过从用互不相同的第一和第二位值表示的位串中交替提取位值而获得的;
信号产生单元,用于通过与时钟信号的正幅度值的定时同步地将所述第一编码信号加到所述时钟信号上,并且与所述时钟信号的负幅度值的定时同步地将所述第二编码信号加到所述时钟信号上来产生多级信号,其中所述时钟信号的幅度比由所述编码单元产生的所述第一和第二编码信号的幅度大;以及
算术处理单元,用于输出从图像数据、音频数据、通信数据和控制数据中选择的一个或多个数据,
其中,从所述算术处理单元输出的数据的位串被输入到所述编码单元,并产生所述第一和第二编码信号,
其中,所述第一和第二编码信号被输入所述信号产生单元中,并产生所述多级信号,以及
其中,所述多级信号经由所述信息处理装置内提供的特定传输路径进行发送。
9.根据权利要求8所述的信号处理装置,还包括:
信号接收单元,用于接收经由所述特定传输路径发送的所述多级信号;
幅度检测单元,用于检测由所述信号接收单元接收的所述多级信号的幅度值;
解码单元,用于基于由所述幅度检测单元检测出的正幅度值对所述第一位串进行解码,并且基于负幅度值对所述第二位串进行解码;以及
显示单元,用于显示所述图像数据,
其中,在由所述算术处理单元输出的数据为图像数据的情况下,所述解码单元将与所述图像数据相对应的所述第一和第二位串输入到所述显示单元,以及
所述显示单元基于由所述解码单元输入的所述第一和第二位串显示所述图像数据。
10.一种多级编码方法,包括步骤:
根据各个特定编码方案,对由奇数位置处的位值形成的第一位串和由偶数位置处的位值形成的第二位串进行编码,并产生不包括DC成分的第一和第二编码信号,所述位值是通过从用互不相同的第一和第二位值表示的位串中交替提取位值而获得的;以及
通过与时钟信号的正幅度值的定时同步地将所述第一编码信号加到所述时钟信号上,并且与所述时钟信号的负幅度值的定时同步地将所述第二编码信号加到所述时钟信号上来产生多级信号,其中所述时钟信号的幅度比在所述编码步骤产生的所述第一和第二编码信号的幅度大。
11.一种数据传输方法,包括步骤:
从算术处理装置输出从图像数据、音频数据、通信数据和控制数据中选择的一个或多个数据,
根据各个特定的编码方案,对由奇数位置处的位值形成的第一位串和由偶数位置处的位值形成的第二位串进行编码,并产生不包含DC成分的第一和第二编码信号,其中所述位值是通过从与所述输出的步骤中从所述算术处理装置输出的数据相对应的位串中交替提取位值而获得的;
通过与时钟信号的正幅度值的定时同步地将所述第一编码信号加到所述时钟信号上,并且与所述时钟信号的负幅度值的定时同步地将所述第二编码信号加到所述时钟信号上来产生多级信号,其中所述时钟信号的幅度比在所述编码步骤产生的所述第一和第二编码信号的幅度大;以及
经由特定的传输路径发送所述多级信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009-156043 | 2009-06-30 | ||
JP2009156043A JP2011015071A (ja) | 2009-06-30 | 2009-06-30 | 信号処理装置、情報処理装置、多値符号化方法、及びデータ伝送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101938328A true CN101938328A (zh) | 2011-01-05 |
CN101938328B CN101938328B (zh) | 2014-04-02 |
Family
ID=43380726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010213366.9A Expired - Fee Related CN101938328B (zh) | 2009-06-30 | 2010-06-23 | 信号处理装置、信息处理装置、编码方法和数据传输方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8625706B2 (zh) |
JP (1) | JP2011015071A (zh) |
CN (1) | CN101938328B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103841068A (zh) * | 2012-11-22 | 2014-06-04 | 爱思开海力士有限公司 | 发送器电路、接收器电路和发送/接收系统 |
CN107659300A (zh) * | 2013-06-17 | 2018-02-02 | 英飞凌科技股份有限公司 | 用于双向数据传输的电路装置及方法 |
CN109902057A (zh) * | 2019-02-28 | 2019-06-18 | 苏州浪潮智能科技有限公司 | 集成电路中数据讯号撷取方法、装置、设备及存储介质 |
CN109918323A (zh) * | 2019-02-28 | 2019-06-21 | 苏州浪潮智能科技有限公司 | 集成电路中数据讯号撷取方法、装置、设备及存储介质 |
CN110677231A (zh) * | 2015-06-30 | 2020-01-10 | 意法半导体国际有限公司 | 源同步链路的时钟通道上的数据 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4548508B2 (ja) * | 2008-04-23 | 2010-09-22 | ソニー株式会社 | 情報処理装置、及び信号伝送方法 |
JP4877312B2 (ja) * | 2008-11-05 | 2012-02-15 | ソニー株式会社 | 情報処理装置、及び全二重伝送方法 |
US8798175B2 (en) | 2009-05-08 | 2014-08-05 | Intersil Americas LLC | Communicating with a self-clocking amplitude modulated signal |
TWI514828B (zh) * | 2011-06-20 | 2015-12-21 | Intersil Americas LLC | 用於傳輸振幅調變信號的方法,傳輸器,菊鏈通信系統以及積體電路 |
US9513337B2 (en) * | 2011-11-07 | 2016-12-06 | Allegro Microsystems, Llc | Circuits and methods for fault testing |
US9537644B2 (en) | 2012-02-23 | 2017-01-03 | Lattice Semiconductor Corporation | Transmitting multiple differential signals over a reduced number of physical channels |
US9230505B2 (en) * | 2013-02-25 | 2016-01-05 | Lattice Semiconductor Corporation | Apparatus, system and method for providing clock and data signaling |
KR101496323B1 (ko) * | 2013-06-11 | 2015-03-02 | 금오공과대학교 산학협력단 | 확장 맨체스터 코드, 이를 이용한 부호화 장치 및 이를 이용하여 부호화된 신호의 클럭 및 데이터 복구 방법 및 장치 |
US9871516B2 (en) | 2014-06-04 | 2018-01-16 | Lattice Semiconductor Corporation | Transmitting apparatus with source termination |
FR3026906A1 (fr) * | 2014-10-01 | 2016-04-08 | Jean Pierre Georges Armand Crepin | Systeme de transmission d'informations augmentant la capacite de transmission pour internet et en radio et diminuant l'encombrement spectral |
JP6445883B2 (ja) * | 2015-01-30 | 2018-12-26 | 東芝メモリ株式会社 | 受信回路及び通信システム |
US10187093B2 (en) * | 2015-06-12 | 2019-01-22 | Sony Mobile Communications Inc. | Power amplification apparatus for massive MIMO base stations |
US10975719B2 (en) * | 2017-01-05 | 2021-04-13 | General Electric Company | Process and printed article |
WO2019105332A1 (en) * | 2017-11-28 | 2019-06-06 | Bitmain Technologies Inc. | Computational integrated circuit chip and corresponding circuit board |
TWI749384B (zh) * | 2019-10-24 | 2021-12-11 | 瑞昱半導體股份有限公司 | 資料處理裝置與方法 |
CN112821915B (zh) * | 2019-10-31 | 2022-04-26 | 瑞昱半导体股份有限公司 | 数据处理装置与方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5684893A (en) * | 1992-06-29 | 1997-11-04 | Canon Kabushiki Kaisha | Image signal processing apparatus |
CN1215287A (zh) * | 1997-08-06 | 1999-04-28 | Lg电子株式会社 | 数据转置系统 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03109843A (ja) | 1989-09-25 | 1991-05-09 | Ricoh Co Ltd | Oa機器間の信号伝送方法 |
JP3109843B2 (ja) | 1991-02-12 | 2000-11-20 | キヤノン株式会社 | 焦点検出装置 |
JP3540906B2 (ja) * | 1996-10-07 | 2004-07-07 | カルソニックカンセイ株式会社 | 車両用エアコンシステムの空調制御装置 |
US7242726B2 (en) * | 2000-09-12 | 2007-07-10 | Broadcom Corporation | Parallel concatenated code with soft-in soft-out interactive turbo decoder |
JP2010258985A (ja) * | 2009-04-28 | 2010-11-11 | Sony Corp | 信号処理装置、及び誤り訂正方法 |
-
2009
- 2009-06-30 JP JP2009156043A patent/JP2011015071A/ja not_active Withdrawn
-
2010
- 2010-05-20 US US12/784,026 patent/US8625706B2/en not_active Expired - Fee Related
- 2010-06-23 CN CN201010213366.9A patent/CN101938328B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5684893A (en) * | 1992-06-29 | 1997-11-04 | Canon Kabushiki Kaisha | Image signal processing apparatus |
CN1215287A (zh) * | 1997-08-06 | 1999-04-28 | Lg电子株式会社 | 数据转置系统 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103841068A (zh) * | 2012-11-22 | 2014-06-04 | 爱思开海力士有限公司 | 发送器电路、接收器电路和发送/接收系统 |
CN107659300A (zh) * | 2013-06-17 | 2018-02-02 | 英飞凌科技股份有限公司 | 用于双向数据传输的电路装置及方法 |
CN110677231A (zh) * | 2015-06-30 | 2020-01-10 | 意法半导体国际有限公司 | 源同步链路的时钟通道上的数据 |
CN109902057A (zh) * | 2019-02-28 | 2019-06-18 | 苏州浪潮智能科技有限公司 | 集成电路中数据讯号撷取方法、装置、设备及存储介质 |
CN109918323A (zh) * | 2019-02-28 | 2019-06-21 | 苏州浪潮智能科技有限公司 | 集成电路中数据讯号撷取方法、装置、设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN101938328B (zh) | 2014-04-02 |
US8625706B2 (en) | 2014-01-07 |
US20100329381A1 (en) | 2010-12-30 |
JP2011015071A (ja) | 2011-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101938328B (zh) | 信号处理装置、信息处理装置、编码方法和数据传输方法 | |
US8390482B2 (en) | Encoding apparatus, information processing apparatus, encoding method, and data transmission method | |
CN101895371B (zh) | 信息处理设备、编码方法和帧同步方法 | |
US10324876B2 (en) | Orthogonal differential vector signaling codes with embedded clock | |
CN100541599C (zh) | 通过多条传输线传输数据的方法和设备 | |
CN101617494B (zh) | 三相极性编码串行接口 | |
CN101753269B (zh) | 信息处理装置和信号传输方法 | |
CN101742723B (zh) | 信息处理设备和双工传输方法 | |
US8402355B2 (en) | Signal processing device and error correction method | |
CN104247357B (zh) | 多值信号发送装置及接收装置、多值信号传输系统及方法 | |
JP2009048154A (ja) | クロック及びデータの両方を伝送する高伝送速度インターフェース | |
CN101640651B (zh) | 信息处理装置和信号处理方法 | |
CN105637797A (zh) | N阶乘双倍数据率时钟和数据恢复 | |
CN106603095B (zh) | 一种高速低功耗pam4发射机 | |
KR100561148B1 (ko) | 신호 전송 방법, 신호 전송 시스템, 논리 회로 및 액정구동 장치 | |
US20110102208A1 (en) | Encoding apparatus, encoding method, and program | |
CN101365130A (zh) | 时钟与数据并存的高传输速率接口 | |
CN101640707B (zh) | 信息处理设备、信号处理方法和信号传输方法 | |
CN101674108B (zh) | 信息处理装置、编码方法和信号传输方法 | |
CN101662316B (zh) | 信息处理装置、信号传输方法以及解码方法 | |
US9559872B2 (en) | Signal transmission system | |
CN101364960B (zh) | 高速差分接口 | |
US8619898B2 (en) | Information processing apparatus, decoding processing method and signal transmission method | |
Choi et al. | Intra-panel interface with clock-embedded differential signalling for large size digital television |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140402 Termination date: 20150623 |
|
EXPY | Termination of patent right or utility model |