CN109902057A - 集成电路中数据讯号撷取方法、装置、设备及存储介质 - Google Patents
集成电路中数据讯号撷取方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN109902057A CN109902057A CN201910150443.1A CN201910150443A CN109902057A CN 109902057 A CN109902057 A CN 109902057A CN 201910150443 A CN201910150443 A CN 201910150443A CN 109902057 A CN109902057 A CN 109902057A
- Authority
- CN
- China
- Prior art keywords
- clock signal
- data signals
- clock
- acquisition
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种集成电路中数据讯号撷取方法，该方法包括以下步骤：生成在每个时钟周期内均具有至少两个不同电压振幅的时钟信号；在系统运行过程中，在每个时钟周期内，基于不同电压振幅的时钟信号触发不同数据讯号的撷取。应用本发明实施例所提供的技术方案，在一个时钟周期内，可以进行多种数据讯号的读取，提高了数据讯号读取效率，同时可以提高系统的数据处理效率。本发明还公开了一种集成电路中数据讯号撷取装置、设备及存储介质，具有相应技术效果。
Description
技术领域
本发明涉及芯片技术领域，特别是涉及一种集成电路中数据讯号撷取方法、装置、设备及存储介质。
背景技术
随着计算机技术和芯片技术的快速发展，服务器的应用范围越来越广泛，对服务器的处理速度的要求也越来越高。
在服务器中，基本都会配备一个基本管理控制器(Basedboard ManagementController，BMC)作为系统周边控制与管理的核心，并通过集成电路总线(Inter-Integrated Circuit，I2C)控制周边电子设备，如可以控制风扇速度、系统温度、电压及CPU运作。如图1所示，BMC通过I2C控制多个设备Device，并与CPU互相沟通运作，BMC通过SPI(Serial Peripheral Interface，串行外设接口)与作为BMC ROM(BMC只读存储器)的闪存FLASH连接，系统内存DRAM(Dynamic Random Access Memory，动态随机存取存储器)采用DDR(Double Data Rate，双倍速率)方式。同时，BMC可以通过事件方式让管理者了解到系统目前的状况，方便管理者远程读取。
目前，在服务器系统运行过程中，常利用时钟信号触发数据讯号的撷取，时钟脉冲频率必须和数据速率相同，并且频率和数据间必须要有正确的相位关系。常见的通过时钟信号撷取数据讯号的方式有SDR(Single Data Rate，单倍数据速率)、DDR和QDR(Quad DataRate，四倍数据速率)，如图2所示。其中，SDR方式是利用时钟信号的上升沿传输数据，在一个时钟周期内只读取一次数据讯号，DDR方式是利用时钟信号的上升沿和下降沿传输数据，在一个时钟周期内读取两次数据讯号，QDR是在DDR的基础上，拥有独立的写接口和读接口，以此达到四倍速率。
这些方式在一个时钟周期内都只能读取一种数据讯号，如果要读取另外一种数据讯号，就需要进行时钟信号的切换，数据讯号读取效率不高。
发明内容
本发明的目的是提供一种集成电路中数据讯号撷取方法、装置、设备及存储介质，以提高数据讯号读取效率。
为解决上述技术问题，本发明提供如下技术方案：
一种集成电路中数据讯号撷取方法，包括：
生成在每个时钟周期内均具有至少两个不同电压振幅的时钟信号；
在系统运行过程中，在每个时钟周期内，基于不同电压振幅的时钟信号触发不同数据讯号的撷取。
在本发明的一种具体实施方式中，所述基于不同电压振幅的时钟信号触发不同数据讯号的撷取，包括：
在达到任意一个电压振幅的时钟信号的预设触发点时，触发该电压振幅的时钟信号对应的数据讯号的撷取。
在本发明的一种具体实施方式中，所述预设触发点为时钟信号的上升沿和/或下降沿。
在本发明的一种具体实施方式中，所述预设触发点为时钟信号的上升沿的至少两个点和/或下降沿的至少两个点。
一种集成电路中数据讯号撷取装置，包括：
时钟信号生成模块，用于生成在每个时钟周期内均具有至少两个不同电压振幅的时钟信号；
数据讯号撷取模块，用于在系统运行过程中，在每个时钟周期内，基于不同电压振幅的时钟信号触发不同数据讯号的撷取。
在本发明的一种具体实施方式中，所述数据讯号撷取模块，具体用于：
在达到任意一个电压振幅的时钟信号的预设触发点时，触发该电压振幅的时钟信号对应的数据讯号的撷取。
在本发明的一种具体实施方式中，所述预设触发点为时钟信号的上升沿和/或下降沿。
在本发明的一种具体实施方式中，所述预设触发点为时钟信号的上升沿的至少两个点和/或下降沿的至少两个点。
一种集成电路中数据讯号撷取设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现上述任一项所述集成电路中数据讯号撷取方法的步骤。
一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一项所述集成电路中数据讯号撷取方法的步骤。
应用本发明实施例所提供的技术方案，生成在每个时钟周期内均具有至少两个不同电压振幅的时钟信号，在系统运行过程中，在每个时钟周期内，基于不同电压振幅的时钟信号触发不同数据讯号的撷取，这样，在一个时钟周期内，可以进行多种数据讯号的读取，提高了数据讯号读取效率，同时可以提高系统的数据处理效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中服务器内集成电路总线I2C应用设计示意图；
图2为现有技术中通过时钟信号触发数据讯号撷取方式的示意图；
图3为本发明实施例中一种集成电路中数据讯号撷取方法的实施流程图；
图4为本发明实施例中在单一时钟周期内具有不同电压振幅的时钟信号的应用设计示意图；
图5为本发明实施例中时钟产生器生成含两种不同电压振幅的时钟信号的示意图；
图6为本发明实施例中不同电压振幅的时钟信号触发两个数据讯号的撷取的示意图；
图7为本发明实施例中一种集成电路中数据讯号撷取装置的结构示意图；
图8为本发明实施例中一种集成电路中数据讯号撷取设备的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图3所示，为本发明实施例所提供的一种集成电路中数据讯号撷取方法的实施流程图，该方法可以包括以下步骤：
S310：生成在每个时钟周期内均具有至少两个不同电压振幅的时钟信号。
在本发明实施例中，可以先生成时钟信号，该时钟信号的每个时钟周期均具有至少两个不同的电压振幅的时钟频率。具体的，可以通过时钟产生器产生该时钟信号。
如图4所示，为在单一时钟周期内具有不同电压振幅的时钟信号的应用设计示意图，A点至B点之间即为一个时钟周期(CLK cycle)，在一个时钟周期内，具有两个不同电压振幅的时钟信号，细线波形为电压振幅为V2的时钟信号，粗线波形为电压振幅为V1的时钟信号，V1和V2不相同。即如图5所示，在每个时钟周期内均具有两个不同电压振幅的时钟信号分别为：V1MOS CLK和V2MOS CLK。
当然，根据芯片解析电压振幅的能力，可以生成在每个时钟周期内均具有三个或三个以上不同电压振幅的时钟信号。
S320：在系统运行过程中，在每个时钟周期内，基于不同电压振幅的时钟信号触发不同数据讯号的撷取。
在系统运行过程中，需要利用时钟信号进行数据讯号的撷取。
在本发明实施例中，在每个时钟周期内，可以基于不同电压振幅的时钟信号触发不同数据讯号的撷取。
可以预先设定不同电压振幅的时钟信号与数据讯号的对应关系，根据该对应关系，在输出某个电压振幅的时钟信号时，可以读取该电压振幅的时钟信号对应的数据讯号。
如设定电压振幅V2的时钟信号对应数据讯号DATA-1，电压振幅V1的时钟信号对应数据讯号DATA-2。在输出电压振幅V2的时钟信号时，可以读取数据讯号DATA-1，同样，在输出电压振幅V1的时钟信号时，可以读取数据讯号DATA-2，如图6所示。
在本发明的一种具体实施方式中，步骤S320基于不同电压振幅的时钟信号触发不同数据讯号的撷取，可以包括以下步骤：
在达到任意一个电压振幅的时钟信号的预设触发点时，触发该电压振幅的时钟信号对应的数据讯号的撷取。
在本发明实施例中，可以在时钟信号上预设触发点，在达到任意一个电压振幅的时钟信号的预设触发点时，即可以触发该电压振幅的时钟信号对应的数据讯号的撷取。预设触发点可以根据实际情况进行设定。
具体的，预设触发点可以为时钟信号的上升沿和/或下降沿，如图4-6中的圆点即为触发点。这样设定触发点后，即可以在达到任意一个电压振幅的时钟信号的上升沿时，触发该电压振幅的时钟信号对应的数据讯号的撷取，或者，在达到任意一个电压振幅的时钟信号的下降沿时，触发该电压振幅的时钟信号对应的数据讯号的撷取，或者，在达到任意一个电压振幅的时钟信号的上升沿或下降沿时，均触发该电压振幅的时钟信号对应的数据讯号的撷取。
在每个时钟周期内均具有两个电压振幅的时钟信号的情况下，在达到任意一个电压振幅的时钟信号的上升沿或下降沿时，均触发该电压振幅的时钟信号对应的数据讯号的撷取，这样，在一个时钟周期内同一电压振幅的时钟信号可以对应读取两次相应的数据讯号，实现双倍数据速率，即图4-6中所描述的Dual Data Rate with Diff Voltage CLK，在一个时钟周期内可以对应读取两种数据讯号，即图4-6中所描述的2Signals per CLKcycle with Diff Voltage CLK。
应用本发明实施例所提供的方法，生成在每个时钟周期内均具有至少两个不同电压振幅的时钟信号，在系统运行过程中，在每个时钟周期内，基于不同电压振幅的时钟信号触发不同数据讯号的撷取，这样，在一个时钟周期内，可以进行多种数据讯号的读取，提高了数据讯号读取效率，同时可以提高系统的数据处理效率。
在本发明的一种具体实施方式中，预设触发点可以为时钟信号的上升沿的至少两个点和/或下降沿的至少两个点。
在本发明实施例中，可以设定时钟信号的上升沿的至少两个点为触发点，如设定时钟信号的上升沿的10％和90％的点为触发点，同样，也可以设定时钟信号的下降沿的至少两个点为触发点，如设定时钟信号的下降沿的10％和90％的点为触发点。只要达到任意一个电压振幅的时钟信号的预设触发点，即可触发该电压振幅的时钟信号对应的数据讯号的撷取。将时钟信号的上升沿的至少两个点和/或下降沿的至少两个点作为触发点，可以进一步提高数据讯号的读取效率。
相应于上面的方法实施例，本发明实施例还提供了一种集成电路中数据讯号撷取装置，下文描述的一种集成电路中数据讯号撷取装置与上文描述的一种集成电路中数据讯号撷取方法可相互对应参照。
参见图7所示，该装置包括以下模块：
时钟信号生成模块710，用于生成在每个时钟周期内均具有至少两个不同电压振幅的时钟信号；
数据讯号撷取模块720，用于在系统运行过程中，在每个时钟周期内，基于不同电压振幅的时钟信号触发不同数据讯号的撷取。
应用本发明实施例所提供的装置，生成在每个时钟周期内均具有至少两个不同电压振幅的时钟信号，在系统运行过程中，在每个时钟周期内，基于不同电压振幅的时钟信号触发不同数据讯号的撷取，这样，在一个时钟周期内，可以进行多种数据讯号的读取，提高了数据讯号读取效率，同时可以提高系统的数据处理效率。
在本发明的一种具体实施方式中，数据讯号撷取模块720，具体用于：
在达到任意一个电压振幅的时钟信号的预设触发点时，触发该电压振幅的时钟信号对应的数据讯号的撷取。
在本发明的一种具体实施方式中，预设触发点为时钟信号的上升沿和/或下降沿。
在本发明的一种具体实施方式中，预设触发点为时钟信号的上升沿的至少两个点和/或下降沿的至少两个点。
相应于上面的方法实施例，本发明实施例还提供了一种集成电路中数据讯号撷取设备，如图8所示，包括：
存储器810，用于存储计算机程序；
处理器820，用于执行计算机程序时实现上述集成电路中数据讯号撷取方法的步骤。
相应于上面的方法实施例，本发明实施例还提供了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现上述集成电路中数据讯号撷取方法的步骤。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (10)
1.一种集成电路中数据讯号撷取方法，其特征在于，包括：
生成在每个时钟周期内均具有至少两个不同电压振幅的时钟信号；
在系统运行过程中，在每个时钟周期内，基于不同电压振幅的时钟信号触发不同数据讯号的撷取。
2.根据权利要求1所述的方法，其特征在于，所述基于不同电压振幅的时钟信号触发不同数据讯号的撷取，包括：
在达到任意一个电压振幅的时钟信号的预设触发点时，触发该电压振幅的时钟信号对应的数据讯号的撷取。
3.根据权利要求2所述的方法，其特征在于，所述预设触发点为时钟信号的上升沿和/或下降沿。
4.根据权利要求3所述的方法，其特征在于，所述预设触发点为时钟信号的上升沿的至少两个点和/或下降沿的至少两个点。
5.一种集成电路中数据讯号撷取装置，其特征在于，包括：
时钟信号生成模块，用于生成在每个时钟周期内均具有至少两个不同电压振幅的时钟信号；
数据讯号撷取模块，用于在系统运行过程中，在每个时钟周期内，基于不同电压振幅的时钟信号触发不同数据讯号的撷取。
6.根据权利要求5所述的装置，其特征在于，所述数据讯号撷取模块，具体用于：
在达到任意一个电压振幅的时钟信号的预设触发点时，触发该电压振幅的时钟信号对应的数据讯号的撷取。
7.根据权利要求6所述的装置，其特征在于，所述预设触发点为时钟信号的上升沿和/或下降沿。
8.根据权利要求7所述的装置，其特征在于，所述预设触发点为时钟信号的上升沿的至少两个点和/或下降沿的至少两个点。
9.一种集成电路中数据讯号撷取设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至4任一项所述集成电路中数据讯号撷取方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至4任一项所述集成电路中数据讯号撷取方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910150443.1A CN109902057A (zh) | 2019-02-28 | 2019-02-28 | 集成电路中数据讯号撷取方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910150443.1A CN109902057A (zh) | 2019-02-28 | 2019-02-28 | 集成电路中数据讯号撷取方法、装置、设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109902057A true CN109902057A (zh) | 2019-06-18 |
Family
ID=66945857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910150443.1A Pending CN109902057A (zh) | 2019-02-28 | 2019-02-28 | 集成电路中数据讯号撷取方法、装置、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109902057A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5295155A (en) * | 1992-10-30 | 1994-03-15 | International Business Machines Corporation | Multi-level digital data regeneration system |
| US7272744B2 (en) * | 2004-05-19 | 2007-09-18 | Micrel, Incorporated | Method for signaling during a transaction and receiving unit and system for use therewith |
| CN101365130A (zh) * | 2007-08-08 | 2009-02-11 | 联咏科技股份有限公司 | 时钟与数据并存的高传输速率接口 |
| US20100329381A1 (en) * | 2009-06-30 | 2010-12-30 | Sony Corporation | Signal processing apparatus, information processing apparatus, multilevel coding method, and data transmission method |
| CN102033568A (zh) * | 2010-11-01 | 2011-04-27 | 瑞声声学科技(深圳)有限公司 | 多功能信号发生器及其实现方法 |
| CN104247356A (zh) * | 2012-04-19 | 2014-12-24 | 松下电器产业株式会社 | 多值信号传输系统 |
| CN105409200A (zh) * | 2013-08-02 | 2016-03-16 | 通用电气公司 | 用于将时钟和控制信号传送至远程摄像机单元的系统、方法和计算机可读介质 |
-
2019
- 2019-02-28 CN CN201910150443.1A patent/CN109902057A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5295155A (en) * | 1992-10-30 | 1994-03-15 | International Business Machines Corporation | Multi-level digital data regeneration system |
| US7272744B2 (en) * | 2004-05-19 | 2007-09-18 | Micrel, Incorporated | Method for signaling during a transaction and receiving unit and system for use therewith |
| CN101365130A (zh) * | 2007-08-08 | 2009-02-11 | 联咏科技股份有限公司 | 时钟与数据并存的高传输速率接口 |
| US20100329381A1 (en) * | 2009-06-30 | 2010-12-30 | Sony Corporation | Signal processing apparatus, information processing apparatus, multilevel coding method, and data transmission method |
| CN101938328A (zh) * | 2009-06-30 | 2011-01-05 | 索尼公司 | 信号处理装置、信息处理装置、编码方法和数据传输方法 |
| CN102033568A (zh) * | 2010-11-01 | 2011-04-27 | 瑞声声学科技(深圳)有限公司 | 多功能信号发生器及其实现方法 |
| CN104247356A (zh) * | 2012-04-19 | 2014-12-24 | 松下电器产业株式会社 | 多值信号传输系统 |
| CN105409200A (zh) * | 2013-08-02 | 2016-03-16 | 通用电气公司 | 用于将时钟和控制信号传送至远程摄像机单元的系统、方法和计算机可读介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3759105B2 (ja) | 特にｕｓｂデバイス用のクロック発生器 | |
| JP4550439B2 (ja) | Ｅｃｃ制御装置 | |
| JP2007011788A (ja) | メモリカード及びそのホスト機器 | |
| US7629828B1 (en) | Glitch-free clock multiplexer that provides an output clock signal based on edge detection | |
| CN101226767B (zh) | 双端口ram的读写控制电路、方法及装置 | |
| CN107420336A (zh) | 一种基于服务器的高可靠性风扇控制装置及方法 | |
| CN108920334A (zh) | 一种fpga异构加速卡的监控装置 | |
| CN106160739B (zh) | 时脉数据恢复电路模块、存储器存储装置及相位锁定方法 | |
| CN109901664A (zh) | 提供时钟信号的方法、装置、系统、设备及可读存储介质 | |
| US10769038B2 (en) | Counter circuitry and methods including a master counter providing initialization data and fault detection data and wherein a threshold count difference of a fault detection count is dependent upon the fault detection data | |
| CN109902057A (zh) | 集成电路中数据讯号撷取方法、装置、设备及存储介质 | |
| CN109918323A (zh) | 集成电路中数据讯号撷取方法、装置、设备及存储介质 | |
| US10763829B2 (en) | Counter circuitry and method | |
| CN101493759B (zh) | 一种任意容量异步先入先出存储器的地址控制方法 | |
| CN112579495A (zh) | Gpio控制器 | |
| EP2772861A1 (en) | Semiconductor test device and semiconductor test method | |
| JP2009104605A (ja) | メモリアクセス動作を改善するための、バンクを用いたヒストグラム生成 | |
| CN103399839A (zh) | 媒介外围接口、电子装置及通信方法 | |
| CN116827797A (zh) | PCIe带宽分配方法及服务器 | |
| CN109633331A (zh) | 一种数据存储方法和故障录波装置 | |
| CN104391817A (zh) | 与外围设备同步的电子系统 | |
| CN113064702B (zh) | 一种加速部署内存模块配置spd信息的方法及装置 | |
| US8396112B2 (en) | Circuitry and method for transferring data, and circuitry and method utilizing clock pulses | |
| US20050089090A1 (en) | Method and apparatus for generating a distortionless pulse width modulated waveform | |
| CN105446863A (zh) | 具有记录能力的电子装置与电路状态记录方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190618 |
|
| RJ01 | Rejection of invention patent application after publication |