CN103399839A - 媒介外围接口、电子装置及通信方法 - Google Patents

媒介外围接口、电子装置及通信方法 Download PDF

Info

Publication number
CN103399839A
CN103399839A CN201310286416XA CN201310286416A CN103399839A CN 103399839 A CN103399839 A CN 103399839A CN 201310286416X A CN201310286416X A CN 201310286416XA CN 201310286416 A CN201310286416 A CN 201310286416A CN 103399839 A CN103399839 A CN 103399839A
Authority
CN
China
Prior art keywords
peripheral unit
data
signal
interface
peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310286416XA
Other languages
English (en)
Other versions
CN103399839B (zh
Inventor
陈宗煌
杜立群
赵文绮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Axiom Microdevices Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from IN2014MU2013 external-priority patent/IN2013MU02014A/en
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN103399839A publication Critical patent/CN103399839A/zh
Application granted granted Critical
Publication of CN103399839B publication Critical patent/CN103399839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供一种媒介外围接口、电子装置及通信方法。其中该媒介外围接口耦接于处理器与外围装置之间，包含：时钟端口，用于将时钟信号传输至该外围装置；数据输入/输出端口，用于将命令信息传输至该外围装置并且用于传输数据至该外围装置与从该外围装置传输出该数据；以及数据选通端口，用于根据该处理器发给该外围装置的指示，将数据选通信号传输至该外围装置或者从该外围装置传输出该数据选通信号。本发明的处理器与外围装置之间的媒介外围接口及其通信方法可提升处理器与外围装置之间的通信速率与稳定性。

Description

媒介外围接口、电子装置及通信方法
技术领域
本发明涉及一种电子通信领域，尤其是有关于处理器与外围装置(peripheral device)之间的媒介外围接口、电子装置及通信方法。
背景技术
现今，电子装置正变得越来越综合并且需要更高的数据率。因此，需要一种处理器与外围装置之间的既简单又高速的通信协议。
发明内容
有鉴于此，本发明提供一种处理器与外围装置之间的媒介外围接口、电子装置及通信方法，以实现处理器与外围装置之间的既简单又高速的通信。
本发明的技术解决方案如下：
一种媒介外围接口，耦接于处理器与外围装置之间，该媒介外围接口包含：时钟端口，用于将时钟信号传输至该外围装置；数据输入/输出端口，用于将命令信息传输至该外围装置并且用于传输数据至该外围装置与从该外围装置传输出该数据；以及数据选通端口，用于根据该处理器发给该外围装置的指示，将数据选通信号传输至该外围装置或者从该外围装置传输出该数据选通信号。
一种电子装置，该电子装置包含：媒介外围接口，该媒介外围接口包含时钟端口，用于将时钟信号传输至外围装置；数据输入/输出端口，用于将命令信息传输至该外围装置并且用于传输数据至该外围装置与从该外围装置传输出该数据；以及数据选通端口，用于根据处理器发给该外围装置的指示，将数据选通信号传输至该外围装置或者从该外围装置传输出该数据选通信号；以及通过该媒介外围接口彼此耦接的该处理器与该外围装置。
一种通信方法，用于处理器与外围装置之间的通信，该通信方法包含：将时钟信号传输至该外围装置；根据该处理器发给该外围装置的指示，将数据选通信号传输至该外围装置或者从该外围装置传输出该数据选通信号；根据该时钟信号捕获从该处理器至该外围装置传输的命令信息；以及根据该数据选通信号的上升沿与下降沿捕获该处理器与该外围装置之间传输的数据。
本发明的处理器与外围装置之间的媒介外围接口及其通信方法可提升处理器与外围装置之间的通信速率与稳定性。
附图说明
图1是根据本发明实施例描述的电子装置的示意图。
图2A-2B、图3A-3C、图4是依据本发明不同实施例描述的通过媒介外围接口的端口以及I/O传输信号的波形图。
图5是描述处理器与外围装置之间的通信方法流程图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属技术领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求项中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接至第二装置。
接下来的描述是实现本发明的最佳实施例，其是为了描述本发明原理的目的，并非对本发明的限制。可以理解地是，本发明实施例可由软件、硬件、固件或其任意组合来实现。
图1是根据本发明实施例描述的电子装置100的示意图。电子装置100包含处理器102、外围装置104与媒介外围接口(media peripheral interface)106。可将媒介外围接口106作为硬件模块实施并且耦接在处理器102与外围装置104之间用于其通信。处理器102与媒介外围接口106形成主机108，并且主机108与外围装置104进行通信。在某些实施例中，处理器102、外围装置104与媒介外围接口106可封入单一模块（或包）作为系统级封装(system-in-package,SIP)110。本发明使用如上内容进行说明，但并不局限于此。外围装置104可为伪静态随机存储器(Pseudo Static Random Access Memory,以下简称PSRAM)、闪存(FLASH memory)等。除了作为PSRAM接口或闪存接口外，媒介外围接口106也可作为显示接口、相机接口等进行工作。
依据本发明实施例，媒介外围接口106可包含时钟端口(clock port)CLK、多个数据输入/输出端口(I/O)、数据选通端口(data strobe port)DQS以及数据屏蔽信号端口(data masksignal port)DM。时钟端口CLK可用于传输时钟信号（也可称为CLK）至外围装置104。可为将命令传输至外围装置104提供数据输入/输出端口；同样地，也可为来自外围装置以及传输至外围装置的数据提供数据输入/输出端口。数据选通端口DQS可根据处理器102发给外围装置104的指示用于将数据选通信号（也称为DQS）传输至外围装置104或者用于从外围装置104传输数据选通信号。例如，当处理器102发出“写”指示时，可将数据选通信号DQS传输至外围装置104；以及当处理器102发出“读”指示时，可由外围装置传输数据选通信号DQS。数据屏蔽信号端口DM是可选择的（例如由数据I/O DATA的比特数量决定）并且可用于向外围装置104传输数据屏蔽信号（也可称为DM）以相应地屏蔽数据选通信号DQS的特定转换边界(transition edge)。根据时钟信号CLK，可捕获通过数据I/O DATA传输的命令信息。关于通过数据I/O DATA传输的数据，当未使用数据屏蔽信号DM时可根据数据选通信号DQS的上升沿与下降沿进行捕获。当使用信号屏蔽信号DM时，可根据数据选通信息DQS的特定转换边界（例如仅由高到低转换边界或仅由低到高转换边界）捕获通过数据I/O DATA传输的数据。值得注意的是，时钟端口CLK并不局限于提供单一连接终端。在某些实施例中，时钟端口CLK可提供差分对(differential pair)并且时钟信号CLK可为差分信号。此外值得注意的是，数据选通端口DQS并不局限于提供单一连接终端。在某些实施例中，数据选通端口DQS可提供差分对并且数据选通信号DQS可为差分信号。
图2A-2B、图3A-3C以及图4是依据本发明不同实施例描述的通过媒介外围接口106的端口以及I/O传输信号的波形图。信号CE#为芯片致能信号(chip enable signal)。
根据图2A，在本实施例中，数据I/O(DATA0～3)的数量是4个并且未使用数据屏蔽信号DM。因此每次可捕获4个比特。首先在指示时段（如图所示“指示”）与地址时段（如图所示“地址”）通过数据I/O DATA0～3传输命令信息（指示与读/写地址），以及根据时钟信号CLK的上升沿与下降沿捕获上述命令信息。接着，在数据时段(DATA PHASE)，根据数据选通信号DQS的上升沿与下降沿捕获通过数据I/O DATA0～3传输的数据。与传统串行外围接口（简称SPI，其中根据主机端的时钟信号捕获数据）相比，本发明的媒介外围接口106可根据数据选通信号DQS捕获数据。因此，尤其是对于高频应用来说，数据可靠性可显著提升。
如图2B所示，在本实施例中，数据I/O(DATA0～7)的数量是8个，对于字节地址足够大。因此，媒介外围接口106可提供数据屏蔽端口DM并且传输数据屏蔽信号DM用于屏蔽数据选通信号DQS的特定转换边界（屏蔽所有由高到低转换或屏蔽所有由低到高转换），例如当数据屏蔽信号为高电平时，屏蔽所有转换；当数据屏蔽信号为低电平或者未传输数据屏蔽信号时，无屏蔽转换的功能。在图2B中，在数据时段未传输数据屏蔽信号DM或者DM为低电平，因此在该数据时段无任何屏蔽转换的功能，并且根据数据选通信号DQS的上升沿与下降沿捕获通过数据I/O DATA0～7传输的数据。然而，根据用户需求，可在其他实施例中例如在数据时段选择性地传输高电平的数据屏蔽信号DM，这样可在捕获通过数据I/O DATA0～7传输数据的过程中仅应用数据选通信号DQS的由高到低转换边界或仅由低到高转换边界。
此外，在某些实施例中，可仅由时钟信号CLK的特定转换边界（例如仅由高到低转换边界或仅由低到高转换边界）捕获命令信息（指示与读/写地址），而不是通过时钟信号CLK的所有转换边界。
另外，替代使用数据I/O传输处理器102发给外围装置104的指示，可应用数据选通信号DQS的空白区域（例如在数据捕获间隔之间）以传输指示。参考图3A，在本实施例中，数据I/O(DATA0～3)的数量为4个并且未使用数据屏蔽信号DM，以及数据选通端口DQS传输由处理器102发给外围装置104的指示。在本实施例中，根据时钟信号CLK的上升沿与下降沿，数据选通端口DQS与数据I/O DATA0～3也可分别传输指示与读/写地址并且可同时捕获上述指示与读/写地址。这样在捕获命令信息时可需要较少的时钟周期。
参考图3B的实施例，与图3A的实施例相比，将数据I/O的数量扩展到8个(DATA0～7)，并且相应地，可在媒介外围接口106提供数据屏蔽端口DM。在八比特数据接口中，根据时钟信号CLK的上升沿与下降沿，数据选通端口DQS与数据I/O DATA0～7可分别传输指示与读/写地址并且可同时捕获上述指示与读/写地址。
值得注意的是，在某些实施例中，可仅由时钟信号CLK的特定转换边界（例如仅由高到低转换边界或仅由低到高转换边界）捕获数据选通端口DQS传输的指示与数据I/O传输的读/写地址，而不是由时钟信号CLK的所有转换边界。如图3C所示，可仅根据时钟信号CLK的上升沿捕获数据选通端口DQS传输的指示与数据I/O传输的读/写地址。
在某些实施例中，外围装置104可用于循环模式(wrap mode)以使用循环式进行读/写。例如，当外围装置104是闪存时，可请求模块化读/写服务。可以循环式传输已请求模块的页面，因此在已请求模块上完成读/写操作。当外围装置104运作在循环模式时，可以循环式传输通过媒介外围装置106的数据I/O DATA传输的数据。图4显示如何以循环方式传输数据，其中请求32个数据。根据在命令信息时段（时段“指示+地址”）捕获的读地址，首先从外围装置104读出数据D8，然后依次读出数据D9至数据D31，接着返回至数据D0-D8。
在某些实施例中，当外围装置104的数据率较低时，可将媒介外围接口106切换至如传统串行外围接口(SPI)。当切换至作为传统SPI时，可不使用数据选通端口DQS与数据屏蔽信号端口DM。
此外，本发明也揭露了处理器与外围装置之间的通信方法。图5是描述通信方法的流程图。在步骤S502，将时钟信号CLK传输至外围装置，并且根据指示将数据选通信号DQS传输至外围装置或从外围装置传输数据选通信号DQS，其中上述指示是处理器发给外围装置的。在步骤S504，可应用时钟信号CLK捕获由处理器发给外围装置的命令信息，并且根据数据选通信号DQS的上升沿与下降沿，捕获处理器与外围装置之间传输的数据。
在某些实施例中，可应用DQS的空白区域传输处理器发给外围装置的指示，从而使得通过不同于传输指示的路径传输与指示对应的读/写地址。可根据时钟信号CLK的上升沿与下降沿（或仅特定转换边界）同时捕获数据选通信号DQS的空白区域中传输的指示以及处理器发给外围装置的读/写地址。
在某些实施例中，可进一步传输数据屏蔽信号至外围装置以相应地屏蔽数据选通信号的特定转换边界。
此外，当外围装置运作在循环模式时，可以循环式传输数据。
在某些实施例中，可由控制器的固件实施上述揭露的通信方法。
像“第一”、“第二”、“第三”等在权利要求书中修饰元件的序词并不意味着自身具有任何优先权、优先级或者一个元件的等级高于另一个元件或者方法执行的时间顺序，而仅仅作为标号用于区分一个具有确切名称的元件与具有相同名称(除了修饰序词)的另一元件。
虽然为了说明目的已经描述了与本发明联系的特定的实施例，然而本发明并不局限于此。因此，对上述实施例的多个特征所作的各种修改、调整以及组合，皆视为未超出本发明的申请专利范围。

Claims (19)

1.一种媒介外围接口，其特征在于，所述媒介外围接口耦接于处理器与外围装置之间，所述媒介外围接口包含：
时钟端口，用于将时钟信号传输至所述外围装置；
数据输入/输出端口，用于将命令信息传输至所述外围装置并且用于传输数据至所述外围装置与从所述外围装置传输出所述数据；以及
数据选通端口，用于根据所述处理器发给所述外围装置的指示，将数据选通信号传输至所述外围装置或者从所述外围装置传输出所述数据选通信号。
2.如权利要求1所述的媒介外围接口，其特征在于，当通过所述数据输入/输出端口传输读/写地址时，通过所述数据选通端口传输由所述处理器发给所述外围装置的所述指示并且根据所述时钟信号对所述指示进行捕获。
3.如权利要求2所述的媒介外围接口，其特征在于，根据所述时钟信号的上升沿与下降沿对通过所述数据选通端口传输的所述指示与通过所述数据输入/输出端口传输的所述读/写地址进行捕获。
4.如权利要求2所述的媒介外围接口，其特征在于，根据所述时钟信号的特定转换边界对通过所述数据选通端口传输的所述指示与通过所述数据输入/输出端口传输的所述读/写地址进行捕获。
5.如权利要求1或2所述的媒介外围接口，其特征在于，所述媒介外围接口还包含：
数据屏蔽信号端口，用于将数据屏蔽信号传输至所述外围装置，其中依据所述数据屏蔽信号，将所述数据选通信号的特定转换边界进行屏蔽。
6.如权利要求1所述的媒介外围接口，其特征在于，当所述外围装置运作在循环模式中时，以循环式传输通过所述数据输入/输出接口传输的所述数据。
7.如权利要求1所述的媒介外围接口，其特征在于，所述时钟端口能作为差分对实施并且所述时钟信号为差分信号。
8.如权利要求1所述的媒介外围接口，其特征在于，所述数据选通端口能作为差分对实施并且所述数据选通信号为差分信号。
9.如权利要求1所述的媒介外围接口，其特征在于，所述媒介外围接口为伪静态随机存储器接口、闪存接口、显示接口或相机接口。
10.一种电子装置，其特征在于，所述电子装置包含：
媒介外围接口，其中所述媒介外围接口包含：时钟端口，用于将时钟信号传输至外围装置；数据输入/输出端口，用于将命令信息传输至所述外围装置并且用于传输数据至所述外围装置与从所述外围装置传输出所述数据；以及数据选通端口，用于根据处理器发给所述外围装置的指示，将数据选通信号传输至所述外围装置或者从所述外围装置传输出所述数据选通信号；以及
通过所述媒介外围接口彼此耦接的所述处理器与所述外围装置。
11.如权利要求10所述的电子装置，其特征在于，将所述处理器、所述媒介外围接口与所述外围装置封入单一模块作为系统级封装。
12.一种通信方法，用于处理器与外围装置之间的通信，其特征在于，所述通信方法包含：
将时钟信号传输至所述外围装置；
根据所述处理器发给所述外围装置的指示，将数据选通信号传输至所述外围装置或者从所述外围装置传输出所述数据选通信号；
根据所述时钟信号捕获从所述处理器至所述外围装置传输的命令信息；以及
根据所述数据选通信号的上升沿与下降沿捕获所述处理器与所述外围装置之间传输的数据。
13.如权利要求12所述的通信方法，其特征在于，所述通信方法还包含：使用所述数据选通信号的空白区域传输所述处理器发给所述外围装置的所述指示，从而使得由不同于传输所述指示的路径来传输与所述指示对应的读/写地址。
14.如权利要求13所述的通信方法，其特征在于，根据所述时钟信号的上升沿与下降沿同时捕获所述指示与所述读/写地址。
15.如权利要求13所述的通信方法，其特征在于，根据所述时钟信号的特定转换边界同时捕获所述指示与所述读/写地址。
16.如权利要求12或13所述的通信方法，其特征在于，所述通信方法还包含：将数据屏蔽信号传输至所述外围装置，从而依据所述数据屏蔽信号屏蔽所述数据选通信号的特定转换边界。
17.如权利要求12所述的通信方法，其特征在于，所述通信方法还包含：当所述外围装置运作在循环模式中时，以循环式传输所述数据。
18.如权利要求12所述的通信方法，其特征在于，所述时钟信号为差分信号。
19.如权利要求12所述的通信方法，其特征在于，所述通信适用于所述处理器与伪静态随机存储器、闪存、显示装置或相机之间。
CN201310286416.XA 2012-12-27 2013-07-09 媒介外围接口、电子装置及通信方法 Active CN103399839B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261746337P 2012-12-27 2012-12-27
US61/746,337 2012-12-27
IN2014MU2013 IN2013MU02014A (zh) 2012-12-27 2013-06-13
IN2014/MUM/2013 2013-06-13

Publications (2)

Publication Number Publication Date
CN103399839A true CN103399839A (zh) 2013-11-20
CN103399839B CN103399839B (zh) 2018-10-26

Family

ID=49563470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310286416.XA Active CN103399839B (zh) 2012-12-27 2013-07-09 媒介外围接口、电子装置及通信方法

Country Status (4)

Country Link
US (1) US9588543B2 (zh)
EP (1) EP2750046B1 (zh)
CN (1) CN103399839B (zh)
TW (1) TWI506443B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6790435B2 (ja) * 2016-04-20 2020-11-25 ソニー株式会社 受信装置、送信装置、および通信システム、ならびに、信号受信方法、信号送信方法、および通信方法
US10936046B2 (en) * 2018-06-11 2021-03-02 Silicon Motion, Inc. Method for performing power saving control in a memory device, associated memory device and memory controller thereof, and associated electronic device
US11681352B2 (en) * 2019-11-26 2023-06-20 Adesto Technologies Corporation Standby current reduction in memory devices
JP7424825B2 (ja) * 2019-12-26 2024-01-30 ファナック株式会社 Ｉ／ｏ信号情報表示システム

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1051801A (zh) * 1989-11-13 1991-05-29 国际商业机器公司 保证选通脉冲间隔定时的装置和方法
CN1348565A (zh) * 1998-11-03 2002-05-08 英特尔公司 计算机组件间改进接口的方法和装置
KR20030027630A (ko) * 2001-09-29 2003-04-07 삼성전자주식회사 중앙처리장치와 주변 장치들간의 인터페이스를 위한 장치
CN1815464A (zh) * 2005-01-31 2006-08-09 富士通株式会社 同步数据传输电路、计算机系统和存储器系统
CN1838103A (zh) * 2005-03-22 2006-09-27 英特尔公司 减少微处理器系统中的存储器等待时间的系统和方法
CN101221542A (zh) * 2007-10-30 2008-07-16 北京时代民芯科技有限公司 一种外部存储器接口
US20090231936A1 (en) * 2004-01-27 2009-09-17 Micron Technology, Inc. Memory device having strobe terminals with multiple functions
CN101727412A (zh) * 2008-10-30 2010-06-09 恩益禧电子股份有限公司 存储器接口和存储器接口的操作方法
US20120089770A1 (en) * 2006-12-12 2012-04-12 Kim Yeon-Ho Flash memory devices with high data transmission rates and memory systems including such flash memory devices
TW201220064A (en) * 2010-09-24 2012-05-16 Intel Corp Implementing QuickPath Interconnect protocol over a PCIe interface

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894531B1 (en) * 2003-05-22 2005-05-17 Altera Corporation Interface for a programmable logic device
KR100594439B1 (ko) 2004-06-18 2006-06-30 엘지전자 주식회사 메모리 제어를 이용한 휴대장치의 사용시간 연장 방법
KR20050120344A (ko) 2004-06-18 2005-12-22 엘지전자 주식회사 데이터 백업에 의한 에스디램의 셀프 리프레쉬 소모전류절감 방법
US9384818B2 (en) 2005-04-21 2016-07-05 Violin Memory Memory power management
US8200887B2 (en) 2007-03-29 2012-06-12 Violin Memory, Inc. Memory management system and method
US7739528B2 (en) 2006-06-09 2010-06-15 Broadcom Corporation Method for managing and controlling the low power modes for an integrated circuit device
TWI433150B (zh) * 2009-07-27 2014-04-01 Sunplus Technology Co Ltd 應用於同步動態隨機存取記憶體介面之資料截取及時序漂移偵測的裝置及方法
US20110296095A1 (en) 2010-05-25 2011-12-01 Mediatek Inc. Data movement engine and memory control methods thereof
CN103809994B (zh) 2012-11-13 2017-03-15 光宝电子(广州)有限公司 固态储存装置及其睡眠控制电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1051801A (zh) * 1989-11-13 1991-05-29 国际商业机器公司 保证选通脉冲间隔定时的装置和方法
CN1348565A (zh) * 1998-11-03 2002-05-08 英特尔公司 计算机组件间改进接口的方法和装置
KR20030027630A (ko) * 2001-09-29 2003-04-07 삼성전자주식회사 중앙처리장치와 주변 장치들간의 인터페이스를 위한 장치
US20090231936A1 (en) * 2004-01-27 2009-09-17 Micron Technology, Inc. Memory device having strobe terminals with multiple functions
CN1815464A (zh) * 2005-01-31 2006-08-09 富士通株式会社 同步数据传输电路、计算机系统和存储器系统
CN1838103A (zh) * 2005-03-22 2006-09-27 英特尔公司 减少微处理器系统中的存储器等待时间的系统和方法
US20120089770A1 (en) * 2006-12-12 2012-04-12 Kim Yeon-Ho Flash memory devices with high data transmission rates and memory systems including such flash memory devices
CN101221542A (zh) * 2007-10-30 2008-07-16 北京时代民芯科技有限公司 一种外部存储器接口
CN101727412A (zh) * 2008-10-30 2010-06-09 恩益禧电子股份有限公司 存储器接口和存储器接口的操作方法
TW201220064A (en) * 2010-09-24 2012-05-16 Intel Corp Implementing QuickPath Interconnect protocol over a PCIe interface

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JEDEC: "《JEDEC STANDARD》", 31 July 2012 *
PCI SPECIAL INTEREST GROUP: "《PCI LOCAL BUS》", 18 December 1998 *

Also Published As

Publication number Publication date
US9588543B2 (en) 2017-03-07
TW201426316A (zh) 2014-07-01
EP2750046B1 (en) 2015-09-30
CN103399839B (zh) 2018-10-26
US20140189415A1 (en) 2014-07-03
EP2750046A3 (en) 2014-10-15
EP2750046A2 (en) 2014-07-02
TWI506443B (zh) 2015-11-01

Similar Documents

Publication Publication Date Title
DE112013002639B4 (de) Optimierter Verbindungstrainings- und Managementmechanismus
CN109313617A (zh) 负载减少的非易失性存储器接口
JP6517243B2 (ja) リンクレイヤ／物理レイヤ（ｐｈｙ）シリアルインターフェース
CN100363913C (zh) 数据传输控制装置及电子设备
EP2413327A1 (en) Memory module with reduced access granularity
US20120079162A1 (en) Transparent repeater device for handling displayport configuration data (dpcd)
US20120221769A1 (en) Reconfigurable memory controller
US8406070B2 (en) Single-strobe operation of memory devices
CN109478177A (zh) 双数据率命令总线
DE112013003248T5 (de) Steuern einer physischen Verbindung von einem ersten Protokoll unter Verwendung einer erweiterten Funktionsstruktur eines zweiten Protokolls
DE112013001661T5 (de) Bereitstellung eines konsolidierten Seitenband Kommunikationskanal zwischen Geräten
US7779194B2 (en) Data modification module
CN103399839A (zh) 媒介外围接口、电子装置及通信方法
TWI453600B (zh) 在存儲卡及主機設備間提供通訊的電路、方法及系統
WO2016191437A1 (en) Device, apparatus and system to reduce current leakage during differential communications
CN110087037A (zh) 一种集成摄像头的EtherCAT主站和工作方法
CN103914427B (zh) 基于三根物理互连线的集成电路片上通讯方法及装置
US6584536B1 (en) Bus transaction accelerator for multi-clock systems
US20120191943A1 (en) Dynamic protocol for communicating command and address information
CN105531681A (zh) 存储装置、存储系统以及存储装置控制方法
US6961797B2 (en) Computer system using an interfacing circuit to increase general purpose input/output ports
CN111158588B (zh) 一种双倍速率控制方法及系统
CN212229628U (zh) 从机设备
US8806100B1 (en) Synchronizing multiple USB controllers to reduce power
CN1304922C (zh) 用于高速ccd相机的电路接口

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant