CN101221542A - 一种外部存储器接口 - Google Patents

Abstract

一种外部存储器接口由控制单元、地址输出通道、读写和片选单元、数据输入通道和数据输出通道组成，其中在控制单元中设计了三个32位的地址映射寄存器，使得32位数字信号处理器具备了与多位宽外部存储器进行交互的能力，该接口可同时对8位、16位和32位的外部存储器进行存取操作，从而提高了32位数字信号处理器的扩展性和工作灵活性，同时该接口结构简单、易于控制和小型化，便于在芯片上实现。

Description

一种外部存储器接口

技术领域

本发明涉及一种高性能数字信号处理器接口，特别涉及一种高性能数字信号处理器的外部存储器接口及其实现方法。

背景技术

自从数字信号处理器问世以来，它就以其数字器件特有的稳定性、可重复性、可大规模集成，特别是可编程性和易于实现自适应处理等特点，为数字信号处理技术的发展提供了广阔的平台。但外部存储器的数据宽度通常是多种位宽的，所以能否支持多种位宽的外部存储器将直接影响数字信号处理器的扩展性和灵活性。目前大多数数字信号处理器的外部存储器接口对于数据存取不够灵活，仅仅支持固定位宽的数据存取，虽然有一种数字信号处理器SMDSP支持32位指令和32位数据，并允许外部存储器的数据宽度为8位、16位或32位，同时也可以从16位或32位宽度的外部存储器中执行代码，但其外部存储器接口不具备与多位宽存储器交互的能力，限制了该类数字信号处理器的扩展性和灵活性。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提供一种适用于32位嵌入式高性能数字信号处理器的外部存储器接口，使32位数字信号处理器具备与多位宽外部存储器交互的能力，从而提高了32位数字信号处理器的扩展性和工作灵活性。

本发明的技术解决方案是：一种外部存储器接口包括：

控制单元，接收CPU或DMA发出的传输请求信号并将请求应答信号反馈至CPU或DMA，接收CPU或DMA系统总线上传输的32位地址映射寄存器值，接收用于产生内部就绪信号的外部就绪信号，接收用于片选控制、内部就绪信号产生以及访问周期计数器计数的时钟信号，接收用于解决外部总线冲突的插入间隔周期信号；控制单元输出传输开始、地址段比较和数据宽度信号至地址输出通道，输出数据宽度和存储器宽度信号至读写与片选单元，输出访问开始、访问控制、数据宽度、存储器宽度和符号位扩展或高位补零信号至数据输入通道，输出访问开始、访问控制、数据宽度和存储器宽度信号至数据输出通道；

地址输出通道，接收传输开始信号对24位内部地址总线上的当前输出地址进行琐存，接收地址段比较信号用于对当前输出地址与前次输出地址进行分段比较，根据地址分段比较结果产生间隔周期信号输出至控制单元，接收数据宽度信号对当前输出地址进行处理，并将处理后的地址输出至24位外部地址总线，地址输出通道产生32位地址映射寄存器选择信号输出至读写与片选单元；

读写与片选单元，接收CPU或DMA发出的读写控制信号和传输请求信号产生读写使能信号输出至数据输入通道和数据输出通道，接收用于产生对外部存储器片选信号的数据宽度、存储器宽度信号、时钟信号、当前输出地址的低两位以及32位地址映射寄存器选择信号，当由写操作转换成读操作时读写与片选单元输出一个间隔周期信号发送至控制单元；

数据输入通道，接收访问开始信号和读写使能信号对外部存储器进行访问，接收用于对数据输入通道进行控制的访问控制信号，接收数据宽度和存储器宽度信号以及符号位扩展或高位补零信号将32位外部数据总线上的数据读取至32位内部数据总线；

数据输出通道，接收访问开始和读写使能信号对外部存储器进行访问，在接收用于对数据输出通道进行控制的访问控制信号，接收数据宽度和存储器宽度信号以及CPU或DMA输出的数据类型信号将32位内部数据总线上的数据写到32位外部数据总线上。

所述的控制单元由三个32位地址映射寄存器AMR0、AMR1和AMR2、等待计数器、访问周期计数器、内部就绪信号产生单元、请求应答模块、传输开始模块、访问开始模块和插入间隔周期模块组成；请求应答模块接收CPU或DMA发出的传输请求信号产生请求应答信号反馈至CPU或DMA，当传输请求允许时传输开始模块产生传输开始信号输出至地址输出通道；32位地址映射寄存器AMR0、AMR1和AMR2通过系统总线接收32位地址映射寄存器值，用于在连续的地址空间直接连接不同宽度的外部存储器，并根据当前输出地址选通32位地址映射寄存器AMR0、AMR1和AMR2中的一个；被选通的32位地址映射寄存器输出数据宽度和存储器宽度至地址输出通道、片选与读写单元、数据输入通道和数据输出通道，输出符号位扩展或高位补零信号至数据输入通道，输出地址段比较信号至地址输出通道；插入间隔周期模块通过接收插入间隔周期信号解决外部总线的冲突；等待计数器接收被选通的32位地址映射寄存器中的等待计数器计数值；内部就绪信号产生单元受内部就绪信号产生方式的控制，根据等待计数器的计数值、外部就绪信号、插入间隔周期是否有效以及时钟信号CLK1产生内部就绪信号；访问开始模块接收内部就绪信号产生访问开始信号并输出至数据输入通道和数据输出通道；访问周期计数器接收内部就绪信号并根据接收的数据宽度和存储器宽度信号结合时钟信号CLK1和CLK2以及有无传输请求信号进行访问周期计数，发出访问控制信号输出到数据输入通道、数据输出通道做数据传输控制。

所述的32位地址映射寄存器由外部端口锁定位HOLDST、端口保持位NOHOLD、内部端口保持位HIZ、内部就绪信号产生方式位SWW、等待计数器的控制位WTCNT、地址段比较控制位BNKCMP、数据宽度Data type size、存储器宽度Physical memory width、符号位扩展或高位补零控制位SIGNEXT/ZERO FILL、32位地址映射寄存器配置位AMR-config和32位地址映射寄存器转换位AMR-switch组成；其中HOLDST＝1时表示对外部存储器端口的锁定；NOHOLD＝1时端口占据外部总线并控制外部总线；HIZ＝1时内部端口处于保持状态；内部就绪信号产生方式位SWW由两位构成，用来设置内部就绪信号产生方式，当SWW＝00时等待外部就绪信号，当SWW＝01时等待计数就绪信号，当SWW＝10时等待外部就绪信号或计数就绪信号，当SWW＝11时等待外部就绪信号和计数就绪信号；等待计数器的控制位WTCNT由三位构成，用来控制等待计数器的计数值，计数值从000-111；地址段比较控制位BNKCMP由五位构成，控制值范围为00000-10000，分别表示比较当前输出地址与前次输出地址的高0位-高16位，目的是为了在连续地址空间操作时效率更高；数据宽度Data type size由两位构成，其为00时表示8位数据，为01时表示16位数据，为11时表示32位数据；存储器宽度Physical memorywidth由两位构成，其为00时表示8位存储器，为01时表示16位存储器，为11时表示32位存储器；符号位扩展或高位补零控制位SIGN EXT/ZERO FILL，当其为0时表示符号位扩展，当其为1时表示高位补零；32位地址映射寄存器配置位AMR-config，当其为1时表示AMR0可对AMR1地址空间进行寻址；32位地址映射寄存器转换位AMR-switch，当其为0时表示在三个地址映射寄存器之间转换时不需要插入转换周期，当其为1时表示需要插入单个周期；其余的控制位做保留位，以便对32位地址映射寄存器做进一步改进。

所述的地址输出通道由地址锁存单元、地址译码单元、地址段比较单元和逻辑地址转换为物理地址单元组成；地址锁存单元接收访问开始信号对当前输出地址进行锁存，地址有效并持续一个周期；段地址比较单元接收所述控制单元输出的段地址比较信号将地址琐存单元的当前输出地址与前次输出地址的高0位到高16位进行比较，判断是否在同一地址段内，如果不在同一地址段内则进行地址段转换，并输出一个插入间隔周期至控制单元；地址译码单元根据当前输出地址的不同判断该地址是属于AMR0、AMR1还是AMR2的映射范围，并根据判断结果输出32位地址映射寄存器选择信号AMR0/ARM1/AMR2 ACTIVE至读写与片选单元；逻辑地址转换为物理地址单元用于根据所述控制单元输出的数据宽度的不同，对当前输出地址进行移位后产生物理地址输出至24位外部地址总线，以满足将低位地址用作片选的要求，当数据宽度为8位时，物理地址等于逻辑地址右移2位；当数据宽度为16位时，物理地址等于逻辑地址右移1位，当数据宽度为32位时，物理地址等于逻辑地址。

所述读写与片选单元由读写控制单元和片选控制单元组成，读写控制单元接收到来自CPU或DMA发出的传输请求信号和读写控制信号产生读写使能信号输出至数据输入通道和数据输出通道，同时输出至外部存储器用于对外部存储器的读写控制；片选控制单元根据接收的数据宽度、存储器宽度、32位地址映射寄存器选择信号AMR0/ARM1/AMR2 ACTIVE以及时钟信号CLK2对外部存储器进行片选，地址低两位分别作为片选译码或者接外部存储器的地址引脚，当由写操作转换成读操作时输出一个间隔周期信号给控制单元。

所述的数据输入通道由读数据控制单元和数据输入控制单元组成，数据输入控制单元接收访问开始信号对外部存储器进行访问，读数据控制单元根据接收的数据宽度和存储器宽度信号产生4个数据选通信号传输给数据输入控制单元，在访问控制和读写使能信号的控制下数据输入控制单元读取32位外部数据总线上的数据，并由数据输入控制单元将读取的数据按每8位为一组分为4组，然后由数据选通信号进行选通控制，对于读取的数据宽度小于32位的数据，数据输入控制单元按有符号数或无符号数对读取的数据进行符号位扩展或高位补零，将其转换为32位数据，最终由数据输入控制单元将32位外部数据总线上的数据读取至32位内部数据总线上。

所述的数据输出通道由写数据控制单元和数据输出控制单元构成，数据输出控制单元接收访问开始信号对外部存储器进行访问，写数据控制单元根据接收的数据长度和存储器宽度信号产生4个数据选通信号传输给数据输出控制单元，数据输出控制单元在访问控制和读写使能信号的控制下读取32位内部数据总线上的数据，并由数据输出控制单元将读取的数据按每8位为一组分为4组，然后由数据选通信号进行选通控制，最终根据CPU或DMA输出的数据类型信号由数据输出控制单元将32位内部数据总线上的数据写到32位外部数据总线上。

与现有技术相比本发明具有以下优点：

(1)本发明设计的一种外部存储器接口同时支持8位、16位和32位外部存储器，使32位数字信号处理器具备与多位宽外部存储器交互的能力，提高了32位数字信号处理器的扩展性和工作灵活性。

(2)本发明设计的一种外部存储器接口结构简单，可以小型化，便于在芯片上实现。

附图说明

图1为本发明一种外部存储器接口结构图；

图2为本发明控制单元结构图；

图3为本发明内部就绪信号产生单元的电路图；

图4为本发明访问周期计数器的清零电路图；

图5为本发明地址输出通道结构图；

图6为本发明写与片选单元结构图；

图7为本发明地址映射寄存器AMR0产生的片选信号电路图；

图8本发明数据输入通道结构图；

图9为本发明数据输出通道结构图；

图10为本发明工作原理框图。

具体实施方式

下面结合附图与实施例对本发明作进一步详细地描述：

如图1所示，一种外部存储器接口，包括控制单元、地址输出通道、读写与片选单元、数据输入通道和数据输出通道；

控制单元，接收CPU或DMA发出的传输请求信号并将请求应答信号反馈至CPU或DMA，接收CPU或DMA系统总线上传输的32位地址映射寄存器值，接收用于产生内部就绪信号的外部就绪信号，接收用于片选控制、内部就绪信号产生以及访问周期计数器计数的时钟信号，接收用于解决外部总线冲突的插入间隔周期信号；控制单元输出传输开始、地址段比较和数据宽度信号至地址输出通道，输出数据宽度和存储器宽度信号至读写与片选单元，输出访问开始、访问控制、数据宽度、存储器宽度和符号位扩展或高位补零信号至数据输入通道，输出访问开始、访问控制、数据宽度和存储器宽度信号至数据输出通道；

地址输出通道，接收传输开始信号对24位内部地址总线上的当前输出地址进行琐存，接收地址段比较信号用于对当前输出地址与前次输出地址进行分段比较，根据地址分段比较结果产生间隔周期信号输出至控制单元，接收数据宽度信号对当前输出地址进行处理，并将处理后的地址输出至24位外部地址总线，地址输出通道产生32位地址映射寄存器选择信号输出至读写与片选单元；

读写与片选单元，接收CPU或DMA发出的读写控制信号和传输请求信号产生读写使能信号输出至数据输入通道和数据输出通道，接收用于产生对外部存储器片选信号的数据宽度、存储器宽度信号、时钟信号、当前输出地址的低两位以及32位地址映射寄存器选择信号，当由写操作转换成读操作时读写与片选单元输出一个间隔周期信号发送至控制单元；

数据输入通道，接收访问开始信号和读写使能信号对外部存储器进行访问，接收用于对数据输入通道进行控制的访问控制信号，接收数据宽度和存储器宽度信号以及符号位扩展或高位补零信号将32位外部数据总线上的数据读取至32位内部数据总线；

数据输出通道，接收访问开始和读写使能信号对外部存储器进行访问，在接收用于对数据输出通道进行控制的访问控制信号，接收数据宽度和存储器宽度信号以及CPU或DMA输出的数据类型信号将32位内部数据总线上的数据写到32位外部数据总线上。

如图2所示，控制单元由三个32位地址映射寄存器AMR0、AMR1和AMR2、等待计数器、访问周期计数器、内部就绪信号产生单元、请求应答模块、传输开始模块、访问开始模块和插入间隔周期模块组成；请求应答模块接收CPU或DMA发出的传输请求信号产生请求应答信号反馈至CPU或DMA，当传输请求允许时传输开始模块产生传输开始信号输出至地址输出通道；32位地址映射寄存器AMR0、AMR1和AMR2通过系统总线接收32位地址映射寄存器值，用于在连续的地址空间直接连接不同宽度的外部存储器，并根据当前输出地址选通32位地址映射寄存器AMR0、AMR1和AMR2中的一个；被选通的32位地址映射寄存器输出数据宽度和存储器宽度至地址输出通道、片选与读写单元、数据输入通道和数据输出通道，输出符号位扩展或高位补零信号至数据输入通道，输出地址段比较信号至地址输出通道；插入间隔周期模块通过接收插入间隔周期信号解决外部总线的冲突；等待计数器接收被选通的32位地址映射寄存器中的等待计数器计数值；内部就绪信号产生单元受内部就绪信号产生方式的控制，根据等待计数器的计数值、外部就绪信号、插入间隔周期是否有效以及时钟信号CLK1产生内部就绪信号；访问开始模块接收内部就绪信号产生访问开始信号并输出至数据输入通道和数据输出通道；访问周期计数器接收内部就绪信号并根据接收的数据宽度和存储器宽度信号结合时钟信号CLK1和CLK2以及有无传输请求信号进行访问周期计数，发出访问控制信号输出到数据输入通道、数据输出通道做数据传输控制。每个32位地址映射寄存器具体控制位如表1所示。

表1  32位地址映射寄存器控制位

缩写	寄存器控制位	功能	复位初值
				HOLDST	0	保持锁定位	0
NOHOLD	1	端口保持位	0
				HIZ	2	内部端口保持位	0
SWW	3-4	内部就绪信号产生方式位	11
				WTCNT	5-7	等待计数器控制位	111
BNKCMP	8-12	地址段比较控制位	10000
				Data type size	16-17	数据宽度	11
Physical memory Width	18-19	存储器宽度	11
				Sign ext/Zero fill	20	符号位扩展或高位补零	0

AMR-config	21	AMR配置位	0
				AMR-switch	22	AMR转换位	0
XXXXXXXXXXX	23-31，13-15	保留位	全部读做0

表1中，外部端口锁定位HOLDST，HOLDST＝1时表示对外部存储器端口的锁定；端口保持位NOHOLD，NOHOLD＝1时端口占据外部总线并控制外部总线；内部端口保持位HIZ，HIZ＝1时内部端口处于保持状态；内部就绪信号产生方式位SWW，共由两位构成，用来设置内部就绪信号产生方式，当SWW＝00时等待外部就绪信号，当SWW＝01时等待计数就绪信号，当SWW＝10时等待外部就绪信号或计数就绪信号，当SWW＝11时等待外部就绪信号和计数就绪信号；等待计数器的控制位WTCNT，由三位构成，用来控制等待计数器的计数值，计数值从000-111；地址段比较控制位BNKCMP，由五位构成，控制值范围为00000-10000，分别表示比较当前输出地址与前次输出地址的高0位-高16位，目的是为了在连续地址空间操作时效率更高；数据宽度Datatype size，由两位构成，其为00时表示8位数据，为01时表示16位数据，为11时表示32位数据；存储器宽度Physical memory width，由两位构成，其为00时表示8位存储器，为01时表示16位存储器，为11时表示32位存储器；符号位扩展或高位补零控制位SIGN EXT/ZERO FILL，当其为0时表示符号位扩展，当其为1时表示高位补零；32位地址映射寄存器配置位AMR-config，当其为1时表示AMR0可对AMR1地址空间进行寻址；32位地址映射寄存器转换位AMR-switch，当其为0时表示在三个地址映射寄存器之间转换时不需要插入转换周期，当其为1时表示需要插入单个周期；其余的控制位做保留位，以便对32位地址映射寄存器做进一步改进。

间隔周期是为了在对外部存储器进行读写转换时避免外部总线冲突的最直接的方法，当同一传输状态连续工作时不会发生外部总线冲突，从任何操作转换到写外部存储器操作也不会发生外部总线冲突。但在以下三类情况下为了避免外部总线冲突需要插入间隔周期，第一类是由32位地址映射寄存器中的转换位AMR-switch判断是否需要插入一个间隔周期，避免当三个外部存储器进行传输转换时发生外部总线冲突；第二类是从写数据操作转换到读数据操作时，需要给读写转换留出半个周期以上的转换时间；第三类是当前输出地址与前次输出地址的地址段比较不同时需要插入一个间隔周期，其中插入间隔周期的时间根据实际情况的不同而不等，一般在半个到一个周期。

内部就绪信号的产生方式可以通过被选通的32位地址映射寄存器的内部就绪信号控制位AMR-3和AMR-4加以控制。外部就绪信号RDYext信号将直接用于控制内部就绪信号RDYint的产生，内部就绪信号RDYint采集的时刻均在时钟下降沿处，在对外部存储器进行读写操作时外部就绪信号RDYext在时钟CLK1下降沿开始处于稳定，所以外部就绪信号RDYext稳定有效的时间段为时钟CLK1下降到时钟CLK1上升沿，所以后面所有涉及到用内部就绪信号RDYint控制的地方都会用到时钟信号CLK1。在接口内部，内部就绪信号可以通过等待计数器产生的计数就绪信号RDYwtcnt产生，32位地址映射寄存器中的第五位AMR-5、第六位AMR-6和第七位AMR-7用于在每次访问开始时给等待计数器赋初值，等待计数器倒数计数，计数到0时停止计数，计数就绪信号RDYwtcnt有效，通过等待计数器计数的方法可以针对不同外部存储器的时序要求调整接口的传输周期，保证最高的传输效率。在CPU或DMA发出请求时是否插入间隔周期也会直接影响内部就绪信号的产生。

图3中，外部就绪信号RDYext、插入间隔周期信号Insert cycle与等待计数器计数就绪信号RDYwtcnt作为三输入与非门nand3_07的输入信号，外部就绪信号RDYext、插入间隔周期信号Insert cycle与32位地址映射寄存器第三位ARM-3的非作为三输入与非门nand3_08的输入信号，复位信号RESET与无请求信号Noreq信号作为二输入或非门nor2_10的输入信号，32位地址映射寄存器第四位AMR-4的非经过反向器inv_18后与等待计数器计数就绪信号RDYwtcnt、插入间隔周期信号Insert cycle、32位地址映射寄存器第三位AMR-3的非作为四输入与非门nand4_02的输入信号，32位地址映射寄存器第三位AMR-3的非经过反向器inv_19后与等待计数器计数就绪信号RDYwtcnt、插入间隔周期信号Insert cycle、32位地址映射寄存器第四位AMR-4的非作为四输入与非门nand4_03的输入信号，三输入与非门nand3_07的输出、三输入与非门nand3_08的输出、两输入或非门nor2_10的输出、四输入与非门nand4_02的输出与四输入与非门nand4_03的输出经过五输入与非门nand5_01后作为反向器inv_20的输入，反向器inv_20的输出经过反向器inv_21后产生内部就绪信号RDYint。

当存储器宽度和数据宽度不同时，对外部存储器的访问周期也会不同，表2示出了数据宽度、外部存储器宽度与访问周期的关系。

表2  数据宽度、外部存储器宽度与访问周期的关系

数据宽度	存储器宽度	访问周期
			8位	8位，16位，32位	1个周期
16位	8位	2个周期
			16位	16位，32位	1个周期
32位	8位	4个周期
			32位	16	2个周期
32位	32位	1个周期

为了对不同访问周期进行控制，在控制单元中设计了一个访问周期计数器，访问周期计数器的结构为由清零电路和一个两位计数器组成，两位计数器由低位CL和高位CH组成，计数值为C00-C11，分别表示第一至第四个周期，但并非每次传输都需要四个周期，所以需要有适当的清零电路实现清零操作。访问周期计数器通过接收内部就绪信号、数据宽度与存储器宽度信号、无请求信号以及时钟信号完成不同数据宽度和存储器宽度下对外部存储器的周期计数，并将周期计数值作为访问控制信号输出到数据输入通道、数据输出通道用来控制数据传输。具体计数过程中，清零信号CLEAR与时钟信号CLK2组合参与控制访问周期计数器计数，如果一次访问需要等待很多个周期，在等待期间计数器应该是保持状态，不计数也不清零时就是保持，所以计数信号为：

$\mathrm{COUNT}\left(\mathrm{CLK}2\right)=\mathrm{RDYint}\·\stackrel{\‾}{\mathrm{CLEAR}}\·\mathrm{CLK}2$

当外部存储器接口一次存取完成后需要对访问周期计数器进行清零，清零信号同时也标志着当前接口状态的空闲与否，当接口对数据进行存取时，清零信号无效，访问周期计数器开始计数，其中清零信号的表达式为：

$\mathrm{CLEAR}=\mathrm{RDYint}\·[\mathrm{Noreq}+(\stackrel{\‾}{D32M16|D16M8}+C01)\·(\stackrel{\‾}{D32M8}+C11)]$

式中Noreq表示当前没有请求，D32M8表示32位数据8位存储器，D32M16表示32位数据16位存储器，D16M8表示16位数据8位存储器，C11和C01分别表示当前传输需要4个和2个周期，内部就绪信号RDYint为0时表示接口处于工作状态；由上式可知，只有接口不忙了，一个访问周期才结束，所有的访问都结束了一个传输才结束，所以就绪信号RDYint为1是访问周期计器清零的首要条件。当没有传输请求时也需要清零，为传输请求的到来作准备，当有传输请求时，访问周期计时器清零的条件是周期计数到所需的值。

访问周期计数器的清零电路如图4所示，两位计数器的低位CL和高位CH经过二输入与门and2_03与无请求信号Noreq作为二输入或非门nor2_03的输入信号，无请求信号Noreq与两位计数器的低位C L经过二输入或非门nor2_04与信号D32M16/D16M8作为二输入与非门nand2_02的输入信号，D32M8与二输入或非门nor2_03输出作为二输入与非门nand2_01的输入信号，内部就绪信号RDYint与二输入与非门nand2_01的输出与二输入与非门nand2_02的输出经过三输入与非门nand3_01后经过反相器inv_01得到清零信号CLEAR。

如图5所示，地址输出通道由地址锁存单元、地址译码单元、地址段比较单元和逻辑地址转换为物理地址单元组成。地址锁存单元接收到访问开始信号后对当前输出地址进行锁存，地址有效并持续一个周期，此时地址最稳定，并可以用于其他相关的控制；段地址比较单元接收段地址比较信号后将地址琐存单元的当前输出地址与前次输出地址的高0位到高16位进行比较，判断是否在同一地址段内，如果不在同一地址段内则需要进行地址段转换，此时需要插入一个间隔周期，并将该插入间隔周期输出至控制单元；地址译码单元根据当前输出地址的不同判断该地址是属于AMR0、AMR1还是AMR2的映射范围，根据判断的结果产生32位地址映射寄存器选择信号AMR0/二ARM1/AMR2 ACTIVE并输出至读写与片选单元；逻辑地址转换为物理地址单元用于根据数据宽度的不同，对当前输出地址进行移位后产生物理地址输出至24位外部地址总线，以满足将低位地址用作片选的要求，当数据宽度为8位时，物理地址等于逻辑地址右移2位；当数据宽度为16位时，物理地址等于逻辑地址右移1位，当数据宽度为32位时，物理地址等于逻辑地址。

如图6所示，读写与片选单元由读写控制单元和片选控制单元组成，读写控制单元接收到来自CPU或DMA发出的传输请求信号和读写控制信号后产生该传输方式下的读写控制信号输出至数据输入通道和数据输出通道作为读写使能信号，同时输出至外部存储器实现对外部存储器的读写控制；片选控制单元接收地址输出通道输出的32位地址映射寄存器选通信号，接收被选通的32位地址映射寄存器中的数据宽度、存储器宽度信号以及当前输出地址的低两位，接收时钟信号CLK2，根据数据宽度、存储器宽度的不同和32位地址映射寄存器选择信号的不同以及时钟信号CLK2对外部存储器进行片选，根据数据宽度、存储器宽度的不同，地址低两位分别作为片选译码或者接外部存储器的地址引脚，当由写操作转换成读操作时输出一个间隔周期信号给控制单元。

由于外部存储器接口既可以处理8位、16位和32位的数据，又可以控制8位、16位和32位的外部存储器，因此外部存储器的片选控制需要CSAMR0[0-3]、CSAMR1[0-3]和CSAMR2[0-3]三组共12根控制线参与各外部存储器的片选，其中CSAMR0[0-1]、CSAMR1[0-1]和CSAMR2[0-1]只用于片选控制，它们的逻辑比较简单，CSAMR0[2-3]、CSAMR1[2-3]和CSAMR1[2-3]可以兼作片选和地址的最低两位，作地址用时要区分读操作和写操作的不同时序，并且每个片选端都有自己的片选使能控制和存储器组控制。当一次存取完成而下一次存取没有开始的时候，系统处于间隔周期，此时对外部存储器的片选信号处于禁止状态，同时32位地址映射寄存器AMR0有对AMR1地址空间寻址的能力，此时只需将32位地址映射寄存器AMR0中配置位AMR-config设置成1即可，在片选控制上只需要将地址映射寄存器AMR0的组控制稍作改变即可。

图7是由AMR0产生的外部存储器片选电路，由AMR1和AMR2产生的外部存储器片选电路与图7相同。图8中AMR-16、AMR-17、AMR-19分别为32位地址映射寄存器AMR0的第16，17，19位；A0、A1分别为当前输出地址的第0位和第一位；CLK2为时钟信号；M8表示8位存储器，M16表示16位存储器，M32表示32位存储器，D8表示8位数据，D16表示16位数据，D32表示32位数据，CSAMR0[0-3]表示由AMR0产生的一组片选信号。

图7中，32位地址映射寄存器AMR0有效信号AMR0 Iogic与数据宽度信号D8/D16/D32作为两输入或非门nor2_05的输入信号，两个数据宽度信号D8/D16/D32与两输入或非门nor2_05的输出经过一个三选一选择器mux3_01，并将8位存储器与时钟信号M8&CLK2、16位存储器与时钟信号M16&CLK2以及32位存储器与时钟信号M32&CLK2作为三选一选择器mux3_01的控制信号，三选一选择器mux3_01的输出经过反向器inv_08产生片选信号CSAMR0[3]，同时反向器inv_08的输出经过反向器inv_09后又反馈至inv_08的输入端。

32位地址映射寄存器AMR0有效信号AMR0 Iogic与数据宽度信号D8/D16/D32作为两输入或非门nor2_06的输入，两个数据宽度信号D8/D16/D32与两输入或非门nor2_06的输出经过一个三选一选择器mux3_02，并将8位存储器与时钟信号M8&CLK2、16位存储器与时钟信号M16&CLK2以及32位存储器与时钟信号M32&CLK2作为三选一选择器mux3_02的控制信号，三选一选择器mux3_02的输出经过反向器inv_10产生片选信号CSAMR0[2]，同时反向器inv_10的输出经过反向器inv_11后又反馈至inv_10的输入端。

地址第0位的非A0 not与32位地址映射寄存器AMR0第16位的非AMR-16not作为二输入与非门nand2_03的输入；32位地址映射寄存器AMR0第19位的非AMR-19not作为反向器inv_12的输入，地址第1位A1与32位地址映射寄存器AMR0第16位的非AMR-16not与反向器inv_12的输出作为三输入与非门nand3_02的输入；地址第0位A0与32位地址映射寄存器AMR0第16位AMR-16与反向器inv_12的输出与32位地址映射寄存器AMR0第17位的非AMR-17not作为四输入与非门nand4_01的输入；两输入与非门nand2_03的输出与三输入与非门nand3_02的输出与四输入与非门nand4_01的输出作为三输入与非门nand3_03的输入。复位信号的非RESET not与保持信号HOLD作为两输入与非门nand2_04的输入，32位地址映射寄存器AMR0第21位AMR-21与32位地址映射寄存器选通信号AMR1 ACTIVE经过两输入与门and2_04后与32位地址映射寄存器选通信号AMR0 ACTIVE作为两输入或非门nor2_08的输入，传输未就绪信号NOT READY FOR TRANSLATE、两输入与非门nand2_04的输出与两输入或非门nor2_08的输出经过三输入或非门nor3_02后与是否插入间隔周期信号的非AN Extra cycle needed not作为两输入与非门nand2_05的输入。地址第1位A1与32位地址映射寄存器AMR0第19位AMR-19与32位地址映射寄存器AMR0第16位的非AMR-16not作为三输入与非门nand3_04的输入，地址第0位的非A0 not经过反向器inv_15后与32位地址映射寄存器AMR0第16位的非AMR-16not与32位地址映射寄存器AMR0第16位AMR-16作为三输入与非门nand3_05的输入，地址第0位的非A0 not经过反向器inv_15后与32位地址映射寄存器AMR0第17位的非AMR-17not与32位地址映射寄存器AMR0第19位AMR-19作为三输入与非门nand3_06的输入，三输入与非门nand3_04的输出、三输入与非门nand3_05的输出与三输入与非门nand3_06的输出作为三输入与门and3_01的输入；两输入与非门nand2_05的输出与三输入与非门nand3_03的输出经过两输入或非门nor2_07后输出至传输门n_03，并由时钟CLK2做控制，传输门n_03的输出经过反向器inv_13产生片选信号CSAMR0[1]，同时反向器inv_13的输出经过反向器inv_14后又反馈至反向器inv_13的输入端；两输入与非门nand2_05的输出与三输入与门and3_01的输出经过两输入或非门nor2_09后输出至传输门n_04，并由时钟CLK2做控制，传输门n_04的输出经过反向器inv_16产生片选信号CSAMR0[0]，同时反向器inv_16的输出经过反向器inv_17后又反馈至反向器inv_16的输入端。

如图8所示，数据输入通道由读数据控制单元和数据输入控制单元组成。数据输入控制单元接收到访问开始后对外部存储器进行访问，读数据控制单元根据数据宽度和存储器宽度的不同产生4个数据选通信号传输给数据输入控制单元，在访问控制和读写使能信号的控制下数据输入控制单元读取32位外部数据总线上的数据，并由数据输入控制单元将读取的数据按每8位为一组分为4组，然后由数据选通信号进行选通控制，对于读取的数据宽度小于32位的数据，数据输入控制单元按有符号数或无符号数对读取的数据进行符号位扩展或高位补零，将其转换为32位数据，最终由数据输入控制单元将该数据读取至32位内部数据总线上。

如图9所示，数据输出通道由写数据控制单元和数据输出控制单元构成。数据输出控制单元接收到访问开始后对外部存储器进行访问，写数据控制单元根据数据长度和存储器宽度的不同产生4个数据选通信号传输给数据输出控制单元，数据输出控制单元在访问控制和读写使能信号的控制下读取32位内部数据总线上的数据，并由数据输出控制单元将读取的数据按每8位为一组分为4组，然后由数据选通信号进行选通控制，最终由数据输出控制单元对数据类型不同、数据宽度和存储器宽度不同的数据分别依次写入到32位外部数据总线上，例如将浮点型的阶码和底数分别输出。

本发明的工作原理如图10所示：接口开始工作时控制单元接收CPU或DMA发出的传输请求信号并产生请求应答信号；

当请求允许时传输开始，并将传输开始信号发送至地址输出通道，地址输出通道对当前输出地址进行锁存，根据当前输出地址的不同选通控制单元中三个32位地址映射寄存器中的一个，并将32位地址映射寄存器选通信号输出至片选与读写单元，数据宽度和存储器宽度信号经被选通的32位地址映射寄存器映射后传输给地址输出通道、读写与片选单元、数据输入通道以及数据输出通道，地址输出通道根据接收的数据宽度信号对当前输出地址进行由逻辑地址到物理地址的转换，转换结束后将接收的当前输出地址发送至24位外部地址总线，读写与片选单元根据接收的数据宽度、存储器宽度、32位地址映射寄存器选通信号以及24位地址的低两位对外部存储器进行片选控制并发出读写使能信号实现对外部存储器的读写控制；

被选通的32位地址映射寄存器根据内部就绪信号产生方式，查询等待计数器的计数值是否为零，或者外部就绪信号是否有效以及插入间隔周期是否有效来产生内部就绪信号，内部就绪信号经过访问开始单元后产生访问开始信号输出到数据输入通道和数据输出通道；

访问周期计数器接收到内部就绪信号后将其计数值作为访问控制信号输出到数据输入通道和数据输出通道，开始对外部存储器进行访问；

数据输入通道和数据输出通道接收到访问控制信号后根据传输请求所要访问的当前输出地址以及读写与片选单元产生的读写控制信号和片选信号对所要访问的外部存储器数据进行读写控制和读写操作；

访问周期计数器对读写操作进行周期计数，如果计数未完则继续根据地址和片选与读写信号对外部存储器进行访问，计数完成后则访问结束，此时对访问周期计数器进行清零，新的请求允许。

Claims (11)

1.一种外部存储器接口，其特征在于包括：

控制单元，接收CPU或DMA发出的传输请求信号并将请求应答信号反馈至CPU或DMA，接收CPU或DMA系统总线上传输的32位地址映射寄存器值，接收用于产生内部就绪信号的外部就绪信号，接收用于片选控制、内部就绪信号产生以及访问周期计数器计数的时钟信号，接收用于解决外部总线冲突的插入间隔周期信号；控制单元输出传输开始、地址段比较和数据宽度信号至地址输出通道，输出数据宽度和存储器宽度信号至读写与片选单元，输出访问开始、访问控制、数据宽度、存储器宽度和符号位扩展或高位补零信号至数据输入通道，输出访问开始、访问控制、数据宽度和存储器宽度信号至数据输出通道；

地址输出通道，接收传输开始信号对24位内部地址总线上的当前输出地址进行琐存，接收地址段比较信号用于对当前输出地址与前次输出地址进行分段比较，根据地址分段比较结果产生间隔周期信号输出至控制单元，接收数据宽度信号对当前输出地址进行处理，并将处理后的地址输出至24位外部地址总线，地址输出通道产生32位地址映射寄存器选择信号输出至读写与片选单元；

读写与片选单元，接收CPU或DMA发出的读写控制信号和传输请求信号产生读写使能信号输出至数据输入通道和数据输出通道，接收用于产生对外部存储器片选信号的数据宽度、存储器宽度信号、时钟信号、当前输出地址的低两位以及32位地址映射寄存器选择信号，当由写操作转换成读操作时读写与片选单元输出一个间隔周期信号发送至控制单元；

数据输入通道，接收访问开始信号和读写使能信号对外部存储器进行访问，接收用于对数据输入通道进行控制的访问控制信号，接收数据宽度和存储器宽度信号以及符号位扩展或高位补零信号将32位外部数据总线上的数据读取至32位内部数据总线；

数据输出通道，接收访问开始和读写使能信号对外部存储器进行访问，在接收用于对数据输出通道进行控制的访问控制信号，接收数据宽度和存储器宽度信号以及CPU或DMA输出的数据类型信号将32位内部数据总线上的数据写到32位外部数据总线上。

2.根据权利要求1所述的一种外部存储器接口，其特征在于：所述的控制单元由三个32位地址映射寄存器AMR0、AMR1和AMR2、等待计数器、访问周期计数器、内部就绪信号产生单元、请求应答模块、传输开始模块、访问开始模块和插入间隔周期模块组成；

请求应答模块接收CPU或DMA发出的传输请求信号产生请求应答信号反馈至CPU或DMA，当传输请求允许时传输开始模块产生传输开始信号输出至地址输出通道；32位地址映射寄存器AMR0、AMR1和AMR2通过系统总线接收32位地址映射寄存器值，用于在连续的地址空间直接连接不同宽度的外部存储器，并根据当前输出地址选通32位地址映射寄存器AMR0、AMR1和AMR2中的一个；被选通的32位地址映射寄存器输出数据宽度和存储器宽度至地址输出通道、片选与读写单元、数据输入通道和数据输出通道，输出符号位扩展或高位补零信号至数据输入通道，输出地址段比较信号至地址输出通道；插入间隔周期模块通过接收插入间隔周期信号解决外部总线的冲突；等待计数器接收被选通的32位地址映射寄存器中的等待计数器计数值；内部就绪信号产生单元受内部就绪信号产生方式的控制，根据等待计数器的计数值、外部就绪信号、插入间隔周期是否有效以及时钟信号CLK1产生内部就绪信号；访问开始模块接收内部就绪信号产生访问开始信号并输出至数据输入通道和数据输出通道；访问周期计数器接收内部就绪信号并根据接收的数据宽度和存储器宽度信号结合时钟信号CLK1和CLK2以及有无传输请求信号进行访问周期计数，发出访问控制信号输出到数据输入通道、数据输出通道做数据传输控制。

3.根据权利要求2所述的一种外部存储器接口，其特征在于：所述的32位地址映射寄存器由外部端口锁定位HOLDST、端口保持位NOHOLD、内部端口保持位HIZ、内部就绪信号产生方式位SWW、等待计数器的控制位WTCNT、地址段比较控制位BNKCMP、数据宽度Data type size、存储器宽度Physical memory width、符号位扩展或高位补零控制位SIGN EXT/ZEROFILL、32位地址映射寄存器配置位AMR-config和32位地址映射寄存器转换位AMR-switch组成；

其中HOLDST＝1时表示对外部存储器端口的锁定；NOHOLD＝1时端口占据外部总线并控制外部总线；HIZ＝1时内部端口处于保持状态；内部就绪信号产生方式位SWW由两位构成，用来设置内部就绪信号产生方式，当SWW＝00时等待外部就绪信号，当SWW＝01时等待计数就绪信号，当SWW＝10时等待外部就绪信号或计数就绪信号，当SWW＝11时等待外部就绪信号和计数就绪信号；等待计数器的控制位WTCNT由三位构成，用来控制等待计数器的计数值，计数值从000-111；地址段比较控制位BNKCMP由五位构成，控制值范围为00000-10000，分别表示比较当前输出地址与前次输出地址的高0位-高16位，目的是为了在连续地址空间操作时效率更高；数据宽度Data typesize由两位构成，其为00时表示8位数据，为01时表示16位数据，为11时表示32位数据；存储器宽度Physical memory width由两位构成，其为00时表示8位存储器，为01时表示16位存储器，为11时表示32位存储器；符号位扩展或高位补零控制位SIGN EXT/ZERO FILL，当其为0时表示符号位扩展，当其为1时表示高位补零；32位地址映射寄存器配置位AMR-config，当其为1时表示AMR0可对AMR1地址空间进行寻址；32位地址映射寄存器转换位AMR-switch，当其为0时表示在三个地址映射寄存器之间转换时不需要插入转换周期，当其为1时表示需要插入单个周期；其余的控制位做保留位，以便对32位地址映射寄存器做进一步改进。

4.根据权利要求2所述的一种外部存储器接口，其特征在于：所述的插入间隔周期信号在三类情况下发生，第一类是由32位地址映射寄存器中的转换位AMR-switch判断是否需要插入一个间隔周期，避免当三个外部存储器进行传输转换时发生外部总线冲突；第二类是从对外部存储器由写数据操作转换到读数据操作时，需要给读写转换留出半个周期以上的转换时间；第三类是当前输出地址与前次输出地址的地址段比较不同时需要插入一个间隔周期。

5.根据权利要求2所述的一种外部存储器接口，其特征在于：所述的内部就绪信号产生单元的电路结构为：外部就绪信号RDYext、插入间隔周期信号Insert cycle与等待计数器计数就绪信号RDYwtcnt作为三输入与非门nand3_07的输入信号，外部就绪信号RDYext、插入间隔周期信号Insert cycle与32位地址映射寄存器第三位ARM-3的非作为三输入与非门nand3_08的输入信号，复位信号RESET与无传输请求信号Noreq信号作为二输入或非门nor2_10的输入信号，32位地址映射寄存器第四位AMR-4的非经过反向器inv_18后与等待计数器计数就绪信号RDYwtcnt、插入间隔周期信号Insertcycle、32位地址映射寄存器第三位AMR-3的非作为四输入与非门nand4_02的输入信号，32位地址映射寄存器第三位AMR-3的非经过反向器inv_19后与等待计数器计数就绪信号RDYwtcnt、插入间隔周期信号Insert cycle、32位地址映射寄存器第四位AMR-4的非作为四输入与非门nand4_03的输入信号，三输入与非门nand3_07的输出、三输入与非门nand3_08的输出、两输入或非门nor2_10的输出、四输入与非门nand4_02的输出与四输入与非门nand4_03的输出经过五输入与非门nand5_01后作为反向器inv_20的输入，反向器inv_20的输出经过反向器inv_21后产生内部就绪信号RDYint。

6.根据权利要求2所述的一种外部存储器接口，其特征在于：所述的访问周期计数器由清零电路和一个两位计数器组成，两位计数器由低位CL和高位CH组成，通过接收内部就绪信号、数据宽度与存储器宽度信号、无请求信号以及时钟信号完成对外部存储器的周期计数，并将周期计数值作为访问控制信号输出到数据输入通道、数据输出通道用来控制数据传输；当外部存储器接口一次存取完成后需要由清零电路对访问周期计数器进行清零。

7.根据权利要求6所述的一种外部存储器接口，其特征在于：所述的清零电路为：两位计数器的低位CL和高位CH经过二输入与门and2_03与无请求信号Noreq作为二输入或非门nor2_03的输入信号，无请求信号Noreq与两位计数器的低位C L经过二输入或非门nor2_04与信号D32M16或D16M8作为二输入与非门nand2_02的输入信号，D32M8与二输入或非门nor2_03的输出作为二输入与非门nand2_01的输入信号，内部就绪信号RDYint与二输入与非门nand2_01的输出与二输入与非门nand2_02的输出经过三输入与非门nand3_01后经过反相器inv_01得到清零信号CLEAR。

8.根据权利要求1所述的一种外部存储器接口，其特征在于：所述的地址输出通道由地址锁存单元、地址译码单元、地址段比较单元和逻辑地址转换为物理地址单元组成；地址锁存单元接收访问开始信号对当前输出地址进行锁存，地址有效并持续一个周期；段地址比较单元接收段地址比较信号将地址琐存单元的当前输出地址与前次输出地址的高0位到高16位进行比较，判断是否在同一地址段内，如果不在同一地址段内则进行地址段转换，并输出一个插入间隔周期至控制单元；地址译码单元根据当前输出地址的不同判断该地址是属于AMR0、AMR1还是AMR2的映射范围，并根据判断结果输出32位地址映射寄存器选择信号AMR0/ARM1/AMR2 ACTIVE至读写与片选单元；逻辑地址转换为物理地址单元用于根据数据宽度的不同，对当前输出地址进行移位后产生物理地址输出至24位外部地址总线，以满足将低位地址用作片选的要求，当数据宽度为8位时，物理地址等于逻辑地址右移2位；当数据宽度为16位时，物理地址等于逻辑地址右移1位，当数据宽度为32位时，物理地址等于逻辑地址。

9.根据权利要求1所述的一种外部存储器接口，其特征在于：所述读写与片选单元由读写控制单元和片选控制单元组成，读写控制单元接收来自CPU或DMA发出的传输请求信号和读写控制信号产生读写使能信号输出至数据输入通道和数据输出通道，同时输出至外部存储器用于对外部存储器的读写控制；片选控制单元根据接收的数据宽度、存储器宽度、32位地址映射寄存器选择信号AMR0/ARM1/AMR2 ACTIVE以及时钟信号CLK2对外部存储器进行片选，地址低两位分别作为片选译码或者接外部存储器的地址引脚，当由写操作转换成读操作时输出一个间隔周期信号给控制单元。

10.根据权利要求1所述的一种外部存储器接口，其特征在于：所述的数据输入通道由读数据控制单元和数据输入控制单元组成，数据输入控制单元接收访问开始信号对外部存储器进行访问，读数据控制单元根据接收的数据宽度和存储器宽度信号产生4个数据选通信号传输给数据输入控制单元，在访问控制和读写使能信号的控制下数据输入控制单元读取32位外部数据总线上的数据，并由数据输入控制单元将读取的数据按每8位为一组分为4组，然后由数据选通信号进行选通控制，对于读取的数据宽度小于32位的数据，数据输入控制单元按有符号数或无符号数对读取的数据进行符号位扩展或高位补零，将其转换为32位数据，最终由数据输入控制单元将32位外部数据总线上的数据读取至32位内部数据总线上。

11.根据权利要求1所述的一种外部存储器接口，其特征在于：所述的数据输出通道由写数据控制单元和数据输出控制单元构成，数据输出控制单元接收访问开始信号对外部存储器进行访问，写数据控制单元根据接收的数据长度和存储器宽度信号产生4个数据选通信号传输给数据输出控制单元，数据输出控制单元在访问控制和读写使能信号的控制下读取32位内部数据总线上的数据，并由数据输出控制单元将读取的数据按每8位为一组分为4组，然后由数据选通信号进行选通控制，最终根据CPU或DMA输出的数据类型信号由数据输出控制单元将32位内部数据总线上的数据写到32位外部数据总线上。

Images