CN107943727A - 一种高效dma控制器 - Google Patents

一种高效dma控制器 Download PDF

Info

Publication number
CN107943727A
CN107943727A CN201711294209.3A CN201711294209A CN107943727A CN 107943727 A CN107943727 A CN 107943727A CN 201711294209 A CN201711294209 A CN 201711294209A CN 107943727 A CN107943727 A CN 107943727A
Authority
CN
China
Prior art keywords
data
bit
dma
bit width
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711294209.3A
Other languages
English (en)
Other versions
CN107943727B (zh
Inventor
刘建
王云
巴晓辉
杨颖�
孙永刚
赵星
赵海棠
蒋芳
陈杰
钟晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Desai Group Co.,Ltd.
Original Assignee
Shenzhen Desay Microelectronic Technology Ltd Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Desay Microelectronic Technology Ltd Co filed Critical Shenzhen Desay Microelectronic Technology Ltd Co
Priority to CN201711294209.3A priority Critical patent/CN107943727B/zh
Publication of CN107943727A publication Critical patent/CN107943727A/zh
Application granted granted Critical
Publication of CN107943727B publication Critical patent/CN107943727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及一种高效DMA控制器，包括：数据映射模块，数据通路以及控制模块，同时还提供一种DMA控制器的数据传输方法：配置数据源地址以及数据目的地址；接收数据源的DMA源数据，并根据DMA源数据的数据规模以及所述DMA源数据位宽将所述DMA数据映射为易于芯片处理的高位宽数据块；将多个所述高位宽数据块组成一个字以写入数据目的地址。本发明的DMA控制器极其数据传输方法通过DMA控制器在数据搬移时将读取的源数据进行从映射管理，可以实现低位宽数据的快速读取，并提供给计算机系统可正常处理的8比特或16比特位宽数据，有效节省了系统的存储空间和系统存储器读写的带宽需求。

Description

一种高效DMA控制器
技术领域
本发明涉及直接存储器存取(Direct Memory Access)控制技术，涉及进行任意节点间的信息传送的技术，特别涉及一种高效DMA控制器及其数据传输方法。
背景技术
在计算机系统中，在存储器和存储器之间、或者存储器和输入输出设备（I/O设备）之间高效的进行数据传送是为了提高计算机系统性能的重要事项，作为该用途的技术，公知有DMA (Direct Memory Access，直接存储器存取)。DMA是代替中央处理装置(CPU)来执行计算机系统内的数据传送控制的结构，其中，称为DMA控制电路的专用硬件根据来自CPU的命令来对数据传送进行控制。
在用于信号处理的计算机系统中，涉及大块数据的匹配、滤波和相关运算等操作，需要将数据由外部存储器通过DMA模式搬移到片内存储器进行运行。在有些信号处理场景中，需要利用低精度的数据，精度需求可以只需2比特、3比特等低于1个字节的精度。而计算机系统大多以8比特的字节为最小单位进行操作，为匹配计算机系统的计算需求，需要将数据以字节为单位进行存储和读写，由此，会导致数据存储空间增加、由于数据大小增加同时也导致有片外存储器读取到芯片内计算单元的读取时间增加以及系统所消耗能量的增加。
发明内容
本发明为了解决上述技术问题，提供了具有一种DMA控制器及其数据传输方法。
一种DMA控制器，包括：
数据映射模块，用于将低于8比特位宽的小容量DMA数据块映射拓展为易于芯片处理的高位宽数据块；
数据通路，用于读取来自数据源的数据并转发到所述数据映射模块，以及将所述数据映射模块输出的数据写入数据目的；
控制模块，用于配置所述数据映射模块对所述小容量DMA数据块在映射方式。
进一步的，所述数据源为芯片外部储存器或者芯片内部储存器、所述数据目的为芯片内部储存器。
进一步的，所述高位宽数据块为8比特位宽数据块、16比特位宽数据块。
另外，本发明还提供一种DMA控制器的数据传输方法，包括如下步骤：
配置数据源地址以及数据目的地址；
接收数据源的DMA源数据，并根据DMA源数据的数据规模以及所述DMA源数据位宽将所述DMA数据映射为易于芯片处理的高位宽数据块；
将多个所述高位宽数据块组成一个字节以写入数据目的地址中；
映射方式包括如下中的其中一种：
符号位拓展映射；
数据映射；
哈夫曼解码；以及
哈夫曼解码和数据映射相结合。
作为上述方法的进一步细化，所述符号为拓展映射包括如下步骤：
识别所述DMA源数据的位宽；
按照DMA源数据的位宽进行分割；
将分割后的DMA源数据的符号位扩展后形成高位宽的数据块。
作为上述方法的进一步细化，所述数据映射包括如下步骤：
构建数据映射表，所述数据映射表的每一个低位宽数据均和一个高位宽数据对应；
识别所述DMA源数据的位宽；
按照DMA源数据的位宽进行分割；
以分割后的DMA源数据为索引，获取并输出对应的高位宽数据块。
作为上述方法的进一步细化，所述哈夫曼解码的映射方式包括如下子步骤：
配置哈夫曼码表，每一个哈夫曼码字均和一个高位宽数据对应；
将所述DMA源数据按照源比特流的形式检索获得哈夫曼码字；
以哈夫曼码字为索引，获取并输出对应的高位宽数据块。
作为上述方法的进一步细化，哈夫曼解码和数据映射相结合的映射方式包括如下子步骤：
构建数据映射表，所述数据映射表的每一个低位宽数据均和一个高位宽数据对应；
配置哈夫曼码表，每一个哈夫曼码字均和一个低位宽数据对应；
将所述DMA源数据按照源比特流的形式检索获得哈夫曼码字；
以得到的哈夫曼码字为索引，检索哈夫曼码表获取对应的低位宽数据；
以获得的低位宽数据为索引，获取并输出对应的高位宽数据块。
优选的，所述高位宽数据块为8比特位宽数据块或者16比特位宽数据块。
优选的，所述数据源地址为外部储存器储存低位宽数据的区域；所述数据目的地址为内参存储器存储扩展位宽后的数据区域。
本发明的所起到的有益效果包括：
本发明的DMA控制器极其数据传输方法通过DMA控制器在数据搬移时将读取的源数据进行从映射管理，可以实现低位宽数据的快速读取，并提供给计算机系统可正常处理的8比特位宽数据，有效节省了系统的存储空间和系统存储器读写的带宽需求。
附图说明
图1为本发明实施例1中的DMA控制器的系统架构图。
图2为本发明实施例1中的带有DMA控制器的处理器系统结构示意图。
图3为本发明实施例2中的基于符号位扩展的低位宽源数据到高位宽目的数据映射原理图。
图4为本发明实施例3中的基于数据映射的低位宽源数据到高位宽目的数据映射原理图。
图5为本发明实施例4中的基于哈夫曼解码的低位宽源数据到高位宽目的数据映射原理图。
图6为本发明实施例5中的基于哈夫曼解码和数据映射的低位宽源数据到高位宽目的数据映射原理图。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征更易被本领域技术人员理解，从而对本发明的保护范围作出更为清楚的界定。
实施例1：
本实施例提供的DMA控制器，如图1所示，主要包括数据映射模块、数据通路以及控制模块。
其中，数据通路用于DMA数据源和数据目的之间的数据传输，用于数据源存储器的数据读取，数据目的存储器的数据写入，传输的位宽为8、16、32或者更高的位宽，且读取和写入的位宽可以不一致。
控制模块用于配置DMA数据传输的源地址和目的地址，配置读取和写入的数据长度，以及配置低位宽数据到高位宽数据的映射方式；
数据映射模块用于将读取的源数据按照配置的映射方式进行映射，得到可写入目的地址的高位宽数据块，高位宽数据块为8比特位宽数据块、16比特位宽数据块或者更高为位宽的数据块等。
在本发明DMA控制器实际工作时，如图2所示，图2为包含本发明说描述的DMA控制器的处理器系统结构框图。DMA控制器通过一个数据传输通道与外部存储器连接，实现对外出存储器的访问功能。DMA控制器和处理模块连接，处理模块对DMA控制器的通道控制模块进行配置，具体可配置项包括数据源地址、数据目的地址、需要读写的数据规模、源数据到目的数据的映射方式，映射方式可配置为符号位扩展、数据映射方式、哈夫曼解码以及首先哈夫曼解码然后数据映射的方式。处理模块可以通过和DMA控制器的连接通路更新数据映射以及哈夫曼解码的码表。
实施例2：
本实施例公开一种DMA控制器的数据传输方法，如图3所示，本方法基于符号扩展的方式进行数据传输，具体包括如下步骤：
传输准备阶段：
S10. 配置DMA控制器的源地址，使其指向外部存储器存储低位宽数据区域。配置DMA控制器的目的值，使其指向内参存储器存储扩展位宽后的数据区域。
S11. 配置DMA控制的数据映射模块为符号扩展模式。并预先确定的DMA源数据位宽宽度，配置DMA控制器的DMA源数据的位宽，该位宽用于为DMA数据的分割提供断点依据。
传输执行阶段：
S12. 控制DMA控制器，使其启动数据搬移进程，DMA控制器通过数据通路读取外部存储器的数据,并将读取的数据按照DMA源数据位宽进行分割，得到多个低位宽数据。
S13. DMA控制器将分割后的低位宽数据的符号位进行补充扩展，使其形成高位宽数据块，本实施例中形成的高位宽数据块为8比特位宽的数据块。在补充拓展时，将低位宽数据符号位前置，并向后补入特定的符号位，最终使其位宽达到8比特。
S14. DMA控制器将多个完成拓展的高位宽数据块进行拼组，直至使其长度达到一个字，写入目的存储器，完成数据传输。由于DMA源数据已经被预先分割且完成拓展，可以大大提高处理器的读取和处理速度。
实施例3：
本实施例公开一种DMA控制器的数据传输方法，如图4所示，本方法基于数据映射的方式进行数据传输，具体包括如下步骤：
传输准备阶段：
S20. 配置DMA控制器的源地址，使其指向外部存储器存储低位宽数据区域。配置DMA控制器的目的值，使其指向内参存储器存储扩展位宽后的数据区域。
S21. 配置DMA控制器的数据映射模块为符号扩展模式，并预先确定的DMA源数据位宽宽度，配置DMA控制器的DMA源数据的位宽，该位宽用于为DMA数据的分割提供断点依据。
S22. 构建DMA控制器的数据映射表，在该数据映射表中，每一个低位宽数据均和一个8比特的数据对应。
传输执行阶段：
S23. 控制DMA控制器，使其启动数据搬移进程，DMA控制器通过数据通路读取外部存储器的数据,并将读取的数据按照DMA源数据位宽进行分割，得到多个低位宽数据。
S24. DMA控制器将分割后的低位宽数据为索引，在数据映射表中查找对应的高位宽数据值，完成映射。本实施例中形成的高位宽数据块为8比特位宽的数据块。
S25. DMA控制器将多个映射获得的的高位宽数据块进行拼组，直至使其长度达到一个字，写入目的存储器，完成数据传输。由于DMA源数据已经被预先分割且完成映射，可以大大提高处理器的读取和处理速度。
实施例4：
本实施例公开一种DMA控制器的数据传输方法，如图5所示，本方法基于哈夫曼解码的方式进行数据映射传输，具体包括如下步骤：
S30. 配置DMA控制器的源地址，使其指向外部存储器存储低位宽数据区域。配置DMA控制器的目的值，使其指向内参存储器存储扩展位宽后的数据区域。
S31. 配置DMA控制的数据映射模块为哈夫曼解码模式。并且配置哈夫曼码表，每一个哈夫曼码字均和一个高比特的数据对应。
传输执行阶段：
S32. 控制DMA控制器，使其启动数据搬移进程，DMA控制器将读取的数据按照源比特流的形式进行检索，从而获得对应的获得哈夫曼码字。
S33. DMA控制器继续将所得到的哈夫曼码字为索引，检索哈夫曼码表从而高位宽数据块，本实施例中形成的高位宽数据块为8比特位宽的数据块。
S34. DMA控制器将多个完成映射的高位宽数据块进行拼组，直至使其长度达到一个字，写入目的存储器，完成数据传输。本实施例的基于哈夫曼解码映射的传输方法，能够有效地对包含不同位宽数据的DMA源数据进行准确映射。
实施例5：
本实施例公开一种DMA控制器的数据传输方法，如图6所示，本方法基于哈夫曼解码和数据映射相结合的方式进行数据映射传输，具体包括如下步骤：
S40. 配置DMA控制器的源地址，使其指向外部存储器存储低位宽数据区域。配置DMA控制器的目的值，使其指向内参存储器存储扩展位宽后的数据区域。
S41. 配置DMA控制器的数据映射模块为哈夫曼解码和数据映射结合模式，
S42. 构建数据映射表，在该数据映射表中，每一个低位宽数据均和一个高位宽的数据对应。另外还配置哈夫曼码表，在该表中，每一个哈夫曼码字均和一个低位宽的数据对应。
传输执行阶段：
S43. 控制DMA控制器，使其启动数据搬移进程，DMA控制器通过数据通路读取外部存储器的数据。将读取的数据按照源比特流的形式检索获得哈夫曼码字。
S44. DMA控制器将所得到的哈夫曼码字作为索引，检索哈夫曼码表，获取对应的低位宽数据值。本步骤中的低位宽数据值的位宽是可控的，本实施例中配置为2比特位，其与DMA源数据中的低位宽数据对应。
S45. DMA控制器再以所获得的低位宽数据为索引，检索数据映射表从而高位宽数据块，本实施例中形成的高位宽数据块为8比特位宽的数据块。
S46. DMA控制器将多个完成映射的高位宽数据块进行拼组，直至使其长度达到一个字，写入目的存储器，完成数据传输。
本实施例首先将DMA源数据通过哈夫曼解码映射出特定的低位宽数据，再通过数据映射表对特定低位宽数据进行映射，最终获得高位宽数据块，这种双重映射的方式不但能够有效地对包含不同位宽数据的DMA源数据进行准确映射，还更加有利于修改映射关系。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (10)

1.一种高效DMA控制器，其特征在于，包括：
数据映射模块，用于将低于8比特位宽的小容量DMA数据块映射拓展为易于芯片处理的高位宽数据块；
数据通路，用于读取来自数据源的数据并转发到所述数据映射模块，以及将所述数据映射模块输出的数据写入数据目的；
控制模块，用于配置所述数据映射模块对所述小容量DMA数据块在映射方式。
2.根据权利要求1所述的高效DMA控制器，其特征在于，所述数据源为芯片外部储存器或者芯片内部储存器、所述数据目的为芯片内部储存器。
3.根据权利要求1所述的高效DMA控制器，其特征在于，所述高位宽数据块为8比特位宽数据块或16比特位宽数据块。
4.一种DMA控制器的数据传输方法，其特征在于，包括如下步骤：
配置数据源地址以及数据目的地址；
接收数据源的DMA源数据，并根据DMA源数据的数据规模以及所述DMA源数据位宽将所述DMA数据映射为易于芯片处理的高位宽数据块；
将多个所述高位宽数据块组成一个字以写入数据目的地址中；
映射方式包括如下中的其中一种：
符号位拓展映射；
数据映射；
哈夫曼解码；以及
哈夫曼解码和数据映射相结合。
5.根据权利要求4所述的数据传输方法，其特征在于，所述符号为拓展映射包括如下步骤：
识别所述DMA源数据的位宽；
按照DMA源数据的位宽进行分割；
将分割后的DMA源数据的符号位扩展后形成高位宽的数据块。
6.根据权利要求4所述的数据传输方法，其特征在于，所述数据映射包括如下步骤：
构建数据映射表，所述数据映射表的每一个低位宽数据均和一个高位宽数据对应；
识别所述DMA源数据的位宽；
按照DMA源数据的位宽进行分割；
以分割后的DMA源数据为索引，获取并输出对应的高位宽数据块。
7.根据权利要求4所述的数据传输方法，其特征在于，所述哈夫曼解码的映射方式包括如下子步骤：
配置哈夫曼码表，每一个哈夫曼码字均和一个高位宽数据对应；
将所述DMA源数据按照源比特流的形式检索获得哈夫曼码字；
以哈夫曼码字为索引，获取并输出对应的高位宽数据块。
8.根据权利要求4所述的数据传输方法，其特征在于，哈夫曼解码和数据映射相结合的映射方式包括如下子步骤：
构建数据映射表，所述数据映射表的每一个低位宽数据均和一个高位宽数据对应；
配置哈夫曼码表，每一个哈夫曼码字均和一个低位宽数据对应；
将所述DMA源数据按照源比特流的形式检索获得哈夫曼码字；
以得到的哈夫曼码字为索引，检索哈夫曼码表获取对应的低位宽数据；
以获得的低位宽数据为索引，获取并输出对应的高位宽数据块。
9.根据权利要求4所述的数据传输方法，其特征在于，所述高位宽数据块为8比特位宽数据块或者16比特位宽数据块。
10.根据权利要求4所述的数据传输方法，其特征在于，所述数据源地址为外部储存器储存低位宽数据的区域；所述数据目的地址为内参存储器存储扩展位宽后的数据区域。
CN201711294209.3A 2017-12-08 2017-12-08 一种高效dma控制器 Active CN107943727B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711294209.3A CN107943727B (zh) 2017-12-08 2017-12-08 一种高效dma控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711294209.3A CN107943727B (zh) 2017-12-08 2017-12-08 一种高效dma控制器

Publications (2)

Publication Number Publication Date
CN107943727A true CN107943727A (zh) 2018-04-20
CN107943727B CN107943727B (zh) 2021-02-09

Family

ID=61945336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711294209.3A Active CN107943727B (zh) 2017-12-08 2017-12-08 一种高效dma控制器

Country Status (1)

Country Link
CN (1) CN107943727B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111124494A (zh) * 2019-12-17 2020-05-08 天津国芯科技有限公司 一种cpu中加速无条件跳转的方法及电路
CN112231269A (zh) * 2020-09-29 2021-01-15 深圳宏芯宇电子股份有限公司 多处理器系统数据处理方法及多处理器系统
CN115118678A (zh) * 2022-06-07 2022-09-27 上海赛治信息技术有限公司 一种fc设备端的多分区网络通信系统及其通信方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4837564A (en) * 1985-05-07 1989-06-06 Panafacom Limited Display control apparatus employing bit map method
CN1282925A (zh) * 1999-07-12 2001-02-07 松下电器产业株式会社 数据处理装置
US20030217218A1 (en) * 2002-05-20 2003-11-20 Samsung Electronics Co., Ltd. Interface for devices having different data bus widths and data transfer method using the interface
CN101221542A (zh) * 2007-10-30 2008-07-16 北京时代民芯科技有限公司 一种外部存储器接口
CN101853229A (zh) * 2010-05-17 2010-10-06 华为终端有限公司 数据搬运方法、装置及数据读操作与写操作的方法
CN102799549A (zh) * 2011-05-23 2012-11-28 中兴通讯股份有限公司 一种多源端口的数据处理方法及装置
CN104021099A (zh) * 2014-06-19 2014-09-03 大唐微电子技术有限公司 一种控制数据传输的方法及dma控制器
CN104021097A (zh) * 2013-03-01 2014-09-03 中兴通讯股份有限公司 数据传输方法、装置及直接存储器存取
CN106294234A (zh) * 2016-08-01 2017-01-04 深圳云天励飞技术有限公司 一种数据传输方法及装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4837564A (en) * 1985-05-07 1989-06-06 Panafacom Limited Display control apparatus employing bit map method
CN1282925A (zh) * 1999-07-12 2001-02-07 松下电器产业株式会社 数据处理装置
US20030217218A1 (en) * 2002-05-20 2003-11-20 Samsung Electronics Co., Ltd. Interface for devices having different data bus widths and data transfer method using the interface
CN101221542A (zh) * 2007-10-30 2008-07-16 北京时代民芯科技有限公司 一种外部存储器接口
CN101853229A (zh) * 2010-05-17 2010-10-06 华为终端有限公司 数据搬运方法、装置及数据读操作与写操作的方法
CN102799549A (zh) * 2011-05-23 2012-11-28 中兴通讯股份有限公司 一种多源端口的数据处理方法及装置
CN104021097A (zh) * 2013-03-01 2014-09-03 中兴通讯股份有限公司 数据传输方法、装置及直接存储器存取
CN104021099A (zh) * 2014-06-19 2014-09-03 大唐微电子技术有限公司 一种控制数据传输的方法及dma控制器
CN106294234A (zh) * 2016-08-01 2017-01-04 深圳云天励飞技术有限公司 一种数据传输方法及装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
何东健: "《数字图像处理》", 28 February 2005 *
张平: "《探秘C# 如何像计算机科学家一样思考》", 30 April 2005 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111124494A (zh) * 2019-12-17 2020-05-08 天津国芯科技有限公司 一种cpu中加速无条件跳转的方法及电路
CN111124494B (zh) * 2019-12-17 2023-07-25 天津国芯科技有限公司 一种cpu中加速无条件跳转的方法及电路
CN112231269A (zh) * 2020-09-29 2021-01-15 深圳宏芯宇电子股份有限公司 多处理器系统数据处理方法及多处理器系统
CN115118678A (zh) * 2022-06-07 2022-09-27 上海赛治信息技术有限公司 一种fc设备端的多分区网络通信系统及其通信方法
CN115118678B (zh) * 2022-06-07 2024-03-12 南京全信传输科技股份有限公司 一种fc设备端的多分区网络通信系统及其通信方法

Also Published As

Publication number Publication date
CN107943727B (zh) 2021-02-09

Similar Documents

Publication Publication Date Title
US11132300B2 (en) Memory hierarchy using page-based compression
CN109564545B (zh) 用于压缩地址的方法和设备
TWI406130B (zh) 資料處理系統、控制器及其搜尋特定記憶體區的方法
CN107943727A (zh) 一种高效dma控制器
US9477605B2 (en) Memory hierarchy using row-based compression
CN102077185A (zh) 扩展用于输入输出操作的存储器接口的输入输出模块、处理平台和方法
CN105830022A (zh) 访问文件的方法和装置
CN100561421C (zh) 实现数据排序的电路和方法
CN109857702B (zh) 一种基于机器人的激光雷达数据读写控制系统及芯片
US11126382B2 (en) SD card-based high-speed data storage method
CN104985939A (zh) 一种激光打标机控制方法和激光打标机
CN104021099A (zh) 一种控制数据传输的方法及dma控制器
CN102789424B (zh) 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器
CN108701102A (zh) 直接存储器访问控制器、数据读取方法和数据写入方法
WO2018148918A1 (zh) 存储设备、芯片及存储设备的控制方法
CN111813709B (zh) 一种基于fpga存算一体架构的高速并行存储方法
CN105608028A (zh) 基于emif接口和双口ram实现dsp与fpga高速通信方法
CN205228473U (zh) 一种基于现场可编程门阵列的微型导航计算机
CN114390117A (zh) 一种基于fpga的高速连续数据流存储处理装置及方法
CN115577113A (zh) 知识图谱平台
CN105701060A (zh) 基于fpga的高速实时数据记录系统
CN105095100A (zh) 一种硬件实现hash链表的装置
WO2023029441A1 (zh) 多口存储器的数据读写方法、装置、存储介质和电子设备
CN116483280B (zh) 固件存储方法、固件查找方法、设备及介质
CN103605622B (zh) 一种传输数据的方法和设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220628

Address after: 516003 23rd floor, Desai building, No. 12 Yunshan West Road, Huizhou City, Guangdong Province

Patentee after: Guangdong Desai Group Co.,Ltd.

Address before: Room 2303, 23 / F, Desai technology building, 9789 Shennan Avenue, Nanshan District, Shenzhen, Guangdong 518057

Patentee before: SHENZHEN DESAY MICROELECTRONIC TECHNOLOGY CO.,LTD.