CN1348565A - 计算机组件间改进接口的方法和装置 - Google Patents

计算机组件间改进接口的方法和装置 Download PDF

Info

Publication number
CN1348565A
CN1348565A CN99815399A CN99815399A CN1348565A CN 1348565 A CN1348565 A CN 1348565A CN 99815399 A CN99815399 A CN 99815399A CN 99815399 A CN99815399 A CN 99815399A CN 1348565 A CN1348565 A CN 1348565A
Authority
CN
China
Prior art keywords
interface
hub
data
signal
bag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99815399A
Other languages
English (en)
Other versions
CN1253802C (zh
Inventor
J·阿亚诺维克
D·J·哈里曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1348565A publication Critical patent/CN1348565A/zh
Application granted granted Critical
Publication of CN1253802C publication Critical patent/CN1253802C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Information Transfer Systems (AREA)

Abstract

计算机系统中在一芯片集中的存储器控制器集线器(204)和输入/输出集线器(206)之间传送数据的一种接口。该接口的一个具体实例,包括一个双向数据信号通道(202)和一对源同步选通信号。该数据信号通道借助分离事务以信息包的形式传送数据。此外,这些信息包中包括一个请求信息包,和一个完成信息包,如有必要。而且,在一个具体实例中,请求信息包还包括一个事务描述符。

Description

计算机组件间改进接口的方法和装置
发明领域
本发明涉及计算机系统领域。特别是涉及在计算机组件间提供一种改进的接口这一领域。
发明背景
现代计算机系统包括一个与系统存储器(103)相连接的中央处理器(CPU 101)(即：CPU/memory子系统)。如图1所示，数据和其它信号通过一个一般叫做主桥105的组件在CPU和系统存储器之间传输。主桥105也可以为计算机内的其它组件和/或子系统提供一个通往CPU/memory子系统的接口。
例如，如图1进一步所示，外设组件(如：键盘109、硬盘驱动器110和/或鼠标111)可以通过输入/输出(I/O)桥107相互连接。I/O桥107又可以与主桥105连接，为外设与CPU/memory子系统之间提供一个接口。
虽然，附加外部总线[如：外设组件互连(PCI)总线113]也可与I/O桥107和CPU/memory子系统间的这个接口相连。但结果会使I/O桥107和CPU/memory子系统间的这个接口进一步复杂化，而且受到连接I/O桥107和CPU/memory子系统间接口的外部总线113(如PCI)的规定/要求的限制。
所以，在外设组件和处理器/存储器子系统间需要一种改进的接口。
发明概述
本发明提供一种在计算机系统内分离的集线器之间传送数据的接口。它包含一个借助分类事务以信息包形式在集线器之间传输数据的数据信号通道。在一个具体实例中，数据是以源同步模式传输的。此外，在一个具体实例中，如果需要，传送数据的信息包还包含一个请求包和一个完成包。而且，在一个具体实例中，信息包中包含事务描述符。
附图说明
本发明以举例的方式来说明。而且不限于附图中的内容。附图中相同的标号表示相同的部件。其中：
图1表示按过去的技术，在计算机组件之间实现接口的一个计算机系统。
图2是一个在计算机组件间实现了改进的接口的计算机系统的一个具体实例的方框图。
图3是一个说明由一个具体实例接口实现的分类事务的时间图。
图4是一个在计算机组件间实现了分级的具有多个改进接口的计算机系统具体实例的方框图。
图5说明根据一个具体实例的数据包仲裁和传送的时间图。
图6说明根据一个具体实例的数据包流控制信息的时间图。
图7是根据一个具体实例描述相应流控制操作的步骤的流程图。
图8说明根据一个具体实例的物理信号接口。
图9是根据一个具体实例说明源同步时钟的时间图。
图10说明根据一个具体实例的在计算机组件之间实现改进接口的具有多个处理器的计算机系统。
详细说明
现在描述一个计算机组件之间的改进的接口。此接口在此或称为集线器链路(hub link)。集线器链路是一个通过窄而高的带宽接口连接核心逻辑构件的接口。
如图2所示，一个集线器链路的具体实例提供的各组件具有点对点接口。但在其它替代具体实例中，集线器链路可以为三个或更多的组件之间提供接口。
更具体地说，图2说明了一个集线器链路204的具体实例，其原来用来连接一芯片集(chipset)中的两个分离的组件(即：集线器代理hub agents)。集线器代理为两个或两个以上的分离总线和/或其它类型的通讯线路提供一个中央连接。
如图2进一步所示，所述芯片集中包括一个存储器控制器集线器204(MCH)和一个输入/输出(I/O)集线器206。如图2所示，存储器控制器集线器204在一个或多个中央处理器208(CPU)和系统存储器210之间提供了相互连接/集线器。
I/O集线器206为系统内的各种外设组件(如：键盘208，硬盘驱动器224，扫描器222和/或鼠标220)提供了一个相互连接。而且，外部总线和它们的代理(如：PCI总线212和PCI代理214)通过集线器链路202间接地与存储器210和CPU 208相连接，它们与I/O集线器206连接，而不是直接与存储器控制器集线器204连接。
通过运用这种集线器链路来连接存储器控制器集线器204和I/O集线器206，改善了I/O组件和CPU/memory子系统之间的访问状况(如：增加了带宽、协议独立性和较少的等待时间)。此外，这种集线器链路还可以通过给I/O构件提供一个主通道来改善计算机系统的可升级性(如：从一个基本的桌上电脑平台升级为高端桌上电脑平台或工作站平台)。
为了提供的改进接口，集线器链路含有一个或多个的独特的特性。在一个具体实例中，事务是用一个基于分离事务协议的信息包通过该集线器链路来传送的。例如，用一个请求包来启动一个事务，如果需要，接着再用一个独立的完成包来终止一个事务。
图3是说明分离事务通过这种集线器链路的一个例子。如图3所示，开始时，集线器代理通过仲裁302获得集线器链路的所有权。仲裁之后，产生一个请求状态304，如果需要(如：在读事务的返回数据情况下)，一个完成状态308将跟随这个请求状态。但是，在完成状态之前，响应的集线器代理，首先经仲裁306拥有集线器链路的所有权。
在发送通过集线器链路的请求包和相应的完成包之间的时间里，一些独立的无关的信息包可以按照预定的顺序法则通过该集线器链路传送。如下面将更详细地讨论的。例如，在从某个外设发往存储器的读请求情况下，规定被请求数据需要若干时钟周期才能准备好在完成包中返回数据。在获得被请求数据所需要的时间内，一些在存储器控制器集线器204的队列/通道内等候的独立的无关的完成包和/或请求包可被传送到I/O集线器206。
而且，如图3所示，每一个请求和完成是作为一个通过此接口的信息包来传送的。对写入型事务来说，数据是与请求相关联的，对读出型事务来说，数据将与完成有关。在某些情况下，即当完成包被断开，实际上其被分成多个完成包时，一个请求将有一个以上的完成。
另外，在一个具体实例中，集线器链路用事务描述符来安排集线器链路信息流的程序和识别某个事务的特征。例如，描述符可以用来将某个事务定义为同步的或异步的，然后可以按照事先规定的协议进行处理。
而且，在一个具体实例中，接口带宽由于通过源同步时钟模式传送数据包而部分的增加了。更进一步，在一个具体实例中，尽管使用了窄的接头(如：较少的插头/插座)，集线器链路仍提供了较宽的带宽。
然而，在不脱离本发明范围的情况下，其它具体实例中的集线器链路可能只具备以上讨论的部分特性，。而且，这种集线器链路也可能用来将(计算机)内部的或外部的桥以及和/或其它组件连接到一芯片集上，这也在本发明的范围之内。
事务、协议和物理层
为了更清楚起见，用三个部分描述集线器链路：事务层、协议层和物理层。但是，各层之间的区别是在说明意义上而不是在限制意义上来考虑的，因此这些区别并不意味着是一个特殊的优选实施例。
事务层
在一个集线器链接的具体实例中，事务层支持通过集线器链路传送的独立事务(它可能由一个或多个信息包组成)的路由。例如：在一个具体实例中，产生事务描述符的集线器链路的事务层包含在请求包和数据包中。事务描述符可以用来支持集线器代理(如：MCH)中队列的仲裁，和/或用来促进通过此集线器链路的请求包和数据包的路由。
例如：在一个具体实例中，事务描述符支持完成包返回初始请示代理的路由，这种路由是基于最初提供的(在请求包内的)路由信息。事务描述符还有助于把集线器代理内的码解包逻辑减小或最小化。
在另外的具体实例中，事务描述符还能根据各个请求处各自的事务特征提供区分其处理请求的能力。例如，在事务描述符中区分的事务特征可以识别同步操作Isochronous(即：在常规基础上移动固定数量的数据的操作，如：视频或音频实时操作)。结果，这种由事务特征所识别的操作，为了支持特别类型的操作(如：同步操作)，可以根据相应预定的路由协议来处理。
在一个具体实例中，事务描述符包括两个域：路由域和特征域。在另一个具体实例中，为了给事务描述符提供一个或多个功能，可以使用或多或少的域，但这些都不脱离本发明的范围。
在一个具体实例中，路由域是一个六位的域，用来为信息包安排程序，如下表1所示。路由域以及特征域的长短，在本发明范围内可能各异。
 表1事务描述符的路由域5     4     3                  2    1     0
集线器识别符 管道识别符
如表1所示，路由域中的三位用来描述集线器识别符，这部分是识别初始化事务的集线器代理的。在另一个具体实例中，为了提供一个超过8层的集线器链路，路由域应使用更多的位数。
例如：在一个系统中可能存在多级集线器链路层，在这种情况下，处于顶层的代理应当能够选择路由使完成包返回底层。从这个角度讲，“层级”由从集线器链路“根”代理(如：存储器控制器集线器)开始的多个相连的集线器链路段组成。例如，图2所示的是只具有一个层级集线器链路的系统。而图4所示的是一个基于两个集线器链路层的系统的例子。在只实现了单层级集线器链路的具体实例中，集线器识别符域可使用“000”缺省值。
路由域的剩余三位可以用来识别集线器链路代理中的内部管道/队列。例如，I/O控制集线器可以通过分立的“管道”支持内部USB(通用串联总线)主控器信息流和总线主识别器(BM-ID)信息流。由于由不同“管道”初始化的信息流有不同的特征值，这样，管道识别符就可用来与代理服务器(如：MCH)通信，也可按预定的协议进行处理。如果集线器链路代理没有实现分离的内部管道，可在管道识别符使用缺省值“000”。
在另一个具体实例中，事务描述符还包含一个特征域。在一个具体实例中，这个特征域是三位值，它规定了当一个目标集线器链路代理收到这个事务时怎样去处理它。在某些情况下，这个特征域帮助系统支持那些要求依赖于运行的请求工作量，而且支持具有特殊要求或其它不同特征的数据处理。
例如，当特征字域被几个最近开发出来的外部总线(如：IEEE1394和USB)所使用时，它可以支持设备之间数据的同步移动，。这种数据移动技术要求需要作为I/O设备和CPU/Memory子系统间的集线器链路的数据流的保持下来。
在另一个具体实例中，附加的事务特征可以包含区分由硬件(即：芯片集)执行的高速缓冲器的一致性中“被监听的”信息流和依赖于软件机制来保证系统中的数据一致性的“不被监听的”信息流的区分能力。而且，另一个可能的特性是“明确地可预取”提示，它用来支持读出高速缓存方式并且可以更有效地利用主存带宽。
排序规则
事务描述符也可以用来支持通过集线器链路传输的事务的排序规则。例如，在一个具体实例中，具有相同事务描述符的事务按强弱顺序(即：先来-先服务)执行。
然而，具有相同路由域但不同特征域的事务可以根据相互之间关系重排序。例如，在一个具体实例中，同步事务对于异步事务来说不需要给予强排序。
此外，在一个集线器链路接口的具体实例中，数据发射被允许越过请求前进，不管是在相同方向上还是相反方向上。在一个方向上的读出完成流允许越过在相同方向上的读出请求流。而写入请求允许越过在同上方向上的读出请求流。
但是，在另外的具体实例中，通过集线器链路接口的事务的排序规则在本发明的范围内可能不同，例如，在一个具体实例中，集线器链路实现了在外设部件互连(PCI)(2.2版)中提供的排序规则，它规定通过这个集线器链路在相反方向流动的信息流。
协议层
在一个具体实例中，集线器链路使用了具有两类信息包-请求包和完成包-的基于包的协议。每一个集线器链路事务使用一个请求包。完成包则用来例如要求返回读出的数据或要求证实完成了一定类型的写入事务(如：I/O写入和带有完成要求的存储器写入)的情况。如前面在事务层部分讨论过的那样，完成包是由事务描述符和排序来与它们对应的请求包相关联的。
另外，在一个具体实例中，集线器链路接口使用了对称的分布式仲裁协议。例如，每一个集线器代理驱动一个请求信号，该信号可被其它联在同一接口上的代理所观察到。不需要批准信号，代理器就独立地确定了接口的所有权。
而且，在一个具体实例中，不需要显见的组帧信号，在给予一个代理器接口所有权的仲裁事件和那个代理器发射的开始传送之间是一种隐含的关系。在另一个具体实例中，可能使用组帧信号，但这并不脱离本发明的范围。
当一个拥有这个接口的集线器链路代理器(如：正在进行数据传输)通过使请求信号失效来放弃其对此接口的控制时，信息包传输便终止了。此外，在一个具体实例中，如以下将要详细描述的那样，流信息控制也能通过用STOP(停止)信号来完成重新启动或断开信息包的操作。
信息包定义
在一个集线器链路的具体实例中，数据是以该集线器链路时钟(HLCK)的倍率(如：1x，4x，8x)传输的，在一个具体实例中，是这个集线器链路所联接的各集线器代理器分享的公共时钟(速率来传输的)。数据是通过具有2的某次幂(如：8，16，24，32)的“接口宽度”的集线器链路的数据信号通道(PD)传输的。所以，集线器链路可能有各种不同数据传输“粒度”(即：传输宽度)，这取决于传输速率和数据信号通道的宽度。例如，当一个8位接口宽度在4x模式下时，传输宽度HLCK就是每个时钟32位。所以，通过改变传输速率和/或数据信号通道的接口宽度，就能换算出传输宽度(即：每个HLCK传输的字节数)。
另外，在一个具体实例中，信息包可能大于传输宽度，所以信息包将会若干部分(即：包宽)来发送。在一个具体实例中，这些信息包被分为双字(32位)的包宽。
如下面表2所示，在32位传输宽度的情况下，包宽的字节送出现在接口上，它以最小有效字节(字节0)开始，以最大有效字节(字节3)结束。在64位传输宽度(如：16位接口宽度在4x模式下)的情况下，较小有效双字(包宽)在数据信号在数据信号(如：PD[0：7])的较低字节传输，较大有效双字(包宽)在数据信号(如：PD[15：8])的较高字节并行传输。这两个例子在下面表2中表示。
表2：8位和16位接口宽度的字节发射顺序
Figure A9981539900131
集线器链路接口的协议层也负责组帧数据。所以，由集线器链路实现的组帧规则规定了怎样设定一个或多个包宽为一组传输宽度。为了简化信息包解析为包宽的过程，在一个集线器链路的具体实例中，实现了以下三条组帧规则：信息包的报头部始于传输宽度的第一个字节；信息包的数据部分(如果存在的话)始于传输宽度的第一个字节；信息包占据传输宽度的全部位数。
不被一个信息包耗用的任何可用传输宽度，将被一个伪双字(DW)发射填补，并被接收集线器代理器所忽略。在其它的具体实例中，集线器链路可能使用或多或少、和/或不同的组帧规则，但都不脱离本发明的范围。
下面的表3和表4，进一步举例说明上面给出的组帧规则应用于64位传输宽度的情况。
表3：申请使用32位寻址并包含3个双字的数据
表4：申请使用64位寻址并包含个双字的数据
请求包
下面表5表6所示的是，根据一个具体实例，请求包的报头格式。在表5表6所示的例子中，基本报头是一个双字，带有一个32位寻址所需要的附加双字，以及64位寻址模式所需要的两个附加双字。表5表6所示的头部域，在表的下面描述。
在其它集线器链路的具体实例中，请求包报头所含的这些域可能不同，但并不脱离本发明的范围。例如，报头可能在下图表示域的地方包含附加域、较少的域或者不同的域。而且，域的编码方式可能不同，但不脱离本发明的范围。
表5：32位寻址的申请包头部格式
Figure A9981539900142
       表6：64位寻址的请求包报头格式
Figure A9981539900151
Transaction Descriptor事务描述符，事务描述符的路由和
        特征域，如前所述。rq/cp：     在这个单元，请求包用‘0’识别，完成包用‘1’
        别。cr：        要求完成(‘1’)或不要求完成(‘0’)r/w：       读出(‘0’)或写入(‘1’)。这个域表明数据是否
        和完成(读)或请求(写)一起被包括。Af(Address Format)：地址格式，该寻址格式或者是隐含(‘0’)，
        或者是32/64位(‘1’)LK(lock)：该标记表示请求是一被锁序列的一部分。在一个被锁序
      列中的请求和完成将设置这一位。不含锁的集线器代理忽
      略这一标记而用‘0’填补这一域。Data Length：数据长度，以双字形式给出。它们的编码形式是：
      所代表的双字数目的是1加这个数，这样，“000000”
      就代表一个双字。Space：空间，这个域为请求选择目的空间的类型。在一个具体实
      例中，可能的目的空间包括存储器(“00”)，和I/O
      (“01”)1st DW BE：第一个双字字节使能，为任何向存储器或I/O提出读或
      写请求的第一个双字提供字节使能。字节使能是低激活
      的。如果一个请求只有一个双字，则这个字节使能域正被
      使用。在一个具体实例中，发出一个没有字节使能的对存
      储器或I/O的读出或写入的请求是非法的。Last DW BE：最后一个双字字节使能，为任何读出或写入请求的最后
一个双字进行字节使能。字节使能是低激活的。如果一个
请求只有一个双字，这个字段必须是静止的(“1111”)。
字节使能可以是不连贯的(如“0101”)。这一域不能与
一特定周期一起使用，因为它与“特定周期编码”域重迭。Addr[31：2]：产生32位地址。该地址在相同类型周期中产生于PCI
上。对32位和64位寻址方式来说，包含了这个双字(但
对隐含寻址方式来说则不包含)。ea(Extended Address)：扩展地址，表示32位寻址(‘0’)或64
位寻址(‘1’)。ct(Config Type)：仅用于配置周期，这一位用来表示0型(‘0’)
或1型(‘1’)配置周期类型。由于配置周期总是与
32位寻址一起运行，所以这一位与“Extenede
Address”(扩展地址)位重迭。Addr[63：32]：64位寻址模式的高位地址。对64位寻址模式来说，
包含了这个双字。
完成包
按照一个具体实例，一个完成包的报头格式如下表7中所示。在一个具体实例中，报头是一个双字。表8所示的报头的域，在该表下面给予描述。
但是，在其它集线器链路的具体实例中，一个完成包的报头所含的域可能不同，但仍不脱离本发明的范围。例如，报头可在下面所示和所描述的域中包含附加域，或较少的域，或不同的域。而且，域的编码也可以不同，但都不脱离本发明的范围。
             表7完成包报头格式
Figure A9981539900161
Transaction Descriptor：事务描述符路由和特征字段。前面在事务
部分已讨论过。rq/cp：在这一位置完成包用‘1’来识别。r/w：读出(‘0’)或写入(‘1’)。这一域表明是否数据将
和完成(读出)或请求(写入)一起被包括。LK(lock)：该标记表示完成是一个被锁序列的一部分。在一个被锁
序列中的请求和完成将设置这一位。不含锁的代理器忽略
这一标记而用‘0’填补这一域。Data Length(DW)：数据长度，以双字形式给出。它的编码形式是：
双字的数目加1。这样，“000000”就代表一个双字。Completion Status：完成状态，使用预定的(标记)表示完成状态。Reserved：所有被保留的位都设为“0”。
在一个集线器链路的具体实例中，存储器读出的完成可只提供比所要求的数据全额数量要少的数据量，只要整个请求最终被完成即可。同样地，存储器写入的完成可能表示只有部分请求已被完成(所需的全部数据)。这也许会用来满足特殊的集线器链路接口对特殊平台的等待时间的要求。
此外，在一个具体实例中，对一个要求完成的请求来说，启动程序保存着关于这个请求的信息，它可以存在初始化集线器代理的缓冲区里。例如，这个信息可能包括事务描述符、包的大小、锁的状态、路由信息等等。而且，当接收到完成时，启动程序将这个完成包与相应的请求包相配。在多个完成包的情况下，启动程序为原请求包累计完成的计数，直到原请求包全部被完成为止。
接口仲裁和包的组帧
在一个集线器链路接口的具体实例中，当这个接口闲置时，从任何一个与此接口连接的集线器代理来的请求断言都被视为仲裁事件。第一个请求的代理器获得接口的所有权。如果集线器链路闲置时，若干代理器同时请求所有权，则最近最少被服务的集线器代理器获得所有权。在一个具体实例中，所有的集线器代理器都跟踪这个最近最少被服务的状态(如：通过一个内部寄存器的状态标记)。在另一个具体实例中，可能使用其它的仲裁路径，这也在本发明的范围之内。
一旦一个集线器代理器获得了接口的所有权，它持续拥有这个接口直到完成了它的事务，或直到分配(给它)的时间带宽过期。例如，在一个具体实例中，每一个集线器代理器上提供了一个时间段计数器来控制带宽分配并限制代理接口所有权的占有时间。分配给一个集线器代理器的时间(即：时间片值)对连到同一接口上的所有集线器链路代理器可能不同，也可能相同。时间片计数器在获得接口所有权时启动并计算集线器链路基本时钟周期。
在一个具体实例中，各集线器代理器负责管理它所拥有的分配的时间片。这样，在一个具体实例中，时间片值可以通过每个集线器代理中每个接口的集线器链路命令寄存器进行编程。
图5说明一个集线器链路接口在集线器代理器A和B之间进行仲裁并传输这两个信息包的例子。此例说明非接口闲置状态下的仲裁，以及接下来接口又返回闲置状态。而且，在被说明的此例中，接口用的是4x数据传输模式及8位数据信号通道(PD)。在图5说明的例子中，代理器A是最近被服务的(MPS)代理器。所以，代理A使它的外部请求信号(RQA)有效，与时钟边缘1相同的并在时钟也沿1开始发射信息包之前，在这一时钟边沿对器B的请求信号(RQB)状态进行采样。
在一个具体实例中，在传输的数据(即：从代理器A来的数据)被接收器(即：代理器B)从内部得到之前，有2个时钟的延迟。(接收数据)从时钟边沿3开始。第一个信息包由两个双字502和504组成，它要求在4x模式下用两个基本时钟来传输。第二个信息包由3个双字506、508和510组成，所以要求在4x模式下用3个基本时钟(来传输)。
信息流控制
在一个具体实例中，信息包可能由于缺少请求队列空间、数据缓冲空间或其它原因而被接收代理器重新启动或切断。在一个具体实例中，信息流控制是用“停止”(STOP)信号来完成的。
图6说明一个使用STOP信号的例子。如已说明过的那样，代理器A使它的外部请求信号(RPA)有效，并且在时钟边沿1时刻开始发射信息包之前在同一时钟边沿(它被示为静止)(如：时钟边缘1)对代理器B的请求信号(RQB)状态进行采样。
在两个时钟延迟之后，从时钟边缘3开始，代理器A来的传输数据能够在代理器B的接收器上内部收到。在一个具体实例中，在收到代理器A来的传输数据后，是代理器B通过使STOP信号有效来进行信息流控制的第一机会，见图6，在时钟边缘4。
另外，当PD信号的所有权从一个集线器代理器换到另一个上时，STOP信号的所有仅也将按预定的时钟数被转换。而且，在一个具体实例中，STOP信号按基本时钟被采样，它与最后传输的包宽相对应。例如，在4x模式下(使用8位宽数据通道信号)，STOP信号在每个基本时钟上被采样。但是，对1x模式来说，STOP信号每4个时钟才采一次样(事务的启始作为参考点)。
在收到STOP信号后，收到这个STOP信号的集线器代理器决定是否能够重新启动传送另外的信息包。图7是一张流程图，它根据一个具体实例描述了一个集线器代理器在在收到一个STOP信号后决定是否可以重新启动传送信息包的步骤。
在步骤702中，一个正在传送信息包的集线器代理器收到了一个STOP信号。作为响应，这个收到STOP信号的集线器代理器在步骤704通过对其他代理请求信号进行采样(如：RQB)来判断是否有另外的代理(它激活了STOP信号)正在请求接口所有权。
如果STOP信号的接收者判断，发出STOP信号的代理器不是在请求接口所有权，在步骤706，当前的接口所有者就可以在STOP信号恢复后发送信息包。另一方面，如果它判断激活STOP信号的代理器是在请求所有权，在步骤708，当前的所有者判断是否它的时间片已经超时。
如果接口当前所有者的时间片已超时，在步骤710，当前所有者让出所有权。如果当前所有者的时间片没有超时，当前所有者可以传送一个与被中断的信息包有不同特征值的信息包。更具体地说，在步骤712，当前所有者判断，它是否有一个需要传送的且具有与当前仲裁时期(即：当前所有者的占有时间内)被重新启动的任何信息包不同特征类型的信息包。
如果当前所有者的确有一个具有不同特征值的信息包，在步骤714，当前所有者可以试图发射个信息包。否则，当前所有者让出接口所有权。
物理接口
在一个具体实例中，集线器链路接口是运行在66MHz或100MHz基频上的物理接口。其它频率也可以使用。此外，在一个具体实例中，物理接口使用了源同步(SS)数据传输技术，这种数据可以以基本集线器链路时钟的4x的4倍时钟速率传输数据。所以，在一个具体实例中，具有运行在66MHz或100MHz基频上的8位数据接口(如：PD)，可达到每秒266兆字节(MB/S)或每秒400兆字节(400MB/S)的带宽。
进而，在一个具体实例中，集线器链路接口支持1.8V工作电压，并且以互补金属氧化物半导体(CMOS)处理发信为基础。但是，在其它的具体实例中，接口可以不同频率和/或在不同大小的数据接口上运行，以便提供不同的带宽，支持基于不同信号处理的不同工作电压。这些都不脱离本发明的范围。
外部信号定义
图8根据一个具体实例说明在两个集线器代理器之间的集线器链路的物理信号接口。如图8所示，这个集线器链路的物理接口采用了双向8位数据总线(PD[7：0])，该总线有一对不同的选通信号(PSTRBN，PSTRBP)作为数据时钟。在另一个具体实例中，这个接口可以加宽。例如：如图8所示，一个附加的8位数据总线(PD[15：8])也可以与一对附加的源同步选通信号(PUSTRBN，PUSTRGP)一起使用。而且，在另一个具体实例中，单向数据信号也可以被使用。
此外，如前所述，一个单向的仲裁信号使代理器相互连接(RQa，RQb)，接收代理器则用一个双向STOP信号来控制数据流。附加的接口信号包括系统重启(Reset)、公共时钟(HLCLK)和电压参考(HLVREF)等信号。同时，使每个集线器代理器调到适当的值以便与其驱动器的输出阻抗相匹配以补偿由于制造和温度造成的差异的信号(ZCOMP)也包含在其(附加接口信号)中。
图8所述的接口中所示的物理信号在下面的表8中进一步描述。在另外一些集线器链路的具体实例中，包含在物理接口中的信号可能不同，但仍不脱离本发明的范围。例如，物理接口可能包括更多、更少或不同于图8所示信号的一些信号，进一步的描述见表8。
                           表8：8位代理器的集线器链路接口信号
  名称   位数(填充)   类型    时钟模式                    说明
PD[7：0]     8   ASTS’    ss2 包数据针。在一个具体实例中，当数据接口闲置时，它被主动夹持者以它被驱动的最后的电压值持有。
PSTRBP     1   ASTS     ss PD接口负选通(缺省电压＝VSSHL)和PD接口正选通(闲置电压＝VCCHL)一起为PD[7：0]接口上的4x和1x数据传输提供定时。提供数据的代理器驱动这一信号。PSTRBN和PSTRBP应在接收器上完全不同地探测。
PSTRBN     1   ASTS     ss  PD接口正选通，见以上PSTRBP说明。
RQa     1   I/O     cc3 要获得集线器链路接口所有权的从代理A发出的高-激活请求(从A输出，向B输入)。当代理A有适于发送的数据时，RQa被断言。当或者代理A的数据都已送完，或者代理A决定它应当让出接口时，RQa被解除断言。重新设置电压值为VSSHL。
PQb     1   I/O     cc 从代理B来的请求(从B输出，向A输入)。见以上RQa的说明
Stop     1   ASTS     cc 用来进行管线的信息流控制，重新启动或切断信息包。
HLCOK     1     I     N/A 集线器链路基本时钟，在一个具体实例中，或者是66MHz或者是100MHz。它为公共时钟信号提供定时信息(下面将进一步描述)
Reset#     1     I     cc 对集线器链路器代理4的“主动-低”重置指示。
HLVREF     1     I     N/A 不同输入端的电压基准(VCCHL/2)。在一个具体实例中，此电压是主板上通过一个分压器产生的。
HLZCOMP     1    I/O     N/A 提供阻抗补偿。
VCCHL     4    电源     N/A 1.8V
VSSHL     4    地线     N/A
Total(总计)     25
注：
1.ASTS＝主动保持的三态
2.SS＝源同步模式信号
3.CC＝公共时钟模式信号
4.在一个具体实例中，Reset是一个系统信号；它从系统的一个组件发出，输入其它的组件。而且，Reset对HLCLK来说是异步的。
公共时钟传输模式操作
在一个具体实例中，经过集线器链路接口传输的许多信号是按照一个公共时钟模式来传输的。更具体地说，通过公共时钟模式传输的信号是参照一个单一时钟(如：集线器链路时钟)来定时的。在另外一些具体实例中，信号被接到集线器链路器代理以外的一个系统时钟上。而且，在一个系统中可有一个以上的集线器链路部分，在这种情况下，不同部分可能用不同的基准时钟。例如，一个组件可能既设置66MHz基准时钟信线器链路接口，又设置100MHz基准时钟集线器链路接口。
源同步传输模式操作
在一个具体实例中，信息包/数据使用一种源同步时钟模式来传输，这种模式提供了一种数据的传输速率加倍的技术。例如，在一个具体实例中，由于使用了4x源同步时钟模式和8位数据信号通道，传输一个双字(即：4个字节)仅需要一个集线器链路时钟周期(HLCK)。另一种方式，在8位数据信号通道上使用1x源同步时钟模式传输一个双字，将会需要一整个集线器链路时钟周期来完成。
更具体地说，在一个源同步传输的具体实例中，选通信号(如：PSTRBP/PSTRBN)与数据传输按照该选通信号与该数据间预定的时间关系发出。选通信号后来被接收集线器代理用来锁住数据使之进入接收集线器代理。
再具体地说，在一个具体实例中，选通信号PSTRBN/PSTRBP的边沿被接收集线器代理用来识别经过数据信号通道正在被传输的数据的到达和定时。例如，如图9时间图中所说明的那样，在一个具体实例中，第一个数据传输对应于PSTRBP的上升沿和PSTRBN的下降沿。第二位数据传输对应于PSTRBN的上升沿和PSTRBP的下降沿。
此外，如图9进一步所示，在一个具体实例中，选通信号PSTRBP/PSTRBN的发送边沿定位在数据有效窗口的中央附近。所以，接收代理设置一个输入数据采样窗口来适应各种系统定时偏差。进而，在一个具体实例中，接收集线器代理用选通沿前(tDvb)的最小有效数据和选通沿后(tDva)最小有效数据来识别和锁定被传送的数据。一旦接收集线器代理锁定进来的数据，它在集线器代理内被继续传递之前，要被保留短暂时期以便将此数据与集线器链路时钟(HLCK)重新同步。
在前面的说明中，已经用一些具体的典型实例描述了本发明。但是显然可以做各种各样的修改和改变而不脱离本发明的更广义的精神和范围。例如，如图10所示，根据一个具体实例，这种集线器链路接口可以装置在一个具体有多个处理器的计算机系统中。所以，这些说明和图例，应被视为解说性的而不是限制性的。

Claims (38)

1.在一个计算机系统内的第一集线器和第二集线器之间直接传输数据的接口，它包括：
一个通过分类事务以信息包形式传送数据的数据信号通道；和
一组指令信号。
2.如权利要求1的接口，其中，所述的在所述计算机系统中的第1和第2集线器是一芯片集(chipset)内的组件。
3.如权利要求1的接口，其中，所述的接口在所述的第1集线器和第2集线器之间提供了一个点对点的连接，直接连接到本接口的外部总线除外。
4.如权利要求3的接口，其中，第一事务在所述的接口上用一个请求包启动，接着去为所述接口的拥有权仲裁。
5.如权利要求4的接口，其中，所述的请求包包括一事务描述符。
6.如权利要求4的接口，其中，响应于所述第一个事务的所述请求包，一个完成包在所述接口上传输。
7.如权利要求5的接口，其中，所述请求包包括一个事务描述符，并且所述完成包包括一个相应的事务描述符。
8.如权利要求6的接口，其中，第2个事务的请求包可以在响应所述第一个事务的请求包的所述完成包传送之前，通过所述的接口被传送。
9.如权利要求8的接口，其中，所述第1集线器是一个连接处理器和存储装置的存储器集线器。
10.如权利要求9的接口，其中，第2集线器是一个连接计算机系统内的外设组件的输入/输出(I/O)集线器。
11.如权利要求3的接口，其中，所述的数据信号通道是可缩放的。
12.如权利要求11的接口，其中，信息包通过源同步时钟模式经过所述的数据信号通道被传输。
13.如权利要求12的接口，其中，所述接口包括一组双向数据信号、第一和第二源同步选通信号、一个单向仲裁信号以及一个双向停止信号。
14.如权利要求13的接口，其中，所述接口进一步包括一个系统复位信号、一个公共时钟信号和一个电压参考信号。
15.如如权利要求7的接口，其中，所述的事务描述符在一个多接口分级系统中在至少三个集线器之间识别分立的集线器。
16.如权利要求6的接口，其中，所述的请求包包含一个域，该域表示，响应于各请求包是否要求一完成包。
17.如权利要求4的接口，其中，在所述集线器之间的仲裁是对称的和分布的。
18.如权利要求4的接口，其中，分配给某一些集线器所述的接口的所有权的时间是预定的。
19.一种在计算机系统内的第一集线器和第二集线器之间直接传输数据的接口，它包括：
第一装置，用来在所述的第一集线器和所述的第二集线器之间通过分类事务以包的形式传输数据；以及
第二装置，用于传输指令信号。
20.如权利要求19的接口，其中，在所述计算机系统中的所述的第一和第二集线器是芯片集(chipset)中的组件。
21.如权利要求20的接口，其中，所述接口在所述第一集线器和所述第二集线器之间提供点对点的连接，直接连到该接口的外部总线除外。
22.如权利要求21的接口，其中，所述接口包括一个用请求包在所述接口上启动第一事务的装置。
23.如权利要求22的接口，其中，所述请求包包括一个事务描述符。
24.如权利要求22的接口，其中，所述接口包括一个装置，该装置响应于所述第一事务的所述请求包而提供完成包。
25.如权利要求23的接口，其中，所述请求包包括一个事务描述符，以及所述完成包包括一个相应的事务描述符。
26.如权利要求24的接口，其中，所述接口包括一个装置，该装置在响应所述的第一事务的请求包传送所述完成包之前，将第二事务的请求包发送通过所述的接口。
27.如权利要求26的接口，其中，所述第一集线器是一个具有连接处理器和存储器的装置的存储器集线器。
28.如权利要求27的接口，其中，所述第二集线器是一个具有在一个计算机系统内连接各外设组件的输入/输出(I/O)集线器。
29.如权利要求21的接口，其中，所述通过分类处理以包的形式传送数据的第一装置还进一步包括可使数据信号通道缩放的装置。
30.如权利要求30的接口，其中，所述接口包括用源同步时钟模式通过所述接口传输信息包的装置。
31.如权利要求25的接口，其中，所述事务描述符包括一个用来识别位于三个或更多的集线器之间的多接口分极系统中的分立的集线器的装置。
32.如权利要求24的接口，其中，所述请求包包括一个装置，表示响应于各请求包是否需要一个完成包。
33.如权利要求32的接口，其中，接口包括一个在所述集线器之间仲裁所述接口所有权的装置。
34.如权利要求22的接口，其中，所述接口进一步包括一个把所述接口所有权按预定时间量分配给所述集线器之一的装置
35.一个在计算机系统内的第一集线器和第二集线器之间发送数据的接口，它包括：
一组数据信号和一对源同步选通信号，所述的数据信号通过分类事务包的形式传送数据，所述包包括请求包和完成包，所述请求包包括一个事务描述符；以及
一组指令信号，包括单向仲裁信号和公共时钟信号。
36.如权利要求35的接口，其中，所述接口在所述的第一集线器和所述第二集线器之间提供点对点连接，直接连接到点对点连接的外部总线除外。
37.在一个计算机系统内、在芯片集的存储器控制器集线器和输入/输出(I/O)集线器之间传输数据的接口，它包括：
一双向数据信号通道和一对源同步选通信号，所述的数据信号通道通过分类事务以信息包的形式传送数据，所述信息包包括一个请求包和一个完成包，所述请求包包括一个事务描述符；以及
一组指令信号，包括单向仲裁信号、双向停止信号、系统复位信号、公共时钟信号和电压参考信号。
38.如权利要求37的接口，其中，所述接口在所述第一集线器和所述第二集线器之间提供点对点的连接，直接连接到点对点连接的外部总线除外。
CNB998153990A 1998-11-03 1999-11-01 计算机组件间直接传输数据的集线器链路 Expired - Fee Related CN1253802C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/186,219 US6145039A (en) 1998-11-03 1998-11-03 Method and apparatus for an improved interface between computer components
US09/186,219 1998-11-03

Publications (2)

Publication Number Publication Date
CN1348565A true CN1348565A (zh) 2002-05-08
CN1253802C CN1253802C (zh) 2006-04-26

Family

ID=22684111

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998153990A Expired - Fee Related CN1253802C (zh) 1998-11-03 1999-11-01 计算机组件间直接传输数据的集线器链路

Country Status (9)

Country Link
US (1) US6145039A (zh)
EP (1) EP1127318B1 (zh)
KR (1) KR100417839B1 (zh)
CN (1) CN1253802C (zh)
AU (1) AU1461000A (zh)
DE (1) DE69936060T2 (zh)
HK (1) HK1036853A1 (zh)
TW (1) TW476885B (zh)
WO (1) WO2000026798A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103399839A (zh) * 2012-12-27 2013-11-20 联发科技股份有限公司 媒介外围接口、电子装置及通信方法
CN117290278A (zh) * 2023-10-10 2023-12-26 合芯科技有限公司 芯片内硬件互联结构、芯片、服务器及方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6665807B1 (en) 1998-09-04 2003-12-16 Hitachi, Ltd. Information processing apparatus
JP3592547B2 (ja) * 1998-09-04 2004-11-24 株式会社ルネサステクノロジ 情報処理装置および信号転送方法
US20030110317A1 (en) * 1998-11-03 2003-06-12 Jasmin Ajanovic Method and apparatus for an improved interface between a memory control hub and an input/output control hub
US6362826B1 (en) 1999-01-15 2002-03-26 Intel Corporation Method and apparatus for implementing dynamic display memory
US6345072B1 (en) 1999-02-22 2002-02-05 Integrated Telecom Express, Inc. Universal DSL link interface between a DSL digital controller and a DSL codec
US6311285B1 (en) * 1999-04-27 2001-10-30 Intel Corporation Method and apparatus for source synchronous transfers at frequencies including an odd fraction of a core frequency
US6813251B1 (en) 1999-07-27 2004-11-02 Intel Corporation Split Transaction protocol for a bus system
US6792495B1 (en) * 1999-07-27 2004-09-14 Intel Corporation Transaction scheduling for a bus system
US6687240B1 (en) * 1999-08-19 2004-02-03 International Business Machines Corporation Transaction routing system
US6636912B2 (en) * 1999-10-07 2003-10-21 Intel Corporation Method and apparatus for mode selection in a computer system
US6721859B1 (en) * 1999-10-21 2004-04-13 Sony Corporation Multi-protocol media storage device implementing protocols optimized for storing and retrieving both asynchronous and isochronous data
US6496895B1 (en) * 1999-11-01 2002-12-17 Intel Corporation Method and apparatus for intializing a hub interface
US7039047B1 (en) 1999-11-03 2006-05-02 Intel Corporation Virtual wire signaling
US6615306B1 (en) * 1999-11-03 2003-09-02 Intel Corporation Method and apparatus for reducing flow control and minimizing interface acquisition latency in a hub interface
US6516375B1 (en) 1999-11-03 2003-02-04 Intel Corporation Peripheral component interconnect (PCI) configuration emulation for hub interface
US6347351B1 (en) * 1999-11-03 2002-02-12 Intel Corporation Method and apparatus for supporting multi-clock propagation in a computer system having a point to point half duplex interconnect
US6560666B1 (en) * 1999-11-23 2003-05-06 Intel Corporation Hub link mechanism for impedance compensation update
US7512082B1 (en) * 1999-12-14 2009-03-31 Intel Corporation Tracking transaction status for a bus system providing legacy bus compatibility
US6542946B1 (en) * 2000-01-28 2003-04-01 Compaq Information Technologies Group, L.P. Dual mode differential transceiver for a universal serial bus
US6842813B1 (en) * 2000-06-12 2005-01-11 Intel Corporation Method and apparatus for single wire signaling of request types in a computer system having a point to point half duplex interconnect
US7720821B1 (en) 2000-06-30 2010-05-18 Sony Corporation Method of and apparatus for writing and reading time sensitive data within a storage device
EP1179785A1 (en) * 2000-08-07 2002-02-13 STMicroelectronics S.r.l. Bus interconnect system
US6877052B1 (en) 2000-09-29 2005-04-05 Intel Corporation System and method for improved half-duplex bus performance
US6910093B2 (en) * 2000-12-07 2005-06-21 Micron Technology, Inc. Method of pacing and disconnecting transfers on a source strobed bus
US7058823B2 (en) * 2001-02-28 2006-06-06 Advanced Micro Devices, Inc. Integrated circuit having programmable voltage level line drivers and method of operation
US6813673B2 (en) * 2001-04-30 2004-11-02 Advanced Micro Devices, Inc. Bus arbitrator supporting multiple isochronous streams in a split transactional unidirectional bus architecture and method of operation
US6912611B2 (en) * 2001-04-30 2005-06-28 Advanced Micro Devices, Inc. Split transactional unidirectional bus architecture and method of operation
US6785758B1 (en) 2001-06-01 2004-08-31 Advanced Micro Devices, Inc. System and method for machine specific register addressing in a split transactional unidirectional bus architecture
US6763415B1 (en) 2001-06-08 2004-07-13 Advanced Micro Devices, Inc. Speculative bus arbitrator and method of operation
US7028124B2 (en) * 2001-09-26 2006-04-11 Intel Corporation Method and apparatus for dual queue head processing of interrupt endpoints
US6889265B2 (en) 2001-11-05 2005-05-03 Intel Corporation Apparatus and method to allow and synchronize schedule changes in a USB enhanced host controller
US7006533B2 (en) * 2002-02-19 2006-02-28 Intel Corporation Method and apparatus for hublink read return streaming
US7043667B2 (en) * 2002-05-14 2006-05-09 Intel Corporation Debug information provided through tag space
US7120722B2 (en) * 2002-05-14 2006-10-10 Intel Corporation Using information provided through tag space
US20030217301A1 (en) * 2002-05-16 2003-11-20 Levy Paul S. Method and apparatus for transmitting side-band data within a source synchronous clock signal
US7133972B2 (en) 2002-06-07 2006-11-07 Micron Technology, Inc. Memory hub with internal cache and/or memory access prediction
US7117316B2 (en) * 2002-08-05 2006-10-03 Micron Technology, Inc. Memory hub and access method having internal row caching
US6820181B2 (en) 2002-08-29 2004-11-16 Micron Technology, Inc. Method and system for controlling memory accesses to memory modules having a memory hub architecture
US7120743B2 (en) 2003-10-20 2006-10-10 Micron Technology, Inc. Arbitration system and method for memory responses in a hub-based memory system
US7330992B2 (en) 2003-12-29 2008-02-12 Micron Technology, Inc. System and method for read synchronization of memory modules
US7210000B2 (en) * 2004-04-27 2007-04-24 Intel Corporation Transmitting peer-to-peer transactions through a coherent interface
US20080005378A1 (en) * 2006-05-19 2008-01-03 Intel Corporation Chipset determinism for improved validation
US7702832B2 (en) * 2006-06-07 2010-04-20 Standard Microsystems Corporation Low power and low pin count bi-directional dual data rate device interconnect interface
US8806093B2 (en) * 2010-04-01 2014-08-12 Intel Corporation Method, apparatus, and system for enabling a deterministic interface
CN102133308A (zh) * 2011-03-04 2011-07-27 邹天琼 排毒化脂胶囊
US9946683B2 (en) 2014-12-24 2018-04-17 Intel Corporation Reducing precision timing measurement uncertainty

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4033417A1 (de) * 1990-10-20 1992-04-23 Basf Ag Verfahren zur herstellung von mit metalloxiden dotierten zinkoxidpigmenten
US5191649A (en) * 1990-12-21 1993-03-02 Intel Corporation Multiprocessor computer system with data bus and ordered and out-of-order split data transactions
JP3411300B2 (ja) * 1992-02-18 2003-05-26 株式会社日立製作所 情報処理装置
US5553310A (en) * 1992-10-02 1996-09-03 Compaq Computer Corporation Split transactions and pipelined arbitration of microprocessors in multiprocessing computer systems
US5590292A (en) * 1992-12-08 1996-12-31 Compaq Computer Corporation Scalable tree structured high speed input/output subsystem architecture
US5687388A (en) * 1992-12-08 1997-11-11 Compaq Computer Corporation Scalable tree structured high speed input/output subsystem architecture
US5469435A (en) * 1994-01-25 1995-11-21 Apple Computer, Inc. Bus deadlock avoidance during master split-transactions
US5533204A (en) * 1994-04-18 1996-07-02 Compaq Computer Corporation Split transaction protocol for the peripheral component interconnect bus
US5546546A (en) * 1994-05-20 1996-08-13 Intel Corporation Method and apparatus for maintaining transaction ordering and arbitrating in a bus bridge
US5621897A (en) * 1995-04-13 1997-04-15 International Business Machines Corporation Method and apparatus for arbitrating for a bus to enable split transaction bus protocols
US5933612A (en) * 1995-05-02 1999-08-03 Apple Computer, Inc. Deadlock avoidance in a split-bus computer system
US5996036A (en) * 1997-01-07 1999-11-30 Apple Computers, Inc. Bus transaction reordering in a computer system having unordered slaves
US5761444A (en) * 1995-09-05 1998-06-02 Intel Corporation Method and apparatus for dynamically deferring transactions
US5978874A (en) * 1996-07-01 1999-11-02 Sun Microsystems, Inc. Implementing snooping on a split-transaction computer system bus
US5911052A (en) * 1996-07-01 1999-06-08 Sun Microsystems, Inc. Split transaction snooping bus protocol
US5802055A (en) * 1996-04-22 1998-09-01 Apple Computer, Inc. Method and apparatus for dynamic buffer allocation in a bus bridge for pipelined reads
US6021456A (en) * 1996-11-12 2000-02-01 Herdeg; Glenn Arthur Method for communicating interrupt data structure in a multi-processor computer system
US6012118A (en) * 1996-12-30 2000-01-04 Intel Corporation Method and apparatus for performing bus operations in a computer system using deferred replies returned without using the address bus
US5870567A (en) * 1996-12-31 1999-02-09 Compaq Computer Corporation Delayed transaction protocol for computer system bus
US5918025A (en) * 1996-12-31 1999-06-29 Intel Corporation Method and apparatus for converting a five wire arbitration/buffer management protocol into a two wire protocol
US5832243A (en) * 1996-12-31 1998-11-03 Compaq Computer Corporation Computer system implementing a stop clock acknowledge special cycle
US5930485A (en) * 1997-01-07 1999-07-27 Apple Computer, Inc. Deadlock avoidance in a computer system having unordered slaves
US5991824A (en) * 1997-02-06 1999-11-23 Silicon Graphics, Inc. Method and system for simultaneous high bandwidth input output
US5909594A (en) * 1997-02-24 1999-06-01 Silicon Graphics, Inc. System for communications where first priority data transfer is not disturbed by second priority data transfer and where allocated bandwidth is removed when process terminates abnormally
US5944805A (en) * 1997-08-21 1999-08-31 Advanced Micro Devices, Inc. System and method for transmitting data upon an address portion of a computer system bus during periods of maximum utilization of a data portion of the bus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103399839A (zh) * 2012-12-27 2013-11-20 联发科技股份有限公司 媒介外围接口、电子装置及通信方法
CN117290278A (zh) * 2023-10-10 2023-12-26 合芯科技有限公司 芯片内硬件互联结构、芯片、服务器及方法

Also Published As

Publication number Publication date
CN1253802C (zh) 2006-04-26
EP1127318A4 (en) 2004-04-14
TW476885B (en) 2002-02-21
KR20010092432A (ko) 2001-10-24
DE69936060D1 (de) 2007-06-21
US6145039A (en) 2000-11-07
EP1127318B1 (en) 2007-05-09
EP1127318A1 (en) 2001-08-29
AU1461000A (en) 2000-05-22
WO2000026798A1 (en) 2000-05-11
DE69936060T2 (de) 2008-01-10
HK1036853A1 (en) 2002-01-18
KR100417839B1 (ko) 2004-02-11

Similar Documents

Publication Publication Date Title
CN1253802C (zh) 计算机组件间直接传输数据的集线器链路
TW528955B (en) A port manager controller for connecting various function modules
US7349424B2 (en) On-chip inter-subsystem communication including concurrent data traffic routing
CN1488105A (zh) 控制数据处理系统间经由存储器的数据流的方法和装置
CN1193301C (zh) 初始化计算机接口的设备和方法
CN1205562C (zh) 总线系统的分隔事务协议
CN1239999C (zh) 处理iSCSI命令的方法和系统
CN1256681C (zh) 从外围设备向主计算机系统传输中断的方法和装置
CN1488104A (zh) 控制数据处理系统间经由存储器的数据流的方法和装置
US20130028261A1 (en) System-on-chip-based network protocol in consideration of network efficiency
CN1640089A (zh) 用于NGIO/InfiniBandTM应用的远程密钥验证的方法和机制
WO2006121739A2 (en) Simulating multiple virtual channels in switched fabric networks for chipsets which support only one channel
CN1146804C (zh) 快速16位分离事务i/o总线
CN1520122A (zh) 数据通信的方法和数据通信的输入/输入装置
CN1423779A (zh) 支持具有点到点半双工互连的计算机系统中多时钟传播的方法与装置
CN1636198B (zh) 用于传送流动分组的装置、系统和方法
EP1222551A2 (en) Asynchronous centralized multi-channel dma controller
TW200404214A (en) Method and apparatus to permit external access to internal configuration registers
US6615306B1 (en) Method and apparatus for reducing flow control and minimizing interface acquisition latency in a hub interface
CN100338593C (zh) 在计算机部件之间设置改进接口的装置
US6446154B1 (en) Method and mechanism for virtualizing legacy sideband signals in a hub interface architecture
CN1783044A (zh) 一种片上系统
US7039047B1 (en) Virtual wire signaling
JP2003018188A (ja) リモート高速インターフェースアプリケーション用フローアーキテクチュア
JP2004318755A (ja) メモリインタフェースおよびこれを有する装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060426

Termination date: 20161101