CN105531681A - 存储装置、存储系统以及存储装置控制方法 - Google Patents
存储装置、存储系统以及存储装置控制方法 Download PDFInfo
- Publication number
- CN105531681A CN105531681A CN201580001862.9A CN201580001862A CN105531681A CN 105531681 A CN105531681 A CN 105531681A CN 201580001862 A CN201580001862 A CN 201580001862A CN 105531681 A CN105531681 A CN 105531681A
- Authority
- CN
- China
- Prior art keywords
- memory storage
- power down
- deep power
- down mode
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3268—Power saving in hard disk drive
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0625—Power saving in storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4418—Suspend and resume; Hibernate and awake
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明揭露一种存储装置,配置该存储装置接收进入指令以进入深度休眠模式并且配置该存储装置接收唤醒指令以离开该深度休眠模式并进入正常模式。在该深度休眠模式中,该存储装置保持存储在该存储装置中的数据,并且在该正常模式中,正常存取该存储装置。如果在该存储装置处于该深度休眠模式时控制该存储装置进入该正常模式,则在该存储装置离开该深度休眠模式的恢复时间间隔后,该存储装置进入该正常模式。
Description
交叉引用
本发明要求如下优先权:编号为62/008,091,申请日为2014年6月5日的美国临时专利申请;编号为62/035,623,申请日为2014年8月11日的美国临时专利申请。另外,本发明是申请人早期申请的编号为14/139,951的专利的部分延续案。上述专利申请在此一并作为参考。
技术领域
本发明涉及一种存储装置、存储系统以及存储装置控制方法。特别地,本发明涉及一种可进入深度休眠模式(deepsleepmode)的存储装置、存储系统以及存储装置控制方法。
背景技术
传统存储装置一般具有两个工作模式:正常模式(normalmode)以及待机模式(standbymode)。在正常模式中,可存取(即,读取或写入)存储在存储装置中的数据。另一方面,在待机模式中,可保持存储装置中的数据,但不能对其进行存取。如果存储装置离开待机模式,则存储装置立即进入正常模式。
然而,为了在存储装置离开待机模式后控制其立即进入正常模式,在待机模式中必须将存储装置中的多个装置保持激活状态。因此,由于上述激活装置,存储装置在待机模式中一直消耗电量并且引起漏电流(leakagecurrent)。
发明内容
本发明的一个目的是提供能抑制电量消耗以及漏电流的存储装置以及存储系统。
本发明的另一个目的是提供能抑制电量消耗以及漏电流的存储装置控制方法以及存储系统控制方法。
本发明的一个实施例提供一种存储装置,配置该存储装置接收进入指令以进入深度休眠模式并且配置该存储装置接收唤醒指令以在离开该深度休眠模式后进入正常模式。在该深度休眠模式中,该存储装置保持存储在该存储装置中的数据,并且在该正常模式中,正常存取该存储装置。如果在该存储装置处于该深度休眠模式时控制该存储装置进入该正常模式,则在该存储装置离开该深度休眠模式的恢复时间间隔后,该存储装置进入该正常模式。
本发明的另一个实施例揭露一种存储系统,包含:存储装置以及控制装置,其中配置该控制装置控制存储装置进入深度休眠模式,并且配置该控制装置控制该存储装置在离开该深度休眠模式后进入正常模式。在该深度休眠模式中,该存储装置保持存储在该存储装置中的数据,并且在该正常模式中,正常存取该存储装置。如果在该存储装置处于该深度休眠模式时控制该存储装置进入该正常模式,则在该存储装置离开该深度休眠模式的恢复时间间隔后,该控制装置控制该存储装置进入该正常模式。
参考上述实施例可取得存储装置控制方法。为了简化起见,这里省略上述方法的细节步骤。
考虑上述实施例,比起传统待机模式,存储装置可操作在消耗更少电量并生成更小的漏电流的深度休眠模式。此外,控制存储装置在离开深度休眠模式后进入正常模式的方法可确保正确存取存储装置。
对于本领域技术人员,在读完依据各种图档描述的最佳实施例的详细描述后,无疑会容易理解本发明的这些以及其他目的。
附图说明
图1是根据本发明实施例描述的存储系统区块图;
图2A是根据本发明实施例描述的存储系统的细节结构方块图;
图2B是描述应用于图2A的存储系统的信号示意图;
图3-5是根据本发明实施例描述的控制存储装置离开深度休眠模式并进入正常模式的方法示意图;
图6A与图6B是根据本发明实施例描述的将上电操作与刷新操作分开处理的示意图。
具体实施方式
图1是根据本发明实施例描述的存储系统区块图。如图1所示,存储系统100包含控制装置101以及存储装置103。控制装置101通过进入指令(enterinstruction)控制存储装置103进入深度休眠模式。在上述深度休眠模式中,存储装置保持已经存储在其中的信息。另外,如果在深度休眠模式中,通过控制装置的唤醒指令(awakeninginstruction)可控制存储装置103进入正常模式,则在存储装置103离开深度模式的一段恢复时间间隔(recoverytimeinterval)后,存储装置103进入正常模式。既然存储装置在离开深度休眠模式后并不立即进入正常模式,因此在此存储装置中很少装置是激活的。这样,无需更多电量消耗并且可解决上述漏电流问题。
图2A是根据本发明实施例描述的存储系统的细节结构方块图。上述具有申请号14/139951的早期美国专利申请已经揭露了图2A的结构。本发明图2A中的处理器201、收发接口203以及存储装置103对应具有申请号14/139951的早期美国专利申请的图1中的处理器102、中间外围接口106以及外围装置104。
如图2A所示,控制装置101包含处理器201以及收发接口203。可将收发接口203实施为硬件模块并且耦接在处理器201与存储装置103中间用于两者之间的通信。在许多实施例中,将处理器201、存储装置103以及收发接口203封装在单一模块(或包)中作为系统级封装(但并不限制于此)。存储装置103可为假静态随机存储器(PSRAM)、闪存等。除了将收发接口203实施为PSRAM接口或闪存接口,收发接口203可为匹配存储装置的任意接口。
如图2A所示,存储装置103与收发接口203分别包含时钟端口CLK、多个数据端口(标记为DATA)、数据选通端口DQS以及数据屏蔽信号端口DM。图2B是描述存储系统100的写入操作的示意图,请将图2A与图2B结合参考以更清楚地理解本发明。
时钟端口CLK可用于传输时钟信号(也可称为CLK)至存储装置103。可提供数据端口(DATA)用于将命令传输至存储装置103,也可用于将数据传输至存储装置103以及从存储装置103传输出数据。数据选通端口DQS可根据处理器201发给存储装置103的指令用于将数据选通信号(也称为DQS)传输至存储装置103或者用于从存储装置103传输出数据选通信号。例如,当处理器201发出“写”指令时,可将数据选通信号DQS传输至存储装置103;以及当处理器201发出“读”指示时,可由存储装置103传输出数据选通信号DQS。数据屏蔽信号端口DM是可选择的(例如由数据端口DATA的比特数量决定)并且可用于向存储装置103传输数据屏蔽信号(也可称为DM)以相应地屏蔽数据选通信号DQS的特定转换边界(transitionedge)。
根据时钟信号CLK,可捕获通过数据端口DATA传输的命令信息。关于通过数据端口DATA传输的数据,当禁用数据屏蔽信号DM时可根据数据选通信号DQS的上升沿与下降沿进行捕获。当使用信号屏蔽信号DM时,可仅根据数据选通信号DQS的特定转换边界(例如仅由高到低转换边界或仅由低到高转换边界)捕获通过数据端口Data传输的数据。值得注意的是,时钟端口CLK并不局限于提供单一连接终端。在某些实施例中,时钟端口CLK可提供差分对(differentialpair)并且时钟信号CLK可为差分信号。此外,值得注意的是,数据选通端口DQS并不局限于提供单一连接终端。在某些实施例中,数据选通端口DQS可提供差分对并且数据选通信号DQS可为差分信号。
收发接口203与存储装置103可进一步分别包含用于存取指示信号(也标记为CE)的存取指示端口CE,其中上述存取指示信号指示将对存储装置103使用至少一个存取操作。上述存取指示信号CE包含第一逻辑值(在本实施例中是高逻辑值)以及第二逻辑值(在本实施例中是低逻辑值)。如果存取指示信号CE从第一逻辑值转换(transit)为第二逻辑值,则意味着存储装置103将执行至少一个存取操作。请注意,上述存储指示信号CE是可选的。
请注意,图2B是描述存储系统100的写操作示意图,并且在具有申请号14/139951的早期美国专利申请中揭示了细节描述。此外,具有申请号14/139951的早期美国专利申请也揭示了图2A中存储系统100的其他细节描述,因此为了简略起见,这里对其进行省略。请注意,图2A中的存储系统仅为解释的示例。本发明的内容并不局限在应用于图2A中的存储系统。
请再次参考图1,如上所述,控制装置101可控制存储装置103进入深度休眠模式。另外,控制装置101可控制存储装置103离开深度休眠模式并进入正常模式。然而,在深度休眠模式或恢复时间间隔时,存储装置会错误地接收用于触发存取操作的命令。因此,本发明也提供其他方法用于控制存储装置离开深度休眠模式并进入正常模式。
图3-5是根据本发明实施例描述的控制存储装置离开深度休眠模式并进入正常模式的方法示意图。在图3的实施例中,除了时钟端口CLK、数据端口DATA以及数据选通端口DQS,控制装置101与存储装置103分别包含唤醒端口AW。控制装置101利用唤醒端口AW将唤醒指令AI发送至存储装置103,以控制存储装置103离开深度休眠模式并进入正常模式。既然安排特定端口发送或接收唤醒指令AI,所以在深度休眠模式中存储装置103的几乎所有装置处于未激活状态,因此可抑制存储装置103的电量消耗以及漏电流。此外,通过上述机制,即使存储装置103处于深度休眠模式,存储装置103仍可成功接收唤醒指令AI。
在图4的实施例中,控制装置101利用数据选通端口DQS将唤醒指令AI发送至存储装置103,以控制存储装置103离开深度休眠模式并进入正常模式。在一个实施例中,控制装置101给存储装置103一个进入指令以进入深度休眠模式,并且使用特定对应上述指令的唤醒指令AI以离开深度休眠模式并进入正常模式。
如上所述,如果存取指示信号CE从第一逻辑值转换为第二逻辑值,则指示将对存储装置103执行至少一个存取操作。在图5的实施例中,控制装置101控制存储装置103在转换时序TT的预定时间间隔PT后离开深度休眠模式并进入正常模式。存取指示信号CE在转换时序TT时从第一逻辑值转换为第二逻辑值。预定时间间隔PT大于或等于恢复时间间隔。这样,可确保在恢复时间间隔后执行存取操作(即,在正常模式中),因此可正常执行上述存取操作。然而,请注意,也可使用其他机制指示对存储装置103将执行至少一个存取操作。因此,图4描述的实施例可总结如下:在转换时序的预定时间间隔后,控制装置101执行对存储装置103的存取操作,确定步骤指示在转换时序,将对存储装置执行至少一个存取操作。
在另一实施例中,在存储装置103离开深度休眠模式后,控制装置101向存储装置103发送假存取命令信号(在一个实施例中,可为读命令信号)。之后,直到控制装置101接收对应假存取命令信号的响应信号,控制装置101才存取存储装置103,其中上述响应信号由存储装置103生成。这样,既然如果存储装置不在正常模式中正常运行就不能响应假存取命令信号,因此可确保在正常模式中存取存储装置103。
此外,如果存储装置103进入深度休眠模式,存储在存储装置103中的数据需要周期刷新以保持数据。如图6A所示,在每次刷新操作之前,存储装置103需要首先上电(仍处于深度休眠模式),并且接着紧跟上电操作执行刷新操作。
然而,如果在上电操作期间存储装置接收唤醒指令AI,则包含上电时间间隔以及刷新时间间隔的总唤醒时间间隔(离开深度休眠模式并进入正常模式的时间间隔)会很长。因此,在一个实施例中,如图6B所示,可将上电操作与刷新操作分开进行。在这种情况下,如果在上电操作期间存储装置103接收唤醒指令AI,则在上电操作之后以及相应刷新率操作之前,存储装置离开深度休眠模式并进入正常模式,而不是传统地在上电操作后执行相应刷新操作。
考虑上述实施例,即使在上电操作期间存储装置接收唤醒指令AI,则存储装置仍在上电操作后离开深度休眠模式并进入正常模式,因此可避免较长唤醒时间间隔的问题。
请注意,可将上述控制装置与存储装置各自应用于其他装置。另外,如果存储装置进入深度休眠模式,则可应用除了上述实施例的其他离开深度休眠模式的方法。因此,考虑上述实施例,可得到存储装置控制方法,其包含步骤:控制存储装置进入深度休眠模式并且控制存储装置离开深度休眠模式并进入正常模式;其中在深度休眠模式中的存储装置保持存在其中的数据;其中如果存储装置处于深度休眠模式时被控制进入正常模式,则在离开深度休眠模式一段恢复时间间隔后,存储装置进入正常模式,其中在正常模式中可正常存取存储装置。如上述,控制装置可执行上述方法,但其他装置也可执行上述方法。基于上述实施例可得到存储装置控制方法的其他细节步骤,因此为了简化起见这里不再赘述。
考虑上述实施例,比起传统待机模式,存储装置可操作在消耗更少电量的深度休眠模式,并且生成更小的漏电流。此外,控制存储装置离开深度休眠模式并进入正常模式的方法可确保正确存取存储装置。
本领域技术人员,在不脱离本发明教义的同时,可容易观察装置与方法的许多修改与改变。因此,仅由权利要求书限定本发明的保护范围。
Claims (24)
1.一种存储装置控制方法,包含:
(a)控制存储装置进入深度休眠模式,其中在该深度休眠模式中,该存储装置保持存储在该存储装置中的数据;以及
(b)控制该存储装置离开该深度休眠模式并进入正常模式,其中在该正常模式中,正常存取该存储装置;
其中如果在该存储装置处于该深度休眠模式时控制该存储装置进入该正常模式,则在该存储装置离开该深度休眠模式的恢复时间间隔后,该存储装置进入该正常模式。
2.如权利要求1所述的存储装置控制方法,其特征在于,该存储装置包含数据端口、数据选通端口以及唤醒端口,其中该步骤(b)包含:
利用该数据端口接收数据;
利用该数据选通端口接收或发送数据选通信号;以及
利用该唤醒端口接收唤醒指令,以控制该存储装置离开该深度休眠模式并进入该正常模式。
3.如权利要求1所述的存储装置控制方法,其特征在于,该存储装置包含数据端口以及数据选通端口,其中该步骤(b)包含:
利用该数据端口接收数据;
利用该数据选通端口接收或发送数据选通信号;以及
利用该数据选通端口接收唤醒指令,以控制该存储装置离开该深度休眠模式并进入该正常模式。
4.如权利要求1所述的存储装置控制方法,其特征在于,该步骤(b)包含在转换时序的预定时间间隔后,对该存储装置执行该存取操作,其中确定步骤指示在该转换时序对该存储装置执行至少一个存取操作;其中该预定事件间隔大于或等于该恢复时间间隔。
5.如权利要求1所述的存储装置控制方法,其特征在于,该步骤(b)包含:
在该存储装置离开该深度休眠模式后,控制该存储装置接收假存取命令信号;以及
直到该存储装置生成对应该假存取命令信号的响应信号,才存取该存储装置。
6.如权利要求1所述的存储装置控制方法,其特征在于,进一步包含:
如果在上电操作期间控制该存储装置离开该深度休眠模式并进入该正常模式,则在该存储装置处于该深度休眠模式情况下,在上电操作之后以及对应该上电操作的刷新操作之前,控制该存储装置离开该深度休眠模式并进入该正常模式。
7.一种存储装置控制方法,应用于控制装置以控制存储装置,包含:
(a)通过该控制装置控制存储装置进入深度休眠模式,其中在该深度休眠模式中,该存储装置保持存储在该存储装置中的数据;以及
(b)通过该控制装置控制该存储装置离开该深度休眠模式并进入正常模式,其中在该正常模式中,正常存取该存储装置;
其中如果在该存储装置处于该深度休眠模式时控制该存储装置进入该正常模式,则在该存储装置离开该深度休眠模式的恢复时间间隔后,该存储装置进入该正常模式。
8.如权利要求7所述的存储装置控制方法,其特征在于,该控制装置包含数据端口、数据选通端口以及唤醒端口,其中该步骤(b)包含:
利用该数据端口向该存储装置发送数据;
利用该数据选通端口从该存储装置接收或向该存储装置发送数据选通信号;以及
利用该唤醒端口向该存储装置发送唤醒指令,以控制该存储装置离开该深度休眠模式并进入该正常模式。
9.如权利要求7所述的存储装置控制方法,其特征在于,该控制装置包含数据端口以及数据选通端口,其中该步骤(b)包含:
利用该数据端口向该存储装置发送数据;
利用该数据选通端口从该存储装置接收或向该存储装置发送数据选通信号;以及
利用该数据选通端口向该存储装置发送唤醒指令,以控制该存储装置离开该深度休眠模式并进入该正常模式。
10.如权利要求7所述的存储装置控制方法,其特征在于,进一步包含:该步骤(b)包含在转换时序的预定时间间隔后,对该存储装置执行至少一个存取操作,其中确定步骤指示在该转换时序对该存储装置执行至少一个存取操作;其中该预定事件间隔大于或等于该恢复时间间隔。
11.如权利要求7所述的存储装置控制方法,其特征在于,该步骤(b)包含:
在该存储装置离开该深度休眠模式后,利用该控制装置向该存储装置发送假存取命令信号;以及
直到该控制装置接收对应该假存取命令信号的响应信号,才存取该存储装置,其中该响应信号由该存储装置生成。
12.如权利要求7所述的存储装置控制方法,其特征在于,进一步包含:
如果在上电操作期间控制该存储装置离开该深度休眠模式并进入该正常模式,则在该存储装置处于该深度休眠模式情况下,在上电操作之后以及对应该上电操作的刷新操作之前,控制该存储装置离开该深度休眠模式并进入该正常模式。
13.一种存储装置,配置该存储装置接收进入指令以进入深度休眠模式并且配置该存储装置接收唤醒指令以离开该深度休眠模式并进入正常模式;
其中在该深度休眠模式中,该存储装置保持存储在该存储装置中的数据,并且在该正常模式中,正常存取该存储装置;
其中如果在该存储装置处于该深度休眠模式时控制该存储装置进入该正常模式,则在该存储装置离开该深度休眠模式的恢复时间间隔后,该存储装置进入该正常模式。
14.如权利要求13所述的存储装置,其特征在于,该存储装置包含用于接收数据的数据端口、用于接收或发送数据选通信号的数据选通端口以及唤醒端口,其中该存储装置利用该唤醒端口接收唤醒指令,以相应离开该深度休眠模式并进入该正常模式。
15.如权利要求13所述的存储装置,其特征在于,该存储装置包含用于接收数据的数据端口以及用于接收或发送数据选通信号的数据选通端口,其中该存储装置利用该数据选通端口接收唤醒指令,以相应控制该存储装置离开该深度休眠模式并进入该正常模式。
16.如权利要求13所述的存储装置,其特征在于,在转换时序的预定时间间隔后,该存储装置发送或接收数据,其中确定步骤指示在该转换时序对该存储装置执行至少一个存取操作;其中该预定事件间隔大于或等于该恢复时间间隔。
17.如权利要求13所述的存储装置,其特征在于,在该存储装置离开该深度休眠模式后,该存储装置接收假存取命令信号;以及直到该存储装置生成对应该假存取命令信号的响应信号,该存储装置才接收或发送数据。
18.如权利要求13所述的存储装置,其特征在于,如果在上电操作期间控制该存储装置离开该深度休眠模式并进入该正常模式,则在该存储装置处于该深度休眠模式情况下,在上电操作之后以及对应该上电操作的刷新操作之前,该存储装置离开该深度休眠模式并进入该正常模式。
19.一种存储系统,包含:
存储装置;以及
控制装置,配置该控制装置控制存储装置进入深度休眠模式,并且配置该控制装置控制该存储装置离开该深度休眠模式并进入正常模式;
其中在该深度休眠模式中,该存储装置保持存储在该存储装置中的数据,其中在该正常模式中,正常存取该存储装置;
其中如果在该存储装置处于该深度休眠模式时控制该存储装置进入该正常模式,则在该存储装置离开该深度休眠模式的恢复时间间隔后,该控制装置控制该存储装置进入该正常模式。
20.如权利要求19所述的存储系统,其特征在于,该控制装置包含用于向该存储装置发送数据的数据端口、用于从该存储装置接收或向该存储装置发送数据选通信号的数据选通端口以及唤醒端口,其中利用该唤醒端口向该存储装置发送唤醒指令,以控制该存储装置离开该深度休眠模式并进入该正常模式。
21.如权利要求19所述的存储系统,其特征在于,该控制装置包含用于向该存储装置发送数据的数据端口以及用于从该存储装置接收或向该存储装置发送数据选通信号的数据选通端口,其中该控制装置利用该数据选通端口向该存储装置发送唤醒指令,以控制该存储装置离开该深度休眠模式并进入该正常模式。
22.如权利要求19所述的存储系统,其特征在于,在转换时序的预定时间间隔后,该控制装置对该存储装置执行至少一个存取操作,其中确定步骤指示在该转换时序对该存储装置执行至少一个存取操作;其中该预定事件间隔大于或等于该恢复时间间隔。
23.如权利要求19所述的存储系统,其特征在于,在该存储装置离开该深度休眠模式后,该控制装置向该存储装置发送假存取命令信号;以及
直到该控制装置接收对应该假存取命令信号的响应信号,该控制装置才存取该存储装置,其中该响应信号由该存储装置生成。
24.如权利要求19所述的存储系统,其特征在于,如果在上电操作期间控制该存储装置离开该深度休眠模式并进入该正常模式,则在该存储装置处于该深度休眠模式情况下,在上电操作之后以及对应该上电操作的刷新操作之前,控制装置控制该存储装置离开该深度休眠模式并进入该正常模式。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462008091P | 2014-06-05 | 2014-06-05 | |
US62/008,091 | 2014-06-05 | ||
US201462035623P | 2014-08-11 | 2014-08-11 | |
US62/035,623 | 2014-08-11 | ||
PCT/CN2015/080891 WO2015185017A1 (en) | 2014-06-05 | 2015-06-05 | Storage apparatus, storage system, storage apparatus controlling method |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105531681A true CN105531681A (zh) | 2016-04-27 |
Family
ID=54766185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580001862.9A Pending CN105531681A (zh) | 2014-06-05 | 2015-06-05 | 存储装置、存储系统以及存储装置控制方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20160154454A1 (zh) |
CN (1) | CN105531681A (zh) |
WO (1) | WO2015185017A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112130921A (zh) * | 2020-09-30 | 2020-12-25 | 合肥沛睿微电子股份有限公司 | 快速恢复工作状态的方法及电子装置 |
CN112863560A (zh) * | 2019-11-26 | 2021-05-28 | 爱德斯托科技有限公司 | 存储器设备、控制存储器设备的方法和主机设备 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200114017A (ko) * | 2019-03-27 | 2020-10-07 | 에스케이하이닉스 주식회사 | 컨트롤러 및 그 동작 방법 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6091515A (en) * | 1996-08-10 | 2000-07-18 | Ricoh Company, Ltd. | Image forming system including an image forming apparatus having an energy saving mode controllable by an external device |
US20030198115A1 (en) * | 2002-04-23 | 2003-10-23 | Scott Schaefer | System and method for quick self-refresh exit with transitional refresh |
CN1710664A (zh) * | 2004-06-18 | 2005-12-21 | 乐金电子(中国)研究开发中心有限公司 | 通过控制存储器延长便携装置的使用时间的方法 |
CN1710519A (zh) * | 2004-06-18 | 2005-12-21 | 乐金电子(中国)研究开发中心有限公司 | 通过数据备份节省sdram的自刷新消耗电量的方法 |
CN102262593A (zh) * | 2010-05-25 | 2011-11-30 | 联发科技股份有限公司 | 数据搬移引擎和存储器控制方法 |
WO2012021380A2 (en) * | 2010-08-13 | 2012-02-16 | Rambus Inc. | Fast-wake memory |
US20140029341A1 (en) * | 2012-07-26 | 2014-01-30 | Ocz Technology Group, Inc. | Non-volatile solid state memory-based mass storage device and methods thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9384818B2 (en) * | 2005-04-21 | 2016-07-05 | Violin Memory | Memory power management |
US7739528B2 (en) * | 2006-06-09 | 2010-06-15 | Broadcom Corporation | Method for managing and controlling the low power modes for an integrated circuit device |
CN103809994B (zh) * | 2012-11-13 | 2017-03-15 | 光宝电子(广州)有限公司 | 固态储存装置及其睡眠控制电路 |
US9299415B1 (en) * | 2013-02-11 | 2016-03-29 | Marvell International Ltd. | Method and apparatus for automatic transition of a volatile memory between low power states |
-
2015
- 2015-06-05 CN CN201580001862.9A patent/CN105531681A/zh active Pending
- 2015-06-05 WO PCT/CN2015/080891 patent/WO2015185017A1/en active Application Filing
- 2015-06-05 US US14/905,971 patent/US20160154454A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6091515A (en) * | 1996-08-10 | 2000-07-18 | Ricoh Company, Ltd. | Image forming system including an image forming apparatus having an energy saving mode controllable by an external device |
US20030198115A1 (en) * | 2002-04-23 | 2003-10-23 | Scott Schaefer | System and method for quick self-refresh exit with transitional refresh |
CN1710664A (zh) * | 2004-06-18 | 2005-12-21 | 乐金电子(中国)研究开发中心有限公司 | 通过控制存储器延长便携装置的使用时间的方法 |
CN1710519A (zh) * | 2004-06-18 | 2005-12-21 | 乐金电子(中国)研究开发中心有限公司 | 通过数据备份节省sdram的自刷新消耗电量的方法 |
CN102262593A (zh) * | 2010-05-25 | 2011-11-30 | 联发科技股份有限公司 | 数据搬移引擎和存储器控制方法 |
WO2012021380A2 (en) * | 2010-08-13 | 2012-02-16 | Rambus Inc. | Fast-wake memory |
US20140029341A1 (en) * | 2012-07-26 | 2014-01-30 | Ocz Technology Group, Inc. | Non-volatile solid state memory-based mass storage device and methods thereof |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112863560A (zh) * | 2019-11-26 | 2021-05-28 | 爱德斯托科技有限公司 | 存储器设备、控制存储器设备的方法和主机设备 |
CN112130921A (zh) * | 2020-09-30 | 2020-12-25 | 合肥沛睿微电子股份有限公司 | 快速恢复工作状态的方法及电子装置 |
CN112130921B (zh) * | 2020-09-30 | 2023-10-03 | 合肥沛睿微电子股份有限公司 | 快速恢复工作状态的方法及电子装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2015185017A1 (en) | 2015-12-10 |
US20160154454A1 (en) | 2016-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10522207B2 (en) | Performance of additional refresh operations during self-refresh mode | |
CN102214152B (zh) | 存储器装置从自刷新状态的快速退出 | |
US10892001B2 (en) | Protocol for refresh between a memory controller and a memory device | |
CN110059048A (zh) | 基于检测传感器数据的阻抗补偿 | |
CN103810112A (zh) | 一种非易失性内存系统及其管理方法 | |
US10089250B2 (en) | State change in systems having devices coupled in a chained configuration | |
KR102151178B1 (ko) | 직렬 통신 장치 및 그 방법 | |
CN113383317B (zh) | 一种处理装置、方法及相关设备 | |
JP2008186462A (ja) | Sataインターフェースでのパワーセービング・モード制御方法 | |
CN105531681A (zh) | 存储装置、存储系统以及存储装置控制方法 | |
CN109144778A (zh) | 一种存储服务器系统及其备份方法、系统及可读存储介质 | |
CN104064213A (zh) | 存储器存取方法、存储器存取控制方法及存储器控制器 | |
US9299415B1 (en) | Method and apparatus for automatic transition of a volatile memory between low power states | |
WO2015158264A1 (zh) | 控制内存芯片的方法、芯片控制器和内存控制器 | |
CN1937075B (zh) | 数据传送操作完成检测电路和包含其的半导体存储器件 | |
CN103399839A (zh) | 媒介外围接口、电子装置及通信方法 | |
CN115079806B (zh) | 一种边缘服务器定时休眠控制方法、装置、设备和介质 | |
US11783885B2 (en) | Interactive memory self-refresh control | |
US10504578B2 (en) | Volatile memory device with automatic lower power state | |
CN114237096A (zh) | 唤醒芯片的方法、装置、电子设备和存储介质 | |
US20170090804A1 (en) | Efficient configuration of memory components | |
CN104700883A (zh) | 半导体器件 | |
CN100354814C (zh) | 存储器写入方法与控制装置 | |
CN111158588B (zh) | 一种双倍速率控制方法及系统 | |
KR102208637B1 (ko) | 휘발성 메모리 디바이스 및 그 셀프 리프레쉬 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160427 |
|
WD01 | Invention patent application deemed withdrawn after publication |