CN104412552A - N相极性输出引脚模式复用器 - Google Patents

Abstract

描述了促成数据传输，特别是电子装置内的两个设备之间的数据传输的系统、方法和设备。数据被选择性地以N相极性编码码元或差分驱动的连接器上的分组来传输。确定用于这两个设备之间的通信的想要的操作模式，选择编码器以驱动通信地耦合这两个设备的多个连接器，并且配置多个驱动器以接收来自编码器的编码数据并且驱动多个连接器。开关可将所选择的编码器的输出耦合到该多个驱动器。可使或迫使另一编码器的一个或多个输出进入高阻抗模式。

Description

N相极性输出引脚模式复用器

相关申请的交叉引用

本专利申请要求2012年6月29日提交的、且转让给本申请受让人并据此被明确援引纳入于此的题为“N-Phase Polarity Output Pin Mode Multiplexer(N相极性输出引脚模式复用器)”的临时申请No.61/666,197的优先权。

背景

领域

本公开一般涉及高速数据通信接口，更具体地，涉及对嵌入在蜂窝电话中的应用处理器的输入和输出引脚进行复用。

背景

移动设备(诸如蜂窝电话)的制造商可从各种来源(包括不同制造商)获得移动设备的各组件。例如，应用处理器和蜂窝电话可从第一制造商获得，而蜂窝电话的显示器可从第二制造商获得。此外，定义了用于将移动设备的某些组件互相连接起来的多个标准。例如，有多种类型的接口被定义为用于移动设备内的应用处理器和显示器之间的通信。一些显示器提供遵从由移动行业处理器接口联盟(MIPI)所规定的显示系统接口(DSI)的接口。其它显示器可使用其它种类的物理接口，这些物理接口可能比常规的DSI更高效。同一应用处理器被配置成与不止一种显示器接口联用将是经济的。

概述

本文所公开的各实施例提供了使应用处理器能够使用多个接口标准中的任意一个来与显示器通信的系统、方法和设备。根据本文所描述的某些方面，两个或更多个集成电路(IC)设备可共处于电子设备中并且通过一个或多个数据链路通信地耦合，所述数据链路可根据需要来配置以与多个接口标准中的一个兼容。

在本公开的一方面，一种数据传输方法包括确定将要用于无线移动终端中的两个设备之间的通信的物理接口的类型，选择编码器以生成与用于所述两个设备之间的通信的物理接口的类型相符的编码数据，以及配置多个驱动器以从所述编码器接收所述编码数据并且根据用于所述两个设备之间的通信的所述物理接口的类型来驱动通信地耦合所述两个设备的多个连接器。物理接口的类型可以是这两个设备中的至少一者所支持的多种物理接口类型中的一种。

在本公开的一个方面，该数据传输方法包括控制多个开关以将所选择的编码器的输出耦合到所述多个驱动器。

在本公开的一个方面，该多个连接器包括至少一些双向连接器。该编码器可在差分编码信号中提供编码数据。

在本公开的一个方面，配置所述多个驱动器以接收所述编码数据包括使另一和/或不同编码器的一个或多个输出进入高阻抗模式。该另一和/或不同编码器可包括N相编码器。

在本公开的一个方面，该编码器在使用第一对连接器的相位状态、第二对连接器的极性、以及对至少一个未被驱动的连接器的选择的组合来编码的码元序列中提供所述编码数据。第一对连接器可包括与第二对连接器相同的导线。可使差分编码器的一个或多个输出进入高阻抗模式。所述编码数据可与由所述两个设备中的一者所控制的相机或显示器有关。

在本公开的一方面，一种设备包括将第一IC设备与第二IC设备通信地耦合的多个连接器，用于生成与用于所述两个设备之间的通信的物理接口的类型相符的编码数据的装置，以及用于配置多个驱动器以从所述至少两个编码器中的一个接收所述编码数据并且根据用于所述两个设备之间的通信的所述物理接口的类型来驱动通信地耦合所述两个设备的多个连接器的装置。用于生成编码数据的装置可包括被配置成以不同方式编码数据的至少两个编码器。所述多个连接器可包括导线、迹线或其它导电连接器。

在本公开的一方面，一种设备包括将无线移动终端中的第一设备与第二设备通信地耦合的多个连接器，以及处理系统，其被配置成确定用于第一设备和第二设备之间的通信的操作模式，选择用于驱动所述多个连接器的编码器，以及配置多个驱动器来接收来自编码器的编码数据。所述多个驱动器可驱动所述多个连接器。

在本公开的一个方面，一种具有一条或多条指令的处理器可读存储介质，所述指令在由至少一个处理电路执行时使所述至少一个处理电路确定将要用于无线移动终端中的两个设备之间的通信的物理接口的类型，选择编码器以生成与用于所述两个设备之间的通信的物理接口的类型相符的编码数据；以及配置多个驱动器以从所述编码器接收所述编码数据并且根据用于所述两个设备之间的通信的所述物理接口的类型来驱动通信地耦合所述两个设备的多个连接器。物理接口的类型可以是这两个设备中的至少一者所支持的多种物理接口类型中的一种。

附图简述

图1描绘了在各IC设备之间使用数据链路的装置，该数据链路根据多个可用标准之一来选择性地工作。

图2解说了在各IC设备之间使用数据链路的装置的系统架构，该数据链路根据多个可用标准之一来选择性地工作。

图3解说了使用差分信令的数据链路的示例。

图4解说了一种N相极性数据编码器。

图5解说了N相极性编码接口中的信令。

图6解说了一种N相极性解码器。

图7解说了可选择性地使用N相极性编码或差分信令的装置的系统架构。

图8是用于选择性的N相极性编码的方法的流程图。

图9是解说使用N相极性数据编码的装置的硬件实现的示例的示图。

详细描述

现在参照附图描述各个方面。在以下描述中，出于解释目的阐述了众多具体细节以提供对一个或多个方面的透彻理解。然而，明显的是，没有这些具体细节也可实践此种(类)方面。

如本申请中所使用的，术语“组件”、“模块”、“系统”及类似术语旨在包括计算机相关实体，诸如但并不限于硬件、固件、硬件与软件的组合、软件、或执行中的软件。例如，组件可以是但不限于是，在处理器上运行的进程、处理器、对象、可执行件、执行的线程、程序和/或计算机。作为解说，在计算设备上运行的应用和该计算设备两者皆可以是组件。一个或多个组件可驻留在进程和/或执行的线程内，且组件可以本地化在一台计算机上和/或分布在两台或更多台计算机之间。另外，这些组件能从其上存储着各种数据结构的各种计算机可读介质来执行。这些组件可藉由本地和/或远程进程来通信，诸如根据具有一个或多个数据分组的信号来通信，这样的数据分组诸如是来自藉由该信号与本地系统、分布式系统中另一组件交互的、和/或跨诸如因特网之类的网络与其他系统交互的一个组件的数据。

此外，术语“或”旨在表示包含性“或”而非排他性“或”。也就是，除非另外指明或从上下文能清楚地看出，否则短语“X采用A或B”旨在表示任何自然的包含性排列。即，短语“X采用A或B”得到以下任何实例的满足：X采用A；X采用B；或X采用A和B两者。另外，本申请和所附权利要求书中所使用的冠词“一”和“某”一般应当被解释成表示“一个或多个”，除非另外声明或者可从上下文中清楚看出是指单数形式。

本发明的某些实施例可适用于被部署在电子组件之间的通信链路，这些电子组件可包括设备的子组件，诸如电话、移动计算设备、家电、汽车电子、航空电子系统等。图1描绘了在各IC设备之间使用数据链路的装置，该数据链路根据多个可用标准之一来选择性地工作。在一个示例中，装置100可包括无线通信设备，该无线通信设备通过RF收发机与无线电接入网络(RAN)、核心接入网、因特网和/或另一网络通信。装置100可包括可操作地耦合到处理电路102的通信收发机106。处理电路102可包括一个或多个IC设备，诸如专用IC(ASIC)108。ASIC 108可包括一个或多个处理设备、逻辑电路等等。处理电路102可包括和/或耦合到处理器可读存储112，该处理器可读存储112可维护可由处理电路102执行的指令和数据。处理电路102可由操作系统以及应用编程接口(API)110层中的一者或多者来控制，该API 110层支持并允许执行驻留在存储介质(诸如无线设备的存储器设备112)中的软件模块。存储器设备112可包括只读或随机存取存储器(RAM和ROM)、EEPROM、闪存卡、或可被用于处理系统和计算平台中的任意存储器设备。处理电路102可包括或访问本地数据库114，该本地数据库114可维护用于配置和操作装置100的工作参数和其它信息。本地数据库114可使用数据库模块、闪存存储器、磁介质、EEPROM、光学介质、磁带、软盘或硬盘等中的一者或多者来实现。处理电路也可以可操作地耦合至外部设备，诸如天线122、显示器124、操作者控件(诸如按钮128和按键板126以及其他组件)。

图2是解说装置的某些方面的框图200，该装置诸如是无线移动设备、移动电话、移动计算系统、无线电话、笔记本计算机、平板计算设备、媒体播放器、游戏设备等。装置200可包括通过通信链路220交换数据和控制信息的多个IC设备202和230。通信链路220可被用于连接彼此位置靠近或者物理上位于装置200的不同部分中的IC设备202和222。在一个示例中，通信链路220可被提供在携带IC设备202和230的芯片载体、基板或电路板上。在另一示例中，第一IC设备202可位于折叠式电话的键盘部分中，而第二IC设备230可位于折叠式电话的显示器部分中。在另一示例中，通信链路220的一部分可包括电缆或光学连接。

通信链路220可包括多个信道222、224和226。一个或多个信道226可以是双向的，并且可以工作在半双工和/或全双工模式下。一个或多个信道222和224可以是单向的。通信链路220可以是非对称的，由此在一个方向上提供较高带宽。在本文描述的一个示例中，第一通信信道222可被称为前向链路222，而第二通信信道224可被称为反向链路224。第一IC设备202可以被指定为主机系统或发射机，而第二IC设备230可以被指定为客户机系统或接收机，即便IC设备202和230都被配置成在通信链路222上发射和接收。在一个示例中，前向链路222可以在将数据从第一IC设备202传达到第二IC设备230时工作在较高数据速率下，而反向链路224可以在将数据从第二IC设备230传达到第一IC设备202时工作在较低数据速率下。

IC设备202和230可各自包括处理器或其它处理和/或计算电路或设备206、236。在一个示例中，第一IC设备202可执行装置200的核心功能，包括维护经由无线收发机204和天线214的无线通信，而第二IC设备230可支持管理或操作显示器控制器232的用户接口，并且可使用相机控制器234来控制相机或视频输入设备的操作。IC设备202和230中的一者或多者所支持的其它特征可包括键盘、语音识别组件以及其它输入或输出设备。显示器控制器232可包括支持显示器(诸如液晶显示器(LCD)面板、触摸屏显示器、指示器等)的电路和软件驱动器存储介质208和238可包括瞬态和/或非瞬态存储设备，其被适配成维护由相应处理器206和236和/或IC设备202和230的其它组件所使用的指令和数据。每个处理器206、236及其相应的存储介质208和238以及其它模块和电路之间的通信可分别由一个或多个总线212和242来促成。

反向链路224可以与前向链路222相同的方式操作，并且前向链路222和反向链路224可以能够以相当的速度或以不同的速度进行传送，其中速度可被表示为数据传输速率和/或时钟速率。取决于应用，前向和反向数据速率可以基本上相同或相差几个数量级。在一些应用中，单个双向链路226可支持第一IC设备202和第二IC设备230之间的通信。当例如前向和反向链路222和224共享相同的物理连接并且以半双工方式工作时，前向链路222和/或反向链路224可被配置成以双向模式工作。在一个示例中，通信链路220可被操作用于根据行业或其它标准在第一IC设备202和第二IC设备230之间传达控制、命令以及其它信息。

行业标准可以是因应用而异的。在一个示例中，MIPI标准定义物理层接口，该物理层接口包括应用处理器IC设备202和支持移动设备中的相机或显示器的IC设备230之间的同步接口规范(D-PHY)。该D-PHY规范管控遵从移动设备的MIPI规范的产品的操作特性。D-PHY接口可支持使用在移动设备内的组件202和230之间互连的灵活、低成本、高速的串行接口的数据传输。这些接口可包括提供相对低比特率以及慢边沿以避免电磁干扰(EMI)问题的互补金属氧化物半导体(CMOS)并行总线。

图3是解说使用差分信令的图2中描绘的通信链路220的某些方面的实现的示意图。差分信令涉及以在导线对310a、310b或310c上发送的两个互补信号来电力地传送信息，该导线对可被称为差分对。通过消除影响差分对中的两条线的共模干扰效应，使用差分对能够显著地降低EMI。在前向链路222上，可由主差分放大器304来驱动导线对310a。差分放大器304接收输入数据流302并且生成正和负版本的输入302，该正和负版本的输入302随后被提供给导线对310a。客户机侧的差分接收机306通过执行对导线对310a上携带的信号的比较来生成输出数据流308。

在反向链路224上，可由客户机侧差分放大器326来驱动一个或多个导线对310c。差分放大器326接收输入数据流328并且生成正和负版本的输入328，该正和负版本的输入随后被提供给导线对310c。主机上的差分接收机324通过执行对导线对310c上携带的信号的比较来生成输出数据流322。

在双向链路226中，主机和客户机可使用被配置成半双工模式的相同的导线对310b来传送和接收数据。替代地或补充地，双向总线可使用前向链路和反向链路驱动器304、326的组合以驱动多个导线对310a、310c来工作在全双工模式下。在所描绘的半双工双向实现中，发射机314和314'可避免同时驱动导线对310b，并且输出使能(OE)控制320a、320c可(分别)被用于迫使发射机314和314'进入高阻抗状态。通常，通过使用OE控制320b来迫使差分接收机316'进入高阻抗状态，差分接收机316'可避免在差分发射机314活跃时驱动输入/输出312。通常，通过使用OE控制320d来迫使差分接收机316进入高阻抗状态，差分接收机316可避免在差分发射机314'活跃时驱动输入/输出318。在一些情况下，当接口不活跃时，差分发射机314和314'以及差分接收机316和316'的输出可处于高阻抗状态。相应地，差分发射机314、314'以及差分接收机316和316'的OE控制320a、320c、320b以及320c可被彼此独立地操作。

每个差分放大器304、314、314'以及326可包括一对放大器，一个放大器在输入端处接收另一放大器的输入的逆。差分放大器304、314、314'以及326可接收单个输入，并且可包括内部反相器，用于生成反向输入以供一对放大器使用。差分放大器304、314、314'以及326还可用两个分开控制的放大器来构造，以使得它们各自的输出可被彼此独立地置于高阻抗模式。

根据本文所公开的某些方面，系统和装置可使用用于IC设备202和230之间的通信的多相数据编码和解码接口方法。多相编码器可驱动多个导体(即M个导体)。该M个导体通常包括三个或更多个导体，并且每个导体可指代一条线，当然该M个导体可包括电路板上或者半导体IC设备的导电层内的导电迹线。该M个导体可被分成多个传送组，每个组对待传送的数据块的一部分进行编码。N相编码方案被定义为其中数据比特被编码成在该M个导体上的相位变换和极性变化。在一个示例中，用于3导线系统的N相编码方案可包括三个相位状态和两个极性，从而提供6个状态和来自每个状态的5个可能的变换。可检测确定性的电压和/或电流变化并对其解码以从M个导体中提取数据。解码不依赖于独立的导体或导体对，并且可直接从该M个导体的相位和/或极性变换中推导出定时信息。N相极性数据传输可被应用于任何信令接口，诸如举例而言电气的、光学的以及射频(RF)接口。

图4是解说使用N相极性编码来实现图2中描绘的通信链路220的某些方面的示意图。通信链路220可包括具有多个信号导线的有线总线，其可被配置成在高速数字接口(诸如移动显示器数字接口(MDDI))中携带N相编码数据。信道222、224以及226中的一者或多者可使用N相极性编码。物理层驱动器210和240可被适配成对链路220上传送的N相极性编码数据进行编码和解码。N相极性编码的使用提供了高速数据传输，并且可消耗其它接口的功率的一半或更少，因为在N相极性编码数据链路220中更少的驱动器是活跃的。N相极性编码设备210和/或240能够对通信链路220上的每次变换编码多个比特。在一个示例中，3相和极性编码的组合可被用于支持宽视频图形阵列(WVGA)、每秒80帧的LCD驱动器IC而不需要帧缓冲器，其以810Mbps的速率递送像素数据以供显示器刷新。

在400处描绘的示例中，M导线、N相极性编码发射机被配置为M＝3以及N＝3。出于简化对本公开的某些方面的描述的目的而单独选择了该3导线、3相编码的示例。针对3导线、3相编码器所公开的原理和技术可被应用在M导线、N相编码器的其它配置中。

当使用N相极性编码时，连接器(诸如N线总线上的信号导线410a、410b和410c)可不被驱动、被驱动为正、或被驱动为负。不被驱动的信号导线410a、410b或410c可处于高阻抗状态。不被驱动的信号导线410a、410b或410c可被驱动或拉到处于被驱动的信号导线上提供的正和负电压电平之间的基本中间点的电压电平。不被驱动的信号导线410a、410b或410c可不具有流过它的电流。在示例400中，每个信号导线410a、410b和410c可以是使用驱动器408的三种状态(标记为+1、-1、或0)中的一种。在一个示例中，驱动器408可包括单位电平的电流模式驱动器。在另一示例中，驱动器408可在两个信号410a和410b上驱动相反极性电压，而第三信号410c处于高阻抗和/或被拉到接地。对于每个所传送的码元区间，至少一个信号处于不被驱动(0)状态，而正驱动(+1状态)的信号的数目等于负驱动(－1状态)的信号的数目，以使得流向接收机的电流和总是零。对于每个码元，至少一个信号导线410a、410b或410c的状态相对于之前传送区间中传送的码元发生了改变。

映射器402可接收16比特数据410，并且映射器402可将输入数据410映射成7个码元412，以用于通过信号导线410a、410b以及410c顺序地传送。M线、N相编码器406一次一码元414地接收由映射器生成的7个码元412，并且针对每个码元区间计算每个信号导线410a、410b以及410c的状态。可使用例如并行转串行转换器404来串行化该7个码元412。编码器406基于输入码元414以及信号导线410a、410b以及410c的先前状态来选择信号导线410a、410b以及410c的状态。

M线、N相编码的使用允许多个比特被编码成多个码元，其中每个码元的比特不是整数。在简单的4线系统示例中，有4种可用的2线组合(这2根导线可被同时驱动)以及被驱动的导线对上的2种可能的极性组合，从而产生6个可能状态。由于每个变换从当前状态发生，因此在每次变换时有6种状态中的5种状态可用。在每次变换时，要求至少一个导线的状态改变。有5种状态，则每个码元可编码log₂(5)≌2.32个比特。相应地，映射器可接受16比特的字并将其转换成7个码元，因为每码元携带2.32个比特的7个码元可编码16.24个比特。换句话说，编码五种状态的七个码元的组合具有5⁷(即78125)种排列。相应地，这7个码元可被用于编码16比特的2¹⁶(即65536)种排列。

图5基于循环状态图550解说了使用三相调制数据编码方案的信令500的示例。根据数据编码方案，3相信号可在两个方向上旋转并且可在三个导体410a、410b和410c上传送。由导体410a、410b、410c携带的三个信号包括3相信号并且被独立驱动，其中每个信号相对于其它两个信号呈120度的相位差。在任意时间点，3个导线中的每一个处于与其它2个导线不同的状态(由V+、V-和开路来表示)。该编码方案还以导体410a、410b和410c中被活跃地驱动到正和负电平的两个导体的极性的形式来编码信息。在508处指示了针对所描绘的状态序列的极性。

在3线实现中的任意时间，导体410a、410b、410c中的恰好两个携带信号，并且数据编码状态可以导体间的电压差或电流流动的形式来定义。如状态图550中所示出的，用例如一个方向上的从状态A到B、B到C以及C到A的信号流来定义三个相位状态(分别对应于状态A、B和C)。随后根据状态图550定义这三种状态之间的变换以确保循环状态变换。在一个实施例中，状态变换中的顺时针旋转(A到B)到(B到C)、(B到C)到(C到A)以及(C到A)到(A到B)可被用于传送逻辑1，而状态变换中的逆时针旋转(B到C)到(A到B)、(A到B)到(C到A)以及(C到A)到(B到C)可被用于传送逻辑0。还注意到，在任意时间，状态(A到B)、(B到C)以及(C到A)中只有一个可以为真。相应地，可通过控制信号是顺时针还是逆时针“旋转”来在每次变换处对比特进行编码。在一个示例中，旋转的方向可基于3个导线中的哪一个在变换后没有被驱动来确定。

信息还可以被驱动的信号导线410a、410b和410c的极性或者两个信号导线410a、410b、410c之间的电流方向的形式来编码。信号502、504和506解说了在每个相位状态处分别施加于导体410a、410b、410c的电压电平。在任意时间，第一导体被耦合到正电压(例如+V)，第二导体被耦合到负电压(例如－V)，而剩下的第三导体为开路。如此，可通过第一和第二导体之间的电流流动或第一和第二导体的电压极性来确定一种极性编码状态。在一些实施例中，可在每个相位变换处编码两个比特的数据。解码器可确定旋转以获得第一个比特，而第二个比特可基于极性来确定。已确定了旋转方向的解码器可确定当前相位状态和施加在两个活跃连接器502、504和/或506之间的电压的极性，或者流过两个活跃导体502、504和/或506的电流的方向。

如本文所公开的，一个比特的数据可以旋转的形式编码，或者以3线、3相编码系统中的相位变化的形式编码，而附加比特可以两个被驱动的导线的极性的形式来编码。某些实施例通过允许从当前状态变换到可能状态中的任意一种状态来在3线、3相编码系统的每次转换中编码不止两个比特。假定有3个旋转相位以及每个相位有两种极性，则定义出6种状态，使得从任何当前状态有5种状态可用。相应地，可以有每码元(变换)log₂(5)≌2.32个比特，并且映射器可接受16比特的字并将其转换成7个码元。

N相数据传输可使用被提供在通信介质(诸如总线)中的不止三个导线。使用可被同时驱动的附加信号导线提供了更多状态和极性的组合，并且允许在状态间的每次转换处编码更多比特的数据。这可显著地改善系统的吞吐量，并且相对于使用多个差分对来传送数据比特的方法降低了功耗，同时提供了增加的带宽。

在一个示例中，编码器可使用6个导线来传送码元，其中对于每个状态，驱动2对导线。6个导线可被标记为A到F，以使得在一个状态下，导线A和F被驱动为正，导线B和E被驱动为负，而C和D未被驱动(或不携带电流)。对于6个导线，可以有：

$C\left(\mathrm{6,4}\right)=\frac{6!}{(6-4)!\·4!}=15$

个可能的被活跃驱动的导线组合，其中对于每个相位状态，有：

$C\left(\mathrm{4,2}\right)=\frac{4!}{(4-2)!\·2!}=6$

个不同的极性组合。

15个不同的被活跃驱动的导线组合可包括：

在4个被驱动的导线中，可能是两个导线被驱动为正(而另两个必须被驱动为负)的组合。极性的组合可包括：

++--+--++-+--+-+-++---++

相应地，不同状态的总数可被计算为15 x 6＝90个。为了确保各码元之间的变换，从任意当前状态有89个状态可用，并且可被编码在每个码元中的比特的数目可被计算为：每码元log₂(89)≡6.47个比特。在这一示例中，给定5 x6.47＝32.35个比特，映射器可将32比特的字编码成5个码元。

针对任意大小的总线可被驱动的导线的组合的数目的总方程是总线中导线的数目和同时被驱动的导线的数目的函数：

$C(N_{\mathrm{wires}},N_{\mathrm{driven}})=\frac{N_{\mathrm{wires}}!}{(N_{\mathrm{wires}}-N_{\mathrm{driven}})!\·N_{\mathrm{driven}}!}$

被驱动的导线的极性的组合的数目的方程为：

$C(N_{\mathrm{driven}},\frac{N_{\mathrm{driven}}}{2})=\frac{N_{\mathrm{driven}}!}{{(\left(\frac{N_{\mathrm{driven}}}{2}\right)!)}^2}$

每码元的比特数目为：

${\log }_2(C(N_{\mathrm{wires}},N_{\mathrm{driven}})\·C(N_{\mathrm{driven}},\frac{N_{\mathrm{driven}}}{2})-1)$

图6解说了3相PHY中的接收机的示例600。比较器602和解码器604被配置成提供对三条传输线612a、612b和612c中的每一条传输线的状态以及三条传输线的状态与前一码元周期中传送的状态相比的变化的数字表示。串行到并行转换器606组合7个连续状态以生成一组7个码元，供解映射器608处理以获得可被缓冲在FIFO 610中的16比特数据。

根据本文所公开的某些方面，多个三态放大器可被控制以生成由差分编码器、N相极性编码器、或将信息以导线或连接器的形式编码的另一编码器所定义的一组输出状态，这一组输出状态能够推定所描述的三种状态中的一种。

再次参照图4，通信链路220可包括高速数字接口，该高速数字接口可被配置成支持差分编码方案和N相极性编码两者。物理层驱动器210和240可包括N相极性编码器和解码器(它们可根据接口上的变换来编码多个比特)以及驱动连接器410a、410b和410c的线驱动器。线驱动器可被构造成具有放大器，该放大器生成可具有正或负电压的活跃输出或者高阻抗输出，通过该高阻抗输出，连接器410a、410b和410c处于未定义状态或者由外部电组件定义的状态。相应地，输出驱动器408可接收包括数据和输出控制(高阻抗模式控制)的一对信号416。就这一点而言，被用于N相极性编码和差分编码的三态放大器能够生成相同或相似的三种输出状态。当被用于差分编码时，差分线驱动器306、316、316'或324中的三态放大器对可接收相同的输入信号和相同的输出控制信号，而N相极性编码线驱动器408接收不同的输入和输出控制信号。相应地，N相极性编码线驱动器408可通过逻辑和/或开关来控制以作为差分线驱动器306、316、316'以及324工作。

某些实施例提供可配置的接口，其可选择性地激活期望数目的导线来传达数据，和/或重新配置M线、N相极性编码接口以用作为差分接口。图7解说了其中移动平台700使用引脚复用来重新配置接口的示例。在该示例中，显示器处理器702生成用于显示器设备124的显示数据(参见图1)。显示器处理器702可以与例如处理电路206集成。可使用MIPI标准DSI或本文描述的N相极性MDDI接口、通过通信链路220来将数据传送给设备230，该设备230包括显示器控制器232。图7示出了一个示例配置，其中开关元件726在3个差分驱动器714的输出和两个3相、3线编码器的输出之间进行选择以驱动6个输出引脚728。可定义其它元件组合和配置。此外，开关元件724可包括开关矩阵，该开关矩阵允许输出引脚728被映射到任意差分驱动器714的任意输出或任意M线、N相编码器的任意输出。

当配置MIPI DSI接口时，来自显示器处理器702的显示像素数据被提供给MIPI DSI链路控制器704，该MIPI DSI链路控制器704将显示像素数据格式化成要通过高速串行接口728发送到显示器的分组(通常经由设备230和/或显示器控制器232)。像素数据和控制信息两者均可通过这一链路728来传送。可提供用于从显示器124读取状态或接收其它信息的反向链路。

数字核心逻辑电路系统720中的MIPI DSI链路控制器704生成的数据分组可被提供给MIPI DPHY前置驱动器706，该MIPI DPHY前置驱动器706可被实现在输入/输出部分(焊盘环)724中。数据分组可通过差分驱动器714和/或电子开关复用器726提供给一组输出驱动器718。差分驱动器714可被启用，而N相驱动器716被禁用。在一个示例中，当N相驱动器716被迫使或以其它方式被置于高阻抗输出模式时，N相驱动器716可被禁用。在另一示例中，开关复用器726可在差分驱动器714和N相驱动器716之间进行选择以提供线驱动器718的输入。

当需要N相极性编码时，开关726(开关复用器726)可被操作以选择N相驱动器716的输出作为输出驱动器718的输入。附加地或替代地，N相驱动器716可被启用，而差分驱动器714被禁用。在这一配置中，由MIPI DSI链路控制器704生成的数据分组可使用N相极性编码器710来编码并被提供给N相极性前置驱动器712。

被用于对数据进行格式化的编码器可对线驱动器718中的一者或多者是否处于高阻抗模式作出判断。在一个示例中，当接口被驱动在差分编码模式中时，线驱动器718的输出控制(高阻抗控制)可由MIPI DPHY前置驱动器706来控制。在另一示例中，当接口被驱动在N相极性编码模式中时，线驱动器718的输出控制可由N相极性前置驱动器712来控制。

根据本文所描述的某些方面，类似于MIPI DSI分组的数据分组通过N相极性链路来发送。一些分组可能需要被重新格式化以正确地利用N相极性链路上的码元编组。例如，MIPI DSI可以是面向字节的，而N相极性链路可每次传输16比特的字，并且可向奇数长度的分组添加一个字节。针对N相极性的链路同步也可能略微不同。

M线N相链路控制器708可将输入数据字提供给数据作为映射器402(参见图4)的输入，该映射器402将输入字映射成要通过总线发送的一系列码元。映射器402可被实现在编码元件710中。映射器402的一个目的是基于输入数据字来计算一组码元的值。如果每码元的比特数目不是整数，这可能是特别有用的。在结合图4描述的简单示例中，采用了3线系统，其中在假定一个导线未被驱动的情况下，存在要被同时驱动的2个导线的3种可能组合。对于可被驱动的每个导线对还存在2种可能的极性组合，由此产生6种可能状态。由于在任意两个码元之间需要变换，因此6个状态中的5个状态是可用的。对于5种状态，则存在每码元log₂(5)≌2.32个比特。映射器可接受16比特的字并将其转换成7个码元。

N相极性适配链路控制器708所生成的数据分组可被提供给N相极性编码器710以将各组链路数据(例如，16比特或32比特的字)编码成码元组，并且一次一个码元地输出到N相极性前置驱动器712。在一个示例中，N相极性适配链路控制器708可实现在数字核心逻辑720中，而N相极性编码器710可被实现在焊盘环724中。前置驱动器712可将收到的输入信号放大到足以驱动缓冲器716和/或输出驱动器718的电平。

开关复用器726可选择将MIPI DPHY前置驱动器706输出或N相极性前置驱动器712输出中的任意一个提供给输出驱动器718。开关复用器726可传送具有远低于输出驱动器718的输出的电压或电流电平的信号。相应地，来自MIPI DPHY前置驱动器706输出或N相极性前置驱动器712的输出信号可被容易地接通在IC设备(诸如设备302)上。在一些情况下，可使用开关复用器726或相关的开关设备来开关确定一个或多个输出驱动器是否应当处于高阻抗状态的控制信号。

当系统上电时，开关复用器726的模式选择730状态可以被置为默认或预先配置的选择。通常，这一状态仅需要被配置一次，因为显示器124可被永久地或半永久地附连到处理电路102(参见图1)。因此，开关复用器可在制造期间被配置，并且该设置不需要在系统的正常操作期间被改变。开关复用器726可由处理器206或236通过一个或多个配置寄存器(该寄存器可以是非易失性的)来寻址。用于对开关复用器进行编程的代码可被存储在存储112中。使用开关复用器726来开关低电平信号准许同一应用处理器被用于不止一个接口，而不需要重复I/O焊盘或引脚。相同的I/O焊盘或引脚728可因此被用于不止一个接口，其中对于每个系统只需要执行一次对开关复用器的编程。

图8是解说根据本发明的某些方面的编码系统的流程图。方法可由一个或多个IC设备202和230来执行。在步骤802，该一个或多个IC设备202可确定要用于无线移动终端中的两个设备之间的通信的物理接口的类型。物理接口的类型可以是这两个设备中的至少一者所支持的多种物理接口类型中的一种。这两个设备中的一者或多者可包括例如N相编码器和差分编码器。

在步骤804，该一个或多个IC设备202可选择编码器以生成与用于这两个设备之间的通信的物理接口的类型相符的编码数据。该数据可通过具有通信地耦合这两个设备的多个连接器的总线来传达。该多个连接器可包括至少一些双向连接器。该连接器可包括电或光学连接器。

根据本文所描述的某些方面，编码器可提供差分编码信号形式的编码数据。配置该多个驱动器以接收该编码数据可包括使另一编码器的一个或多个输出进入高阻抗模式。该另一编码器可包括N相编码器。

根据本文所描述的某些方面，所选择的编码器提供使用第一对连接器的相位状态、第二对连接器的极性、以及对至少一个未被驱动的连接器的选择的组合来编码的码元序列形式的编码数据。第一对连接器可包括与第二对连接器相同的导线或至少一个不同导线。配置该多个驱动器以接收该编码数据可包括使差分编码器的一个或多个输出进入高阻抗模式。

在步骤806，一个或多个IC设备202可配置多个驱动器以接收来自编码器的编码数据并且根据用于这两个设备之间的通信的物理接口的类型来驱动通信地耦合这两个设备的多个连接器。可通过控制多个开关来将该编码器的输出耦合到该多个驱动器来配置该多个驱动器。

在本公开的一个方面，编码数据可与由这两个IC设备中的一者所控制的相机或显示器有关。

图9是解说采用处理电路902的装置的硬件实现的简化示例的示图900。处理电路902可用由总线920一般化地表示的总线架构来实现。取决于处理电路902的具体应用和整体设计约束，总线920可包括任何数目的互连总线和桥接器。总线920将包括一个或多个处理器和/或硬件模块(由处理器916、模块或电路904、906和908、多个不同编码器910、可被配置成驱动连接器或导线914的线驱动器以及计算机可读存储介质918表示)的各种电路链接在一起。总线920还可链接各种其它电路，诸如定时源、外围设备、稳压器和功率管理电路，这些电路在本领域中是众所周知的，且因此将不再进一步描述。

处理器916负责一般性处理，包括执行存储在计算机可读存储介质916上的软件。该软件在由处理器916执行时使处理电路902执行上文针对任何特定设备描述的各种功能。计算机可读存储介质918还可被用于存储由处理器916在执行软件时操纵的数据。处理电路902进一步包括模块904、906和908中的至少一个模块。各模块可以是在处理器916中运行的软件模块、驻留/存储在计算机可读存储介质918中的软件模块、耦合至处理器916的一个或多个硬件模块、或其某种组合。

在一种配置中，用于无线通信的设备900包括用于确定用于两个IC设备之间的通信的操作模式的装置904，用于选择编码器910之一来提供用于在多个连接器914上传送的编码数据的装置906，以及用于配置多个驱动器912以接收来自编码器910的编码数据并且驱动连接器和/或导线914的装置908。前述装置可以是设备900的前述模块和/或设备902的配置成执行由前述装置所述的功能的处理电路902中的一者或多者。例如，前述装置可以使用处理器206或236、物理层驱动器210或240以及存储介质208和238的某个组合来实现。

应理解，所公开的过程中各步骤的具体次序或层次是示例性办法的解说。应理解，基于设计偏好，可以重新编排这些过程中各步骤的具体次序或层次。所附方法权利要求以样本次序呈现各种步骤的要素，且并不意味着被限定于所呈现的具体次序或层次。

提供之前的描述是为了使本领域任何技术人员均能够实践本文中所描述的各种方面。对这些方面的各种改动将容易为本领域技术人员所明白，并且在本文中所定义的普适原理可被应用于其他方面。因此，权利要求并非旨在被限定于本文中所示出的方面，而是应被授予与语言上的权利要求相一致的全部范围，其中对要素的单数形式的引述除非特别声明，否则并非旨在表示“有且仅有一个”，而是“一个或多个”。除非特别另外声明，否则术语“一些”指的是一个或更多个。本公开通篇描述的各种方面的要素为本领域普通技术人员当前或今后所知的所有结构上和功能上的等效方案通过引述被明确纳入于此，且旨在被权利要求所涵盖。此外，本文中所公开的任何内容都并非旨在贡献给公众，无论这样的公开是否在权利要求书中被显式地叙述。没有任何权利要求元素应被解释为装置加功能，除非该元素是使用短语“用于...的装置”来明确叙述的。

Claims (40)

1.一种运行在终端中的两个设备中的至少一者上的数据传输方法，其特征在于，所述方法包括：

确定将用于所述两个设备之间的通信的物理接口的类型，其中所述物理接口的类型是由所述两个设备中的至少一者所支持的多种物理接口类型中的一种；

选择编码器以生成与用于所述两个设备之间的通信的所述物理接口的类型相符的编码数据；以及

配置多个驱动器以从所述编码器接收所述编码数据并且根据用于所述两个设备之间的通信的所述物理接口的类型来驱动通信地耦合所述两个设备的多个连接器。

2.如权利要求1所述的方法，其特征在于，还包括控制多个开关以将所述编码器的输出耦合到所述多个驱动器。

3.如权利要求1所述的方法，其特征在于，所述多个连接器包括至少一些双向连接器。

4.如权利要求1所述的方法，其特征在于，所述编码器以差分编码信号形式来提供所述编码数据。

5.如权利要求4所述的方法，其特征在于，配置所述多个驱动器以接收所述编码数据包括使另一不同编码器的一个或多个输出进入高阻抗模式。

6.如权利要求5所述的方法，其特征在于，所述另一不同编码器包括N相编码器。

7.如权利要求1所述的方法，其特征在于，所述编码器以使用第一对所述连接器的相位状态、第二对所述连接器的极性、以及对至少一个未被驱动的连接器的选择来编码的码元序列的形式提供所述编码数据。

8.如权利要求7所述的方法，其特征在于，所述第一对所述连接器包括与所述第二对所述连接器相同的连接器。

9.如权利要求7所述的方法，其特征在于，配置所述多个驱动器以接收所述编码数据包括使差分编码器的一个或多个输出进入高阻抗模式。

10.如权利要求1所述的方法，其特征在于，所述编码数据与由所述两个IC设备中的一者所控制的相机或显示器有关。

11.一种设备，包括：

将第一集成电路(IC)设备与第二IC设备通信地耦合的多个连接器；

用于确定将用于终端中的两个设备之间的通信的物理接口的类型的装置，其中所述物理接口的类型是由所述两个设备中的至少一者所支持的多种物理接口类型中的一种；

用于生成与用于所述两个设备之间的通信的所述物理接口的类型相符的编码数据的装置，其中所述用于生成编码数据的装置包括被配置成以不同方式编码数据的至少两个编码器；以及

用于配置多个驱动器以从所述至少两个编码器中的一个编码器接收所述编码数据并且根据用于所述两个设备之间的通信的所述物理接口的类型来驱动通信地耦合所述两个设备的多个连接器的装置。

12.如权利要求11所述的设备，其特征在于，所述用于配置多个驱动器的装置包括多个开关，所述多个开关选择性地将所述至少两个编码器中的所述一个编码器的输出连接到所述多个驱动器。

13.如权利要求11所述的设备，其特征在于，所述多个连接器包括至少一些双向连接器。

14.如权利要求11所述的设备，其特征在于，所述至少两个编码器中的所述一个编码器被配置成以差分编码信号形式来提供所述编码数据。

15.如权利要求14所述的设备，其特征在于，所述用于配置多个驱动器的装置被配置成使所述至少两个编码器中的另一个不同编码器的一个或多个输出进入高阻抗模式。

16.如权利要求15所述的设备，其特征在于，所述至少两个编码器包括N相编码器。

17.如权利要求11所述的设备，其特征在于，所述至少两个编码器中的所述一个编码器被适配成以使用第一对所述连接器的相位状态、第二对所述连接器的极性、以及对至少一个未被驱动的连接器的选择来编码的码元序列的形式提供所述编码数据。

18.如权利要求17所述的设备，其特征在于，所述第一对所述连接器包括与所述第二对所述连接器相同的连接器。

19.如权利要求17所述的设备，其特征在于，用于配置所述多个驱动器的装置被配置成使差分编码器的一个或多个输出进入高阻抗模式。

20.如权利要求11所述的设备，其特征在于，所述编码数据与由所述两个IC设备中的一者所控制的相机或显示器有关。

21.一种设备，包括：

通信地耦合终端中的两个设备的多个连接器；以及

处理电路，其被配置成

确定将用于所述两个设备之间的通信的物理接口的类型，其中所述物理接口的类型是由所述两个设备中的至少一者所支持的多种物理接口类型中的一种；

选择编码器以生成与用于所述两个设备之间的通信的物理接口的类型相符的编码数据；以及

配置多个驱动器以从所述编码器接收所述编码数据并且根据用于所述两个设备之间的通信的所述物理接口的类型来驱动通信地耦合所述两个设备的多个连接器。

22.如权利要求21所述的设备，其特征在于，所述处理电路被配置成控制多个开关以将所述编码器的输出耦合到所述多个驱动器。

23.如权利要求21所述的设备，其特征在于，所述多个连接器包括至少一些双向连接器。

24.如权利要求21所述的设备，其特征在于，所述编码器以差分编码信号形式来提供所述编码数据。

25.如权利要求24所述的设备，其特征在于，配置所述多个驱动器以接收所述编码数据包括使另一不同编码器的一个或多个输出进入高阻抗模式。

26.如权利要求25所述的设备，其特征在于，所述另一不同编码器包括N相编码器。

27.如权利要求21所述的设备，其特征在于，所述编码器以使用第一对所述连接器的相位状态、第二对所述连接器的极性、以及对至少一个未被驱动的连接器的选择来编码的码元序列的形式提供所述编码数据。

28.如权利要求27所述的设备，其特征在于，所述第一对所述连接器包括与所述第二对所述连接器相同的连接器。

29.如权利要求27所述的设备，其特征在于，配置所述多个驱动器以接收所述编码数据包括使差分编码器的一个或多个输出进入高阻抗模式。

30.如权利要求21所述的设备，其特征在于，所述编码数据与由所述两个IC设备中的一者所控制的相机或显示器有关。

31.一种具有一条或多条指令的处理器可读存储介质，所述指令在由至少一个处理电路执行时使所述至少一个处理电路：

确定将用于终端中的两个设备之间的通信的物理接口的类型，其中所述物理接口的类型是由所述两个设备中的至少一者所支持的多种物理接口类型中的一种；

选择编码器以生成与用于所述两个设备之间的通信的物理接口的类型相符的编码数据；以及

配置多个驱动器以从所述编码器接收所述编码数据并且根据用于所述两个设备之间的通信的所述物理接口的类型来驱动通信地耦合所述两个设备的多个导线。

32.如权利要求31所述的处理器可读存储介质，其特征在于，一个或多个指令使所述至少一个处理电路将所述编码器的输出耦合到所述多个驱动器。

33.如权利要求31所述的处理器可读存储介质，其特征在于，所述多个导线包括至少一些双向导线。

34.如权利要求31所述的处理器可读存储介质，其特征在于，所述编码器以差分编码信号形式来提供所述编码数据。

35.如权利要求34所述的处理器可读存储介质，其特征在于，一条或多条指令在由至少一个处理电路执行时使所述至少一个处理电路迫使另一不同编码器的一个或多个输出进入高阻抗模式。

36.如权利要求35所述的处理器可读存储介质，其特征在于，所述另一不同编码器包括N相编码器。

37.如权利要求31所述的处理器可读存储介质，其特征在于，所述编码器以使用第一对所述导线的相位状态、第二对所述导线的极性、以及对至少一个未被驱动的导线的选择来编码的码元序列的形式提供所述编码数据。

38.如权利要求37所述的处理器可读存储介质，其特征在于，所述第一对所述导线包括与所述第二对所述导线相同的导线。

39.如权利要求37所述的处理器可读存储介质，其特征在于，一条或多条指令在由至少一个处理电路执行时使所述至少一个处理电路迫使差分编码器的一个或多个输出进入高阻抗模式。

40.如权利要求31所述的处理器可读存储介质，其特征在于，所述编码数据与由所述两个IC设备中的一者所控制的相机或显示器有关。