JP2015527797A - Ｎ相極性出力ピンモードマルチプレクサ - Google Patents

Ｎ相極性出力ピンモードマルチプレクサ Download PDF

Info

Publication number
JP2015527797A
JP2015527797A JP2015520603A JP2015520603A JP2015527797A JP 2015527797 A JP2015527797 A JP 2015527797A JP 2015520603 A JP2015520603 A JP 2015520603A JP 2015520603 A JP2015520603 A JP 2015520603A JP 2015527797 A JP2015527797 A JP 2015527797A
Authority
JP
Japan
Prior art keywords
devices
encoder
connectors
encoded data
drivers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015520603A
Other languages
English (en)
Other versions
JP2015527797A5 (ja
JP6325537B2 (ja
Inventor
ジョージ・アラン・ウィリー
グレン・ディー・ラスキン
チュルキュ・リー
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2015527797A publication Critical patent/JP2015527797A/ja
Publication of JP2015527797A5 publication Critical patent/JP2015527797A5/ja
Application granted granted Critical
Publication of JP6325537B2 publication Critical patent/JP6325537B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

特に、電子装置内の2つのデバイス間のデータの送信を容易にするシステム、方法および装置を説明する。データは、N相極性符号化シンボルとして、または差動駆動されるコネクタ上のパケットとして選択的に送信される。2つのデバイス間で通信するための所望の動作モードが決定され、エンコーダが、2つのデバイスを通信可能に結合する複数のコネクタを駆動するために選択され、複数のドライバが、エンコーダから符号化データ受信し、複数のコネクタを駆動するように構成される。スイッチが、選択されたエンコーダの出力を複数のドライバに結合し得る。別のエンコーダの1つまたは複数の出力が、高インピーダンスモードに入るように誘起または強制されることがある。

Description

関連出願の相互参照
本特許出願は、本出願の譲受人に譲渡され、参照により本明細書に明確に組み込まれる、2012年6月29日に出願された「N-Phase Polarity Output Pin Mode Multiplexer」と題する米国仮出願第61/666,197号の優先権を主張する。
本開示は、一般に、高速データ通信インターフェースに関し、より詳細には、セルラー電話内に埋め込まれたアプリケーションプロセッサの入出力ピンの多重化に関する。
セルラー電話など、モバイルデバイスの製造業者は、モバイルデバイスのコンポーネントを、異なる製造業者を含む様々なソースから取得し得る。たとえば、アプリケーションプロセッサおよびセルラー電話が第1の製造業者から取得され、一方、セルラー電話のディスプレイが第2の製造業者から取得されることがある。その上、モバイルデバイスのいくつかのコンポーネントを相互接続するために、マルチスタンダードが規定されている。たとえば、モバイルデバイス内のアプリケーションプロセッサとディスプレイとの間の通信のために規定された複数のタイプのインターフェースが存在する。いくつかのディスプレイは、モバイル業界プロセッサインターフェースアライアンス(MIPI)によって指定されたディスプレイシステムインターフェース(DSI)に準拠するインターフェースを提供する。他のディスプレイは、従来のDSIより効率的であり得る他の種類の物理インターフェースを利用し得る。同じアプリケーションプロセッサが2つ以上のディスプレイインターフェースを用いて使用するように構成されることが、経済的であろう。
本明細書で開示する実施形態は、アプリケーションプロセッサが複数のインターフェース規格のうちのいずれかを使用してディスプレイと通信することを可能にするシステム、方法および装置を提供する。本明細書で説明するいくつかの態様によれば、2つ以上の集積回路(IC)デバイスが電子装置内にコロケートされ得、必要に応じて複数のインターフェース規格のうちの1つと互換性を持つように構成され得る1つまたは複数のデータリンクを介して通信可能に結合され得る。
本開示の一態様では、データ転送方法は、ワイヤレスモバイル端末内の2つのデバイス間で通信するために使用されるべき物理インターフェースのタイプを決定するステップと、2つのデバイス間で通信するために使用されるべき物理インターフェースのタイプに整合する符号化データを生成するためのエンコーダを選択するステップと、エンコーダから符号化データを受信することと2つのデバイス間で通信するために使用されるべき物理インターフェースのタイプに従って2つのデバイスを通信可能に結合する複数のコネクタを駆動することとを複数のドライバに行わせるように構成するステップとを含む。物理インターフェースのタイプは、2つのデバイスのうちの少なくとも1つによってサポートされる物理インターフェースの複数のタイプのうちの1つであり得る。
本開示の一態様では、データ転送方法は、選択されたエンコーダの出力を複数のドライバに結合するために複数のスイッチを制御するステップを含む。
本開示の一態様では、複数のコネクタは、少なくともいくつかの双方向コネクタを備える。エンコーダは、符号化データを差動符号化された信号で供給し得る。
本開示の一態様では、符号化データを受信するために複数のドライバを構成するステップは、別のおよび/または異なるエンコーダの1つまたは複数の出力を高インピーダンスモードに入らせるステップを含む。他のおよび/または異なるエンコーダは、N相エンコーダを備え得る。
本開示の一態様では、エンコーダは、符号化データを、コネクタの第1のペアの位相状態と、コネクタの第2のペアの極性と、少なくとも1つの非駆動コネクタの選択との組合せを使用して符号化されたシンボルのシーケンスで供給する。コネクタの第1のペアは、コネクタの第2のペアと同じワイヤを備え得る。異なるエンコーダの1つまたは複数の出力が、高インピーダンスモードに入らされることがある。符号化データは、2つのデバイスのうちの1つによって制御されるカメラまたはディスプレイに関連することがある。
本開示の一態様では、装置は、第1のICデバイスを第2のICデバイスに通信可能に結合する複数のコネクタと、2つのデバイス間で通信するために使用されるべき物理インターフェースのタイプに整合する符号化データを生成するための手段と、少なくとも2つのエンコーダのうちの1つから符号化データを受信することと2つのデバイス間で通信するために使用されるべき物理インターフェースのタイプに従って2つのデバイスを通信可能に結合する複数のコネクタを駆動することとを複数のドライバに行わせるように構成するための手段とを含む。符号化データを生成するための手段は、データを異なる様式で符号化するように構成された少なくとも2つのエンコーダを含み得る。複数のコネクタは、ワイヤ、トレース、または他の電気伝導性コネクタを備え得る。
本開示の一態様では、装置は、ワイヤレスモバイル端末内で第1のデバイスを第2のデバイスに通信可能に結合する複数のコネクタと、第1のデバイスと第2のデバイスとの間で通信するための動作モードを決定し、複数のコネクタを駆動するためのエンコーダを選択し、エンコーダから符号化データを受信するために複数のドライバを構成するように構成された処理システムとを備える。複数のドライバは、複数のコネクタを駆動し得る。
本開示の一態様では、プロセッサ可読記憶媒体は1つまたは複数の命令を有し、1つまたは複数の命令は、少なくとも1つの処理回路によって実行されると、ワイヤレスモバイル端末内の2つのデバイス間で通信するために使用されるべき物理インターフェースのタイプを決定することと、2つのデバイス間で通信するために使用されるべき物理インターフェースのタイプに整合する符号化データを生成するためのエンコーダを選択することと、エンコーダから符号化データを受信して、2つのデバイス間で通信するために使用されるべき物理インターフェースのタイプに従って2つのデバイスを通信可能に結合する複数のコネクタを駆動するように複数のドライバを構成することとを、少なくとも1つの処理回路に行わせる。物理インターフェースのタイプは、2つのデバイスのうちの少なくとも1つによってサポートされる物理インターフェースの複数のタイプのうちの1つであり得る。
複数の利用可能な規格のうちの1つに従って選択的に動作するICデバイス間のデータリンクを使用する装置の図である。 複数の利用可能な規格のうちの1つに従って選択的に動作するICデバイス間のデータリンクを使用する装置のシステム構成を示す図である。 差動シグナリングを使用するデータリンクの一例を示す図である。 N相極性データエンコーダを示す図である。 N相極性符号化インターフェースにおけるシグナリングを示す図である。 N相極性デコーダを示す図である。 N相極性符号化または差動シグナリングを選択的に使用し得る装置のシステム構成を示す図である。 選択的N相極性符号化のための方法のフローチャートである。 N相極性データ符号化を使用する装置のためのハードウェア実装の一例を示す図である。
次に、図面を参照しながら様々な態様について説明する。以下の記述では、説明の目的で、1つまたは複数の態様の完全な理解を与えるために、多数の具体的な詳細が記載される。しかしながら、そのような態様をこれらの具体的な詳細なしに実践できることは明白であり得る。
本出願で使用される場合、「構成要素」、「モジュール」、「システム」などの用語は、限定はしないが、ハードウェア、ファームウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアなど、コンピュータ関連のエンティティを含むものとする。たとえば構成要素は、プロセッサ上で作動しているプロセス、プロセッサ、オブジェクト、実行可能、実行スレッド、プログラムおよび/またはコンピュータであってよいが、これらであることに限定されない。例として、コンピューティングデバイス上で実行されるアプリケーションと、そのコンピューティングデバイスの両方が、構成要素であり得る。1つまたは複数の構成要素が、プロセスおよび/または実行スレッド内に常駐することができ、1つの構成要素が、1つのコンピュータ上に局在化され、および/または2つ以上のコンピュータ間に分散され得る。さらに、これらの構成要素は、様々なデータ構造を記憶している様々なコンピュータ可読媒体から実行することができる。これらの構成要素は、信号によって、ローカルシステム、分散システム内の別の構成要素と対話し、かつ/またはインターネットなどのネットワークを介して他のシステムと対話する1つの構成要素からのデータのような1つまたは複数のデータパケットを有する信号に従うことなどによって、ローカルプロセスおよび/またはリモートプロセスによって通信し得る。
その上、「または」という用語は、排他的な「または」ではなく、包括的な「または」を意味するものとする。すなわち、別段の規定がない限り、または文脈から明白でない限り、「XはAまたはBを使用する」という句は、自然な包括的置換のいずれかを意味するものとする。すなわち、「XはAまたはBを使用する」という語句は、以下の例のいずれかによって満足される。XはAを使用する。XはBを使用する。XはAとBの両方を使用する。さらに、本出願および添付の特許請求の範囲で使用する冠詞「a」および「an」は、別段の規定がない限り、または単数形を示すことが文脈から明白でない限り、概して「1つまたは複数」を意味するものと解釈すべきである。
本発明のいくつかの実施形態は、電話、モバイルコンピューティングデバイス、電気製品、自動車用電子機器、アビオニクスシステムなど、デバイスのサブコンポーネントを含み得る電子コンポーネント間に配備される通信リンクに対して適用可能であり得る。図1は、複数の利用可能な規格のうちの1つに従って選択的に動作するICデバイス間のデータリンクを使用する装置を示す。一例では、装置100は、無線アクセスネットワーク(RAN)、コアアクセスネットワーク、インターネット、および/または別のネットワークとRFトランシーバを介して通信するワイヤレス通信デバイスを備え得る。装置100は、処理回路102に動作可能に結合された通信トランシーバ106を含み得る。処理回路102は、特定用途向けIC(ASIC)108など、1つまたは複数のICデバイスを備え得る。ASIC 108は、1つまたは複数の処理デバイス、論理回路などを含み得る。処理回路102は、処理回路102によって実行され得る命令およびデータを維持し得るプロセッサ可読ストレージ112を含み得、かつ/またはそれに結合され得る。処理回路102は、オペレーティングシステムと、ワイヤレスデバイスのメモリデバイス112など、記憶媒体内に常駐するソフトウェアモジュールの実行をサポートし可能にするアプリケーションプログラミングインターフェース(API)110レイヤとのうちの1つまたは複数によって制御され得る。メモリデバイス112は、読取り専用メモリもしくはランダムアクセスメモリ(RAMおよびROM)、EEPROM、フラッシュカード、または処理システムおよびコンピュータプラットフォーム内で使用され得る任意のメモリデバイスを備え得る。処理回路102は、
装置100を構成し動作させるために使用される動作パラメータおよび他の情報を維持し得るローカルデータベース114を含み得、またはそれにアクセスし得る。ローカルデータベース114は、データベースモジュール、フラッシュメモリ、磁気媒体、EEPROM、光媒体、テープ、ソフトディスクまたはハードディスクなどのうちの1つまたは複数を使用して実装され得る。処理回路はまた、他のコンポーネントの中でも、アンテナ122、ディスプレイ124などの外部デバイス、ボタン128、キーパッド126などのオペレータ制御に動作可能に結合され得る。
図2は、ワイヤレスモバイルデバイス、携帯電話、モバイルコンピューティングシステム、ワイヤレス電話、ノートブックコンピュータ、タブレットコンピューティングデバイス、メディアプレーヤ、ゲーミングデバイスなどの装置のいくつかの態様を示すブロック概略図200である。装置200は、データおよび制御情報を通信リンク220を介して交換する複数のICデバイス202および230を備え得る。通信リンク220は、互いに極近傍に配置されるかまたは装置200の異なる部分に物理的に配置されるICデバイス202および230を接続するために使用され得る。一例では、通信リンク220は、ICデバイス202および230を担持するチップキャリア、基板または回路板上に設けられ得る。別の例では、第1のICデバイス202は、フリップフォンのキーパッドセクション内に配置され得、一方、第2のICデバイス230は、フリップフォンのディスプレイセクション内に配置され得る。別の例では、通信リンク220の一部分は、ケーブル接続または光接続を含み得る。
通信リンク220は、複数のチャネル222、224および226を含み得る。1つまたは複数のチャネル226は、双方向性であってよく、半二重モードおよび/または全二重モードで動作し得る。1つまたは複数のチャネル222および224は、一方向性であってよい。通信リンク220は、一方向により高い帯域幅を提供する非対称性であってよい。本明細書で説明する一例では、第1の通信チャネル222は順方向リンク222と呼ばれることがあり、一方、第2の通信リンク224は逆方向リンク224と呼ばれることがある。ICデバイス202と230の両方が通信リンク222上で送信および受信するように構成される場合でも、第1のICデバイス202はホストシステムまたは送信機として指定され得、一方、第2のICデバイス230はクライアントシステムまたは受信機として指定され得る。一例では、順方向リンク222は、第1のICデバイス202から第2のICデバイス230にデータを伝達するときにより高いデータレートで動作し得、一方、逆方向リンク224は、第2のICデバイス230から第1のICデバイス202にデータを伝達するときより低いデータレートで動作し得る。
ICデバイス202および230は、それぞれ、プロセッサあるいは他の処理回路もしくは処理デバイスおよび/またはコンピューティング回路もしくはコンピューティングデバイス206、236を備え得る。一例では、第1のICデバイス202は、ワイヤレストランシーバ204およびアンテナ214を介するワイヤレス通信を維持することを含む、装置200のコア機能を実行し得、一方、第2のICデバイス230は、ディスプレイコントローラ232を管理するかまたは動作させるユーザインターフェースをサポートし得、カメラコントローラ234を使用してカメラまたはビデオの入力デバイスの動作を制御し得る。ICデバイス202および230のうちの1つまたは複数によってサポートされる他の特徴は、キーボード、音声認識コンポーネント、および他の入力または出力デバイスを含み得る。ディスプレイコントローラ232は、液晶ディスプレイ(LCD)パネル、タッチスクリーンディスプレイ、インジケータなどのディスプレイをサポートする回路およびソフトウェアドライバを備え得る。記憶媒体208および238は、それぞれのプロセッサ206および236および/またはICデバイス202および230の他のコンポーネントによって使用される命令およびデータを維持するように適合された、一時的および/または非一時的記憶デバイスを備え得る。各プロセッサ206、236およびそれの対応する記憶媒体208、238、ならびに他のモジュールおよび回路の間の通信は、1つまたは複数のバス212および242によって、それぞれ、容易にされ得る。
逆方向リンク224は、順方向リンク222と同じ様式で動作され得、順方向リンク222および逆方向リンク224は、同等の速度または異なる速度で送信することが可能であり、ここで速度は、データ転送レートおよび/またはクロックレートとして表され得る。順方向および逆方向のデータレートは、アプリケーションに応じて桁が実質的に同じであるかまたは桁が異なることがある。いくつかのアプリケーションでは、単一の双方向リンク226は、第1のICデバイス202と第2のICデバイス230との間の通信をサポートし得る。順方向リンク222および/または逆方向リンク224は、たとえば、順方向リンク222および逆方向リンク224が同じ物理接続を共有し、半二重様式で動作するとき、双方向モードで動作するように構成可能であり得る。一例では、通信リンク220は、工業規格または他の規格に従って第1のICデバイス202と第2のICデバイス230との間の制御情報、コマンド情報および他の情報を通信するように動作され得る。
工業規格は、アプリケーション固有であってよい。一例では、MIPI規格は、モバイルデバイス内のカメラまたはディスプレイをサポートする、アプリケーションプロセッサのICデバイス202とICデバイス230との間の同期インターフェース仕様(D-PHY)を含む物理レイヤインターフェースを規定する。D-PHY仕様は、モバイルデバイスに対するMIPI仕様に準拠する製品の動作特性を支配する。D-PHYインターフェースは、モバイルデバイス内でコンポーネント202と230との間を相互接続する柔軟で、低コストで、高速のシリアルインターフェースを使用してデータ転送をサポートし得る。これらのインターフェースは、電磁干渉(EMI)問題を回避するためにスローエッジを有する比較的低いビットレートをもたらす相補型金属酸化物半導体(CMOS)パラレルバスを備え得る。
図3は、差動シグナリングを使用する、図2に示す通信リンク220のいくつかの態様の実装形態を示す概略図である。差動シグナリングは、差動ペアと呼ばれることがあるワイヤペア310a、310bまたは310cに送られた2つの相補信号を用いて情報を電気的に送信することを伴う。差動ペアの使用は、差動ペア内の両ワイヤに影響を及ぼすコモンモード干渉の影響を相殺することによって、EMIを著しく低減し得る。順方向リンク222上で、ワイヤペア310aは、ホスト差動増幅器304によって駆動され得る。差動増幅器304は、入力データストリーム302を受信し、入力302の正バージョンと負バージョンとを生成し、それらは、次に、ワイヤペア310aに供給される。クライアント側の差動受信機306は、ワイヤペア310a上に伝達された信号の比較を実行することによって出力データストリーム308を生成する。
逆方向リンク224上で、1つまたは複数のワイヤペア310cは、クライアント側の差動増幅器326によって駆動され得る。差動増幅器326は、入力データストリーム328を受信し、入力328の正バージョンと負バージョンとを生成し、それらは、ワイヤペア310cに供給される。ホストの差動受信機324は、ワイヤペア310c上に伝達された信号の比較を実行することによって出力データストリーム322を生成する。
双方向リンク226では、ホストおよびクライアントは、半二重モードに構成された同じワイヤペア310bを使用してデータを送信および受信し得る。双方向バスは、代替または追加として、複数のワイヤペア310a、310cを駆動するために順方向リンクドライバ304および逆方向リンクドライバ326の組合せを使用して全二重モードで動作され得る。図示の半二重双方向実装形態では、送信機314、314'は、ワイヤペア310bを同時に駆動することを妨げられ、出力イネーブル(OE)制御320a、320cは、(それぞれ、)送信機314、314'を高インピーダンス状態にさせるために使用され得る。差動受信機316'は入力/出力312を駆動することを妨げられ、一方、差動送信機314はアクティブであり、一般に、OE制御320bを使用して差動受信機316'を高インピーダンス状態にさせる。差動受信機316は入力/出力318を駆動することを妨げられ、一方、差動送信機314'はアクティブであり、一般に、OE制御320dを使用して差動受信機316を高インピーダンス状態にさせる。いくつかの例では、差動送信機314および314'ならびに差動受信機316および316'の出力は、インターフェースがアクティブでないときは高インピーダンス状態であり得る。したがって、差動送信機314および314'ならびに差動受信機316および316'のOE制御320a、320c、320bおよび320dは、互いに独立に動作され得る。
差動増幅器304、314、314'および326の各々は増幅器ペアを備えることができ、一方が、入力において他方の増幅器の入力の反転を受信する。差動増幅器304、314、314'および326は、単一の入力を受信し、増幅器ペアとともに使用するための反転入力を生成する内部インバータを備えることができる。差動増幅器304、314、314'および326はまた、2つの別々に制御される増幅器を使用して構成されてよく、それにより、それらそれぞれの出力は、互いに独立に高インピーダンスモードに置かれ得る。
本明細書で開示するいくつかの態様によれば、システムおよび装置は、ICデバイス202と230との間で通信するためのインターフェース方法を符号化および復号する多相データを使用し得る。多相エンコーダは、複数の導体(すなわち、M個の導体)を駆動し得る。M個の導体は一般に3個以上の導体を備え、各導体はワイヤと呼ばれることがあるが、M個の導体は、回路板上または半導体ICデバイスの導電層内の導電性トレースを備え得る。M個の導体は、複数の送信グループに分割され得、各グループは送信されるべきデータのブロックの一部を符号化する。データのビットが位相転移において符号化され、極性がM個の導体上で変化する、N相符号化方式が定義される。一例では、3ワイヤシステムに対するN相符号化方式は、3つの位相状態と2つの極性とを含み得、6つの状態と各状態からの5つの可能な転移(transition)とをもたらし得る。M個の導体からデータを抽出するために、確定的な電圧および/または電流の変化が検出され、復号される。復号は、独立した導体または導体ペアに依存せず、タイミング情報が、M個の導体における位相および/または極性の転移から直接導出され得る。N相極性データ転送は、たとえば、電気的インターフェース、光学的インターフェースおよび無線周波数(RF)インターフェースなど、任意のシグナリングインターフェースに適用され得る。
図4は、図2に示す通信リンク220のいくつかの態様を実装するための、N相極性符号化の使用を示す概略図である。通信リンク220は、複数の信号ワイヤを有するワイヤードバスを備え得、複数の信号ワイヤは、モバイルディスプレイデジタルインターフェース(MIDDI)など、高速デジタルインターフェース内でN相符号化データを伝達するように構成され得る。チャネル222、224および226のうちの1つまたは複数は、N相極性符号化を使用し得る。物理レイヤドライバ210および240は、リンク220上で送信されたN相極性符号化データを符号化および復号するように適合され得る。N相極性符号化の使用では、N相極性符号化データリンク220においてより少ないドライバがアクティブになるので、高速データ転送がもたらされ、他のインターフェースの電力の半分以下を消費し得る。N相極性符号化デバイス210および/または240は、通信リンク220上の転移当たり複数ビットを符号化し得る。一例では、3つの位相および極性の符号化の組合せは、ディスプレイリフレッシュのために810Mbpsでピクセルデータを配信する、フレームバッファなしで毎秒80フレームのLCDドライバICの、ワイドビデオグラフィックスアレイ(WVGA)をサポートするために使用され得る。
400で示す例では、Mワイヤ、N相極性符号化送信機は、M=3およびN=3に構成される。3ワイヤ、3相符号化の例は、単に、本開示のいくつかの態様の説明を簡素化するために選択されているにすぎない。3ワイヤ、3相エンコーダに対して開示される原理および技法は、Mワイヤ、N相極性エンコーダの他の構成に適用され得る。
N相極性符号化が使用されるとき、N-ラインバス上の信号ワイヤ410a、410bおよび410cなどのコネクタは、駆動されないか、正に駆動されるか、または負に駆動されることがある。非駆動信号ワイヤ410a、410bおよび410cは、高インピーダンス状態にあり得る。非駆動信号ワイヤ410a、410bおよび410cは、被駆動信号ワイヤ上にもたらされる正電圧レベルと負電圧レベルとの間の実質的に中間に存在する電圧レベルに駆動され得るかまたは引かれ得る。非駆動信号ワイヤ410a、410bまたは410cは、それを通して流れる電流を持たない。例400では、各信号ワイヤ410a、410bおよび410cは、ドライバ408を使用して3つの状態(+1、-1または0で表示される)のうちの1つであり得る。一例では、ドライバ408は、ユニットレベル電流モードドライバを備え得る。別の例では、ドライバ408は、2つの信号410aおよび410b上で反対の極性の電圧を駆動し得、一方、第3の信号410cは高インピーダンスにあり、かつ/またはグランドに引かれる。送信されるシンボルの間隔の各々に対して、少なくとも1つの信号が非駆動(0)状態にあり、一方、正(+1状態)に駆動された信号の数は、負(-1状態)に駆動された信号の数に等しく、それにより、受信機に流れる電流の合計は常にゼロである。各シンボルに対して、少なくとも1つの信号ワイヤ410a、410bまたは410cの状態は、前の送信間隔内で送信されたシンボルから変更される。
マッパー402は16ビットデータ410を受信し得、マッパー402は、信号ワイヤ410a、410bおよび410cを介してシーケンシャルに送信するために、入力データ410を7シンボル412にマッピングすることができる。Mワイヤ、N相エンコーダ406は、マッパーによって作成された7シンボル412を一回に1シンボル414として受信し、各シンボル間隔の間に各信号ワイヤ410a、410bおよび410cの状態を計算する。7シンボル412は、たとえば、並直列変換器404を使用してシリアル変換され得る。エンコーダ406は、入力シンボル414と信号ワイヤ410a、410bおよび410cの前の状態とに基づいて信号ワイヤ410a、410bおよび410cの状態を選択する。
Mワイヤ、N相符号化の使用では、ビット数が複数のシンボルに符号化されることが可能になり、ここでシンボル当たりのビットは整数ではない。4ワイヤシステムの簡単な例では、同時に駆動され得る2ワイヤに4つの利用可能な組合せが存在し、駆動されるワイヤペアに極性の2つの可能な組合せが存在し、6つの可能な状態が得られる。各転移は現在の状態から発生するので、6つの状態のうちの5つは、転移ごとに利用可能である。少なくとも1つのワイヤの状態が、各転移において変化する必要がある。5つの状態に対して、log2(5)≒2.32ビットが、シンボルごとに符号化され得る。したがって、マッパーは、16ビットワードを受容し、それを7シンボルに変換することができる。なぜなら、シンボル当たり2.32ビットを搬送する7シンボルは16.24ビットを符号化し得るからである。言い換えれば、5つの状態を符号化する7つのシンボルの組合せは、5(78,125)の順列を有する。したがって、7シンボルは、16ビットの216(65,536)の順列を符号化するために使用され得る。
図5は、円形の状態図550に基づく3相変調データ符号化方式を使用するシグナリング500の一例を示す。データ符号化方式によれば、3相信号は、2方向に回転し得、3つの導体410a、410bおよび410c上で送信され得る。導体410a、410bおよび410cによって伝達される3つの信号は、3相信号から成り、独立に駆動され、各信号は、他の2つの信号に対して120度位相がずれている。任意の時点において、3ワイヤの各々は、他の2ワイヤと異なる状態(V+、V-およびオープンで表される)にある。符号化方式はまた、正レベルおよび負レベルにアクティブに駆動される導体410a、410bおよび410cのうちの2つの極性に、情報を符号化する。極性は、508で、表された状態のシーケンスに対して示される。
3ワイヤ実装形態においていつでも、導体410a、410bおよび410cのうちの厳密に2つが信号を伝達し、状態を符号化するデータは、導体間の電圧差または電流フローに関して規定され得る。状態図550に示すように、3つの位相状態(それぞれ状態A、BおよびCに対応する)は、たとえば、状態AからB、BからC、およびCからAの一方向の信号フローによって規定される。3つの状態の間の転移は、次に、円形の状態転移を確実にするために状態図550に従って規定される。一実施形態では、状態転移において時計回り回転(AからB)から(BからC)、(BからC)から(CからA)、および(CからA)から(AからB)は、論理1を送信するために使用され得、一方、状態転移において反時計回り回転(BからC)から(AからB)、(AからB)から(CからA)、および(CからA)から(BからC)は、論理0を送信するために使用され得る。状態(AからB)、(BからC)および(CからA)のうちの1つだけが、いつでも真であり得ることにも留意されたい。したがって、1ビットは、信号が時計回りに「回転している」かまたは反時計回りに「回転している」かを制御することによって各転移において符号化され得る。一例では、回転の方向は、3ワイヤのうちのどれが、転移後に非駆動であるかに基づいて決定され得る。
情報はまた、被駆動信号ワイヤ410a、410b、410cの極性に、または2信号ワイヤ410a、410b、410cの間の電流フローの方向に符号化され得る。信号502、504および506は、各位相状態において導体410a、410b、410cにそれぞれ加えられる電圧レベルを示す。いつでも、第1の導体が正電圧(たとえば、+V)に結合され、第2の導体が負電圧(たとえば、-V)に結合され、一方、残りの第3の導体はオープン回路である。したがって、1つの極性の符号化状態は、第1と第2の導体間の電流フローまたは第1と第2の導体の電圧極性によって決定され得る。いくつかの実装形態では、データのうちの2ビットが、各位相転移において符号化され得る。デコーダは、第1のビットを得るために回転を決定し、第2のビットは極性に基づいて決定され得る。回転の方向を決定したデコーダは、現在の位相状態ならびに2つのアクティブ導体502、504および/または506の間に加えられた電圧の極性、または2つのアクティブ導体502、504および/または506を通る電流フローの方向を決定し得る。
本明細書で開示するように、データの1つのビットが、3ワイヤ、3相符号化システムにおける回転または位相変化に符号化され得、追加のビットが、2つの被駆動ワイヤの極性に符号化され得る。いくつかの実施形態は、現在の状態から可能な状態のうちのいずれかへの転移を可能にすることによって、3つ以上のビットを3ワイヤ、3相符号化システムの各転移に符号化する。各位相に対して3つの回転位相と2つの極性とが与えられると、6つの状態が規定され、それにより5つの状態が任意の現在の状態から利用可能になる。したがって、シンボル(転移)当たりlog2(5)≒2.32ビットが存在し得、マッパーは16ビットワードを受容し、それを7シンボルに変換することができる。
N相データ転送は、バスなどの通信媒体内に設けられる4つ以上のワイヤを使用し得る。同時に駆動され得る追加の信号ワイヤの使用では、状態と極性とのより多くの組合せがもたらされ、状態間の各転移においてデータのより多くのビットが符号化されることが可能になる。このことは、システムのスループットを著しく改善し、データビットを送信するために複数の差動ペアを使用する手法を上回って電力消費を低減する一方で、増加した帯域幅を提供する。
一例では、エンコーダは、各状態に対して駆動される2つのワイヤペアを有する6つのワイヤを使用してシンボルを送信し得る。6つのワイヤは、A〜Fにラベル付けされ得、それにより、ある状態では、ワイヤAおよびFが正に、ワイヤBおよびEが負に駆動され、CおよびDが駆動されない(または電流を流さない)。6つのワイヤに対して、
Figure 2015527797
のアクティブに駆動されるワイヤの可能な組合せと、
Figure 2015527797
の各位相状態に対する極性の異なる組合せとが存在し得る。
アクティブに駆動されるワイヤの15の異なる組合せは、
ABCD ABCE ABCF ABDE ABDF
ABEF ACDE ACDF ACEF ADEF
BCDE BCDF BCEF BDEF CDEF
を含み得る。
駆動される4ワイヤのうち、2つのワイヤの可能な組合せが正に駆動される(そして他の2つは負でなければならない)。極性の組合せは、
++-- +--+ +-+- -+-+ -++- --++
を含み得る。
したがって、異なる状態の総数は、15×6=90として計算され得る。シンボル間の転移を保証するために、任意の現在の状態から89の状態が利用可能であり、各シンボルに符号化され得るビット数は、シンボル当たりlog2(89)≒6.47ビットとして計算され得る。この例では、5×6.47=32.35ビットであるので、32ビットワードは、マッパーによって5つのシンボルに符号化され得る。
任意のサイズのバスに対して駆動され得るワイヤの組合せの数に対する一般式は、バス内のワイヤの数および同時に駆動されるワイヤの数の関数として:
Figure 2015527797
駆動されるワイヤに対する極性の組合せの数に対する式は:
Figure 2015527797
シンボル当たりのビットの数は:
Figure 2015527797
図6は、3相PHYにおける受信機の例600を示す。比較器602およびデコーダ604は、3つの送信ライン612a、612bおよび612cの各々の状態ならびに前のシンボル期間中に送信された状態と比較した、3つの送信ラインの状態の変化のデジタル表現を供給するように構成される。FIFO610内でバッファリングされ得る16ビットデータを得るためにデマッパ608によって処理されるべき7シンボルのセットを作成するために、7つの連続する状態が直並列変換器606によってアセンブルされる。
本明細書で開示するいくつかの態様によれば、複数の3状態増幅器が、差動エンコーダ、N相極性エンコーダ、あるいは記述された3つの状態のうちの1つを取る(assume)ことができるワイヤまたはコネクタに情報を符号化する別のエンコーダによって規定された出力状態のセットを作成するように制御され得る。
図4を再び参照すると、通信リンク220は、差動符号化方式とN相極性符号化の両方をサポートするように構成され得る高速デジタルインターフェースを備え得る。物理レイヤドライバ210および240は、インターフェース上で転移当たり複数のビットを符号化し得るN相極性エンコーダおよびデコーダと、コネクタ410a、410bおよび410cを駆動するためのラインドライバとを備え得る。ラインドライバは、正または負の電圧を有し得るアクティブ出力、あるいはコネクタ410a、410bおよび410cが未定義状態または外部電気コンポーネントによって規定される状態になる高インピーダンス出力を作成する増幅器を用いて構成され得る。したがって、出力ドライバ(Output Driver)408は、データおよび出力制御(高インピーダンスモード制御)を含む信号ペア416を受信し得る。この点について、N相極性符号化および差動符号化のために使用される3状態増幅器は、同じまたは類似の3出力状態を作成し得る。差動符号化のために使用されるとき、差動ラインドライバ306、316、316'または324内の3状態増幅器のペアは、同じ入力信号および同じ出力制御信号を受信し得、一方、N相極性符号化ラインドライバ408は、異なる入力および出力の制御信号を受信する。したがって、N相極性符号化ラインドライバ408は、差動ラインドライバ306、316、316'または324として動作するために、論理および/またはスイッチを介して制御され得る。
いくつかの実施形態は、データを通信するために、かつ/またはMワイヤ、N相極性符号化インターフェースを差動インターフェースとして役目を果たすように再構成するために、所望の数のワイヤを選択的にアクティブにすることができる構成可能なインターフェースを提供する。図7は、モバイルプラットフォーム700が、インターフェースを再構成するためにピン多重化を使用する一例を示す。その例では、ディスプレイプロセッサ702は、ディスプレイデバイス124(図1参照)のためのディスプレイデータを生成する。ディスプレイプロセッサ702は、たとえば、処理回路206とともに一体化されてよい。データは、本明細書で説明したMIPI規格DSIまたはN相極性MDDIインターフェースを使用する、通信リンク220を介するディスプレイコントローラ232を含むデバイス230に送信され得る。図7は、スイッチング素子726が、6つの出力ピン728を駆動するために、3つの差動ドライバ714の出力と2つの3相、3ワイヤエンコーダの出力との間を選択する、例示的な構成を示す。要素の他の組合せおよび構成が、規定され得る。その上、スイッチング素子724は、出力ピン728が任意の差動ドライバ714の任意の出力または任意のMワイヤ、N相エンコーダの任意の出力にマッピングされることを可能にするスイッチングマトリックスを含み得る。
MIPI DSIインターフェースが構成されるとき、ディスプレイプロセッサ702から発生するディスプレイピクセルデータが、MIPI DSIリンクコントローラ704に供給され、MIPI DSIリンクコントローラ704は、ディスプレイピクセルデータを、一般にデバイス230および/またはディスプレイコントローラ232を通し、高速シリアルインターフェース728を介してディスプレイに送られるべきパケットにフォーマットする。ピクセルデータと制御情報の両方は、このリンク728を介して送信され得る。逆方向リンクは、ディスプレイ124からステータスを読み出すため、または他の情報を受信するために設けられ得る。デジタルコア論理回路720内のMIPI DSIリンクコントローラ704によって生成されるデータパケットが、入力/出力セクション(パッドリング(Pad Ring))724内で実現され得るMIPI DPHYプリドライバ(Pre-Driver)706に供給され得る。データパケットが、差動ドライバ714および/または電子スイッチマルチプレクサ726を介して出力ドライバ718のセットに供給され得る。差動ドライバ714は、N相ドライバ716がディセーブルである間にイネーブルであり得る。一例では、N相ドライバ716は、N相ドライバ716が高インピーダンス出力モードに強制されるかまたはさもなければ置かれるときに、ディセーブルであり得る。別の例では、スイッチマルチプレクサ726は、入力をラインドライバ718に供給するために、差動ドライバ714とN相ドライバ716との間で選択し得る。
N相極性符号化が要求されるとき、スイッチマルチプレクサ726は、N相ドライバ716の出力を出力ドライバ718への入力として選択するように動作され得る。追加または代替として、N相ドライバ716は、差動ドライバ714がディセーブルである間にイネーブルであり得る。この構成では、MIPI DSIリンクコントローラ704によって生成されるデータパケットは、N相極性エンコーダ710を使用して符号化され、N相極性プリドライバ712に供給され得る。
ラインドライバ718のうちの1つまたは複数が高インピーダンスモードにあるかどうかの判断が、データをフォーマットするために使用されるエンコーダによってなされ得る。一例では、インターフェースが差動符号化モードにおいて駆動されるときに、ラインドライバ718の出力制御(高インピーダンス制御)が、MIPI DPHYプリドライバ706によって制御され得る。別の例では、インターフェースがN相極性エンコーディングモードにおいて駆動されるときに、ラインドライバ718の出力制御が、N相極性プリドライバ712によって制御され得る。
本明細書で開示するいくつかの態様によれば、MIPI DSIパケットに類似するデータパケットが、N相極性リンクを介して送られる。いくつかのパケットは、N相極性リンク上のシンボルグループを適切に使用するために再フォーマットされる必要があることがある。たとえば、MIPI DSIはバイト指向であり得るが、N相極性リンクは、一度に16ビットワードを転送し得、1バイトが、奇数長さのパケットに付加され得る。N相極性に対するリンク同期もまた、わずかに異なることがある。
Mワイヤ、N相リンクコントローラ708は、入力データワードを、バスを介して送られるべき一連のシンボルに入力ワードをマッピングするマッパー402(図4参照)への入力としてのデータに供給し得る。マッパー402は、符号化要素710内に統合され得る。マッパー402の1つの目的は、入力データワードに基づいてシンボルのグループの値を計算することである。このことは、シンボル当たりのビット数が整数でない場合に特に有用であり得る。図4に関して説明する簡単な例では、1つのワイヤが駆動されないとすれば、同時に駆動されるべき2ワイヤの3つの可能な組合せが存在する、3ワイヤシステムが使用される。駆動され得るワイヤペアの各々に対して極性の2つの可能な組合せが存在し、6つの可能な状態がもたらされる。転移は任意の2つのシンボル間で必要とされるので、6つの状態のうちの5つが使用可能である。5つの状態に対して、シンボル当たりlog2(5)≒2.32ビットが存在し得る。マッパーは、16ビットワードを受容し、それを7シンボルに変換することができる。
N相極性適合リンクコントローラ(N-Phase Polarity Adaptation Link Controller)708によって生成されたデータパケットは、N相極性エンコーダ710に供給されて、リンクデータ(たとえば、16ビットまたは32ビットワード)のグループをシンボルのグループに符号化し、一度に1シンボルをN相極性プリドライバ712に出力することができる。一例では、N相極性適合リンクコントローラ708は、デジタルコア論理720内に実現され得、N相極性エンコーダ710は、パッドリング724内に実現され得る。プリドライバ712は、受信された入力信号をバッファ716および/または出力ドライバ718を駆動するのに十分なレベルまで増幅し得る。
スイッチマルチプレクサ726は、出力ドライバ718に供給されるべき、MIPI DPHYプリドライバ706の出力またはN相極性プリドライバ712の出力のいずれかを選択し得る。スイッチマルチプレクサ726は、出力ドライバ718の出力よりはるかに低い電圧または電流のレベルを有する信号を送信し得る。したがって、MIPI DPHYプリドライバ706および/またはN相極性プリドライバ712からの出力信号は、デバイス302などのICデバイス上で容易に切り替えられ得る。いくつかの例では、1つまたは複数の出力ドライバが高インピーダンス状態にあるべきであるかどうかを判断する制御信号が、スイッチマルチプレクサ726または関連するスイッチングデバイスを使用して切り替えられ得る。
スイッチマルチプレクサ726のモード選択730の状態は、システムが電源オンになったとき、デフォルトにまたは事前設定された選択に設定され得る。一般に、ディスプレイ124が処理回路102(図1参照)に永久的または半永久的に接続され得るので、この状態は一度だけ構成される必要がある。したがって、スイッチマルチプレクサは、製造中に構成されてよく、設定は、システムの正常動作中に変更される必要はない。スイッチマルチプレクサ726は、プロセッサ206または236によって、不揮発性でなくてよい1つまたは複数のコンフィギュレーションレジスタを介してアドレス指定され得る。スイッチマルチプレクサをプログラミングするためのコードは、ストレージ112内に記憶され得る。低レベル信号を切り替えるためにスイッチマルチプレクサ726を使用することで、I/Oパッドまたはピンをデュプリケートする必要なしに、同じアプリケーションプロセッサを2つ以上のインターフェースに使用することができる。それゆえ、同じI/Oパッドまたはピン728が、2つ以上のインターフェースに使用され得、ここでスイッチマルチプレクサのプログラミングは、システム当たり一度実行される必要があるにすぎない。
図8は、本発明のいくつかの態様による符号化システムを示すフローチャートである。方法は、1つまたは複数のICデバイス202および230によって実行され得る。ステップ802で、1つまたは複数のICデバイス202は、ワイヤレスモバイル端末内の2つのデバイス間で通信するために使用されるべき物理インターフェースのタイプを決定し得る。物理インターフェースのタイプは、2つのデバイスのうちの少なくとも1つによってサポートされる物理インターフェースの複数のタイプのうちの1つであり得る。デバイスのうちの1つまたは複数は、たとえば、N相エンコーダおよび差動エンコーダを含み得る。ステップ804で、1つまたは複数のICデバイス202は、2つのデバイス間で通信するために使用されるべき物理インターフェースのタイプに整合する符号化データを生成するためのエンコーダを選択し得る。データは、2つのデバイスを通信可能に結合する複数のコネクタを有するバスを介して通信され得る。複数のコネクタは、少なくともいくつかの双方向コネクタを含み得る。コネクタは、電気的コネクタまたは光学的コネクタを含み得る。
本明細書で開示するいくつかの態様によれば、エンコーダは、符号化データを差動符号化された信号で供給し得る。符号化データを受信するために複数のドライバを構成するステップは、別のエンコーダの1つまたは複数の出力を高インピーダンスモードに入らせるステップを含み得る。他のエンコーダは、N相エンコーダを含み得る。本明細書で開示するいくつかの態様によれば、選択されたエンコーダは、符号化データを、コネクタの第1のペアの位相状態と、コネクタの第2のペアの極性と、少なくとも1つの非駆動コネクタの選択との組合せを使用して符号化されたシンボルのシーケンスで供給する。コネクタの第1のペアは、コネクタの第2のペアと同じワイヤまたは少なくとも1つの異なるワイヤを備え得る。符号化データを受信するために複数のドライバを構成するステップは、差動エンコーダの1つまたは複数の出力を高インピーダンスモードに入らせるステップを含み得る。
ステップ806で、1つまたは複数のICデバイス202は、エンコーダから符号化データを受信することと、2つのデバイス間で通信するために使用されるべき物理インターフェースのタイプに従って2つのデバイスを通信可能に結合する複数のコネクタを駆動することとを行うように、複数のドライバを構成し得る。複数のドライバは、エンコーダの出力を複数のドライバに結合するために複数のスイッチを制御することによって構成され得る。
本開示の一態様では、符号化データは、2つのICデバイスのうちの1つによって制御されるカメラまたはディスプレイに関連することがある。
図9は、処理回路902を採用する装置のためのハードウェア実装の簡略化された例を示す図900である。処理回路902は、バス920によって一般的に表されるバスアーキテクチャを用いて実装することができる。バス920は、処理回路902の具体的な用途および全体的な設計制約に応じて、任意の数の相互接続するバスおよびブリッジを含み得る。バス920は、1つまたは複数のプロセッサおよび/またはハードウェアモジュール(プロセッサ916、モジュールまたは回路904、906および908、複数の異なるエンコーダ910、コネクタまたはワイヤ914を駆動するように構成可能なラインドライバによって表される)ならびにコンピュータ可読記憶媒体918を含む、様々な回路を一緒につなぐ。バス920は、タイミングソース、周辺機器、電圧調整器、および電力管理回路など、様々な他の回路をつなぐこともでき、これらの回路は当技術分野でよく知られており、したがってこれ以上は説明しない。
プロセッサ916は、コンピュータ可読記憶媒体918上に記憶されたソフトウェアの実行を含む全般的な処理を受け持つ。ソフトウェアは、プロセッサ916によって実行されると、任意の特定の装置の上記で説明した様々な機能を処理回路902に実行させる。コンピュータ可読記憶媒体918は、ソフトウェアを実行するときにプロセッサ916によって操作されるデータを記憶するために使用されてもよい。処理回路902は、モジュール904、906、および908のうちの少なくとも1つをさらに含む。モジュールは、コンピュータ可読記憶媒体918に常駐する/記憶される、プロセッサ916で動作しているソフトウェアモジュール、プロセッサ916に結合された1つもしくは複数のハードウェアモジュール、またはそれらの何らかの組合せとすることができる。
一構成では、ワイヤレス通信のための装置900は、2つのICデバイス間で通信するための動作モードを決定するための手段904と、送信するための符号化データを複数のコネクタ914上に供給するためにエンコーダ910のうちの1つを選択するための手段906と、エンコーダ910から符号化データを受信しかつコネクタおよび/またはワイヤ914を駆動するように複数のドライバ912を構成するための手段908とを含む。上記の手段は、装置900の上記のモジュールおよび/または上記の手段によって記述される機能を実行するように構成された装置900の処理回路902のうちの1つまたは複数であってよい。上述の手段は、たとえば、プロセッサ206または236と、物理レイヤドライバ210または240と、記憶媒体208および238との何らかの組合せを使用して実装され得る。
開示したプロセスにおけるステップの特定の順序または階層は、例示的な手法の一例であることを理解されたい。設計上の選好に基づいて、プロセスにおけるステップの特定の順序または階層は再構成可能であることを理解されたい。添付の方法クレームは、様々なステップの要素を例示的な順序で提示したものであり、提示された特定の順序または階層に限定されるものではない。
上記の説明は、本明細書で説明される様々な態様を当業者が実践できるようにするために与えられる。これらの態様への様々な変更は当業者には容易に明らかであり、本明細書で定義した一般的原理は他の態様に適用され得る。したがって、特許請求の範囲は本明細書で示す態様に限定されるよう意図されているわけではなく、文言通りの特許請求の範囲と整合するすべての範囲を許容するように意図されており、単数の要素への言及は、そのように明記されていない限り、「唯一無二の」ではなく、「1つまたは複数の」を意味するよう意図されている。別段に明記されていない限り、「いくつかの」という用語は「1つまたは複数の」を指す。当業者に知られている、または後で知られることになる本開示全体にわたって説明する様々な態様の要素に対するすべての構造的および機能的均等物は、参照により本明細書に明確に組み込まれ、特許請求の範囲によって包含されるものとする。さらに、本明細書で開示する内容は、そのような開示が特許請求の範囲で明示的に記載されているかどうかにかかわらず、公に供することは意図されていない。いかなるクレーム要素も、要素が「ための手段(means for)」という語句を使用して明確に記載されていない限り、ミーンズプラスファンクションとして解釈されるべきではない。
100 装置
102 処理回路
106 通信トランシーバ
108 特定用途向けIC(ASIC)
110 アプリケーションプログラミングインターフェース(API)
112 プロセッサ可読ストレージ
114 ローカルデータベース
122 アンテナ
124 ディスプレイ
126 キーパッド
128 ボタン
200 ブロック概略図
202 ICデバイス
204 ワイヤレストランシーバ
206 コンピューティングデバイス
208 記憶媒体
210 物理レイヤドライバ
212 バス
214 アンテナ
220 通信リンク
222 チャネル
224 チャネル
226 チャネル
230 ICデバイス
232 ディスプレイコントローラ
234 カメラコントローラ
236 コンピューティングデバイス
238 記憶媒体
240 物理レイヤドライバ
242 バス
302 入力データストリーム
304 差動増幅器
306 差動受信機
308 出力データストリーム
310a、310b、310c ワイヤペア
312 入力/出力
314、314' 送信機
316、316' 差動受信機
318 入力/出力
320a、320b、320c、320d 出力イネーブル(OE)制御
322 出力データストリーム
324 差動受信機
326 差動増幅器
328 入力データストリーム
400 例
402 マッパー
404 並直列変換器
406 Mワイヤ、N相エンコーダ
408 ドライバ
410 16ビットデータ
410a、410b、410c 信号ワイヤ、導体
412 7シンボル
414 入力シンボル
416 信号ペア
500 シグナリング
502 信号
504 信号
506 信号
508 極性
550 状態図
600 例
602 比較器
604 デコーダ
606 直並列変換器
608 デマッパ
610 FIFO
612a、612b、612c 送信ライン
700 モバイルプラットフォーム
702 ディスプレイプロセッサ
704 モバイル業界プロセッサインターフェース(MIPI)ディスプレイシステムインターフェース(DSI)リンクコントローラ
706 MIPI DPHYプリドライバ
708 Mワイヤ、N相リンクコントローラ
710 N相極性エンコーダ
712 N相極性プリドライバ
714 差動ドライバ
716 N相ドライバ
718 出力ドライバ
720 デジタルコア論理
724 入力/出力セクション(パッドリング)
726 電子スイッチマルチプレクサ
728 I/Oパッドまたはピン
730 モード選択
900 図
902 処理回路
904 モジュールまたは回路
906 モジュールまたは回路
908 モジュールまたは回路
910 エンコーダ
912 ドライバ
914 コネクタまたはワイヤ
916 プロセッサ
918 コンピュータ可読記憶媒体
920 バス

Claims (40)

  1. 端末内の2つのデバイスのうちの少なくとも1つにおいて動作可能なデータ転送方法であって、
    前記2つのデバイス間で通信するために使用されるべきであり、前記2つのデバイスのうちの少なくとも1つによってサポートされる物理インターフェースの複数のタイプのうちの1つである、物理インターフェースのタイプを決定するステップと、
    前記2つのデバイス間で通信するために使用されるべき、物理インターフェースの前記タイプに整合する符号化データを生成するためのエンコーダを選択するステップと、
    前記エンコーダから前記符号化データを受信し、前記2つのデバイス間で通信するために使用されるべき物理インターフェースの前記タイプに従って前記2つのデバイスを通信可能に結合する複数のコネクタを駆動するように、複数のドライバを構成するステップとを含む、データ転送方法。
  2. 前記エンコーダの出力を前記複数のドライバに結合するために複数のスイッチを制御するステップをさらに含む、請求項1に記載の方法。
  3. 前記複数のコネクタが、少なくともいくつかの双方向コネクタを備える、請求項1に記載の方法。
  4. 前記エンコーダが、前記符号化データを差動符号化された信号で供給する、請求項1に記載の方法。
  5. 前記符号化データを受信するために前記複数のドライバを構成するステップが、異なるエンコーダの1つまたは複数の出力を高インピーダンスモードに入らせるステップを含む、請求項4に記載の方法。
  6. 前記異なるエンコーダが、N相エンコーダを備える、請求項5に記載の方法。
  7. 前記エンコーダが、前記符号化データを、前記コネクタの第1のペアの位相状態と、コネクタの第2のペアの極性と、少なくとも1つの非駆動コネクタの選択との組合せを使用して符号化されたシンボルのシーケンスで供給する、請求項1に記載の方法。
  8. 前記コネクタの前記第1のペアが、コネクタの前記第2のペアと同じコネクタを備える、請求項7に記載の方法。
  9. 前記符号化データを受信するために前記複数のドライバを構成するステップが、差動エンコーダの1つまたは複数の出力を高インピーダンスモードに入らせるステップを含む、請求項7に記載の方法。
  10. 前記符号化データが、前記2つのデバイスのうちの1つによって制御されるカメラまたはディスプレイに関連する、請求項1に記載の方法。
  11. 第1の集積回路(IC)デバイスを第2のICデバイスに通信可能に結合する複数のコネクタと、
    端末内の2つのデバイス間で通信するために使用されるべきであり、前記2つのデバイスのうちの少なくとも1つによってサポートされる物理インターフェースの複数のタイプのうちの1つである、物理インターフェースのタイプを決定するための手段と、
    前記2つのデバイス間で通信するために使用されるべき物理インターフェースの前記タイプと整合しており、データを異なる様式で符号化するように構成された少なくとも2つのエンコーダを含む、符号化データを生成するための手段と、
    前記少なくとも2つのエンコーダのうちの1つから前記符号化データを受信し、前記2つのデバイス間で通信するために使用されるべき物理インターフェースの前記タイプに従って前記2つのデバイスを通信可能に結合する複数のコネクタを駆動するように、複数のドライバを構成するための手段とを含む、装置。
  12. 前記複数のドライバを構成するための手段が、前記少なくとも2つのエンコーダのうちの前記1つの出力を前記複数のドライバに選択的に接続する複数のスイッチを備える、請求項11に記載の装置。
  13. 前記複数のコネクタが、少なくともいくつかの双方向コネクタを備える、請求項11に記載の装置。
  14. 前記少なくとも2つのエンコーダのうちの前記1つが、前記符号化データを差動符号化された信号で供給するように構成される、請求項11に記載の装置。
  15. 前記複数のドライバを構成するための前記手段が、前記少なくとも2つのエンコーダのうちの異なる1つの1つまたは複数の出力を高インピーダンスモードに入らせるように構成される、請求項14に記載の装置。
  16. 前記少なくとも2つのエンコーダが、N相エンコーダを備える、請求項15に記載の装置。
  17. 前記少なくとも2つのエンコーダのうちの前記1つが、前記符号化データを、前記コネクタの第1のペアの位相状態と、コネクタの第2のペアの極性と、少なくとも1つの非駆動コネクタの選択との組合せを使用して符号化されたシンボルのシーケンスで供給するように適合される、請求項11に記載の装置。
  18. 前記コネクタの前記第1のペアが、コネクタの前記第2のペアと同じコネクタを備える、請求項17に記載の装置。
  19. 前記複数のドライバを構成するための手段が、差動エンコーダの1つまたは複数の出力を高インピーダンスモードに入らせるように構成される、請求項17に記載の装置。
  20. 前記符号化データが、前記2つのデバイスのうちの1つによって制御されるカメラまたはディスプレイに関連する、請求項11に記載の装置。
  21. 端末内の2つのデバイスを通信可能に結合する複数のコネクタと、
    処理回路とを備え、前記処理回路が、
    前記2つのデバイス間で通信するために使用されるべきであり、前記2つのデバイスのうちの少なくとも1つによってサポートされる物理インターフェースの複数のタイプのうちの1つである、物理インターフェースのタイプを決定することと、
    前記2つのデバイス間で通信するために使用されるべき物理インターフェースの前記タイプに整合する符号化データを生成するためのエンコーダを選択することと、
    前記エンコーダから前記符号化データを受信し、前記2つのデバイス間で通信するために使用されるべき物理インターフェースの前記タイプに従って前記2つのデバイスを通信可能に結合する複数のコネクタを駆動するように、複数のドライバを構成することとを行うように構成される、装置。
  22. 前記処理回路が、前記エンコーダの出力を前記複数のドライバに結合するために複数のスイッチを制御するように構成される、請求項21に記載の装置。
  23. 前記複数のコネクタが、少なくともいくつかの双方向コネクタを備える、請求項21に記載の装置。
  24. 前記エンコーダが、前記符号化データを差動符号化された信号で供給する、請求項21に記載の装置。
  25. 前記符号化データを受信するために前記複数のドライバを構成するステップが、異なるエンコーダの1つまたは複数の出力を高インピーダンスモードに入らせるステップを含む、請求項24に記載の装置。
  26. 前記異なるエンコーダが、N相エンコーダを備える、請求項25に記載の装置。
  27. 前記エンコーダが、前記符号化データを、前記コネクタの第1のペアの位相状態と、コネクタの第2のペアの極性と、少なくとも1つの非駆動コネクタの選択との組合せを使用して符号化されたシンボルのシーケンスで供給する、請求項21に記載の装置。
  28. 前記コネクタの前記第1のペアが、コネクタの前記第2のペアと同じコネクタを備える、請求項27に記載の装置。
  29. 前記符号化データを受信するために前記複数のドライバを構成するステップが、差動エンコーダの1つまたは複数の出力を高インピーダンスモードに入らせるステップを含む、請求項27に記載の装置。
  30. 前記符号化データが、前記2つのデバイスのうちの1つによって制御されるカメラまたはディスプレイに関連する、請求項21に記載の装置。
  31. 1つまたは複数の命令を有するプロセッサ可読記憶媒体であって、前記1つまたは複数の命令が、少なくとも1つの処理回路によって実行されると、前記少なくとも1つの処理回路に、
    端末内の2つのデバイス間で通信するために使用されるべきであり、前記2つのデバイスのうちの少なくとも1つによってサポートされる物理インターフェースの複数のタイプのうちの1つである、物理インターフェースのタイプを決定することと、
    前記2つのデバイス間で通信するために使用されるべき、物理インターフェースの前記タイプに整合する符号化データを生成するためのエンコーダを選択することと、
    前記エンコーダから前記符号化データを受信し、前記2つのデバイス間で通信するために使用されるべき物理インターフェースの前記タイプに従って前記2つのデバイスを通信可能に結合する複数のワイヤを駆動するように、複数のドライバを構成することとを行わせる、プロセッサ可読記憶媒体。
  32. 1つまたは複数の命令が、前記少なくとも1つの処理回路に、前記エンコーダの出力を前記複数のドライバに結合させる、請求項31に記載のプロセッサ可読記憶媒体。
  33. 前記複数のワイヤが、少なくともいくつかの双方向ワイヤを備える、請求項31に記載のプロセッサ可読記憶媒体。
  34. 前記エンコーダが、前記符号化データを差動符号化された信号で供給する、請求項31に記載のプロセッサ可読記憶媒体。
  35. 1つまたは複数の命令が、少なくとも1つの処理回路によって実行されると、異なるエンコーダの1つまたは複数の出力を高インピーダンスモードに入らせることを、前記少なくとも1つの処理回路に行わせる、請求項34に記載のプロセッサ可読記憶媒体。
  36. 前記異なるエンコーダが、N相エンコーダを備える、請求項35に記載のプロセッサ可読記憶媒体。
  37. 前記エンコーダが、前記符号化データを、前記ワイヤの第1のペアの位相状態と、ワイヤの第2のペアの極性と、少なくとも1つの非駆動ワイヤの選択との組合せを使用して符号化されたシンボルのシーケンスで供給する、請求項31に記載のプロセッサ可読記憶媒体。
  38. 前記ワイヤの前記第1のペアが、ワイヤの前記第2のペアと同じワイヤを備える、請求項37に記載のプロセッサ可読記憶媒体。
  39. 1つまたは複数の命令が、少なくとも1つの処理回路によって実行されると、差動エンコーダの1つまたは複数の出力を高インピーダンスモードに入らせることを、前記少なくとも1つの処理回路に行わせる、請求項37に記載のプロセッサ可読記憶媒体。
  40. 前記符号化データが、前記2つのデバイスのうちの1つによって制御されるカメラまたはディスプレイに関連する、請求項31に記載のプロセッサ可読記憶媒体。
JP2015520603A 2012-06-29 2013-06-28 Ｎ相極性出力ピンモードマルチプレクサ Active JP6325537B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261666197P 2012-06-29 2012-06-29
US61/666,197 2012-06-29
US13/895,651 2013-05-16
US13/895,651 US8996740B2 (en) 2012-06-29 2013-05-16 N-phase polarity output pin mode multiplexer
PCT/US2013/048758 WO2014005117A1 (en) 2012-06-29 2013-06-28 N-phase polarity output pin mode multiplexer

Publications (3)

Publication Number Publication Date
JP2015527797A true JP2015527797A (ja) 2015-09-17
JP2015527797A5 JP2015527797A5 (ja) 2016-08-12
JP6325537B2 JP6325537B2 (ja) 2018-05-16

Family

ID=49778161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015520603A Active JP6325537B2 (ja) 2012-06-29 2013-06-28 Ｎ相極性出力ピンモードマルチプレクサ

Country Status (8)

Country Link
US (2) US8996740B2 (ja)
EP (4) EP3832965B1 (ja)
JP (1) JP6325537B2 (ja)
KR (1) KR102083044B1 (ja)
CN (2) CN104412552B (ja)
ES (2) ES2880927T3 (ja)
IN (1) IN2014MN02473A (ja)
WO (2) WO2014005117A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016525816A (ja) * 2013-07-23 2016-08-25 クアルコム，インコーポレイテッド ３相クロック復元遅延較正
JP2018174584A (ja) * 2018-07-05 2018-11-08 ソニー株式会社 送信装置
US10756579B2 (en) 2014-05-30 2020-08-25 Sony Corporation Transmission unit, reception unit, and communication system

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231790B2 (en) 2007-03-02 2016-01-05 Qualcomm Incorporated N-phase phase and polarity encoded serial interface
US8064535B2 (en) * 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
US9711041B2 (en) 2012-03-16 2017-07-18 Qualcomm Incorporated N-phase polarity data transfer
US9112815B2 (en) 2012-06-15 2015-08-18 Qualcomm Incorporated Three-phase-polarity safe reverse link shutdown
US8848810B2 (en) * 2008-03-05 2014-09-30 Qualcomm Incorporated Multiple transmitter system and method
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
US9450744B2 (en) * 2010-05-20 2016-09-20 Kandou Lab, S.A. Control loop management and vector signaling code communications links
US8996740B2 (en) 2012-06-29 2015-03-31 Qualcomm Incorporated N-phase polarity output pin mode multiplexer
US9337997B2 (en) 2013-03-07 2016-05-10 Qualcomm Incorporated Transcoding method for multi-wire signaling that embeds clock information in transition of signal state
US9374216B2 (en) 2013-03-20 2016-06-21 Qualcomm Incorporated Multi-wire open-drain link with data symbol transition based clocking
KR102241045B1 (ko) 2013-04-16 2021-04-19 칸도우 랩스 에스에이 고 대역폭 통신 인터페이스를 위한 방법 및 시스템
TWI517634B (zh) * 2013-06-18 2016-01-11 聯詠科技股份有限公司 串列封包資訊偵測與控制方法及其接收器
US20150049101A1 (en) * 2013-08-16 2015-02-19 Nobuyuki Suzuki Display adaptation system for mipi display serial interface applications
US9735948B2 (en) 2013-10-03 2017-08-15 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems
US9203599B2 (en) 2014-04-10 2015-12-01 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems
US9755818B2 (en) 2013-10-03 2017-09-05 Qualcomm Incorporated Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes
US9215063B2 (en) * 2013-10-09 2015-12-15 Qualcomm Incorporated Specifying a 3-phase or N-phase eye pattern
US9961174B2 (en) * 2014-01-15 2018-05-01 Qualcomm Incorporated Analog behavior modeling for 3-phase signaling
CN105993151B (zh) * 2014-02-02 2019-06-21 康杜实验室公司 低isi比低功率芯片间通信方法和装置
US9363114B2 (en) 2014-02-28 2016-06-07 Kandou Labs, S.A. Clock-embedded vector signaling codes
TW202339464A (zh) 2014-03-25 2023-10-01 日商新力股份有限公司 發送裝置
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US11240076B2 (en) 2014-05-13 2022-02-01 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9148198B1 (en) 2014-05-21 2015-09-29 Qualcomm Incorporated Programmable pre-emphasis circuit for MIPI C-PHY
JP6369160B2 (ja) 2014-06-20 2018-08-08 ソニー株式会社 送信装置および通信システム
US9319218B2 (en) 2014-06-25 2016-04-19 Qualcomm Incorporated Multi-wire signaling with matched propagation delay among wire pairs
US9521058B2 (en) 2014-06-25 2016-12-13 Qualcomm Incorporated Multi-wire signaling with matched propagation delay among wire pairs
US9432082B2 (en) 2014-07-17 2016-08-30 Kandou Labs, S.A. Bus reversable orthogonal differential vector signaling codes
KR102243423B1 (ko) 2014-07-21 2021-04-22 칸도우 랩스 에스에이 다분기 데이터 전송
KR101949964B1 (ko) 2014-08-01 2019-02-20 칸도우 랩스 에스에이 임베딩된 클록을 갖는 직교 차동 벡터 시그널링 코드
US9674014B2 (en) 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
TW201622362A (zh) * 2014-12-09 2016-06-16 Sony Corp 發送裝置、發送方法、及通訊系統
US9832037B2 (en) * 2014-12-22 2017-11-28 Sierra Wireless, Inc. Method and apparatus for register setting via multiplexed chip contacts
US10419252B2 (en) 2015-06-22 2019-09-17 Qualcomm Incorporated Low power physical layer driver topologies
US9998154B2 (en) * 2015-06-22 2018-06-12 Qualcomm Incorporated Low power physical layer driver topologies
EP3700154A1 (en) 2015-06-26 2020-08-26 Kandou Labs, S.A. High speed communications system
US9553635B1 (en) * 2015-07-24 2017-01-24 Qualcomm Incorporated Time based equalization for a C-PHY 3-phase transmitter
US9520988B1 (en) 2015-08-04 2016-12-13 Qualcomm Incorporated Adaptation to 3-phase signal swap within a trio
US9812057B2 (en) * 2015-08-05 2017-11-07 Qualcomm Incorporated Termination circuit to reduce attenuation of signal between signal producing circuit and display device
US11793783B2 (en) 2015-08-05 2023-10-24 Cmpd Licensing, Llc Compositions and methods for treating an infection
US20170063700A1 (en) * 2015-08-26 2017-03-02 Qualcomm Incorporated Systems and methods for rate detection for soundwire extension (soundwire-xl) cables
JP2018534847A (ja) * 2015-10-05 2018-11-22 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ マルチレーンｎ階乗符号化通信システムおよび他のマルチワイヤ通信システム
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
WO2017138303A1 (ja) * 2016-02-08 2017-08-17 ソニー株式会社 送信装置および通信システム
US10003456B2 (en) * 2016-02-26 2018-06-19 Qualcomm Incorporated Soundwire XL turnaround signaling
US10585812B2 (en) * 2016-03-30 2020-03-10 Intel Corporation Multi-standard single interface with reduced I/O count
US10333741B2 (en) * 2016-04-28 2019-06-25 Kandou Labs, S.A. Vector signaling codes for densely-routed wire groups
EP4216444A1 (en) 2017-04-14 2023-07-26 Kandou Labs, S.A. Pipelined forward error correction for vector signaling code channel
DE112018002643T5 (de) 2017-05-22 2020-05-07 Invention Mine, Llc Multimodale datengetriebene taktwiederherstellungsschaltung
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10693587B2 (en) 2017-07-10 2020-06-23 Kandou Labs, S.A. Multi-wire permuted forward error correction
US10467177B2 (en) 2017-12-08 2019-11-05 Kandou Labs, S.A. High speed memory interface
CN116614338A (zh) 2017-12-28 2023-08-18 康杜实验室公司 同步切换多输入解调比较器的方法和装置
CN108280039B (zh) * 2018-02-13 2021-02-26 龙迅半导体（合肥）股份有限公司 一种MIPI C-Phy RX端的输入信号解码电路
CN112368956B (zh) * 2018-07-11 2022-07-22 华为技术有限公司 产生信号的装置、方法和系统
US11831472B1 (en) 2022-08-30 2023-11-28 Kandou Labs SA Pre-scaler for orthogonal differential vector signalling

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353035A (ja) * 1999-04-29 2000-12-19 Conexant Syst Inc シングルエンド型および差分型を統合した信号通信インタフェース
US20040000924A1 (en) * 2002-02-19 2004-01-01 Rambus, Inc. Method and apparatus for selectably providing single-ended and differential signaling with controllable impedance and transition time
US6836290B1 (en) * 1998-04-17 2004-12-28 Conexant Systems, Inc. Combined single-ended and differential signaling interface
US20080212709A1 (en) * 2007-03-02 2008-09-04 Qualcomm Incorporated Three phase and polarity encoded serial interface

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4201958A (en) 1977-12-27 1980-05-06 Bell Telephone Laboratories, Incorporated Delta modulation which partitions input signal into variable-time segments that are iteratively encoded
US5210846B1 (en) 1989-05-15 1999-06-29 Dallas Semiconductor One-wire bus architecture
US4980898A (en) 1989-08-08 1990-12-25 Siemens-Pacesetter, Inc. Self-oscillating burst mode transmitter with integral number of periods
SE9002559D0 (sv) 1990-08-02 1990-08-02 Carlstedt Elektronik Ab Kommunikationslaenk
US5359595A (en) 1991-01-09 1994-10-25 Rockwell International Corporation Skywave adaptable network transceiver apparatus and method using a stable probe and traffic protocol
US5682157A (en) 1992-10-19 1997-10-28 Fasirand Corporation Frequency-alternating synchronized infrared
US5381414A (en) 1993-11-05 1995-01-10 Advanced Micro Devices, Inc. Method and apparatus for determining if a data packet is addressed to a computer within a network
US5563526A (en) 1994-01-03 1996-10-08 Texas Instruments Incorporated Programmable mixed-mode integrated circuit architecture
US5664948A (en) 1994-07-29 1997-09-09 Seiko Communications Holding N.V. Delivery of data including preloaded advertising data
US5733131A (en) 1994-07-29 1998-03-31 Seiko Communications Holding N.V. Education and entertainment device with dynamic configuration and operation
US6865610B2 (en) 1995-12-08 2005-03-08 Microsoft Corporation Wire protocol for a media server system
US6005895A (en) 1996-12-20 1999-12-21 Rambus Inc. Apparatus and method for multilevel signaling
US6081513A (en) 1997-02-10 2000-06-27 At&T Corp. Providing multimedia conferencing services over a wide area network interconnecting nonguaranteed quality of services LANs
US7143177B1 (en) 1997-03-31 2006-11-28 West Corporation Providing a presentation on a network having a plurality of synchronized media types
US5852630A (en) 1997-07-17 1998-12-22 Globespan Semiconductor, Inc. Method and apparatus for a RADSL transceiver warm start activation procedure with precoding
US6288739B1 (en) 1997-09-05 2001-09-11 Intelect Systems Corporation Distributed video communications system
US6091709A (en) 1997-11-25 2000-07-18 International Business Machines Corporation Quality of service management for packet switched networks
JPH11178385A (ja) * 1997-12-12 1999-07-02 Sankyo Seiki Mfg Co Ltd エンコーダ装置及びその検出信号切替装置
DE19756540A1 (de) 1997-12-18 1999-07-01 Siemens Ag Kommunikationsschnittstelle zur seriellen Übertragung digitaler Daten und korrespondierendes Datenübertragungsverfahren
US6560290B2 (en) 1998-01-20 2003-05-06 Silicon Image, Inc. CMOS driver and on-chip termination for gigabaud speed data communication
US5939939A (en) 1998-02-27 1999-08-17 Motorola, Inc. Power combiner with harmonic selectivity
KR100566040B1 (ko) 1998-03-19 2006-03-30 가부시끼가이샤 히다치 세이사꾸쇼 방송 정보 공급 시스템
US6243761B1 (en) 1998-03-26 2001-06-05 Digital Equipment Corporation Method for dynamically adjusting multimedia content of a web page by a server in accordance to network path characteristics between client and server
US6430196B1 (en) 1998-05-01 2002-08-06 Cisco Technology, Inc. Transmitting delay sensitive information over IP over frame relay
US6611503B1 (en) 1998-05-22 2003-08-26 Tandberg Telecom As Method and apparatus for multimedia conferencing with dynamic bandwidth allocation
US6278429B1 (en) 1998-09-11 2001-08-21 Kent State University Bistable reflective cholesteric liquid crystal displays utilizing super twisted nematic driver chips
US6587037B1 (en) 1999-02-08 2003-07-01 Baker Hughes Incorporated Method for multi-phase data communications and control over an ESP power cable
FI107424B (fi) 1999-03-22 2001-07-31 Nokia Mobile Phones Ltd Menetelmä ja järjestelmä multimediaan liittyvän informaation välittämiseen valmistautumiseksi pakettikytkentäisessä solukkoradioverkossa
US6556628B1 (en) 1999-04-29 2003-04-29 The University Of North Carolina At Chapel Hill Methods and systems for transmitting and receiving differential signals over a plurality of conductors
US6649377B1 (en) 1999-05-10 2003-11-18 Syntex (U.S.A.) Llc Human aggrecanase and nucleic acid compositions encoding the same
US6611755B1 (en) 1999-12-19 2003-08-26 Trimble Navigation Ltd. Vehicle tracking, communication and fleet management system
US6778493B1 (en) 2000-02-07 2004-08-17 Sharp Laboratories Of America, Inc. Real-time media content synchronization and transmission in packet network apparatus and method
US6346832B1 (en) 2000-05-22 2002-02-12 Motorola, Inc. Multi-channel signaling
GB0028134D0 (en) 2000-11-17 2001-01-03 Texas Instruments Ltd Improvements in or relating to systems for data transmission
JP4234337B2 (ja) 2000-11-17 2009-03-04 テキサス インスツルメンツ インコーポレイテッド データ伝送システムにおける又は関する改善
US20020112070A1 (en) 2000-12-08 2002-08-15 The Boeing Company Network controller for digitally controlling remote devices via a common bus
US6662019B2 (en) 2000-12-21 2003-12-09 Lucent Technologies Inc. Power control and transmission rate parameters of a secondary channel in a wireless communication system
US6882239B2 (en) 2001-05-08 2005-04-19 Formfactor, Inc. Electromagnetically coupled interconnect system
US6452420B1 (en) 2001-05-24 2002-09-17 National Semiconductor Corporation Multi-dimensional differential signaling (MDDS)
US7420602B2 (en) 2001-05-29 2008-09-02 Samsung Semiconductor Israel R&D Center (Sirc) Cmos imager for cellular applications and methods of using such
JP2002351588A (ja) 2001-05-30 2002-12-06 Hitachi Ltd 信号受信回路、半導体装置およびシステム
US20030016758A1 (en) * 2001-07-05 2003-01-23 David Wu Universal interface to external transceiver
US6654565B2 (en) 2001-07-05 2003-11-25 Wave7 Optics, Inc. System and method for increasing upstream communication efficiency in an optical network
US7609778B2 (en) 2001-12-20 2009-10-27 Richard S. Norman Methods, apparatus, and systems for reducing interference on nearby conductors
US6703868B2 (en) 2001-12-20 2004-03-09 Hyperchip Inc. Methods, apparatus, and systems for reducing interference on nearby conductors
US7088398B1 (en) 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
US6867668B1 (en) 2002-03-18 2005-03-15 Applied Micro Circuits Corporation High frequency signal transmission from the surface of a circuit substrate to a flexible interconnect cable
US7336139B2 (en) 2002-03-18 2008-02-26 Applied Micro Circuits Corporation Flexible interconnect cable with grounded coplanar waveguide
US6797891B1 (en) 2002-03-18 2004-09-28 Applied Micro Circuits Corporation Flexible interconnect cable with high frequency electrical transmission line
US7145411B1 (en) 2002-03-18 2006-12-05 Applied Micro Circuits Corporation Flexible differential interconnect cable with isolated high frequency electrical transmission line
US7113550B2 (en) 2002-12-10 2006-09-26 Rambus Inc. Technique for improving the quality of digital signals in a multi-level signaling system
US7340615B2 (en) 2003-01-31 2008-03-04 Microsoft Corporation Method and apparatus for managing power in network interface modules
US7688929B2 (en) 2003-04-01 2010-03-30 Kingston Technology Corp. All-digital phase modulator/demodulator using multi-phase clocks and digital PLL
US7109694B2 (en) 2003-07-14 2006-09-19 International Rectifier Corporation Digital multiphase control system
AU2003904169A0 (en) 2003-08-08 2003-08-21 Clipsal Intergrated Systems Pty Ltd Collision detection in a non-dominant bit radio network communication system
US7263133B1 (en) 2003-09-02 2007-08-28 Miao George J MIMO-based multiuser OFDM multiband for ultra wideband communications
US7339502B2 (en) 2003-10-22 2008-03-04 Nxp B.V. Method and device for transmitting data over a plurality of transmission lines
AU2004307162A1 (en) 2003-10-29 2005-05-12 Qualcomm Incorporated High data rate interface
US7269430B2 (en) 2003-11-24 2007-09-11 Broadcom Corporation Frame format for high data throughput wireless local area network transmissions
EP1538752A1 (en) 2003-11-28 2005-06-08 Freescale Semiconductor, Inc. Clock pulse generator apparatus with reduced jitter clock phase
CA2548412C (en) 2003-12-08 2011-04-19 Qualcomm Incorporated High data rate interface with improved link synchronization
US7233773B2 (en) 2004-02-13 2007-06-19 Broadcom Corporation Configuring a MIMO communication
US8650304B2 (en) 2004-06-04 2014-02-11 Qualcomm Incorporated Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system
JP4619192B2 (ja) 2005-05-10 2011-01-26 株式会社エヌ・ティ・ティ・ドコモ 送信電力制御方法および装置
US7539882B2 (en) 2005-05-30 2009-05-26 Rambus Inc. Self-powered devices and methods
US7656321B2 (en) 2005-06-02 2010-02-02 Rambus Inc. Signaling system
US8024477B2 (en) 2005-06-30 2011-09-20 Intel Corporation System and method to establish a peer-to-peer IT backbone
KR100790968B1 (ko) 2005-08-10 2008-01-02 삼성전자주식회사 차동신호 전송을 위한 입, 출력 드라이버회로 및 이를구비한 차동신호 전송 장치 및 전송방법
KR100782305B1 (ko) 2006-01-09 2007-12-06 삼성전자주식회사 3개의 전송선의 차동신호화에 의한 데이터 신호 송수신장치 및 송수신 방법
US7895309B2 (en) 2006-01-11 2011-02-22 Microsoft Corporation Network event notification and delivery
US9112815B2 (en) 2012-06-15 2015-08-18 Qualcomm Incorporated Three-phase-polarity safe reverse link shutdown
US9231790B2 (en) 2007-03-02 2016-01-05 Qualcomm Incorporated N-phase phase and polarity encoded serial interface
US9711041B2 (en) 2012-03-16 2017-07-18 Qualcomm Incorporated N-phase polarity data transfer
US8649460B2 (en) 2007-06-05 2014-02-11 Rambus Inc. Techniques for multi-wire encoding with an embedded clock
WO2009046014A2 (en) 2007-10-01 2009-04-09 Rambus Inc. Simplified receiver for use in multi-wire communication
US8848810B2 (en) 2008-03-05 2014-09-30 Qualcomm Incorporated Multiple transmitter system and method
US7859356B2 (en) 2008-03-21 2010-12-28 Qualcomm Incorporated Transmission line system having high common mode impedance
US8498344B2 (en) 2008-06-20 2013-07-30 Rambus Inc. Frequency responsive bus coding
US9165615B2 (en) * 2010-03-24 2015-10-20 Rambus Inc. Coded differential intersymbol interference reduction
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US8539318B2 (en) 2010-06-04 2013-09-17 École Polytechnique Fédérale De Lausanne (Epfl) Power and pin efficient chip-to-chip communications with common-mode rejection and SSO resilience
EP2390969A1 (en) * 2010-05-26 2011-11-30 Samsung Electronics Co., Ltd. Connector and interface device
WO2011151469A1 (en) 2010-06-04 2011-12-08 Ecole Polytechnique Federale De Lausanne Error control coding for orthogonal differential vector signaling
US20120051241A1 (en) 2010-08-31 2012-03-01 Denso Corporation Communication system with a plurality of nodes communicably connected for communication based on NRZ (non return to zero) code
US8929689B2 (en) * 2011-03-08 2015-01-06 Cisco Technology, Inc. Optical modulator utilizing unary encoding and auxiliary modulator section for load balancing
US20140112401A1 (en) 2012-06-15 2014-04-24 Qualcomm Incorporated 3dynamic configuration of an n-phase polarity data communications link
US8996740B2 (en) * 2012-06-29 2015-03-31 Qualcomm Incorporated N-phase polarity output pin mode multiplexer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836290B1 (en) * 1998-04-17 2004-12-28 Conexant Systems, Inc. Combined single-ended and differential signaling interface
JP2000353035A (ja) * 1999-04-29 2000-12-19 Conexant Syst Inc シングルエンド型および差分型を統合した信号通信インタフェース
US20040000924A1 (en) * 2002-02-19 2004-01-01 Rambus, Inc. Method and apparatus for selectably providing single-ended and differential signaling with controllable impedance and transition time
JP2005518733A (ja) * 2002-02-19 2005-06-23 ラムバス・インコーポレーテッド 制御可能なインピーダンスおよび遷移時間を有する単一端シグナリングおよび差動シグナリングを選択的に提供する方法および装置
US20080212709A1 (en) * 2007-03-02 2008-09-04 Qualcomm Incorporated Three phase and polarity encoded serial interface
JP2010520715A (ja) * 2007-03-02 2010-06-10 クゥアルコム・インコーポレイテッド ３相及び極性符号化されたシリアルインタフェース

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016525816A (ja) * 2013-07-23 2016-08-25 クアルコム，インコーポレイテッド ３相クロック復元遅延較正
US10756579B2 (en) 2014-05-30 2020-08-25 Sony Corporation Transmission unit, reception unit, and communication system
JP2018174584A (ja) * 2018-07-05 2018-11-08 ソニー株式会社 送信装置

Also Published As

Publication number Publication date
US20140003543A1 (en) 2014-01-02
CN104396203B (zh) 2018-08-14
KR20150028783A (ko) 2015-03-16
WO2014005159A3 (en) 2014-03-06
EP2868047A2 (en) 2015-05-06
WO2014005117A1 (en) 2014-01-03
EP2868046B1 (en) 2021-05-19
EP3826248B1 (en) 2023-08-16
IN2014MN02473A (ja) 2015-07-10
EP2868047B1 (en) 2021-01-20
US8996740B2 (en) 2015-03-31
JP6325537B2 (ja) 2018-05-16
ES2860498T3 (es) 2021-10-05
EP3826248A1 (en) 2021-05-26
CN104412552A (zh) 2015-03-11
KR102083044B1 (ko) 2020-02-28
CN104412552B (zh) 2018-02-09
US20140006649A1 (en) 2014-01-02
EP3832965A1 (en) 2021-06-09
US9143362B2 (en) 2015-09-22
EP2868046A1 (en) 2015-05-06
WO2014005159A2 (en) 2014-01-03
EP3832965C0 (en) 2023-12-13
ES2880927T3 (es) 2021-11-26
CN104396203A (zh) 2015-03-04
EP3832965B1 (en) 2023-12-13
EP3826248C0 (en) 2023-08-16

Similar Documents

Publication Publication Date Title
JP6325537B2 (ja) Ｎ相極性出力ピンモードマルチプレクサ
JP6430971B2 (ja) Ｎ相システムのための電圧モードドライバ回路
US10134272B2 (en) N-phase polarity data transfer
KR101840620B1 (ko) 광학 매체에 대한 저전력 모드 신호 브릿지
US20140112401A1 (en) 3dynamic configuration of an n-phase polarity data communications link
WO2015179546A1 (en) Programmable pre-emphasis circuit for mipi c-phy
KR20180073578A (ko) Mipi csi-2 c-phy 에 대한 의사-무작위 2진 시퀀스 시드들을 교번시키기
WO2017023498A1 (en) Method, apparatuses and storage medium for adaptation to 3-phase signal swap at 3-wire communication link between two integrated circuit devices
US10587391B2 (en) Simplified C-PHY high-speed reverse mode
US10355894B2 (en) Simplified 3-phase mapping and coding
WO2015081120A1 (en) N-phase phase and polarity encoded serial interface

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160614

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180412

R150 Certificate of patent or registration of utility model

Ref document number: 6325537

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250