CN100504745C - 用于访问单一数据存储驱动器的方法及接口 - Google Patents

用于访问单一数据存储驱动器的方法及接口 Download PDF

Info

Publication number
CN100504745C
CN100504745C CNB2005100085091A CN200510008509A CN100504745C CN 100504745 C CN100504745 C CN 100504745C CN B2005100085091 A CNB2005100085091 A CN B2005100085091A CN 200510008509 A CN200510008509 A CN 200510008509A CN 100504745 C CN100504745 C CN 100504745C
Authority
CN
China
Prior art keywords
data
data processing
storage drive
data storage
visit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100085091A
Other languages
English (en)
Other versions
CN1658142A (zh
Inventor
P·魏瑟
M·迈尔
R·高斯曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harman Becker Automotive Systems GmbH
Original Assignee
Harman Becker Automotive Systems GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harman Becker Automotive Systems GmbH filed Critical Harman Becker Automotive Systems GmbH
Publication of CN1658142A publication Critical patent/CN1658142A/zh
Application granted granted Critical
Publication of CN100504745C publication Critical patent/CN100504745C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Multi Processors (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Storing Facsimile Image Data (AREA)
  • Image Input (AREA)

Abstract

本发明提供了一种能使多个数据处理装置访问单一数据存储驱动器的数据传输接口。所述数据处理装置包括了一个连接到这多个数据处理装置的每一个以及该数据存储驱动器的开关部件。一个控制部件控制该开关部件以便在某一时刻只有这些数据处理装置的单一一个访问该数据存储驱动器。

Description

用于访问单一数据存储驱动器的方法及接口
技术领域
本发明涉及一种能使多个数据处理装置访问单一数据存储驱动器的数据传输接口。具体地，本发明涉及一种配备有执行不同任务的两个处理器以及可使这两个处理器均能访问单一数据存储驱动器的数据传输接口的信息和娱乐系统。
背景技术
采用单一处理器访问一个或多个存储驱动器的系统体系结构对例如家庭和办公室个人计算机的计算机系统非常普遍。此种计算机系统在图1中被示意性说明。处理器10被提供来执行数据处理和控制功能。该计算机系统还配备有存储驱动器30以及允许处理器10访问存储驱动器30的控制器20。处理器10和控制器20都被连接到一条公共数据总线上。例如，可采用像PCI总线或ISA总线等的内部数据总线。作为存储驱动器30，通常提供的是硬盘驱动器或如DVD驱动器的光存储驱动器。
为将存储驱动器连接到计算机系统，广泛使用符合ATA/ATAPI标准的接口。原有的ATA(AT附属)总线标准已被扩展具有了AT附属包接口(ATAPI)且从那时起被称为ATA/ATAPI标准。具体地，这种ATA/ATAPI标准支持使用可交换存储介质的驱动器连接到如个人计算机的计算机系统。
主计算机和ATAPI存储驱动器间的数据传输由该存储驱动器和该主计算机都使用的一组寄存器实现。这组寄存器被称作任务文件。ATAPI存储驱动器需要如扇区、柱面数或查寻找读/写头位置信息的头ID的设备专用(device-specific)控制信息。这些信息被单独地传输且被写入到该存储驱动器的寄存器中。
使用ATA/ATAPI存储驱动器的通信会话分几个阶段执行。在命令阶段期间，所述主计算机将一个命令写到所述存储驱动器的一个命令寄存器中。此后，进入到数据阶段，其间数据从该存储驱动器传输/传输到该存储驱动器。
在上述的计算机系统中，控制器20产生符合来自处理器10访问请求的ATA/ATAPI命令并且在处理器10和存储驱动器30间传输数据。
在这样的计算机系统中，该计算机系统的功能由处理器10执行的软件程序实现。具体地，当该计算机系统被用作多媒体系统时，处理器10被要求提供如视频解码及音频解码计算的高计算性能。因此，基于个人计算机的多媒体系统配备有高性能处理器。
对于采用了嵌入式系统的消费型装置，例如，车辆信息和娱乐系统，这种方法并不适合。这样的嵌入式系统典型地配备了具有相对较低计算能力的处理器。为执行需要高计算能力的计算功能，如视频解码，应提供能非常有效执行这些特定计算功能的专用辅助处理器。
图2中显示说明了利用一个辅助处理器的计算机系统的配置的第一方案。类似于图1所说明的计算机系统，其中设有主处理器15、存储驱动器30和允许主处理器15访问存储驱动器30的控制器20。主处理器15以及控制器20通过该计算机系统的公共数据总线互连。还提供的辅助处理器40与主处理器15相连用以执行具体的处理功能。
根据这种方法，主处理器15为辅助处理器40提供来自存储驱动器30的数据。为此目的，主处理器15执行读取操作以便获得来自存储驱动器30的所需数据。获得的数据从主处理器15被转发到辅助处理器40并在此被处理。
上述系统配置具有缺点，即所有辅助处理器40需要的数据必须从存储驱动器30检索到并由主处理器15转发。结果，为给辅助处理器40供应数据，导致了所述主处理器上的高处理负荷。主处理器15剩余的处理资源可能不足以同时进一步执行如系统控制操作、以及为汽车提供导航的导航数据处理等处理任务。
在如多媒体系统的这些应用中，利用辅助处理器40来对视频数据进行解码。因此，主处理器15要检索并转发大量的视频数据，相应消耗了主处理器的大部分处理资源。
此外，辅助处理器40需要的数据可被存储于一个具有复杂结构的文件系统内。例如，DVD视频盘上的数据可根据具体的分层的文件系统结构来组织。只有能导览此具体文件结构的主机才可正确访问所需数据部分。因此，主处理器15需要被配有和辅助处理器40所处理的数据的文件系统结构对应的文件系统导览能力。具体地说，为主处理器15提供DVD视频盘文件导览能力需要大量的开发工作。
图3中显示说明了利用一个辅助处理器的计算机系统的另一种传统配置。根据这种方法，信息和娱乐系统被配备了两个处理器10和45。每个处理器执行该系统的特定任务。第一处理器10经由控制器20访问第一存储驱动器30。第二处理器45需要的数据提供在分离的另一存储驱动器35提供上以被第二处理器直接访问。
例如，第一处理器10为该信息和娱乐系统提供系统控制和用户接口功能。此外，该处理器可运行汽车导航软件。作为第一存储驱动器30，DVD驱动器被设置以便提供例如道路地图的导航信息或提供来自各DVD媒体的系统软件的软件更新。第二处理器45能访问并解码插入额外DVD驱动器35内的DVD盘上的DVD视频数据。为此目的，希望采用商业上可获得的DVD解码器芯片作为第二处理器45。这样的解码器芯片广泛用于消费型DVD播放器中并包括了直接访问DVD-驱动器的ATA/ATAPI接口。此外，这些DVD解码器芯片已配有DVD文件导览能力。
所述系统配置的一个问题是需要两个分离的存储驱动器。使用两个分离的存储驱动器导致的空间上的需求使这样的系统不适于被安装在车辆或其他受空间限制的应用区域中。此外，在信息和娱乐系统中提供两个不同存储驱动器导致了硬件上的更多努力并因此增加了生产成本。
另一个问题是包括了两个各自提供不同类型数据的分离存储驱动器的系统很难操作。例如，第一存储驱动器30只接受存储有更新软件或车辆导航数据的CD或DVD介质。第二存储驱动器35只接受DVD视频盘。
这些传统方法明显不能提供多个能有效访问存储在数据存储驱动器的数据的数据处理装置。结果是，本发明的目的是提供一种能解决所述传统方法问题的改进的数据传输接口。
此目标可通过本文独立权利要求的特征获得。
发明内容
根据本发明的一个方面，数据传输接口能使多个数据处理装置访问单一的数据存储驱动器。该传输接口配备有一个连接每一个所述数据处理装置以及连接所述数据存储驱动器的开关部件。一个控制部件控制该开关部件以至于在某一时间只有单独一个所述数据处理装置访问该数据存储驱动器。
根据本发明的另一方面，提供了一种能使多个数据处理装置访问单一的数据存储驱动器的方法。多个数据处理装置的一个被选择且一个与所述多个数据处理装置的每个以及所述数据存储驱动器相连的开关部件被控制以便在某一时间只有一个被选中的数据处理装置访问该数据存储驱动器。
本发明的具体方法是一个数据传输接口能使多个数据处理装置单独地访问单一的数据存储驱动器。
由于这种具体方法，每个数据处理装置的处理资源被有效地利用。具体地说，没有任何数据处理装置会执行如访问和转发被另一数据处理装置所需要的数据的无效操作。结果，可利用具有相对较低计算能力的更经济型处理装置。具体地说，具有相对较低计算能力的主处理器的如控制计算机系统或处理汽车导航数据的任务不会因辅助处理器同时访问该数据存储驱动器而受到影响。
还有利的是所述开关部件能阻止所述数据处理装置彼此干扰对所述数据存储驱动器的访问。这样，数据传输能被可靠执行，不同数据处理装置发出的访问信号不会冲突。
此外，通过仅采用单一存储驱动器，本发明允许硬件和空间的有效系统配置。
优选地，本发明的数据传输接口能使两个分离的数据处理装置访问单一的数据存储驱动器。
根据一种优选实施例，该开关部件包括了用来保持从所述数据处理装置传来的数据或用来保持传向所述数据处理装置的数据的缓存。结果，从特定处理装置传来的数据或要传到特定处理装置的数据可被缓存，直到该特定处理装置被允许访问该数据存储驱动器。
根据另一种优选实施例，所述开关部件包括了多个开关，每个开关同多个数据处理装置的单独一个以及所述数据存储驱动器相连。通过这种方式，每一处理装置和所述数据存储驱动器间的信号传输能可靠地被允许或被禁止。这样，避免了不同数据处理装置的信号间的干扰。此外，目前未访问所述数据存储驱动器但执行其他任务的处理装置不会被来自所述数据存储驱动器的信号所中断。
在另一种实施例中，每个开关包括了一个保持经由所述开关传输的数据的缓存。这样，当所述开关被允许时，数据处理装置和所述数据存储驱动器间要传输的数据被可靠传输。
优选地，开关控制器控制所述开关以便将所述数据存储驱动器同所述多个数据处理装置的单独一个相连。通过这种方式，有效地确保了在某一时间只有这些数据处理装置的一个可以访问该数据存储驱动器。
根据另外一种实施例，所述开关控制器控制这些缓存以便在所述数据存储驱动器和所述多个数据处理装置的单独一个间传输信号。这样，经由所述开关获得了一种非常有效的数据传输控制。
优选地，所述缓存配有一种输出允许部件。该输出允许部件被连接到所述开关控制器以便控制来自所述缓存的数据的输出。因此，经由所述开关，数据传输能被可靠地控制。
根据另一方面，该控制部件配有指定所述多个数据处理装置的单独一个的控制单元，所指定的这个数据处理装置被允许访问所述数据存储驱动器。通过这种方式，提供了一种对该数据传输接口的有效控制。
优选地，该控制单元是所述多个数据处理装置的一个的一部分。通过这种方式，主处理装置可指定允许访问所述数据存储驱动器的所述数据处理装置中的一个，以便提供一种非常灵活和有效的对该数据传输接口的控制。
根据另一种优选实施例，所述开关部件包括一个能开通所述数据存储驱动器和所述数据处理装置的单独一个的控制信号线之间电连接的选择器开关。根据所述控制部件的信号，所述选择器开关被控制。这样，该数据存储驱动器的控制信号能可靠地被提供给所述数据处理装置的单独一个。结果，来自所述数据存储驱动器的控制信号不会中断其他数据处理装置的运行。
在另一实施例中，这种控制部件配有驱动器状态检测器用来检测所述数据存储驱动器的运行状态。这种控制部件根据检测结果控制所述开关部件。因此，提供了一种有着改进了可靠性的数据传输接口。
优选地，该驱动器状态检测器检测所述数据存储驱动器和访问所述数据存储驱动器的数据处理装置间的数据传输的完成。通过这种方式，数据传输被可靠地完成且不被该开关部件的动作所中断。
在另一实施例中，这种控制部件配有一种通信部件用以同所述多个数据处理装置的至少一个交换控制信号。这样，所述数据传输接口能同所述数据处理装置相互作用。例如，这些数据处理装置能检测该数据传输接口的状态。
优选地，数据处理装置配有访问允许信号且仅在收到该访问允许信号时访问该数据存储驱动器。因此，该数据处理装置可靠得知它是否可以尝试访问。具体地说，不必对不成功访问尝试的处理做出安排。
优选地，访问所述数据存储驱动器的数据处理装置配有一种访问结束信号，根据此信号所述数据处理装置结束其对该数据存储驱动器的访问。这样，长期的访问能被暂停以便允许另一数据处理装置访问该数据存储驱动器。例如，具有更高优选权的数据处理装置可暂停具有更低优先级的数据处理装置的访问。
优选地，所述控制部件接收来自于多个数据处理装置的一个的访问请求且该控制部件根据所述访问请求控制所述开关部件。这样，该数据传输接口能被控制以为一种特定数据处理装置可靠地提供对该数据存储驱动器的访问。
根据另一种优选实施例，该控制部件以这样的方式控制所述开关部件以使得当前所执行的这些数据处理装置的一个与该数据存储驱动器间的数据传输操作被完成。这样，每个数据传输操作被可靠地完成。
根据一种优选实施例，所述数据处理装置以及所述开关部件通过地址信号线、控制信号线和数据信号线连接。这样的地址信号线、控制信号线和数据信号线也将所述开关部件连接到所述数据存储驱动器。这样，按照此类型的信号线能采用一种合适的交换技术。
优选地，所述数据存储驱动器通过符合ATA/ATAPI标准的接口被访问。这样的存储驱动器现在被广泛使用并能有成本效率地获得。
优选地，所述多个数据处理装置的至少一个配有一个符合ATA/ATAPI标准的接口。这样一个数据处理装置可经由本发明的数据传输接口直接对存储驱动器进行寻址。
优选地，所述数据传输接口包括同所述多个数据处理装置的一个相连的ATA/ATAPI转换器用以将所述数据处理装置的访问信号转换成符合ATA/ATAPI标准的访问信号。因此，同样地，未配有ATA/ATAPI接口的数据处理装置可利用本发明的数据传输接口来访问ATAPI存储驱动器。
根据本发明的一种优选实施例，一个信息和娱乐系统采用了本发明的数据传输接口使两个数据处理装置能访问单一数据存储驱动器。该信息和娱乐系统包括了一个中央处理单元用以控制该信息和娱乐系统，以及包括了一个辅助处理单元用以执行一种特定的数据处理操作。提供一种数据存储驱动器经由本发明的数据传输接口被所述中央处理单元以及所述辅助处理单元访问。
由于这些特征，所述中央处理单元和所述辅助处理单元的每个可分别地访问所述数据存储驱动器，而不消耗对方的处理资源。这样，处理资源被经济地使用。具体地说，一个具有相对较低计算能力的中央处理单元执行预先确定的一组如控制操作的任务，而不被该数据存储驱动器和该辅助处理单元间同时发生的数据传输所影响。进一步，每个处理单元可专用于对某类被存储数据的处理。这样，同传统系统相比，处理效率得到增加。因为这两种处理单元访问相同的数据存储驱动器，所以提供了具有高硬件和空间效率的系统配置。
根据另一种实施例，提供了一个信息和娱乐系统，其中所述数据传输接口的控制单元是所述中央处理单元的一部分。这样，所述中央处理单元可有效地控制所述数据传输接口。
优选地，所述控制单元进一步控制一个辅助处理单元。所述辅助处理单元仅在接收到来自所述控制单元的访问允许信号后访问该数据存储驱动器。因此，所述辅助处理单元对所述数据存储驱动器的访问可由所述中央处理单元可靠控制。
优选地，所述辅助处理单元包括解码部件，用以解码存于所述数据存储驱动器的视频和音频数据的至少一个。这样，复杂视频/音频解码处理由专用处理单元执行，导致所述中央处理单元的更低处理负荷以及对处理资源的更有效使用。
优选地，所述信息和娱乐系统配有磁或光盘驱动器，最优选为硬盘驱动器或DVD驱动器。这样，该信息和娱乐系统配有高容量存储部件。特别地，该DVD格式现在被广泛使用且存储介质能被容易地提供。
在一优选实施例中，所述辅助处理单元包括文件导览部件，用以执行DVD文件导览。这样的包括了DVD文件导览部件的处理单元可在商业上获得，因此降低了信息和娱乐系统的开发工作。
根据另一优选实施例，对所述数据存储驱动器的访问被执行成一系列的传输操作。每一传输操作包括一初始化步骤，以便为进行数据传输以及执行数据传输的传输步骤准备所述数据存储驱动器。
在另一优选实施例中，要检测是否有先前选定的数据处理装置访问所述数据存储驱动器。仅在先前访问已经完成后，所述多个数据处理装置的另一数据处理装置被选来访问所述数据存储驱动器。这样，每一次访问可被可靠完成。
优选地，在另一数据处理装置访问该数据存储驱动器之前，每一数据处理装置可执行一预定数量的传输操作。这样，该数据传输接口被有效地控制以便这些数据处理装置被同等地设置有数据存储资源。
优选地，在允许另一数据处理装置访问所述数据存储驱动器之前，为数据处理装置提供了访问结束信号，并且该数据处理装置通过完成当前传输操作结束该访问。这样，包括多个阶段的传输操作可以可靠地执行。具体地说，该数据传输接口支持符合ATA/ATAPI标准的数据传输操作。
优选地，在一预定时间间隔过去后，另一数据处理装置被选择访问所述数据存储驱动器。这样，访问间隔的持续时间被限制以使得一个数据处理装置不可能长时间阻止对该数据存储驱动器的访问且一个数据处理装置不可能阻止对例如用户做出的数据请求的供给。
在另一种优选实施例中，在所述数据处理装置和所述数据存储驱动器间要传输的数据被写入一个与所述数据存储驱动器和所述数据处理装置相连的缓存。如果特定数据处理装置被选择访问所述数据存储驱动器，则该特定数据处理装置和该数据存储驱动器间要传输的数据从所述缓存中读出。
其他实施例是从属权利要求的主题。
附图说明
通过下面如附图中显示的对本发明的说明，本发明的额外特征和优点将变得明显，其中：
图1是单一处理器计算机系统的示意图；
图2示意性地说明配有执行特定处理操作的辅助处理器的计算机系统；
图3是包括了两个独立访问两个分离存储驱动器的处理器的计算机系统的示意图；
图4是符合本发明的数据传输接口的示意性表示图；
图5是图4中所说明的包括了驱动器状态检测器的数据传输接口的示意图；
图6是本发明的进一步配有通信部件的数据传输接口的示意性表示图；
图7描述了符合本发明的由作为处理装置一部分的控制单元所控制的数据传输接口；
图8是符合本发明的配有接口转换器的数据传输接口的示意图；
图9是包括了作为本发明数据传输接口一部分的多个开关的开关部件的示意性表示图；
图10是图9中描述由开关控制器控制的开关部件图；
图11是包括在符合本发明的开关部件中的开关的示例配置图；
图12显示了根据一种优选配置方案的开关部件的一部分的选择器开关；
图13是一种设有符合本发明的数据传输接口的信息和娱乐系统的示意性表示图；
图14是图13中显示说明的信息和娱乐系统的硬件配置图；
图15是图14中显示说明的数据传输接口的接口控制器的结构图；
图16是描绘了符合本发明的一种能使多个数据处理装置访问单一数据存储驱动器的方法的流程图；
图17说明了图16中所描述方法的选择一个数据处理装置的具体步骤，该方法包括了检测前面访问完成的步骤；
图18说明了图16中所描述方法的选择一个数据处理装置的步骤，该方法包括了结束前面访问的步骤；以及
图19根据一个访问请求说明了图16中所描述方法的选择一个数据处理装置的步骤。
具体实施方式
现参考附图，说明本发明的说明性实施例。
图4中描述说明了符合本发明的数据传输接口的一般配置。数据传输接口100包括同多个数据处理装置110、120以及与一个单独数据存储驱动器130相连的开关部件150。开关部件150允许数据处理装置110、120访问数据存储驱动器130。该开关部件由控制部件控制以确保在某一时刻只有这多个数据处理装置110、120的单独一个访问数据存储驱动器130。具体地说，该开关部件能允许或禁止这些数据处理装置和该数据存储驱动器间信号的交换。为此目的，数据处理装置110、120的信号线101和102同开关部件150相连。该开关部件通过信号线103同数据存储驱动器130相连。
参考图16说明本发明的数据传输接口的操作。在第一步骤S10中，所述多个数据处理装置的一个数据处理装置被选择。这个被选的数据处理装置能够访问数据存储驱动器130。这是通过在步骤S20中控制开关部件150以便所述开关部件允许这个被选的数据处理装置对数据存储驱动器130进行访问而实现的。具体说，开关部件150被控制以便信号可在这个被选的数据处理装置和数据存储驱动器130间传输。
驱动器的硬盘、半导体盘或光驱动器的一种，诸如CD或DVD可被用作数据存储驱动器130。具体地，根据由这些数据处理装置的一个将要执行的各自的操作，光驱动器允许从不同存储介质来提供数据。
各种数据处理装置110、120可同本发明的数据传输接口相连以访问该数据存储驱动器。这些处理装置包括如嵌入式系统CPU的通用处理单元，以及如编码器，解码器或视频处理器的专用于特定任务的处理单元。
例如，第一处理装置110可执行控制操作并且从插入数据存储驱动器130中的CD或DVD介质上获得各自的程序。另一种数据处理装置120能访问视频数据和对提供于要插入数据存储驱动器130中的同一或另一存储介质上的视频数据进行解码。
在此示例配置中，数据处理装置110、120依照与数据存储驱动器130一样的数据总线标准配有接口连接器。该数据存储驱动器配有标准化的数据总线接口，如ATA/ATAPI接口。
根据此ATA/ATAPI标准，多个寄存器被设置在该数据存储驱动器上。这些寄存器包括一个数据寄存器、一个位置寄存器以及一个命令寄存器。ATA/ATAPI数据总线包括多条连接像计算机系统和数据存储驱动器的主设备的信号线。具体说，设置地址信号线来对这些寄存器的一个进行寻址，设置数据信号线来把数据传输到各自寄存器或从各自寄存器中传出数据，并且控制信号线用来控制对数据的读和写。
如已提及的，主计算机和ATAPI存储驱动器间通信会话的执行分几个阶段。具体说，在命令阶段中，位置信息和一个命令被写到该存储驱动器上的各自寄存器，因此起始化该数据传输。在其后续阶段中，根据那个在先传输的命令，数据从该数据存储驱动器传出或被传输到该数据存储驱动器。
在一种配置中，这里本发明的数据传输接口被用来按照ATA/ATAPI标准访问数据存储驱动器130，优选地，这些数据处理装置110、120被配有符合ATA/ATAPI标准的总线接口。在这样一种配置中，数据存储驱动器130和这些数据处理装置的一个之间交换的信号能经由该数据传输接口无须转换地传输。
然而，本发明不限于在其中这些数据处理装置和该数据存储驱动器配有同样的数据总线接口的配置。在图8中描述了一种本发明的数据传输接口的示例配置，该接口连接到未配有与数据存储驱动器130相同的数据总线接口的数据处理装置。在此图中，说明了一种配有一个ATA/ATAPI转换器的数据传输接口500的系统配置。该ATA/ATAPI转换器590从一个数据处理装置510经由各个信号线502接收访问信号。ATA/ATAPI转换器590将数据处理装置510的访问信号转换为符合ATAPI标准的访问信号。信号线501用开关部件150连接ATA/ATAPI转换器590。这样，数据处理装置510可经由ATA/ATAPI转换器590和开关部件150访问该数据存储驱动器。来自数据存储驱动器130的数据和驱动控制信号被ATA/ATAPI转换器转换成符合设置在处理装置510上的接口的信号。
根据这种配置，配有不同数据总线接口的数据处理装置510、120可经由本发明的数据传输接口访问数据存储驱动器130。
根据本实施例的优选配置，ATA/ATAPI转换器590产生符合ATAPI标准编程的输入/输出模式4(PIO模式4)的访问信号。这种访问模式提供高数据传输率。进一步，通过仅使用一种符合ATAPI标准的传输模式，ATA/ATAPI转换器590的复杂性变低。
ATA/ATAPI转换器通过ATA/ATAPI转换器的特定地址空间提供对ATA/ATAPI驱动器寄存器的访问，该特定地址空间被映射到ATA/ATAPI驱动器寄存器。当一个数据处理装置访问该地址空间时，ATA/ATAPI转换器将相应数据传输到该ATA/ATAPI存储驱动器。
此外，该ATA/ATAPI转换器根据ATAPI驱动中断信号为数据处理装置产生特定的中断信号。例如，如果一个日立SH3处理器被用作数据处理装置的一个，该SH3处理器的中断IRQ3可被分配给该ATAPI驱动中断。
符合本发明此实施例的数据传输接口允许多个数据处理装置单独地访问一个单独的数据存储驱动器。因此，每一数据处理装置执行符合其自身处理需求的数据传输操作。
这些说明的特征是本发明的独特优势，因为没有任何一个数据处理装置执行例如访问和传输另一数据处理装置使用的数据的无效操作。这样，在特定数据处理装置上运行的任务从没有减少的处理资源中受益。此外，只需要单独一个数据存储驱动器来为这多个数据处理装置提供数据存储设备。
在下面，本发明的数据传输接口通过第二实施例被进一步详细说明。至此说明的可选项、优选配置和优点也可应用于第二实施例的数据传输接口。
图5显示了符合本发明第二实施例的数据传输接口200的一种示意性配置。同第一实施例类似，多个数据处理装置110、120被连接到开关部件150。此外，数据存储驱动器130被连接到该开关部件。该开关部件由控制部件240控制。
控制部件240包括了用来检测数据存储驱动器130操作状态的驱动器状态检测器245。这通过将数据存储驱动器130的控制信号经由信号线201提供给驱动器状态检测器245来实现。这样，控制部件240可检测该数据存储驱动器的操作状态并相应控制开关部件150。
驱动器状态检测器245检测当前在数据处理装置的一个和该数据存储驱动期之间是否执行数据传输。例如，数据存储驱动器的一个输入/输出就绪信号可被用来检测是否数据传输已被完成并且是否驱动器130准备另一次数据传输。
根据该检测结果，开关部件150被控制以便在数据存储驱动器130和数据处理装置110、120的一个之间的信号传输只在当前没有执行数据传输时被转换。
图17中说明了本实施例数据处理装置的操作。在一个数据处理装置被选择以及该开关部件被控制以便能使所选数据处理装置访问数据存储驱动器130之前，要检测当前是否有访问执行。只有当该访问结束时，才在步骤S13中选择另一个数据处理装置且因此开关部件150被控制。
在一种优选系统配置中，其中对数据存储驱动器的访问符合ATA/ATAPI标准，包括了该数据存储驱动器的初始化以及真正数据传输的传输操作在另一数据处理装置被允许访问该数据存储驱动器之前完成。然而也可能在初始化步骤后结束该传输操作并且可能再次初始化该数据存储驱动器。优选地，执行驱动器重置以将数据存储驱动器130重置到初始状态。
符合本发明的第二实施例的数据传输接口可靠地允许多个数据处理装置使用一个单独的数据存储驱动器来执行数据传输操作。具体说，该数据传输接口确保数据传输操作被完成，以便没有由于这些数据处理装置间的中断传输操作或干扰所导致的错误发生。
在前面实施例中说明的本发明数据传输接口的另一种规范现在在本发明第三实施例中被展现。至此说明的可选项、优选配置和优点也可应用于第三实施例的数据传输接口。
图6显示说明了数据传输接口300，数据传输接口300为多个数据处理装置110、120提供了对数据存储驱动器130的类似于本发明第一和第二实施例的访问。该数据传输接口300包括开关部件150，同实施例1和2中说明的开关部件相同。控制部件340同目前所述的控制部件不同，其在于控制部件340还配有通信部件345，用以同至少一个数据处理装置交换控制信号。控制信号线301设在第一数据处理装置110和通信部件345间。根据同数据处理装置110交换的控制信号，控制部件340控制开关部件150。
数据处理装置110，例如，在它结束其数据传输操作时为控制部件340提供一个控制信号。这样，同本发明的第二实施例中说明的类似，控制部件340检测到一个数据处理装置完成了访问并且只有在检测到数据处理装置110结束了数据传输操作之后，另一个数据处理装置才被允许访问该数据存储驱动器。
该控制部件也可为数据处理装置提供一个访问允许信号，以指示所述各自的数据处理装置被允许经由开关部件150访问数据存储驱动器130。被提供了这种访问允许信号的数据处理装置仅在接收到这样一个访问允许信号后访问数据存储驱动器130。这样，该数据处理装置在开关部件150允许访问该数据存储驱动器前，无需执行不必要的访问尝试。相反，该数据处理装置收到所述访问允许信号前，可暂停任何数据传输操作。
可选地，该控制部件经由通信部件345为数据处理装置提供一种访问结束信号。一旦接收到该访问结束信号，数据存储驱动器终止了对该数据存储驱动器的访问。这样，当必要性增加到允许当前执行数据传输的那个处理装置以外的某一处理装置访问该数据存储驱动器时，数据处理装置可被提示以结束其当前的数据传输操作。因此，可以避免一个数据处理装置对该数据存储驱动器长时期的占用。
具体说，执行符合ATA/ATAPI标准的访问的数据处理装置优选地被允许完成一个包括了该驱动器初始化和数据传输的当前数据传输操作。这样，当该数据存储驱动器准备另一数据传输操作时，该开关部件执行一次转换过程。
在图18的流程图中说明了该数据传输接口的这样一种操作。在步骤S14，数据存储驱动器被提示以结束其对数据存储驱动器的访问。在后续的步骤S15中，另一数据处理装置被选中以访问该数据存储驱动器。
控制部件340可以选择性地从这多个数据处理装置110、120的一个中接收访问请求并且根据那个访问请求来控制开关部件150。例如，一种数据处理装置可以要求规律地对该数据存储驱动器进行访问以便获得新命令或软件更新。通过发出访问请求，每当在数据处理装置上执行的任务要求从存储驱动器进一步获得数据时，该数据处理装置能被可靠地提供来自该数据存储驱动器的数据。
那种操作在图19的流程图中说明。在步骤S16中接收到一个访问请求后，根据该访问请求，控制部件340执行数据处理装置的选择以便访问该数据存储驱动器。
优选地，控制部件340包括一个访问请求队列以便顺序地处理多个数据处理装置的访问请求。在另一优选配置中，同样可能对每一访问请求分配一个优先级并根据对其分配的优先级来处理多个访问请求。例如，可根据归结为每一处理装置的优先级值来分配该优先级。作为其他选择，每一处理装置可为它产生的每一访问请求分配一个独立的优先级。
根据本实施例数据处理装置的一种示例操作，在一预定时间间隔过去后，一个访问数据存储驱动器130的数据处理装置被重新选择且开关部件150被控制来使所选数据处理装置能访问该数据存储驱动器。这样，每一数据处理装置可在一确定时间间隔访问该数据存储驱动器。在此之后，另一数据处理装置可被选择以便访问该数据存储驱动器。这样，有可能为每个数据处理装置分配一确定访问时间。优选地，在一确定时间间隔内，每一处理装置被给予访问该数据存储驱动器的机会。
根据本实施例的数据处理装置的另一种示例操作，一个被允许访问数据存储驱动器130的数据处理装置可执行预定数量的传输操作。在这预定数量的传输操作已经完成后，另一种数据处理装置被选择以便访问该数据存储驱动器。进一步，每一数据处理装置能被分配单独数量的被允许执行的传输操作。通过这种方式，可在所述数据处理装置中高度灵活地分配该数据存储驱动器的数据总线接口的带宽。
同样可能为控制部件340提供数据处理装置指定信号以便指定这多个数据处理装置的一个去访问该数据存储驱动器。按照该数据处理装置指定信号，控制部件340控制开关部件150以便使所指定的数据处理装置能访问数据存储驱动器130。
该数据处理装置指定信号优选地通过用户接口来产生。用户可以例如输入一个命令以执行一种特定的数据处理操作。按照这个被请求的数据处理操作，一特定数据处理装置要求访问数据存储驱动器130。该各自的数据处理装置由该用户接口发出的数据处理装置指定信号所指示。
本发明此实施例中说明的各选项可被组合。例如一旦开关部件150允许数据处理装置访问数据存储驱动器130，数据处理装置就被提供一个访问允许信号。在开关部件150被控制以使另一数据处理装置能访问数据存储驱动器130之前，当前选定的数据处理装置被提示以结束其对数据存储驱动器130的访问。对另一个数据处理装置的选择可以根据数据处理装置的访问请求或数据处理装置指定信号来执行。此外，在预定时间间隔后或在预定数量的数据传输操作后，控制部件340可结束数据处理装置对数据存储驱动器130的访问。
从上例中可明显看出本发明提供了多种控制选择以便灵活地控制本发明数据传输接口的工作情况。
下面，说明本发明的第四优选实施例。在第四实施例中，在本发明第一到第三实施例中说明的数据传输接口被进一步明确说明。因此，至此说明的可选项、优选配置和优点也可应用于第四实施例的数据传输接口。
按照本发明第四实施例，该控制部件包括一个用于指定被允许访问数据存储驱动器130的所述多个数据处理装置的单独一个的控制单元。
该控制单元按照来自于一个数据处理装置的请求来指定一个数据处理装置。作为其他选择，该控制单元可顺序地选择这些数据处理装置以便这些数据处理装置可以一个接一个地访问该数据存储驱动器。然而，该控制单元也可按照来自用户接口的指定信号来指定这些数据处理装置的一个。
第四实施例的优选配置在图7中所示的示意性接口图中被说明。根据此配置，控制单元440是数据处理装置410、120的一个的一部分。这样，一个数据处理装置被用来控制该开关部件。控制单元440直接控制能使这些数据处理装置访问该数据存储驱动器的开关部件150。通过这种方式，该数据传输接口的硬件复杂性变得很低。
在此配置中，控制单元440是第一数据处理装置410的一部分。该控制单元被进一步配备以便控制第二数据处理装置120。为此目的，控制信号线405被设置在控制单元440和数据处理装置120间。
第二数据处理装置能通过激活或取消该数据处理装置的操作被控制。作为其他选择，只有第二数据处理装置120的存储驱动器访问功能由控制单元440来控制。例如，为了使这样的控制有效，可使用如本发明第三实施例中说明的访问允许信号或访问结束信号。
这样，一个数据处理装置410可有效地且灵活地控制开关部件150。进一步，包括了控制单元440的数据处理装置410可为自己或为访问数据存储驱动器130的数据处理装置的另一个分配一个访问允许。这样，实现了一种包括了本发明数据传输接口的系统的系统组件的有效控制。
尽管在所述配置中，控制单元440直接控制开关装部件150，该控制部件可进一步包括一个开关控制器以便按照指定数据处理装置的控制单元440发出的信号来控制开关部件150。
在下面，说明了本发明的第五实施例。第五实施例进一步明确说明了本发明第一到第四实施例中说明的数据传输接口。因此，至此说明的可选项、优选配置和优点也可应用于第五实施例的数据传输接口。
根据本发明的第五实施例，开关部件150配有用来保持传输到这些数据处理装置的数据或从这些数据处理装置传来的数据的缓存。该缓存被连接到这些数据处理装置的每一个并且连接到数据存储驱动器130。
下面，描述了包括这样一个缓存的开关部件的示例操作。由一个数据处理装置发出的访问请求被存于预定缓存地址处的缓存中。如果发出该访问请求的数据处理装置当前未被允许访问该数据存储驱动器，则该访问请求被保持在该缓存中。只要该数据处理装置被允许访问该数据存储驱动器，该访问请求就从该缓存中读出并将其传输到数据存储驱动器130。在数据存储驱动器130处，执行该访问请求。因此，将要写入数据存储驱动器130的数据被接受或从数据存储驱动器中读出的数据被传输到该缓存并被转发到各自的数据处理装置。在此期间，来自其他数据处理装置的访问请求可被存于该缓存中并被保持在此。因此，来自不同数据处理装置的访问请求并不互相干扰。
该缓存顺序地从与所述多个处理装置相连的其数据接口读出数据以便检查是否有任何处理装置发出一个访问请求。例如，该缓存可以对在一个队列中的这样的访问请求进行调度并且一个个地执行存于该队列中的访问请求。
多个存储区设置在该缓存中，每个对应一个数据处理装置。第一数据处理装置的一个访问请求被写到一个各自的缓存区。按照一种队列控制，该访问请求被读出且被发送到该数据存储驱动器。该数据存储驱动器的响应，例如按照该访问请求被读出的某些量的数据，被传输到该缓存并被存在相应缓存区。在其后的某一时刻，当该缓存再次寻址那个缓存区时，从该数据存储驱动器接收到的数据被读出并被传输到该数据处理装置。为了执行这样的一种操作，该缓存独立地与这些数据处理装置以及该数据存储驱动器通信。
因此，只有一个主体，即该缓存访问该数据存储驱动器，这样避免了向该数据存储驱动器传输数据或从该数据存储驱动器传出数据的任何冲突。此外，每一数据处理装置访问代替了该数据存储驱动器的该缓存，且该缓存对来自于这些数据处理装置的访问请求进行协调和对其排队。
现在说明本发明的第六优选实施例，同时参考图9。本发明的第六实施例进一步明确说明第一到第四实施例中说明的本发明的数据传输接口的开关部件的配置。因此，第一到第四实施例说明的可选项、优选配置和优点也可应用于第六实施例的数据传输接口。
图9描述了根据第六实施例的开关部件650的配置。该开关部件包括第一开关660。该开关经由信号线601被连接到第一数据处理装置。第二开关670被信号线602连接到第二数据处理装置。在此配置中，说明了连接到两个数据处理装置的开关部件。然而，本发明不限于被连到两个数据处理装置。通过设置另外的开关，更大量的数据处理装置可被连到该开关部件650。
具体说，开关660、670中的一个分别通过信号线601、602被连到这些数据处理装置的每一个上。这两个开关660和670通过信号线603被一起连到该数据存储驱动器。来自控制部件的控制信号被提供以便以这样一种方式控制开关660、670以使得信号线601、602和信号线603间的信号传输被允许或禁止。具体说，这两个开关被控制使得只有开关660、670的一个允许信号的传输。优选地，一条分离的控制信号线605、606被设置来控制每个开关。
图10中说明了一种用来控制这些开关的控制部件的示例性配置。图10中描述的开关部件650具有同参考图9的上述开关部件一样的配置。具体说，提供了多个开关660和670，其中每个开关660、670被连到一个单独的数据处理装置上。本配置方案的控制部件包括了用来控制开关660、670的开关控制器780。该开关控制器只激活开关660、670的一个以便能经由被激活开关传输信号，所有其他开关均不被激活。
开关控制器780接收一个指定允许访问数据存储驱动器130的数据处理装置的信号。按照此数据处理装置的指定，开关控制器780产生开关控制信号710、720以使得只有那个连接到被指定数据处理装置的开关被激活。
这样，本发明有效地提供了一种在某一时刻能使这些数据处理装置的仅仅一个访问数据存储驱动器的数据传输接口。具体说，该数据传输接口可靠地阻止了分别不同的数据处理装置的信号的相互干扰。
图11中说明了一种本实施例的开关部件的示例配置。
每一开关860、870自身包括了多个开关用于允许或禁止连接到一特定数据处理装置的多条信号线801、802上以及连到数据存储驱动器的信号线803上的信号传输。在采用ATA/ATAPI驱动器的情况下，如在第一实施例中已说明的情况来使用多条数据信号线、地址信号线和控制信号线。连接到同一数据处理装置的信号线801或802的开关共同由控制信号线805或806控制。
在所述配置中，在该数据存储驱动器的信号线803和数据处理装置的信号线801或802间建立了一条电连接。因此，开关860、870可包括任何种类的以上述方式控制的半导体开关或机械开关。
然而，本发明的数据传输接口不限于在数据处理装置和该数据存储驱动器间的信号线上建立一条电连接。例如，开关660、670允许或禁止信号传输而不提供这些数据处理装置信号线和数据存储驱动器的信号线间的一条电连接。为此目的，能采用光电耦合器。
另一种选择是为每个开关660、670提供一个可控缓存用以根据各自的控制信号来保持和传输信号线上的数据。
如图12中说明的，该开关部件也可配有一种选择器开关。选择器开关960在连接数据存储驱动器的信号线903的一条和连接不同数据处理装置的信号线901、902间建立一条电连接。优选地，来自该数据存储驱动器的中断信号或状态信号通过这样一种选择器开关960被提供给一个选定的数据处理装置。
通过本发明的第七实施例说明了一种信息和娱乐系统的示例配置。该信息和娱乐系统采用了如本发明第一到第六实施例整体所说明的数据传输接口。
图13描述了这样一种采用本发明数据传输接口的信息和娱乐系统1000的示例配置。为访问数据存储驱动器1030，一个中央处理单元1010和一个辅助处理单元1020被连接到本发明的数据传输接口1100。
中央处理单元1010控制信息和娱乐系统1000且执行各种任务，如为该信息和娱乐系统提供一个用户接口。其他任务可包括提供电子邮件客户、图像观看器、视频游戏、汽车导航软件等等。该辅助处理单元1020执行一种特定处理操作，该操作由一种针对这种操作进行优化的数据处理单元有利地执行。
例如，辅助处理单元1020执行对已编码视频数据的解码工作。这样的视频数据通常被编码并且以符合MPEG标准或符合DivX规范的格式来存储。因为由中央处理单元1010解码这样的视频数据可能要求中央处理单元1010具有高计算性能，所以这些任务由辅助处理单元1020来执行。因此，可使用具有更低计算能力的不很昂贵的中央处理单元。此外，当视频数据被解码时，中央处理单元1010可执行不同的任务。
信息和娱乐系统1000适于被用在车辆内。具体对信息和娱乐系统1000的这样一种应用，该中央处理单元被配置来运行车辆导航软件。DVD驱动器被用作数据存储驱动器。该中央处理单元访问DVD驱动器以便读取如道路地图的导航信息，或读取各自DVD存储介质上提供的系统更新。
本发明的独特优势是中央处理单元1010和辅助处理单元1020可独立地访问DVD存储驱动器。具体说，中央处理单元1010不必执行访问以及传输操作以便为辅助处理单元1020提供存储于DVD驱动器1030上的数据。结果，中央处理单元1010可使用其所有处理资源用于像系统控制和汽车导航的任务。进一步，不必为中央处理单元1010和辅助处理单元1020的每一个提供分离的数据存储驱动器。这样，提供了一种有成本和空间效率的车辆信息和娱乐系统。
这个配置中辅助处理单元1020为DVD解码单元，用来访问DVD驱动器，在存储了视频数据的DVD存储介质上执行文件导览并且对这些存储的视频数据进行解码。
这样一种DVD解码单元配有DVD文件导览软件。结果，该DVD解码单元被配备齐全用以访问存有视频数据等等的DVD存储介质。因此，开发DVD导览软件无需开发工作。相对比，在传统设计中，其中中央处理单元在数据存储驱动器和辅助DVD解码单元间执行数据传输，如果想要访问DVD存储介质，必须为该中央处理单元开发一种复杂DVD文件导览软件。
在下面，说明同信息和娱乐系统1000一起使用的本发明的数据传输接口1100的示例配置。
该数据传输接口1100包括一种包括了两个开关1051和1052的开关部件。这些开关包括了用于DVD驱动器1030和各个处理单元1010、1020间信号线上传输数据的缓存。控制部件被提供作为中央处理单元1010的一部分，它指定那个被允许访问DVD驱动器1030的数据处理装置。如果，例如，新汽车导航数据或新系统软件从DVD驱动器1030读出，那么中央处理单元1010被指定来访问DVD驱动器1030。另一方面，如果从一张DVD盘上复制一个电影，DVD解码单元1020被指定来访问DVD驱动器1030。
数据传输接口1100进一步包括一个接口控制器1050。该接口控制器1050配有一个开关控制器用来控制各个开关1051和1052。进一步，接口控制器1050也包括一种ATA/ATAPI转换器用来将经由信号线1060传输的中央处理单元1010的访问信号转换成符合ATA/ATAPI标准的访问信号。
接口控制器1050被执行作为一种现场可编程门阵列装置(FPGA)。该FPGA接口控制器包括除开关1051和1052外数据传输接口1100的所有硬件元件。连同中央处理单元1010，FPGA接口控制器1050有效控制数据传输接口1100。FPGA接口控制器1050具体包括了在单个装置中的开关控制器和ATA/ATAPI转换器。结果，该接口元件获得了很高的集成密度。另外有利的是接口控制器1050能被作为FPGA装置有效地以小系列产生。
在当中央处理单元1010访问DVD驱动器1030时的情况下，DVD解码单元1020的操作借助于一条来自中央处理单元1010的单独控制信号线而被暂停。进一步，数据处理装置指定信号被提供给接口控制器1050以便在此控制该开关控制器。因此，该开关控制器激活开关1051以便中央处理单元1010和DVD驱动器1030间的数据可被传输。进一步，开关1052被禁止，以便没有信号可在DVD解码单元1020和DVD驱动器1030间传输。这样，中央处理单元1010对DVD驱动器1030的访问不会由来自DVD解码单元1020的任何信号所中断。中央处理单元1010的访问信号被传输给接口控制器1050，该接口控制器1050将这些信号装换成符合ATA/ATAPI标准的信号。这些信号经由开关1051被传给了DVD驱动器1030。
开关1051和1052配有缓存用以在信号线1001、1002、1003上传输信号。将被稍候解释的方向控制信号1071、1072被提供给了开关1051和1052以便去确定要传输数据的方向。
当DVD解码单元1020要去访问DVD存储驱动器1030时，该DVD解码单元从中央处理单元1010接收各自控制信号。该中央处理单元进一步为接口控制器1050提供一个指定信号用来指定该DVD解码单元1020来访问DVD驱动器1030。据此，开关1051被禁止且开关1052被激活以便允许数据在DVD解码单元1020和DVD驱动器1030间传输。DVD解码单元1020现在能访问DVD驱动器1030上存储的数据。
在此示例配置中，DVD解码单元1020是一种商业上能获得的半导体装置、如ST5508装置。这样的装置被有效地大量生产以便被用在如DVD播放器的消费型视频装置中。因此，这些解码装置能被有成本效率地获得。由于本发明，这样的装置能被有效地集成在一个车辆信息和娱乐系统中。
下面，在本发明第七实施例中说明的车辆信息和娱乐系统的系统配置在本发明的第八实施例中被进一步详细说明。图14更详细地描绘了此示例实施例的车辆信息和娱乐系统2000。
一种嵌入式处理系统被用作中央处理单元1010。这样的嵌入系统的例子是SH3或ARM处理器。对于辅助处理单元1020，如上所述使用标准的消费型装置DVD解码单元。
置于解码单元1020和DVD驱动器1030间的开关1052包括三个缓存1052a、1052b和1052c。DVD解码单元1020优选地配有一个ATA/ATAPI接口。同样DVD驱动器1030配有一个ATA/ATAPI接口。第一缓存1052a连在地址信号线和读/写控制线A、RD、WR(B)间。另两个缓存1052b、1052c被用来在数据信号线D(B)上传输信号。
缓存1052a、1052b和1052c配有一个输出允许控制输入OE。控制信号BUF_EN(B)、DBUF_EN(B)由接口控制器2050提供给输出允许控制输入OE以便经由这些缓存控制数据传输。具体地，当缓存1052a、1052b和1052c在它们的输出允许控制输入OE处被提供各自控制信号时，它们只输出要在信号线A、RD、WR(B)和D(B)上传输的数据。
缓存1052a、1052b和1052c进一步配有方向控制输入用以控制在信号线上数据传输的方向。缓存1052a被配置以使得信号A、RD、WR(B)总是从DVD解码器传输到DVD驱动器。经由连接到数据信号线D(B)的缓存1052b、1052c的数据的传输方向由来自DVD解码器单元1020的信号TR_DTR_DIR控制。
类似地，第二组缓存1051a、1051b和1051c被提供用来将置于接口控制器2050内的一个ATA/ATAPI转换器连接到DVD驱动器1030。这些缓存的配置同上述缓存1052a-c的配置对应。第一缓存1051a被提供用来寻址，读和写信号A、RD、WR(A)和另两个缓存1051b和1051c被提供用于数据信号线D(A)。
同ATA/ATAPI转换器连接的缓存1051a、1051b和1051c允许或禁止中央处理单元1010和DVD驱动器1030间的数据传输。这些缓存由接口控制器2050经由连接缓存1051a、1051b和1051c的输出允许控制输入OE的控制信号线BUF_EN(A)和DBUF_EN(A)来控制。
从接口控制器2050，另外的方向控制信号线BUF_DIR(A)被提供用来控制由连接到数据信号线D(A)的缓存1051b和1051c所传输的信号的方向。
在DVD驱动器1030这边，来自缓存1051a-c和1052a-c的信号线共同被连到DVD驱动器1030的ATAPI接口。
来自DVD驱动器1030的驱动器控制信号被提供给允许访问该DVD驱动器的数据处理装置。这些信号包括了一个用以控制数据访问操作的驱动器中断信号DRIVE_IRQ_IN，以及一个驱动器入/出就绪信号DRIVE_IORDY_IN，用来指示何时该数据存储驱动器接收另一次数据传输。具体说，这些信号或被提供给DVD解码单元1020，如同信号DRIVE_IRQ(B)、DRIVE_IORDY(B)，或被提供给接口控制器2050的ATA/ATAPI转换器。
ATA/ATAPI转换器转换这样的信号且将这些信号提供给中央处理单元1010。另外的驱动器控制信号，如一种介质检测信号DISC-_IN_DET以及一种驱动器温度信号DRV_TEMP，被提供给了中央处理单元1010。该中央处理单元同样为DVD驱动器1030提供一种驱动器重置信号DRV_RESET用以将该DVD驱动器重置到初始状态。
因此，作为中央处理单元1010一部分的控制单元可有效并且可靠地控制辅助处理单元1020或中央处理单元1010对DVD驱动器1030的访问。开关部件1051a-c和1052a-c的提供确保在数据传输期间，这多个处理单元1010和1020间不会发生干扰。
通常来说，本发明的数据传输接口的另一种优点是导致这些数据处理装置的数据处理中断的数据存储驱动器的信号仅被提供给了正访问该数据存储驱动器的那个数据处理装置。因此，对当前没有访问该数据存储驱动器的数据处理装置不会产生不必要的中断。
具体说，当DVD解码单元1020访问DVD存储驱动器1030时，在中央处理单元1010上执行的任务未被中断，因为在该时刻驱动器中断信号DRV_IRQ_IN仅被提供给DVD解码单元1020。
图15中示意性地描述了接口控制器2050的一个示例配置。优选地，接口控制器2050包括了一个控制逻辑2200用以控制缓存1051a-c和1052a-c和用以控制所述驱动器控制信号DIRVE_IRQ_IN和DRIVE_IORDY_IN的转换。接口控制器2050进一步包括了一个ATA/ATAPI转换器2300用以将中央处理单元1010的访问请求转换成符合ATAPI标准的访问请求。接口控制器2050的一个输入/输出单元2400从中央处理单元1010接收访问信号以及控制信号并把这些信号提供给控制逻辑2200或是ATA/ATAPI转换器2300。
具体说，来自中央处理单元1010的访问信号被提供给该ATA/ATAPI转换器，该转换器通过控制信号线A、RD、WR(A)和数据信号线D(A)访问DVD驱动器1030。进一步，优选的是该ATA/ATAPI转换器也产生用来控制由缓存1051b和1051c传输的数据方向的方向控制信号BUF_DIR(A)。优选地，当中央处理单元1010为一嵌入式SH3处理器时，该DVD驱动器中断信号DIRVE_IRQ_IN被转换成该SH3处理器的一个中断IRQ3。
优选地，该ATA/ATAPI转换器通过接口控制器2050的特定地址空间提供对ATA/ATAPI驱动器寄存器的访问，该特定地址空间被映射到这些ATA/ATAPI驱动器寄存器上。当一个数据处理装置访问此地址空间时，ATA/ATAPI转换器将相应的数据传输到该ATAPI存储驱动器。
进一步提供于接口控制器2050内的是开关2510和2520，它们能允许或禁止将允许控制信号DBUF_EN(A)和DBUF_EN(B)分别传输到缓存1051b、1051c和1052b和1052c。该允许控制信号DBUF_EN(A)和DBUF_EN(B)由例如DVD解码单元的主装置产生以便控制设置在ATA/ATAPI总线的数据信号线上。
优选地，提供了另外的选择器开关2530和2540以便将驱动器控制信号DIRVE_IRQ_IN和DRIVE_IORDY_IN或是提供给DVD解码单元1020，如信号DIRVE_IRQ(B)、DRIVE_IORDY(B)，或是提供给ATA/ATAPI转换器2300。
控制逻辑2200经由信号线BUF_EN(A)和BUF_EN(B)控制缓存1051a和1052a。进一步，控制逻辑2200控制开关2510、2520的转换以使控制信号DBUF_EN(A)和DBUF_EN(B)有效。此外，指定驱动器控制信号目的地的选择器开关2530、2540由控制逻辑2200控制。
然而，开关2530和2540不必被实现为选择器开关而可以包括另一种能被控制的开关的设置以便仅为一个数据处理装置提供各自的驱动器控制信号。例如，可采用两个开关来代替选择器开关，其中这两个开关的一边被连接到不同数据处理装置，这两个开关的另一边被共同连接到该数据存储驱动器。
控制逻辑2200包括一个寄存器2210，在这里中央处理单元1010写数据以指示数据处理装置1010、1020的哪一个可以访问数据存储驱动器1030。根据寄存器2210中的数据，缓存控制信号BUF_EN(A)和BUF_EN(B)被产生。进一步，接口控制器2050内的开关2510、2520、2530和2540的控制信号被产生。
如果DVD解码单元1020被选择来访问DVD驱动器1030，如图15中显示的开关状态生效。具体说，驱动器中断信号和驱动器入/出就绪信号通过开关2530和2540提供给DVD解码单元1020。进一步，当一个来自DVD解码单元1020的允许控制信号DBUF_EN(B)被开关2510传输时，一个来自ATA/ATAPI转换器的允许控制信号DBUF_EN(A)未被开关2520传输。缓存控制信号BUF_EN(B)被设置以使得缓存1052a被允许传输数据。结果，控制信号BUF_EN(A)被设置以使得缓存1051a被禁止。
在中央处理单元1010被允许访问数据存储驱动器1030情况下，上述开关和缓存控制信号的状态翻转。
本发明的信息和娱乐装置有利地采用本发明的数据传输接口用以给多个数据处理装置提供单独对数据存储驱动器的访问。
同单一处理器计算机系统相比较，一个更经济的中央处理单元可被用在本发明的信息和娱乐系统中。对于这样的如访问和解码编码过的视频数据的任务，高效的被指定的解码装置在商业上以相对较低价格获得。结果，这样的处理单元被有利地用作辅助处理单元。
对比另一种传统系统，其中中央处理单元执行数据访问任务以便将数据存储驱动器的数据提供给该辅助处理单元，在利用处理资源上，本发明的信息和娱乐系统获得了更高的效率。本发明的一个特别优势是每一处理单元各自访问数据存储驱动器而不消耗中央处理单元的处理资源。这样，对该中央处理单元的计算能力的要求更低。
对比另一种传统解决方案，其中单独的数据存储驱动器被提供给每一个数据处理单元，本发明提供了一种系统，它更有成本和空间效率，因为单一数据存储驱动器为多个数据处理装置的每一个提供了数据存储设备。
总之，提供了一种能使多个数据处理装置访问单一数据存储驱动器的数据传输接口。该数据处理装置包括一个与多个数据处理装置的每一个以及数据存储驱动器相连接的开关部件。一种控制部件控制此开关部件以使得在某一时刻只有这些数据处理装置的单独一个访问该数据存储驱动器。
结果，每一数据处理装置可独自访问数据存储驱动器。特别地，这些数据处理装置获得了很高的处理效率，因为这些数据处理装置中没有任何一个使用其处理资源用于无效率的任务，例如在数据存储驱动器和另一数据处理装置间传输数据。
本发明数据传输接口的另一个优点是每个数据处理装置对该数据存储驱动器的访问被可靠地执行而没有来自不同数据处理装置的信号干扰。此外，中断数据处理单元的处理流程的来自数据存储驱动器的控制信号仅被提供给了正在访问该数据存储驱动器的数据处理单元。这样，那些当前未访问该数据存储驱动器的数据处理装置执行它们各自的任务而没有不必要的中断。

Claims (21)

1.一种能使多个数据处理装置(110，120)访问单一数据存储驱动器(130)的数据传输接口，其包括：
连接到所述多个数据处理装置(110，120)的每一个并连接到所述数据存储驱动器(130)的开关部件(150)，以及
用来控制所述开关部件(150，650)的控制部件(140)，以便在某一时刻只有所述多个数据处理装置(110，120)的单一一个访问所述数据存储驱动器(130)，
其中，所述开关部件(150，650)包括多个开关(660，670)，每个开关包括一个缓存(1051，1052)用来保持经由各自开关传输的数据，并且与所述多个数据处理装置(110，120)的单独一个以及所述数据存储驱动器(130)相连，并且
所述控制部件(140)包括一个开关控制器(780)用以控制所述开关(660，670)以便使所述数据存储驱动器(130)与所述多个数据处理装置(110，120)的单独一个连接，并且控制所述缓存以便在所述数据存储驱动器(130)和所述多个数据处理装置(110，120)的单独一个之间传输信号；
其中，所述控制部件(240)包括一个驱动器状态检测器(245)用以检测所述数据存储驱动器(130)的操作状态，其中所述控制部件(240)根据该检测结果来控制所述开关部件(150)；并且
其中，所述驱动器状态检测器(245)检测所述数据存储驱动器(130)和正在访问所述数据存储驱动器(130)的所述数据处理装置之间数据传输的完成。
2.根据权利要求1的数据传输接口，其中所述缓存(1051，1052)的每一个包括一个与所述开关控制器(1050，2050)相连的输出允许部件用以控制从所述缓存(1051，1052)输出的数据。
3.根据权利要求1的数据传输接口，其中所述控制部件包括一控制单元(440)用以指定被允许访问所述数据存储驱动器(130)的所述多个数据处理装置(110，120)中的单独一个。
4.根据权利要求3的数据传输接口，其中所述控制单元(440)为所述多个数据处理装置(410，1010)中一个的一部分。
5.根据权利要求1的数据传输接口，其中所述开关部件包括一个选择器开关(960)用以允许所述数据存储驱动器(130)和所述数据处理装置(110，120)的单独一个的控制信号线之间的电连接，所述选择器开关(960)根据所述控制部件(140)的信号(905)被控制。
6.根据权利要求1的数据传输接口，其中所述控制部件(340)包括一个通信部件(345)用于与所述多个数据处理装置(110，120)的至少一个交换控制信号。
7.根据权利要求6的数据传输接口，其中所述控制部件(340)为所述多个数据处理装置(110，120)的一个提供一个访问允许信号，且所述数据处理装置仅在收到所述访问允许信号时访问所述数据存储驱动器(130)。
8.根据权利要求6的数据传输接口，其中所述控制部件(340)为正在访问所述数据存储驱动器(130)的一个数据处理装置提供一个访问结束信号，在此基础上所述数据处理装置结束对所述数据存储驱动器(130)的一个访问。
9.根据权利要求6的数据传输接口，其中所述控制部件(340)接收来自所述多个数据处理装置(110，120)中的一个的访问请求，且所述控制部件(340)根据所述访问请求控制所述开关部件(150)。
10.根据权利要求1的数据传输接口，进一步包括连接所述多个数据处理装置(110，120)与所述开关部件(150)以及连接所述开关部件(150)与所述数据存储驱动器(130)的地址信号线、控制信号线和数据信号线。
11.根据权利要求1的数据传输接口，其中所述数据存储驱动器(130)包括一个符合ATA/ATAPI标准的接口。
12.根据权利要求1的数据传输接口，其中所述多个数据处理装置(110，120)的至少一个包括符合ATA/ATAPI标准的接口。
13.根据权利要求1的数据传输接口，进一步包括一个与所述多个数据处理装置(510，120)的一个(510)相连的ATA/ATAPI转换器(590)用以将所述数据处理装置(510)的访问信号转换成符合ATA/ATAPI标准的访问信号。
14.一种能使多个数据处理装置访问单一数据存储驱动器的方法，包括的步骤有：
选择(s10)所述多个数据处理装置中的一个数据处理装置；
控制(s20)连接到所述多个数据处理装置的每一个和连接到所述数据存储驱动器的开关部件以使得在某一时刻仅所述被选择的数据处理装置访问所述数据存储驱动器，
其中，所述控制(s20)所述开关部件的步骤包括控制多个开关的步骤，每个开关与所述多个数据处理装置(110，120)的单独一个以及所述数据存储驱动器(130)相连，以便使所述数据存储驱动器(130)与所述多个数据处理装置(110，120)的单独一个连接，并且控制被包括在所述开关中的缓存以便经由开关传输的数据被保持在缓存中，并且仅在所述数据存储驱动器和所述选择的数据处理装置之间传输信号；
其中所述的选择(s10)所述多个数据处理装置中的一个数据处理装置的步骤包括的步骤为：
检测(s11)是否有一个之前选定的数据处理装置访问所述数据存储驱动器；
仅在所述访问已经完成后，从所述多个数据处理装置中选择一个数据处理装置(s12，s13)。
15.根据权利要求14的方法，进一步包括的步骤为：
为所述被选择的数据处理装置提供一个访问允许信号，以及
所述被选择的数据处理装置仅在收到所述访问允许信号时访问所述数据存储驱动器。
16.根据权利要求14的方法，其中对所述数据存储驱动器的一次访问包括一个序列的传输操作，每个传输操作包括：
用于为数据传输准备所述数据存储驱动器的初始化步骤；以及
用于执行数据传输的传输步骤。
17.根据权利要求16的方法，其中所述的选择(s10)所述多个数据处理装置中的一个数据处理装置的步骤在预定数量的传输操作完成后被执行。
18.根据权利要求16的方法，其中所述的选择(s10)所述多个数据处理装置中的一个数据处理装置的步骤包括的步骤为：
为之前选定的数据处理装置提供一个访问结束信号(s14)，其中所述数据处理装置通过完成当前的传输操作来结束其对所述数据存储驱动器的访问；并且
在所述传输操作已经被完成后，从所述多个数据处理装置选择一个数据处理装置(s15)。
19.根据权利要求14的方法，其中所述的选择(s10)一个数据处理装置的步骤在一预定时间间隔过去后被执行。
20.根据权利要求17的方法，其中在收到一个数据处理装置指定信号时执行所述的选择(s10)所述多个数据处理装置中的一个数据处理装置的步骤，并且该选择步骤(s10)根据所述数据处理装置指定信号来执行。
21.根据权利要求14的方法，其中所述的选择(s10)所述多个数据处理装置中的一个数据处理装置的步骤包括的步骤为：
接收(s16)一个来自于所述多个数据处理装置的一个的访问请求；并且
根据所述访问请求选择(s17)一个数据处理装置。
CNB2005100085091A 2004-02-18 2005-02-18 用于访问单一数据存储驱动器的方法及接口 Active CN100504745C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04003680A EP1566737B1 (en) 2004-02-18 2004-02-18 ATAPI switch
EP04003680.8 2004-02-18

Publications (2)

Publication Number Publication Date
CN1658142A CN1658142A (zh) 2005-08-24
CN100504745C true CN100504745C (zh) 2009-06-24

Family

ID=34707316

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100085091A Active CN100504745C (zh) 2004-02-18 2005-02-18 用于访问单一数据存储驱动器的方法及接口

Country Status (8)

Country Link
US (1) US7546396B2 (zh)
EP (1) EP1566737B1 (zh)
JP (1) JP5026672B2 (zh)
KR (1) KR101135705B1 (zh)
CN (1) CN100504745C (zh)
AT (1) ATE422261T1 (zh)
CA (1) CA2496063C (zh)
DE (1) DE602004019327D1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4610211B2 (ja) * 2004-03-11 2011-01-12 クラリオン株式会社 データ転送装置、データ転送装置の制御方法、制御プログラム及び記録媒体
CN1945518A (zh) * 2005-10-08 2007-04-11 华硕电脑股份有限公司 电子装置与控制模块
EP1985142B1 (en) * 2006-01-11 2011-09-28 QUALCOMM Incorporated Communications method and apparatus for transmitting priority information via beacon signals
KR101261022B1 (ko) 2006-01-19 2013-05-06 삼성전자주식회사 데이터 처리 장치 및 이의 프로그램 데이터 셋팅 방법
US7969746B2 (en) * 2006-09-22 2011-06-28 Itt Manufacturing Enterprises, Inc. Connection of a system module to an electronic device
AU2007216911B2 (en) * 2006-09-22 2010-10-21 Harris Global Communications, Inc. Adaptive peak power management of load devices sharing a power source
GB2455347B (en) * 2007-12-07 2012-04-11 Virtensys Ltd Control path I/O virtualisation
US8719471B2 (en) * 2008-12-05 2014-05-06 Advanced Fusion Technologies Method and system for enhanced interconnectivity in vessel computers
TWI489296B (zh) * 2013-05-17 2015-06-21 Wistron Corp 電腦
CN105933368A (zh) * 2015-12-24 2016-09-07 中国银联股份有限公司 一种用户行为数据上载方法及装置
JP2021099555A (ja) * 2019-12-19 2021-07-01 株式会社日立製作所 ストレージシステム及びコントローラ配置方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4371932A (en) * 1979-07-30 1983-02-01 International Business Machines Corp. I/O Controller for transferring data between a host processor and multiple I/O units
JPS61166668A (ja) * 1985-01-19 1986-07-28 Panafacom Ltd 多重プロセツサ制御方式
JPS6243766A (ja) * 1985-08-21 1987-02-25 Hitachi Ltd 共用資源の状態管理方式
JPH0750950B2 (ja) * 1988-08-03 1995-05-31 日本電信電話株式会社 時分割スイッチ
JPH0340046A (ja) * 1989-07-06 1991-02-20 Hitachi Ltd キャッシュメモリ制御方式および情報処理装置
JPH03113690A (ja) * 1989-09-28 1991-05-15 Toshiba Corp 情報処理装置
JPH0765036A (ja) * 1993-08-27 1995-03-10 Towa Electron Kk 電子出版
US5701450A (en) * 1994-02-25 1997-12-23 Seagate Technology, Inc. System including ATA sequencer microprocessor which executes sequencer instructions to handle plurality of real-time events allowing to perform all operations without local microprocessor intervention
US5392280A (en) * 1994-04-07 1995-02-21 Mitsubishi Electric Research Laboratories, Inc. Data transmission system and scheduling protocol for connection-oriented packet or cell switching networks
JPH08328772A (ja) * 1995-05-29 1996-12-13 Tec Corp プリンタ切換装置
JPH1125008A (ja) * 1997-07-03 1999-01-29 Fuji Xerox Co Ltd データ転送制御装置およびデータ転送制御方法
US6192433B1 (en) * 1998-07-14 2001-02-20 Tandem Computers Incorporated Automatic SCSI termination readjustment
US6289369B1 (en) * 1998-08-25 2001-09-11 International Business Machines Corporation Affinity, locality, and load balancing in scheduling user program-level threads for execution by a computer system
GB2350212B (en) * 1999-02-09 2003-10-08 Adder Tech Ltd Data routing device and system
US6693906B1 (en) * 2000-07-17 2004-02-17 Advanced Micro Devices, Inc. Apparatus and method for buffer-free evaluation of packet data bytes with multiple min terms
JP2002116927A (ja) * 2000-10-11 2002-04-19 Matsushita Electric Ind Co Ltd 光ディスクシミュレーション装置
JP2002132452A (ja) * 2000-10-24 2002-05-10 Ricoh Co Ltd データ記録装置とデータ記録システムとデータ記録方法
JP4821042B2 (ja) * 2000-10-31 2011-11-24 ソニー株式会社 データ変換装置、記憶装置、プロトコル変換装置、デバイス制御装置、記録再生システム、及び記録再生方法
JP2003122463A (ja) * 2001-10-12 2003-04-25 Fujitsu Ltd バス分割システム
US7065707B2 (en) * 2002-06-24 2006-06-20 Microsoft Corporation Segmenting and indexing web pages using function-based object models
JP4002210B2 (ja) * 2003-05-13 2007-10-31 日本電信電話株式会社 入力・クロスポイントバッファ型スイッチおよびそのスケジューリング方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Serial ATA II: Port Selector. . 2003
Serial ATA II: Port Selector. . 2003 *

Also Published As

Publication number Publication date
CA2496063A1 (en) 2005-08-18
EP1566737A1 (en) 2005-08-24
CN1658142A (zh) 2005-08-24
US7546396B2 (en) 2009-06-09
KR101135705B1 (ko) 2012-04-13
DE602004019327D1 (de) 2009-03-19
CA2496063C (en) 2011-06-07
US20060023574A1 (en) 2006-02-02
EP1566737B1 (en) 2009-02-04
JP5026672B2 (ja) 2012-09-12
JP2005235219A (ja) 2005-09-02
ATE422261T1 (de) 2009-02-15
KR20060041899A (ko) 2006-05-12

Similar Documents

Publication Publication Date Title
CN100504745C (zh) 用于访问单一数据存储驱动器的方法及接口
EP1189132B1 (en) Shared peripheral architecture
US5504926A (en) Method for a host central processor and its associated controller to capture the selected one of a number of memory units via path control commands
KR101051506B1 (ko) 스케일러블 멀티채널 메모리 액세스를 위한 방법 및 메모리제어기
KR19990067846A (ko) 버스 시스템 동작 방법 및 장치
CN100382060C (zh) 用于处理不同类型的存储器命令的仲裁装置和方法
CN101840306B (zh) VxWorks操作系统中实现驱动SATA设备的方法和系统
JP2011054187A (ja) ユニバーサル・シリアル・バスに基づくｐｃフラッシュディスクのためのアーキテクチャ
JPH0619754B2 (ja) 情報処理システムおよびデータ処理方法
WO2009044262A2 (en) Multimode device
JPH04363746A (ja) Ｄｍａ機能を有するマイクロコンピュータシステム
JP2001306265A (ja) 記憶制御装置および記憶制御装置の制御方法
JPH08235092A (ja) データ転送制御装置
JP2004152156A (ja) インタフェース変換装置
CN100449514C (zh) 电气装置和用于控制存储访问的方法
WO2004068356A1 (ja) データ通信システムおよびデータ通信方法、データ通信プログラム
CN1107269C (zh) 单scsi设备号下连接多驱动器的光盘库存储系统
JP2002116883A (ja) ディスクアレイ制御装置
JPH08255120A (ja) 入出力制御装置
SU1130855A1 (ru) Устройство дл сопр жени вычислительных машин
JP2002278922A (ja) コンピュータバスシステム
JPH10143489A (ja) 情報処理システム
EP1193606B1 (en) Apparatus and method for a host port interface unit in a digital signal processing unit
JP2003085040A (ja) メモリアクセラレータ、アクセラレーション方法、および、これに関連したインターフェースカードおよびマザーボード
JPH0573473A (ja) 産業用コンピユータシステム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant