JPH10143489A - 情報処理システム - Google Patents

Abstract

(57)【要約】 【課題】 ＭＰＵとＤＲＡＭによって構成される従来シ
ステムには、転送ネックによってシステム性能に自ずと
限界があり、ＭＰＵあるいは周辺チップ側に様々な機能
が追加搭載されると、それぞれに対応されるため、チッ
プ間のインタフェースが異なり、汎用性が低くなり、拡
張の容易性や低価格化が期待できない。 【解決手段】 ＤＲＡＭ部とそのアクセス制御と処理
をするＣＰＵ部を混載して様々な機能をもつ機能メモリ
・チップを設けて相互に接続し、コマンド・データ転送
により機能メモリ・チップ間アクセスを統一、簡略、高
速かつ円滑化することで達成される。 【効果】 情報処理システムでは、転送速度ネックとな
る機能が、同一チップ内で実現され、外部チップへのデ
ータ転送回数が低減でき、システム全体の性能を飛躍的
に向上させることができる。また、拡張性が容易かつ安
価なシステムを構築できるという効果がある。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、中央演算処理（Ｃ
ＰＵ）機能などを埋め込んだメモリ・チップとそれらに
よって構成されるシステムに係わり、特にＤＲＡＭのよ
うな大規模半導体メモリ・チップ内にＣＰＵ機能を埋め
込んでチップ内で効率的に特定の処理機能をプログラミ
ングして解釈実行するのに好適な情報処理システムに関
する。

【０００２】

【従来の技術】安価なネットワーク端末を構成する例と
して、図１に示すように、従来の汎用マイクロプロセッ
サ・ユニット（ＭＰＵ）100に大容量ＤＲＡＭ130とその
メモリ・コントローラ（ＭＣ）120を搭載し、周辺コン
トローラ（ＰＥＣ）160に外部メモリ（フラッシュ・メ
モリ170やＲＯＭ180など）をコントロールするＭＣ165
を搭載し、ネットワーク・コントローラ（ＮＣ）140に
よってネットワーク回線145、50でサーバ10と結び、 Ｍ
ＰＵ100、 ＰＥＣ160とＮＣ140はバス150によって相互
に接続されているシステムなどが考えられている（日経
マイクロデバイス、1996.03, pp. 60-63）。PEC160に
は、前記バス150とは別に映像機器に出力するＡＶ信号1
68がある。サーバ10は、ＭＰＵ20、主メモリ30、２次メ
モリ60およびＮＣ40などで構成されている。

【０００３】また、最近のゲーム機器用チップセットな
どを利用して安価なネットワーク端末を構成する例とし
て、図２に示すように、中央演算処理装置（ＣＰＵ）21
0、キャッシュ・メモリ225、メモリ管理ユニット（ＭＭ
Ｕ）220からなる汎用マイクロプロセッサ・ユニット
（ＭＰＵ）200、画像・グラフィック専用処理およびそ
のコントロール・メモリ（ＣＭ）250とＤＲＡＭ270、28
0などを制御するメモリ・コントローラ（ＭＣ）255を内
蔵したマルチメディア・プロセッサ（ＭＭＰ）230、お
よびネットワーク回線145でサーバ10と結ぶネットワー
ク・コントローラ（ＮＣ）140からなり、ＭＰＵ200、Ｍ
ＭＰ230とＮＣ140はバス150によって相互に接続されて
いるシステムが考えられる（日経エレクトロニクス、19
96.01.15,pp. 16-17）。ＭＭＰ230には、前記バス150と
は別に映像機器に出力するＡＶ信号260がある。

【０００４】

【発明が解決しようとする課題】上記従来例では、ＤＲ
ＡＭなどのメモリ単独チップに格納されている内容は、
どうしてもＣＰＵ機能をもったチップに一旦ローディン
グして処理し、結果をまた戻してストアしなければなら
ないため、システム性能には自ずと限界がある。高速転
送機能を追加しても、ランダム・アクセス性能の向上は
あまり期待できない。ランダム・アクセスはメモリ・チ
ップ側で処理する方が効率的である。

【０００５】また、高性能なマルチメディア処理機能そ
の他多くの機能をＭＰＵあるいは周辺チップ側に追加搭
載することが要求されているため、いくつかの組み合わ
せ的方法により、各チップの様々な機能拡張が行われる
が、それぞれに対応されるため、チップ間のインタフェ
ース（ピン数、配置）が異なることが予想され、汎用性
が低くなり、システム構成の開発コストの増加により低
価格化が期待できない。様々な機能をもったチップのイ
ンタフェースを統一するあるいは吸収するしくみによ
り、汎用性を高め、従来のメモリ・チップのような低価
格性と拡張性のよいものを提供する必要がある。

【０００６】

【課題を解決するための手段】本発明は、メモリ部と中
央演算処理（ＣＰＵ）部などとからなり、チップ・イン
タフェースとして少なくとも入出力線をもつ機能メモリ
・チップを設け、入出力線をコマンド・データ転送路と
して使用し、コマンド・データのデコード／エンコード
により、指定機能メモリ・チップ名と比較照合して機能
メモリ・チップ内のメモリ部に自由にアクセスし、処理
ネックとなる機能はその機能を最適実行できる構成をも
った機能メモリ・チップで実現し、アクセス・ネックと
なる機能は一つの機能メモリ・チップ内でまとめて最適
プログラミング実現し、いくつかの異なる機能メモリ・
チップを入出力線で相互に接続して構成し、システム全
体として効率的に処理できる情報処理システムを提供す
ることにある。

【０００７】

【発明の実施の形態】最近では、高性能な３次元グラフ
ィックス、アニメーションや映像の圧縮／伸長機能が必
須になりつつある。そこで、画像メモリとしてＤＲＡＭ
などが使われている従来のシステム構成に加えて、図３
に示すように，画像メモリとその演算・制御論理を混載
させた高性能マルチメディア・チップ（ＡＬＭ）300を
メモリ・バス290に拡張接続することが考えられる。こ
うすれば、従来のマルチメディア・プロセッサ（ＭＭ
Ｐ）230に容易に接続して、機能拡張を実現できる。欠
点としては、ＡＬＭ300の専用コントロール・プログラ
ムをＭＭＰ230側のコントロール・メモリ（ＣＭ）250に
載せなければならないので、仕様の異なるＡＬＭを接続
するたびにＭＭＰ-ＡＬＭ専用のプログラムをゼロから
開発しなければならないことがある。

【０００８】このような欠点を克服する手段として、Ｄ
ＲＡＭなどのメモリに混載させる機能として演算・制御
論理ばかりでなく、図４に示すように、これらをプログ
ラミング485によってコントロールする中央演算処理
（ＣＰＵ）機能480を設け、機能メモリ・チップ470とす
る。この手段によって、ＭＭＰ230側の機能メモリ・チ
ップ470専用コントロール・プログラムは、機能メモリ
・チップ470側のコントロール・メモリ（ＣＭ）485に移
り、ＭＭＰ230側のコントロール・プログラムは機能メ
モリ・チップ470に依頼する機能の命令のみの発行に軽
減される。

【０００９】今後の拡張性を考えた場合、チップ・イン
タフェースだけを統一しておけば、新規開発される機能
メモリ・チップはどんな専用機能をもっていても、また
システム共通の中間コードを媒介とすれば、どんな命令
セットをもったＣＰＵでも、どんな種類のメモリを混載
していてもかまわない。ＭＭＰ230はコントロール・メ
モリ250を搭載しているので、一種の機能メモリ・チッ
プと考えてもよく、またＤＲＡＭを混載してもよいの
で、これを機能メモリ・チップ440とする。主メモリの
ＤＲＡＭ330はなくてもよい。また、ＭＰＵ400側にＤＲ
ＡＭ430を搭載してもよい。したがって、ＭＰＵ400自体
も一種の機能メモリ・チップとする考え方も成り立つ。
ただし、ＭＰＵ400にはこのシステム全体のメモリ空間
を管理するメモリ管理ユニット（ＭＭＵ）420があるの
で、アドレス用ピン数は全メモリ空間相当をサポートす
る分を用意しなければならない。

【００１０】もし、図５に示すように、ネットワーク端
末などに必要なすべての機能を１チップ500で実現でき
れば、２チップ以上の構成にしていたときに必要だった
機能や制約がなくせる。すなわち、メモリ管理がＭＰＵ
チップ500内メモリ空間のものに簡略でき、従来のアド
レス／データ・ピンはネットワーク用の入出力線145の
ピンのみにできる。欠点としては、全機能を１チップに
集約するために、当然ハードウェア量が増加しチップ面
積が増大することである。その結果パッケージングも高
価なものになる。内蔵メモリ560の容量が限定されるの
で、コンパクトな命令セット・アーキテクチャやプログ
ラミングが必要になる。

【００１１】ＭＰＵとメモリ単独チップ群によって構成
される従来システムの主な課題は、ＭＰＵ側が全メモリ
空間をサポート管理しなければならないことと、ＭＰＵ
がメモリ・コントローラ（ＭＣ）によってどのメモリ・
チップにアクセスするかを選択しなければならないこと
である。このことは、中央演算処理（ＣＰＵ）機能とＤ
ＲＡＭなどの主メモリを混載させる場合に、ＣＰＵとメ
モリのどちらを主体とさせるかという問題を生じさせ
る。すなわち、ＭＰＵ400側に主メモリ430を搭載する場
合は、内蔵および外付けのメモリを管理するメモリ管理
ユニット（ＭＭＵ）420をＭＰＵ400内に設けなければな
らない。メモリを主体としてメモリ側にＣＰＵ機能480
を埋め込む機能メモリ・チップ470の場合は、どこかに
メモリ・コントローラ（ＭＣ）465を設けなければなら
ない。また、機能メモリ・チップ470を接続すると想定
したときのＭＰＵ400のメモリ管理は、ＭＰＵ400から依
頼して機能メモリ・チップ470が動作している間に、機
能メモリ・チップ470がアクセスするアドレス・エリア4
90をＭＰＵ400側でどのように管理するかを考えなけれ
ばならない。

【００１２】このような問題を単純にするための考え方
の一つに、機能メモリ・チップ470が搭載している内蔵
メモリ485、490の管理はその機能メモリ自身にまかせる
ことにし、ＭＰＵ400側では行わないとする方法があ
る。また、ＭＰＵ／機能メモリ・チップがアクセスする
機能メモリ・チップの選択は機能メモリ・チップ内の特
定エリアに登録されている名前の照合よって行うことに
し、ＭＣ465を必要としない方法がある。そうすること
によって、図６に示すように、従来タイプのＭＰＵ400
とＭＣ465、650がなくても、機能メモリ・チップ610、6
60だけでシステムを構成することが可能になり、システ
ム拡張が容易な機能分散型のメモリ・チップを安価に提
供することができる。

【００１３】図６に示す情報処理システムはホストＣＰ
ＵとなるＭＰＵを持たなくても、自立的にシステムを構
築できるが、各機能メモリ・チップ610、660の性能を最
大限に引き出す高性能なシステムを構築するためには、
図７に示すように、機能メモリ・チップの一つ700が残
りの機能メモリ・チップ群610、660のプロセス実行720
をオブジェクト指向的にスケジューリング管理する役目
710をもっていることが望ましい。オブジェクト・メモ
リ720には、オブジェクトと呼ばれる一固まりの機能
（プロセス）を実行するプログラムが書かれており、そ
のプログラムの解釈はコントロール・メモリ部760で展
開されて実行される。一固まりの機能には、オブジェク
ト名が付けられ、オブジェクト・メモリ720へのポイン
タとともにテーブル710にて管理される。また、この機
能メモリ・チップには、オブジェクト・メモリ720の空
きエリアを回収するガーベジコレクション（ＧＣ）機能
770が備わっていることが望ましい。

【００１４】従来システムと本発明の情報処理システム
の違いについて図８と図９を用いて詳細に説明する。図
８（ａ）の従来構成に示すように、従来システムのＭＰ
Ｕ400は、ｎ本のアドレス線とｊ本のデータ線をもって
いるとする。また、ＤＲＡＭチップ330は、ｍ本のアド
レス線とｉ本のデータ線をもっているとする。アドレス
線292とデータ線291がマルチプレックスされているかも
しれないが、説明上別々に考える。一般に、ｎ＞ｍとｊ
＞ｉの関係にあるので、ＭＰＵ400とＤＲＡＭチップ330
の間にメモリ・コントローラ（ＭＣ）650を設けて、メ
モリ・チップとワード構成の選択を行う。

【００１５】図８（ｂ）の構成に示すように、本発明の
機能メモリ・チップ610、660は、従来のＤＲＡＭチップ
330と同じｍ本のアドレス線とｉ本のデータ線をもって
いるとする。各機能メモリ・チップ610、660は、ＣＰＵ
部620、670とメモリ部630、640、680、690からなり、メ
モリ部の一部はコントロール・メモリ（ＣＭ）部630、6
80になっている。メモリ部は１バンクｉビットからなる
複数個（ｊ／ｉ個）のバンクで構成されているとする。
機能メモリ・チップ610、660のこのような構成によっ
て、メモリ・コントローラ（ＭＣ）650のもとでは、機
能メモリ・チップ内のＤＲＡＭ部は、従来のＤＲＡＭ単
独チップと同じインタフェースを用いてアクセスでき
る。すなわち、コントロール・メモリ部630、680におい
て、ＤＲＡＭ単独チップと同じ働きをするようにエミュ
レーションするプログラムを作成しコマンド命令の発行
によりエミュレーション実行させる。

【００１６】次に、ＭＣ650を設けないで各機能メモリ
・チップ610、660間のデータ・アクセスを可能にするし
くみについて説明する。今度は、アドレス線292とデー
タ線291の区別をしないで、合計ｋ＝ｍ＋ｉ本の入出力
線291、292のみをもっているものとする。これら入出力
線291、292を使って、アドレスやデータなどの情報を含
めたコマンドのかたちにして指定の機能メモリ・チップ
に転送する方式をとる。

【００１７】まず、機能メモリ・チップ610から機能メ
モリ・チップ660に処理を依頼する場合、他の機能メモ
リ・チップから出力依頼が出されていないことを出力要
求線信号850によって確認後、機能メモリ・チップ610か
ら出力要求線信号850にデータ出力要求を出す。それと
同時に、機能メモリ・チップ610から機能メモリ・チッ
プ660の名前データ800を入出力線291、292に出力する。
各機能メモリ・チップは出力要求線信号850がオンにな
ったことにより機能メモリ・チップ660の名前データ800
を取り込み、図９に示すように、機能メモリ・チップ66
0のみが機能メモリ・チップ名が一致したとし、データ
入力ゲート901を開いた状態のまま、データ入力要求を
入力要求線851に出す。その他機能メモリ・チップはデ
ータ入力ゲート901を閉じた状態にする。機能メモリ・
チップ610は、入力要求線信号851のオンを確認したら、
機能メモリ・チップ660に処理の依頼をする命令データ
をコマンド転送する。機能メモリ・チップ660側では、
コマンド・データ810、820、830のプロトコルをデコー
ドし、指定先頭アドレス822から指定された長さ分823の
連続データ830を書き込む。機能メモリ・チップ660内へ
のデータの書き込みは、その機能メモリ・チップ内のバ
ンク構成で最適にアクセスできるように機能メモリ・チ
ップ610とは無関係に配置制御可能である。書き込みが
終了すると、命令データ830の解読が行われ、具体的な
処理が実行される。

【００１８】処理が実行され、結果が得られると、今度
は、結果転送のコマンド・データが組み立てられ、機能
メモリ・チップ660から機能メモリ・チップ610へ結果が
転送される。結果転送の１つの手順は、機能メモリ・チ
ップ610と機能メモリ・チップ660の役割を入れ替えるだ
けで前述の処理依頼転送と同じである。この手順では、
機能メモリ・チップ610は機能メモリ・チップ660に処理
を依頼したら、処理結果が出るまで別の機能メモリがデ
ータ転送をできるように、データ送受権を放棄する。こ
れは機能メモリ・チップ660での処理時間が長い場合に
有効な方法である。

【００１９】結果転送の別の手順は、機能メモリ・チッ
プ610を結果待ちの状態にしておき、機能メモリ・チッ
プ660が結果を出したらただちに転送してもらう方式で
ある。転送先の機能メモリ・チップ610の名前を確認す
る必要がないので、処理がはやい。これは機能メモリ・
チップ660での処理時間が短い場合に有効な方法であ
る。結果転送のさらに別の手順は、機能メモリ・チップ
610と機能メモリ・チップ660との間で頻繁に情報のやり
とりをしなければならない場合に、ｋ本の入出力線29
1、292を送信線291と受信線292専用に並列分割する方法
である。双方に割り当てる線の本数も、頻度に応じて重
み付けもできる。このように、入出力線291、292のみを
使ってコマンド・データ転送する方式は、場合に応じて
柔軟に対処できる転送処理方法を選択できるという利点
がある。

【００２０】次に、図８（ｃ）のプロトコルを用いて、
コマンド・データ転送のプロトコルについて説明する。
コマンド・データはデータのリード／ライト／その他を
示すコマンド部810、812とアドレス情報を含むデータ部
820、830、800からなる。機能メモリ・チップ名800を指
定するコマンド812がその他にはいる。リード／ライト
・コマンド810は、機能メモリ・チップ内先頭アドレス8
22を指定するために、ビット／バイト／ワード／ロング
ワードなどのタイプ821でアドレスを表現し、データ長8
23を与える。そして、そのあとに連続データ830がつ
く。コマンド部810、812には、リード／ライト指定の他
に、転送権利の継続／非継続状態を示すビットを設け、
結果待ちのプロトコルの簡略化を可能にする。また、そ
の他コマンドには、転送路のリード／ライト専用分割指
定もできるものを設ける。

【００２１】図１０は、本発明の情報処理システム全体
を効果的に構築するためのコンセプトを与える図であ
る。すなわち、処理ネックとなる機能はその機能に特化
した最適な専用の機能メモリ・チップ1000で実現し、ア
クセス・ネックとなる機能は一つの機能メモリ・チップ
1010内でまとめて最適プログラミング実現できるように
し、外部チップ1011へのデータ転送回数を低減すること
により、システム全体として効率的に処理できる組み合
わせを選択する。アクセス頻度は、太さをもった矢印10
20、1021、1022で表され、例えば太い矢印1021の方が細
い矢印1020よりもアクセス頻度が多いことを示す。実現
すると効果がありそうな専用の処理機能には、例えば、
グラフィックス、画像の圧縮／伸長、音声／画像の認
識、通信、辞書／データベース検索などがある。このよ
うな機能は、処理負荷が重いので専用のハードウェアを
設けないと所望の性能を達成できないことが多い。

【００２２】また、システム全体で考えて命令コード体
系の中にこれら新機能の拡張命令を追加していたので
は、命令コード体系が複雑になり命令デコードの効率が
悪くなる。そこで、各専用機能メモリ・チップ内ではそ
の中で使用する命令のみに特化した独自の命令コードを
設けることができるため、命令コード体系が単純にな
り、デコードの効率が向上する効果がある。言い換えれ
ば、機能メモリ・チップ名が各機能を区別する一種の命
令コードの役割を担っているわけで、機能メモリ・チッ
プ内ではそれぞれ独自の命令コード体系を定義できるの
である。

【００２３】また、機能メモリ・チップ間にまたがるプ
ログラミングをしていたのでは、両チップ間転送時間の
影響が無視できなくなることがある。例えば、機能メモ
リ1010から機能メモリ1011に専用処理を依頼し、その結
果をまた機能メモリ1010で使って処理する場合、トータ
ルの処理時間は、機能メモリ1011での処理実行時間に加
えて機能メモリ間転送時間の和となるので、もし機能メ
モリ1011で処理する実行時間よりも機能メモリ・チップ
1010内で多少の処理実行時間がかかってもトータル処理
時間が少ないように代替できるならば、機能メモリ・チ
ップ1010内で実行する方が効率がよいことになる。した
がって、プログラミングするときは、このような最適化
を考慮しなければならない。機能メモリ・チップ1010と
1011間の転送を削減することは、他の機能メモリ・チッ
プ1012、1013などのデータ転送に余裕ができることにな
り、システム全体としての性能向上効果も期待できる。

【００２４】

【発明の効果】以上説明したような情報処理システム
は、拡張性が容易かつ安価に構築できるばかりでなく、
従来のＭＰＵ-メモリ・システムで問題となっていた転
送速度の限界によるシステム性能の限界を飛躍的に向上
させることができる。すなわち、転送速度ネックとなる
機能は、同一チップ内に閉じこめて実現するような組み
合わせにすれば、外部チップへのデータ転送回数が低減
できるからである。

【図面の簡単な説明】

【図１】ネットワーク端末を構成する従来例１。

【図２】ネットワーク端末を構成する従来例２。

【図３】論理演算混載ＤＲＡＭをメモリ・コントローラ
で接続したシステム。

【図４】メモリ・コントローラで接続した機能メモリ・
チップ。

【図５】１チップ機能メモリ。

【図６】メモリ・コントローラによって接続する必要の
ない機能メモリ・チップ構成。

【図７】機能メモリ・チップ群のスケジューリング機能
付き機能メモリ・チップ。

【図８】ＤＲＡＭと機能メモリ・チップの接続法。

【図９】指定機能メモリ・チップ名を持つチップの選択
機構。

【図１０】機能メモリ・チップ群からなる情報処理シス
テムのコンセプトを示す図。

【符号の説明】

10・・・サーバ、 20、100、200、400・・・マイクロ
プロセッサ・ユニット（ＭＰＵ）、 30・・・主メモ
リ、 40、140、540・・・ネットワーク・コントローラ
（ＮＣ）、 50、145・・・ネットワーク回線、 60・
・・２次メモリ、 110、162、210、240、410、450、48
0、510、620、670、750・・・中央演算処理装置（ＣＰ
Ｕ）、 120、165、255、465、650・・・メモリ・コン
トローラ（ＭＣ）、 125、225、425、530・・・キャッ
シュ・メモリ、 130、320、460、490、560、640、690
・・・ＤＲＡＭ、 160・・・周辺コントローラ、 16
8、260・・・音声／映像信号、 170・・・フラッシュ
・メモリ、 180・・・ＲＯＭ、 190、290・・・メモ
リ接続線、 291・・・データ線、 292・・・アドレス
線、220、420、520・・・メモリ管理ユニット（ＭＭ
Ｕ）、 150・・・バス、 270、280、330・・・ ＤＲ
ＡＭチップ、 230・・・マルチメディア・プロセッサ
（ＭＭＰ）、 250、455、485、550、630、680、760・
・・コントロール・メモリ（ＣＭ）、 300・・・論理
演算混載ＤＲＡＭメモリ・チップ、 310・・・論理
部、 440、610・・・機能メモリ・チップ１、 470、6
60・・・機能メモリ・チップ２、 500・・・１チップ
機能メモリ、 600・・・入出力線バス、 700・・・ス
ケジューリング機能メモリ・チップ、 710・・・オブ
ジェクト管理、 720・・・オブジェクト・メモリ、 7
30・・・オブジェクト名格納エリア、 770・・・ガー
ベジコレクション（ＧＣ）、 850・・・出力要求線、
851・・・入力要求線、 800・・・機能メモリ・チッ
プ名部、 810、812・・・コマンド部、 820・・・ア
ドレス指定部、 821・・・ビット／バイト／ワード／
ロングワードのタイプ指定部、 822・・・先頭アドレ
ス部、 823・・・データ長部、830・・・データ部、
900・・・プロトコル・デコーダ、 901・・・入力、
902、905・・・プロトコル・エンコーダ、 906・・・
出力、907・・・アドレス出力、 910・・・機能メモリ
・チップ名一致信号、 925・・・アドレス入力、920・
・・データ入力、 921・・・データ出力、 922・・・
内部データバス、 930・・・プログラム・カウンタ、
641・・・機能メモリ・チップ名登録エリア、 950・
・・命令デコーダ、 951・・・ハードウェア制御信
号、 960・・・算術論理演算器（ＡＬＵ）、 1000、1
010、1011、1012、1013・・・機能メモリ・チップ、 1
020、1021、1022・・・線の太さがアクセス頻度の大小
を表す。

Claims (9)

【特許請求の範囲】
1. 【請求項１】論理演算または中央演算処理（ＣＰＵ）機
   能をもつ部とメモリ部からなり、１本または２本以上の
   入出力線を設け、該入出力線を用いて転送されるコマン
   ド・データのエンコードおよびデコード部を設け、該入
   出力線の入力線と出力線の数を制御することを特徴とす
   る機能メモリ・チップ。
2. 【請求項２】特許請求項１に記載の複数個の機能メモリ
   ・チップは、入出力線で相互に接続され、該機能メモリ
   ・チップの１つが複数個の他の機能メモリ・チップに対
   して同時に転送先機能メモリ・チップ名をコマンド転送
   し、それぞれの機能メモリ・チップで比較照合して一致
   した機能メモリ・チップをアクセスすることを特徴とす
   る情報処理システム。
3. 【請求項３】アクセスされる機能メモリ・チップ内処理
   時間の長短に応じて入出力線の占有権を制御することを
   特徴とする請求項２に記載の情報処理システム。
4. 【請求項４】機能メモリ・チップ間のアクセス頻度に応
   じて入出力線の入力線と出力線の数を制御することを特
   徴とする請求項２に記載の情報処理システム。
5. 【請求項５】各機能メモリ・チップの命令コード体系
   は、それぞれ独立であることを特徴とする請求項２に記
   載の情報処理システム。
6. 【請求項６】異なる機能に特化したことを特徴とする請
   求項２に記載の情報処理システム。
7. 【請求項７】少なくとも２種類の機能メモリ・チップの
   一方に出力結果を出す場合に、該機能メモリ・チップの
   処理実行時間が他の機能メモリ・チップの処理実行時間
   と該機能メモリ・チップ間転送時間の和より小さくなる
   ように該機能メモリ・チップをプログラミングすること
   を特徴とする特許請求項２に記載の情報処理システム。
8. 【請求項８】メモリ部はＤＲＡＭを含むことを特徴とす
   る特許請求項１に記載の機能メモリ・チップ。
9. 【請求項９】論理演算またはＣＰＵ機能をもつ部とメモ
   リ部からなり、１本または２本以上の入出力線を設け、
   該入出力線を用いて転送されるコマンド・データのエン
   コードおよびデコード部を設け、該入出力線の入力線と
   出力線の数を制御する機能メモリ・チップ、マイクロプ
   ロセッサ・ユニットおよびメモリ・コントローラを持つ
   ことを特徴とする情報処理システム。