CN100492529C - 磁随机存取存储器 - Google Patents

磁随机存取存储器 Download PDF

Info

Publication number
CN100492529C
CN100492529C CNB200310101260XA CN200310101260A CN100492529C CN 100492529 C CN100492529 C CN 100492529C CN B200310101260X A CNB200310101260X A CN B200310101260XA CN 200310101260 A CN200310101260 A CN 200310101260A CN 100492529 C CN100492529 C CN 100492529C
Authority
CN
China
Prior art keywords
mentioned
random access
access memory
magnetic random
restraining barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200310101260XA
Other languages
English (en)
Other versions
CN1497602A (zh
Inventor
浅尾吉昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1497602A publication Critical patent/CN1497602A/zh
Application granted granted Critical
Publication of CN100492529C publication Critical patent/CN100492529C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Abstract

提供一种磁随机存取存储器，其中数据选择线(写入线)被配置在TMR元件的正上方。利用有高导磁率的偏转线圈材料覆盖数据选择线的上表面及侧表面。偏转线圈材料利用阻挡层而互相分离。同样，写入字线配置在TMR元件的正下方。利用有高导磁率的偏转线圈材料覆盖写入字线的上表面及侧表面。写入字线的下表面上的偏转线圈材料和其侧表面上的偏转线圈材料利用阻挡层而互相分离。

Description

磁随机存取存储器
(相关申请的交叉引用
本申请基于并要求以2002年10月16日递交的在先日本专利申请No.2002-301940为优先权，其全部内容在此引作参考。)
技术领域
本发明涉及采用利用隧道型磁致电阻效应存储“1”、“0”信息的TMR元件，构成存储单元的磁随机存取存储器(MRAM)。
背景技术
近年来，根据新的原理，设计了多种存储信息的存储器，其中的一种是由Roy Scheuerleiin等设计的利用隧道型磁致电阻(以下记为TMR)效应的存储器(参照ISSCC2000 Technical Digest p.128，“A 10ns Read and Write Non-volatile Memory Array Using aMagnetic Tunnel Junction and FET Switch in each Cell”)。
磁随机存取存储器利用TMR元件，存储“1”、“0”信息。如图1所示，TMR元件有利用两个磁性层(强磁性层)夹着绝缘层(隧道阻挡层)的结构。根据两个磁性层的旋转方向是平行或反平行，判断存储在TMR元件中的信息。
这里，如图2所示，所谓平行，意味着两个磁性层的旋转方向(磁化方向)相同，所谓反平行，意味着两个磁性层的旋转方向相反(箭头方向表示旋转方向)。
另外，反强磁性层通常配置在两个磁性层中的一侧。反强磁性层是使一个磁性层的旋转方向固定，通过只改变另一个的旋转方向而容易地改写信息用的构件。
旋转方向固定的磁性层被称为固定层(fixed layer)或被钉扎层(pinned layer)。另外，能根据写入数据自由地改变旋转方向的磁性层被称为自由层(free layer)或存储层(storage layer)。
如图2所示，在两个磁性层的旋转方向平行的情况下，被这两个磁性层夹着的绝缘层(隧道阻挡层)的隧道电阻最低。该状态为“1”状态。另外，在两个磁性层的旋转方向反平行的情况下，被这两个磁性层夹着的绝缘层(隧道阻挡层)的隧道电阻最高。该状态为“0”状态。
其次，参照图3，简单地说明对TMR元件的写入工作原理。
TMR元件配置在互相交叉的写入字线和数据选择线(读出/写入位线)的交点上。而且，通过使电流流过写入字线及数据选择线，利用由流过两条布线的电流形成的磁场，使TMR元件的旋转方向平行或反平行，完成写入。
例如，在TMR元件的易磁化轴为X方向，写入字线沿X方向延伸，数据选择线沿着与X方向正交的Y方向延伸的情况下，写入时，使沿着一个方向的电流流过写入字线，对应于写入数据，使沿着一个方向或另一方向的电流流过数据选择线。
使沿着一个方向的电流流过数据选择线时，TMR元件的旋转方向呈平行(“1”状态)。另一方面，使沿着另一个方向的电流流过数据选择线时，TMR元件的旋转方向呈反平行(“0”状态)。
TMR元件的旋转方向的变化结构如下。
如图4中的TMR曲线所示，如果沿TMR元件的长边(易轴)方向施加磁场Hx，则TMR元件的电阻值例如变化17％左右。该变化率、即变化前后的电阻值的比作为MR比。
另外，MR比随着磁性层的性质而变化。现在，还能获得MR比为50％左右的TMR元件。
在TMR元件上施加易轴方向的磁场Hx和难轴方向的磁场Hy的合成磁场。如图5中的实线所示，由于随着难轴方向的磁场Hy的大小的不同，而改变TMR元件的电阻值，所以必要的易轴方向的磁场Hx的大小也变化。通过利用该现象，在呈阵列状配置的存储单元中，只能将数据写入存在于被选择的写入字线及被选择的数据选择线的交点上的TMR元件中。
再用图5中的星形曲线说明该形态。
例如，用图5中的实线表示TMR元件的星形曲线。即，易轴方向的磁场Hx和难轴方向的磁场Hy的合成磁场的大小如果在星形曲线(实线)的外侧(例如，黑点的位置)，则能使磁性层的旋转方向反转。
反之，易轴方向的磁场Hx和难轴方向的磁场Hy的合成磁场的大小在星形曲线(实线)的外侧(例如，白点的位置)的情况下，不能使磁性层的旋转方向反转。
因此，通过改变易轴方向的磁场Hx的大小和难轴方向的磁场Hy的大小，来改变合成磁场的大小在Hx-Hy平面内的位置，能抑制对TMR元件的数据写入。
通过使电流流入所选择的TMR元件，检测该元件的电阻值，能容易地进行读出工作。
例如，将开关元件串联连接在TMR元件上，只使连接在所选择的读出字线上的开关元件呈导通状态，形成电流路径。其结果，只流过所选择的TMR元件，所以能读出该TMR元件的数据。
在磁随机存取存储器中，如上所述，通过使写入电流分别流过写入字线和数据选择线(读出/写入位线)，使由此产生的合成磁场Hx+Hy作用于TMR元件上，进行数据写入。
因此，为了更有效地进行数据写入，重要的是有效地将该合成磁场Hx+Hy供给TMR元件。如果合成磁场Hx+Hy被有效地加在TMR元件上，则能提高写入工作的可靠性，还能降低写入电流，实现低功耗化。
可是，为了使由分别流过写入字线和数据选择线的写入电流产生的合成磁场Hx+Hy有效地作用于TMR元件上，没有充分地讨论有效的器件结构。即，有必要从这样的器件结构实际上是否能将合成磁场Hx+Hy有效地加在TMR元件上，当然还有是否能简单地制造之类的制造工艺方面进行讨论。
最近，作为将合成磁场Hx+Hy有效地供给TMR元件的技术，讨论了将具有抑制磁场的扩展的功能的偏转线圈材料(yokematerial)配置在写入线周围的器件结构(参照美国专利第6174737号说明书)。
偏转线圈材料有高导磁率，另外，具有磁通集中在有高导磁率的材料中的性质。因此，作为磁力线的牵引作用如果使用偏转线圈材料，则写入工作时，能将由流过写入线的写入电流产生的磁场Hx、Hy有效地集中在TMR元件上。
虽然如上所述，偏转线圈材料具有抑制磁场扩展的功能，但其前提条件是正确地进行偏转线圈材料的厚度或磁畴的控制。即，如果配置在写入线周围的偏转线圈材料的厚度产生离散，该磁畴排列不整齐，则由偏转线圈材料产生的磁力线被集中的效果弱，不能将磁场Hx、Hy有效地供给TMR元件。
发明内容
本发明的磁随机存取存储器备有：利用磁致电阻效应存储数据的存储单元；配置在存储单元的正上方、沿第一方向延伸的第一写入线；配置在存储单元的正下方、沿着与第一方向交叉的第二方向延伸的第二写入线；覆盖第一写入线的上表面的第一偏转线圈材料；覆盖第一写入线的侧面的第二偏转线圈材料；以及配置在第一偏转线圈材料和第一写入线之间、以及第二偏转线圈材料和第一写入线之间，而且将第一偏转线圈材料和第二偏转线圈材料分离的第一阻挡层。
本发明的磁随机存取存储器备有：利用磁致电阻效应存储数据的存储单元；配置在存储单元的正上方、沿第一方向延伸的第一写入线；配置在存储单元的正下方、沿着与第一方向交叉的第二方向延伸的第二写入线；覆盖第二写入线的下表面的第一偏转线圈材料；覆盖第二写入线的侧面的第二偏转线圈材料；以及配置在第一偏转线圈材料和第一写入线之间、以及第二偏转线圈材料和第一写入线之间，而且将第一偏转线圈材料和第二偏转线圈材料分离的第一阻挡层。
本发明的磁随机存取存储器的制造方法包括：在半导体衬底上的绝缘层上形成第一偏转线圈材料的工序；在第一偏转线圈材料上形成导电材料的工序；对导电材料及第一偏转线圈材料进行构图、形成利用第一偏转线圈材料覆盖下表面的写入线的工序；形成覆盖写入线的第一阻挡层的工序；在第一阻挡层上形成覆盖写入线的第二偏转线圈材料的工序；对第一阻挡层及第二偏转线圈材料进行刻蚀，使第一阻挡层及第二偏转线圈材料残留在写入线的侧面上的工序；以及在第一写入线的正上方，形成利用磁致电阻效应存储数据的存储单元的工序。
本发明的磁随机存取存储器的制造方法包括：在半导体衬底上的绝缘层上，形成利用磁致电阻效应存储数据的存储单元的工序；在存储单元的正上方形成导电材料的工序；在导电材料上形成第一偏转线圈材料的工序；对第一偏转线圈材料及导电材料进行构图，形成利用第一偏转线圈材料覆盖上表面的写入线的工序；形成覆盖写入线的第一阻挡层的工序；在第一阻挡层上形成覆盖写入线的第二偏转线圈材料的工序；以及对第一阻挡层及第二偏转线圈材料进行刻蚀，使第一阻挡层及第二偏转线圈材料残留在写入线的侧面上的工序。
附图说明
图1是表示TMR元件的结构例的图；
图2是表示TMR元件的两个状态的图；
图3是表示磁随机存取存储器的写入工作原理的图；
图4是表示TMR曲线的图；
图5是表示星形曲线的图；
图6是表示参考例1的磁随机存取存储器的剖面图；
图7是表示参考例1的磁随机存取存储器的剖面图；
图8是表示参考例2的磁随机存取存储器的剖面图；
图9是表示参考例2的磁随机存取存储器的剖面图；
图10是表示实施例1的磁随机存取存储器的剖面图；
图11是表示实施例1的磁随机存取存储器的剖面图；
图12是表示实施例1的存储器的制造方法的一工序的剖面图；
图13是表示实施例1的存储器的制造方法的一工序的剖面图；
图14是表示实施例1的存储器的制造方法的一工序的剖面图；
图15是表示实施例1的存储器的制造方法的一工序的剖面图；
图16是表示实施例1的存储器的制造方法的一工序的剖面图；
图17是表示实施例1的存储器的制造方法的一工序的剖面图；
图18是表示实施例2的磁随机存取存储器的剖面图；
图19是表示实施例2的磁随机存取存储器的剖面图；
图20是表示实施例2的存储器的制造方法的一工序的剖面图；
图21是表示实施例2的存储器的制造方法的一工序的剖面图；
图22是表示实施例2的存储器的制造方法的一工序的剖面图；
图23是表示实施例2的存储器的制造方法的一工序的剖面图；
图24是表示实施例2的存储器的制造方法的一工序的剖面图；
图25是表示实施例2的存储器的制造方法的一工序的剖面图；
图26是表示实施例3的磁随机存取存储器的剖面图；
图27是表示实施例3的磁随机存取存储器的剖面图；
图28是表示实施例3的存储器的制造方法的一工序的剖面图；
图29是表示实施例3的存储器的制造方法的一工序的剖面图；
图30是表示实施例3的存储器的制造方法的一工序的剖面图；
图31是表示实施例3的存储器的制造方法的一工序的剖面图；
图32是表示实施例3的存储器的制造方法的一工序的剖面图；
图33是表示实施例3的存储器的制造方法的一工序的剖面图；
图34是表示实施例3的存储器的制造方法的一工序的剖面图；
图35是表示实施例4的磁随机存取存储器的剖面图；
图36是表示实施例4的磁随机存取存储器的剖面图；
图37是表示实施例5的磁随机存取存储器的剖面图；
图38是表示实施例6的磁随机存取存储器的剖面图；
图39是表示实施例7的磁随机存取存储器的剖面图。
具体实施方式
以下，参照附图详细说明根据本发明的磁随机存取存储器。
<1.参考例1>
在说明本发明的例的磁随机存取存储器时，首先，说明作为其前提的器件结构。
该器件结构是为了容易理解本发明的实施例而给出的，本发明并不限定于该器件结构。
图6及图7分别表示作为本发明的实施例的前提的器件结构。
在半导体衬底(例如p型硅衬底、p型阱区等)11内，形成有STI(浅沟分离)结构的元件分离绝缘层12。由元件分离绝缘层12包围的区域作为形成读出选择开关(例如，MOS晶体管、二极管等)的元件区。
在图6所示的器件结构中，读出选择开关由MOS晶体管(n沟道型MOS晶体管)构成。在半导体衬底11上形成栅绝缘层13、栅极14及侧壁绝缘层15。栅极14沿X方向延伸，读出工作时，具有作为选择读出单元(TMR元件)用的读出字线的功能。
在半导体衬底11内，形成源区(例如，n型扩散层)16-S及漏区(例如，n型扩散层)16-D。栅极(读出字线)14配置在源区16-S及漏区16-D之间的沟道区上。
在图7所示的器件结构中，读出选择开关由二极管构成。在半导体衬底11内，形成阴区(例如，n型扩散层)16a及阳区(例如，p型扩散层)16b。
构成第一金属布线层的金属层中的一层具有作为使多个接触栓塞沿纵向重叠用的中间层18A的功能，另一层具有作为源线18B(图6的情况)或读出字线18B(图7的情况)的功能。
在图6所示的器件结构的情况下，中间层18A利用接触栓塞17A导电性地连接在读出选择开关(MOS晶体管)的漏区16-D上。源线18B利用接触栓塞17B导电性地连接在读出选择开关的源区16-S上。源线18B与栅极(读出字线)14相同，沿X方向延伸。
在图7所示的器件结构的情况下，中间层18A利用接触栓塞17A导电性地连接在读出选择开关(二极管)的阳区16b上。读出字线18B利用接触栓塞17B导电性地连接在读出选择开关的阴区16a上。读出字线18B沿X方向延伸。
构成第二金属布线层的金属层中的一层具有作为使多个接触栓塞沿纵向重叠用的中间层20A的功能，另一层具有作为写入字线20B的功能。中间层20A利用接触栓塞19导电性地连接在中间层18A上。写入字线20B例如沿X方向延伸。
构成第三金属布线层的金属层中的一层具有作为TMR元件23的下部电极22的功能。下部电极22利用接触栓塞21导电性地连接在中间层20A上。TMR元件23安装在下部电极22上。这里，TMR元件23配置在写入字线20B的正上方，同时沿X方向形成得呈长的长方形(易磁化轴为X方向)。
构成第四金属布线层的金属层中的一层具有作为数据选择线(读出/写入位线)24的功能。数据选择线24导电性地连接在TMR元件23上，同时沿Y方向延伸。
另外，关于TMR元件23的结构不特别限定。可以是图1所示的结构，也可以是其他结构。另外，TMR元件23即使是能存储多位数据的多值存储型的也没关系。
作为TMR元件23的强磁性层，虽然没有特别限制，但可以用例如Fe、Co、Ni或它们的合金、旋转极化率大的磁铁矿、CrO2、RXMnO3-y(R：稀土类，X：Ca、Ba、Sr)等氧化物，此外还能使用NiMnSb、PtMnSb等赫斯勒强磁性合金等。
强磁性层中即使多少含有一些Ag、Cu、Au、Al、Mg、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Ir、W、Mo、Nb等非磁性元素，只要不丧失强磁性，就完全没有问题。
强磁性层的厚度如果太薄，则变成超常磁性。因此，强磁性层的厚度有必要为至少不会达到超常磁性程度的厚度。具体地说，设定为0.1nm以上，优选为0.4nm以上100nm以下。
作为TMR元件23的反磁性层，能使用例如Fe-Mn、Pt-Mn、Pt-Cr-Mn、Ni-Mn、Ir-Mn、NiO、Fe2O3等。
作为TMR元件23的绝缘层(隧道阻挡层)，例如能使用Al2O3、SiO2、MgO、AlN、Bi2O3、MgF2、CaF2、SrTiO2、AlLaO3等电介质。它们即使存在氧缺陷、氮缺陷、氟缺陷等也没关系。
绝缘层(隧道阻挡层)的厚度虽然尽可能薄一些好，但没有具体的实现其功能用的决定性的限制。但在制造上，绝缘层的厚度设定为10nm以下。
<2.参考例2>
其次，对参考例1的器件结构，说明为了使磁场有效地集中在TMR元件上而设计的器件结构。
图8及图9表示作为本发明的实施例的前提的器件结构。另外，图8是Y方向的剖面，图9是图8中的TMR元件部沿X方向的剖面。X方向和Y方向互相正交。
在半导体衬底(例如p型硅衬底、p型阱区等)11内，形成有STI结构的元件分离绝缘层12。由元件分离绝缘层12包围的区域作为形成读出选择开关(例如，MOS晶体管)的元件区。
在本例的器件结构中，读出选择开关由MOS晶体管(n沟道型MOS晶体管)构成。在半导体衬底11上形成栅绝缘层13、栅极14及侧壁绝缘层15。栅极14沿X方向延伸，读出工作时，具有作为选择读出单元(TMR元件)用的读出字线的功能。
在半导体衬底11内，形成源区(例如，n型扩散层)16-S及漏区(例如，n型扩散层)16-D。栅极(读出字线)14配置在源区16-S及漏区16-D之间的沟道区上。
构成第一金属布线层的金属层中的一层具有作为使多个接触栓塞沿纵向重叠用的中间层18A的功能，另一层具有作为源线18B的功能。
中间层18A利用接触栓塞17A导电性地连接在读出选择开关(MOS晶体管)的漏区16-D上。源线18B利用接触栓塞17B导电性地连接在读出选择开关的源区16-S上。源线18B例如与栅极(读出字线)14相同，沿X方向延伸。
构成第二金属布线层的金属层中的一层具有作为使多个接触栓塞沿纵向重叠用的中间层20A的功能，另一层具有作为写入字线20B的功能。中间层20A利用接触栓塞19导电性地连接在中间层18A上。写入字线20B例如与栅极(读出字线)14相同，沿X方向延伸。
在本例的器件结构中，中间层20A及写入字线20B的下表面及侧表面被具有高导磁率的材料、即偏转线圈材料(yoke material)25A、25B覆盖着。这里使用的偏转线圈材料25A、25B限定为有导电性的材料。
由于磁通具有集中在具有高的导磁率的材料上的性质，如果使用该具有高导磁率的材料作为磁力线的牵引作用，就可以在写入动作时，使由在写入字线20B上流过的写入电流产生的磁场Hg高效率地集中在TMR元件23上。
为了达到本申请的目的，如果偏转线圈材料能覆盖写入字线20B的下表面及侧表面，就足够了。但实际上，偏转线圈材料也在中间层20A的下表面及侧表面上形成。这是由于同时形成作为第二金属布线的中间层20A及写入字线20B。
构成第三金属布线层的金属层中的一层具有作为TMR元件23的下部电极22的功能。下部电极22利用接触栓塞21导电性地连接在中间层20A上。TMR元件23安装在下部电极22上。这里，TMR元件23配置在写入字线20B的正上方，同时沿X方向形成得呈长的长方形(易磁化轴为X方向)。
构成第四金属布线层的金属层中的一层具有作为数据选择线(读出/写入位线)24的功能。数据选择线24导电性地连接在TMR元件23上，同时沿Y方向延伸。
在本例的器件结构中，利用具有高导磁率的材料、即偏转线圈材料26覆盖数据选择线24的上表面及侧表面。作为这里使用的偏转线圈材料26，如图8及图9所示，既能用具有导电性的材料构成，也能用具有绝缘性的材料构成。
作为偏转线圈材料26，可以由例如NiFe、CoFe、非晶态CoZrNb、FeAlSi、FeNx等构成。
如上所述，磁通有集中在具有高导磁率的材料中的性质，所以作为磁力线的牵引作用如果使用该具有高导磁率的材料，则写入工作时，能使流过数据选择线24的写入电流产生的磁场Hx有效地集中在TMR元件23中。
另外，关于TMR元件23的结构，没有特别限定。可以是图1所示的结构，也可以是其他结构。另外，TMR元件23即使是能存储多位数据的多值存储型的也没关系。
在这样的器件结构中，相对于配置在TMR元件23的正下方的写入字线20B，在其下表面及侧表面上形成偏转线圈材料25B。另外，相对于配置在TMR元件23的正上方的数据选择线(读出/写入位线)24，在其上表面及侧表面上形成偏转线圈材料26。
可是，在此情况下，写入字线20B周围的偏转线圈材料25B在其下角部上也形成，且数据选择线24周围的偏转线圈材料26在其上角部上也形成。
写入字线20B及数据选择线24的角部的偏转线圈材料25B、26在制造时(例如溅射时)膜的厚度非常难控制，这成为偏转线圈材料25B、26的磁畴的配置发生混乱的原因。其结果，由偏转线圈材料25B、26产生的磁场的会聚效果弱，不能有效地将磁场供给TMR元件。
<3.实施例1>
下面，基于上述的参考例1、2，说明本发明的实施例。本发明的实施例涉及能容易地进行配置在写入字线周围的偏转线圈材料的磁畴控制，能将磁场有效地集中起来的磁随机存取存储器的器件结构。
(1)结构
图10及图11表示本发明的实施例1的磁随机存取存储器的器件结构。另外，图10是Y方向的剖面，图11是图10中的TMR元件部的X方向的剖面。X方向和Y方向互相正交。
本例的器件结构的特征在于：利用阻挡层将配置在写入线的下面或上面的偏转线圈材料和配置在该写入线侧面的偏转线圈材料互相分离，在写入线的角部上不形成从其下面或上面跨越侧面的偏转线圈材料。
即，通过分别进行配置在写入线的下面或上面的偏转线圈材料的磁畴控制、以及配置在该写入线的侧面的偏转线圈材料的磁畴控制，能容易地进行写入线周围的偏转线圈材料的磁畴控制，提高对TMR元件进行的磁场施加效率。
在半导体衬底(例如，p型硅衬底、p型阱区等)11内，形成有STI结构的元件分离绝缘层12。由元件分离绝缘层12包围的区域成为形成读出选择开关的元件区。
读出选择开关由MOS晶体管(n沟道型MOS晶体管)构成。在半导体衬底11上形成栅极绝缘层13、栅极14及侧壁绝缘层15。栅极14沿X方向延伸，读出工作时具有作为选择读出单元(TMR元件)用的读出字线的功能。
在半导体衬底11内，形成源区(例如，n型扩散层)16-S及漏区(例如，n型扩散层)16-D。栅极(读出字线)14配置在源区16-S及漏区16-D之间的沟道区上。
构成第一金属布线层的金属层中的一层具有作为使多个接触栓塞沿纵向重叠用的中间层18A的功能，另一层具有作为源线18B的功能。
中间层18A利用接触栓塞17A导电性地连接在读出选择开关(MOS晶体管)的漏区16-D上。源线18B利用接触栓塞17B导电性地连接在读出选择开关的源区16-S上。源线18B例如与栅极(读出字线)14相同，沿X方向延伸。
构成第二金属布线层的金属层中的一层具有作为使多个接触栓塞沿纵向重叠用的中间层20A的功能，另一层具有作为写入字线20B的功能。中间层20A利用接触栓塞19导电性地连接在中间层18A上。写入字线20B例如与栅极(读出字线)14相同，沿X方向延伸。
利用具有高导磁率的材料、即偏转线圈材料25A1、25B1覆盖中间层20A及写入字线20B的下表面。作为这里使用的偏转线圈材料25A1、25B1被限定为有导电性的材料。
在偏转线圈材料25A1、25B1的正下方形成阻挡金属(例如，Ti、TiN或它们的叠层等)27a、27b，在其正上方形成阻挡金属(例如，Ti、TiN或它们的叠层等)27c、27d。即，偏转线圈材料25A1、25B1被阻挡金属27a、27b、27c、27d夹在中间。
阻挡金属27a、27b、27c、27d防止构成偏转线圈材料25A1、25B1的原子的扩散。
另外，利用具有高导磁率的材料、即偏转线圈材料25A2、25B2覆盖中间层20A及写入字线20B的侧表面。作为这里使用的偏转线圈材料25A2、25B2可以是有导电性的材料，或者是有绝缘性的材料，哪一种都可以。
如果使用偏转线圈材料25A1、25B1、25A2、25B2作为磁力线的吸引作用，则能将由流过写入字线20B的写入电流产生的磁场Hy有效地集中在TMR元件23上。
在中间层20A及写入字线20B的侧表面上形成阻挡层28a、28b(例如，Ti、TiN或它们的叠层、或者Ta、TaN或它们的叠层等)。阻挡层28a、28b将覆盖中间层20A及写入字线20B的下表面的偏转线圈材料25A1、25B1和覆盖其侧表面的偏转线圈材料25A2、25B2分离开。
阻挡层28a、28b可以是有导电性的材料，或者是有绝缘性的材料，哪一种都可以。另外，阻挡层28a、28b也可以具有与阻挡金属27a、27b相同的功能。在此情况下，为了充分地发挥防止原子扩散的功能，阻挡层28a、28b最好至少有20nm左右的厚度。
构成第三金属布线层的金属层中的一层具有作为TMR元件23的下部电极22的功能。下部电极22利用接触栓塞21导电性地连接在中间层20A上。TMR元件23安装在下部电极22上。这里，TMR元件23配置在写入字线20B的正上方，同时沿X方向形成得呈长的长方形(易磁化轴为X方向)。
构成第四金属布线层的金属层中的一层具有作为数据选择线(读出/写入位线)24的功能。数据选择线24导电性地连接在TMR元件23上，同时沿Y方向延伸。
利用具有高导磁率的材料、即偏转线圈材料26覆盖数据选择线24的上表面。作为这里使用的偏转线圈材料26，可以是有导电性的材料，或者也可以是有绝缘性的材料，哪一种都可以。
在数据选择线24的下表面上形成防止原子扩散的阻挡金属(例如，Ti、TiN或它们的叠层等)29，在其上表面上形成阻挡层(例如，Ti、TiN或它们的叠层、或者Ta、TaN或它们的叠层等)30。
另外，利用具有高导磁率的材料、即偏转线圈材料32覆盖数据选择线24的侧表面。作为这里使用的偏转线圈材料32可以是有导电性的材料，或者是有绝缘性的材料，哪一种都可以。
如果作为磁力线的吸引作用使用偏转线圈材料26、32，则能将由流过数据选择线24的写入电流产生的磁场Hx有效地集中在TMR元件23上。
在数据选择线24的侧表面上形成阻挡层31(例如，Ti、TiN或它们的叠层、或者Ta、TaN或它们的叠层等)。阻挡层31将覆盖数据选择线24的上表面的偏转线圈材料26和覆盖其侧表面的偏转线圈材料32分离开。
阻挡层30、31可以是有导电性的材料，或者是有绝缘性的材料，哪一种都可以。另外，阻挡层30、31也可以具有与阻挡金属29相同的功能。为了充分地发挥防止原子扩散的功能，阻挡层30、31最好至少有20nm左右的厚度。
另外，关于TMR元件23的结构，没有特别限定。可以是图1所示的结构，也可以是其他结构。另外，TMR元件23即使是能存储多位数据的多值存储型元件也没关系。
(2)制造方法
其次，说明本发明的实施例1的磁随机存取存储器的制造方法。
首先，如图12所示，采用PEP(光雕刻工艺)法、CVD(化学汽相淀积)法、CMP(化学机械抛光)法等众所周知的方法，在半导体衬底11内，形成STI结构的元件分离绝缘层12。
首先，在被元件分离绝缘层12包围的元件区内，形成作为读出选择开关的MOS晶体管。
通过采用CVD法、PEP法及RIE(反应离子蚀刻)形成了栅极绝缘层13及栅极(读出字线)14后，利用离子注入法形成源区16-S及漏区16-D，能容易地形成MOS晶体管。另外，也可以利用CVD法及RIE法，在栅极14的侧壁部上形成侧壁绝缘层15。
此后，利用CVD法形成完全覆盖MOS晶体管的绝缘层28A。另外，用CMP法使绝缘层28A的表面平坦化。用PEP法及RIE法，在绝缘层28内形成到达MOS晶体管的源极扩散层16-S及漏极扩散层16-D的接触孔。
利用溅射法，在绝缘层28A上及该接触孔的内表面上形成阻挡金属(例如，Ti、TiN或它们的叠层等)51。接着，利用溅射法，在绝缘层28A上形成将接触孔完全填满的导电材料(例如，含有杂质的导电性多晶硅膜、金属膜等)。然后，采用CMP法研磨导电材料及阻挡金属51，形成接触栓塞17A、17B。
用CVD法，在绝缘层28A上形成绝缘层28B。用PEP法及RIE法，在绝缘层28B内形成布线槽。利用溅射法，在绝缘层28B上及布线槽的内表面上形成阻挡金属(例如，Ti、TiN或它们的叠层等)52。接着，利用溅射法，在绝缘层28B上形成将布线槽完全填满的导电材料(例如，铝、铜等金属膜)。此后，利用CMP法研磨导电材料及阻挡金属52，形成中间层18A及源线18B。
接着，用CVD法，在绝缘层28B上形成绝缘层28C。用PEP法及RIE法，在绝缘层28C内形成通路孔(via hole)。利用溅射法，在绝缘层28C上及通路孔的内表面上形成阻挡金属(例如，Ti、TiN或它们的叠层等)53。接着，利用溅射法，在绝缘层28C上形成将通路孔完全填满的导电材料(例如，铝、铜等金属膜)。此后，利用CMP法研磨导电材料及阻挡金属53，形成通路栓塞19。
其次，如图13所示，采用溅射法，在绝缘层28C上形成阻挡金属(例如，Ti(10nm)和TiN(10nm)的叠层)27a、27b。接着，利用溅射法，在阻挡金属27a、27b上以大约50nm的厚度形成有高导磁率的偏转线圈材料(例如NiFe)25A1、25B1。另外，用溅射法，在偏转线圈材料25A1、25B1上形成阻挡金属(例如，Ti(10nm)和TiN(10nm)的叠层)27c、27d。
另外，接着，用溅射法，在阻挡金属27c、27d上以大约250nm的厚度形成导电材料(例如AlCu)。此后，如果用PEP法及RIE法，对导电材料、偏转线圈材料25A1、25B1及阻挡金属27a、27b、27c、27d进行刻蚀，则形成中间层20A及写入字线20B。
另外，用溅射法，形成覆盖中间层20A及写入字线20B的阻挡层(例如，Ta(10nm)和TaN(10nm)的叠层)28a、28b。接着，用溅射法，在阻挡层28a、28b上以大约50nm的厚度形成有高导磁率的偏转线圈材料(例如NiFe)25A2、25B2。
然后，利用RIE法对偏转线圈材料25A2、25B2及阻挡层28a、28b进行刻蚀，只在中间层20A及写入字线20B的侧壁部上留下这些偏转线圈材料25A2、25B2及阻挡层28a、28b。
此后，用CVD法，在绝缘层28C上形成完全覆盖着中间层20A及写入字线20B的绝缘层29A。另外，例如利用CMP法，使绝缘层29A的表面平坦化。
其次，如图14所示，用PEP法及RIE法，在绝缘层29A内形成到达中间层20A的通路孔。利用溅射法，在绝缘层29A上及通路孔的内表面上，以大约10nm的厚度形成阻挡金属(例如，Ti、TiN或它们的叠层等)55。接着，利用CVD法，在绝缘层29A上形成将通路孔完全填满的导电材料(例如，钨等金属膜)。此后，利用CMP法研磨导电材料及阻挡金属55，形成通路栓塞21。
用CVD法，在绝缘层29A上形成绝缘层30A。用PEP法及RIE法，在绝缘层30A内形成布线槽。利用溅射法，在绝缘层30A上以大约30nm的厚度形成将布线槽完全填满的导电材料(例如，Ta等金属膜)。此后，利用CMP法研磨导电材料，形成局部互连线(TMR元件的下部电极)22。
用CVD法，在局部互连线22上依次淀积多层，另外，通过对这些层进行构图，形成TMR元件23。
TMR元件23由例如由Ta(约40nm)、NiFe(约10nm)、Al2O3(约2nm)、CoFe(约10nm)及IrMn(约10nm)构成的层叠膜、或由NiFe(约5nm)、IrMn(约12nm)、CoFe(约3nm)、AlOx(约1.2nm)、CoFe(约5nm)及NiFe(约15nm)构成的层叠膜构成。
另外，用CVD法形成了覆盖TMR元件23的绝缘层30B后，例如，利用CMP法将TMR元件23上的绝缘层30B除去。其结果，TMR元件23的最上层露出，利用绝缘层30B只覆盖TMR元件23的侧表面。
另外，在TMR元件23的最上层由Ta或W等构成的情况下，使TMR元件23的最上层露出后，能直接形成后面所述的数据选择线。
其次，如图15所示，采用溅射法，在绝缘层30B上形成阻挡金属(例如，Ti(10nm)和TiN(10nm)的叠层)29。接着，采用溅射法，在阻挡金属29上以大约400nm的厚度形成导电材料(例如，AlCu等)。接着，采用溅射法，在该导电材料上形成阻挡层(例如，Ta(10nm)和TaN(10nm)的叠层)30。
另外，接着，采用溅射法，在阻挡层30上以大约50nm的厚度形成有高导磁率的偏转线圈材料(例如，NiFe等)26。此后，用PEP法形成抗蚀剂图形33。
然后，用RIE法，将抗蚀剂图形33作为掩模，对偏转线圈材料26、阻挡层30、导电材料及阻挡金属29进行刻蚀，形成数据选择线(读出/写入位线)24。
此后，将抗蚀剂图形33除去。
其次，如图16所示，采用溅射法，在绝缘层30B上形成覆盖数据选择线24的阻挡层(例如，Ta(10nm)和TaN(10nm)的叠层)31。接着，用溅射法，在阻挡层31上以大约50nm的厚度形成有高导磁率的偏转线圈材料(例如NiFe)32。
然后，利用RIE法对偏转线圈材料32及阻挡层31进行刻蚀，如图17所示，只在数据选择线24的侧壁部上留下这些偏转线圈材料32及阻挡层31。
利用以上的工序，完成实施例1(图10及图11)的磁随机存取存储器。
(3)结论
以上，如果采用实施例1，则利用偏转线圈材料25B1覆盖写入字线20B的下表面，利用偏转线圈材料25B2覆盖其侧面。另外，偏转线圈材料25B1、25B2利用阻挡层28b互相分离，所以在写入字线20B的下角部上，不形成从其下表面跨越侧表面的偏转线圈材料。
因此，容易进行偏转线圈材料25B1、25B2的磁畴的控制，能将由流过写入字线20B的写入电流产生的磁场Hy有效地作用在TMR元件23上。
另外，如果采用实施例1，则用偏转线圈材料26覆盖数据选择线24的上表面，用偏转线圈材料32覆盖其侧表面。另外，偏转线圈材料26、32利用阻挡层31而互相分离，所以在数据选择线24的上角部上，不形成从其上表面跨越侧表面的偏转线圈材料。
因此，容易进行偏转线圈材料26、32的磁畴的控制，能将由流过数据选择线24的写入电流产生的磁场Hx有效地作用在TMR元件23上。
<4.实施例2>
图18及图19表示本发明的实施例2的磁随机存取存储器的器件结构。另外，图18是Y方向的剖面，图19是图18中的TMR元件部的X方向的剖面。X方向和Y方向互相正交。
本例的器件结构的特征在于：再用具有防止原子扩散功能的阻挡层，将覆盖写入字线的下表面及侧表面的偏转线圈材料覆盖起来，以及再用具有防止原子扩散功能的阻挡层，将覆盖数据选择线上表面及侧表面的偏转线圈材料覆盖起来。
在半导体衬底(例如，p型硅衬底、p型阱区等)11内，形成有STI结构的元件分离绝缘层12。由元件分离绝缘层12包围的区域成为形成读出选择开关的元件区。
读出选择开关由MOS晶体管(n沟道型MOS晶体管)构成。在半导体衬底11上形成栅极绝缘层13、栅极14及侧壁绝缘层15。栅极14沿X方向延伸，读出工作时具有作为选择读出单元(TMR元件)用的读出字线的功能。
在半导体衬底11内，形成源区(例如，n型扩散层)16-S及漏区(例如，n型扩散层)16-D。栅极(读出字线)14配置在源区16-S及漏区16-D之间的沟道区上。
构成第一金属布线层的金属层中的一层具有作为使多个接触栓塞沿纵向重叠用的中间层18A的功能，另一层具有作为源线18B的功能。
中间层18A利用接触栓塞17A导电性地连接在读出选择开关(MOS晶体管)的漏区16-D上。源线18B利用接触栓塞17B导电性地连接在读出选择开关的源区16-S上。源线18B例如与栅极(读出字线)14相同，沿X方向延伸。
构成第二金属布线层的金属层中的一层具有作为使多个接触栓塞沿纵向重叠用的中间层20A的功能，另一层具有作为写入字线20B的功能。中间层20A利用接触栓塞19导电性地连接在中间层18A上。写入字线20B例如与栅极(读出字线)14相同，沿X方向延伸。
利用具有高导磁率的材料、即偏转线圈材料25A1、25B1覆盖中间层20A及写入字线20B的下表面。
在偏转线圈材料25A1、25B1的正下方形成阻挡金属(例如，Ti、TiN或它们的叠层等)27a、27b，在其正上方形成阻挡金属(例如，Ti、TiN或它们的叠层等)27c、27d。即，偏转线圈材料25A1、25B1被阻挡金属27a、27b、27c、27d夹在中间。
另外，利用具有高导磁率的材料、即偏转线圈材料25A2、25B2覆盖中间层20A及写入字线20B的侧表面。
如果作为磁力线的吸引作用，使用偏转线圈材料25A1、25B1、25A2、25B2，则能将由流过写入字线20B的写入电流产生的磁场Hy有效地集中在TMR元件23上。
在中间层20A及写入字线20B的侧表面上形成阻挡层28a、28b(例如，Ti、TiN或它们的叠层、或者Ta、TaN或它们的叠层等)。阻挡层28a、28b将覆盖中间层20A及写入字线20B的下表面的偏转线圈材料25A1、25B1和覆盖其侧表面的偏转线圈材料25A2、25B2分离开。
阻挡层28a、28b可以是有导电性的材料，或者是有绝缘性的材料，哪一种都可以。另外，阻挡层28a、28b也可以具有与阻挡金属27a、27b相同的功能。
可是，构成偏转线圈材料25A1、25B1、25A2、25B2的原子如果通过扩散而到达半导体衬底11上，则有时会对半导体衬底11的表面区域上形成的读出选择开关(MOS晶体管)的特性产生不良影响。
因此，在实施例2中，利用具有防止原子扩散的功能的阻挡层(例如SiN等)34，覆盖偏转线圈材料25A1、25B1、25A2、25B2。因此，能抑制构成偏转线圈材料25A1、25B1、25A2、25B2的材料的原子扩散。
另外，阻挡层34由绝缘体构成。但是，如果能解决相邻的布线之间的短路等问题，也可以用导电体构成阻挡层34。
构成第三金属布线层的金属层中的一层具有作为TMR元件23的下部电极22的功能。下部电极22利用接触栓塞21导电性地连接在中间层20A上。TMR元件23安装在下部电极22上。这里，TMR元件23配置在写入字线20B的正上方，同时沿X方向形成得呈长的长方形(易磁化轴为X方向)。
构成第四金属布线层的金属层中的一层具有作为数据选择线(读出/写入位线)24的功能。数据选择线24导电性地连接在TMR元件23上，同时沿Y方向延伸。
利用具有高导磁率的材料、即偏转线圈材料26覆盖数据选择线24的上表面。在数据选择线24的下表面上形成防止原子扩散的阻挡金属(例如，Ti、TiN或它们的叠层等)29，在其上表面上形成阻挡层(例如，Ti、TiN或它们的叠层、或者Ta、TaN或它们的叠层等)30。
另外，利用具有高导磁率的材料、即偏转线圈材料32覆盖数据选择线24的侧表面。如果作为磁力线的吸引作用，使用偏转线圈材料26、32，则能将由流过数据选择线24的写入电流产生的磁场Hx有效地集中在TMR元件23上。
在数据选择线24的侧表面上形成阻挡层31(例如，Ti、TiN或它们的叠层、或者Ta、TaN或它们的叠层等)。阻挡层31将覆盖数据选择线24的上表面的偏转线圈材料26和覆盖其侧表面的偏转线圈材料32分离开。
阻挡层30、31可以是有导电性的材料，或者是有绝缘性的材料，哪一种都可以。另外，阻挡层30、31也可以具有与阻挡金属29相同的功能。
关于偏转线圈材料26、32，也与覆盖写入字线20B的偏转线圈材料25A1、25B1、25A2、25B2相同，构成它的材料的原子如果通过扩散而到达半导体衬底11上，则有时会对半导体衬底11的表面区域上形成的读出选择开关(MOS晶体管)的特性产生不良影响。
因此，利用具有防止原子扩散的功能的阻挡层(例SIN等)35，覆盖偏转线圈材料26、32。因此，能抑制构成偏转线圈材料26、32的材料的原子扩散。
另外，阻挡层35由绝缘体构成。但是，如果能解决相邻的布线之间的短路等问题，也可以用导电体构成阻挡层35。
(2)制造方法
其次，说明本发明的实施例2的磁随机存取存储器的制造方法。
首先，如图20所示，采用PEP法、CVD法、CMP法等方法，在半导体衬底11内，形成STI结构的元件分离绝缘层12。
另外，在被元件分离绝缘层12包围的元件区内，形成作为读出选择开关的MOS晶体管。
采用CVD法、PEP法及RIE形成了栅极绝缘层13及栅极(读出字线)14后，利用离子注入法形成源区16-S及漏区16-D，能容易地形成MOS晶体管。也可以利用CVD法及RIE法，在栅极14的侧壁部上形成侧壁绝缘层15。
此后，利用CVD法形成完全覆盖MOS晶体管的绝缘层28A。另外，用CMP法使绝缘层28A的表面平坦化。用PEP法及RIE法，在绝缘层28内形成到达MOS晶体管的源极扩散层16-S及漏极扩散层16-D的接触孔。
利用溅射法，在绝缘层28A上及该接触孔的内表面上形成阻挡金属(例如，Ti、TiN或它们的叠层等)51。接着，利用溅射法，在绝缘层28A上形成将接触孔完全填满的导电材料(例如，含有杂质的导电性多晶硅膜、金属膜等)。然后，采用CMP法研磨导电材料及阻挡金属51，形成接触栓塞17A、17B。
用CVD法，在绝缘层28A上形成绝缘层28B。用PEP法及RIE法，在绝缘层28B内形成布线槽。利用溅射法，在绝缘层28B上及布线槽的内表面上形成阻挡金属(例如，Ti、TiN或它们的叠层等)52。接着，利用溅射法，在绝缘层28B上形成将布线槽完全填满的导电材料(例如，铝、铜等金属膜)。此后，利用CMP法研磨导电材料及阻挡金属52，形成中间层18A及源线18B。
接着，用CVD法，在绝缘层28B上形成绝缘层28C。用PEP法及RIE法，在绝缘层28C内形成通路孔。利用溅射法，在绝缘层28C上及通路孔的内表面上形成阻挡金属(例如，Ti、TiN或它们的叠层等)53。接着，利用溅射法，在绝缘层28C上形成将通路孔完全填满的导电材料(例如，铝、铜等金属膜)。此后，利用CMP法研磨导电材料及阻挡金属53，形成通路栓塞19。
其次，如图21所示，采用溅射法，在绝缘层28C上形成阻挡金属(例如，Ti(10nm)和TiN(10nm)的叠层)27a、27b。接着，利用溅射法，在阻挡金属27a、27b上以大约50nm的厚度形成有高导磁率的偏转线圈材料(例如NiFe)25A1、25B1。另外，用溅射法，在偏转线圈材料25A1、25B1上形成阻挡金属(例如，Ti(10nm)和TiN(10nm)的叠层)27c、27d。
另外，接着，用溅射法，在阻挡金属27c、27d上以大约250nm的厚度形成导电材料(例如AlCu)。此后，如果用PEP法及RIE法，对导电材料、偏转线圈材料25A1、25B1及阻挡金属27a、27b、27c、27d进行刻蚀，则形成中间层20A及写入字线20B。
另外，用溅射法，形成覆盖中间层20A及写入字线20B的阻挡层(例如，Ta(10nm)和TaN(10nm)的叠层)28a、28b。接着，用溅射法，在阻挡层28a、28b上以大约50nm的厚度形成有高导磁率的偏转线圈材料(例如NiFe)25A2、25B2。
然后，利用RIE法对偏转线圈材料25A2、25B2及阻挡层28a、28b进行刻蚀，只在中间层20A及写入字线20B的侧壁部上留下这些偏转线圈材料25A2、25B2及阻挡层28a、28b。
此后，用CVD法，以大约20nm的厚度形成覆盖偏转线圈材料25A1、25B1、25A2、25B2的阻挡层(例如SiN等)34。接着，用CVD法，在阻挡层34上形成完全覆盖中间层20A及写入字线20B的绝缘层29A。另外，例如利用CMP法，使绝缘层29A的表面平坦化。
其次，如图22所示，用PEP法及RIE法，在绝缘层29A内形成到达中间层20A的通路孔。利用溅射法，在绝缘层29A上及通路孔的内表面上，以大约10nm的厚度形成阻挡金属(例如，Ti、TiN或它们的叠层等)55。接着，利用CVD法，在绝缘层29A上形成将通路孔完全填满的导电材料(例如，钨等金属膜)。此后，利用CMP法研磨导电材料及阻挡金属55，形成通路栓塞21。
用CVD法，在绝缘层29A上形成绝缘层30A。用PEP法及RIE法，在绝缘层30A内形成布线槽。利用溅射法，在绝缘层30A上以大约50nm的厚度形成将布线槽完全填满的导电材料(例如，Ta等金属膜)。此后，利用CMP法研磨导电材料，形成局部互连线(TMR元件的下部电极)22。
用CVD法，在局部互连线22上依次淀积多层，另外，通过对这些层进行构图，形成TMR元件23。
用CVD法形成了覆盖TMR元件23的绝缘层30B后，例如，利用CMP法将TMR元件23上的绝缘层30B除去。其结果，TMR元件23的最上层露出，利用绝缘层30B只覆盖TMR元件23的侧表面。
另外，在TMR元件23的最上层由Ta或W等构成的情况下，使TMR元件23的最上层露出后，能直接形成后面所述的数据选择线。
其次，如图23所示，采用溅射法，在绝缘层30B上形成阻挡金属(例如，Ti(10nm)和TiN(10nm)的叠层)29。接着，采用溅射法，在阻挡金属29上以大约400nm的厚度形成导电材料(例如，AlCu等)。接着，采用溅射法，在该导电材料上形成阻挡层(例如，Ta(10nm)和TaN(10nm)的叠层)30。
另外，接着，采用溅射法，在阻挡层30上以大约50nm的厚度形成有高导磁率的偏转线圈材料(例如，NiFe等)26。此后，用PEP法形成抗蚀剂图形33。
然后，用RIE法，将抗蚀剂图形33作为掩模，对偏转线圈材料26、阻挡层30、导电材料及阻挡金属29进行刻蚀，形成数据选择线(读出/写入位线)24。
此后，将抗蚀剂图形33除去。
其次，如图24所示，采用溅射法，在绝缘层30B上形成覆盖数据选择线24的阻挡层(例如，Ta(10nm)和TaN(10nm)的叠层)31。接着，用溅射法，在阻挡层31上以大约50nm的厚度形成有高导磁率的偏转线圈材料(例如NiFe等)32。
然后，利用RIE法对偏转线圈材料32及阻挡层31进行刻蚀，如图25所示，只在数据选择线24的侧壁部上留下这些偏转线圈材料32及阻挡层31。
另外，如图25所示，用CVD法，以大约20nm的厚度形成覆盖偏转线圈材料26、32的阻挡层(例如SiN等)。
利用以上的工序，完成实施例2(图18及图19)的磁随机存取存储器。
(3)结论
以上，如果采用实施例2，则利用具有防止原子扩散的功能的阻挡层34，再将覆盖写入字线20B的下表面及侧面的偏转线圈材料25A1、25A2、25B1、25B2覆盖起来。另外，利用具有防止原子扩散的功能的阻挡层35，再将覆盖数据选择线24的上表面及侧面的偏转线圈材料26、32覆盖起来。
因此，能抑制构成偏转线圈材料25A1、25A2、25B1、25B2、26、32的原子扩散到半导体衬底11中，能防止MOS晶体管的特性的劣化。
<5.实施例3>
图26及图27表示本发明的实施例3的磁随机存取存储器的器件结构。另外，图26是Y方向的剖面，图27是图26中的TMR元件部的X方向的剖面。X方向和Y方向互相正交。
本例的器件结构的特征在于：在写入字线的正上方及数据选择线的正上方分别形成了成为布线加工时的掩模的硬掩模(例如SiO2等)。
在半导体衬底(例如，p型硅衬底、p型阱区等)11内，形成有STI结构的元件分离绝缘层12。由元件分离绝缘层12包围的区域成为形成读出选择开关的元件区。
读出选择开关由MOS晶体管(n沟道型MOS晶体管)构成。在半导体衬底11上形成栅极绝缘层13、栅极14及侧壁绝缘层15。栅极14沿X方向延伸，读出工作时具有作为选择读出单元(TMR元件)用的读出字线的功能。
在半导体衬底11内，形成源区(例如，n型扩散层)16-S及漏区(例如，n型扩散层)16-D。栅极(读出字线)14配置在源区16-S及漏区16-D之间的沟道区上。
构成第一金属布线层的金属层中的一层具有作为使多个接触栓塞沿纵向重叠用的中间层18A的功能，另一层具有作为源线18B的功能。
中间层18A利用接触栓塞17A导电性地连接在读出选择开关(MOS晶体管)的漏区16-D上。源线18B利用接触栓塞17B导电性地连接在读出选择开关的源区16-S上。源线18B例如与栅极(读出字线)14相同，沿X方向延伸。
构成第二金属布线层的金属层中的一层具有作为使多个接触栓塞沿纵向重叠用的中间层20A的功能，另一层具有作为写入字线20B的功能。中间层20A利用接触栓塞19导电性地连接在中间层18A上。写入字线20B例如与栅极(读出字线)14相同，沿X方向延伸。
利用具有高导磁率的材料、即偏转线圈材料25A1、25B1覆盖中间层20A及写入字线20B的下表面。
在偏转线圈材料25A1、25B1的正下方形成阻挡金属(例如，Ti、TiN或它们的叠层等)27a、27b，在其正上方形成阻挡金属(例如，Ti、TiN或它们的叠层等)27c、27d。即，偏转线圈材料25A1、25B1被阻挡金属27a、27b、27c、27d夹在中间。
另外，利用具有高导磁率的材料、即偏转线圈材料25A2、25B2覆盖中间层20A及写入字线20B的侧表面。
如果作为磁力线的吸引作用，使用偏转线圈材料25A1、25B1、25A2、25B2，则能将由流过写入字线20B的写入电流产生的磁场Hy有效地集中在TMR元件23上。
在中间层20A及写入字线20B的侧表面上形成阻挡层28a、28b(例如，Ti、TiN或它们的叠层、或者Ta、TaN或它们的叠层等)。阻挡层28a、28b将覆盖中间层20A及写入字线20B的下表面的偏转线圈材料25A1、25B1和覆盖其侧表面的偏转线圈材料25A2、25B2分离开。
阻挡层28a、28b可以是有导电性的材料，或者是有绝缘性的材料，哪一种都可以。另外，阻挡层28a、28b也可以具有与阻挡金属27a、27b相同的功能。
在中间层20A的正上方及写入字线20B的正上方形成作为布线加工时(RIE时)的掩模的硬掩模(例如SiO2等)36A、36B。
构成第三金属布线层的金属层中的一层具有作为TMR元件23的下部电极22的功能。下部电极22利用接触栓塞21导电性地连接在中间层20A上。TMR元件23安装在下部电极22上。这里，TMR元件23配置在写入字线20B的正上方，同时沿X方向形成得呈长的长方形(易磁化轴为X方向)。
构成第四金属布线层的金属层中的一层具有作为数据选择线(读出/写入位线)24的功能。数据选择线24导电性地连接在TMR元件23上，同时沿Y方向延伸。
利用具有高导磁率的材料、即偏转线圈材料26覆盖数据选择线24的上表面。在数据选择线24的下表面上形成防止原子扩散的阻挡金属(例如，Ti、TiN或它们的叠层等)29，在其上表面上形成阻挡层(例如，Ti、TiN或它们的叠层、或者Ta、TaN或它们的叠层等)30。
另外，利用具有高导磁率的材料、即偏转线圈材料32覆盖数据选择线24的侧表面。
如果作为磁力线的吸引作用，使用偏转线圈材料26、32，则能将由流过数据选择线24的写入电流产生的磁场Hx有效地集中在TMR元件23上。
在数据选择线24的侧表面上形成阻挡层31(例如，Ti、TiN或它们的叠层、或者Ta、TaN或它们的叠层等)。阻挡层31将覆盖数据选择线24的上表面的偏转线圈材料26和覆盖其侧表面的偏转线圈材料32分离开。
阻挡层30、31可以是有导电性的材料，或者是有绝缘性的材料，哪一种都可以。另外，阻挡层30、31也可以具有与阻挡金属29相同的功能。
在数据选择线24的正上方分别形成作为布线加工时(RIE时)的掩模的硬掩模(例如SiO2等)37。
(2)制造方法
其次，说明本发明的实施例3的磁随机存取存储器的制造方法。
首先，如图28所示，采用PEP法、CVD法、CMP法等方法，在半导体衬底11内，形成STI结构的元件分离绝缘层12。
另外，在被元件分离绝缘层12包围的元件区内，形成作为读出选择开关的MOS晶体管。
采用CVD法、PEP法及RIE形成了栅极绝缘层13及栅极(读出字线)14后，利用离子注入法形成源区16-S及漏区16-D，能容易地形成MOS晶体管。也可以利用CVD法及RIE法，在栅极14的侧壁部上形成侧壁绝缘层15。
此后，利用CVD法形成完全覆盖MOS晶体管的绝缘层28A。另外，用CMP法使绝缘层28A的表面平坦化。用PEP法及RIE法，在绝缘层28内形成到达MOS晶体管的源极扩散层16-S及漏极扩散层16-D的接触孔。
利用溅射法，在绝缘层28A上及该接触孔的内表面上形成阻挡金属(例如，Ti、TiN或它们的叠层等)51。接着，利用溅射法，在绝缘层28A上形成将接触孔完全填满的导电材料(例如，含有杂质的导电性多晶硅膜、金属膜等)。然后，采用CMP法研磨导电材料及阻挡金属51，形成接触栓塞17A、17B。
用CVD法，在绝缘层28A上形成绝缘层28B。用PEP法及RIE法，在绝缘层28B内形成布线槽。利用溅射法，在绝缘层28B上及布线槽的内表面上形成阻挡金属(例如，Ti、TiN或它们的叠层等)52。接着，利用溅射法，在绝缘层28B上形成将布线槽完全填满的导电材料(例如，铝、铜等金属膜)。此后，利用CMP法研磨导电材料及阻挡金属52，形成中间层18A及源线18B。
接着，用CVID法，在绝缘层28B上形成绝缘层28C。用PEP法及RIE法，在绝缘层28C内形成通路孔(via hole)。利用溅射法，在绝缘层28C上及通路孔的内表面上形成阻挡金属(例如，Ti、TiN或它们的叠层等)53。接着，利用溅射法，在绝缘层28C上形成将通路孔完全填满的导电材料(例如，铝、铜等金属膜)。此后，利用CMP法研磨导电材料及阻挡金属53，形成通路栓塞19。
其次，如图29所示，采用溅射法，在绝缘层28C上形成阻挡金属(例如，Ti(10nm)和TiN(10nm)的叠层)27a、27b。接着，利用溅射法，在阻挡金属27a、27b上以大约50nm的厚度形成有高导磁率的偏转线圈材料(例如NiFe)25A1、25B1。另外，用溅射法，在偏转线圈材料25A1、25B1上形成阻挡金属(例如，Ti(10nm)和TiN(10nm)的叠层)27c、27d。
另外，接着，用溅射法，在阻挡金属27c、27d上以大约250nm的厚度形成导电材料(例如AlCu)。另外，用溅射法，在该导电材料上以大约100nm的厚度形成作为硬掩模的绝缘层(例如SiO2)36A、36B。
此后，利用PEP法，形成抗蚀剂图形。然后，将该抗蚀剂图形作为掩模，利用RIE法，对作为硬掩模的绝缘层36A、36B进行构图。此后，将抗蚀剂图形除去。
然后，现在，将绝缘层36A、36B作为掩模，利用RIE法，对导电材料、偏转线圈材料25A1、25B1及阻挡金属27a、27b、27c、27d依次进行刻蚀，形成中间层20A及写入字线20B。
另外，用溅射法，形成覆盖中间层20A及写入字线20B的阻挡层(例如，Ta(10nm)和TaN(10nm)的叠层)28a、28b。接着，用溅射法，在阻挡层28a、28b上以大约50nm的厚度形成具有高导磁率的偏转线圈材料(例如NiFe)25A2、25B2。
然后，利用RIE法对偏转线圈材料25A2、25B2及阻挡层28a、28b进行刻蚀，只在中间层20A及写入字线20B的侧壁部上留下这些偏转线圈材料25A2、25B2及阻挡层28a、28b。
此后，用CVD法，在阻挡层34上形成完全覆盖中间层20A及写入字线20B的绝缘层29A。另外，例如利用CMP法，使绝缘层29A的表面平坦化。
其次，如图30所示，用PEP法及RIE法，在绝缘层29A内形成到达中间层20A的通路孔。利用溅射法，在绝缘层29A上及通路孔的内表面上，以大约10nm的厚度形成阻挡金属(例如，Ti、TiN或它们的叠层等)55。接着，利用CVD法，在绝缘层29A上形成将通路孔完全填满的导电材料(例如，钨等金属膜)。此后，利用CMP法研磨导电材料及阻挡金属55，形成通路栓塞21。
用CVD法，在绝缘层29A上形成绝缘层30A。用PEP法及RIE法，在绝缘层30A内形成布线槽。利用溅射法，在绝缘层30A上以大约50nm的厚度形成将布线槽完全填满的导电材料(例如，Ta等金属膜)。此后，利用CMP法研磨导电材料，形成局部互连线(TMR元件的下部电极)22。
用CVD法，在局部互连线22上依次淀积多层，另外，通过对这些层进行构图，形成TMR元件23。
用CVD法形成了覆盖TMR元件23的绝缘层30B后，例如，利用CMP法将TMR元件23上的绝缘层30B除去。其结果，TMR元件23的最上层露出，利用绝缘层30B只覆盖TMR元件23的侧表面。
另外，在TMR元件23的最上层由Ta或W等构成的情况下，使TMR元件23的最上层露出后，能直接形成后面所述的数据选择线。
其次，如图31所示，采用溅射法，在绝缘层30B上形成阻挡金属(例如，Ti(10nm)和TiN(10nm)的叠层)29。接着，采用溅射法，在阻挡金属29上以大约400nm的厚度形成导电材料(例如，AlCu等)。接着，采用溅射法，在该导电材料上形成阻挡层(例如，Ta(10nm)和TaN(10nm)的叠层)30。
另外，接着，采用溅射法，在阻挡层30上以大约50nm的厚度形成有高导磁率的偏转线圈材料(例如，NiFe等)26。另外，利用溅射法，在偏转线圈材料26上，形成具有作为布线加工时的硬掩模的功能的绝缘层(例如SiO2)37。此后，用PEP法形成抗蚀剂图形33。
然后，将抗蚀剂图形33作为掩模，用RIE法，对作为硬掩模的绝缘层37进行构图。此后，将抗蚀剂图形33除去。
其次，如图32所示，现在，将绝缘层37作为掩模，利用RIE法，对偏转线圈材料26、阻挡层30、导电材料及阻挡金属29依次进行刻蚀，形成数据选择线(读出/写入位线)24。
其次，如图33所示，采用溅射法，在绝缘层30B上形成覆盖数据选择线24的阻挡层(例如，Ta(10nm)和TaN(10nm)的叠层)31。接着，用溅射法，在阻挡层31上以大约50nm的厚度形成有高导磁率的偏转线圈材料(例如NiFe)32。
然后，利用RIE法对偏转线圈材料32及阻挡层31进行刻蚀，如图34所示，只在数据选择线24的侧壁部上留下这些偏转线圈材料32及阻挡层31。
利用以上的工序，完成实施例3(图26及图27)的磁随机存取存储器。
(3)结论
以上，如果采用实施例3，则关于中间层20A及写入字线20B的加工，不用光致抗蚀剂，而是使用硬掩模(例如SiO2)作为RIE的掩模。因此，RIE时，能充分地确保掩模材料和导电材料、偏转线圈材料及阻挡金属之间的刻蚀选择比。
同样，关于数据选择线24的加工，也不用光致抗蚀剂，而是使用硬掩模(例如SiO2)作为RIE的掩模。因此，RIE时，能充分地确保掩模材料和偏转线圈材料、阻挡层、导电材料及阻挡金属之间的刻蚀选择比。
<6.实施例4>
图35及图36表示本发明的实施例4的磁随机存取存储器的器件结构。另外，图35是Y方向的剖面，图36是图35中的TMR元件部的X方向的剖面。X方向和Y方向互相正交。
本例的器件结构的特征在于：在实施例1的装置中，由导电物质构成偏转线圈材料25A1、25B1、25A2、25B2，由绝缘物质构成偏转线圈材料26、32及阻挡层28a、28b、30、31。
即，关于偏转线圈材料25A1、25B1、25A2、25B2、26、32及阻挡层28a、28b、30、31，既能用导电物质构成，也能用绝缘物质构成。
<7.实施例5>
图37表示本发明的实施例5的磁随机存取存储器的器件结构。
本例的器件结构的特征在于：将上述的实施例1的写入线的结构应用于具有所谓的梯形单元阵列结构的磁随机存取存储器中。
在梯形单元阵列结构中，在半导体衬底11上沿横向(平行于半导体衬底的表面的方向)配置多个(在本例中为4个)TMR元件23。这些TMR元件23并联连接在数据选择线(读出/写入位线)24和下部电极之间。
TMR元件23的一端直接连接在数据选择线24上，其另一端经由下部电极，共同连接在读出选择开关RSW上。多个TMR元件23共有一条数据选择线24。
数据选择线24配置在多个TMR元件23的正上方，沿Y方向延伸。数据选择线24的上表面用具有高导磁率的偏转线圈材料26覆盖，其侧表面用具有高导磁率的偏转线圈材料32覆盖。
阻挡层30配置在数据选择线24和偏转线圈材料26之间，阻挡层31配置在数据选择线24和偏转线圈材料32之间。阻挡层31将覆盖数据选择线24的上表面的偏转线圈材料26和覆盖数据选择线24的侧表面的偏转线圈材料32分离开。
阻挡层30、31可以是有导电性的材料，或者也可以是有绝缘性的材料，哪一种都可以。另外，阻挡层30、31也可以具有与阻挡金属29相同的功能。
写入字线20B配置在TMR元件23的正下方，沿着与Y方向正交的X方向延伸。写入字线20B的下表面用具有高导磁率的偏转线圈材料25B1覆盖，其侧表面用具有高导磁率的偏转线圈材料25B2覆盖。
阻挡层28b配置在写入字线20B和偏转线圈材料25B2之间。阻挡层28b将覆盖写入字线20B的下表面的偏转线圈材料25B1和覆盖写入字线20B的侧表面的偏转线圈材料25B2分离开。
阻挡层28b可以是有导电性的材料，或者也可以是有绝缘性的材料，哪一种都可以。另外，阻挡层28b也可以具有与阻挡金属27b相同的功能。
另外，在实施例5中，偏转线圈材料25B1、25B2、26、32、阻挡金属27b、27d及阻挡层28b、30、31，既能用导电物质构成，另外，也能用绝缘物质构成。
<8.实施例6>
图38表示本发明的实施例6的磁随机存取存储器的器件结构。
本例的器件结构的特征在于：将上述的实施例1的写入线的结构应用于具有其它种类的单元阵列结构的磁随机存取存储器中。
在该单元阵列结构中，在半导体衬底11上沿Y方向(平行于半导体衬底的表面的方向)配置多个(在本例中为4个)TMR元件23。这些TMR元件23连接在沿X方向延伸的写入字线20B和上部电极之间。
TMR元件23的一端直接连接在写入字线20B上，其另一端经由上部电极共同连接在读出选择开关RSW上。多个TMR元件23共有一条数据选择线24。
数据选择线24配置在多个TMR元件23的正上方，沿Y方向延伸。数据选择线24的上表面用具有高导磁率的偏转线圈材料26覆盖，其侧表面用具有高导磁率的偏转线圈材料32覆盖。
阻挡层30配置在数据选择线24和偏转线圈材料26之间，阻挡层31配置在数据选择线24和偏转线圈材料32之间。阻挡层31将覆盖数据选择线24的上表面的偏转线圈材料26和覆盖数据选择线24的侧表面的偏转线圈材料32分离开。
阻挡层30、31可以是有导电性的材料，或者也可以是有绝缘性的材料，哪一种都可以。另外，阻挡层30、31也可以具有与阻挡金属29相同的功能。
写入字线20B配置在TMR元件23的正下方。写入字线20B的下表面用具有高导磁率的偏转线圈材料25B1覆盖，其侧表面用具有高导磁率的偏转线圈材料25B2覆盖。
阻挡层28b配置在写入字线20B和偏转线圈材料25B2之间。阻挡层28b将覆盖写入字线20B的下表面的偏转线圈材料25B1和覆盖写入字线20B的侧表面的偏转线圈材料25B2分离开。
阻挡层28b可以是有导电性的材料，或者也可以是有绝缘性的材料，哪一种都可以。另外，阻挡层28b也可以具有与阻挡金属27b相同的功能。
另外，在实施例6中，偏转线圈材料25B1、25B2、26、32、阻挡金属27b、27d、29及阻挡层28b、30、31，既能用导电物质构成，也能用绝缘物质构成。
<9.实施例7>
图39表示本发明的实施例7的磁随机存取存储器的器件结构。
本例的器件结构的特征在于：将上述的实施例1的写入线的结构应用于具有所谓的交叉点型单元阵列结构的磁随机存取存储器中。
在交叉点型单元阵列结构中，在半导体衬底11上沿Y方向(平行于半导体衬底的表面的方向)配置多个(在本例中为4个)TMR元件23。这些TMR元件23连接在沿Y方向延伸的数据选择线(读出/写入位线)24和沿着与Y方向交叉的X方向延伸的写入字线20B之间。
TMR元件23的一端直接连接在数据选择线24上，其另一端直接连接在写入字线20B上。
数据选择线24配置在多个TMR元件23的正上方。数据选择线24的上表面用具有高导磁率的偏转线圈材料26覆盖，其侧表面用具有高导磁率的偏转线圈材料32覆盖。
阻挡层30配置在数据选择线24和偏转线圈材料26之间，阻挡层31配置在数据选择线24和偏转线圈材料32之间。阻挡层31将覆盖数据选择线24的上表面的偏转线圈材料26和覆盖数据选择线24的侧表面的偏转线圈材料32分离开。
阻挡层30、31可以是有导电性的材料，或者也可以是有绝缘性的材料，哪一种都可以。另外，阻挡层30、31也可以具有与阻挡金属29相同的功能。
写入字线20B配置在TMR元件23的正下方。写入字线20B的下表面用具有高导磁率的偏转线圈材料25B1覆盖，其侧表面用具有高导磁率的偏转线圈材料25B2覆盖。
阻挡层28b配置在写入字线20B和偏转线圈材料25B2之间。阻挡层28b将覆盖写入字线20B的下表面的偏转线圈材料25B1和覆盖写入字线20B的侧表面的偏转线圈材料25B2分离开。
阻挡层28b可以是有导电性的材料，或者也可以是有绝缘性的材料，哪一种都可以。另外，阻挡层28b也可以具有与阻挡金属27b相同的功能。
另外，在实施例7中，偏转线圈材料25B1、25B2、26、32、阻挡金属27b、27d、29及阻挡层28b、30、31，既能用导电物质构成，也能用绝缘物质构成。
<10.其他>
在参考例1、2及实施例1-7以及制造方法的说明中，以用一个TMR元件和一个读出选择开关构成存储单元的单元阵列结构、梯形单元阵列结构、或交叉点型单元阵列结构等为例，说明了本发明。
可是，本发明不限于这样的单元阵列结构的磁随机存取存储器，包括参考例1、2及实施例1-7所示的器件结构，能适用于全部磁随机存取存储器。
另外，写入线的上表面或下表面上的偏转线圈材料和其侧表面上的偏转线圈材料利用阻挡层互相分离即可，将TMR元件一侧的面除外，偏转线圈材料可以覆盖全部写入线的表面，或者也可以只覆盖一部分，怎样都可以。
如上所述，如果采用根据本发明的实施例的磁随机存取存储器，则由于写入线的上表面或下表面上的偏转线圈材料和其侧表面上的偏转线圈材料利用阻挡层互相分离，所以能容易地进行偏转线圈材料的厚度和磁畴的控制，写入工作时，能使合成磁场有效地作用在TMR元件上。
其它的优点和改型对本领域技术人员是显而易见的。因此，本发明在更宽的意义上不局限于在此描述的具体细节和代表方案。在不脱离所附权利要求书定义的总的发明构思的精神和范围的前提下可以有各种变更。

Claims (56)

1.一种磁随机存取存储器，其特征在于备有：
利用磁致电阻效应存储数据的存储单元；
配置在上述存储单元的正上方、沿第一方向延伸的第一写入线；
配置在上述存储单元的正下方、沿着与上述第一方向交叉的第二方向延伸的第二写入线；
覆盖上述第一写入线的上表面的第一偏转线圈材料；
覆盖上述第一写入线的侧面的第二偏转线圈材料；以及
配置在上述第一偏转线圈材料和上述第一写入线之间、以及上述第二偏转线圈材料和上述第一写入线之间，而且将上述第一偏转线圈材料和上述第二偏转线圈材料分离的第一阻挡层。
2.根据权利要求1所述的磁随机存取存储器，其特征在于：
上述第一阻挡层配置在上述第一写入线的侧表面上。
3.根据权利要求1所述的磁随机存取存储器，其特征在于：
上述第一阻挡层由导电物质构成。
4.根据权利要求1所述的磁随机存取存储器，其特征在于：
上述第一阻挡层由绝缘物质构成。
5.根据权利要求1所述的磁随机存取存储器，其特征在于：
上述第一阻挡层具有防止构成上述第一及第二偏转线圈材料的原子扩散的功能。
6.根据权利要求1所述的磁随机存取存储器，其特征在于：
还包括配置在上述第一写入线的上表面和上述第一偏转线圈材料之间的第二阻挡层。
7.根据权利要求6所述的磁随机存取存储器，其特征在于：
上述第二阻挡层由导电物质构成。
8.根据权利要求6所述的磁随机存取存储器，其特征在于：
上述第二阻挡层由绝缘物质构成。
9.根据权利要求6所述的磁随机存取存储器，其特征在于：
上述第二阻挡层具有防止构成上述第一偏转线圈材料的原子和构成上述第一写入线的原子的互相扩散的功能。
10.根据权利要求1所述的磁随机存取存储器，其特征在于：
还包括覆盖上述第一偏转线圈材料、上述第二偏转线圈材料及上述第一写入线的第二阻挡层。
11.根据权利要求10所述的磁随机存取存储器，其特征在于：
上述第二阻挡层由绝缘物质构成。
12.根据权利要求10所述的磁随机存取存储器，其特征在于：
上述第二阻挡层由导电物质构成。
13.根据权利要求10所述的磁随机存取存储器，其特征在于：
上述第二阻挡层具有防止构成上述第一及第二偏转线圈材料的原子扩散的功能。
14.根据权利要求1所述的磁随机存取存储器，其特征在于：
还包括配置在上述第一偏转线圈材料上、作为上述第一写入线构图用的掩模使用的掩模层。
15.根据权利要求1所述的磁随机存取存储器，其特征在于：
上述第一写入线与上述存储单元接触，上述第二写入线与上述存储单元分离。
16.根据权利要求1所述的磁随机存取存储器，其特征在于：
上述第二写入线与上述存储单元接触，上述第一写入线与上述存储单元分离。
17.根据权利要求1所述的磁随机存取存储器，其特征在于：
上述第一及第二写入线都与上述存储单元接触。
18.根据权利要求1所述的磁随机存取存储器，其特征在于：
上述存储单元是TMR元件或GMR元件。
19.根据权利要求1所述的磁随机存取存储器，其特征在于：
上述第一阻挡层至少有20nm的厚度。
20.根据权利要求6所述的磁随机存取存储器，其特征在于：
上述第二阻挡层至少有20nm的厚度。
21.根据权利要求10所述的磁随机存取存储器，其特征在于：
上述第二阻挡层至少有20nm的厚度。
22.一种磁随机存取存储器，其特征在于备有：
利用磁致电阻效应存储数据的存储单元；
配置在上述存储单元的正上方、沿第一方向延伸的第一写入线；
配置在上述存储单元的正下方、沿着与上述第一方向交叉的第二方向延伸的第二写入线；
覆盖上述第二写入线的下表面的第一偏转线圈材料；
覆盖上述第二写入线的侧面的第二偏转线圈材料；以及
配置在上述第一偏转线圈材料和上述第二写入线之间、以及上述第二偏转线圈材料和上述第二写入线之间，而且将上述第一偏转线圈材料和上述第二偏转线圈材料分离的第一阻挡层。
23.根据权利要求22所述的磁随机存取存储器，其特征在于：
上述第一阻挡层配置在上述第二写入线的侧表面上。
24.根据权利要求22所述的磁随机存取存储器，其特征在于：
上述第一阻挡层由导电物质构成。
25.根据权利要求22所述的磁随机存取存储器，其特征在于：
上述第一阻挡层由绝缘物质构成。
26.根据权利要求22所述的磁随机存取存储器，其特征在于：
上述第一阻挡层具有防止构成上述第一及第二偏转线圈材料的原子扩散的功能。
27.根据权利要求22所述的磁随机存取存储器，其特征在于：
还包括配置在上述第二写入线的下表面和上述第一偏转线圈材料之间的第二阻挡层。
28.根据权利要求27所述的磁随机存取存储器，其特征在于：
上述第二阻挡层由导电物质构成。
29.根据权利要求27所述的磁随机存取存储器，其特征在于：
上述第二阻挡层由绝缘物质构成。
30.根据权利要求27所述的磁随机存取存储器，其特征在于：
上述第二阻挡层具有防止构成上述第一偏转线圈材料的原子和构成上述第二写入线的原子的互相扩散的功能。
31.根据权利要求22所述的磁随机存取存储器，其特征在于：
还包括覆盖上述第一偏转线圈材料、上述第二偏转线圈材料及上述第二写入线的第二阻挡层。
32.根据权利要求31所述的磁随机存取存储器，其特征在于：
上述第二阻挡层由绝缘物质构成。
33.根据权利要求31所述的磁随机存取存储器，其特征在于：
上述第二阻挡层由导电物质构成。
34.根据权利要求31所述的磁随机存取存储器，其特征在于：
上述第二阻挡层具有防止构成上述第一及第二偏转线圈材料的原子扩散的功能。
35.根据权利要求22所述的磁随机存取存储器，其特征在于：
还包括配置在上述第二写入线上、作为上述第二写入线构图用的掩模使用的掩模层。
36.根据权利要求22所述的磁随机存取存储器，其特征在于：
上述第一写入线与上述存储单元接触，上述第二写入线与上述存储单元分离。
37.根据权利要求22所述的磁随机存取存储器，其特征在于：
上述第二写入线与上述存储单元接触，上述第一写入线与上述存储单元分离。
38.根据权利要求22所述的磁随机存取存储器，其特征在于：
上述第一及第二写入线都与上述存储单元接触。
39.根据权利要求22所述的磁随机存取存储器，其特征在于：
上述存储单元是TMR元件或GMR元件。
40.根据权利要求22所述的磁随机存取存储器，其特征在于：
上述第一阻挡层至少有20nm的厚度。
41.根据权利要求27所述的磁随机存取存储器，其特征在于：
上述第二阻挡层至少有20nm的厚度。
42.根据权利要求31所述的磁随机存取存储器，其特征在于：
上述第二阻挡层至少有20nm的厚度。
43.一种磁随机存取存储器的制造方法，其特征在于包括：
在半导体衬底上的绝缘层上形成第一偏转线圈材料，
在上述第一偏转线圈材料上形成导电材料，
对上述导电材料及上述第一偏转线圈材料进行构图，
形成利用上述第一偏转线圈材料覆盖下表面的写入线，
形成覆盖上述写入线的第一阻挡层，
在上述第一阻挡层上形成覆盖上述写入线的第二偏转线圈材料，
对上述第一阻挡层及上述第二偏转线圈材料进行刻蚀，
使上述第一阻挡层及上述第二偏转线圈材料残留在上述写入线的侧面上，以及
在上述写入线的正上方，形成利用磁致电阻效应存储数据的存储单元。
44.根据权利要求43所述的磁随机存取存储器的制造方法，其特征在于：
还包括在上述第一偏转线圈材料和上述导电材料之间形成第二阻挡层。
45.根据权利要求43所述的磁随机存取存储器的制造方法，其特征在于：
还包括形成覆盖上述第一偏转线圈材料、上述第二偏转线圈材料及上述写入线的第二阻挡层。
46.根据权利要求43所述的磁随机存取存储器的制造方法，其特征在于：
利用以光致抗蚀剂作为掩模的RIE，进行上述构图。
47.根据权利要求43所述的磁随机存取存储器的制造方法，其特征在于：
利用以硅绝缘层作为掩模的RIE，进行上述构图。
48.根据权利要求43所述的磁随机存取存储器的制造方法，其特征在于：
在离开上述写入线的位置形成上述存储单元。
49.根据权利要求43所述的磁随机存取存储器的制造方法，其特征在于：
在接触上述写入线的位置形成上述存储单元。
50.一种磁随机存取存储器的制造方法，其特征在于包括：
在半导体衬底上的绝缘层上，形成利用磁致电阻效应存储数据的存储单元，
在上述存储单元的正上方形成导电材料，
在上述导电材料上形成第一偏转线圈材料，
对上述第一偏转线圈材料及上述导电材料进行构图，
形成利用上述第一偏转线圈材料覆盖上表面的写入线，
形成覆盖上述写入线的第一阻挡层，
在上述第一阻挡层上形成覆盖上述写入线的第二偏转线圈材料，
对上述第一阻挡层及上述第二偏转线圈材料进行刻蚀，
使上述第一阻挡层及上述第二偏转线圈材料残留在上述写入线的侧面上。
51.根据权利要求50所述的磁随机存取存储器的制造方法，其特征在于：
还包括在上述导电材料和上述第一偏转线圈材料之间形成第二阻挡层。
52.根据权利要求50所述的磁随机存取存储器的制造方法，其特征在于：
还包括形成覆盖上述第一偏转线圈材料、上述第二偏转线圈材料及上述写入线的第二阻挡层。
53.根据权利要求50所述的磁随机存取存储器的制造方法，其特征在于：
利用以光致抗蚀剂作为掩模的RIE，进行上述构图。
54.根据权利要求50所述的磁随机存取存储器的制造方法，其特征在于：
利用以硅绝缘层作为掩模的RIE，进行上述构图。
55.根据权利要求50所述的磁随机存取存储器的制造方法，其特征在于：
在离开上述写入线的位置形成上述存储单元。
56.根据权利要求50所述的磁随机存取存储器的制造方法，其特征在于：
在接触上述写入线的位置形成上述存储单元。
CNB200310101260XA 2002-10-16 2003-10-16 磁随机存取存储器 Expired - Fee Related CN100492529C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP301940/2002 2002-10-16
JP2002301940A JP3906139B2 (ja) 2002-10-16 2002-10-16 磁気ランダムアクセスメモリ

Publications (2)

Publication Number Publication Date
CN1497602A CN1497602A (zh) 2004-05-19
CN100492529C true CN100492529C (zh) 2009-05-27

Family

ID=32089368

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200310101260XA Expired - Fee Related CN100492529C (zh) 2002-10-16 2003-10-16 磁随机存取存储器

Country Status (5)

Country Link
US (3) US6737691B2 (zh)
JP (1) JP3906139B2 (zh)
KR (1) KR100610710B1 (zh)
CN (1) CN100492529C (zh)
TW (1) TWI227564B (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4053825B2 (ja) * 2002-01-22 2008-02-27 株式会社東芝 半導体集積回路装置
JP3906139B2 (ja) * 2002-10-16 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
JP4400037B2 (ja) * 2002-10-31 2010-01-20 日本電気株式会社 磁気ランダムアクセスメモリ，及びその製造方法
US6864551B2 (en) * 2003-02-05 2005-03-08 Applied Spintronics Technology, Inc. High density and high programming efficiency MRAM design
US7294877B2 (en) 2003-03-28 2007-11-13 Nantero, Inc. Nanotube-on-gate FET structures and applications
CA2526946A1 (en) * 2003-05-14 2005-04-07 Nantero, Inc. Sensor platform using a non-horizontally oriented nanotube element
WO2005001899A2 (en) * 2003-06-09 2005-01-06 Nantero, Inc. Non-volatile electromechanical field effect devices and circuits using same and methods of forming same
US7274064B2 (en) * 2003-06-09 2007-09-25 Nanatero, Inc. Non-volatile electromechanical field effect devices and circuits using same and methods of forming same
JP4863151B2 (ja) * 2003-06-23 2012-01-25 日本電気株式会社 磁気ランダム・アクセス・メモリとその製造方法
JP4142993B2 (ja) * 2003-07-23 2008-09-03 株式会社東芝 磁気メモリ装置の製造方法
US6818458B1 (en) * 2003-07-29 2004-11-16 Hitachi Global Storage Technologies Netherlands B.V. Methods involving a low resistance magnetic tunnel junction structure
WO2005048296A2 (en) * 2003-08-13 2005-05-26 Nantero, Inc. Nanotube-based switching elements with multiple controls and circuits made from same
US7289357B2 (en) 2003-08-13 2007-10-30 Nantero, Inc. Isolation structure for deflectable nanotube elements
US7528437B2 (en) * 2004-02-11 2009-05-05 Nantero, Inc. EEPROMS using carbon nanotubes for cell storage
KR101029339B1 (ko) * 2004-05-14 2011-04-13 르네사스 일렉트로닉스 가부시키가이샤 반도체 기억장치
JP2005340366A (ja) * 2004-05-25 2005-12-08 Toshiba Corp 磁気記憶装置およびその製造方法
US7652342B2 (en) 2004-06-18 2010-01-26 Nantero, Inc. Nanotube-based transfer devices and related circuits
US7288970B2 (en) * 2004-06-18 2007-10-30 Nantero, Inc. Integrated nanotube and field effect switching device
US7164744B2 (en) 2004-06-18 2007-01-16 Nantero, Inc. Nanotube-based logic driver circuits
US7161403B2 (en) 2004-06-18 2007-01-09 Nantero, Inc. Storage elements using nanotube switching elements
US7132707B2 (en) * 2004-08-03 2006-11-07 Headway Technologies, Inc. Magnetic random access memory array with proximate read and write lines cladded with magnetic material
JP4828807B2 (ja) * 2004-07-20 2011-11-30 ルネサスエレクトロニクス株式会社 磁気記憶装置およびその製造方法
KR100660539B1 (ko) * 2004-07-29 2006-12-22 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
JP4868198B2 (ja) * 2004-08-19 2012-02-01 日本電気株式会社 磁性メモリ
US20070258170A1 (en) * 2004-08-27 2007-11-08 Shinji Yuasa Magnetic Tunnel Junction Device and Method of Manufacturing the Same
JP4569231B2 (ja) * 2004-09-07 2010-10-27 Ｔｄｋ株式会社 磁気メモリ及びその製造方法
WO2006121461A2 (en) * 2004-09-16 2006-11-16 Nantero, Inc. Light emitters using nanotubes and methods of making same
US7241631B2 (en) * 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
US7598544B2 (en) * 2005-01-14 2009-10-06 Nanotero, Inc. Hybrid carbon nanotude FET(CNFET)-FET static RAM (SRAM) and method of making same
US8362525B2 (en) * 2005-01-14 2013-01-29 Nantero Inc. Field effect device having a channel of nanofabric and methods of making same
KR100719345B1 (ko) * 2005-04-18 2007-05-17 삼성전자주식회사 자기 기억 장치의 형성 방법
US7479654B2 (en) * 2005-05-09 2009-01-20 Nantero, Inc. Memory arrays using nanotube articles with reprogrammable resistance
US7781862B2 (en) * 2005-05-09 2010-08-24 Nantero, Inc. Two-terminal nanotube devices and systems and methods of making same
US7394687B2 (en) * 2005-05-09 2008-07-01 Nantero, Inc. Non-volatile-shadow latch using a nanotube switch
TWI324773B (en) * 2005-05-09 2010-05-11 Nantero Inc Non-volatile shadow latch using a nanotube switch
DE102005046739B4 (de) * 2005-09-29 2009-01-08 Qimonda Ag Ein quasi-selbstpositionierender MRAM-Kontakt
US7780820B2 (en) * 2005-11-16 2010-08-24 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with natural oxidized double MgO barrier
US7479394B2 (en) * 2005-12-22 2009-01-20 Magic Technologies, Inc. MgO/NiFe MTJ for high performance MRAM application
JP5266630B2 (ja) * 2006-10-06 2013-08-21 Ｔｄｋ株式会社 磁気メモリ
JP2008130995A (ja) * 2006-11-24 2008-06-05 Toshiba Corp 半導体記憶装置
JP2008159613A (ja) * 2006-12-20 2008-07-10 Toshiba Corp 磁気ランダムアクセスメモリ及びその書き込み方法
JP5163638B2 (ja) * 2007-03-07 2013-03-13 日本電気株式会社 磁性体装置及び磁気記憶装置
KR101446332B1 (ko) * 2008-03-04 2014-10-08 삼성전자주식회사 멀티 플러그를 이용한 멀티 비트 ｏｔｐ 메모리 소자와 그제조 및 동작방법
US7782660B2 (en) * 2008-03-20 2010-08-24 International Business Machines Corporation Magnetically de-coupling magnetic memory cells and bit/word lines for reducing bit selection errors
JP5242467B2 (ja) 2009-03-19 2013-07-24 株式会社東芝 不揮発性メモリおよび再構成可能な回路
US7999361B1 (en) * 2010-02-19 2011-08-16 Altera Corporation Shielding structure for transmission lines
CN102790170B (zh) * 2011-05-19 2014-11-05 宇能电科技股份有限公司 磁阻感测元件及其形成方法
JP5686698B2 (ja) * 2011-08-05 2015-03-18 ルネサスエレクトロニクス株式会社 半導体装置
US20140037991A1 (en) * 2012-07-31 2014-02-06 International Business Machines Corporation Magnetic random access memory with synthetic antiferromagnetic storage layers
US8852762B2 (en) 2012-07-31 2014-10-07 International Business Machines Corporation Magnetic random access memory with synthetic antiferromagnetic storage layers and non-pinned reference layers
US9595663B2 (en) * 2014-03-12 2017-03-14 Kabushiki Kaisha Toshiba Magnetic memory having magnetoresistive element and method of manufacturing magnetoresistive element
WO2019237308A1 (zh) 2018-06-14 2019-12-19 华为技术有限公司 存储器
DE112019005542T5 (de) * 2018-11-06 2021-07-15 Sony Semiconductor Solutions Corporation Magnetoresistives element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010035545A1 (en) * 2000-04-14 2001-11-01 Infineon Technologies Ag MRAM memory
CN1347118A (zh) * 2000-09-30 2002-05-01 惠普公司 修正有缺陷的隧道结的方法
CN1363955A (zh) * 2000-12-27 2002-08-14 株式会社东芝 半导体存储装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659499A (en) * 1995-11-24 1997-08-19 Motorola Magnetic memory and method therefor
US5956267A (en) * 1997-12-18 1999-09-21 Honeywell Inc Self-aligned wordline keeper and method of manufacture therefor
US5940319A (en) * 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof
US6211090B1 (en) * 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories
JP4309075B2 (ja) * 2000-07-27 2009-08-05 株式会社東芝 磁気記憶装置
US6555858B1 (en) * 2000-11-15 2003-04-29 Motorola, Inc. Self-aligned magnetic clad write line and its method of formation
US6413788B1 (en) * 2001-02-28 2002-07-02 Micron Technology, Inc. Keepers for MRAM electrodes
US6525957B1 (en) * 2001-12-21 2003-02-25 Motorola, Inc. Magnetic memory cell having magnetic flux wrapping around a bit line and method of manufacturing thereof
US6548849B1 (en) * 2002-01-31 2003-04-15 Sharp Laboratories Of America, Inc. Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same
JP3873015B2 (ja) * 2002-09-30 2007-01-24 株式会社東芝 磁気メモリ
JP3906139B2 (ja) * 2002-10-16 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
JP4264533B2 (ja) * 2003-01-06 2009-05-20 ソニー株式会社 不揮発性磁気メモリ装置及びその製造方法
JP4142993B2 (ja) * 2003-07-23 2008-09-03 株式会社東芝 磁気メモリ装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010035545A1 (en) * 2000-04-14 2001-11-01 Infineon Technologies Ag MRAM memory
CN1347118A (zh) * 2000-09-30 2002-05-01 惠普公司 修正有缺陷的隧道结的方法
CN1363955A (zh) * 2000-12-27 2002-08-14 株式会社东芝 半导体存储装置

Also Published As

Publication number Publication date
JP2004140091A (ja) 2004-05-13
US20040075125A1 (en) 2004-04-22
US20050087786A1 (en) 2005-04-28
JP3906139B2 (ja) 2007-04-18
KR20040034473A (ko) 2004-04-28
US7091539B2 (en) 2006-08-15
US20040217400A1 (en) 2004-11-04
US6737691B2 (en) 2004-05-18
TW200409362A (en) 2004-06-01
KR100610710B1 (ko) 2006-08-09
US6844204B2 (en) 2005-01-18
TWI227564B (en) 2005-02-01
CN1497602A (zh) 2004-05-19

Similar Documents

Publication Publication Date Title
CN100492529C (zh) 磁随机存取存储器
US7372118B2 (en) Magnetic random access memory and method of manufacturing the same
US6960815B2 (en) Magnetic memory device having yoke layer, and manufacturing method thereof
JP4373938B2 (ja) 磁気ランダムアクセスメモリ
JP2002319664A (ja) 半導体記憶装置及びその製造方法
KR20170037716A (ko) 자기 메모리 장치 및 그 제조 방법
KR20170023355A (ko) 메모리 장치 및 그 제조 방법
US7084447B2 (en) Magnetic random access memory having magnetoresistive element
US20080241598A1 (en) Magnetic random access memory having magnetoresistive element with nonmagnetic metal layer
KR20180083028A (ko) 자기 메모리 장치
US7333359B2 (en) Magnetic random access memory
US6873023B2 (en) Magnetic random access memory
US7683446B2 (en) Magnetic memory using spin injection flux reversal
JP3935049B2 (ja) 磁気記憶装置及びその製造方法
US20060062075A1 (en) Magnetic memory
JP2003309251A (ja) 磁気ランダムアクセスメモリ
JP2003318366A (ja) 磁気ランダムアクセスメモリ
JP2003318365A (ja) 磁気ランダムアクセスメモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090527

Termination date: 20151016

EXPY Termination of patent right or utility model