TWI227564B - Magnetic random access memory - Google Patents

Description

1227564 玖 '發明說明： 【相關申請案交叉參考】 本申請案係以先前於2002年10月16曰提出申請的第 2002-30 1940號日本專利申請案，為基礎並聲請其利益，這 件申請案的所有内容在此併入當成參考。 【發明所屬之技術領域】 本I明係關於一種藉由隧道型磁阻（Tunneling Magneto ReS1Stlve)效應，利用記憶，T，，f，〇，，-資訊之TMR元件構成記 L胞之磁性隨機存取記憶體（mram: Magnetic Random Access Memory) 〇 【先前技術】 近年來，提出許多依據新原理記憶資訊之記憶體，其中 一種係由Roy Scheuerlein et.al·提出之利用隧道型磁阻 (Tunneling Magneto Resistive:以後稱TMR)效應之記憶體 (參照 ISSCC2000 Technical Digest ρ· 128「A 10ns Read and

Write Non-Volatile Memory Array Using a Magnetic Tunnel

Junction and FET Switch in each Cell」）。 磁性隨機存取記憶體係藉由TMR元件記憶"i ”，f，〇，’_資訊 。如圖1所示，TMR元件具有藉由兩個磁性層（強磁性層） 夾著絕緣層（隧道障壁層）之構造。記憶於TMR元件之資訊 係藉由兩個磁性層之自旋方向平行或反平行來判斷。 此處，如圖2所示，所謂平行，係指兩個磁性層之自旋方 向（磁化方向）相同，所謂反平行，係指兩個磁性層之自旋 方向相反（箭頭之方向表示自旋之方向）。

88380.DOC 1227564 另外，通常於兩個磁性層之一方側配置反強磁性層。反 強磁性層係藉由固定一方側磁性層之自旋方向，僅改變另 一方側之自旋方向，而可輕易重寫資訊用之構件。 自旋方向被固定之磁性層稱為固定層（fixed layer)或釘 住層（pinned layer)。此外，因應寫入資料而可自由改變自 旋方向之磁性層，稱為自由層（free layer)或記憶層 layer) 〇 如圖2所示，兩個磁性層之自旋方向平行時，被此等兩個 磁性層夹著之絕緣層（tunneling barrier)之隧道電阻最低。 孩狀態為’’ 1 狀態。此外，兩個磁性層之自旋方向反平行 (antl-parallel)時，被此等兩個磁性層夾著之絕緣層（隨道障 壁層）之隨道電阻最高。該狀態為，，〇狀態。 其次，參照圖3簡單說明對TMR元件之寫入動作原理。 TMR元件配置於彼此交叉之寫入字元線與資料選擇線 (read/wme位元線）之交點。而寫入係藉由於寫入字元線及 賀料選擇線内流入電流，使用莽由、、云 、、 猎由^入兩配線内之電流形 成之磁場，藉由使TMR元件之自施女&亚y上 丁 <目破万向平行或反平行來達 成0 如™R元件之磁化容易軸為χ方向，於 字:線，在與X方向正…方向上延伸資料選擇線Si 入時，在寫入字元線上，朝向—個方向流入電流，於資料 ;擇'!上，因應寫入資料’而朝向-個方向或另一個方向 hu入電泥。 在資料選擇線上，朝向-個方向流人電流時，TMR元件

88380.DOC 1227564 之自旋方向平行（"1狀態）。另外，在資料選擇線上朝向另 一個方向流入電流時，TMR元件之自旋方向反平行狀 態）。 TMR元件之自旋方向改變之結構如下。 如圖4之TMR曲線所示，在TMR元件長邊（Easy-Axis)方 向上施加磁場Hx時，TMR元件之電阻值如變化約17%。該 變化率，亦即變化前後之電阻值之比稱為MR比。 而MR比係依磁性層之性質而異。目前可獲得mr比約 50%之TMR元件。 TMR元件上施加Easy-Axis方向之磁場Hx與Hard-Axis方 向之磁場Hy之合成磁場。如圖5之實線所示，依Hard-Axis 方向之磁場Hy之大小，改變TMR元件之電阻值所需之 Easy-Axis方向之磁場Hx之大小亦改變。藉由利用該現象， 配置成陣列狀之記憶胞中，僅存在於被選擇之寫入字元線 及被選擇之資料選擇線之交點之TMR元件内可寫入資料。 進一步使用圖5之星形曲線說明此種情況。 TMR元件之星形曲線如圖5之實線所示。亦即， 方向之磁場Hx與Hard-Axis方向之磁場Hy之合成磁場之大 小在星形曲線（實線）外侧（如實心圓之位置）時，可使磁性層 之自旋方向反轉。 反之，Easy-Axis方向之磁場Ηχ與Hard-Axis方向之磁場 Hy之合成磁場之大小在星形曲線（實線）内側（如空心圓之 位置）時，無法使磁性層之自旋方向反轉。 因此’藉由改變Easy-Axis方向之磁場Hx之大小與

88380.DOC 1227564

Hard-Axis方向之磁場Hy之大小，來改變合成磁場大小在 Hx-Hy平面内之位置，可控制對TMR元件之資料寫入。 藉由於被選擇之TMR元件内流入電流，檢測其TMR元件 之電阻值，即可輕易地進行讀取動作。 如於TMR元件上串聯開關元件，僅使連接於被選擇之讀 取字元線之開關元件處於接通狀態，來構成電流路徑。結 果，因僅被選擇之TMR元件内流入電流，因此可讀取該 TMR元件之資料。 如上述，磁性隨機存取記憶體之資料寫入，係藉由於寫 入字元線與資料選擇線（^2(1/\¥1^6位元線）上分別流入寫入 電流，使藉此產生之合成磁場Hx+ Hy作用於TMR元件來進 行。 因此，為求有效進行資料寫入，須將該合成磁場Hx + Hy 有效供給至TMR元件。於TMR元件内有效施加合成磁場Hx + Hy時，可提高寫入動作之可靠性，並可減少寫入電流， 而實現低耗電化。 但是，為求有效使藉由分別流入寫入字元線及資料選擇 線之寫入電流所產生之合成磁場Hx+ Hy作用於TMR元件 之有效裝置構造並未充分檢討。亦即，此種裝置構造，除 合成磁場Hx+Hy有效施加於TMR元件之外，還須從製程面 檢討是否製造簡單。 最近，有效供給磁場Hx，Hy至TMR元件之技術，係檢討 於寫入線之周圍配置具有可抑制磁場擴散功能之軛材料 (yoke material)之裝置構造（參照美國專利第6,174,737號說

88380.DOC 1227564 明書）。 輕材料具有鬲導磁， 之材料之性質i 束集中於具有高導磁率 ，於寫入使用㈣料作4磁力線㈣功能時

Hx办有飞隹時’可使流入寫入線之寫入電流產生之磁場 HX，Hy有政集中於TMR元件。 如上述’軛材料具有抑制磁 確地進行軛材料…厂 功能’不過其係以正 ,g£ f ^ χ ^ 又拴制作為前提條件。亦即 配置於冩入線周圍之軛材料 1敕戈咕. 打又胰与不均一，其磁區排列 、正％ 、，藉由軛材料集中磁力線 , 給磁％HX，1^至丁]^11元件。 代 【發明内容】 本發明之磁性隨機存取記 磁阻效應記情资料·第* 備·死憶胞’其係利用 方…線，其係配置於記憶胞正上 正 —冩 '、泉，其係配置於記憶胞 下万，並延伸於與第一方向、 祖甘β热 人又<罘—万向；第一軛材 、覆盍第一寫入線之上面第— 筮一 两罘一軛材枓，其係覆蓋 罘寫入線之側面；及第一障壁厣，3 粗冷Μ 、 早土層其係配置於第一軛材 科與弟一冩入線之間及第 八 軛材枓與乐一寫入線之間，且 刀離弟一軛材料與第二軛材料。 2發明之磁性隨機存取記憶體具備：記憶胞，其係 磁阻效應記憶資料；第一寫 、 1八、、果其係配置於記憶胞正上 正並L伸万；弟一万向，弟二寫入線，其係配置於記憶胞 料，二並！伸於與第一方向交叉之第二方向；第-輕材 一覆盍弟二寫入線之下面；第二軛材料，其係覆蓋

88380.DOC -10. 1227564 罘一窝入線之侧面；及 料與第一寫 3層，其係配置於第—毒 分離& ·..、、、泉〈間及第二軛材料與第—寫入崎、材 刀離乐—輕材料與第二輛材料。 寫入，，桌<間，且 本發明之磁性隨機存取記 體基板上之_ $ # ^ 〜足版坆万法具備：於丰 料上形成導= 圖案化，形成下面被第及第一㈣料予以 ㈡寫入線之第-障壁層之步驟;： = :::驟;形 覆風寫入線之第二輛材料之步界士土層上形成 輛材料，使第 ^ ，·，，蝕刻弟一障壁層及第- …章壁層及第二軛材科殘留於宫Μ ^驟；及於第一寫入線 …、·泉足側面 資料之記憶胞形成步驟。 W成利用磁阻效應記憶 H〈磁性^機存取記憶體之製造彳H 板上之絕緣層上形成利用磁阻效應記情資導 ::驟；於記憶胞正上方形成；：.：::胞 料上形成第—輛材料之步驟 2步知，於導電材 以圖案化，形成上面被第及導電材料予 形成覆蓋寫入線之第一障壁層之步驟？二：線之步驟： 成覆蓋寫入線之第二軛材料之步驟障壁層上形 第二輛材料，使第一障壁層及第 心一障壁層及 面上之步驟。 一軛材料殘留於寫入線側 【實施方式】 體Γ下’參照圖式詳細說明本發明例之磁性隨機存取記憶

88380.DOC 1227564 1 ·參考例1 首先，在說明本發明例之磁性隨機存取記憶體前’先說 明構成其前提之裝置構造。 另外，係基於答易瞭解本發明例之目的來顯示該裝置構 造’不過本發明並不限定於該裝置構造。 圖6及圖7分別顯示構成本發明例之前提之裝置構造。 杰半導體基板（如p型石夕基板、p型井區域等）11内形成具 有STI(淺溝渠隔離）構造之元件分離絕緣層12。被元件分離 絕緣層12所包圍之區域，為形成讀取選擇開關（如M〇s電晶 體、二極體等）之元件區域。 圖6之裝置構造中，謂取選擇開關係由M〇s電晶體（η通道 型MOS電晶體）構成。並於半導體基板u上形成：閘極絕緣 層13、閘極14及側壁絕緣層15。閘極14延伸於χ方向，讀 取動作時，具有選擇讀取胞（TMR元件）用之讀取字元線之 功能。 半導體基板11内形成源極區域（如]1型擴散層）16_s及汲 極區域（如η型擴散層）16-D。閘極（讀取字元線）丨4配置於源 極區域1 6-S與汲極區域16-D之間之通道區域上。 圖7之裝置構造中，讀取選擇開關係由二極體構成。並於 半導fa基板1 1内形成陰極區域（如11型擴散層口以及陽極區 域（如p型擴散層）16b。 構成第一金屬配線層之金屬層中之一個，具有縱向重疊 數個接觸插塞用之中間層丨8 A之功能，另一個具有源極線 18B(圖6時）或讀取字元線18B(圖7時）之功能。

88380.DOC -12- 1227564 採用圖6之裝置構造時，中間層18A係藉由接觸插塞μ 而電性連接於讀取選擇開關_3電晶體)之沒極區域AD 。源極線職藉由接觸插塞17B而電性連接於讀取選擇開 關之源極區域16-S。源極線18B與閉極（讀取字元線）14同樣 地延伸於X方向。 採用圖7之裝置構造時，中間層1δΑ係藉由接觸插塞17A 而電性連接於讀取選擇開關（二極體）之陽極區域丨仍。讀取 字元線職藉由接觸插塞17B而電性連接於讀取選擇開 關之陰極區域16a。讀取字元線18B係延伸於χ方向。 構成第二金屬配線層之金屬層中之一個，具有縱向重疊 數個接觸插塞用之中間層20A之功能，另一個具有寫入字 元線20B之功能。中間層20A係藉由接觸插塞丨9而電性連接 於中間層18A。寫入字元線20B如延伸於又方向。 構成第二金屬配線層之金屬層中之一個，具有TMR元件 23之下部電極22之功能。下部電極22係藉由接觸插塞21而 電性連接於中間層20A。TMR元件23設置於下部電極22上 。此時，TMR元件23係配置於寫入字元線2〇B之正上方， 並且在X方向上形成長之長方形狀（磁化容易軸為乂方向）。 構成第四金屬配線層之金屬層中之一個，具有資料選擇 線（i^ad/write位元線）24之功能。資料選擇線24電性連接於 TMR元件23，並且延伸於γ方向。 另外’關於TMR元件23之構造並無特別限定，可為圖1 所不之構造’亦可為其他構造。此外，TMR元件23亦可為 可記憶數個位元資料之多值記憶型

88380.DOC -13- 1227564 TMR元件23之強磁性層並無特別限定，除鐵、鈷、鎳或 此等合金、自旋分極率大之四氧化三鐵、氧化鉻、 RXMn〇3_y(R ··稀土類，X :鈣、鋇、鳃）等之氧化物之夕卜， 可使用NiMnSb、PtMnSb等之惠斯勒磁性合金等。 只要不失去強磁性’強磁性體中亦可含若干銀、銅、金 、銘、鎂、石夕、银、輕、硼、碳、氧、氮、免、舶、锆、 銥、鎢、鉬、鈮等非磁性元素。 強磁性層之厚度過薄時成為超常磁性。因此^強磁性層 之厚度須為至少不致成為超常磁性之厚度。具體而言，強 磁性層之後度宜在0.1 nm以上，更宜設定在0.4 nm以上， 100 nm以下。 TMR元件23之反磁性層，如可使用鐵-ί孟、銘-4孟、舶-路 -4孟、鎳-鐘、銀-4孟、氧化鎳、三氧化二鐵等。 TMR元件23之絕緣層（隧道障壁層）如可使用三氧化二鋁 、氧化矽、氧化鎂、氮化鋁、三氧化二鉍、氟化鎂、氟化 鈣、Si*Ti〇2、AlLa03等電介質。此等電介質内亦可欠缺氧 、氮、氟。 絕緣層（隧道障壁層）之厚度宜儘量較薄，不過並無為實 現其功能而設定之限制。但是，在製造上，絕緣層之厚度 係設定在1 0 nm以下。 2.參考例2 其次，說明對於參考例1之裝置構造，為求於TMR元件 内有效集中磁場所提出之裝置構造。 圖8及圖9顯示構成本發明例之前提之裝置構造。另外， 88380.DOC -14- 1227564 向之剖 圖8係Y方向《剖面，圖9係圖8之丁縫元件部之χ方 面。X方向與γ方向彼此正交。 (如p型碎基板、p型井區域等）u内形成具 有構造之元件分離崎層〗被元件分離絕緣層12所包 圍4區域，為形成讀取選擇開關（如M0S電晶體）之元件區 本例之裝置構造中’讀取選擇開關係由M0S電晶體㈣ 這型M〇S電晶體）構成。並於半導體基板η上形成··間極絕 緣層13、閘極14及侧壁絕緣層15。閘極14延伸於X方向， 讀取動作時’具有選擇讀取胞（TMR_)用之讀取字元線 之功能。 半導體基板11内形成源極區域（如η型擴散層）16_3及汲 極區域（如η型擴散層）16_D。閘極（讀取字元線）14配置於源 極區域16-S與汲極區域16_D之間之通道區域上。 構成第-金屬配線層之金屬層中之一個，具有縱向重疊 數個接觸插塞用之中間層18A之功能，另一個具有源極線 18B之功能。 一、 中間層18A係藉由接觸插塞17A而電性連接於讀取選擇 開關（MOS電晶體）之汲極區域16_D。源極線18β係藉由接觸 插塞17B而電性連接於讀取選擇開關之源極區域16_§。源 極線18B如與閘極（讀取字元線）14同樣地延伸於χ方向。 構成第二金屬配線層之金屬層中之一個，具有縱向重疊 數個接觸插塞用之中間層20Α之功能，另一個具有寫入字 元線20Β之功能。中間層20Α係藉由接觸插塞19而電性連接 88380.DOC -15- 1227564 於中間層18A。寫入字元線20B如與閘極（讀取字元線）14同 樣地延仲於X方向。 本例之裝置構造，中間層20A及寫入字元線20B之下面及 侧面係藉由具有高導磁率之材料，亦即藉由輛材料（yoke material)25A，25B覆蓋。此處使用之辆材料25A，25B限定 於具有導電性者。 因磁束具有集中於具有南導磁率之材料之性質’因此’ 將該具有高導磁率之材料用作磁力線之牽引功能時，於寫 入動作時，可使流入寫入字元線20B之寫入電流所產生之 磁場Hy有效集中於TMR元件23内。 為求達成本專利之目的，軛材料只須覆蓋寫入字元線 20B之下面及側面即可。但是，實際上，輛材料亦形成於 中間層20A之下面及側面。此因作為第二金屬配線層之中 間層20A及寫入字元線20B係同時形成。 構成第三金屬配線層之金屬層中之一個，具有TMR元件 23之下部電極22之功能。下部電極22係藉由接觸插塞21而 電性連接於中間層20 A。TMR元件23設置於下部電極22上 。此時，TMR元件23係配置於寫入字元線20B之正上方， 並且在X方向上形成長之長方形狀（磁化容易軸為X方向）。 構成第四金屬配線層之金屬層中之一個，具有資料選擇 線（read/write位元線）24之功能。資料選擇線24電性連接於 TMR元件23，並且延伸於Y方向。 本例之裝置構造，資料選擇線24之上面及側面係藉由具 有南導磁率之材料，亦即藉由輛材料2 6覆蓋。此處使用之 88380.DOC -16- 1227564 軛材料26，如圖8及圖9所示’可由具有導電性之材料構成 ，此外，亦可由具有絕緣性之材料構成。 軛材料26如可由鐵化鎳、鐵化鈷、非晶質_c〇ZrNb、^八⑸ 、FeNx等構成。 如上所述，因磁束具有集中於具有高導磁率之材料之性 質，因此，將藏具有高導磁率之材料用作磁力線之牽引功 能時，於寫入動作時，可使流入資料選擇線24之寫入電流 所產生之磁場Hx有效集中於tmr元件23内。 另外，關於TMR兀件23之構造並無特別限定，可為圖j 所示之構造，亦可為其他構造。此外，TMR元件23亦可為 可記憶數個位元資料之多值記憶型。 此種裝置構造中，對於配置於TMR元件23正下方之寫入 字兀線20B，在其下面及側面形成輛材料25B。此外，對於 配置於TMR元件23正上方之資料選擇線（read/write位元線 )24 ’在其上面及側面形成輛材料％。 但是，此時寫入字元線20B周圍之軛材料25B亦形成於其 下角落4，此外，資料選擇線24周圍之軛材料％亦形成於 其上角落部。 寫入字元線20B及資料選擇線24角落部之軛材料25β，％ 製k時（如展射時）之膜厚控制非常困難，此因輛材料 26ι磁區配置上發生混亂。導致軛材料25b，％之磁場集中 效果差’無法有效提供磁場至TMR元件。 3·實施例1 其久，根據上述參考例1，2，說明本發明之例。本發明

88380.DOC -17- 1227564 之例係關於可輕易控制配置於寫入線周圍之概材料之磁區 可使磁％有效集中於TMR元件之磁性隨機存取記憶體之 裝置構造。 (1)構造 、圖10及圖11顯示本發明實施例1之磁性隨機存取記憶體 裝置構& $外，圖10係¥方向之剖面，圖η係圖之 MR兀件叙χ万向之剖面。χ方向與γ方向彼此正交。 、本例之裝置構造之特徵在於：係藉由障壁層，將配置於 冩入線下面或上面之輛材料與配置於其寫人線側面之輕材 分離’彳寫入線之角落部上不形成自其下面或上面 扶跨側面之軛材料。 亦即’藉由分別進行配置於寫人線之下面或上面之輛材 枓^區控制，與配置於其寫人線側面之輛材料之磁區控

制簡化寫入線周圍之輛材料之磁區控制，來提高對TMR 元件施加磁場之效率。 於半導to基板（如Ρ型矽基板、ρ型井區域等）11内形成具 有陶造之元件分離絕緣層12。被元件分離絕緣層η所包 圍，區域，為形成讀取選擇開關之元件區域。 、貝耳k擇開關係由M〇S電晶體0通道型電晶體）構 成並於半導體基板i i上形成··間極絕緣層1 3、問極1 *及 側壁絕緣層15。閘極14延伸於χ方向，讀取動作時，具有 選擇讀取胞（TMR元件）用之讀取字^線之功能。 半導把基板11内形成源極區域（如η型擴散層）i6_s及汲 極區域（如㈣擴散層）16_D。閘極（讀取字元線）1镇置於源

88380.DOC -18- 1227564 極區域16-S與汲極區域16_D之間之通道區域上。 構成第一金屬配線層之金屬層中之一個，具有縱向重疊 數個接觸插塞用之中間層18A之功能，另一個具有源極線 18B之功能。 中間層18A係藉由接觸插塞17A而電性連接於讀取選擇 開關（MOS電晶體）之汲極區域16-D。源極線18β係藉由接觸 插塞17B而電性連接於讀取選擇開關之源極區域16_s。源 極線18B如與閘極（讀取字元線）14同樣地延伸於χ方向。 構成第二金屬配線層之金屬層中之一個，具有縱向重疊 數個接觸插塞用之中間層20Α之功能，另一個具有寫入字 元線20Β之功能。中間層2〇 a係藉由接觸插塞19而電性連接 於中間層18A。寫入字元線2〇b如與閘極（讀取字元線）14同 樣地延伸於X方向。 中間層20A及寫入字元線20B之下面，係藉由具有高導磁 率之材料，亦即藉由軛材料25A1，25B1覆蓋。此處使用之 輛材料25A1，25B1限定於具有導電性者。 軛材料25A1，25B1之正下方形成障壁金屬（如鈦、氮化鈦 或此等之疊層等）27a，27b，其正上方形成障壁金屬（如鈦、 氮化鈦或此等之疊層等）27c，27d。亦即軛材料25A1，25B1 被障壁金屬27a，27b，27c，27d夾著。 障壁金屬27a，27b，27c，27d係防止構成軛材料25A1， 2 5 B1之原子擴散。 此外，中間層20A及寫入字元線20B之側面亦藉由具有高 導磁率之材料，亦即藉由軛材料25 A2，25B2覆蓋。此處使 88380.DOC -19- 1227564 用之軛材料25A2, 25B2可為具有導電性者，或是，亦可為 具有絕緣性者。 將軛材料25A1，25B1，25A2，25B2用作磁力線之牽引功 能時，可使流入寫入字元線20B之寫入電流所產生之磁場 Hy有效集中於TMR元件23内。 障壁層28a，28b(如欽、氮化歛或此等之疊層，或纽、氮 化妲或此等之疊層等）形成於中間層20A及寫入字元線20B 之侧面上。障壁層28a，28b分離覆蓋中間層20A及寫入字元 線20B下面之軛材料25A1，25B1，及覆蓋其侧面之軛材料 25A2, 25B2。 障壁層28a，28b可為具有導電性者，或是，亦可為具有 絕緣性者。此外，障壁層28a，28b亦可具有與障壁金屬27a， 27b相同功能。此時，為使障壁層28a，28b充分發揮防止原 子擴散功能，宜至少具有約20 rnn之厚度。 構成第三金屬配線層之金屬層中之一個，具有TMR元件 23之下部電極22之功能。下部電極22係藉由接觸插塞21而 電性連接於中間層20A。TMR元件23設置於下部電極22上 。此時，TMR元件23係配置於寫入字元線20B之正上方， 並且在X方向上形成長之長方形狀（磁化容易軸為X方向）。 構成第四金屬配線層之金屬層中之一個，具有資料選擇 線（read/write位元線）24之功能。資料選擇線24電性連接於 TMR元件23，並且延伸於Y方向。 資料選擇線24上面係藉由具有高導磁率之材料，亦即藉 由輛材料2 6覆蓋。此處使用之輛材料2 6可為具有導電性者 88380.DOC -20- 1227564 ’或是亦可使用具有絕緣性者。 於資料選擇線24下面形成防+眉；抽i 々风丨万止原子擴散之障壁金屬（如 敛、氮化欽或此等之疊層等）29，纟上面形成障壁層（如妖 、氮化敘或此等之疊層’絲、氮化麵或此等之#層等）30。 此外，資料選擇線24之側面亦藉由具有高導磁率之材料 ’亦即藉由輛材料32覆蓋。此處使用之㈣料32可為具有 導電性者，或是亦可使用具有絕緣性者。 將軛材料26, 32用作磁力線之牽引功能時，可使流入資 料選擇線24之寫入電流所產生之磁場Ηχ有效集中於丁 mr 元件23内。 障壁層31(如鈦、氮化鈦或此等之疊層，或釦、氮化妲或 匕等之璺層等）形成於資料選擇線2 4之側面上。障壁層3 1 係刀離覆盍貝料選擇線24上面之輛材料26，與覆蓋其側面 之輛材料3 2。 障壁層30, 31可為具有導電性者，或是亦可為具有絕緣 性者。此外，障壁層30，31亦可具有與障壁金屬29相同功 能。為使障壁層30，31充分發揮防止原子擴散功能，宜至 少具有約20 nm之厚度。 另外’關於TMR元件23之構造並無特別限定，可為圖！ 所tf之構造’亦可為其他構造。此外，tmr元件23亦可為 可記憶數個位元資料之多值記憶型。 (2)製造方法 其次’說明本發明實施例1之磁性隨機存取記憶體之製造 方法。

88380.DOC -21 - 1227564 首先，如圖12所示，使用PEP(照相蝕刻處理）法、CVD (化學汽相沉積）法、CMP(化學機械研磨）法等熟知之方法， 於半導體基板π内形成sti構造之元件分離絕緣層12。 此外’在被元件分離絕緣層12包圍之元件區域内形成作 為1買取選擇開關之MOS電晶體。 藉由CVD法、PEP法及RIE(反應性離子蝕刻）法形成閘極 絕緣層13及閘極（讀取字元線）14後，再藉由離子佈植法’ 形成源極區域16-S及汲極區域16-D，即可輕易形成]^(^電 晶體。另外，亦可藉由CVD法及RIE法，於閘極14之側壁 部形成侧壁絕緣層15。 而後，藉由CVD法形成完全覆蓋M〇s電晶體之絕緣層 28A。此外，使用CMP法將絕緣層28A表面予以平坦化。使 用PEP法及RIE法，於絕緣層28八内形成通達1^〇3電晶體之 源極區域16-S及汲極區域16-D之接觸孔。 藉由濺射法，於絕緣層28A上及其接觸孔之内面形成障 壁金屬（如鈦、氮化鈦或此等之疊層等）51。繼續，藉由濺 射法，於絕緣層28A上形成完全填滿接觸孔之導電材料（如 含雜質之導電性多晶料、金屬膜等）。而後，藉由⑽ 法研磨導電材料及障壁金屬5卜而形成接職^A，i7B。 使用CVD法，於絕緣層28A上形成絕緣層28b。使用pEp 法及R ί E法，於絕緣層2 8 B内形成配線溝。藉由滅射法於絕 緣層綱上及配線溝之内面上形成障壁金屬（如鈇、氣化鈥 或此等之宜層φ )52。繼、續’藉由濺射法’於絕緣層上 形成完全填滿配線溝之導電材料（如銘、銅等金屬膜而

88380.DOC -22- 1227564 後，藉由CMP研磨導電材料及障壁金屬52 ,而形成中間層 18八及源極線186。 繼續，使用CVD法，於絕緣層28B上形成絕緣層28c。使 用PEP法及RIE法，於絕緣層28C内形成通路孔（Wa 。 藉由濺射法，於絕緣層28(：上及通路孔之内面上形成障壁 金屬（如鈦、氮化鈦或此等之疊層等）53。繼續，藉由濺射 法，於絕緣層28C上形成完全填滿通路孔之導電材料（如鋁 、銅等之金屬膜）。而後，藉由CMp法研磨導電材料及障壁 金屬53，而形成通路插塞19。 其次，如圖13所示，藉由濺射法，於絕緣層28(：上形成 障壁金屬（如鈦（1〇 nm)與氮化鈦（1() _)之疊層）27a，27b。 繼績使用賤射法，於障壁金屬27a，27b上形成厚約5〇nm之 具有高導磁率之軛材料（如鐵化鎳）25A1，25B1。此外，使 用濺射法，於軛材料25A1，25B1上形成障壁金屬（如鈦（10 nm)與氮化鈇（1〇 nm)之疊層）27c，27d。 繼續使用賤射法，於障壁金屬27c，27d上形成厚約25()llm 之導電材料（如銅化鋁）。而後，使用pEp法及尺比法，蝕刻 導電材料、轭材料25A1，25B1及障壁金屬27a，27b，27c，27d ’而形成中間層20A及寫入字元線2〇B。 此外’使用濺射法，形成覆蓋中間層2〇A及寫入字元線 2〇B《障壁層（如妲（1〇 nm)與氮化鋰（1〇 nm)之疊層）28a， 28b。繼續’使用濺射法，於障壁層28a，28b上形成厚約50 nm之具有高導磁率之輛材料（如鐵化鎳）25A2, 25B2。 而後’藉由RIE法，蝕刻軛材料25A2, 25B2及障壁層28a，

88380.DOC -23- 1227564 28b，僅在中間層20A及寫入字元線20B之側壁部殘留此等 軛材料25A2, 25B2及障壁層28a，28b。 而後，使用CVD法，於絕緣層28C上形成完全覆蓋中間 層20A及寫入字元線20B之絕緣層29A。此外，如藉由CMP 法將絕緣層29A之表面予以平坦化。 其次，如圖14所示，使用PEP法及RIE法，於絕緣層29A 内形成通達中間層20A之通路孔。藉由濺射法，於絕緣層 29A上及通路孔之内面上形成厚約10 nm之障壁金屬（如鈦 、氮化鈦或此等之疊層等）55。繼續，藉由CVD法，於絕緣 層29A上形成完全填滿通路孔之導電材料（如鎢等之金屬 膜）。而後，藉由CMP法研磨導電材料及障壁金屬55，而形 成通路插塞2 1。 使用CVD法，於絕緣層29A上形成絕緣層30A。使用PEP 法及RIE法，於絕緣層30A内形成配線溝。藉由濺射法，於 絕緣層30A上形成厚約30 nm之完全填滿配線溝之導電材 料（如鋰等金屬膜）。而後，藉由CMP研磨導電材料，而形 成局部互連線（TMR元件之下部電極）22。 使用CVD法，於局部互連線22上依序堆積數層，進一步 藉由將此等數層予以圖案化而形成TMR元件23。 TMR元件23如由鋰（約40 nm)、鐵化鎳（約10 nm)、三氧 化二銘（約2 nm)、鐵化姑（約1 0 nm)及4孟化銥（約1 0 nm)構成 之疊層膜，或由鐵化鎳（約5 nm)、鐘化銀（約1 2 nm)、鐵化 姑（約3 nm)、Al〇x(約1.2 nm)、鐵化姑（約5 nm)及鐵化鎳 (約15 nm)構成之疊層膜而構成。 88380.DOC -24- 1227564 此外’使用CVD法，形成覆蓋tmr元件23之絕緣層30B 後’如藉由CMP法除去TMR元件23上之絕緣層30B。結果 TMR兀件23之最上層露出，僅TMR元件23之侧面被絕緣層 30B覆蓋。 另外，TMR元件23之最上層由鋥及鎢等構成時，使tmr 兀件23足最上層露出後，可直接形成後述之資料選擇線。 其次，如圖1 5所示，藉由濺射法，於絕緣層3〇B上形成 障壁金屬（如鈦（10 nm)與氮化鈦（1〇 疊層口9。繼續， 藉由濺射法，於障壁金屬29上形成厚約4〇〇nm之導電材料 (如銅化鋁等）。繼續，藉由濺射法，於該導電材料上形成 障壁層（如妲（10 nm)與氮化妲（10 nm)之疊層）30。 繼績，藉由濺射法，於障壁層30上形成厚約50 之具 有咼導磁率之輛材料（如鐵化鎳等）26。而後，使用PEP法形 成光阻圖案33。 而後，使用RIE法，將光阻圖案33作為掩模，蝕刻軛材 料26障壁層3〇、導電材料及障壁金屬29，而形成資料選 擇線（read/write位元線）24。 而後’除去光阻圖案3 3。 其次，如圖16所示，藉由濺射法，於絕緣層3〇B上形成 覆蓋資料選擇線24之障壁層（如妲（1〇 11111)與氮化妲（丨〇 nm) 之1層）3 1。知續，藉由濺射法，於障壁層3 1上形成厚約5〇 nm之具有高導磁率之軛材料（如鐵化鎳等）32。 而後，藉由RIE法蝕刻軛材料32及障壁層31，如圖I?所 示，此等軛材料32及障壁層31僅殘留於資料選擇線24之侧

88380.DOC -25- 1227564 壁部。 藉由以上步驟’冗成實施例1 (圖1 0及圖π)之磁性隨機存 取記憶體。 (3)結論 如上所述，實施例1因寫入字元線20B之下面被轭材料 25B1覆蓋，其側面被軛材料25B2覆蓋。此外，軛材料乃⑴， 25B2藉由障壁層28b而彼此分離，因此寫入字元線2〇B之下 角落部不形成自其下面橫跨侧面之軛材料。 因此，可輕易控制軛材料25B1，25B2之磁區，可使流入 寫入字元線20B之寫入電流所產生之磁場Hy有效作用於 TMR元件23。 此外，實施例1因資料選擇線24之上面被軛材料26覆蓋， 其側面被軛材料32覆蓋。此外，軛材料26, 32藉由障壁層 31而彼此分離，因此資料選擇線24之上角落部不形成自其 上面橫跨側面之輛材料。 因此，可輕易控制軛材料26, 32之磁區，可使流入資料 選擇線24之寫入電流所產生之磁場Ηχ有效作用於麗元 件23。 4.實施例2 圖18及圖19顯不本發明貫施例2之磁性隨機存取記憶體 之裝置構造。另外’圖_γ方向之剖面，圖Η係圖此 TMR元件部之χ方向之剖面。X方向與Υ方向彼此正交。 本例之裝置構造之特徵在於：係將覆蓋寫人字元線之下 面及側面之輛材料，進一步藉由具有防止原子擴散功能之

88380.DOC -26- 1227564 障壁層覆蓋，以及將覆蓋資料選擇線之上面及侧面之軛材 料，進步藉由具有防止原子擴散功能之障壁層覆蓋。 於半導基板（如P型矽基板、p型井區域等）丨1内形成具 有STI構造之元件㈣絕緣層12。净皮元件分離絕緣層12所包 圍之區域，為形成讀取選擇開關之元件區域。 視取選擇開關係由MOS電晶體（n通道型M〇s電晶體）構 成。並於半導體基板11上形成：閘極絕緣層1 3、閘極14及 側壁絕緣層15。閘極14延伸於X方向，讀取動作時，具有 選擇謂取胞（TMR元件）用之讀取字元線之功能。 半導體基板11内形成源極區域（如n型擴散層）16-s及汲 極區域（如η型擴散層）16_D。閘極（讀取字元線）14配置於源 極區域16-S與汲極區域16_D之間之通道區域上。 構成第一金屬配線層之金屬層中之一個，具有縱向重疊 數個接觸插塞用之中間層丨8 A之功能，另一個具有源極線 1 8 B之功能。 中間層1 8A係藉由接觸插塞丨7A而電性連接於讀取選擇 開關（MOS電晶體）之汲極區域16-D。源極線18B係藉由接觸 插塞17B而電性連接於讀取選擇開關之源極區域16-s。源 極線18B如與閘極（讀取字元線）14同樣地延伸於X方向。 構成第二金屬配線層之金屬層中之一個，具有縱向重疊 數個接觸插塞用之中間層2〇A之功能，另一個具有寫入字 元線20B之功能。中間層2〇a係藉由接觸插塞19而電性連接 於中間層18A。寫入字元線2〇B如與閘極（讀取字元線）14同 樣地延伸於X方向。

88380.DOC -27- 1227564 中間層20A及寫入字元線20B之下面，係藉由具有高導磁 率之材料，亦即藉由軛材料25A1，25B1覆蓋。 軛材料25A1，25B1之正下方形成障壁金屬（如鈦、氮化鈦 或此等之疊層等）27a，27b，其正上方形成障壁金屬（如鈦、 氮化鈦或此等之疊層等）27c，27d。亦即軛材料25A1，25B1 被障壁金屬27a，27b，27c，27d夾著。 此外，中間層20A及寫入字元線20B之側面亦藉由具有高 導磁率之材料，亦即藉由軛材料25 A2, 25B2覆蓋。 將軛材料25A1，25B1，25A2，25B2用作磁力線之牽引功 能時，可使流入寫入字元線20B之寫入電流所產生之磁場 Hy有效集中於TMR元件23内。 障壁層28a，28b(如鈦、氮化鈦或此等之疊層，或妲、氮 化姮或此等之疊層等）形成於中間層20A及寫入字元線20B 之側面上。障壁層28a，28b分離覆蓋中間層20 A及寫入字元 線20B下面之軛材料25A1，25B1，及覆蓋其側面之軛材料 25A2, 25B2。 障壁層28a，28b可為具有導電性者，或是，亦可為具有 絕緣性者。此外，障壁層28a，28b亦可具有與障壁金屬27a， 27b相同功能。 再者，構成軛材料25A1，25B1，25A2, 25B2材料之原子， 因擴散而到達半導體基板11時，可能對形成於半導體基板 11表面區域之讀取選擇開關（MOS電晶體）之特性造成不良 影響。 因此，實施例2係藉由具有防止原子擴散功能之障壁層 88380.DOC -28- 1227564 (如氮化矽等）34覆蓋軛材料25A1，25B1，25A2, 25B2。藉此 ，可抑制構成軛材料25A1，25B1，25A2, 25B2材料之原子擴 散。 另外，障壁層34係由絕緣體構成。但是若能解決鄰接配 線間之短路等問題時，亦可由導電體構成障壁層34。 構成第三金屬配線層之金屬層中之一個，具有TMR元件 23之下部電極22之功能。下部電極22係藉由接觸插塞21而 電性連接於中間層20 A。TMR元件23設置於下部電極22上 。此時，TMR元件23係配置於寫入字元線20B之正上方， 並且在X方向上形成長之長方形狀（磁化容易軸為X方向）。 構成第四金屬配線層之金屬層中之一個，具有資料選擇 線（read/wdte位元線）24之功能。資料選擇線24電性連接於 TMR元件23，並且延伸於Y方向。 資料選擇線24上面係藉由具有高導磁率之材料，亦即藉 由輛材料26覆蓋。於資料選擇線24之下面形成障壁金屬 (如钦、氮化欽或此等之疊層等）29，於其上面形成障壁層 (如鈇、氮化鈥或此等之疊層，或纽、氮化is或此等之疊層 等）30 〇 此外，資料選擇線24之側面亦藉由具有高導磁率之材料 ，亦即藉由軛材料32覆蓋。 將軛材料26，32用作磁力線之牽引功能時，可使流入資 料選擇線24之寫入電流所產生之磁場Hx有效集中於TMR 元件23内。 障壁層3 1 (如鈦、氮化鈦或此等之疊層，或妲、氮化妲或 88380.DOC -29- 1227564 上。障壁層3 1 與覆蓋其側面 此寺< #層等）形成^資料選擇線24之侧面 係分離覆蓋資料選擇線24上面之軛材料26, 之軛材料32。 或是亦可為具有絕緣 與障壁金屬29相同功 障壁層30, 31可為具有導電性者， 性者。此外，障壁層3〇, 31亦可具有

關於輛材料26, 32，亦與覆蓋寫入字元線細之輛材料 ⑽心⑶从趣同樣地，因構成其之材料之原子於 散而到達半導體基板η時，可”形成料導體基板^ 面區域之讀取選擇„(刪電晶體）之特性造成不良影響。 因此’藉由具有防止原子擴散功能之障壁層（如氮化石/等） 35覆蓋輛材料26，仏藉此可抑㈣成輛制26,32材料之 原子擴散。 另外：障壁層35係由絕緣體構成。但是若能解決鄰接配 線間 < 短路等問題時，亦可由導電體構成障壁層h。 (2)製造方法 胃 其次’說明本發明實施例2之磁性隨機存取記憶體之製造 方法。 ° 首先，如圖20所示，使用ΡΕΡ法、CVD法、CMp法等方 法，於半導體基板η㈣成犯構造之元件㈣絕緣層12。 此外，在被元件分離絕緣層12包圍之元件區域内形成作 為讀取選擇開關之MOS電晶體。 藉由CVD法、PEP法及RIE法形成閘極絕緣層13及閘極 (讀取字元線）14後，再藉由離子佈植法，形成源極區域i6_s 88380.DOC -30- 1227564 及汲極區域1 6-D，即可輕易形成MOS電晶體。另外，亦可 藉由CVD法及RIE法，於閘極1 4之側壁部形成侧壁絕緣層 15 〇 而後，藉由CVD法形成冗全覆蓋m〇S電晶體之絕緣層 28A。此外，使用CMP法將絕緣層28A表面予以平坦化。使 用PEP法及RIE法，於絕緣層28A内形成通達MOS電晶體之 源極擴散層16-S及汲極擴散層16-D之接觸孔。 藉由濺射法，於絕緣層28A上及其接觸孔之内面形成障 壁金屬（如鈦、氮化鈦或此等之疊層等）51。繼續，藉由濺 射法，於絕緣層28 A上形成完全填滿接觸孔之導電材料（如 含雜質I導電性多晶矽膜、金屬膜等）。而後，藉由CM? 法研磨導電材料及障壁金屬51，而形成接觸插塞17Α，ΐ7β。 使用CVD法，於絕緣層28A上形成絕緣層28B。使用pEp 法及RIE法，於絕緣層28B内形成配線溝。藉由濺射法於絕 緣層28B上及配線溝之内面上形成障壁金屬（如鈦、氮化鈦 或此等之疊層等）52。繼續，藉由濺射法，於絕緣層28b上 形成完全填滿配線溝之導電材料（如鋁、銅等金屬膜）。而 後，藉由CMP研磨導電材料及障壁金屬52，而形成中間層 1 8 A及源極線1 8 B。 繼續，使用CVD法，於絕緣層28β上形成絕緣層28c。使 用法及RIE法，於絕緣層28C内形成通路孔（viah〇⑷。 藉由濺射法，於絕緣層28c上及通路孔之内面上形成障壁 金屬（如鈥、氮化鈇或此等之疊層等）53。繼續，藉由賤射 法，於絕緣層28C上形成完全填滿通路孔之導電材料（如鋁

88380.DOC -31 · 1227564 、銅等之金屬膜）。而後，藉由CMP法研磨導電材料及障壁 金屬53，而形成通路插塞19。 其次，如圖21所示，藉由濺射法，於絕緣層28C上形成 障壁金屬（如鈦（10 nm)與氮化鈦（10 nm)之疊層）27a，27b。 繼續使用濺射法，於障壁金屬27a，27b上形成厚約50 nm之 具有高導磁率之軛材料（如鐵化鎳）25A1，25B1。此外，使 用濺射法，於軛材料25A1，25B1上形成障壁金屬（如鈦（10 nm)與氮化鈥（10 nm)之疊層）27c，27d。 繼續使用濺射法，於障壁金屬27c，27d上形成厚約250 nm 之導電材料（如銅化鋁）。而後，使用PEP法及RIE法，蝕刻 導電材料、軛材料25A1，25B1及障壁金屬27a，27b，27c，27d ，而形成中間層20A及寫入字元線20B。 此外，使用濺射法，形成覆蓋中間層20A及寫入字元線 20B之障壁層（如Is (10 nm)與氮化妲（10 nm)之疊層） 28a，28b。繼續，使用濺射法，於障壁層28a，28b上形成厚 約50 nm之具有高導磁率之軛材料（如鐵化鎳）25A2, 25B2。 而後，藉由RIE法，蝕刻軛材料25A2, 25B2及障壁層28a， 28b，僅在中間層20A及寫入字元線20B之側壁部殘留此等 軛材料25A2, 25B2及障壁層28a，28b。 而後，使用CVD法，形成厚約20 nm之覆蓋軛材料25A1， 25B1，25A2, 25B2之障壁層（如氮化矽等）34。繼續使用CVD 法，於障壁層34上形成完全覆蓋中間層20A及寫入字元線 20B之絕緣層29A。此外，如藉由CMP法將絕緣層29A之表 面予以平坦化。 88380.DOC -32- 1227564 其次，如圖22所示，使用PEP法及RIE法，於絕緣層29A 内形成通達中間層20A之通路孔。藉由濺射法，於絕緣層 29A上及通路孔之内面上形成厚約10 nm之障壁金屬（如鈇 、氮化鈦或此等之疊層等）55。繼續，藉由CVD法，於絕緣 層29A上形成完全填滿通路孔之導電材料（如鎢等之金屬 膜）。而後，藉由CMP法研磨導電材料及障壁金屬55，而形 成通路插塞21。 使用CVD法，於絕緣層29A上形成絕緣層30A。使用PEP 法及RIE法，於絕緣層30A内形成配線溝。藉由濺射法，於 絕緣層30A上形成厚約50 nm之完全填滿配線溝之導電材 料（如鋰等金屬膜）。而後，藉由CMP研磨導電材料，而形 成局部互連線（TMR元件之下部電極）22。 使用CVD法，於局部互連線22上依序堆積數層，進一步 藉由將此等數層予以圖案化而形成TMR元件23。 使用CVD法，形成覆蓋TMR元件23之絕緣層30B後，如 藉由CMP法除去TMR元件23上之絕緣層30B。結果TMR元 件23之最上層露出，僅TMR元件23之側面被絕緣層30B覆 蓋。 另夕卜，TMR元件23之最上層由妲及鎢等構成時，使TMR 元件23之最上層露出後，可直接形成後述之資料選擇線。 其次，如圖23所示，藉由濺射法，於絕緣層30B上形成 障壁金屬（如鈇（10 nm)與氮化欽（10 nm)之疊層）29。繼續， 藉由濺射法，於障壁金屬29上形成厚約400 nm之導電材料 (如銅化鋁等）。繼續，藉由濺射法，於該導電材料上形成 88380.DOC -33- 1227564 障壁層（如妲（10 nm)與氮化鈕（1〇 nm)之疊層）3〇。 繼續，藉由濺射法，於障壁層30上形成厚約5〇 nm之具 有向導磁率之軛材料（如鐵化鎳等）26。而後，使用pEp法形 成光阻圖案3 3。 而後，使用RIE法，將光阻圖案33作為掩模，蝕刻軛材 料26、障壁層30、導電材料及障壁金屬29，而形成資料選 擇線（read/write位元線）24。 而後，除去光阻圖案33。 其次，如圖24所示，藉由濺射法，於絕緣層3〇B上形成 覆蓋資料選擇線24之障壁層（如妲（1〇 1^)與氮化鈕（1〇 nm) 之疊層）3卜繼續，藉由濺射法，於障壁層31上形成厚約5〇 nm之具有高導磁率之軛材料（如鐵化鎳等）32。 而後，藉由RIE法蝕刻軛材料32及障壁層31，如圖25所 不，此等輛材料32及障壁層3丨僅殘留於資料選擇線24之側 壁部。 再者，如圖25所示，使用CVD法形成厚約2〇 之覆蓋 軛材料26, 32之障壁層（如氮化矽等）。 藉由以上步騾，完成實施例2(圖18及圖19)之磁性隨機存 取記憶體。 (3)結論 如上所述，實施例2因將覆蓋中間層2〇A、寫入字元線2〇B 之下面及側面之軛材料25幻，25八2,2561，2582，進一步藉 由具有防止原子擴散功能之障壁層34覆蓋。此外將覆蓋資 料選擇線24之上面及側面之軛材料％, 32’進一步藉由具

88380.DOC -34- 1227564 有防止原子擴散功能之障壁層35覆蓋 25A2, 25B1，25B2, 26, 32 ’可防止MOS電晶體之特 因此，可抑制構成軛材料25A1， 材料之原子擴散於半導體基板11 性惡化。 5 ·貫施例3 圖26及圖27顯示本發明實施例3之磁性隨機存取記憶體 《裝置構造。另外，圖26係γ方向之剖面，圖27係圖狀 ™R元件部^方向之剖面。χ方向與以向彼此正交。 次本例《裝置構造之特徵在於：係於寫人字元線正上方及 資料選擇線正上方，分別形成作為配線加工時之掩模之硬 掩膜（如氧化麥等）。 万；半導體基板（如ρ型矽基板、ρ型井區域等）丨丨内形成具 有STI構造< 兀件分離絕緣層12。被元件分離絕緣層12所包 圍之區域，為形成讀取選擇開關之元件區域。 項取選擇開關係由MOS電晶體（η通道型M〇s電晶體）構 成。並於半導體基板u上形成：閘極絕緣層13、閘極14及 側壁絕緣層15。閘極14延伸於X方向，讀取動作時，具有 選擇頃取胞（TMR元件）用之讀取字元線之功能。 半導體基板11内形成源極區域（如n型擴散層）1 6 _ s及汲 極區域（如η型擴散層）16-D。閘極（讀取字元線）丨4配置於源 極區域16-S與汲極區域16-D之間之通道區域上。 構成弟一金屬配線層之金屬層中之一個，具有縱向重疊 數個接觸插塞用之中間層18 Α之功能，另一個具有源極線 18B之功能。

88380.DOC -35- 1227564 中間層1 8A係藉由接觸插塞1 7A而電性連接於讀取選擇 開關（MOS電晶體）之汲極區域16-D。源極線18B係藉由接觸 插塞1 7B而電性連接於讀取選擇開關之源極區域1 6-S。源 極線18B如與閘極（讀取字元線）14同樣地延伸於X方向。 構成第二金屬配線層之金屬層中之一個，具有縱向重疊 數個接觸插塞用之中間層20A之功能，另一個具有寫入字 元線20B之功能。中間層20 A係藉由接觸插塞19而電性連接 於中間層18A。寫入字元線20B如與閘極（讀取字元線）14同 樣地延伸於X方向。 中間層20A及寫入字元線20B之下面，係藉由具有高導磁 率之材料，亦即藉由軛材料25A1，25B1覆蓋。 軛材料25Al，25B1之正下方形成障壁金屬（如鈦、氮化鈦 或此等之疊層等）27a，27b，其正上方形成障壁金屬（如鈦、 氮化鈦或此等之疊層等）27c，27d。亦即軛材料25A1，25B1 被障壁金屬27a，27b，27c，27d夾著。 此外，中間層20A及寫入字元線20B之側面亦藉由具有高 導磁率之材料，亦即藉由軛材料25 A2, 25B2覆蓋。 將軛材料25A1，25B1，25A2，25B2用作磁力線之牵引功 能時，可使流入寫入字元線20B之寫入電流所產生之磁場 Hy有效集中於TMR元件23内。 障壁層28a，28b(如鈦、氮化鈦或此等之疊層，或妲、氮 化姮或此等之疊層等）形成於中間層20A及寫入字元線20B 之側面上。障壁層28a，28b分離覆蓋中間層20A及寫入字元 線20B下面之軛材料25A1，25B1，及覆蓋其側面之軛材料 88380.DOC -36- 1227564 25A2, 25B2。 障壁層28a，28b可為具有導電性者，或是，亦可為具有 絕緣性者。此外，障壁層28a，28b亦可具有與障壁金屬27a， 27b相同功能。 於中間層20A正上方及寫入字元線20B正上方形成作為 配線加工時（RIE時）之掩模之硬掩膜（如氧化矽等）36A，36B。 構成第三金屬配線層之金屬層中之一個，具有TMR元件 23之下部電極22之功能。下部電極22係藉由接觸插塞21而 電性連接於中間層20A。TMR元件23設置於下部電極22上 。此時，TMR元件23係配置於寫入字元線20B之正上方， 並且在X方向上形成長之長方形狀（磁化容易軸為X方向）。 構成第四金屬配線層之金屬層中之一個，具有資料選擇 線（read/write位元線）24之功能。資料選擇線24電性連接於 TMR元件23，並且延伸於Y方向。 資料選擇線24上面係藉由具有高導磁率之材料，亦即藉 由軛材料26覆蓋。於資料選擇線24之下面形成障壁金屬 (如鈇、氮化妖或此等之疊層等）29，於其上面形成障壁層 (如鈦、氮化鈦或此等之疊層，或鋰、氮化鈀或此等之疊層 等）30 〇 此外，資料選擇線24之侧面亦藉由具有高導磁率之材料 ，亦即藉由輛材料3 2覆蓋。 將輛材料2 6，3 2用作磁力線之牽引功能時，可使流入資 料選擇線24之寫入電流所產生之磁場Hx有效集中於TMR 元件2 3内。 88380.DOC -37- 1227564 障壁層3 1 (如鈦、氮化鈦或此 田 士笔、田a Λ此寺足璺層，或妲、氮化姮口戈 璺層寺）形成於資料選擇線24之側面上。障壁屛 係分離覆蓋資料選柽崎24卜&、土 u ^ 、 十、擇、'泉24上面《軛材料26，與覆蓋其例 足軛材料3 2。 _ 障壁層30, 性者。此外， 31可為具有導電性者’或是亦可為具有絕緣 障壁層30, 31亦可具有與障壁金屬29相同功 2資料選擇線24正上方形成作為配線加工時（rie時）之 掩模之硬掩膜（如氧化碎等）3 7。 (2)製造方法 其次，說明本發明實施例3之磁性隨機存取記憶體之製造 方法。 ° 首先，如圖28所示，使用PEP法、CVD法、CMp法等方 法，於半導體基板π内形成STI構造之元件分離絕緣層12。 此外，在被元件分離絕緣層12包圍之元件區域内形成作 為讀取選擇開關之MOS電晶體。 藉由CVD法、PEP法及RIE法形成閘極絕緣層13及閉極 (讀取字元線）14後，再藉由離子佈植法，形成源極區域l6_s 及汲極區域16-D，即可輕易形成MOS電晶體。亦可藉由 CVD法及RIE法，於閘極1 4之側壁部形成側壁絕緣層1 5。 而後’藉由CVD法形成完全覆蓋MOS電晶體之絕緣層 28A。此外，使用CMP法將絕緣層28A表面予以平坦化。使 用PEP法及RIE法，於絕緣層28A内形成通達MOS電晶體之 源極擴散層16-S及汲極擴散層16-D之接觸孔。 88380.DOC -38- 1227564 名猎由濺射法，於絕緣層28A上及其接觸孔之内面形成障 壁金屬（如鈇、氮化鈇或此等之疊層等）S1。、繼、續，藉由錢 射法，於絕緣層28A上形成完全填滿接觸孔之導電材料（如 各雜質〈導電性多晶矽膜、金屬膜等）。而後，藉由cMp 法研磨導電材料及障壁金屬51，而形成接觸插塞17α，ΐ7β。 使用（：乂〇法，於絕緣層28八上形成絕緣層28]8。使用]?£1) 法及RIE法，於絕緣層28B内形成配線溝。藉由濺射法於絕 緣層28B上及配線溝之内面上形成障壁金屬（如鈦、氮化鈦 或此等之璺層等）52。繼續，藉由濺射法，於絕緣層28B上 形成几全填滿配線溝之導電材料（如鋁、銅等金屬膜）。而 後，藉由CMP研磨導電材料及障壁金屬52，而形成中間層 18八及源極線183。 繼續，使用CVD法，於絕緣層28B上形成絕緣層28(：。使 用PEP法及RIE法，於絕緣層28C内形成通路孔（viah〇ie)。 藉由濺射法，於絕緣層28C上及通路孔之内面上形成障壁 金屬（如鈦、氮化鈦或此等之疊層等）53。繼續，藉由濺射 法’於絕緣層28C上形成完全填滿通路孔之導電材料（如鋁 、銅等之金屬膜）。而後，藉由CMP法研磨導電材料及障壁 金屬53，而形成通路插塞19。 其次’如圖29所示，藉由濺射法，於絕緣層28C上形成 障壁金屬（如鈇（10 nm)與氮化欽（1〇 nm)之疊層）27a，27b。 繼續使用濺射法，於障壁金屬2π，2%上形成厚約50 nm之 具有高導磁率之輛材料（如鐵化鎳）25A1，25B1。此外，使 用濺射法，於軛材料25A1，25B1上形成障壁金屬（如鈦（10 88380.DOC -39- 1227564 nm)與氮化鈥（1 0 nm)之叠層）27c，27d。 繼續使用濺射法，於障壁金屬27c，27d上形成厚約250 nm 之導電材料（如銅化鋁）。此外，使用濺射法於該導電材料 上形成厚約100 nm之構成硬掩膜之絕緣層（如氧化矽）3 6 A， 36B。 而後，藉由PEP法形成光阻圖案。而後將該光阻圖案作 為掩模，藉由RIE法將作為硬掩膜之絕緣層36A，36B予以圖 案化。而後除去光阻圖案。 繼續將絕緣層36A，36B作為掩模，藉由RIE法依序蝕刻導 電材料、軛材料25A1，25B1及障壁金屬27a，27b，27c，27d ，而形成中間層20A及寫入字元線20B。 此外，使用濺射法，形成覆蓋中間層20A及寫入字元線 20B之障壁層（如鈕（10 nm)與氮化鈕（10 nm)之疊層）28a， 28b。繼續，使用濺射法，於障壁層28a，28b上形成厚約50 nm之具有高導磁率之軛材料（如鐵化鎳）25A2, 25B2。 而後，藉由RIE法，蝕刻軛材料25A2, 25B2及障壁層28a， 28b，僅在中間層20A及寫入字元線20B之侧壁部殘留此等 軛材料25A2, 25B2及障壁層28a，28b。 而後，使用CVD法，於障壁層34上形成完全覆蓋中間層 20A及寫入字元線20B之絕緣層29A。此外，如藉由CMP法 將絕緣層29A之表面予以平坦化。 其次，如圖30所示，使用PEP法及RIE法，於絕緣層29A 内形成通達中間層20A之通路孔。藉由濺射法，於絕緣層 29A上及通路孔之内面上形成厚約10 nm之障壁金屬（如鈥 88380.DOC -40- 1227564 、氮化鈦或此等之疊層等）55。繼續，藉由cVD法，於絕緣 層29A上形成完全填滿通路孔之導電材料（如爲等之金屬 膜）。而後，藉由CMP法研磨導電材料及障壁金屬5 5，而形 成通路插塞2 1。 使用CVD法，於絕緣層29A上形成絕緣層3〇A。使用pEp 去及RIE法，於絕緣層3 ΟA内形成配線溝。藉由濺射法，於 絕緣層30A上形成厚約50 nm之完全填滿配線溝之導電材 料（如妲等金屬膜）。而後，藉由CMP研磨導電材料，而形 成局部互連線（TMR元件之下部電極）22。 使用CVD法，於局部互連線22上依序堆積數層，進一步 藉由將此等數層予以圖案化而形成TMR元件23。 使用CVD法，形成覆蓋TMR元件23之絕緣層3〇B後，如 藉由CMP法除去TMR元件23上之絕緣層30B。結果TMR元 件23之最上層露出，僅TMR元件23之側面被絕緣層覆 蓋。 另外，TMR元件23之最上層由妲及鎢等構成時，使TMR 元件23之最上層露出後，可直接形成後述之資料選擇線。 其’入’如圖3 1所示’藉由濺射法，於絕緣層30B上形成 P早壁金屬（如鈦（1〇 nm)與氮化鈦（1〇 nm)之疊層）29。繼續， 藉由濺射法，於障壁金屬29上形成厚約4〇〇nm之導電材料 (如銅化鋁等）。繼續，藉由濺射法，於該導電材料上形成 障壁層（如妲（10 nm)與氮化鉦（10 nm)之疊層）30。 繼績’藉由賤射法，於障壁層3〇上形成厚約5〇 nm之具 有问導磁率 < 軛材料（如鐵化鎳等）20。此外，藉由濺射法

88380.DOC -41 - 1227564 ，於軛材料26上形成具有配線加工時之硬掩膜功能之絕緣 層（如氧化矽）37。而後使用PEP法形成光阻圖案33。 而後，將光阻圖案33作為掩模，藉由RIE法將作為硬掩 膜之絕緣層3 7予以圖案化。而後除去光阻圖案3 3。 其次，如圖32所示，繼續將絕緣層37作為掩模，藉由rie 法依序飯刻輛材料2 6、障壁層3 0、導電材料及障壁金屬2 9 ’而形成資料選擇線（read/write位元線）24。 其次，如圖33所示，藉由濺射法，於絕緣層3〇B上形成 覆盖貝料選擇線24之障壁層（如起（1〇 nm)與氮化(1〇 nm) 之宜層）3 1。繼續，藉由濺射法，於障壁層3丨上形成厚約$〇 nm之具有高導磁率之軛材料（如鐵化鎳等）32。 而後’藉由RIE法触刻輛材料32及障壁層3 1，如圖34所 不’此等輛材料32及障壁層31僅殘留於資料選擇線24之側 壁部。 藉由以上步驟，完成實施例3(圖26及圖27)之磁性隨機存 取記憶體。 (3)結論 如上所述，實施例3於中間層2〇A及寫入字元線2〇b加工 時，並非使用光阻’而係使用硬掩膜（如氧化石夕）作為RIE之 掩模。因此於RIE時’可充分確保掩模材料與導電材料、 輛材料及障壁金屬之間之蝕刻選擇比。 同樣地，於資料選擇線24加工時，並非使用光阻，而係 使用硬掩膜（如氧化矽）作為RIE之掩模。因此於汉1£時，可 充分確保掩模材料與輛材料、障壁層、導電材料及障壁金

88380.DOC -42- 1227564 屬之間之蝕刻選擇比。 6 ·實施例4 圖35及圖36顯示本發明實施例4之磁性隨機存取記憶體 之裝置構造。另外，圖35似方向之剖面，圖％係圖似 TMR元件部之X方向之剖面。χ方向與¥方向彼此正交。 本例之裝置構造之特徵在於··於實施例丨之裝置中，以導 電物質構成軛材料25八1，25入2,25則，25的，以絕緣物質構 成軛材料26, 32及障壁層28a，28b，30, 31。 亦即，就軛材料25A1，25A2, 25B1，25B2, 26, 32及障壁 層28a，28b，31，31，既可以導電物質構成，亦可以絕緣物 質構成。 7 ·實施例5 圖37顯示本發明實施例5之磁性隨機存取記憶體之裝置 構造。 本例之裝置構造之特徵在於：將上述實施例丨之寫入線之 構造應用於具有所謂梯型胞陣列構造之磁性隨機存取記憶 體。 梯型胞陣列構造係於半導體基板1丨上，數個（本例中為4 個）TMR元件23配置於橫方向（平行於半導體基板表面之方 向）。此等TMR元件23並聯於資料選擇線（read/write位元線） 24與下部電極之間。 TMR元件23之一端直接連接於資料選擇線24，另一端經 由下邵電極而共用連接於讀取選擇開關RS W。數個TMR元 件23共用一個資料選擇線24。 88380.DOC -43- 1227564 資料選擇線24配置於數個TMR元件23之正上方，並延伸 於Y方向。資料選擇線24上面被具有高導磁率之軛材料26 覆蓋，其側面被具有高導磁率之軛材料32覆蓋。 於資料選擇線24與軛材料26之間配置障壁層30，於資料 選擇線24與軛材料32之間配置障壁層31。障壁層31分離覆 蓋資料選擇線24上面之軛材料26與覆蓋資料選擇線24側面 之軛材料32。 障壁層30，31可為具有導電性者，或是亦可為具有絕緣 性者。此外，障壁層30，31亦可具有與障壁金屬29相同功 能。 寫入字元線20B配置於TMR元件23正下方，並延伸於與Y 方向正交之X方向。寫入字元線20B之下面藉由具有高導磁 率之軛材料25B 1覆蓋，其側面藉由具有高導磁率之軛材料 25B2覆蓋。 於寫入字元線20B與軛材料25B2之間配置障壁層28b。障 壁層28b分離覆蓋寫入字元線20B下面之軛材料25B1與覆 蓋寫入字元線20B側面之軛材料25B2。 障壁層28b可為具有導電性者，或是亦可為具有絕緣性者 。此外，障壁層28b亦可具有與障壁金屬27b相同功能。 另外，實施例5中，輛材料25B1，25B2, 26，32、障壁金 屬27b，27d及障壁層28b，30, 31可由導電物質構成，亦可由 絕緣物質構成。 8.實施例6 圖38顯示本發明實施例6之磁性隨機存取記憶體之裝置 88380.DOC -44- 1227564 構造。 本例之裝置構造之特徵在於··將上述實施例1之寫入線之 構造應用於具有其他種類之胞陣列構造之磁性隨機存取記 憶體。 該胞陣列構造係於半導體基板U上，數個（本例中為4個） TMR元件23配置於Y方向（平行於半導體基板表面之方向） 。此等TMR元件23連接於延伸於X方向之寫入字元線2〇B 與上部電極之間。 TMR元件23之一端直接連接於寫入字元線2〇B，另一端 經由上邵電極而共用連接於讀取選擇開關Rsw。數個 元件23共用一個資料選擇線24。 資料選擇線24配置於數個TMR元件23之正上方，並延伸 於Y万向。資料選擇線24上面被具有高導磁率之軛材料％ 覆蓋’其側面被具有南導磁率之輛材料3 2覆蓋。 於資料選擇線24與軛材料26之間配置障壁層3〇，於資料 選擇線24與軛材料32之間配置障壁層31。障壁層31分離覆 盖貝料選擇線24上面之軛材料26與覆蓋資料選擇線24側面 之輛》材料3 2。 障壁層30, 31可為具有導電性者，或是亦可為具有絕緣 性者。此外，障壁層30, 3丨亦可具有與障壁金屬29相 能。 寫入字元線20B配置於TMR元件23正下方。寫入字元線 2〇B之下面藉由具有高導磁率之辆材料25B1覆蓋，其側面 藉由具有高導磁率之軛材料25B2覆蓋。

88380.DOC -45- 1227564 於寫入字元線20B與軛材料25B2之間配置障壁層28b。障 壁層28b分離覆蓋寫入字元線20B下面之軛材料25B1與覆 蓋寫入字元線20B側面之軛材料25B2。 障壁層28b可為具有導電性者，或是亦可為具有絕緣性者 。此外，障壁層28b亦可具有與障壁金屬27b相同功能。 另外，實施例6中，軛材料25B1，25B2，26，32、障壁金 屬27b，27d，29及障壁層28b，30, 31可由導電物質構成，亦 可由絕緣物質構成。 9.實施例7 圖39顯示本發明實施例7之磁性隨機存取記憶體之裝置 構造。 本例之裝置構造之特徵在於：將上述實施例1之寫入線之 構造應用於具有所謂交叉點型胞陣列構造之磁性隨機存取 記憶體。 交叉點型胞陣列構造係於半導體基板11上，數個（本例中 為4個）TMR元件23配置於Y橫方向（平行於半導體基板表面 之方向）。此等TMR元件23連接於延伸於Y方向之資料選擇 線（read/write位元線）24與延伸於與Y方向交叉之X方向之 寫入字元線20B之間。 TMR元件23之一端直接連接於資料選擇線24，另一端直 接連接於寫入字元線20B。 資料選擇線24配置於數個TMR元件23之正上方。資料選 擇線24上面被具有高導磁率之軛材料26覆蓋，其側面被具 有高導磁率之軛材料32覆蓋。 88380.DOC -46- 1227564 方、貝料選擇線24與軛材料26之間配置障壁層30，於資料 選擇線24與軛材料32之間配置障壁層31。障壁層31分離覆 i貝料選擇線24上面之軛材料26與覆蓋資料選擇線24側面 之軛材料32。 章土層30，3 1可為具有導電性者，或是亦可為具有絕緣 者此外障壁層30，31亦可具有與障壁金屬29相同功

厶匕 J 月匕13 寫入字元線20B配置於TMR元件23正下方。寫入字元線 之下面藉由具有高導磁率之軛材料25B1覆蓋，其側面 藉由具有高導磁率之軛材料25B2覆蓋。 於寫入字元線20B與軛材料25B2之間配置障壁層2此。障 :層28b分離覆蓋寫入字元線2〇B下面之軛材料1與覆 盍寫入字元線20B側面之軛材料25B2。 障壁層28b可為具有導電性者，或是亦可為具有絕緣性者 此外’障壁層28b亦可具有肖障壁金屬27b相同功能。 另外，貫施例7中，軛材料25B1，25B2, 26, 32、障壁金 屬27b，27d及障壁層28b，3G，31可由導電物質構成，亦可由 絕緣物質構成。 10·其他 參考例U及實施例w與製造方法之說明中，係以藉由 -個TMR元件與—個讀取選擇開關構成記憶胞之胞陣列 構造，梯型胞陣列構造及交又點型胞❹㈣造等為例來說 明本發明。 但是’本發明並不限定於此種胞陣列構造之磁性隨機存

88380.DOC '47- 1227564 取彡己丨思體’亦可；奋 通用於包含參考 裝置構造之全部磁 ，2及貝她例^所 兹性fk機存取記憶體。 〈 此外冑入線上面或下面之軛材料盘i例面、 須藉由障壁層彼此分 =招^材科只 整個面，或是亦可僅覆蓋-部分。 Γ公說明，採用本發明例之磁性隨機存取記_ I’入k上面或下面之軛材料與其側面之 :： 障壁層彼此分離，κ + 了 ^ σ 科係猎由 於富入、11 易控制軛材料之膜厚及磁區， ;’’’、 日、，可使合成磁場有效作用於TMR元件。 附加優點及修訂將附隨於已成熟之技藝產生，故本發明 中《廣義特徵，不得受限於本申請書中所揭示及記述之詳 細内容及具體圖式’因此，在不達背追加申請及其同質文 件中所定義的一般發明概念之精神與領域下，得於未來提 出不同的修訂内容。 【圖式簡單說明】 圖1係顯示TMR元件之一種構造圖。 圖2係顯示TMR元件之兩種狀態圖。 圖3係顯示磁性隨機存取記憶體之寫入動作原理圖。 圖4係顯示TMR曲線圖。 圖5係顯示星形曲線圖。 圖6係顯示參考例1之磁性隨機存取記憶體之剖面圖。 圖7係顯示參考例1之磁性隨機存取記憶體之剖面圖。 圖8係顯示參考例2之磁性隨機存取記憶體之剖面圖。 圖9係顯示參考例2之磁性隨機存取記憶體之剖面圖。 88380.DOC -48- 1227564 圖10係顯示實施例1之磁性隨機存取記憶體之剖面圖。 圖1 1係顯示實施例1之磁性隨機存取記憶體之剖面圖。 圖12係顯示實施例1之記憶體之製造方法一種步驟之剖 面圖。 圖1 3係顯示實施例1之記憶體之製造方法一種步驟之剖 面圖。 圖14係顯示實施例1之記憶體之製造方法一種步驟之剖 面圖。 圖15係顯示實施例1之記憶體之製造方法一種步驟之剖 面圖。 圖16係顯示實施例1之記憶體之製造方法一種步驟之剖 面圖。 圖17係顯示實施例1之記憶體之製造方法一種步驟之剖 面圖。 圖1 8係顯示實施例2之磁性隨機存取記憶體之剖面圖。 圖1 9係顯示實施例2之磁性隨機存取記憶體之剖面圖。 圖20係顯示實施例2之記憶體之製造方法一種步驟之剖 面圖。 圖21係顯示實施例2之記憶體之製造方法一種步驟之剖 面圖。 圖22係顯示實施例2之記憶體之製造方法一種步驟之剖 面圖。 圖23係顯示實施例2之記憶體之製造方法一種步驟之剖 面圖。 88380.DOC -49- 1227564 圖24係顯示實施例2之記憶體之製造方法一種步驟之剖 面圖。 圖25係顯示實施例2之記憶體之製造方法一種步驟之剖 面圖。 圖26係顯示實施例3之磁性隨機存取記憶體之剖面圖。 圖27係顯示實施例3之磁性隨機存取記憶體之剖面圖。 圖28係顯示實施例3之記憶體之製造方法一種步驟之剖 面圖。 圖29係顯示實施例3之記憶體之製造方法一種步驟之剖 面圖。 圖30係顯示實施例3之記憶體之製造方法一種步驟之剖 面圖。 圖3 1係顯示實施例3之記憶體之製造方法一種步驟之剖 面圖。 圖32係顯示實施例3之記憶體之製造方法一種步驟之剖 面圖。 圖33係顯示實施例3之記憶體之製造方法一種步驟之剖 面圖。 圖34係顯示實施例3之記憶體之製造方法一種步驟之剖 面圖。 圖35係顯示實施例4之磁性隨機存取記憶體之剖面圖。 圖36係顯示實施例4之磁性隨機存取記憶體之剖面圖。 圖37係顯示實施例5之磁性隨機存取記憶體之剖面圖。 圖38係顯示實施例6之磁性隨機存取記憶體之剖面圖。 88380.DOC -50- 1227564 圖39係顯示實施例7之磁性隨機存取記憶體之剖面圖。 【圖式代表符號說明】 11 半導體基板 12 元件分離絕緣層 13 閘極絕緣層 14 閘極 15 侧壁絕緣層 16a 陰極區域 16b 陽極區域 16-S 源極區域 16-D 沒極區域 17A、17B 接觸插塞 18A 中間層 18B 讀取字元線、源極線 19 接觸插塞 20A 中間層 20B 寫入字元線 21 接觸插塞 22 下部電極 23 TMR元件 24 資料選擇線 25A > 25B 軛材料 25A1 、 25A2 軛材料 25B1、25B2 軛材料 88380.DOC -51 - 1227564 26 輛材料 27a〜27d 障壁金屬 28a 、 28b 障壁層 28A、28B、 28C 絕緣層 29 障壁金屬 29A 絕緣層 30 障壁層 30A、30B 絕緣層 31 障壁層 32 軛材料 33 光阻圖案 34、35 障壁層 36A、36B、 37 .絕緣層 51 、 52 、 53 > 55 障壁金屬 88380.DOC -52-

Claims (1)

1. 玟27564 拾、申請專利範圍： .—種磁性隨機存取記憶體，其特徵在於包本： 記憶胞，其係利用磁阻效應記憶資料； 於線，其係配置於前述記憶胞正上方，並延伸 第二寫入線，其係配置於前述記憶胞正下方， 於與前述第一方向交叉之第二方向； 第-軛材料’其係覆蓋前述第_寫入線之上面； 第二輛材料，其係覆蓋前述第-寫入線之側面；及 弟-障壁層，其係配置於前述第一桃材料與前述第一 寫入線：間及前述第二輛材料與前述第一寫入線之間， 且分離則述第—軛材料與前述第二軛材料。 .ϋ請專利範圍第i項之磁性隨機存取記憶體 3弟—障壁層係配置於前述第-寫入線之側面上。 •，申請專利範㈣i項之磁性隨機存取記憶體，其中前述 吊一障壁層係由導電物質構成。 4. 圍第1項之磁性隨機存取記憶體，其中前述 罘一障壁層係由絕緣物質構成。 5· t申請專利範圍第1項之磁性隨機存取記憶體，其中前述 二障壁力！具有防止構成前述第-及第二輛材料之原子 礦散（功能。 申μ專利&11第1項之磁性隨機存取記憶體，其中進_ 步包含第二障壁屛，並你 、 盥m …係配置於前述第-寫入線之上面 /、則述罘一軛材料之間。 88380.DOC I227564 月專利1(1園第6項之磁性隨機存取記憶體，前述 8.二二：壁層係由導電物質構成。 ，、 # —、、彳範圍第6項之磁性隨機存取記憶體，其中前述 9 ★一障壁層係由絕緣物質構成。 ^ 專利|&園第6項之磁性隨機存取記憶體，其中前述 =障壁層具有防止構成前述第—姉料 成 1(J述第—寫人線之原子相互擴散之功能。。 牛^青=利範圍第1項之磁性隨機存取記憶體，其中進一 ^含第二障壁層’其係覆蓋前述第—輛材料、前述第 一軛材料及前述第一寫入線。 U·=請專利範圍第1G項之磁性隨機存取記憶體，其中前 迷弟二障壁層係由絕緣物質構成。 12.=請專利範圍第項之磁性隨機存取記憶體，其中前 4弟一障壁層係由導電物質構成。 13.,申請專利範圍第1G項之磁性隨機存取記憶體，並中前 :弟二障壁層具有防止構成前述第—及第二 子擴散之功能。 ” 14. 如申請專利範圍第i項之磁性隨機存取記憶體，其中進一 =諸模層，其係配置於前述第—㈣料±，、並㈣ 則述弟一寫入線形成圖案之掩模。 15. =申請專利範圍第i項之磁性隨機存取記憶體，其中前述 記憶胞。 匕--寫入線離開前述 16·如申請專利範圍第i項之磁性隨機存取記憶體，其中前述 88380.DOC -2- 1227564 記憶胞 寫入線接觸前述記憶胞，前述第—寫入線離開前述 17· =申請^利範圍項之磁性隨機存取記憶體，其中前述 第及第二寫入線均接觸前述記憶胞。 18·如申請專利範圍第巧之磁性隨機存取記憶體，其中前述 冗憶胞係TMR元件或GMR元件。 19=申請專利範圍第i項之磁性隨機存取記憶體，其中前述 第障壁層具有至少2〇 nm之厚度。 申請專利範圍第6項之磁性隨機存取記憶體，其中 第一障壁層具有至少20 nm之厚度。 21·如申請專利範圍第1G項之磁性隨機存取記憶體， 述第二障壁層具有至少2〇11111之厚度。 則 22.-種磁性隨機存取記憶體，其特徵在於包含： 記憶胞，其係利用磁阻效應記憶資料； 弟一寫入線，其係配置於前述記憶胞正上方 於第一方向； ▼ 、第,寫入線，其係配置於前述記憶胞正下方，並延伸 於與珂述第一方向交叉之第二方向； 第-輛材料，其係覆蓋前述第二寫入線之下面. ，第二輛材料，其係覆蓋前述第二寫入線之側面；及 弟p章壁層，其係配置於前述第一輛材料與前述第一 線^及前述第二輛材料與前述第-寫人線之間， 且分離W述第一軛材料與前述第二軛材料。 23.如_請專利範㈣22項之磁性隨機存取記憶體，其中前 88380.DOC ^27564 24. Γ弟Γ障壁層係配置於前述第二寫入線之側面上。 十青專利範圍第22項之磁性隨機存取記憶體，其中前 处弟―障壁層係由導電物質構成。 2凊專利範圍第22項之磁性隨機存取記憶體，其中前 ^罘一障壁層係由絕緣物質構成。 26. 2請專利範圍第22項之磁性隨機存取記憶體’其中前 障壁層具有防止構成前述第-及第二輛材料之原 子擴散之功能。 Θ專#J feu第22項機存取記憶體，其中進 面血I::一障壁層’其係配置於前述第二寫入線之下 入則述第一輛材料之間。 28·如申請專利範圍第27項之 述第- 陡心機存取記憶體，其中前 一障土層係由導電物質構成。 29·如申請專利範圍第27項之磁性 述第二障壁層係由絕緣物質構^存取記憶體，其中前 川·如申請專利範圍第27項之 逑第二障壁層具有防止構成機存取記憶體，其中前 構成珂逑第一軛材料之原子盥諶 第二寫入線之原子相互擴散之功能。 明專利範圍第22項之磁性 -步包含第二障壁層，其係覆體’其中進 第二輕材料及前述第二寫人線了心卜輛材料、前述 32·如申請翻範圍第31項之魏隨機存 述第二障壁層係由絕緣物質構成。…’其中前 33·如申料㈣切㈣機^、 k機存取記憶體，其中前 88380.DOC I227564 34 35. 36. 37. 38. 39. 40. 41. 42. 43. 逑第二障壁層係由導電物質構成。 如:請專利範圍第31項之磁性隨機存取記憶體，其 迷呆二障壁層具有防止構成前述第—及第二輛材料之原 子擴散之功能。 、 :申請專利範圍第22項之磁性隨機存取記憶體，其中進 $包含掩模層’其係配置於前述第二寫入線上，並用 作前述第二寫入線形成圖案之掩模。 如申請專利範圍第22項之磁性隨機存取記憶體，其中前 迷第一寫人線制前述記憶胞，前述第二寫人線離開前 述記憶胞。 如申清專利圍第22項之磁性隨機存取記憶體，其中前 逑第二窝入線接觸前述記憶胞’前述第一寫入線離開前 述記憶胞。 如申請專利範圍第22項之磁性p錢存取記憶體，其中前 述第一及第二寫入線均接觸前述記憶胞。 如申請專利範圍第22項之磁性隨機存取記憶體，其中前 述記憶胞係TMR元件或GMR元件。 如申清專利Ιέ圍第22項之磁性隨機存取記憶體，其中前 述第一障壁層具有至少2〇mn之厚度。 如申凊專利範圍第27項之磁性隨機存取記憶體，其中前 述第二障壁層具有至少20 nm<厚度。 如申μ專利範圍第3 1項之磁性隨機存取記憶體，其中前 述第二障壁層具有至少20 nm之厚度。 一種磁性隨機存取記憶體之製造方法，其特徵在於包含： 88380.DOC 1227564 於半導體基板上之絕緣層上形成第—輛材料； 於前述第一軛材料上形成導電材料； 將前述導電材料及前述第一軛材料形成圖案； 形成下面被前述第一輛材料覆蓋之富 馬入線， 形成覆蓋前述寫入線之第一障壁層· 於前述第一障壁層上形成覆^:前 义復皿則述寫入線之第二軛 材料； 蝕刻前述第一障壁層及前述第二軛材料· 使前述第一障壁層及前述第-知 弟—輛材料殘留於前述寫 入線之側面上；及 於前述第一寫入線正上方邢Λ ^成利用磁阻效應記憶資 料之記憶胞。 44.如申請專利範圍第43項之磁 隨機存取記憶體之製造方 法，其中進一步包含：於前述第一 #、0 弟軛材料與前述導電材 枓 < 間形成第二障壁層。 45·如申請專利範圍第43 .^ 機存取死憶體之製造方 去，其中進一步包含：形成乂 冰— 艾識則述弟一軛材料、前述 弟一軛材料及前述寫入線之第二障壁層。 私·如申請專利範圍第43項之 :、 =行其中前述形成圖案係藉由將光阻作為掩模之聊來 47·Γ::利範圍第43項之磁性隨機存取記憶體之製造方 述形成圖案係藉由❹絕緣層作為掩模之 88380.DOC 1227564 4δ·如申請專利範圍第43項之礤性 法，J： φ义、^ ^ 1 、機存取記憶體之製造方 * 具中則述記憶胞形成於_ ρΕ)、， 49.如申請專、那述寫入線之位置。 7 T w寻利靶圍罘43項又礙性隨 、丰觉击二i 思機存取記憶體之製造方 去，其中珂述記憶胞形成於與 5〇 χϋ： }A：^ m ^ /、 处寫入線接觸之位置。 •種磁性Ik機存取記憶體之製谇、 ^万法，其特徵在於包含： 於半導體基板上之絕綾戽,， 何铽在於匕口 次祖、、 ^ 形成利用磁阻效應記憶 男科《記憶胞； 於丽述記憶胞正上方形成導電材料，· 於前述導電材料上形成第一軛材科； 將前述第一輛材料及前述導電材料形成圖案； 形成上面被前述第一軛材料覆蓋之寫入線，· 形成覆蓋前述寫入線之第一障壁層； 於前述第一障壁層上形成霜蓄义 u y风覆皿則述寫入線之第二軛 材料； 蝕刻前述第—障壁層及前述第二輛材料；及 使前述第一障壁層及前述第二軛材料殘留於前述寫 入線側面上。 I如申請專利範圍第5G項之磁性隨機存取記憶體之製造方 去’其中進-步包含：於前述導電材料與前述第一輛材 料之間形成第二障壁層。 52.如申請專利範15第5〇項之磁性隨機存取記憶體之製造方 其中進-步包含··形成覆蓋前述第_㈣料、前述 第二轭材料及前述寫入線之第二障壁層。 53·如申請專利範圍第5〇項之磁性隨機存取記憶體之製造方 88380.DOC 1227564 其中前述形成圖案係藉由將光阻作為掩模之脱來 執行。 54. 55. 56. 如申請專利範圍第50項之顺隨機存取記憶體之製造方 法，其中前述形成圖案係藉由將碎絕緣層作為掩模之 RIE來執行。 如申請專利範圍第5G項之磁性隨機存取記憶體之製造方 去，其中則述記憶胞形成於離開前述寫入線之位置。 如申請專利範圍第50項之磁性隨機存取記憶體之製造方 去，其中前述記憶胞形成於與前述寫入線接觸之位置。 88380.DOC