超大规模集成电路逻辑器件中斜肩式侧墙的刻蚀方法
技术领域
本发明涉及一种集成电路半导体制造工艺方法,尤其涉及一种超大规模集成电路逻辑器件中斜肩式侧墙的刻蚀方法。
背景技术
在典型的逻辑器件工艺中,在轻掺杂漏(LDD)注入工艺之后需要制作介质侧墙(Spacer)来环绕多晶硅栅,防止更大计量的源漏注入过于接近沟道以致可能发生源漏穿通。
现有的侧墙形成的制作工艺为:在轻掺杂漏注入工艺之后,首先淀积一层介质薄膜,目前对于不同结点的工艺,介质膜的种类和层数各不相同,通常采用先淀积一层薄氧化硅,再淀积一层氮化硅,然后用等离子体进行反刻去掉大多数的介质膜,在多晶硅栅侧面形成侧墙保护。
现有的超大规模集成电路逻辑器件中侧墙刻蚀中常见的问题有:
1、随着器件尺寸不断缩小和集成度的大幅提高,多晶硅栅的间距尺寸不断缩小,再加上侧墙的宽度,使间距进一步缩小,形成较大的深宽比(Aspect ratio)。在后续的金属前介质(PMD)淀积工艺中,高深宽比使得介质的充分填充产生困难,会在侧墙之间产生空洞,特别是在小尺寸间隔多晶硅栅之间易产生空洞,如图3所示,侧墙的顶端肩部比较平缓,不利于PMD的淀积,容易产生空洞,这会使器件的可靠性大大降低。
2、侧墙刻蚀完成后,需要测量有源区和隔离区上的氧化膜残余厚度。在保证侧墙刻蚀工艺窗口和形貌的前提下,要确保有源区上的氮化硅被全部刻蚀掉,同时氧化膜残膜厚度具有较好的均一性,使后续的源漏区域(S/D)注入达到较好的效果。另一方面,隔离区上氧化膜的损失量需要精确估算和控制,否则会导致器件的漏电损失。
发明内容
本发明要解决的技术问题是提供一种超大规模集成电路逻辑器件的斜肩式侧墙的刻蚀方法,其解决了由于多晶硅栅的间距尺寸不断缩小而使后续PMD淀积产生空洞的问题,提高器件的可靠性。
为解决上述技术问题,本发明提供一种超大规模集成电路逻辑器件中斜肩式侧墙的刻蚀方法,包括:步骤1,进行轻掺杂漏注入工艺;步骤2,在多晶硅栅上淀积介质膜,先淀积一层氧化硅,再淀积一层氮化硅;步骤3,采用等离子体干法刻蚀法除去大多数的氧化硅和氮化硅介质膜,形成侧墙;其中,步骤3具体包括如下步骤:步骤A,顶层氮化硅的主刻蚀:通过调整电极的功率、腔体的压力和反应气体的流量比例,使得各向同性刻蚀的趋势增加,从而获得侧墙的倾斜的顶端肩部形貌;步骤B,氮化硅的过刻蚀:通过调节一氟甲烷和氧气的比例,获得氮化硅对氧化硅的高选择比(16:1-22:1),在确保有源区氧化膜残膜厚度具有良好均一性的同时,减少隔离区上氧化膜的损失,降低器件的漏电损耗。
步骤A中,通过调整终点检出系统的参数来增加终点检出系统对刻蚀腔体中反应生成物变化的敏感度,刻蚀一到达氮化硅和氧化硅界面就跳出到下一步。
步骤A中,所述的调整电极的功率为130-170w;所述腔体的压力为20-30mT;所述反应气体的流量比例为:四氟甲烷为30-60sccm,三氟甲烷为8-12sccm,氧气为8-12sccm,氩气80-100sccm。
步骤B中,所述的氮化硅对氧化硅的高选择比优选18:1。
步骤B中,所述的一氟甲烷和氧气的比例为3:2-3:1。
步骤B中,考虑到成膜机成长氧化膜厚变化以及硅片面内均匀性,还有刻蚀机刻蚀速率的变化以及硅片面内均匀性,通常会增加20%—40%的过刻蚀。
和现有技术相比,本发明具有以下有益效果:在氮化硅主刻蚀时,调节电极功率和腔体压力,使刻蚀各向同性刻蚀的趋势增加,获得倾斜的顶端肩部形貌,从而有利于后续PMD的填充生长,降低空洞产生的机率,提高器件的可靠性。在氮化硅过刻蚀时,由于氮化硅对氧化硅的高选择比,在充分刻掉有源区上氮化硅的同时,保持良好的氧化膜面内均一性;同时,降低由于过刻蚀导致的隔离区上氧化膜的损失,降低了器件的漏电损耗。
附图说明
图1是本发明方法中淀积介质膜完成后的示意图;
图2是本发明方法完成后形成的侧墙示意图;
图3是采用现有的侧墙形成工艺方法形成的侧墙结构示意图;
图4是采用本发明方法形成的斜肩式侧墙的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明超大规模集成电路逻辑器件中斜肩式侧墙的刻蚀方法,包括如下步骤:步骤1,进行轻掺杂漏注入工艺;步骤2,在栅(多晶硅)上淀积介质膜,先淀积一层氧化膜(SiO2),再淀积一层氮化膜(SiN)(如图1所示);步骤3,用等离子体干法刻蚀法除去大多数的介质膜,在栅的侧面形成侧墙(如图2所示)。
由于侧墙孔的刻蚀从上到下要依次刻蚀氮化膜(SiN)和氧化膜(SiO2)(如图1所示),所以针对不同材料的膜,采用相应的刻蚀条件,步骤3具体分为以下二步:
第一步:顶层氮化硅的主刻蚀。该步骤主刻蚀直接决定侧墙的形貌,包括顶端肩部倾斜度和侧墙的宽度。通过调整电极的功率,腔体的压力和反应气体的流量比例,使得各向同性刻蚀的趋势增加,从而获得倾斜的顶端肩部形貌。通过调整终点检出系统的参数来增加终点检出系统对刻蚀腔体中反应生成物变化的敏感度,刻蚀一到达氮化硅和氧化硅界面就跳出到下一步。该步主要参数见表1。
第二步:氮化硅的过刻蚀。通过调节一氟甲烷(CH3F)和氧气(O2)的比例为3:2-3:1,获得很高的氮化硅对氧化硅的选择比为16:1-22:1,优选18:1。考虑到成膜机成长氧化膜厚变化以及硅片面内均匀性,还有刻蚀机刻蚀速率的变化以及硅片面内均匀性,通常会加20%——40%的过刻蚀。高氮化硅对氧化硅的选择比,确保有源区氧化膜残膜厚度具有良好均一性的同时,也减少隔离区上氧化膜的损失,降低器件的漏电损耗。该步主要参数见表1。
表1
| 压力[mT] | 功率[w] | 四氟甲烷(sccm) | 三氟甲烷(sccm) | 氧气(sccm) | 氩气(sccm) | 一氟甲烷(sccm) | 刻蚀时间[s] |
主刻蚀 | 20-30 | 130-170 | 30-60 | 8-12 | 8-12 | 80-100 | 0 | 终点检出 |
过刻蚀 | 70-80 | 90-110 | 0 | 0 | 15-25 | 40-60 | 20-40 | 20-40 |
如图4所示,按照上述方法形成的侧墙形貌呈斜肩式,与图3所示的侧墙形貌相比,侧墙顶端肩部更加倾斜,并且形成喇叭口,从而有利于PMD的淀积,避免空洞的产生。