CN102623331A - Psg层间膜中自对准接触孔的制备方法 - Google Patents
Psg层间膜中自对准接触孔的制备方法 Download PDFInfo
- Publication number
- CN102623331A CN102623331A CN2011100279622A CN201110027962A CN102623331A CN 102623331 A CN102623331 A CN 102623331A CN 2011100279622 A CN2011100279622 A CN 2011100279622A CN 201110027962 A CN201110027962 A CN 201110027962A CN 102623331 A CN102623331 A CN 102623331A
- Authority
- CN
- China
- Prior art keywords
- etching
- contact hole
- preparation
- silicon dioxide
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种PSG层间膜中自对准接触孔的制备方法，其在原有的刻蚀基础上，增加采用SiO2对SiN具有高选择比的刻蚀工艺去除接触孔底部的二氧化硅的步骤。采用本发明的方法，可提高接触孔的击穿电压，增加刻蚀工艺的窗口。
Description
技术领域
本发明涉及一种接触孔的制备方法，特别涉及一种PSG层间膜中接触孔的制备方法。
背景技术
在目前的PSG(磷硅玻璃)层间膜中自对准接触孔的制备方法中，通常分为两步刻蚀：先是第一次刻蚀，停止在PSG膜中的花形图案区域中；接下来为第二次刻蚀，刻蚀至硅衬底表面，形成接触孔。因为在刻蚀过程中，会自动沿栅极侧墙之间的位置往下刻蚀，故称为自对准接触孔。
上述的刻蚀工艺中，由于第二步刻蚀中，通常需要采用PSG对SiO2具有高选择比的刻蚀条件，同时由于这个刻蚀条件的选择，容易造成接触孔底部有SiO2残留，导致开口不好和刻蚀电阻高的现象，导致工艺刻蚀的窗口过小。
发明内容
本发明要解决的技术问题是提供一种PSG层间膜中自对准孔的制备方法，其能降低接触孔底部的氧化硅残留。
为解决上述技术问题，本发明的PSG层间膜中自对准接触孔的制备方法，其包括：增加采用SiO2对SiN具有选择比大于15的刻蚀工艺去除接触孔底部的二氧化硅的步骤。
采用本发明的方法，在原有的两次刻蚀工艺的基础上，增加采用SiO2对SiN具有高选择比的刻蚀工艺去除接触孔底部的二氧化硅的步骤，在不影响栅极SiN侧墙的前提下，把接触孔底部残留的SiO2刻蚀干净。同时，在通过增加这一步工序后，可以尽量提高上述第二步工序的PSG对SiO2的刻蚀选择比，从而减少栅极SiN侧墙损失量，进而提高接触孔的击穿电压，增加刻蚀工艺的窗口。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为采用本发明的方法中淀积完成保护氧化膜之后的结构示意图；
图2为采用本发明的方法中光刻后的结构示意图；
图3为采用本发明的方法中第一次刻蚀后的结构示意图；
图4为采用本发明的方法中第二次刻蚀后的结构示意图；
图5为采用本发明的方法中第三次刻蚀后的结构示意图；
图6为采用本发明的方法中形成接触孔后的结构示意图。
具体实施方式
本发明的PSG层间膜中的自对准接触孔的制备方法，为在原来的刻蚀工艺基础上，增加采用SiO2对SiN具有高选择比(大于15)的刻蚀工艺去除接触孔底部的二氧化硅的步骤。
一个具体的工艺流程可为：
第一步，按照传统流程在形成器件结构(包括栅极7和氮化硅侧墙5)的硅衬底3上淀积PSG层间膜(见图1)。在PSG膜形成过程中，同时会以栅极为中心形成花形图案(称为FLOWER PATTERN)4，还有初始氧化膜6。
第二步，通过传统光刻流程，定义出接触孔的图形，即为图2中的光刻胶8，作为刻蚀的掩模层。光刻流程一般为先涂布光刻胶，后采用接触孔的掩膜版进行曝光。也可采用其他任何合适的光刻流程。
第三步，进行刻第一步刻蚀，刻蚀停留到花形图案4中。一个具体实施例中为花形图案4的腰部位置，如图3所示。该步刻蚀的工艺和刻蚀停止的位置与现有的工艺相同。
第四步，接着切换到第二步刻蚀工序，把下面初始氧化膜6之间剩余的PSG刻蚀干净。该步刻蚀通常采用PSG对氧化硅有较高选择比的刻蚀条件，因此底部会有SiO2残留，如图4所示。在现有的两步刻蚀工艺中，为了尽量将底部的氧化硅刻蚀掉，通常只能尽量降低PSG对氧化硅的刻蚀比，此时就会有牺牲一部分栅极的侧墙。而在本发明的工艺中，可以将该选择比调的较高些(可大于15)，对侧墙起到更好的保护作用。且由于选择比较高，因为刻蚀过程中有自然氧化硅的保护，可以增加刻蚀的窗口。
第五步，切换到第三步刻蚀，采用SiO2对SiN具有高选择比的刻蚀工序，在不影响栅极的SiN侧墙的前提下，把底部残留在衬底上的SiO2刻蚀干净，完成接触孔的制备(见图5)。这里的选择比为大于15，通常设置在15和40之间。
该步氧化膜的刻蚀，采用含CF系气体，为了获得比较高的SiO2对SiN的刻蚀选择比，可采用一些能够增加沉积物的气体体系，如CHF3，CH2F2，C4F6，C4F8，C5F8中的至少一种，并且同时添加Ar、N2、CO等气体。在具体实例中，刻蚀参数可设为：射频功率为500～1100W，腔体内压力为25～120mT，气体总流量为100～300sccm，其中CHF3或者CH2F2流量为0～120sccm，C4F6、C4F8和C5F8等气体总流量为2～40sccm，CHF3、CH2F2、C4F6、C4F8和C5F8等气体总流量为10～60sccm，Ar气体流量为20～180sccm，N2和CO等气体流量为0～150sccm。通过增加N2、CHF3、CH2F2、C4F6、C4F8和C5F8等气体流量能够对SiO2/SiN的刻蚀比进行调整，以此来得到合适的刻蚀要求。上述三步刻蚀通常采用干法刻蚀工艺。
最后，通过传统流程进行去胶和清洗，得到自对准接触孔9(见图6)。
通过采用本发明的接触孔的制备方法，在不影响栅极SiN侧墙的前提下，把接触孔底部残留的SiO2刻蚀干净。同时，可以尽量提高第二步刻蚀工序的PSG对SiO2的刻蚀选择比，从而减少栅极SiN侧墙损失量，进而提高接触孔的击穿电压，增加刻蚀工艺的窗口。
Claims (6)
1.一种PSG层间膜中自对准接触孔的制备方法，其特征在于：增加采用SiO2对SiN具有选择比大于等于15的刻蚀工艺来去除接触孔底部的二氧化硅的步骤。
2.如权利要求1所述的制备方法，其特征在于，在去除接触孔底部的二氧化硅的步骤之前还包括如下步骤：
(1)在衬底上依次淀积形成磷硅玻璃和保护氧化膜之后，采用光刻工艺定义出接触孔的图形，而后依次刻蚀所述保护氧化膜和所述磷硅玻璃层至所述磷硅玻璃层的花形图案中；
(2)采用磷硅玻璃对氧化硅具有选择比大于15的刻蚀工艺，去除剩余的磷硅玻璃。
3.如权利要求1或2所述的制备方法，其特征在于：在去除接触孔底部的二氧化硅的步骤中，SiO2对SiN的刻蚀选择比为15至40之间。
4.如权利要求1或2所述的制备方法，其特征在于：在去除接触孔底部的二氧化硅的刻蚀工艺中，刻蚀气体中含CF系气体、氩气、氮气和一氧化碳气体。
5.如权利要求4所述的制备方法，其特征在于：所述CF系气体为CHF3、CH2F2、C4F6、C4F8和C5F8中的至少一种。
6.如权利要求5所述的方法，其特征在于：在去除接触孔底部的二氧化硅的刻蚀工艺中，刻蚀设备的射频功率设为500～1100瓦，刻蚀腔体内的压力设置为25～120毫托，刻蚀气体总流量为100～300sccm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100279622A CN102623331A (zh) | 2011-01-26 | 2011-01-26 | Psg层间膜中自对准接触孔的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100279622A CN102623331A (zh) | 2011-01-26 | 2011-01-26 | Psg层间膜中自对准接触孔的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102623331A true CN102623331A (zh) | 2012-08-01 |
Family
ID=46563173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100279622A Pending CN102623331A (zh) | 2011-01-26 | 2011-01-26 | Psg层间膜中自对准接触孔的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102623331A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040046189A1 (en) * | 2002-09-11 | 2004-03-11 | Samsung Electronics Co., Ltd | Semiconductor device having an etch stopper formed of a SiN layer by low temperature ALD and method of fabricating the same |
| EP1608010A2 (en) * | 1995-05-29 | 2005-12-21 | Sony Corporation | Method of forming connection hole |
| CN101202229A (zh) * | 2006-12-13 | 2008-06-18 | 上海华虹Nec电子有限公司 | 超大规模集成电路逻辑器件中斜肩式侧墙的刻蚀方法 |
-
2011
- 2011-01-26 CN CN2011100279622A patent/CN102623331A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1608010A2 (en) * | 1995-05-29 | 2005-12-21 | Sony Corporation | Method of forming connection hole |
| US20040046189A1 (en) * | 2002-09-11 | 2004-03-11 | Samsung Electronics Co., Ltd | Semiconductor device having an etch stopper formed of a SiN layer by low temperature ALD and method of fabricating the same |
| CN101202229A (zh) * | 2006-12-13 | 2008-06-18 | 上海华虹Nec电子有限公司 | 超大规模集成电路逻辑器件中斜肩式侧墙的刻蚀方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101691717B1 (ko) | 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법 | |
| US10192956B2 (en) | Method for producing fin structures of a semiconductor device in a substrate | |
| US20150130044A1 (en) | Novel mechanism for mems bump side wall angle improvement | |
| KR102550498B1 (ko) | 패턴 전사 및 리소그래피 결함을 감소시키기 위한 방법 | |
| WO2007084982A3 (en) | Dual-damascene process to fabricate thick wire structure | |
| CN102478763A (zh) | 光刻方法 | |
| CN103633014B (zh) | 半导体器件制造方法 | |
| CN101388328A (zh) | 在半导体器件中形成微图案的方法 | |
| CN104167348B (zh) | 形成间隔物图案掩模的方法 | |
| US7288476B2 (en) | Controlled dry etch of a film | |
| CN101599429B (zh) | 形成侧墙方法 | |
| CN103035506B (zh) | Rfldmos隔离介质层深沟槽的刻蚀方法 | |
| CN102092673A (zh) | Mems的缓变侧壁的形成方法 | |
| CN103632943A (zh) | 半导体器件制造方法 | |
| TW200824002A (en) | Method for fabricating semiconductor device | |
| CN102623331A (zh) | Psg层间膜中自对准接触孔的制备方法 | |
| KR100727439B1 (ko) | 금속 배선 형성 방법 | |
| CN109003894A (zh) | 一种改善双重图形刻蚀芯模顶端圆角的工艺方法 | |
| CN103531454A (zh) | 半导体器件制造方法 | |
| CN114121639A (zh) | 一种圆滑沟槽的制作方法及圆滑沟槽结构 | |
| CN104538360B (zh) | 一种闪存的存储单元栅极制备方法 | |
| CN109994420A (zh) | 一种深槽隔离结构的制造方法 | |
| KR20090045754A (ko) | 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법 | |
| CN101645414B (zh) | 双镶嵌结构形成方法 | |
| CN102610496B (zh) | 大高宽比结构的去胶方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140103 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140103 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120801 |