CN100409429C - 半导体封装件及封装半导体的方法 - Google Patents

半导体封装件及封装半导体的方法 Download PDF

Info

Publication number
CN100409429C
CN100409429C CNB031546064A CN03154606A CN100409429C CN 100409429 C CN100409429 C CN 100409429C CN B031546064 A CNB031546064 A CN B031546064A CN 03154606 A CN03154606 A CN 03154606A CN 100409429 C CN100409429 C CN 100409429C
Authority
CN
China
Prior art keywords
substrate
electrode pad
hole
band
soldered ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031546064A
Other languages
English (en)
Other versions
CN1487582A (zh
Inventor
柳镇馨
赵三济
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of CN1487582A publication Critical patent/CN1487582A/zh
Application granted granted Critical
Publication of CN100409429C publication Critical patent/CN100409429C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Abstract

本发明公开一种半导体封装件及用于封装半导体的方法，该封装件具有高可靠性。根据本发明的半导体封装件包括第一衬底，在该第一衬底上形成有电路图形和电极焊盘；第二衬底，该第二衬底粘结在第一衬底上并在该第二衬底上形成有孔；以及焊球，该焊球通过形成在第二衬底上的孔粘结在电极焊盘上。而且，第二衬底被用作焊料阻挡层。由此，因为第一衬底和第二衬底由相同的材料形成，所以可以防止烧结时BGA封装件开裂和产生不均匀。

Description

半导体封装件及封装半导体的方法
技术领域
本发明涉及一种半导体封装件，更具体地涉及一种具有高可靠性的半导体封装件及其制造方法。
背景技术
近来，随着各种电子器件的小型化，用于驱动这些电子器件的电路也被高度集成。换句话说，电路和电子部件集成在单个的半导体封装件中并安装在印刷电路板(PCB)上。
作为半导体封装件的一个例子，有一种球栅阵列(以后称为BGA)封装件。其中具有多个电路图形的多个陶瓷衬底被层合；通过通孔衬底彼此电连接，焊球附着到电极焊盘上。
图1示出了制造一般的球栅阵列封装件的工艺。图2示出了如图1中所示的制造一般的球栅阵列封装件的工艺的流程图。
参考图1和2，BGA封装件的制造首先以预定的尺寸切割缠绕在辊子12上的生带(green tape)(步骤S21)。这里，生带如下形成。玻璃粉；粘结剂，用于保持玻璃粉的粘度；增塑剂，用于给粘结剂提供塑性以阻止粘结剂硬化；溶剂，用于溶解粘结剂和增塑剂；以及少量的添加剂得以混合并干燥以形成浆料。干燥了的浆料经生带浇铸技术处理被缠绕在该辊子12上。所需要的衬底通过以预定的尺寸切割缠绕的生带来提供。
采用机械冲压技术，多个通路孔16被形成在由步骤S21提供的4个生带13a-13d上(步骤S22)。
接着，导电胶18被填入通孔16中，并且填入的导电胶18被干燥(步骤S23)。此处，干燥了的导电胶用于电极焊盘。
在后续工序中，填入在通孔16中的导电胶18将形成在生带13a-13d上的电路图形20彼此电连接。
在步骤S23中将导电胶填入通孔16之后，通过使用丝网印刷技术，电路图形20被形成在生带13a-13d上(步骤S24)。
焊料阻挡剂涂在最下面的生带13d上，该生带13d上的电极焊盘54形成在13a-13d之间，且在生带13a-13d上，在步骤S24中形成有电路图形20(步骤S25)。这里，焊料阻挡剂涂在除电极焊盘54之外的最下面的生带13d的整个表面上。
其它的生带13a-13c在步骤S25中涂了焊料阻挡剂的位于最下方的生带13d上对齐(步骤S26)。
如果四个生带13a-13d在步骤S26中对齐，那么在层合工艺中四个生带13a-13d被层合并彼此粘结(步骤S27)。
在步骤S27中彼此粘结的生带13a-13d以预定的温度共烧(步骤S28)。在步骤S28中共烧的每个生带13a-13d成为陶瓷衬底，在步骤28中层合的陶瓷衬底成为具有多个电路层的电路封装件15。
包括例如电阻R、电感L、电容C的无源元件及例如晶体管和集成电路芯片(IC)的有源元件的电子组件2安装在步骤S28中提供的封装件15上(步骤S29)。
起钝化层作用的材料5涂在安装有电子组件的封装件6的整个表面上(步骤S30)。
最后，通过使用焊球回流工艺，每个焊球3粘结到位于被覆的封装件9的下表面上的每个电极焊盘上(步骤S31)。
当按如上所述方法制造的BGA封装件10安装在印刷电路板(PCB)或其它衬底上时，BGA封装件的焊球粘结到位于PCB上的电极焊盘上或位于衬底上的电极焊盘上。
可选择地，如果必要，BGA封装件10可以通过在烧制层合的衬底后增加一个在衬底上被覆电极焊盘的工艺来形成。
通常，位于BGA封装件10上的焊料阻挡剂1使用丝网印刷技术形成在不存在电极焊盘的区域上。
然而，在使用预定的温度和压力的层合工艺和烧制工艺中，涂层面积和焊料阻挡剂的厚度的不均匀引起电极焊盘与烧结衬底反应，并由此导致损坏电极。通过不均匀的焊料阻挡剂粘结到电极焊盘上的焊球3粘结的形状不均匀，这降低了BGA封装件的可靠性。
如图3所示，由于涂在最下面的生带13d上的焊料阻挡剂1稍微倾斜，粘结到焊料阻挡剂1的边缘的焊球3的形状也稍微倾斜。
当焊球3的高度降低时，外力52很容易导致焊球3变形。换句话说，当焊球3的高度增加时，焊球3不容易因外力52而变形。这是因为焊球3的粘结力增加。焊球的变形降低了BGA封装件的可靠性。
而且，用作衬底的生带13a-13g和涂在生带上的焊料阻挡剂1在烧制工艺中物化收缩。那么，如果焊料阻挡剂1的收缩与生带13a-13g的收缩不同，在烧制工艺中BGA封装件将开裂并变形。为此，有必要开发出一种和生带具有相同收缩率的焊料阻挡剂。
因此，在传统的BGA封装件制造方法中，由于焊料阻挡剂由不同于衬底的材料制成，并由于衬底和焊料阻挡剂的收缩率不同，因此BGA封装件产生开裂和变形。
另外，在传统的BGA封装件制造方法中，电极焊盘与烧制的衬底反应；而且，由于焊料阻挡剂的不均匀的涂层面积和不均匀的涂层厚度，使电极焊盘受到损伤。
而且，在传统的BGA封装件制造方法中，由于涂在衬底上的焊料阻挡剂导致粘结到电极焊盘的焊球的粘结力降低，焊球的形状变形，焊球粘结不均匀，这降低了BGA封装件的可靠性。
发明内容
有鉴于此，本发明提供一种半导体封装件和用于封装半导体的方法，它基本上解决了由于相关技术的限制和缺点引起的一个或多个问题。
本发明的一个目的是提供一种半导体封装件和用于封装半导体的方法，它防止了球栅阵列的开裂和变形以及电极焊盘的损伤，并由此提高了可靠性。
本发明的其它的优点、目的和特点，部分将在下面的描述中阐明，部分对于审查本发明的本领域的普通技术人员是清晰的，或者可以从本发明的实施中了解到。本发明的目的和其它优点可以采用在书面的说明书、权利要求以及附图中具体描述的结构来实现和获得。
根据本发明的目的，为了实现这些目的和优点，如此处具体化和广泛地描述的那样，半导体封装件包括：第一衬底，在其上形成电路图形和电极焊盘；第二衬底，该第二衬底粘结在第一衬底上并在该第二衬底上形成有孔；以及焊球，该焊球通过形成在第二衬底上的孔粘结在电极焊盘上，其中第一衬底和第二衬底由从陶瓷材料中选出的相同的材料形成。
第二衬底的厚度为10-100μm。
第二衬底可以用于焊料阻挡层。
在本发明的另一个方面中，用于封装半导体封装件的方法包括如下步骤：(a)在第一衬底上形成电路图形和电极焊盘；(b)在第二衬底上形成有孔；(c)粘结第一衬底到第二衬底上；以及(d)通过形成在第二衬底上的孔粘结焊球到电极焊盘上，其中第一衬底和第二衬底由从陶瓷材料中选出的相同的材料形成。
在本发明的另一个方面中，半导体封装件包括：第一衬底，在该第一衬底上具有电路图形和电极焊盘；第二衬底，该第二衬底粘结在第一衬底上并在该第二衬底上形成有孔，导电材料被覆在孔的内壁上；以及焊球，该焊球通过形成在第二衬底上的孔粘结在电极焊盘上，其中第一衬底和第二衬底由从陶瓷材料中选出的相同的材料形成。
焊球可以与电极焊盘和导电材料接触。
在本发明的另一个方面中，用于封装半导体封装件的方法包括如下步骤：(a)在第一衬底上形成电路图形和电极焊盘；(b)在第二衬底上形成孔；(c)导电材料被覆到孔的内壁上；(d)粘结第一衬底到第二衬底上；以及(e)通过形成在第二衬底上的孔粘结焊球到电极焊盘上，其中第一衬底和第二衬底由从陶瓷材料中选出的相同的材料形成。
可以理解地，本发明的上述的一般性描述和下面的具体描述都是示例性和解释性的，并愿意提供关于提出权利要求的本发明的进一步的解释。
附图说明
所附的示图提供了对本发明的进一步理解，同时也构成为本申请的一部分，该些附图阐明了本发明的实施例，并与描述一同用来解释本发明的原理。在附图中：
图1示出了一般的球栅阵列封装件的制造工艺；
图2示出的是图1中一般的球栅阵列封装件的制造工艺的流程图；
图3示出的是图1中的球栅阵列封装件的剖面图；
图4示出了根据第一优选实施例的球栅阵列封装件的制造工艺；
图5示出的是图4中球栅阵列封装件的制造工艺的流程图；
图6示出的是图4中的球栅阵列封装件的剖面图；
图7示出了根据第二优选实施例的球栅阵列封装件的制造工艺；
图8示出的是图7中球栅阵列封装件的制造工艺的流程图；以及
图9示出的是图7中的球栅阵列封装件的剖面图。
具体实施方式
现在具体示出本发明的优选实施方式，其实施例在附图中示出。
图4和5示出了根据第一优选实施例的BGA封装件的制造工艺。
如图4及图5所示，BGA封装件制造工艺首先以预定的尺寸切割缠绕在辊子12上的生带(步骤S41)。然后，以位于最下层的生带13e用作焊料阻挡层衬底，厚度为10-100μm。除了焊料阻挡层衬底外的其它的生带13a-13d被加工并形成为电路图形衬底。由于电路图形衬底和焊料阻挡层衬底由相同的材料形成，可以避免烧结时BGA封装件开裂和产生不均匀。
此处，生带按如下方式形成。
玻璃粉；粘结剂，用于保持玻璃粉的粘度；增塑剂，用于给粘结剂提供塑性以防止粘结剂硬化；溶剂，用于溶解粘结剂和增塑剂；以及少量的添加剂得以混合并干燥以形成浆料。在浆料干燥之后，采用刮片技术，加工成预定的厚度，形成生带。将制造的生带缠绕在辊子12上。
通过使用机械冲压技术，在由步骤S41提供的5个生带13a-13e中形成多个通孔16(步骤S42)。然后，以形成在生带13e中的通孔166作为导孔(guide)，使在任一其它生带13a-13d上形成的电极焊盘外露。
接着，在用作衬底的生带13a-13d的通孔16中填入导电胶18，并把填入的导电胶18干燥(步骤S43)。此处，干燥了的导电胶18用作电极焊盘。
此时，在后续工序中，填充在通孔16中的导电胶18用来使形成在生带13a-13d上的电路图形20彼此电连接。
在步骤S43中，在通孔16中填充导电胶18；通过使用丝网印刷技术，在每个用作衬底的生带13a-13d上形成各自的电路图形20(步骤S44)。
生带13a-13e被依次对齐，使得用作焊料阻挡层的生带13e置于作为衬底的生带13d的下方，其中生带13d在生带13a-13d中位于最下面，在生带13a-13d上，在步骤S44中形成有电路图形20(步骤S45)。
如果用作衬底的四个生带13a-13d和用作焊料阻挡层的生带13e在步骤S45中的对齐成叠层结构，那么在层合工艺中五个生带13a-13e被层合并彼此粘结(步骤S46)。
在步骤S46中彼此粘结的生带13a-13e以预定的温度共烧(步骤S47)。
在步骤S47中共烧的用作衬底的每个生带13a-13d用于陶瓷衬底，在步骤S47中层合的陶瓷衬底成为具有多个电路层的电路封装件35。
包括例如电阻R、电感L、电容C的无源元件及例如晶体管和集成电路芯片(IC)有源元件的电子组件2安装在步骤S47中提供的封装件35上(步骤S48)。
起钝化层作用的材料5涂在步骤S48中形成的封装件36的整个表面上(步骤S49)。
最后，使用焊球回流工艺，通过形成在位于封装件33的下表面上的用于焊料阻挡层的衬底31中的通孔，每个焊球3粘结到形成在用于电路图形的衬底上的每个电极焊盘18上(步骤S50)。
当如上所述制造的BGA封装件30安装在一印刷电路板(PCB)或其它衬底上时，BGA封装件的焊球粘结到形成在PCB上的电极焊盘上或形成在衬底上的电极焊盘上。
此时，如果必要，BGA封装件30可以通过在干燥层合衬底后增加一个在衬底上涂覆电极焊盘的工艺形成。另外，根据本发明第一实施例的BGA封装件30包括四个用于衬底的生带，但是，依据所要制造的电路结构，通过层叠多个用于衬底的生带形成BGA封装件。
图6示出的是一剖面图，显示了根据本发明的第一实施例的球栅阵列封装件30被安装在PCB上的。
如图6，在根据本发明第一实施例的球栅阵列封装件30中，焊料阻挡层衬底31的厚度可以通过增加生带13e的厚度而增加。如果焊料阻挡层衬底31的厚度增加，焊料阻挡层衬底31的通孔上形成的焊球3的高度也增加。结果，安装在PCB51上的BGA封装件30的焊球3的抵抗由于温度变化施加的剪应力(F)52的阻力增加，进而提高了对电极焊盘54的附着力。焊球3和电极焊盘54的附着力的增加改善了BGA封装件的可靠性。
另外，因为电路图形衬底和焊料阻挡层衬底以同种材料制成，这种BGA封装件可以防止开裂和变形。
图7和图8示出了根据第二优选实施例的BGA封装件的制造工艺。
如图7和图8，该BGA封装件制造工艺开始于以预定的尺寸切割缠绕在辊子12上的生带(步骤S71)。然后，位于最底层的生带13e用于焊料阻挡层衬底，厚度为10-100μm。除了焊料阻挡层衬底外的其它的生带13a-13d被处理并形成电路图形衬底。
此处，生带按如下方式形成。玻璃粉；粘结剂，用于保持玻璃粉的粘度；增塑剂，为了给粘结剂提供塑性以防止粘结剂硬化；溶剂，用于溶解粘结剂和增塑剂；以及少量的添加剂得以混合并干燥以形成浆料。在浆料干燥之后，使用刮片技术，加工成预定的厚度，形成生带。将制造的生带缠绕在辊子12上。
通过使用机械冲压技术，在由步骤S71提供的5个生带13a-13e上形成多个通孔16(步骤S72)。然后，形成在生带13e中的通孔作为导孔，用于使在任一其它生带13a-13d上形成的电极焊盘外露。
接着，在用于衬底的生带13a-13d的通孔16中填入导电胶18，并把导电材料18涂在用于焊料阻挡层的生带13e的通孔16中。干燥填充和被覆的导电胶18(步骤S73)。此处，干燥了的导电胶18用作电极焊盘。
当用于电路图形的生带13a-13d的通路孔被导电胶完全填充时，在用于焊料阻挡层的生带13e的通路孔的内壁上以预定的厚度涂覆导电胶。因此，生带13e的通孔仍具有孔的预定尺寸。
因此，通过沿着用于焊料阻挡层13e的通孔内壁涂覆导电胶，当试图将焊球粘结到位于用于电路图形的形成在任一生带13a-13d上的电极焊盘时，焊球被粘结到电极焊盘或贯穿更宽区域的导电胶上。
同时，在后续工序中，填充在通孔16中的导电胶18把形成在生带13a-13d上的电路图形20彼此电连接。在后续工序中，涂覆在生带13e的通路孔中的导电胶18电连接到一电极焊盘，该电极焊盘是一形成在用于最下面的衬底的生带13d上的输入/输出焊盘。
通过使用丝网印刷技术，电路图形20形成在生带13a-13d上，其中在步骤S73中已将导电胶填充在通孔16中(步骤S74)。
生带13a-13e被依次对齐，以使用于焊料阻挡层的生带13e位于用于衬底的生带13d的下面，其中生带13d位于在步骤S74中形成有电路图形20的生带13a-13d中的最下方(步骤S75)。
如果用于衬底的四个生带13a-13d和用于焊料阻挡层的生带13e在步骤S75中对齐成叠层结构，那么在层合工艺中该五个生带13a-13e被彼此粘结成叠层结构(步骤S76)。
在步骤S76中彼此粘结的生带13a-13e以预定的温度共烧(步骤S77)。在步骤S77中共烧的用于衬底的每个生带13a-13d成为陶瓷衬底，在步骤S47中层合的陶瓷衬底成为具有多个电路层的电路封装件65。
包括例如电阻R、电感L、电容C的无源元件及例如晶体管和集成电路芯片(IC)的有源元件的电子组件2安装在步骤S77中提供的封装件65上(步骤S78)。
起钝化层作用的材料5涂在步骤S78中形成的封装件66的整个表面上(步骤S79)。
最后，使用焊球回流工艺，通过位于封装件63的下表面上的用于焊料阻挡层的衬底61中形成的通孔16，每个焊球3粘结到用于电路图形的衬底上形成的每个电极焊盘54上(步骤S80)。
当如上所述制造的BGA封装件60安装到一印刷电路板(PCB)或其它衬底上时，BGA封装件的焊球粘结到形成于PCB上的电极焊盘上或形成于衬底上的电极焊盘上。
然后，如果必要，BGA封装件60可以通过在对层合的衬底增塑处理后增加一个在衬底上涂覆电极焊盘的工艺形成。另外，根据本发明第二实施例，BGA封装件60包括四个用于衬底的生带，但是，依据所要制造的电路结构，BGA封装件通过层叠多个用于衬底的生带形成。
图9示出的是一剖面图，显示了根据本发明第二实施例的球栅阵列封装件60安装在PCB51上。
如图9，在根据本发明第二实施例的球栅阵列封装件60中，焊料阻挡层衬底61的厚度可以通过增加生带13e的厚度而增加。如果焊料阻挡层衬底61的厚度增加，形成于用于焊料阻挡层的衬底61的通孔上的焊球3的高度也增加。结果，安装在PCB51上的BGA封装件60的焊球3的抵抗由于温度变化施加的剪应力(F)52的阻力增加，进而提高了对电极焊盘54的附着力。另外，涂覆在焊料阻挡层61的通孔16上的与焊球3接触的导电胶18电连接到形成在衬底上的电极焊盘54，以使焊球3与电极焊盘54的电附着面积增加。
焊球3和电极焊盘54之间的附着力和附着面积的增加改善了BGA封装件30的可靠性。
结果，因为根据本发明实施例的BGA封装件30和60的焊料阻挡层31和61与衬底都是由同种材料生带12形成，因此衬底和焊料阻挡层的收缩率是相同的，由此可以防止在干燥工艺中引起的BGA封装件的开裂和变形。
另外，因为生带12按照上述的刮片技术形成预定的厚度，生带的通孔采用机械冲压技术形成，因此焊料阻挡层在厚度上是均匀的，并具有均匀的通孔面积。由此，避免了在传统干燥工艺中产生的BGA封装件电极图形与干燥衬底间的反应。
同时，因为焊料阻挡层的厚度可以自由地控制，焊球的高度也可以增加。相应地，抵抗外部剪应力的阻力增加。
涂在焊料阻挡层通孔上的导电胶增加了焊球和电极焊盘之间的电附着面积。因此，根据本发明实施例的BGA封装件具有高可靠性。
如上所述，根据本发明的BGA封装件的焊料阻挡层由生带形成，其材料和衬底的材料相同，避免了干燥时BGA封装件的开裂和变形。
另外，因为生带通过使用刮片技术形成预定的厚度，且生带的通孔通过使用机械冲压技术形成，因此焊料阻挡层厚度均匀，并且通孔面积均匀。由此，避免了在传统干燥工艺中产生的BGA封装件电极图形与干燥衬底间的反应。
同时，因为焊料阻挡层的厚度可以自由地控制，焊球的高度也可以增加。相应地，抵抗外部剪应力的阻力增加。因为焊球高度的增加增加了焊球的附着力，抵抗外部剪切变形力的阻力增加。换句话说，焊球的变形减小。它提高了BGA封装件的可靠性。涂在焊料阻挡层通孔上的导电材料增加了焊球和电极焊盘之间的电附着面积。因此，BGA封装件具有高可靠性。
显而易见的是，本领域的技术人员能够在本发明范围内做出各种修改和变化。所以，这意味着本发明涵盖那些落入附加的权利要求及其等同含义的范围内的修改和变化。

Claims (14)

1. 一种半导体封装件，包括：
第一衬底，电路图形和电极焊盘形成在该第一衬底上；
第二衬底，该第二衬底粘结在第一衬底上并在该第二衬底上形成有孔；以及
焊球，该焊球通过形成在第二衬底上的孔粘结在电极焊盘上，
其中，第一衬底和第二衬底由从陶瓷材料中选出的相同的材料形成。
2. 根据权利要求1所述的半导体封装件，还包括导电材料，其被覆在形成在该第二衬底上的该孔的内壁上。
3. 根据权利要求1或2所述的半导体封装件，其中第一衬底和第二衬底通过刮片技术形成预定的厚度。
4. 根据权利要求2所述的半导体封装件，其中当第一衬底和第二衬底彼此粘结时，导电材料与电极焊盘电连接。
5. 根据权利要求2所述的半导体封装件，其中焊球与电极焊盘和导电材料接触。
6. 根据权利要求1或2所述的半导体封装件，其中第一衬底包括多个层合的衬底。
7. 根据权利要求1或2所述的半导体封装件，其中第二衬底用于焊料阻挡层，其厚度为10-100μm。
8. 一种用于封装半导体封装件的方法，包括如下步骤：
(a)在第一衬底上形成电路图形和电极焊盘；
(b)在第二衬底上形成孔；
(c)粘结第一衬底到第二衬底上；以及
(d)通过形成在第二衬底上的孔粘结焊球到电极焊盘上，
其中，第一衬底和第二衬底由从陶瓷材料中选出的相同的材料形成。
9. 根据权利要求8所述的方法，还包括如下步骤：
在形成在该第二衬底上的该孔的内壁上被覆导电材料。
10. 根据权利要求8或9所述的方法，其中形成在第二衬底上的孔是导孔，用于使形成在第一衬底上的电极焊盘外露。
11. 根据权利要求8或9所述的方法，其中第一衬底包括多个层合的衬底。
12. 根据权利要求9所述的方法，其中当第一衬底和第二衬底彼此粘结时，导电材料与电极焊盘电连接。
13. 根据权利要求9所述的方法，其中焊球与电极焊盘和导电材料接触。
14. 根据权利要求8或9所述的方法，其中第二衬底用于焊料阻挡层，其厚度为10-100μm。
CNB031546064A 2002-06-07 2003-06-07 半导体封装件及封装半导体的方法 Expired - Fee Related CN100409429C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2002-0031981A KR100481216B1 (ko) 2002-06-07 2002-06-07 볼 그리드 어레이 패키지 및 그의 제조 방법
KR31981/02 2002-06-07
KR31981/2002 2002-06-07

Publications (2)

Publication Number Publication Date
CN1487582A CN1487582A (zh) 2004-04-07
CN100409429C true CN100409429C (zh) 2008-08-06

Family

ID=29546399

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031546064A Expired - Fee Related CN100409429C (zh) 2002-06-07 2003-06-07 半导体封装件及封装半导体的方法

Country Status (4)

Country Link
US (1) US7564131B2 (zh)
EP (1) EP1369921A3 (zh)
KR (1) KR100481216B1 (zh)
CN (1) CN100409429C (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663593A (en) * 1995-10-17 1997-09-02 National Semiconductor Corporation Ball grid array package with lead frame
JPH10112514A (ja) * 1996-10-04 1998-04-28 Toshiba Corp 半導体装置及びその製造方法
US5751068A (en) * 1994-09-01 1998-05-12 Intel Corporation Tape with solder forms for semiconductor devices
US6207548B1 (en) * 1996-03-07 2001-03-27 Micron Technology, Inc. Method for fabricating a micromachined chip scale package
JP2001316169A (ja) * 2000-03-02 2001-11-13 Murata Mfg Co Ltd 厚膜絶縁組成物およびそれを用いたセラミック電子部品、ならびに電子装置
JP2001358445A (ja) * 2000-06-13 2001-12-26 Denso Corp 電子部品の実装構造

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5824037B2 (ja) * 1980-05-26 1983-05-18 富士通株式会社 導体ボ−ル配列方法
JPH0736428B2 (ja) * 1989-03-22 1995-04-19 株式会社村田製作所 セラミック基板
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5401911A (en) * 1992-04-03 1995-03-28 International Business Machines Corporation Via and pad structure for thermoplastic substrates and method and apparatus for forming the same
JPH0613755A (ja) * 1992-06-29 1994-01-21 Hitachi Ltd セラミック多層配線基板とその製造方法
US5442852A (en) * 1993-10-26 1995-08-22 Pacific Microelectronics Corporation Method of fabricating solder ball array
JP2606110B2 (ja) * 1993-12-15 1997-04-30 日本電気株式会社 多層基板およびその製造方法
US5763059A (en) 1995-03-31 1998-06-09 Kyocera Corporation Circuit board
KR0157284B1 (ko) 1995-05-31 1999-02-18 김광호 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지
KR970024051A (ko) * 1995-10-25 1997-05-30 김광호 반도체 패키지 제조방법
KR100274333B1 (ko) 1996-01-19 2001-01-15 모기 쥰이찌 도체층부착 이방성 도전시트 및 이를 사용한 배선기판
JP3050807B2 (ja) 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
JP3576727B2 (ja) * 1996-12-10 2004-10-13 株式会社デンソー 表面実装型パッケージ
US5952840A (en) * 1996-12-31 1999-09-14 Micron Technology, Inc. Apparatus for testing semiconductor wafers
KR100499306B1 (ko) * 1997-01-23 2005-11-22 세이코 엡슨 가부시키가이샤 반도체장치및그제조방법
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
US7007833B2 (en) * 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
KR19990005679A (ko) * 1997-06-30 1999-01-25 이형도 플립칩 실장용 패키지의 제조방법
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
US6683384B1 (en) * 1997-10-08 2004-01-27 Agere Systems Inc Air isolated crossovers
US6137062A (en) * 1998-05-11 2000-10-24 Motorola, Inc. Ball grid array with recessed solder balls
JP3825181B2 (ja) * 1998-08-20 2006-09-20 沖電気工業株式会社 半導体装置の製造方法及び半導体装置
US6400018B2 (en) * 1998-08-27 2002-06-04 3M Innovative Properties Company Via plug adapter
US6187418B1 (en) * 1999-07-19 2001-02-13 International Business Machines Corporation Multilayer ceramic substrate with anchored pad
US6295730B1 (en) * 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
EP2265101B1 (en) * 1999-09-02 2012-08-29 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
JP3865989B2 (ja) * 2000-01-13 2007-01-10 新光電気工業株式会社 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
EP1259103B1 (en) * 2000-02-25 2007-05-30 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
JP3407716B2 (ja) * 2000-06-08 2003-05-19 株式会社村田製作所 複合積層電子部品
US6459039B1 (en) * 2000-06-19 2002-10-01 International Business Machines Corporation Method and apparatus to manufacture an electronic package with direct wiring pattern
US6459150B1 (en) * 2000-08-17 2002-10-01 Industrial Technology Research Institute Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
US6408511B1 (en) * 2000-08-21 2002-06-25 National Semiconductor, Inc. Method of creating an enhanced BGA attachment in a low-temperature co-fired ceramic (LTCC) substrate
DE10065895C1 (de) * 2000-11-17 2002-05-23 Infineon Technologies Ag Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung
DE10104574A1 (de) * 2001-02-01 2002-08-08 Epcos Ag Substrat für ein elektrisches Bauelement und Verfahren zur Herstellung
JP4724924B2 (ja) * 2001-02-08 2011-07-13 ソニー株式会社 表示装置の製造方法
US6417025B1 (en) * 2001-04-02 2002-07-09 Alien Technology Corporation Integrated circuit packages assembled utilizing fluidic self-assembly
TW552832B (en) * 2001-06-07 2003-09-11 Lg Electronics Inc Hole plugging method for printed circuit boards, and hole plugging device
US6692818B2 (en) * 2001-06-07 2004-02-17 Matsushita Electric Industrial Co., Ltd. Method for manufacturing circuit board and circuit board and power conversion module using the same
US6649507B1 (en) * 2001-06-18 2003-11-18 Taiwan Semiconductor Manufacturing Company Dual layer photoresist method for fabricating a mushroom bumping plating structure
US6668449B2 (en) * 2001-06-25 2003-12-30 Micron Technology, Inc. Method of making a semiconductor device having an opening in a solder mask
US20040231141A1 (en) * 2001-07-06 2004-11-25 Masaru Nishinaka Laminate and its producing method
US6676784B2 (en) * 2001-07-17 2004-01-13 International Business Machines Corporation Process for the manufacture of multilayer ceramic substrates
TW578910U (en) * 2003-05-21 2004-03-01 Mjc Probe Inc Integrated circuit probe card
US6605524B1 (en) * 2001-09-10 2003-08-12 Taiwan Semiconductor Manufacturing Company Bumping process to increase bump height and to create a more robust bump structure
DE10164494B9 (de) * 2001-12-28 2014-08-21 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US6965168B2 (en) * 2002-02-26 2005-11-15 Cts Corporation Micro-machined semiconductor package
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
US6796637B2 (en) * 2002-05-28 2004-09-28 Ngk Insulators, Ltd. Piezoelectric/electrostrictive film type actuator and method for manufacturing the same
JP2004014854A (ja) * 2002-06-07 2004-01-15 Shinko Electric Ind Co Ltd 半導体装置
US6762503B2 (en) * 2002-08-29 2004-07-13 Micron Technology, Inc. Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751068A (en) * 1994-09-01 1998-05-12 Intel Corporation Tape with solder forms for semiconductor devices
US5663593A (en) * 1995-10-17 1997-09-02 National Semiconductor Corporation Ball grid array package with lead frame
US6207548B1 (en) * 1996-03-07 2001-03-27 Micron Technology, Inc. Method for fabricating a micromachined chip scale package
JPH10112514A (ja) * 1996-10-04 1998-04-28 Toshiba Corp 半導体装置及びその製造方法
JP2001316169A (ja) * 2000-03-02 2001-11-13 Murata Mfg Co Ltd 厚膜絶縁組成物およびそれを用いたセラミック電子部品、ならびに電子装置
JP2001358445A (ja) * 2000-06-13 2001-12-26 Denso Corp 電子部品の実装構造

Also Published As

Publication number Publication date
EP1369921A3 (en) 2006-02-01
US7564131B2 (en) 2009-07-21
KR100481216B1 (ko) 2005-04-08
US20030227083A1 (en) 2003-12-11
EP1369921A2 (en) 2003-12-10
KR20030094718A (ko) 2003-12-18
CN1487582A (zh) 2004-04-07

Similar Documents

Publication Publication Date Title
JP2008124435A (ja) マルチスタックパッケージ及びその製造方法
JPH08153830A (ja) 半導体装置およびその製造方法
US6880244B2 (en) Circuit board having simultaneously and unitarily formed wiring patterns and protrusions
US11139177B2 (en) Method of fabricating semiconductor package structure
CN100409429C (zh) 半导体封装件及封装半导体的方法
TW200536074A (en) Chip package structure and process for fabricating the same
KR100617071B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JP5312250B2 (ja) 電子部品収納用パッケージおよび電子装置
JP3823881B2 (ja) 回路基板間の接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品
KR101046392B1 (ko) 반도체 패키지용 기판과, 이를 포함하는 반도체 패키지 및 이를 이용한 스택 패키지
JP4404063B2 (ja) 接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品
KR20080065871A (ko) 배선 기판 내에 홈을 구비하는 멀티 칩 스택 패키지 및그의 제조 방법
KR20050081472A (ko) 볼 그리드 어레이 패키지 및 그의 제조 방법
JP3325410B2 (ja) 半導体装置の製造方法
JP4038611B2 (ja) セラミックス基板
JP4038610B2 (ja) セラミックス基板の製造方法
JP4331179B2 (ja) 半導体装置
JPH05198700A (ja) セラミック基板およびその製造方法
JP6441696B2 (ja) 配線基板、電子装置および電子モジュール
JP4758235B2 (ja) 誘電体積層構造体の製造方法
KR20080065795A (ko) 반도체 칩과 기판의 접합 방법 및 그 구조
CN117747448A (zh) 一种能解决芯片底部填充胶溢胶问题的SiP封装方法
JPH10173004A (ja) 回路基板及び表面実装型電子部品の実装方法
JPS62219695A (ja) 多層セラミツク回路基板の接続ピン形成法
JPH08153740A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080806

Termination date: 20120607