CN100405462C - 磁阻元件，磁阻磁头，磁记录设备以及磁存储器 - Google Patents

磁阻元件，磁阻磁头，磁记录设备以及磁存储器 Download PDF

Info

Publication number
CN100405462C
CN100405462C CNB2005101246917A CN200510124691A CN100405462C CN 100405462 C CN100405462 C CN 100405462C CN B2005101246917 A CNB2005101246917 A CN B2005101246917A CN 200510124691 A CN200510124691 A CN 200510124691A CN 100405462 C CN100405462 C CN 100405462C
Authority
CN
China
Prior art keywords
layer
magnetization
current path
magnetoresistive element
fixation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101246917A
Other languages
English (en)
Other versions
CN1801332A (zh
Inventor
福泽英明
汤浅裕美
鸿井克彦
岩崎仁志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1801332A publication Critical patent/CN1801332A/zh
Application granted granted Critical
Publication of CN100405462C publication Critical patent/CN100405462C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3929—Disposition of magnetic thin films not used for directly coupling magnetic flux from the track to the MR film or for shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H01F10/3259—Spin-exchange-coupled multilayers comprising at least a nanooxide layer [NOL], e.g. with a NOL spacer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)
  • Thin Magnetic Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

磁阻元件包括磁化方向基本固定在一个方向上的磁化固着层、磁化方向取决于外场变化的磁化自由层、以及包括设置在磁化固着层和磁化自由层之间的绝缘层和穿透该绝缘层的电流通路的分隔层，位于分隔层下面的磁化固着层或磁化自由层包括由横跨其厚度延伸的晶界分离的晶粒，其中，假设每个晶粒的一端的平面内位置被设定为0，并且与该晶粒的另一端相邻的晶界的平面内位置被设定为100，则对应于该晶粒的电流通路在平面内位置为大于等于20小于等于80之间的范围内的区域上形成。

Description

磁阻元件，磁阻磁头，磁记录设备以及磁存储器
相关申请的交互引用
本申请基于先期于2004年11月9日申请的日本专利申请号2004-325315并要求对于其的优先权利益，该专利申请的全部内容通过引用而结合在本文中。
技术领域
本发明涉及一种具有能使传感电流垂直流向磁阻薄膜平面的结构的磁阻元件，以及使用该磁阻元件的磁阻磁头，磁记录设备和磁存储器。
背景技术
近年来，巨磁阻效应(GMR)的发现迅速提高了磁装置特别是磁头的性能。尤其是，自旋阀薄膜(SV薄膜)在磁头或磁随机存储器(MRAMs)中的应用给磁装置带来了重大的技术进步。
“自旋阀薄膜”是具有非磁性金属分隔层被夹在两层铁磁层之间的结构的堆叠薄膜。在自旋阀薄膜中，一层铁磁层(被称作“固着层”或“磁化固着层”)的磁化被反铁磁层或类似物固定，而另一层铁磁层(被称作“自由层”或“磁化自由层”)的磁化能够根据外场(例如，介质场)旋转。在自旋阀薄膜中，通过固着层与自由层的磁化方向之间的相对角的变化能够产生巨磁阻的变化。
近年来，由于传感电流基本垂直于元件平面提供的电流垂直平面(CPP)-GMR元件比平面内电流(CIP)-GMR元件显现出更强的GMR效应，因此对CPP-GMR元件给予了很多关注。当这种磁阻元件应用到磁头中时，较高的元件阻抗会产生散粒噪声和高频响应的问题。根据RA(面积阻抗乘积)来评估元件阻抗是比较合适的。具体是，在记录密度为200Gbpsi(每平方英寸千兆位)的情况下RA必须在几百mΩμm2至1Ωμm2之间，在记录密度为500Gbpsi的情况下RA必须小于500mΩμm2。
关于在日益减小磁装置大小的趋势方面的这些需求，即使CPP元件显现为低阻抗，仍然具有提供高MR率的潜力。在这种情况下，CPP元件和使用该CPP元件的磁头有望达到200Gbpsi至1Tbpsi(每平方英寸万亿位)的记录密度的前景。
然而，其中固着层、分隔层和自由层(该三层结构被称作自旋相依散射单元)由金属制成的金属CPP元件仅显现出低阻抗变化。相应地，用金属CPP元件去传感由增加的密度产生的非常弱的场是不能胜任的，因此很难投入实际使用。
为了解决这个问题，已经提出一种将包含横跨元件厚度延伸的电流通路的纳米氧化物层(NOL)用作非磁性分隔层的CPP元件(例如，见日本专利申请KOKAI公报号2002-208744)。由于电流限制路径(CCP)效应使这种CPP元件能够提高元件阻抗和MR率。在下文中这种元件被称作CCP-CPP元件。顺便提及，用于在磁阻元件中形成主要由氧化物组成的层的方法已经提出(见日本专利申请KOKAI公报号2002-76473)。
与金属CPP元件相比，CCP-CPP元件具有如下改进效果。所产生的金属CPP元件具有/Ta[5nm]/Ru[2nm]/PtMn[15nm]/Co90Fe10[4nm]/Ru[0.9nm]/Co90Fe10[4nm]/Cu[5nm]/Co90Fe10[1nm]/Ni81Fe19[3nm]/Cu[1nm]/Ta覆盖层的基板结构。利用PtMn为固定固着层进行的有序化热处理在磁场中270℃下执行10小时。另一方面，产生具有代替金属CPP元件中的Cu分隔层，通过自然氧化Al90Cu10[0.7nm]形成的作为分隔层的NOL的CCP-CPP元件。这些元件的面积阻抗乘积RA，面积阻抗乘积的变化ΔRA和MR率如下表所示。
  金属CPP   CCP-CPP
  面积阻抗乘积RA   100mΩμm<sup>2</sup>   370mΩμm<sup>2</sup>
  面积阻抗乘积的变化ΔRA   0.5mΩμm<sup>2</sup>   5.6mΩμm<sup>2</sup>
  MR率   0.5％   1.5％
如上所述，CCP-CPP元件显现出提高的MR率和提高的RA，因此，具有比金属CPP元件的ΔRA高大约一个数量级的ΔRA。
然而，尽管具有如上所示的这些优良特性，可以想象，CCP-CPP元件对传感来自具有200至500Gbpsi高记录密度的介质的非常弱的场信号还是不能胜任。试验计算指出，在例如200Gbpsi的记录密度和500mΩμm2的RA的条件下，MR率必须大于等于3％。为了确保足够的信噪比，必须提供大于等于7％的MR率，即，大于等于试验计算的两倍。根据这个标准，上述MR率的值与所需规格相比大约只是所需规格的一半或者小于等于所需规格的四分之一。因此，很难将这些元件投入实际使用。
发明内容
根据本发明的一个方面的磁阻元件包括：磁化方向基本固定在一个方向的磁化固着层；磁化方向取决于外场变化的磁化自由层；以及包括设置在磁化固着层与磁化自由层之间的绝缘层和穿透该绝缘层的电流通路的分隔层，位于分隔层下面的磁化固着层或磁化自由层包括由横跨其厚度延伸的晶界分开的晶粒，其中，假设每个晶粒一端的平面内位置被设定为0，与该晶粒的另一端相邻的晶界的平面内位置被设定为100，则所述分隔层中的每个电流通路在对应每个晶粒的平面内位置为大于等于20小于等于80之间的范围内的区域中形成。
根据本发明的另一个方面的磁阻元件包括：磁化方向基本固定在一个方向的磁化固着层；磁化方向取决于外场变化的磁化自由层；以及包括设置在磁化固着层与磁化自由层之间的绝缘层和穿透该绝缘层的电流通路的分隔层，位于分隔层下面的磁化固着层或磁化自由层包括由横跨其厚度延伸的晶界分开的晶粒，其中每个电流通路在距离被包含在位于分隔层下面的磁化固着层或磁化自由层中的每个晶粒的端部大于等于3nm的区域上形成。
根据本发明的还有一个实施例的磁阻元件包括：磁化方向基本固定在一个方向的磁化固着层；磁化方向取决于外场变化的磁化自由层；包括设置在磁化固着层与磁化自由层之间的绝缘层和穿透该绝缘层的电流通路的分隔层，位于分隔层下面的磁化固着层或磁化自由层包括由横跨其厚度延伸的晶界分开的晶粒，其中每个电流通路的晶向角的离散度小于等于5°。
附图说明
图1A和1B是根据本发明的一个实施例的磁阻元件的立体图和横截面图；
图2A和2B是示意地显示根据本发明的一个实施例的磁阻元件中的分隔层的横截面图；
图3是显示用于制造根据本发明的实施例的磁阻元件的淀积设备的示意图；
图4是显示图3中所示的淀积设备中的氧化腔结构的示意图；
图5A，5B，5C和5D是显示根据本发明的一个实施例的磁阻元件中分隔层的制造过程的横截面图；
图6是显示根据实例1的CCP-CPP元件的特性评估的曲线图；
图7是根据实例1的CCP-CPP元件的横截面TEM照片；
图8A，8B和8C是显示根据实例1的CCP-CPP元件的一部分的放大横截面TEM照片；
图9A和9B是显示在根据实例1的CCP-CPP元件中的分隔板的纳米EDX分析的曲线图；
图10是根据对比实例的CCP-CPP元件的横截面TEM照片；
图11是显示根据对比实例的CCP-CPP元件的一部分的放大横截面TEM照片；
图12是示意地显示在根据对比实例的磁阻元件中的分隔层的横截面图；
图13A和13B是根据实例2的CCP-CPP元件的横截面TEM照片；
图14A和14B显示的是在根据实例2的CCP-CPP元件中的纳米衍射的结果；
图15是根据本发明的一个实施例的磁头的横截面图；
图16是根据本发明的一个实施例的磁头的横截面图；
图17是根据本发明的一个实施例的磁记录和复制设备的立体图；
图18是根据本发明的一个实施例的磁头组件的立体图；
图19是显示根据本发明的一个实施例的磁存储器的矩阵结构的一个实例的示意图；
图20是显示根据本发明的一个实施例的磁存储器的矩阵结构的另一个实例的示意图；
图21是显示根据本发明的一个实施例的磁存储器的一个主要部分的横截面图；
图22是沿图21中的线A-A′得到的磁存储器的横截面图。
具体实施方式
图1A显示的是根据本发明的一个实施例的磁阻元件(CCP-CPP元件)的立体图。图1A中所示的磁阻元件具有在基板(未示出)上形成的下电极11、垫层12、固定层13、固着层14(下固着层14a、磁耦合层14b和上固着层14c)、分隔层(CCP-NOL)16、自由层18、覆盖层19和上电极20。分隔层(CCP-NOL)16包括绝缘层22和穿透该绝缘层22的电流通路21。图1B显示的是上固着层14c、分隔层16和自由层18的横截面图。
下金属层可以在分隔层16下面形成。下金属层被用作分隔层16中的电流通路21的源。下金属层可以最终不保留为确切的金属层。而且，上金属层可以在分隔层16上形成，但并不是必需的。因此，为了简化，分隔层16的下金属层和上金属层在图1A和1B中被省略。
将参考图2A简要描述根据本发明的一个实施例的磁阻元件(CCP-CPP元件)中的分隔层16的纳米精细结构。图2是显示下面的磁层(上固着层14c)和分隔层16的放大的横截面图。分隔层16被描述为包括由Al2O3组成的绝缘层22的一个层，其中由Cu组成的电流通路21在绝缘层22中形成。
在本发明的实施例中，用于限制电流的每个电流通路在下面的磁层中(在本情况中是上固着层14c)的晶粒的中心部形成，如图2A所示。电流通路是比由氧化物、氮化物或氮氧化合物形成的绝缘层包含更少量的氧和氮的区域，其中绝缘层具有电流通路含量的两倍的氧和氮。电流通路通常处于结晶相。由于低阻抗的原因，电流通路在结晶相更加适当地发挥作用。组成绝缘层的氧化物、氮化物或氮氧化物可以是非晶体的Al2O3，或者是具有晶体结构的MgO。在本发明的实施例中，磁性薄膜中的晶界可以被定义为晶粒之间的分界面。定义晶粒最容易的方法是将其定义为如图2A中示意地显示的形成不规则体的突起部。即，可以将不规则体的周期定义为晶粒的大小。基于形成分隔层的氧化物与下磁层之间的分界面处的突起部来识别不规则体。不规则体的突起部的顶部对应于晶粒的中心部。凹入部对应于晶界。在这种情况下，通过TEM照片观察到的在深度方向上的厚度必须被充分减小才能够清楚地看到晶格。
而且，代替简单的不规则体，可以用相邻晶粒之间的晶格的不连续性来定义晶粒和晶界。即，晶格在同一个晶粒中几乎是连续的。晶格在分界面上的特殊位置即晶界是不连续的。
基于这些定义，图7将被作为一个实例。例如，点P和Q可以被定义为晶界，点P和Q之间的区域可以被定义为晶粒。
此外，当在分隔层下面的下磁层上以其表面上的横向方向扫描大小大约为1nm的电子衍射图形时，显现相同衍射图形的区域可以被确定为属于同一个晶粒，显示衍射图形变化的过渡区域可以被确定为晶界。然而，也是在这种情况，在TEM采样的深度方向晶粒可能会影响观察。因此，TEM采样的厚度必须被充分地减小。
假设晶粒一端的平面内位置被设定为0，与该晶粒的另一端相邻的晶界的平面内位置被设定为100，则晶粒的中心部被称作平面内位置为大于等于20小于等于80之间范围内的区域。而且，该晶粒的中心部被称作距离包含在位于分隔层下面的磁化固着层或磁化自由层中的晶粒之间的晶界大于等于3nm的区域。换句话说，该晶粒的中心部是位于距离形成表面不规则体的晶粒的突起(顶端)2nm内的区域。
在这种结构中，由于电流通路21的非磁性金属层(在本情况下是Cu层)在具有极少量晶体缺陷的晶粒的中心部上与下面的磁层形成分界面，因此可以在它们之间形成合适的分界面。这样增强了被电流通路21限制的电流的自旋相依界面散射效应。更进一步，当电流穿过磁层与非磁层之间的分界面然后在下面的磁层散播时(这可能发生在任一的电流方向，即，向下或向上，取决于电流的方向)，电流穿过磁层中位于距离发散电子传导的晶界很远的区域。因此，在下面的磁层中的自旋相依体散射效应被增强但不会导致电流被晶界散射。如上所述，如果每个电流通路在下面的磁层中的对应的晶粒的中心部形成，就可以发挥高自旋相依界面散射效应和高自旋相依体散射效应，这样又对得到高MR率非常有利。
在本发明的一个实施例中，如果电流通路的晶向角的离散度小于等于5°，就可以发挥高自旋相依界面散射效应和高自旋相依体散射效应，并且这样对得到高MR率非常有利。在这种情况下，电流通路形成的位置不受到特别限制。
如果每个电流通路在对应晶粒的中心部形成，晶格可以在下面的磁层和电流通路以及上磁层之间连续地形成，如图2B所示。当晶格被这样连续地形成时，电流通过电流通路穿过没有晶体缺陷的区域从下面的磁层到达上磁层。这样提高了自旋相依界面散射效应和自旋相依体散射效应。因此可以提供显现高MR率的磁阻元件。
下述方法用于形成根据本发明的一个实施例的磁阻元件中的分隔层。这里，下面将描述包括由非晶体结构的Al2O3的绝缘层22和在其中形成的金属晶体结构的Cu的电流通路21的分隔层16的情况。首先，作为电流通路的源的下金属层(例如，Cu)淀积在包含被横跨其厚度延伸的晶界分开的晶粒的上固着层14c上。将被氧化成绝缘层的金属层(例如，AlCu或Al)淀积在下金属层上。通过用稀有气体(例如，Ar)的离子束辐照将被氧化的金属层来执行预处理。该预处理被称作预离子处理(PIT)。PIT使得下金属层被部分吸收在将被氧化的金属层中，以此下金属层穿透将被氧化的金属层。氧化气体(例如，氧气)被提供用于氧化将被氧化的金属层。氧化把将被氧化的金属层转化成Al2O3的绝缘层22，同时形成穿透绝缘层22的电流通路21，因此形成分隔层16。这种方法能够使每个电流通路21在下面的磁层(在本情况中是上固着层14c)中的对应晶粒的中心部上形成。
实例
下面将参考图描述本发明的实例。在下面的实例中，合金的成份的意思为原子％。
[实例1]
在本实例中，具有图1A所示结构的磁阻元件(CCP-CPP元件)被制造。具体是，下面提到的薄膜在基板(未示出)上顺序形成：
下电极11，
垫层12：Ta[5nm]/Ru[2nm]，
固定层13：Pt50Mn50[15nm]，
固着层14：Co90Fe10[4nm]/Ru[0.9nm]/Co90Fe10[4nm]，
下金属层15：Cu[0.5mm]，
分隔层(CCP-NOL)16：Al2O3的绝缘层22和Cu的电流通路21(通过淀积Al90Cu10[0.9nm]，随后进行PIT预形成和IAO处理制备)，
上金属层17：Cu [0.25nm]，
自由层18：Co90Fe10[4nm]，
覆盖层19：Cu[1nm]/Ru[10nm]，以及
上电极20。
在下面的描述中，一组狭义上的分隔层16和分别位于分隔层16的上面和下面的两层金属层可以被称作分隔层。图1A中的CCP-CPP元件是固着层14设置在下面的底型元件。然而，当然，CCP-CPP元件也可以是如下所述的固着层14设置在上面的顶型元件。现在，下文将给出根据本实例的CCP-CPP元件的制造方法的详细描述。
用作使电流垂直流向自旋阀薄膜的下电极11在基板(未示出)上形成。然后，从垫层到覆盖层的CPP自旋阀薄膜的各层在下电极11上形成。
图3显示的是在这个场合中使用的淀积设备的示意图。如图3所示，淀积设备具有转移腔(TC)50，在其周围通过各个闸门阀设置下列各腔：负载锁定腔51、预清洗腔52、第一金属淀积腔(MC1)53、第二金属淀积腔(MC2)54，以及氧化腔(OC)60。在该设备中，基板可以在真空中在通过闸门阀连接的各个腔之间转移。这样可以使基板表面保持清洁。
基板被设置在负载锁定腔51中。在金属淀积腔53和54中淀积金属。氧化反应在氧化腔60中进行。金属淀积腔中的极限真空度最好为小于等于1×10-8Torr，通常大约为5×10-10至5×10-9Torr。转移腔中的极限真空度在10-9Torr的数量级。氧化腔中的极限真空度为小于等于8×10-8Torr。金属淀积腔具有多个(5至10个)靶。淀积方法的实例包括诸如DC磁控溅射或RF磁控溅射、离子束溅射和蒸发的各种溅射法。
Ta[5nm]/Ru[2nm]淀积在下电极上作为垫层12。Ta是抑制下电极变粗糙的缓冲层。Ru是控制在其上形成的自旋阀薄膜的晶向以及结晶粒度大小的种子层。
缓冲层可以由Ta、Ti、W、Zr、Hf、Cr、或它们的合金组成。缓冲层的厚度最好为大约2至10nm，3至5nm更好。缓冲层的厚度过小会消除它的缓冲效果。厚度过大的缓冲层也不可取，因为这样会增加对MR率没有贡献的串联阻抗。然而，如果淀积在缓冲层上的种子层也能发挥缓冲作用，则不必须设置由Ta或类似物组成的缓冲层。
种子层满足作为能够控制淀积在种子层上的层的晶向的材料的要求。种子层最好是具有hcp结构或fcc结构的金属层。使用Ru作为种子层能够使种子层上的自旋阀薄膜中的晶体具有fcc(111)晶向。使用Ru作为种子层能够使PtMn的晶向保持有序的fct结构，并且还能够使bcc金属的晶向保持bcc(110)晶向。更进一步，种子层使将自旋阀薄膜的结晶粒度大小控制在10至40nm之间成为可能。这样能够得到高MR率而不会改变CCP-CPP元件的特性，甚至还能减小CCP-CPP元件的大小。相对有利的晶向可以被实现，以此X射线衍射指出，自旋阀薄膜的fcc(111)峰和PtMn的fct(111)peak或bcc(110)峰的摆动曲线具有3.5至6°的半高全宽。晶向的发散角也可以基于衍射斑由横截面TEM确定。
种子层可以由例如NixFe100-x(x＝90至50％，最好为75至85％)或通过向NiFe中添加第三种元素使其没有磁性而制备的(NixFe100-x)100-yXy(X＝Cr，V，Hf，Zr，或Mo)代替Ru组成。基于NiFe的种子层比基于Ru的种子层提供更好的晶向。当如上所述被确定时，在使用基于NiFe的种子层的情况中的摆动曲线具有3.5至6°的半高全宽。为了提供如上所述的10至40nm的合适的结晶粒度大小，最好将第三种元素X的成份y设定为大约0至30％。为了使结晶粒度大小大于40nm，最好使用更大量的添加元素。例如，在NiFeCr的情况下，最好将Cr的含量设定为35至45％，并最好使用指出在fcc和bcc之间的边界相的成份。然而，当在适用于尺寸为小于等于100nm的高密度记录的读磁头中使用时，结晶粒度大小过大的种子层不是最好的，因为可能会导致特性发生变化。另一方面，例如，当在尺寸为大于等于100nm的MRAM中使用时，可以使用这种具有增加的结晶粒度大小的种子层。
种子层的厚度最好为大约1.5至6nm，2至4nm更好。种子层极小的厚度会消除控制晶向的效果。种子层过大的厚度可能增加串联阻抗，也可能导致自旋阀薄膜中的分界面处的不均匀。
固定层13淀积在垫层12上。固定层13具有向淀积在固定层13上并组成固着层14的铁磁层提供用于固定它的磁化的单向各向异性的功能。固定层13可以用诸如PtMn、PdPtMn、IrMn和RuRhMn的反铁磁材料制成。为了提供足够强度的单向各向异性，应适当设定固定层13的厚度。对于PtMn或PdPMn来说，厚度最好为大约8至20nm，10至15nm更好。对于IrMn或RuRhMn来说，厚度最好为5至18nm，7至15nm更好，因为甚至比PtMn或类似物的上述厚度更小的厚度也能够给予单向各向异性。从高密度记录需要窄隙的角度出发，总厚度较小的固定层是最好的。因此，IrMn比PtMn和PdPtMn更好。考虑到提供优良的固定特性，IrMn是最好的材料。反铁磁层通常具有大于等于100Ωμm的高阻抗。这可以增加不对MR率直接贡献的串联阻抗，从而增加RA值。为了避免这个问题，可以使用硬磁层代替反铁磁层。硬磁层可以是，例如，CoPt(Co＝50至80％)，(CoxPt100-x)100-yCry(x＝50至85％，y＝0至40％)，或者是FePt(Pt＝40至60％)。硬磁层(特别是CoPt)相对低的电阻率可以抑制串联阻抗和RA的增加。
固着层14在固定层13上形成。在本实例中，固着层14是由下固着层14a(Co90Fe10)、磁耦合层14b(Ru)，和上固着层14c(Co90Fe10[4nm])组成的合成固着层。固定层(PtMn)13与直接位于固定层13上方的下固着层14a交换耦合，从而使它们具有单向各向异性。位于磁耦合层14b下方和上方的下固着层14a和上固着层14c被紧紧地磁耦合在一起从而具有反平行磁化。在这种情况下，Co90Fe10被用作上固着层14c。然而，考虑到提供高MR率，最好使用具有bcc结构的FeCo合金(Fe＞30％)代替Co90Fe10。事实上，由于具有bcc结构的固着层能够增强界面散射效应，因此使MR率提高。具有bcc结构的固着层的具体实例如下：
(Fe50Co50[1nm]/Cu[0.25nm])×2/Fe50Co50[1nm]，
(Fe80Co20[1nm]/Cu[0.25nm])×2/Fe80Co20[1nm]，
Co90Fe10[1nm]/Cu[0.25nm]/Fe50Co50[1nm]/Cu[0.25nm]/Fe50Co50[1nm]，
Co90Fe10[1nm]/Cu[0.25nm]/Fe80Co20[1nm]/Cu[0.25nm]/Fe80Co20[1nm]，
Co90Fe10[1nm]/Cu[0.25nm]/Fe50Co50[1.5nm]，
Co90Fe10[1nm]/Cu[0.25nm]/Fe80Co20[1.5nm]，
Co90Fe10[0.5至1nm]/Fe50Co50[1.5至2.5nm]，
Co90Fe10[0.5至1nm]/Fe80Co20[1.5至2.5nm]，
Fe50Co50[2至3nm]，以及Fe80Co20[2至3nm]。
这里，为了增强磁层中的自旋相依体散射效应，非常薄的Cu层被插在磁层中间。在这种情况下，Cu层的厚度必须足够小而能够使Cu层上面和下面的磁层铁磁地耦合在一起。具体是，厚度最好为0.1至1nm，0.2至0.5nm更好。Cu层过分小的厚度可能会抑制体散射效应的增强。Cu层过分大的厚度可能会降低体散射效应。这可能也会减弱在非磁性的Cu层上面和下面的磁层之间的磁耦合，从而导致固着层的特性不足。这是不可取的。可以用Hf、Zr或Ti代替Cu作为磁层之间的非磁层的材料。另一方面，诸如FeCo的磁层厚度最好为0.5至2nm，1至1.5nm更好。
更进一步，由于Fe80Co20具有更加稳定的bcc结构因此比Fe50Co50更理想，因此可以用Fe80Co20代替Co90Fe10或Fe50Co50。具有fcc结构的Co90Fe10被设置在Ru上，因为当Ru层上的磁层具有富铁成份时，在Ru层上面和下面的磁层之间的反铁磁耦合可能被减弱。为了避免这一点，理想的是诸如CoFe或Co的富钴材料仅正好被设置在Ru层之上。此外，除了包括非常薄的Cu的堆叠，两层结构的Co90Fe10/Fe50o50或Co90Fe10/Fe80Co20可以对得到有利的磁特性和高阻率很有效。在该两层结构中，Co90Fe10被堆叠在Ru层上以提高通过Ru的磁耦合，具有bcc结构并发挥高自旋相依界面散射效应的Fe50Co50或Fe80Co20被堆叠在Co90Fe10上。
下固着层14a最好设计成磁厚度Bs*t(饱和磁化强度Bs与厚度t的乘积)几乎等于上固着层14c的该值。通过实例的方式，如果上固着层14c是(Fe50Co50[1nm]/Cu[2.5nm])×2/Fe50Co50[1nm]，由于FeCo薄膜的饱和磁化强度大约是2.2T，所以上固着层14c的磁厚度为2.2T×3nm＝6.6Tnm。由于Co90Fe10薄膜的饱和磁化强度大约是1.8T，因此提供与上述相同的磁厚度的下固着层14a的厚度t是6.6Tnm/1.8T＝3.66nm。因此，厚度大约为3.6nm的Co90Fe10是能理想地使用的。用作下固着层的磁层厚度最好为大约2至5nm，这与固定层(PtMn)诱发产生的单向各向异性场的强度以及下固着层与上固着层之间通过Ru层的反铁磁耦合场的强度有关。该厚度过小会减小MR率。该厚度过大将很难得到装置工作所需的足够的单向各向异性场。
对于下固着层14a，CoxFe100-x合金(x＝0至100％)，NixFe100-x合金(x＝0至100％)，或者是将非磁性元素添加到上述合金中而制备的合金可以被用来代替Co90Fe10。
磁耦合层14b(Ru)具有在上下磁层之间诱发产生反铁磁耦合从而形成合成固着层结构的功能。作为磁耦合层14b的Ru层最好具有0.8至1nm厚度。如果能在上下磁层之间产生足够的反铁磁耦合，除了Ru以外的任何材料都可以使用。
上固着层14c(Co90Fe10[4nm])组成自旋相依散射单元的一部分。如果具有bcc结构的磁性材料被用在和分隔层的界面，则它能够发挥高自旋相依界面散射效应，从而能得到如前所述的高MR率。具有bcc结构的FeCo合金的实例包括FexCo100-x(x＝30至100％)以及通过将其他元素添加到FexCo100-x中而制备的合金。由于用于自旋阀薄膜的很多金属材料具有fcc或fct结构，因此只有上固着层可以具有bcc结构。上固着层过小的厚度会使稳定保持bcc结构很困难。这就会阻碍得到高MR率。因此，上固着层的厚度最好设定为大于等于2nm。另一方面，为了得到大固定磁场，上固着层最好具有小于等于5nm的厚度。如果固着层由可能得到高MR率的具有bcc结构的磁层形成，则为了使bcc结构保持得更加稳定，具有bcc结构的固着层最好具有大于等于2nm的厚度。为了既得到大固定磁场又得到稳定的bcc结构，具有bcc结构的固着层最好具有大约2.5至4nm的厚度。在相图上能够得到更稳定bcc结构的基于FeCo的磁薄膜的成份在Fe75Co25至Fe85Co15范围内。上固着层可以由具有fcc结构的CoFe合金或具有fcc结构的钴合金代替具有bcc结构的磁性材料组成。例如，诸如Co、Fe和Ni的任何一种单质金属，以及包含这些元素的合金都可以被使用。用于上固着层的磁性材料可以按照使用这些材料得到的MR率的顺序排列如下：具有bcc结构的合金材料，具有大于等于50％的钴成份的钴合金，以及具有大约等于50％的镍成份的镍合金。
可以使用由FeCo-Cu合金组成的上固着层代替FeCo层和Cu层在其中交替堆叠的上固着层。这种FeCoCu合金的实例包括，例如，(FexCo100-x)100-yCuy(x＝30至100％，y＝大约3至15％)。然而，也可以使用其他成分范围。添加到FeCo中的元素可以用Hf、Zr或Ti代替Cu。上固着层可以是Co、Fe或Ni或者Co、Fe和Ni的合金组成的单层薄膜。例如，Co90Fe10单层可以被用作最简单结构的上固着层。添加元素可以被添加到上述材料中。
然后，形成具有电流限制通路结构(CCP结构)的分隔层16。图3中所示的氧化腔60被用来形成分隔层16。参考图4描述氧化腔60的结构。如图4所示，氧化腔60被真空汞61抽真空。流率由质量流控制器(MFC)63控制的氧气通过氧气提供管62输入氧化腔60。离子源70被设置在氧化腔60中。离子源的种类包括ICP(电感耦合等离子体)、电容耦合等离子体、ECR(电子回旋共振)，以及Kauffman。基板支架80和基板1被设置成与离子源70相对。三个栅格71、72和73被设置在离子排出口用于调节离子的加速度。中和器74被设置在离子源70的外面用于中和离子。基板支架80被支撑成使其能够倾斜。离子在基板上的入射角可以在一个很宽的范围内变化。典型的入射角的值在15°至60°之间。
参考图5A、5B、5C和5D描述形成分隔层16的方法。如上所述，在本实例中，形成包括Al2O3的绝缘层22和穿透绝缘层22的Cu的电流通路21的分隔层16。电流通路21基本由非磁性金属组成。然而，电流通路21可以包含从组成下磁层或位于分隔层上的层(在本实例中是自由层)的材料扩散的少量磁性金属。这是因为用于改善组成固定层的诸如PtMn和IrMn的反铁磁层的固定特性的热处理(270℃大约10小时或者更高的温度更短的时间，例如，290℃大约4小时)会导致轻微的元素热扩散。
如图5A所示，用作电流通路源的下金属层15(例如，Cu)淀积在包含被横跨其厚度延伸的晶界B分开的晶粒G的上固着层14c上。然后，将被氧化成绝缘层的金属层25(例如，AlCu或Al)淀积在下金属层15上。如图5B所示，通过用稀有气体(例如，Ar)的离子束辐照将被氧化的金属层进行预处理。该预处理被称作PIT(预离子处理)。PIT使得下金属层15被部分吸收进入到将被氧化的金属层25中。如图5C所示，在用稀有气体(Ar、Xe、Kr或He)的离子束辐照金属层的同时提供氧化气体(例如，氧气)用于氧化金属层25。这种方法被称作离子辅助氧化(IAO)。利用Al很容易被氧化而Cu不太容易被氧化的氧化能力的差别，这种处理形成其中组成绝缘层22的Al2O3和组成电流通路21的Cu被彼此分开的分隔层。在本发明的实施例中，在这个阶段，每个电流通路21在上固着层14c中包含的对应的晶粒G的中心部形成。如图5D所示，诸如Cu的上金属层17淀积在分隔层16上，自由层18淀积在上金属层17上。分隔层16上的上金属层17具有防止淀积于其上的自由层18受到氧化薄膜的影响的功能。然而，上层金属层17并不必须配置。
在图4中所示的氧化腔60中，可以通过用诸如Ar的离子束辐照基板1来实现PIT，通过用诸如Ar的离子束辐照基板1同时通过氧气提供管62提供氧气实现IAO。
在PIT步骤中，Ar离子在加速电压在30至130V之间，电子束电流在20至200mA之间，以及处理时间在30至180秒之间的条件下施加。在本实例中，加速电压被设定在40至60V之间的范围内。利用较高的电压范围，由于例如在PIT步骤后受到粗糙表面的影响，MR率在某些情况下可能会被减小。更进一步，电流值被设定在30至80mA的范围内，辐照时间被设定在60至150秒的范围内。淀积的下金属层15(Cu层)是二维薄膜的形式。PIT步骤使下金属层15中的Cu被吸收进入到将被氧化的金属层25(AlCu层)中，Cu在金属层25中形成电流通路。更进一步，执行AlCu层也就是将被氧化的金属层的离子束辅助氧化(IAO)。在IAO步骤期间，Ar离子在加速电压在40至200V之间，离子束电流在30至200mA之间，以及处理时间在15至300秒之间的条件下施加，同时提供氧气。在本实例中，加速电压被设定在50至100V的范围内。利用较高的电压范围，该处理导致例如粗糙的表面从而减小MR率。更进一步，电流值被设定在40至100mA的范围内，辐照时间被设定在30至180秒的范围内。由于Al很容易被氧化而Cu不太容易被氧化，包括Al2O3的绝缘层22和Cu的电流通路21的分隔层16可以被形成。在本发明的实施例中，在基于IAO的氧化期间氧气暴露的数量被设定在2,000至4,000L(1L＝1×10-6Torr×秒)的范围内。如果在IAO过程中进行处理不仅使Al而且下磁层也被氧化，则CCP-CPP元件的热阻抗和可靠度被降低，这是不可取的。为了提高可靠度，位于CCP分隔层下面的磁层处于金属状态而不被氧化这一点是非常重要的。为了实现这一点，必须基于上述氧气暴露量的范围控制氧气量。更进一步，为了利用提供的氧气形成稳定的氧化物，理想的是只允许氧气在用离子束辐照基板表面时流动而当基板表面不被任何离子束辐照时停止氧气的流动。
利用上述方法，由于PIT或IAO是利用能量的处理过程，因此可以发生从下面的晶粒中吸取金属的效应。在这种情况下，位于PIT或IAO的能量能够达到的范围内的材料被吸收到上面的层中。即，当PIT或IAO中的能量范围被设定成使能量达到电流通路21的源的下金属层15(Cu)时，Cu集中在每个晶粒的中心部从而形成Cu的电流通路21。这种处理能够形成有利的CCP结构，在这种结构中每个电流通路21被设置在对应晶粒的中心部，如图2A所示。即，为了形成有利的电流通路21，最好是这样的处理过程，该处理过程可以提供使Cu在氧化前和氧化过程中被吸取的能量。为了实现这一点，可以用RF等离子体替代离子束。在RF等离子体中，通过设定RF功率自动确定电压。然而，电压值最好处于与使用离子束实现的PIT或IAO所使用的电压值近似的范围内。如果RF功率被使用，则电流值也通过设定RF功率自动确定。然而，电流值的优选范围与使用离子束的情况近似。即，由于电压和电流不能被独立控制，因此RF等离子体不提供高可控性。然而，也就是RF等离子体能够执行PIT和IAO处理。
可以应用诸如基板加热的热处理作为能量处理替代在氧化之前的PIT处理或者在氧化过程中的IAO处理。然而，基板加热处理并不如使用离子束或RF等离子体的处理一样可取。这是因为，利用该基板加热，施加的能量覆盖整个厚度方向，使其很难进行控制从而使最高能量被施加到下金属层中的Cu上。即，利用简单的热处理，由于在所有层发生扩散，很难只允许Cu被从电流通路的源的下金属层吸取到上面的层中。相反，通过控制能量或电流的范围，离子束或RF等离子体能更适宜控制从表面开始产生吸取Cu的效应能够达到的深度。上述能量和电流范围根据这一点确定，因此是优选的。
基于将被氧化的金属层25(AlCu)的厚度调节下金属层15(Cu)的厚度。即，增加AlCu层的厚度需要增加在PIT步骤中Cu进入AlCu层的量，因此，Cu层的厚度必须被增加。例如，当AlCu的厚度被设定在0.6至0.8nm的范围内时，Cu层的厚度将被设定在大约0.1至0.5nm之间。当AlCu的厚度被设定在0.8至1nm的范围内时，Cu层的厚度将被设定在0.3至1nm之间。Cu层过小的厚度会在PIT处理过程中阻碍将足够量的Cu提供给AlCu层。这也阻碍Cu的电流通路向上穿透AlCu层到达其顶部。在这种情况下，面积阻抗乘积RA太大，MR率变成不充分的值。另一方面，Cu层过大的厚度在PIT步骤中将足够量的Cu提供给AlCu层。然而，一个厚的Cu层保留在固着层14和分隔层16之间。为了使CCP-CPP元件得到高MR率，限制在分隔层16中的电流当它被限制的时候到达磁层。然而，如果一个大的Cu层保留在固着层14和分隔层16之间，则被限制在分隔层16中的电流在到达磁层之前开始扩散，因此反而不利地减小了MR率。
可以用Au或Ag代替Cu作为下层金属层15，即电流通路21的源的材料。然而，Cu在热处理方面比Au或Ag更加稳定。
如果将Al90Cu10用作将被氧化的金属层，然后在PIT步骤中，不仅Cu被从下金属层中吸取出来，而且AlCu中的Cu也与Al分离从而形成电流通路。此外，如果离子束辅助氧化在PIT步骤之后执行的话，离子束的辅助效应在氧化进展期间促进Cu与Al分离。可以将不包含Cu的Al，即用于电流通路的材料代替Al90Cu10用于将被氧化的金属层。在这种情况下，用于电流通路的材料Cu只被下面的下金属层提供。如果AlCu被用于将被氧化的金属层，则AlCu层在PIT步骤期间提供用于电流通路的材料的Cu。相应地，即使将形成厚的绝缘层，电流通路也能够有利而相对容易地形成。如果将Al用于将被氧化的金属层，Cu不太可能混合在通过氧化作用形成的Al2O3中。因此，有利的是，随着电压阻抗的增大，Al2O3可以很容易被形成。
对AlCu来说，将被氧化的金属层的厚度被设定在0.6至2nm之间的范围内，对Al来说，将被氧化的金属层的厚度被设定在0.5至1.7nm之间的范围内。通过氧化金属层而形成的绝缘层的厚度将在0.8至3.5nm的范围内。在氧化作用之后，很容易产生厚度在1.3至2.5nm之间的绝缘层。这种绝缘层在电流限制通路效应方面是很有利的。穿透绝缘层的电流通路将具有1至10nm的直径。该直径的典型值最好在大约3至7nm之间。
组成将被氧化的金属层的AlCu最好具有表示成AlxCu100-x(x＝100至70％)的成份。诸如Ti、Hf、Zr、Nb、Mg、Mo或Si的元素可以被添加到AlCu中。在这种情况下，添加元素的成份最好为2至30％。这些元素的添加可以促进CCP结构的形成。更进一步，当这些添加元素分布在Al2O3绝缘层和Cu电流通路之间的边界区域的数量比其它区域多时，绝缘层和电流通路之间的粘附力被加强从而提高了电迁移阻抗。在CCP-CPP元件中，分隔层具有107到1010A/cm2巨大的电流密度。因此，重要的是，该电迁移阻抗能够确保电流传导过程中Cu电流通路的稳定性。然而，合适的CCP结构的形成确保了充分有利的电迁移阻抗而不需要向将被氧化的金属层添加任何元素。
用于将被氧化的金属层的材料并不限于Al合金来形成Al2O3，还可以是主要由Hf、Zr、Ti、Ta、Mo、W、Nb、Cr、Mg或Si组成的合金。金属层可以被转化成氮化物或氮氧化物而不是被氧化成氧化物。不管是哪种材料被用作将被氧化的金属层，淀积后得到的厚度最好在0.5至2nm之间，转化成氧化物、氮化物或氮氧化物后得到的厚度最好在大约0.8至3.5nm之间。
Cu[0.25nm]的上金属层17在分隔层16上形成。上金属层17的功能相当于阻挡层，用于阻止淀积在上层金属层17上的自由层在与分隔层16中的氧化物接触时被氧化。分隔层16上的上金属层17不是必须设置，因为可以通过例如优化退火条件来避免自由层被氧化。因此，在分隔层16下面的下金属层15是非常必需的，因为它是电流通路的源(然而，在形成电流通路后并不总是将其保留为确切的金属层)，而在分隔层16上面的上金属层17并不总是必需的。从制造容限的角度来看，最好在分隔层16上形成上金属层17。除了Cu以外，Au、Ag或Ru也可以用作上金属层17的材料。用于上金属层17的材料最好与在分隔层16中电流通路21所使用的材料相同。通过将不同的材料用于上金属层17和电流通路21可以增加界面阻抗。然而，使用相同材料阻止界面阻抗的增加。上金属层17的厚度最好在0至1nm之间，在0.1至0.5nm之间更好。上金属层17过大的厚度导致限制在分隔层16中的电流在上金属层17中发散。这样会导致不充分的电流限制通路效应从而降低MR率。
Co90Fe10[4nm]的自由层18在上金属层17上形成。代替单CoFe自由层，可以淀积Co90Fe10[1nm]/Ni83Fe17[3.5nm]，这是由NiFe和插在界面上的CoFe组成的常规的自由层。对于高MR率来说，重要的是被选择用于位于8与分隔层的分界面上的自由层18的一部分的磁性材料。在这种情况下，最好在与分隔层的分界面上设置CoFe合金来代替NiFe合金。本实例采用在CoFe合金中显现特别稳定的软磁性的一种CoFe合金的Co90Fe10。如果使用成分大致为Co90Fe10的CoFe合金，其厚度最好设定在0.5至4nm之间的范围。如果使用其他成分的CoFe合金(例如，结合固着层描述的那种成分)，其厚度最好设定在0.5至2nm之间的范围。例如，为了增强自旋相依界面散射效应，如果如同在固着层的情况一样将Fe50Co50(或者FexCo100-x(x＝45至85％))用于自由层，则优选的厚度范围在0.5至1nm之间。这是因为过大的厚度阻碍自由层保持软磁性。如果使用不包含Co的Fe，其厚度可以在大约0.5至4nm之间。这是因为这种材料提供相对有利的软磁性。设置在该CoFe层上的NiFe层是显现最稳定软磁性的材料。虽然CoFe合金的软磁性并不是很稳定，但是可以通过在CoFe合金上设置NiFe来进行弥补。这样会得到高MR率。NiFe合金的成分最好为NixFe100-x(x＝大约78至85％)。使用富Ni成分诸如Ni83Fe17代替成份为Ni81Fe19的通常的NiFe，这是因为如果自由层在具有CCP结构的分隔层上形成，实现零磁致伸缩所需的Ni成份被略微改变。NiFe层的厚度最好在2至5nm之间。如果不使用NiFe，则可以使用厚度为1至2nm的多个CoFe或Fe层和厚度大约为0.1至0.8nm的非常薄的多个Cu层在其中交替堆叠的自由层。
Cu[1nm]/Ru[10nm]的覆盖层19堆叠在自由层18上。覆盖层19具有保护自旋阀薄膜的功能。该Cu层的厚度最好在0.5至10nm之间。Ru层可以设置在自由层18上而不需要设置任何Cu层，厚度大约为0.5至10nm。除了Ru层以外的其他金属层也可以设置在Cu层上。覆盖层的结构不被特别地限制。如果能发挥覆盖效果，可以使用任何其它的材料。上电极20在覆盖层19上形成，用于向自旋阀薄膜垂直地提供电流。
图6显示的是根据本实例的CCP-CPP元件特性的评估。这些特性是350mΩμm2的RA、4.3％的MR率、和15mΩμm2的ΔRA。在本实例中，固定层和自由层使用与如bcc结构的Fe50Co50的材料相比对得到高MR率不利的fcc结构的Co90Fe10。然而，能得到这种高MR率是因为每个电流通路21可以被设置在下面的磁层中的对应晶粒的中心部。
图7、8A、8B和8C显示的是根据本实例的CCP-CPP元件的横截面TEM照片。图8A、8B和8C显示的是对应于图7中形成电流通路的(a)、(b)和(c)区域的放大照片。图8A、8B和8C显示的是在CCP形成之前电流通路在下面的磁层中的晶粒的对应突起体的几乎中心部形成。很难确定PtMn中的晶粒是否与CoFe/Ru/CoFe中的晶粒相同。然而，相同的晶粒在CoFe/Ru/CoFe的三个层中形成。AlCu-NOL和CoFe之间的分界面显示晶粒具有不规则体，不规则体的周期在10至20nm之间。在本说明书中，晶粒的大小被定义成如前所述的不规则体的周期。在这种情况下，当TEM采样是晶粒厚度的许多倍时，由于从TEM横截面看位于深处的晶粒的干扰效应，使得晶粒可能显现为较小。因此，TEM采样的厚度必须被充分地减小到使晶粒可以被识别的程度。
如图7、8A、8B和8C所示，具有晶体结构的电流通路(Cu)在对应晶粒的几乎中心处形成，从而穿透非晶体氧化铝。例如，图7中的区域(c)具体地显示了晶粒和晶界与电流通路之间的位置关系。在图7(c)中，点P和Q对应于定义一个晶粒的晶界。当点P和Q分别被定义成平面中位置0和100时，具有晶体结构穿透具有非晶体结构的Al2O3的电流通路在平面内位置33至70之间形成，即，几乎在晶粒的中心处形成。晶界P和电流通路之间的距离为7nm；电流通路位于远离晶界P的位置。另一个晶界Q与电流通路之间的距离为6nm；电流通路也位于远离晶界Q的位置。这种结构能够实现具有高MR率的CCP-CPP自旋阀薄膜；在CCP-CPP自旋阀薄膜中，高自旋相依界面散射效应在Cu与磁层之间的界面上发挥，高自旋相依体散射效应在下面的磁层的晶粒中的电流散布上发挥。这里，电流通路的直径大约是5nm；如果考虑变化的话是3至7nm。
图9A和9B显示的是非晶体氧化薄膜的区域和使用点尺寸为1nm的电流通路的区域的纳米EDX分析。如图9A所示，在非晶体区域观察到富Al峰。如图9B所示，在结晶区域可以观察到富Cu峰。这些结果显示Al2O3在非晶体区域形成，而Cu电流通路在电流通路区域形成。根据纳米EDX中的各个峰，Cu并不完全与Al分开。而且，也可以观察到其它元素的峰。这时因为点尺寸是1nm，还没有充分小于Al2O3的厚度值，从而使得氧化层周围区域中的元素也能够被探测到，并且由于TEM采样在深度方向相对较厚，从而在实际图像中可见的区域之外还能够探测到薄膜在深度方向的波动和位于更深处的晶粒中的元素。
已经描述的图2A示意地显示了如图7、8A、8B和8C中所示的用TEM观察到的结构。如图2A所示，每个电流通路在对应的下面晶粒的中心部形成。即，假设每个晶粒G的一端的平面内位置被设定为0，与该晶粒的另一端相邻的晶界的平面内位置被设定为100，则对应于该晶粒的电流通路21在平面内位置20至80之间范围内的区域上形成。或者，对应于该晶粒的电流通路21在距离每个晶粒(或者晶界)的各个端部大于等于3nm的区域上形成。而且，仔细观察TEM照片显示出一个区域，在该区域中上固着层(CoFe)和自由层(CoFe)中的晶粒通过电流通路被整合在一起，导致连续的晶体。通常，如果磁层在非晶体氧化物上形成，则由此得到的薄膜象微晶并且不具有合适的晶向。与此相反，在本实例中，显现出合适晶向的区域也在上磁层中形成，并且该区域直接决定了电流通路的晶向。如果可以实现这种结构，则下面的金属层，Cu，和上磁层都由相协调的晶粒形成。因此，这样可以提供几乎没有晶体缺陷并能够在非磁层与磁层之间发挥高自旋相依界面散射效应的薄膜。更进一步，上磁层也在靠近电流通路处显现出有利的结晶性，因此也能够使高自旋相依体散射效应在磁层中发挥。即，可以得到高MR率。
相反，对于根据先有技术的对比实例的CCP-CPP元件，如图6所示，RA是370Ωμm2，MR率是1.5％，ΔRA是5.0mΩμm2，如图6所示。对比实例的元件采用自然氧化而不是能量辅助氧化形成分隔层来制造。
图10和11显示的是对比实例的CCP-CPP元件的TEM照片。该TEM照片显示的是自然氧化也能够形成由3至7nm之间的尺寸的金属晶体组成并穿透绝缘Al2O3的电流通路。然而，在图11中，电流通路在下面的磁层中的晶粒的凹入部上形成。例如，图10显示的是晶粒与晶界和电流通路之间的位置关系。在图10中，点P和Q对应于定义一个晶粒的晶界。当点P和Q分别被定义为平面内位置0至100时，具有晶体结构穿透具有非晶体结构的Al2O3的电流通路在对应于该晶界的平面内位置100处形成。晶界Q与电流通路之间的距离是0nm。电流通路的位置没有远离晶界。
由于用于形成分隔层的氧化处理以及预处理都没有通过能量辅助，电流通路因此在靠近晶界处形成。这样阻碍了对Cu和Al的分离的促进作用，因此也阻碍了Cu被定位在晶粒的中心部。在这种情况下，电流通路在随机位置上形成。另外，由于氧气的衰减效应很可能在晶界上发生，所以很多电流通路在晶界附近形成。因此，在图10和11中，电流通路主要在对应的晶界上形成。这一点是与本实例中的分隔层最大的差别，在本实例中每个电流通路都在下面的磁层中的对应晶粒的中心部形成，如图7、8A、8B和8C所示。
图12示意地显示了如图11中所示的这种结构。如图12所示，很多电流通路(Cu)恰恰位于下面磁层中的晶界B上。因此，在电流通路(Cu)与磁层之间的分界面上呈现出很多缺陷。这就严重地降低了自旋相依界面散射效应。更进一步，在下面磁层中的晶界B直接出现在电流通路(Cu)下面。因此，电子一旦到达磁层，经历电流限制的电子在晶界的直接作用下散射。这样就降低了自旋相依体散射效应。结果，MR率降低。
如图12所示当电流通路在晶界附近形成时，在电流通路与自由层之间的界面或在电流通路与固着层之间的界面上自旋相依界面散射效应被降低，并且在自由层的磁层中的自旋相依体散射效应也被降低。简而言之，对MR率作贡献的两个重要的现象被一起降低，因此不能得到高MR率。
与之相反，当电流通路在如图12所示的晶界附近的晶粒的中心部上形成时，由于电流通路与自由层之间的界面或电流通路与固着层之间的界面的结晶度很好，因此自旋相依界面散射效应被提高。另外，由于在电流通路上的自由层变为具有很好的结晶度，所以自旋相依体散射效应也被提高。简而言之，对MR率作贡献的两个重要的现象被一起提高，因此能够得到高MR率。
[实例2]
在本实例中，具有如下结构的磁阻元件(CCP-CPP元件)被制造：
下电极11，
垫层12：Ta[5nm]/Ru[2nm]，
固定层13：Pt50Mn50[15nm]，
固着层14：Co90Fe10[4nm]/Ru[0.9nm]/(Fe50Co50[1nm]/Cu[0.25nm])×2/Fe50Co50[1nm]，
下金属层15：Cu[0.5nm]，
分隔层(CCP-NOL)16：Al2O3绝缘层22和Cu电流通路21(通过淀积Al90Cu10[1nm]，然后进行PIT和IAO处理制备，其中PIT/IAO处理采用与实例1相似的条件)，
上金属层17：Cu[0.25nm]，
自由层18：Co90Fe10[1nm]/Ni83Fe17[3.5nm]，
覆盖层19：Cu[1nm]/Ru[10nm]，以及
上电极20。
图13A和13B显示的是本实例中制造的磁阻元件(CCP-CPP元件)的横截面TEM照片。在图13A和13B中，电流通路在下面的磁层中具有10至20nm大小的对应晶粒的几乎中心部形成。电流通路的直径大约为5nm；如果考虑变化的话在3至7nm之间。如实例1的情况，电流通路在对应晶粒的几乎中心部形成，从而使得在Cu和磁层之间几乎不存在晶体缺陷。因此，高自旋相依界面散射效应被发挥。更进一步，当电流流过直接位于电流通路下面的磁层时，产生高自旋相依体散射效应。因此，能得到高MR率。
图13A具体地显示了如图7和10的情况中的晶粒和晶界与电流通路之间的位置关系。在图13A中，点P和Q对应于定义一个晶粒的晶界。当点P和Q分别被定义为平面内位置0至100时，具有晶体结构穿透具有非晶体结构的Al2O3的电流通路在平面内位置33和66之间形成，即，电流通路在该晶粒的几乎中心部形成。晶界P和电流通路之间的距离是4nm；电流通路被定位在远离晶界P处。另一个晶界Q与电流通路之间的距离是4nm；电流通路也位于与晶界距离很远处。
此外，图14A和14B显示的是图13中的横截面TEM照片中利用点尺寸大约为0.5nm的电子束得到的纳米衍射的结果。如图14A和14B所示，在所有固着层14c、电流通路21和自由层18中晶向角的发散在5°以内，这就表现出良好的晶向。自由层的晶向比固着层的晶向略微差，这是由于自由层在非结晶氧化铝上形成。这种有利的晶向也在电流通路中得到。这样就降低了电流通路中的电阻率从而提供高MR率。
对于本实施例中的CCP-CPP元件，RA＝500Ωμm2并且MR率＝7.3％。由于具有bcc结构的Fe50Co50比具有fcc结构的CoFe发挥更高的界面散射效应，因此该MR率比实例1中的MR率高。更进一步，非常薄的Cu层被堆叠从而增强了磁层中的自旋相依体散射效应。这样对提高MR率作出贡献。
其中固着层位于自由层下面的底型CCP-CPP已经被描述。然而，根据本发明的实施例的方法可以以完全相同的方式应用到顶型CCP-CPP元件。为了制造顶型CCP-CPP元件，图1中的垫层12和覆盖层19之间的各个层可以按和图1中所示的顺序相反的顺序淀积。即使在顶型CCP-CPP元件中，分隔层上面和下面的金属层(Cu层)也提供与底型CCP-CPP元件相同的功能。即，分隔层下面的Cu层是非常必需的，因为它是电流通路的源，而分隔层上面的Cu层并不总是必需的。
(磁头的实施例)
图15和16显示的是结合到磁头中的根据本发明的实施例的磁阻元件。图15是沿与面对磁记录介质(未显示)的空气支承表面基本平行的方向获得的磁阻元件的横截面图。图16是沿与空气支承表面(ABS)垂直的方向获得的磁阻元件的横截面图。
图15和16中所示的磁头具有所称的硬邻接结构。磁阻薄膜10是前述的CCP-CPP薄膜。下电极11和上电极20被分别设置在磁阻薄膜10的下面和上面。在图15中，偏场施加薄膜41和绝缘薄膜42被堆叠在磁阻薄膜10的两侧。如图16所示，保护层43被设置在磁阻薄膜10的空气支承表面中。
电极11和20垂直地将磁阻薄膜10的传感电流提供到平面，如箭头A所示，电极11和电极20被设置在磁阻薄膜10的下面和上面。更进一步，设置在磁阻薄膜10的两侧的一对偏场施加薄膜41、41将偏场施加到磁阻薄膜10上。偏场控制磁阻薄膜10中的自由层的磁各向异性，从而使自由层进入到单域中。这样使自由层的域结构稳定。因此可以抑制和磁畴壁运动相关的Barkhausen噪声。
本发明提高了磁阻元件的MR率。相应地，本发明在磁头中的应用能够实现敏感磁性重放。
(硬盘和磁头悬架组件的实施例)
图15和16中所示的磁头可以被结合到读写一体的磁头组件中，然后可以安装在磁记录设备中。
图17是示意地显示这种磁记录设备的主要部分结构的立体图。磁记录设备150是一种使用转动致动器的类型。在该图中，磁盘200被安装在主轴152上。磁盘200由响应来自驱动控制器(未在图中示出)的控制信号的电动机(未显示)沿箭头A的方向驱动旋转。根据本发明的磁记录设备150可以包括多个磁盘200。
磁头滑动器153附接到悬架154的尖端，用于从磁盘200读取数据或向磁盘200写数据。磁头滑动器153具有靠近其尖端安装并包括根据上述任一实施例的磁阻元件的磁头。
当磁盘200旋转时，磁头滑动器153的空气支承表面(ABS)被保持使其在磁盘200的表面上浮起预定的高度。磁头滑动器153可以是所称的接触磁盘200的内接触型的滑动器。
悬架154与致动器臂155的一端连接。作为一种线性电机的音圈电机156设置在致动器臂155的另一端。音圈电机156形成磁路，该电机包括围绕线圈架缠绕的激励线圈和永久磁铁以及彼此相对设置从而将线圈夹在中间的相对磁轭。
致动器臂155由设置在枢轴157的两个垂直位置上的球轴承(未示出)支撑。致动器臂155可以由音圈电机156转动地滑行。
图18是从磁盘看的包括致动器臂155的尖端侧的磁头悬架组件的一部分的放大立体图。组件160具有致动器臂155，悬架154与致动器臂155的一端连接。磁头滑动器153附接到悬架154的尖端，磁头滑动器153由包括根据上述任一实施例的磁阻元件的磁头组成。悬架154具有用于读写信号的导线164。导线164与结合到磁头滑动器153的磁头中的各个电极电连接。图中的参考标号165表示的是组件160的电极区。
本发明由包括根据本发明的上述任一实施例的磁阻元件的磁头组成。这样使其能够可靠地读取磁性地记录在磁盘200上并且记录密度比先有技术记录密度高的信息。
(磁存储器的实施例)
下面将描述采用根据本发明的实施例的磁阻元件的磁存储器。即，根据本发明的上述任一实施例的磁阻元件能够提供磁存储器，例如，其中存储单元是矩阵排列的磁性随机存储器(MRAM)。
图19是显示根据本发明的一个实施例的磁存储器的矩阵结构的实例的示意图。该图显示其中存储单元排列成阵列的电路结构。磁存储器由用于在阵列中选择一个位的列译码器350和行译码器351组成。位线334和字线332被用来导通和唯一地选择开关晶体管330。通过传感放大器352的探测能够读出磁阻元件10中的磁记录层(自由层)中记录的位信息。为了写位信息，电流通过特定的字线323和特定的位线322从而产生将要被施加的磁场。
图20是显示根据本发明的一个实施例的磁存储器的矩阵结构的另一个实例的示意图。在该场合中，译码器361选择一个位线322，而译码器360选择一个字线334；位线322和字线334排列在矩阵中。因此，在阵列中的特定存储单元被选择。每个存储单元具有其中磁阻元件10与二极管D串联连接的结构。这里，二极管D用作防止传感电流在除了被选择的磁阻元件10以外的存储单元中旁路。利用使写电流通过每个特定的位线322和特定的字线323所产生的磁场来实现写操作。
图21是显示根据本发明的一个实施例的磁存储器的主要部分的横截面图。图22是沿图21中的线A-A’得到的横截面图。这些图中显示的结构与包括在图19或20中显示的磁存储器中的一位的存储单元相对应。存储单元具有存储元件311和地址选择晶体管312。
存储元件311具有磁阻元件10和一对与磁阻元件10相连的导线322和324。磁阻元件10是上述实施例中的任何CCP-CPP元件。
另一方面，选择晶体管312配备通过通路326和埋线328连接到磁阻元件10的晶体管330。晶体管330根据施加到栅332上的电压执行开关操作，可控制地打开或关闭磁阻元件10与导线334之间的电流通路。
写入线323沿与导线322垂直的方向设置在磁阻元件10的下面。写入线322和323可以由例如铝(Al)、铜(Cu)、钨(W)、钽(Ta)或者这些元素的合金形成。
在如上所述配置的存储器中，为了向磁阻元件10写入位信息，写脉冲电流通过写入线322和323以感应出合成场。合成场被用于适当地翻转磁阻元件记录层的磁化强度。
更进一步，为了读出位信息，传感电流通过导线322、包括磁记录层的磁阻元件10和下电极324。然后，测量磁阻元件10的阻抗值或阻抗变化。
根据本发明的实施例的磁存储器采用根据上述任何一个实施例的磁阻元件(CCP-CPP元件)。因此，即使单元尺寸减小，记录层中的磁畴仍确保受到控制，使读写操作能够被可靠地完成。
参考特定实例已经描述了本发明的实施例。然而，本发明并不受这些特定实例的限制。例如，对于磁阻元件的特定结构以及电极、偏置施加薄膜、绝缘薄膜和类似物的形状和材料，本领域的熟练技术人员可以通过从相应的众所周知的范围内进行适当的选择相似地实施本发明以产生相似的效果。
例如，当磁阻元件被应用到读磁头时，通过在该元件的两侧提供磁屏蔽可以限定该磁头的探测分辨率。
更进一步，可以将本发明应用到基于垂直磁记录系统以及纵向磁记录系统的磁头或磁记录设备，并可以在任一系统中产生类似效果。
此外，根据本发明的磁记录设备可以是恒定地配备特定记录介质的所谓刚性类型或是可以调换记录介质的可调换类型。
本发明的范围还包括本领域熟练技术人员通过适当改变如上述本发明的实施例所描述的磁头和磁记录设备的设计就能够实现的所有磁阻元件、磁头、磁记录设备和磁存储器。
其它的优点和修改对本领域熟练技术人员来说是很容易实现的。因此，本发明在其更广泛的各个方面并不被本文所显示和描述的特定细节和代表性实施例所限制。相应地，可以在不背离如附后的权利要求及其等效物所定义的总体创造性概念的精神或范围的情况下作出各种修改。

Claims (19)

1.一种磁阻元件，其特征在于，包括：
磁化方向基本固定在一个方向上的磁化固着层；
磁化方向取决于外场变化的磁化自由层；以及
分隔层，包括设置在磁化固着层与磁化自由层之间的绝缘层和穿透该绝缘层的电流通路，
位于分隔层下面的磁化固着层或磁化自由层包括由横跨其厚度延伸的晶界分开的晶粒，其中，假设每个晶粒的一端的平面内位置被设定为0，并且与该晶粒的另一端相邻的晶界的平面内位置被设定为100，则所述分隔层中的每个电流通路在对应每个晶粒的平面内位置为大于等于20小于等于80之间的范围内的区域上形成。
2.如权利要求1所述的磁阻元件，其特征在于，晶格在每个电流通路和位于该电流通路下面的磁化固着层或磁化自由层以及位于该电流通路上面的磁化自由层或磁化固着层之间连续地形成。
3.如权利要求1所述的磁阻元件，其特征在于，每个电流通路包含至少一种从Cu、Au和Ag组成的集合中选择出来的元素。
4.如权利要求1所述的磁阻元件，其特征在于，所述绝缘层是包含至少一种从Al、Si、Hf、Ti、Ta、Mo、W、Nb、Cr、Mg、和Zr组成的集合中选择出来的元素的氧化物或者氮化物。
5.如权利要求1所述的磁阻元件，其特征在于，所述磁化固着层在与分隔层的分界面上构成体心立方结构。
6.如权利要求1所述的磁阻元件，其特征在于，所述磁化固着层包括与分隔层接触的由包含至少30原子％Fe的FeCo合金组成的层。
7.如权利要求1所述的磁阻元件，其特征在于，所述磁化固着层包括铁钴磁层和厚度为大于等于0.1nm且小于等于1nm的Cu层的堆叠薄膜。
8.一种磁阻元件，其特征在于，包括：
磁化方向基本固定在一个方向上的磁化固着层；
磁化方向取决于外场变化的磁化自由层；以及
包括设置在磁化固着层与磁化自由层之间的绝缘层和穿透该绝缘层的电流通路的分隔层，
位于分隔层下面的磁化固着层或磁化自由层包括由横跨其厚度延伸的晶界分开的晶粒，其中每个电流通路形成在距离被包含在位于分隔层下面的磁化固着层或磁化自由层中的每个晶粒的端部大于等于3nm的区域上。
9.如权利要求8所述的磁阻元件，其特征在于，晶格在每个电流通路和位于该电流通路下面的磁化固着层或磁化自由层以及位于该电流通路上面的磁化自由层或磁化固着层之间连续地形成。
10.如权利要求8所述的磁阻元件，其特征在于，每个电流通路包含至少一种从Cu、Au和Ag组成的集合中选择出来的元素。
11.如权利要求8所述的磁阻元件，其特征在于，所述绝缘层是包含至少一种从Al、Si、Hf、Ti、Ta、Mo、W、Nb、Cr、Mg、和Zr组成的集合中选择出来的元素的氧化物或者氮化物。
12.如权利要求8所述的磁阻元件，其特征在于，所述磁化固着层在与分隔层的分界面上构成体心立方结构。
13.如权利要求8所述的磁阻元件，其特征在于，所述磁化固着层包括与分隔层接触的由包含至少30原子％Fe的FeCo合金组成的层。
14.如权利要求8所述的磁阻元件，其特征在于，所述磁化固着层包括铁钴磁层和厚度为大于等于0.1nm且小于等于1nm的Cu层的堆叠薄膜。
15.一种磁阻元件，其特征在于，包括：
磁化方向基本固定在一个方向上的磁化固着层；
磁化方向取决于外场变化的磁化自由层；以及
包括设置在磁化固着层与磁化自由层之间的绝缘层和穿透该绝缘层的电流通路的分隔层，
位于分隔层下面的磁化固着层或磁化自由层包括由横跨其厚度延伸的晶界分开的晶粒，
其中每个电流通路的晶向角的离散度小于等于5°。
16.如权利要求15所述的磁阻元件，其特征在于，对于所有磁化固着层、电流通路和磁化自由层来说，所述晶向角的离散度小于等于5°。
17.一种磁阻磁头，其特征在于，包含如权利要求1所述的磁阻元件。
18.一种磁记录设备，其特征在于，包含如权利要求1所述的磁阻元件。
19.一种磁存储器，其特征在于，包含如权利要求1所述的磁阻元件。
CNB2005101246917A 2004-11-09 2005-11-07 磁阻元件，磁阻磁头，磁记录设备以及磁存储器 Expired - Fee Related CN100405462C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004325315A JP5095076B2 (ja) 2004-11-09 2004-11-09 磁気抵抗効果素子
JP2004325315 2004-11-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101088917A Division CN101325243A (zh) 2004-11-09 2005-11-07 磁阻元件,磁阻磁头,磁记录设备以及磁存储器

Publications (2)

Publication Number Publication Date
CN1801332A CN1801332A (zh) 2006-07-12
CN100405462C true CN100405462C (zh) 2008-07-23

Family

ID=36316059

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2008101088917A Pending CN101325243A (zh) 2004-11-09 2005-11-07 磁阻元件,磁阻磁头,磁记录设备以及磁存储器
CNB2005101246917A Expired - Fee Related CN100405462C (zh) 2004-11-09 2005-11-07 磁阻元件，磁阻磁头，磁记录设备以及磁存储器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2008101088917A Pending CN101325243A (zh) 2004-11-09 2005-11-07 磁阻元件,磁阻磁头,磁记录设备以及磁存储器

Country Status (3)

Country Link
US (1) US7525776B2 (zh)
JP (1) JP5095076B2 (zh)
CN (2) CN101325243A (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4261454B2 (ja) * 2004-10-13 2009-04-30 株式会社東芝 磁気抵抗効果素子とそれを用いた磁気ヘッドおよび磁気再生装置
JP2006114610A (ja) * 2004-10-13 2006-04-27 Toshiba Corp 磁気抵抗効果素子とそれを用いた磁気ヘッドおよび磁気再生装置
US7918014B2 (en) * 2005-07-13 2011-04-05 Headway Technologies, Inc. Method of manufacturing a CPP structure with enhanced GMR ratio
JP2007096105A (ja) 2005-09-29 2007-04-12 Toshiba Corp 磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気記憶装置、および磁気メモリ
JP4786331B2 (ja) 2005-12-21 2011-10-05 株式会社東芝 磁気抵抗効果素子の製造方法
JP4514721B2 (ja) 2006-02-09 2010-07-28 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気記録再生装置及び磁気記憶装置
US7610674B2 (en) * 2006-02-13 2009-11-03 Headway Technologies, Inc. Method to form a current confining path of a CPP GMR device
JP4768488B2 (ja) 2006-03-27 2011-09-07 株式会社東芝 磁気抵抗効果素子，磁気ヘッド，および磁気ディスク装置
JP2007273561A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 磁気抵抗効果素子、磁気ヘッドおよび磁気再生装置
JP2007299880A (ja) 2006-04-28 2007-11-15 Toshiba Corp 磁気抵抗効果素子，および磁気抵抗効果素子の製造方法
JP4550778B2 (ja) * 2006-07-07 2010-09-22 株式会社東芝 磁気抵抗効果素子の製造方法
JP4490950B2 (ja) 2006-07-07 2010-06-30 株式会社東芝 磁気抵抗効果素子の製造方法、及び磁気抵抗効果素子
US20080016653A1 (en) 2006-07-19 2008-01-24 Amelia Baradzi Ergonomic handle for push tools
JP4550777B2 (ja) 2006-07-07 2010-09-22 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッド、磁気記録再生装置及び磁気メモリ
JP5044157B2 (ja) * 2006-07-11 2012-10-10 株式会社東芝 磁気抵抗効果素子，磁気ヘッド，および磁気再生装置
JP4764294B2 (ja) 2006-09-08 2011-08-31 株式会社東芝 磁気抵抗効果素子、及び磁気ヘッド
JP5210533B2 (ja) * 2006-09-21 2013-06-12 アルプス電気株式会社 トンネル型磁気検出素子及びその製造方法
US7872838B2 (en) * 2007-02-09 2011-01-18 Headway Technologies, Inc. Uniformity in CCP magnetic read head devices
US7929257B2 (en) 2007-02-23 2011-04-19 Tdk Corporation Magnetic thin film having spacer layer that contains CuZn
JP2008243920A (ja) * 2007-03-26 2008-10-09 Toshiba Corp 磁気抵抗効果再生素子、磁気ヘッド、および磁気再生装置
JP4388093B2 (ja) * 2007-03-27 2009-12-24 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気記録再生装置
FR2931011B1 (fr) * 2008-05-06 2010-05-28 Commissariat Energie Atomique Element magnetique a ecriture assistee thermiquement
JP5032430B2 (ja) * 2008-09-26 2012-09-26 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP5039007B2 (ja) * 2008-09-26 2012-10-03 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP5032429B2 (ja) * 2008-09-26 2012-09-26 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP5039006B2 (ja) 2008-09-26 2012-10-03 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP2010080839A (ja) 2008-09-29 2010-04-08 Toshiba Corp 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリおよび磁気記録再生装置
US8551626B2 (en) * 2009-06-25 2013-10-08 Seagate Technology Llc CCP-CPP magnetoresistive reader with high GMR value
JP5095765B2 (ja) * 2010-02-08 2012-12-12 株式会社東芝 磁気抵抗効果素子の製造方法
JP5460375B2 (ja) * 2010-02-22 2014-04-02 株式会社東芝 磁気抵抗効果素子の製造方法
KR101463948B1 (ko) * 2010-11-08 2014-11-27 삼성전자주식회사 자기 기억 소자
US8958176B2 (en) * 2010-12-22 2015-02-17 HGST Netherlands B.V Write head pole laminate structure
EP2760025B1 (en) * 2013-01-23 2019-01-02 Crocus Technology S.A. TAS-MRAM element with low writing temperature
US9508366B2 (en) * 2013-08-23 2016-11-29 Seagate Technology Llc Reader structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076473A (ja) * 2000-09-05 2002-03-15 Toshiba Corp 磁気抵抗効果素子、その製造方法及び製造装置並びに磁気再生装置
JP2002208744A (ja) * 2000-10-20 2002-07-26 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド及び磁気記録再生装置

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608593A (en) * 1995-03-09 1997-03-04 Quantum Peripherals Colorado, Inc. Shaped spin valve type magnetoresistive transducer and method for fabricating the same incorporating domain stabilization technique
US6080445A (en) * 1997-02-20 2000-06-27 Citizen Watch Co., Ltd. Method of forming films over insulating material
JPH1186229A (ja) 1997-09-16 1999-03-30 Hitachi Metals Ltd スピンバルブ効果センサ
US6169303B1 (en) * 1998-01-06 2001-01-02 Hewlett-Packard Company Ferromagnetic tunnel junctions with enhanced magneto-resistance
US6313973B1 (en) * 1998-06-30 2001-11-06 Kabushiki Kaisha Toshiba Laminated magnetorestrictive element of an exchange coupling film, an antiferromagnetic film and a ferromagnetic film and a magnetic disk drive using same
US6411476B1 (en) * 1999-10-28 2002-06-25 International Business Machines Corporation Trilayer seed layer structure for spin valve sensor
US6452763B1 (en) * 2000-06-06 2002-09-17 International Business Machines Corporation GMR design with nano oxide layer in the second anti-parallel pinned layer
US6521098B1 (en) * 2000-08-31 2003-02-18 International Business Machines Corporation Fabrication method for spin valve sensor with insulating and conducting seed layers
US6853520B2 (en) * 2000-09-05 2005-02-08 Kabushiki Kaisha Toshiba Magnetoresistance effect element
JP3618654B2 (ja) * 2000-09-11 2005-02-09 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気記録再生装置
US6937446B2 (en) * 2000-10-20 2005-08-30 Kabushiki Kaisha Toshiba Magnetoresistance effect element, magnetic head and magnetic recording and/or reproducing system
US6905780B2 (en) * 2001-02-01 2005-06-14 Kabushiki Kaisha Toshiba Current-perpendicular-to-plane-type magnetoresistive device, and magnetic head and magnetic recording-reproducing apparatus using the same
US6686068B2 (en) * 2001-02-21 2004-02-03 International Business Machines Corporation Heterogeneous spacers for CPP GMR stacks
US6707649B2 (en) * 2001-03-22 2004-03-16 Alps Electric Co., Ltd. Magnetic sensing element permitting decrease in effective element size while maintaining large optical element size
JP4050481B2 (ja) * 2001-04-17 2008-02-20 ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー 超音波撮影装置
JP2003016613A (ja) * 2001-06-28 2003-01-17 Hitachi Ltd 磁気ヘッド
JP4024499B2 (ja) 2001-08-15 2007-12-19 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
US6937447B2 (en) 2001-09-19 2005-08-30 Kabushiki Kaisha Toshiba Magnetoresistance effect element, its manufacturing method, magnetic reproducing element and magnetic memory
JP2003124541A (ja) * 2001-10-12 2003-04-25 Nec Corp 交換結合膜、磁気抵抗効果素子、磁気ヘッド及び磁気ランダムアクセスメモリ
JP2003152239A (ja) * 2001-11-12 2003-05-23 Fujitsu Ltd 磁気抵抗効果素子、及び、それを有する読み取りヘッド並びにドライブ
JP2003198004A (ja) * 2001-12-27 2003-07-11 Fujitsu Ltd 磁気抵抗効果素子
JP4184668B2 (ja) 2002-01-10 2008-11-19 富士通株式会社 Ｃｐｐ構造磁気抵抗効果素子
JP3749873B2 (ja) * 2002-03-28 2006-03-01 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP4382333B2 (ja) * 2002-03-28 2009-12-09 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
US6785103B2 (en) * 2002-04-12 2004-08-31 International Business Machines Corporation Magnetoresistance sensor with reduced side reading
JP4028442B2 (ja) * 2002-06-26 2007-12-26 株式会社東芝 ガスタービン翼の変形修正装置及び方法
JP3648504B2 (ja) * 2002-09-06 2005-05-18 株式会社東芝 磁気抵抗効果素子、磁気ヘッドおよび磁気再生装置
JP2004103769A (ja) * 2002-09-09 2004-04-02 Fujitsu Ltd Ｃｐｐ構造磁気抵抗効果素子
JP4435521B2 (ja) * 2002-09-11 2010-03-17 株式会社東芝 磁気抵抗効果素子の製造方法
JP3836788B2 (ja) * 2002-12-26 2006-10-25 株式会社東芝 磁気抵抗効果素子、磁気抵抗効果型ヘッドおよび磁気記録再生装置
US6961224B2 (en) * 2003-09-24 2005-11-01 Hitachi Global Storage Technologies Netherlands, B.V. GMR enhancing seed layer for self pinned spin valves
US7180714B2 (en) * 2003-09-30 2007-02-20 Hitachi Global Storage Technolgies Netherlands B.V. Apparatus for providing a ballistic magnetoresistive sensor in a current perpendicular-to-plane mode
JP2005116701A (ja) * 2003-10-06 2005-04-28 Alps Electric Co Ltd 磁気検出素子
JP4776164B2 (ja) * 2003-12-25 2011-09-21 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気再生装置および磁気メモリ
JP4104563B2 (ja) * 2004-02-16 2008-06-18 都築電産株式会社 ワイヤレスマイク用の充電器
US7221545B2 (en) * 2004-02-18 2007-05-22 Hitachi Global Storage Technologies Netherlands B.V. High HC reference layer structure for self-pinned GMR heads
US7390529B2 (en) * 2004-05-26 2008-06-24 Headway Technologies, Inc. Free layer for CPP GMR having iron rich NiFe
US7331100B2 (en) * 2004-07-07 2008-02-19 Headway Technologies, Inc. Process of manufacturing a seed/AFM combination for a CPP GMR device
JP4822680B2 (ja) * 2004-08-10 2011-11-24 株式会社東芝 磁気抵抗効果素子の製造方法
US7288281B2 (en) * 2004-09-02 2007-10-30 Headway Technologies, Inc. CPP spin valve with ultra-thin CoFe(50%) laminations
JP4594679B2 (ja) * 2004-09-03 2010-12-08 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気記録再生装置、および磁気メモリ
JP4261454B2 (ja) * 2004-10-13 2009-04-30 株式会社東芝 磁気抵抗効果素子とそれを用いた磁気ヘッドおよび磁気再生装置
US7918014B2 (en) * 2005-07-13 2011-04-05 Headway Technologies, Inc. Method of manufacturing a CPP structure with enhanced GMR ratio
JP4768488B2 (ja) * 2006-03-27 2011-09-07 株式会社東芝 磁気抵抗効果素子，磁気ヘッド，および磁気ディスク装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076473A (ja) * 2000-09-05 2002-03-15 Toshiba Corp 磁気抵抗効果素子、その製造方法及び製造装置並びに磁気再生装置
JP2002208744A (ja) * 2000-10-20 2002-07-26 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド及び磁気記録再生装置

Also Published As

Publication number Publication date
JP5095076B2 (ja) 2012-12-12
US7525776B2 (en) 2009-04-28
JP2006135253A (ja) 2006-05-25
CN101325243A (zh) 2008-12-17
CN1801332A (zh) 2006-07-12
US20060098353A1 (en) 2006-05-11

Similar Documents

Publication Publication Date Title
CN100405462C (zh) 磁阻元件，磁阻磁头，磁记录设备以及磁存储器
CN100388358C (zh) 用于制造磁电阻元件的方法和设备
CN101101959B (zh) 磁阻效应元件的制造方法
CN100452175C (zh) 磁阻效应元件、磁头、磁记录再生装置、以及磁存储器
JP4786331B2 (ja) 磁気抵抗効果素子の製造方法
US8184408B2 (en) Magnetoresistive element and method of manufacturing the same
CN100446086C (zh) 磁致电阻元件、磁头、磁记录装置以及磁存储器
US9028909B2 (en) Magnetoresistive element and method of manufacturing the same
CN101276878A (zh) 磁阻效应元件及其制造方法
CN101101957A (zh) 磁阻效应元件的制造方法及磁阻效应元件
CN100573670C (zh) 磁阻效应元件、磁头、磁记录再生装置以及磁存储器
CN101101958A (zh) 磁阻效应元件的制造方法和磁阻效应元件
JP2010080789A (ja) 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
CN101231851A (zh) 磁头及磁记录再生装置
US20110205669A1 (en) Method for manufacturing magneto-resistance effect element, magnetic head assembly, and magnetic recording and reproducing apparatus
JP2009283499A (ja) 磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気記録再生装置および磁気メモリ
Fukuzawa et al. Magnetoresistive element including connection layers with magnetization alignment angles therebetween of 30 to 60 between metallic magnetic layers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080723

Termination date: 20171107

CF01 Termination of patent right due to non-payment of annual fee