CN100380916C - 显示控制器、显示装置及电子设备 - Google Patents

显示控制器、显示装置及电子设备 Download PDF

Info

Publication number
CN100380916C
CN100380916C CNB021191743A CN02119174A CN100380916C CN 100380916 C CN100380916 C CN 100380916C CN B021191743 A CNB021191743 A CN B021191743A CN 02119174 A CN02119174 A CN 02119174A CN 100380916 C CN100380916 C CN 100380916C
Authority
CN
China
Prior art keywords
video data
mentioned
differential
display
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021191743A
Other languages
English (en)
Other versions
CN1385829A (zh
Inventor
小泉德夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1385829A publication Critical patent/CN1385829A/zh
Application granted granted Critical
Publication of CN100380916C publication Critical patent/CN100380916C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0267—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by controlling user interface components
    • H04W52/027—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by controlling user interface components by controlling a display operation or backlight unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

提供一种能以低的耗电量实现可以适应因将来的液晶板画面尺寸的扩大等而引起的显示数据量的增加的传输率的显示控制器、采用了该显示控制器的显示装置及电子设备。显示装置20，包含液晶板(显示部)(22)、具有至少存储1帧显示数据的显示数据RAM(28)并按给定的帧周期对液晶板进行显示驱动的X驱动器IC(显示控制器)(24)、对液晶板(22)进行扫描驱动的Y驱动器IC(26)。X驱动器IC(24)，通过差动IF从MPU(10)供给显示数据。MPU(10)，利用伪消隐周期而由差动IF以高速传输率供给数据，并在下一个显示数据的传输定时之前停止差动IF的动作。

Description

显示控制器、显示装置及电子设备
技术领域
本发明涉及显示控制器、采用了该显示控制器的显示装置及电子设备。
背景技术
随着近年来的通信技术、安装技术等的发展，在携带式电子设备的显示部上，不仅可以显示数字和字母之类的字符文字，而且可以显示静止图象和动图象等对用户有很高信息价值的各种数据。
对于在这种电子设备上显示的数据，提出了各种各样的数据形式。例如，如举携带式电话机为例，则提出了接收或发送根据MPEG(Moving Picture Experts Group：运动图象专家组)标准进行压缩编码后的显示数据的技术。
在这种情况下，作为携带式电话机的显示部，例如备有液晶板。液晶板，由显示控制器根据与动图象或静止图象对应的显示数据进行显示驱动。
但是，为了在液晶板上以无不谐调感的方式显示动图象，必须以高速的传输率向对该液晶板进行显示驱动的显示控制器供给显示数据。
对于这种显示数据的传输，迄今为止，由能以低成本实现的CMOS(Complimentary Metal Oxide Semiconductor：互补金属氧化物半导体)电路所构成的接口进行。可是，在这种CMOS电路中，消耗电流随频率成比例地增加，所以，当想要实现为以无不谐调感的方式显示动图象所需的传输率时，将使携带式电话机等携带式的电子设备的电池驱动时间缩短。此外，在由CMOS电路构成的接口中，很难实现可以适应将来的液晶板画面尺寸的扩大、灰度级位数的增加的传输率。
发明内容
本发明，是鉴于如上所述的技术课题而开发的，其目的是提供一种能以低的耗电量实现可以适应因将来的液晶板画面尺寸的扩大等而引起的显示数据量的增加的传输率的显示控制器、采用了该显示控制器的显示装置及电子设备。
为解决上述课题，本发明提供一种显示控制器，根据显示数据对显示部进行显示驱动，该显示控制器的特征在于：包含存储至少1帧显示数据的存储装置、从在显示部的扫描开始前设置的伪消隐周期中接收应写入上述存储装置的显示数据的第1显示数据接收装置、从上述伪消隐周期中将由上述第1显示数据接收装置接收到的显示数据写入上述存储装置的显示数据写入装置、根据从上述存储装置读出的显示数据对显示部进行显示驱动的显示驱动装置。
这里，所谓显示数据，是指动图象数据、静止图象数据及这些图象数据的显示控制信号等对显示部进行显示驱动时所需的数据。
在本发明中，在具有存储1帧显示数据的存储装置并根据存储在该存储装置内的显示数据对显示部进行显示驱动的显示控制器内，构成为从在显示部的扫描开始前设置的伪消隐周期中接收应写入存储装置的显示数据并将其依次写入存储装置。按照这种结构，能迅速地接收由各帧显示的图象的显示数据并将其写入存储装置。因此，即使显示数据量随显示部的画面尺寸的扩大或灰度级位数的增加而增大时，也能确保其传输所需的传输时间。
另外，本发明的特征在于：上述显示数据写入装置，在从上述存储装置读出在该帧中与给定的扫描线对应的显示数据之前，将与该扫描线对应的显示数据写入上述存储装置。
按照本发明，当在该帧中以给定的扫描线为单位进行显示驱动时，由于在读出该扫描线之前已将与其对应的该帧中的显示数据写入存储装置，所以能够避免在更新显示数据的帧中显示前一帧的显示数据因而将显示出具有不谐调感的动图象的现象。
另外，本发明的特征在于：上述伪消隐周期，设在上述显示部的垂直扫描开始之前，上述第1显示数据接收装置，从上述伪消隐周期中接收该帧的1帧显示数据。
在本发明中，将伪消隐周期设在显示部的垂直扫描开始之前，并从该伪消隐周期中接收该帧的1帧显示数据。因此，在第1扫描线的扫描开始时，已将与该扫描线对应的显示数据写入存储装置，因而在该帧中就各扫描线来看，对存储装置的写入和读出不会同时进行，因此可以简化定时的生成。
另外，本发明的特征在于：当设1帧的显示数据量为D、由上述第1显示数据接收装置接收的显示数据的数据传输率为R时，上述伪消隐周期，至少仅设定为由D/R表示的周期。
在本发明中，由于将伪消隐周期仅设定为至少1帧的显示数据的传输时间(D/R)，所以在第1扫描线的扫描开始时已将1帧显示数据写入存储装置。因此，当进行第1扫描线之后的显示驱动时，对存储装置的写入和读出不会同时进行。按照这种方式，可以减小因同时进行写入和读出而引起的存储装置内的电流变化，其结果是，能提高存储装置的抗噪性。
另外，本发明的特征在于：上述伪消隐周期，设在上述显示部的水平扫描开始之前，上述第1显示数据接收装置，从上述伪消隐周期中接收该扫描线的显示数据。
在本发明中，将伪消隐周期设在显示部的各水平扫描线的扫描开始之前，并从各水平扫描开始前的伪消隐周期中接收与该扫描线对应的显示数据。因此，在各扫描线的扫描开始时，已将与该扫描线对应的显示数据写入存储装置，对存储装置的写入和读出不会同时进行，因此可以简化定时的生成。
另外，本发明的特征在于：包含仅在由上述第1显示数据接收装置完成显示数据的接收后直到接收下一个显示数据时的给定期间内使上述第1显示数据接收装置的动作停止的接收动作停止装置。
这里，所谓从由上述第1显示数据接收装置完成显示数据的接收直到接收下一个显示数据的给定期间，取决于显示数据的传输定时。例如，当按每条扫描线接收显示数据时，是指直到接收下一个显示数据的期间，当按每个帧接收显示数据时，是指直到在下一个帧中接收显示数据的期间，当空出给定的帧而接收显示数据时，是指直到在空出给定的帧后的下一个帧中接收显示数据的期间。
在本发明中，如上所述，从伪消隐周期中接收显示数据，并仅在从完成接收直到进行下一个显示数据的接收时的给定期间内停止接收动作。按照这种方式，由于提前开始接收必要的显示数据并在迅速地完成接收时停止接收动作，所以能够减低耗电量。
另外，本发明的特征在于：上述第1显示数据接收装置，包含对通过差动对信号线接收到的显示数据的差动信号进行放大的差动放大器，上述接收动作停止装置，在将由上述第1显示数据接收装置接收到的显示数据写入上述存储装置后直到接收下一个显示数据的期间，停止上述差动放大器的动作。
在本发明中，由差动放大器接收通过差动对信号线接收到的显示数据，并在将其写入存储装置后直到接收下一个显示数据的期间，停止差动放大器的动作。按照这种方式，由于在不进行显示数据的接收的期间停止了差动放大器的动作，因而可以削减电流消耗。
另外，本发明的特征在于：上述第1显示数据接收装置，包含对通过差动对信号线接收到的显示数据的差动信号进行放大的差动放大器，上述接收动作停止装置，在将由上述第1显示数据接收装置接收到的显示数据写入上述存储装置后直到接收下一个显示数据的期间，停止或限制上述差动放大器的电流源的电流。
在本发明中，由差动放大器接收通过差动对信号线接收到的显示数据，并在将其写入存储装置后直到接收下一个显示数据的期间，停止或限制差动放大器的电流源的电流。按照这种方式，由于在不进行显示数据的接收的期间停止了差动放大器的动作，因而可以削减电流消耗。
另外，本发明提供一种显示控制器，根据显示数据对显示部进行显示驱动，该显示控制器的特征在于：包含存储至少1帧显示数据的存储装置、接收位宽K的显示数据的第1显示数据接收装置、将由第1显示数据接收装置接收到的位宽K的显示数据变换为位宽L的第1位宽变换装置、通过位宽N的并行总线接收显示数据的第2显示数据接收装置、将由第2显示数据接收装置接收到的位宽N的显示数据变换为位宽L的第2位宽变换装置、将由上述第1或第2位宽变换装置变换后的位宽L的显示数据写入上述存储装置的显示数据写入装置、根据从上述存储装置读出的显示数据对显示部进行显示驱动的显示驱动装置。
在本发明中，构成为对至少通过并行总线接收的显示数据的位宽进行扩展并以该位宽为单位写入存储装置，因此，即使为以无不谐调感的方式显示动图象而必须以高速将显示数据写入存储装置，也能减低写入的频率。当因显示部的画面尺寸的扩大或灰度级位数的增加而使1帧的显示所需的显示数据增多时，本发明更为有效。因此，相应地可以用成本低的工艺制造存储装置，而且还能抑制耗电量的增加。
另外，本发明的显示装置的特征在于：备有具有由多个第1电极和多个第2电极驱动的电光元件的显示板、驱动上述多个第1电极的如上所述的任何一种显示控制器、对上述多个第2电极进行扫描驱动的扫描驱动用驱动器。
按照本发明，可以提供一种即使因显示部的画面尺寸的扩大或灰度级位数的增加而使显示数据量增大也能以无不谐调感的方式显示动图象的显示装置。
另外，本发明的显示装置的特征在于：备有具有由多个第1电极和多个第2电极驱动的电光元件的显示板、驱动上述多个第1电极的如上所述的显示控制器、对上述多个第2电极进行扫描驱动的扫描驱动用驱动器、将上述显示数据供给上述显示控制器的显示数据供给电路。
在本发明中，由于将供给显示数据的显示数据供给电路安装在显示装置内，所以可以使用户省略显示数据供给电路与显示控制器之间的接口设计，因而有助于通过削减工时数及部件数而进行低成本的开发。
另外，本发明的特征在于：上述显示数据供给电路，包含电流源、当从上述电流源供给的电流随显示数据而发生变化时将与该变化对应的差动信号供给上述显示控制器的差动驱动器、进行上述电流源的动作控制的差动驱动控制装置，在将显示数据供给上述显示控制器后直到供给下一个显示数据的期间，上述接收动作停止装置，停止或限制上述差动放大器的电流源的电流，上述差动驱动控制装置，停止或限制上述电流源的电流。
在本发明中，可以通过差动对信号线实现显示数据的高速传输，并可以在不需要传输时削减发送接收侧的电流消耗。因此，可以抑制消耗电流随着因显示部的画面尺寸的扩大等增多的显示数据的传输而增加，因而可以提供既能实现高速传输率又能降低消耗的显示装置。
另外，本发明的电子设备的特征在于：具有如上所述的任何一种显示装置。
按照本发明，即使因画面尺寸的扩大或灰度级位数的增加而使1帧的显示数据量增大，也可以提供能以低的耗电量进行动图象等多种多样的图象显示的电子设备。
附图说明
图1是表示应用了第1实施形态的显示控制器的电子设备的简略结构的一例的框图。图2是表示安装了第1实施形态的MPU及显示装置的携带式电话机的结构例的框图。
图3是表示作为第1实施形态的显示控制器的X驱动器IC的主要构成部分的一例的框图。
图4(A)是表示垂直同步信号与水平同步信号的关系的说明图，图4(B)是用于说明伪消隐周期的说明图。
图5是用于说明第1实施形态的伪垂直消隐周期中1帧显示数据的传输控制的说明图。
图6(A)是表示差动IF的第1结构例的结构图，图6(B)是表示第1结构例的动作波形的一例的说明图。
图7是用于说明基于电力控制信号的节能控制的说明图。
图8(A)是表示差动IF的第2结构例的结构图，图8(B)是表示第2结构例的动作波形的一例的说明图。
图9(A)是表示差动IF的第3结构例的结构图，图9(B)是表示第3结构例的动作波形的一例的说明图。
图10是用于说明与差动IF和CMOS接口有关的传输率与消耗电流的关系的说明图。
图11(A)是示出由差动IF发送接收的信号的一例的说明图，图11(B)是示出由差动IF发送接收的信号的另一例的说明图
图12是表示以60f/s将显示数据传输到第1实施形态的显示控制器时的动作时序的一例的时间图。
图13是表示以30f/s将显示数据传输到第1实施形态的显示控制器时的动作时序的一例的时间图。
图14是表示以15f/s将显示数据传输到第1实施形态的显示控制器时的动作时序的一例的时间图。
图15是用于说明第2实施形态的伪水平消隐周期中以扫描线为单位的显示数据的传输控制的说明图。
图16是表示以60f/s将显示数据传输到第2实施形态的显示控制器时的动作时序的一例的时间图。
图17是表示以15f/s将显示数据传输到第2实施形态的显示控制器时的动作时序的一例的时间图。
发明的具体实施方式
以下，参照附图详细说明本发明的最佳实施形态。
<第1实施形态>
1.电子设备
图1示出应用了第1实施形态的显示控制器的电子设备的简略结构的一例。
该电子设备，包含MPU(Micro Processor Unit；微处理器单元)(广义地说，为显示数据供给电路)10及显示装置20。MPU10，对显示装置20供给动图象数据及静止图象数据的两种数据或其中任何一种数据。显示装置20，根据从MPU10供给的显示数据对显示部进行显示驱动。这里，所谓显示数据，是指动图象数据、静止图象数据及这些图象数据的显示控制信号等对显示部进行显示驱动时所需的数据。
显示装置20，包括具有电光元件的矩阵显示板例如彩色液晶板(广义地说，为显示部)22、驱动液晶板22的内装RAM的X驱动器IC(广义地说，为显示控制器)24、扫描用的Y驱动器IC26。
矩阵显示板22，可以是采用了光学特性随施加电压而变化的液晶及其他电光元件的任何器件。作为液晶板22，例如由简单的矩阵显示板构成，在这种情况下，在形成有多个分段电极(第1电极)的第1基板和形成有公用电极(第2电极)的第2基板之间封入液晶。液晶板22，也可以是采用了薄膜晶体管(TFT)、薄膜二极管(TFD)等三端子元件、二端子元件的有源矩阵显示板。这类有源矩阵显示板，也具有由X驱动器IC24驱动的多个信号电极(第1电极)及由Y驱动器IC26驱动的多个扫描电极(第2电极)。
在图1所示的电子设备中，MPU10与显示装置20，至少通过并行接口(Interface；以下，简称为IF)信号线及差动IF信号线连接。除此以外，在图1中，还通过串行IF信号线连接。
并行IF信号线，包含D7～D0的8位数据总线。通过该8位数据总线发送接收显示命令及静止图象数据。在图1中，例如，通过与8位数据总线分开设置的并行IF控制信号线进行命令/数据的识别信号的发送接收，从而可以将通过8位总线D7～D0传输的数据作为显示命令或静止图象数据进行识别。显示命令，例如是液晶板的显示区域设定(静止图象显示区域设定、动图象显示区域设定)等用于进行显示控制的命令，静止图象数据，是用于将静止图象显示在由显示命令设定的显示区域的显示数据。此外，该并行IF控制信号线，还发送接收反相复位信号XRES、反相芯片选择信号XCS、反相读信号XRD及反相写信号XWR等。X驱动器IC24，利用这些控制信号对显示数据RAM28进行静止图象数据的写入。
差动IF信号线，包含差动对信号线，通过该差动对信号线发送接收变换为差动信号后的例如各为6位的R、G、B信号即动图象数据、同步时钟信号等。这时，通过与差动对信号线分开设置的差动IF控制信号线发送接收电力控制信号PS。X驱动器IC24及MPU10，利用该电力控制信号PS进行差动IF的动作控制。此外，X驱动器IC24，以与同步时钟信号同步的方式取入差动信号，并将其写入显示数据RAM28。
串行IF信号线，逐位地传输例如各为6位的R、G、B信号即动图象数据。此外，同样也供给时钟信号CLK、垂直同步信号Vsync、水平同步信号Hsync(或，水平·垂直同步信号的复合信号H·Vsync)等。X驱动器IC24，以与该同步时钟信号CLK及各同步信号同步的方式将动图象数据写入显示数据RAM28。
X驱动器IC24，以给定的帧频率(例如，每秒60帧(frame persecond：每秒帧，以下简写为f/s)、30f/s、15f/s等)将存储在显示数据RAM28内的显示数据按给定的单位(例如，以1条扫描线为单位、以多条扫描线为单位)读出，并根据该读出的显示数据对液晶板进行显示驱动。
另外，在图1中，MPU10与显示装置20通过各接口连接，但也可以构成为将MPU10包含在显示装置20内。在这种情况下，MPU10可以通过上述的IF直接与X驱动器IC24进行显示数据的发送接收。
在图2中，示出将图1所示的MPU10及显示装置20安装在携带式电话机30内的例。
图2中示出的MPU10，具有管理携带式电话机30的控制的中央处理装置(Central Processing Unit：以下，简称为CPU)12。在该CPU12上连接着静止图象用存储器14、DSP(Digital SignalProcessor：数字信号处理器)16。此外，在DSP16上连接着动图象处理用存储器18。进一步，MPU10，还包含实现与图1所示的X驱动器IC24的IF功能的串行IF电路40、差动IF电路42、并行IF电路44。
在携带式电话机30中，设有对通过天线32接收到的信号进行解调或对通过天线32发送的信号进行调制的调制解调电路34。另外，从天线32可以发送接收例如按MPEG(Moving Picture ExpertsGroup；运动图象专家组)的层IV标准编码后的动图象数据。
对该携带式电话机30，例如可以设置数字摄像机36，用于取入动图象数据。携带式电话机30上的数据发送接收及由数字摄像机36进行的摄像等所需的操作信息，通过操作输入部38输入。
CPU12，例如根据动图象信息决定液晶板22的显示区域。在所决定的显示区域上显示的动图象数据，例如从天线32或数字摄像机36供给。从天线32输入的信号，通过调制解调电路34进行解调后，由DSP16进行信号处理。该DSP16，与动图象处理用存储器18连接，对通过天线32、调制解调电路34输入的压缩数据进行解压缩，并对按MPEG的层IV标准编码的数据进行译码。通过调制解调电路34、天线32发送的数据，由DSP16进行压缩，并当按MPEG的层IV标准编码发送时进行编码。按这种方式，可以使DSP16具有作为MPEG的例如层IV的译码器、编码器的功能。
来自数字摄像机36的信号也输入到该DSP16，从天线32或数字摄像机36输入的信号，由DSP16处理为RGB信号后供给显示装置20。
由DSP16生成的动图象数据，通过串行IF电路40而经由串行IF信号线、或者也可以通过差动IF电路42而经由差动IF信号线供给显示装置20。通过哪一条IF信号线发送接收动图象数据，也可以由CPU12根据动图象的显示区域的尺寸决定。
另一方面，该CPU12，根据来自操作输入部38的信息等并按需要使用静止图象用存储器14，将在液晶板22上显示的静止图象的显示所需的命令、静止图象数据通过并行IF电路44而经由并行IF信号线输出到显示装置20。
例如，动图象是经由因特网传送到的电影信息，因而将用于在该剧场订票的信息显示为静止图象，并根据来自操作输入部38的信息进行订票。在这种情况下，CPU12，还进行通过调制解调电路34、天线32发送例如预订信息的控制。此外，CPU12，还可以根据需要进行通过调制解调电路34、天线32发送由数字摄像机36摄制的动图象信息的控制。
2.X驱动器IC(显示控制器)
2.1结构
在图3中，示出作为图1所示的第1实施形态的显示控制器的X驱动器IC的主要构成部分的一例。
X驱动器IC24，除上述的显示数据RAM28外，还包含锁存电路50、液晶驱动电路52、LCD控制器54。
LCD控制器(广义地说，为显示数据写入装置)54，管理X驱动器IC24的总体控制，并进行对显示数据RAM28的显示数据写入控制、读出控制、对液晶板的显示驱动控制。
LCD控制器54，以一定的帧周期进行按给定的显示单位从显示数据RAM28读出显示数据的控制。从显示数据RAM28读出的显示数据，以与由LCD控制器生成的锁存信号同步的方式锁存在锁存电路50内。由锁存电路50锁存的数据，根据由LCD控制器54生成的显示驱动控制信号，按照极性反相周期变换为脉冲宽度与灰度等级值对应的信号，并转换为与LCD显示系统的电压对应的电压，然后供给到液晶板22的分段电极SEG1～SEGn。
这种由LCD控制器进行显示控制的显示数据及用于控制LCD控制器54的命令，至少通过并行IF及差动IF接收。除此之外，在图3中，还通过串行IF接收。
第1实施形态中的X驱动器IC24的显示数据RAM28，具有3个端口。更具体地说，显示数据RAM28，具有用于写入通过串行IF信号线传输的动图象数据或通过并行IF信号线传输的静止图象数据(显示数据)的第1端口、用于写入通过差动IF信号线传输的动图象数据(显示数据)的第2端口、用于读出对显示部进行驱动显示用的显示数据的第3端口。
差动IF信号线及差动IF控制信号线，与差动IF电路(第1显示数据接收装置)60连接。差动IF电路60，包含对通过差动对信号线接收到的差动信号即数据信号D(位宽K＝1)及时钟信号CLK进行放大的差动放大器。该差动放大器的结构，由于众所周知所以将其详细说明省略，但可以根据从电流源供给的电流的变化对差动信号进行放大。
另外，差动IF电路60，包含一个用于对通过差动IF控制信号线发送接收的电力控制信号PS进行缓冲的输入缓冲电路。该输入缓冲电路，由CMOS电路构成。
由差动IF电路60的差动放大器放大后的差动信号即数据信号D及时钟信号CLK，供给到起始帧检测电路62。
起始帧检测电路62，监视以与时钟信号CLK同步的方式接收到的数据信号D的位串，并根据预先设定的位模式判断是否是起始帧。由起始帧检测电路62判定为是起始帧的数据信号D的位串，供给到串行·并行(Serial-Parallel：以下，简写为S/P)变换电路(广义地说，为第1位宽变换装置)64。
S/P变换电路64，将来自起始帧检测电路62的1位宽度的位串变换为16位(位宽L＝16)的并行数据。该并行数据，与由起始帧检测电路62检测出的起始帧的检测定时等控制信号一起，供给到LCD控制器54及显示数据RAM28。该并行数据，以16位(位宽L＝16)为单位通过第1端口写入显示数据RAM28。
另外，由差动IF电路60的输入缓冲电路缓冲后的电力控制信号PS，至少供给到差动IF电路60的差动放大器。除此之外，在图3中，电力控制信号PS，还供给到起始帧检测电路62、S/P变换电路64。
差动IF电路60的差动放大器，根据从电流源供给的电流的变化对差动信号进行放大，但可以由该电力控制信号PS通过停止或限制从该电流源供给的电流而对其进行动作控制。此外，起始帧检测电路62及S/P变换电路64，也可以在与差动IF电路60的差动放大器的动作控制的相同的定时由电力控制信号PS将其动作停止。
串行IF信号线，与串行IF电路70连接。串行IF电路70，对以串行方式输入的数据信号D、时钟信号CLK及反相芯片选择信号XCS进行缓冲。串行IF电路70，由CMOS电路构成。当反相芯片选择信号XCS激活时，将以与缓冲后的时钟信号CLK同步的方式接收到的串行输入的数据信号D供给到S/P变换电路72。
S/P变换电路72，将该串行输入的数据信号D变换为例如16位(位宽L＝16)的并行数据。该并行数据，与时钟信号CLK等控制信号一起，供给到LCD控制器54及显示数据RAM28。该并行数据，以16位(位宽L＝16)为单位通过第2端口写入显示数据RAM28。
并行IF信号线及并行IF控制信号线，与并行IF电路(广义地说，为第2显示数据接收装置)80连接。并行IF电路80，对例如8位(位宽L＝8)的并行数据信号D7～D0、时钟信号ECLK及其他控制信号(反相芯片选择信号XCS等)进行缓冲。并行IF电路80，由CMOS电路构成。当反相芯片选择信号XCS激活时，将以与缓冲后的时钟信号ECLK同步的方式接收到的并行输入的数据信号D7～D0，供给到S/P变换电路(广义地说，为第2位宽变换装置)82。
S/P变换电路82，将该并行输入的数据信号D7～D0变换为例如16位(位宽L＝16)的并行数据。该并行数据，与时钟信号ECLK等控制信号一起，供给到LCD控制器54及显示数据RAM28。该并行数据，以16位(位宽L＝16)为单位通过第2端口写入显示数据RAM28。
另外，X驱动器IC24，具有对用于仅使串行IF及并行IF的任何一方动作的输入切换信号进行缓冲的输入缓冲电路90。由该输入切换信号对串行IF电路70及S/P变换电路72、并行IF电路80及S/P变换电路82进行控制，使其以排它的方式进行动作。
进一步，X驱动器IC24，还具有振荡电路(OSC)94，LCD控制器54，根据OSC94的振荡输出，输出显示定时sync(垂直同步信号Vsync/水平同步信号Hsync)。
2.2消隐周期
作为第1实施形态的显示控制器的X驱动器IC24，备有显示数据RAM，并以一定的帧周期从该显示数据RAM读出显示数据，从而对显示部进行显示驱动。因此，该帧中的与给定扫描线对应的显示数据的写入，必须在该扫描线的读出之前进行。此外，由于显示数据量随画面尺寸的扩大或灰度级位数的增加而增大，所以在该帧中应尽早地开始显示数据的接收，以确保增多的显示数据的传输时间。
按照这种方式，该帧中的给定扫描线的写入的定时，总是比该读出定时早，这将简化定时的生成。
为此，在第1实施形态中，在各扫描开始前设置伪消隐周期，并从该伪消隐周期中进行显示数据的传输。按照这种方式，就不需要考虑上述的写入定时和读出定时了。
在图4(A)、(B)中，示出用于说明伪消隐周期的说明图。
当对液晶板进行显示驱动时，以与指示1帧的扫描开始定时的垂直同步信号Vsync、指示各帧中的各扫描线的扫描开始定时的水平同步信号Hsync同步的方式进行。更具体地说，如图4(A)所示，以与垂直同步信号Vsync的下降边同步的方式，从各帧的第1扫描线起依次与水平同步信号Hsync同步地进行显示驱动。
因此，如以垂直同步信号Vsync为纵轴、以水平同步信号Hsync为横轴，则可以在图4(B)所示的显示区域180上显示1帧的图象。即，以图4(B)中示出的P为基准，开始显示部的垂直扫描和水平扫描。
这里，如假定垂直同步信号Vsync为「H」(「高」)电平的期间为伪垂直消隐周期，则区域182为非显示区域。而如假定水平同步信号Hsync为「H 」电平的期间为伪水平消隐周期，则区域184为非显示区域。
因此，通过与垂直同步信号Vsync的上升边同步地以高速传输率从伪垂直消隐周期中接收显示数据并将1帧的显示数据写入显示数据RAM内，当在该帧中就各扫描线来看时，写入总是在读出之前进行，所以无需考虑定时就可以进行1帧的显示驱动。
这里，如设1帧的显示数据量为D、传输率为R，则如图5所示的伪垂直消隐周期，至少比由D/R表示的周期长，因此，当开始从显示数据RAM的读出定时时，已经可以完成该帧的显示数据的写入。按照这种方式，具有3端口的显示数据RAM的写入和读出不会同时进行，所以随着读出或写入而在显示数据RAM内产生的电流变化将减小，因而能提高抗噪性。
2.3差动IF的高速传输控制
如上所述的作为第1实施形态的显示控制器的X驱动器IC24，由采用了运算放大器的差动IF进行动图象数据的发送接收。差动IF，与由CMOS电路构成的IF不同，通过由差动对构成而对振幅小的信号进行发送接收，可以实现高速的数据传输率。因此，即使在将来的液晶板画面尺寸的扩大等情况下，也能实现为以无不谐调感的方式显示动图象所需的在CMOPS电路中不能实现的传输率，并将动图象数据写入显示数据RAM。
为实现这种差动IF，需要有驱动差动对信号的差动驱动器及对差动对信号进行放大的差动放大器。在该差动IF的差动驱动器及差动放大器中使用的电流源，产生稳定电流而与传输率无关。因此，当传输率低时，由CMOS电路构成的IF，耗电量减小。而当传输率高时，由CMOS电路构成的IF，耗电量增大，因而在稳定电流下电流消耗的差动IF的耗电量可以减低。而且，在差动IF的情况下，可以实现在CMOS电路构成的IF中所不能达到的传输率。
因此，在第1实施形态中，由差动IF进行高速的显示数据传输，另一方面，液晶板的显示驱动必须以与垂直同步信号和水平同步信号同步的方式进行，所以，当传输显示数据时，在以高速的传输率进行后，通过进行传输控制使差动IF在下一个传输定时之前停止动作，即可抑制耗电量的增加。
以下，说明这种差动IF的结构。
2.3.1差动IF的结构例
(第1结构例)
图6(A)示出差动IF的第1结构例，图6(B)示出第1结构例的动作波形的一例。
在第1结构例中，在发送侧设有差动驱动器100、在接收侧设有差动接收器102，并通过差动对信号线D1、D2相互连接。差动驱动器100，在结构上包含图2中的MPU的差动IF电路42。此外，差动接收器102，在结构上包含图3中的差动IF电路60。
在发送侧的差动驱动器100中，p型(第1导电型)晶体管104(广义地说，为差动驱动控制装置)，其源极端子与电源VDD(第1电源)连接，在栅极端子上供给电力控制信号PS。p型晶体管104的漏极端子，与电流源106的一端连接。
电流源106的另一端，与p型晶体管108、110的源极端子连接。n型(第2导电型)晶体管112、114的漏极端子，与p型晶体管108、110的漏极端子连接。对p型晶体管108的栅极端子，供给指示应发送的数据信号D的+侧的D+信号的反相信号(XD+信号)。对p型晶体管110的栅极端子，供给D+信号。
使n型晶体管112、114的源极端子与接地电源VSS(第2电源)连接。对n型晶体管112的栅极端子，供给指示数据信号D的-侧的D-信号。对n型晶体管114的栅极端子，供给D-信号的反相信号(XD-信号)。
在差动驱动器100中，p型晶体管110的漏极端子与n型晶体管114的漏极端子的连接点ND1、p型晶体管108的漏极端子与n型晶体管112的漏极端子的连接点ND2，分别与差动对信号线D1、D2连接。
差动接收器102，具有差动放大器116。差动放大器106的结构，由于众所周知所以将其详细说明省略，但当来自电流源的电流随接收到的差动对信号线的电位的变化而变化时，生成与该变化对应的电压。
该差动放大器116，通过p型晶体管118(广义地说，为接收动作停止装置)与电源VDD连接。对p型晶体管118的栅极端子，供给电力控制信号PS。当在电力控制信号PS的控制下将p型晶体管118的漏极电流供给差动放大器116时，使差动放大器116动作，但当该漏极电流被停止或受到限制时，使其动作停止。
差动对信号线D1、D2，通过终端电阻RL连接，差动接收器102的差动放大器116，对在该终端电阻RL的两端产生的电压进行放大。放大后的信号，由缓冲电路120进行缓冲后，作为接收信号S1供给到后级的电路。
按照这种结构，在差动驱动器100中，来自电流源106的电流，由D+信号及D-信号控制，从而使流过连接点ND1、ND2的电流改变，并通过差动对信号线D1、D2而在终端电阻RL的两端产生电压。在差动接收器102中，由差动放大器116将在终端电阻RL的两端产生的电压放大。
因此，如图6(B)所示，可以发送以Vc(例如，1.2V)为中心的振幅为Vs(例如300mV)的差动信号，所以，能进行速度更快的数据传输。在接收侧的差动放大器116中，对其进行放大和缓冲并变换为逻辑电平，从而可以在后级的CMOS电路中使用。
这时，在图6(A)所示的差动I F中，在仅以高速传输显示所需的显示数据后直到下一个传输定时的期间中，通过由电力控制信号PS在发送侧及接收侧进行动作控制，可以减小耗电量。
在图7中，示意地示出消耗电流随电力控制信号PS的变化。
即，当节能控制信号PS的逻辑电平为「L」(「低」)时，发送侧的差动驱动器、接收侧的差动接收器进行动作，并流过电流源供给的稳定电流I0。另一方面，当电力控制信号PS的逻辑电平为「H」时，发送侧的差动驱动器、接收侧的差动接收器停止动作，并使稳流源的电流消耗变为0。
因此，在使电力控制信号PS的逻辑电平为「L」并以高速进行数据传输后，在时刻T1使节能控制信号PS的逻辑电平为「H」而使发送侧及接收侧停止动作，可以抑制耗电量的增加。
(第2结构例)
图8(A)示出差动IF的第2结构例，图8(B)示出第2结构例的动作波形的一例。
在第2结构例中，在发送侧设有差动驱动器130、在接收侧设有差动接收器132，并通过差动对信号线D1、D2相互连接。差动驱动器130，在结构上包含图2中的MPU的差动IF电路42。此外，差动接收器132，在结构上包含图3中的差动IF电路60。
在发送侧的差动驱动器130中，p型晶体管134(广义地说，为差动驱动控制装置)，其源极端子与电源VDD连接，在栅极端子上供给电力控制信号PS。p型晶体管134的漏极端子，与电流源136的一端连接。
电流源136的另一端，与p型晶体管138、140的源极端子连接。
将差动对信号线D1、D2与p型晶体管138、140的漏极端子连接。对p型晶体管138的栅极端子，供给应发送的数据信号D。对p型晶体管140的栅极端子，供给应发送的数据信号D的反相信号。
差动接收器132，具有差动放大器142。该差动放大器142的结构，由于众所周知所以将其详细说明省略，但当来自电流源的电流随接收到的差动对信号线的电位的变化而变化时，生成与该变化对应的电压。
该差动放大器142，通过p型晶体管144(广义地说，为接收动作停止装置)与电源VDD连接。对p型晶体管144的栅极端子，供给电力控制信号PS。当在电力控制信号PS的控制下将p型晶体管144的漏极电流供给差动放大器142时，使差动放大器142动作，但当该漏极电流被停止或受到限制时，使其动作停止。
差动对信号线D1、D2，分别通过终端电阻RL1、RL2与接地电位VSS之间连接，差动接收器132的差动放大器142，对由终端电阻RL1、RL2产生的差动对信号线D1、D2的电位差进行放大。放大后的信号，由缓冲电路146进行缓冲后，作为接收信号S2供给到后级的电路。
按照这种结构，在差动驱动器130中，来自电流源136的电流，由数据信号D控制，从而使p型晶体管138、140的漏极电流改变。按照这种方式，差动对信号线D1、D2的电位由终端电阻RL1、RL2改变，所以，在差动接收器132中，由差动放大器142对其电位差进行放大。
因此，如图8(B)所示，可以发送以Vc(例如，150mV)为中心的振幅为Vs(例如300mV)的差动信号，所以，能进行速度更快的数据传输。在接收侧的差动放大器142中，对其进行放大和缓冲并变换为逻辑电平，从而可以在后级的CMOS电路中使用。
这时，在图8(A)所示的差动IF中，通过由电力控制信号PS在发送侧及接收侧进行动作控制，可以如图7所示减小耗电量。
(第3结构例)
图9(A)示出差动IF的第3结构例，图9(B)示出第3结构例的动作波形的一例。
在第3结构例中，在发送侧设有差动驱动器150、在接收侧设有差动接收器152，并通过差动对信号线D1、D2相互连接。差动驱动器150，在结构上包含图3中的MPU的差动IF电路42。此外，差动接收器152，在结构上包含图3中的差动IF电路60。
在发送侧的差动驱动器150中，n型晶体管154(广义地说，为差动驱动控制装置)，其源极端子与接地电源VSS连接，在栅极端子上供给电力控制信号PS。n型晶体管154的漏极端子，与电流源156的一端连接。
电流源156的另一端，与n型晶体管158、160的源极端子连接。
将差动对信号线D1、D2与n型晶体管158、160的漏极端子连接。对n型晶体管158的栅极端子，供给应发送的数据信号D。对n型晶体管160的栅极端子，供给应发送的数据信号D的反相信号。
差动接收器152，具有差动放大器162。该差动放大器162的结构，由于众所周知所以将其详细说明省略，但当来自电流源的电流随接收到的差动对信号线的电位的变化而变化时，生成与该变化对应的电压。
该差动放大器162，通过n型晶体管166(广义地说，为接收动作停止装置)与接地电源VSS连接。对n型晶体管166的栅极端子，供给电力控制信号PS。当在电力控制信号PS的控制下将n型晶体管166的漏极电流供给差动放大器162时，使差动放大器162动作，但当该漏极电流被停止或受到限制时，使其动作停止。
差动对信号线D1、D2，分别通过终端电阻RL3、RL4与电位VDD之间连接，差动接收器152的差动放大器162，对由终端电阻RL 3、RL4产生的电位差进行放大。放大后的信号，由缓冲电路164进行缓冲后，作为接收信号S3供给到后级的电路。
按照这种结构，在差动驱动器150中，由电流源156供给的n型晶体管158、160的漏极电流，随数据信号D而变化。按照这种方式，差动对信号线D1、D2的电位由终端电阻RL1、RL2改变，所以，在差动接收器152中，由差动放大器162对该电位差进行放大。
因此，如图9(B)所示，可以发送以Vc(例如，VDD-150mV)为中心的振幅为Vs(例如300mV)的差动信号，所以，能进行速度更快的数据传输。在接收侧的差动放大器162中，对其进行放大和缓冲并变换为逻辑电平，从而可以在后级的CMOS电路中使用。
这时，在图9(A)所示的差动IF中，通过由电力控制信号PS在发送侧及接收侧进行动作控制，可以如图7所示减小耗电量。
2.4与由CMOS电路构成的IF的比较
对上述的可进行高速传输的差动IF，在利用伪消隐周期进行传输控制时的耗电量上，与由CMOS电路构成的IF进行比较说明。
在图10中，示出由CMOS电路构成的IF的传输率与消耗电流的关系。
图中，使横轴为数据传输率[Mbps](兆比特/秒)，使纵轴为消耗电流[mA](毫安)。
另外，由于1帧的显示所需的显示数据的传输量随各种液晶板的画面尺寸及灰度级位数而不同，所以仅就有代表性的画面尺寸及灰度级位数示出。例如，示出以15f/s传输QCIF(Quarter CommonIntermediate Forma t：四分之一公用中间图象格式、176×144)尺寸的RGB信号的各6位(共计18位)的情况、以30f/s传输CIF(352×288)尺寸的RGB信号的各8位(共计24位)的情况、以30f/s传输VGA(Video Graphics Array：视频图形阵列、640×480)尺寸的RGB信号的各8位(共计24位)的情况等，
在由CMOS电路构成的IF中，由于消耗电流与频率成比例地增加，消耗电流随着传输率的提高而增加(E1)。因此，当以15f/s传输按QCIF尺寸的RGB信号的各6位(共计18位)的显示数据时，能以足够小的消耗电流完成传输，但当以30f/s传输按CIF尺寸的RGB信号的各8位(共计24位)的显示数据时，由于所需的传输率提高，所以消耗电流将随之增加。进一步，在CMOS电路中，以R1指示的区域的传输率，已很难实现，因而很难对按CIF尺寸的RGB信号的各8位(共计24位)的显示数据进行30f/s的传输。
另一方面，如采用差动IF，则如E2所示可以流过稳定电流而与传输率无关。因此，当以15f/s传输按QCIF尺寸的RGB信号的各6位(共计18位)的显示数据时，消耗电流比由CMOS电路构成的IF大。但是，在差动IF中，由于消耗恒定的稳定电流而与传输率无关，所以例如当以30f/s传输按CIF尺寸的RGB信号的各8位(共计24位)的显示数据时，消耗电流反而比由CMOS电路构成的IF小。进一步，在差动IF中，还能以在CMOS电路中不能实现的传输率传输显示数据。
因此，通过以100Mbps或400Mbps这样的在CMOS电路中不能实现的高速传输率从如上所述的伪消隐周期中开始显示数据的传输并在传输结束后直到下一个显示数据的传输定时之前使差动IF停止动作而减低稳定电流的消耗，可以既能实现高速的传输率又能降低消耗(E3、E4)。
2.5写入位宽
如上所述的作为第1实施形态的显示控制器的X驱动器IC24，当设差动IF或串行IF的位宽为K(K为自然数)、并行IF的位宽为N(N为大于K的自然数)时，能以至少大于K、N的位宽L(L为自然数)为单位将显示数据写入显示数据RAM28。
因此，即使为以无不谐调感的方式显示动图象而必须以高速将显示数据写入显示数据RAM28，也可以减低写入的频率。这也可以适用于因液晶板的画面尺寸的扩大等而使1帧的显示所需的显示数据增多的情况。例如，如设以8位为单位写入显示数据RAM28时的写入频率为F，则以16位为单位写入时的写入频率可以是F/2。因此，相应地可以用成本低的工艺制造显示数据RAM28，而且还能抑制耗电量的增加。
2.6显示控制器的动作时序
以下，具体地说明上述第1实施形态的X驱动器IC24的动作。在下文中，作为差动IF，例如采用图6(A)、(B)所示的第1结构例进行说明，但对第2和第3结构例也是一样。
在图11(A)、(B)中，示出由差动IF发送接收的信号的具体例。
在图11(A)中，从MPU10通过差动对信号线向显示控制器24供给时钟信号CLK及数据信号D。另外，显示控制器24，为将在内部生成的显示时序通知MPU10，通过由CMOS电路构成的IF发送垂直同步信号Vsync及水平同步信号Hsync。
由于在MPU10中识别应由差动对信号线D传输的显示数据量，所以在以所通知的垂直同步信号Vsync或水平同步信号Hsync为基准传输显示数据后生成用于使差动IF的动作停止的电力控制信号PS并进行MPU10的发送侧和显示控制器24的接收侧的动作控制。
另外，如图11(B)所示，将垂直同步信号Vsync和水平同步信号Hsync作为复合信号从显示控制器24通知MPU10。
在图12中，示出以60f/s将显示数据通过上述的差动IF传输到显示控制器时的动作时序的一例。
这里，假定1垂直扫描周期例如由288个水平扫描周期及垂直消隐周期B1、B2构成。即，假定伪垂直消隐周期是与2个水平扫描周期对应的期间。
显示控制器24，为将在内部生成的显示时序通知作为显示作为数据供给侧的MPU10，输出垂直同步信号Vsync及水平同步信号Hs ync或垂直·水平同步信号的复合信号。
MPU10，当检测到垂直同步信号Vsync的上升边及水平同步信号Hsync的上升边或垂直·水平同步信号的复合信号的上升边(时刻TT1)时，由电力控制信号PS使差动IF开始动作，所以在时刻TT1后仅延迟时间t1(t11H，1H为1水平扫描周期)通知显示控制器24。在这之后，在电力控制信号PS的逻辑电平为「L」的期间，使MPU10的差动IF电路24及显示控制器24的差动IF电路60开始动作，并流过稳定电流。
接着，当从时刻TT1起经过了时间t2((t1 t2 1H)后，从MPU10开始由差动IF发送数据信号D及时钟信号CLK，例如100Mbps～400Mbps这样的高速传输率传输1帧的显示数据并一直进行到时刻TT2。
即，在伪垂直消隐周期中，开始传输1帧的显示数据。在MPU10中，识别1帧显示数据的传输数据量，所以，可以根据与预先设定的传输率的关系得知1帧显示数据的传输时间Tp。因此，在MPU10中，至少应在1帧显示数据的传输时间Tp内使电力控制信号PS的逻辑电平为「L」。
其结果是，在结束1帧显示数据的传输后，使电力控制信号PS在时刻TT3(TT2 TT3)变为逻辑电平「H」，从而使差动IF停止动作。在这之后，在电力控制信号PS的逻辑电平为「H」的期间，使MPU10的差动IF电路24及显示控制器24的差动IF电路60停止动作，因而使消耗电流变为0。
另一方面，显示控制器24，在垂直扫描周期1V中，以与垂直同步信号Vsync的下降边同步的方式在水平扫描周期1H后从第1扫描线起按顺序从显示数据RAM读出从垂直消隐周期中写入的该帧的显示数据，并按如上所述的方式驱动液晶板(显示图象1)。
在帧周期为60Hz的情况下，当在下一个垂直扫描周期2V中垂直同步信号Vsync上升时，以与垂直扫描周期1V同样的方式，进行第2帧的显示数据的传输控制，读出从垂直扫描周期2V的垂直消隐周期中写入的该帧的显示数据，并按如上所述的方式驱动液晶板(显示图象2)。
如上所述，差动IF，在1帧显示数据的传输过程中流过稳定的电流，但在完成传输后使差动IF的动作停止，因此在各帧显示数据的传输过程中产生的消耗电流，仅仅是时间t1～TT3的差动IF的稳定电流。因此，如图10所示，与CMOS电路构成的IF相比，可以降低耗电量。如应传输的显示数据量增多，则其效果越显著。
在图13中，示出以30f/s将显示数据通过上述的差动IF传输到显示控制器时的动作时序的一例。
在这种情况下，显示数据的传输控制，也按照与图12所示的60f/s同样的方式进行。
当对液晶板进行显示驱动的帧周期为60Hz时，显示控制器24，对连续的2帧根据相同的显示数据进行显示驱动，所以，当如图12所示在第1帧中传输显示数据时，可以在空出1帧后在第3帧中传输下一个显示数据。即，由于使差动IF的停止期间延长，所以能够进一步减低耗电量。
在图14中，示出以15f/s将显示数据通过上述的差动IF传输到显示控制器时的动作时序的一例。
在这种情况下，显示数据的传输控制，也按照与图12所示的60f/s同样的方式进行。
只是，当对液晶板进行显示驱动的帧周期为60Hz时，显示控制器24对连续的4帧根据相同的显示数据进行显示驱动，所以，当如图12所示在第1帧中传输显示数据时，可以在空出3帧后在第4帧中传输下一个显示数据。因此，由于使差动IF的停止期间延长，所以能够进一步减低耗电量。
实际上，当在液晶板上驱动显示动图象时，凭借着人们的视觉特性，一直到15f/s也能无不谐调感地识别动图象，在这种情况下，可以既能进行适应画面尺寸的扩大的动图象显示又能充分地减低耗电量。
<第2实施形态>
3.第2实施形态的特征
在第1实施形态中，说明了利用伪垂直消隐周期而将1帧的显示数据集中从该周期中传输的情况，但并不限定于此。在第2实施形态中，利用伪水平消隐周期而将给定扫描线的显示数据从该周期中传输，也可以既能通过高速传输控制而适应液晶板画面尺寸的扩大又能降低耗电量。
关于第2实施形态的显示控制器、采用了该显示控制器的显示装置及电子设备的结构，与第1实施形态相同，所以将其说明省略。
3.1伪水平消隐周期
在图15中，示出用于说明伪水平消隐周期的图。
在第2实施形态中，与水平同步信号Hsync的上升边同步地以高速从伪水平消隐周期中传输显示数据，并将与扫描线对应的显示数据写入显示数据RAM。例如，在第1扫描线的扫描周期中，从第1扫描线的伪水平消隐周期起进行第1扫描线的显示数据的传输。在这种情况下，当在该帧中就各扫描线来看时，写入总是在读出之前进行，所以无需考虑定时就可以进行1帧的显示驱动。
3.2动作时序
在图16中，示出以60f/s将显示数据通过差动IF传输到显示控制器时的动作时序的一例。
这里，假定1垂直扫描周期例如由288个水平扫描周期及垂直消隐周期B1、B2构成。即，假定垂直消隐周期是与2个水平扫描周期对应的期间。
另外，作为差动IF例如采用图9(A)、(B)所示的第3结构例进行说明，但对第1和第2结构例也是一样。
显示控制器，为将在内部生成的显示时序通知作为显示数据供给侧的MPU10，输出垂直同步信号Vsync及水平同步信号Hsync。
MPU，当检测到垂直同步信号Vsync的上升边及水平同步信号Hsync的上升边(时刻TT11)并检测到伪水平消隐周期B2的水平同步信号Hsync的上升边时，由电力控制信号PS开始差动IF的动作，所以从时刻TT11起仅延迟时间t11(t11 1H)后通知显示控制器24。在这之后，在电力控制信号PS的逻辑电平为「H」的期间，使MPU10的差动IF电路24及显示控制器24的差动IF电路60开始动作，并流过稳定电流。
接着，当从时刻TT11起经过了时间t21((t11 t21 1H)后，从MPU开始由差动IF发送数据信号D及时钟信号CLK，例如100Mbps～400Mbps这样的高速传输率传输第1扫描线的显示数据并一直进行到时刻TT21。
即，在伪水平消隐周期中，开始传输1条扫描线的显示数据。在MPU10中，识别1条扫描线的显示数据的传输数据量，所以，可以根据与预先设定的传输率的关系得知1条扫描线的显示数据的传输时间TL。因此，在MPU中，至少应在1条扫描线的显示数据的传输时间TL内使电力控制信号PS的逻辑电平为「H」。
其结果是，在结束该扫描线的显示数据的传输后，使电力控制信号PS在时刻TT31(TT21 TT31)变为逻辑电平「L」，从而使差动IF停止动作。在这之后，在电力控制信号PS的逻辑电平为「L」的期间，使MPU的差动IF电路及显示控制器的差动IF电路停止动作，因而使消耗电流变为0。
另一方面，显示控制器，在垂直扫描周期1V中，以与垂直同步信号Vsync的下降边同步的方式在水平扫描周期1H中从显示数据RAM读出从伪水平消隐周期中写入的该帧的显示数据，并按如上所述的方式驱动液晶板。
接着，在水平扫描周期2H、3H、...中，也按同样方式利用各水平消隐周期并以扫描线为单位进行显示数据的传输控制。按照这种方式，即可在垂直扫描周期1V中进行1帧的显示(显示图象1)。
在帧周期为60Hz的情况下，当在下一个垂直扫描周期2V中垂直同步信号Vsync上升时，以与垂直扫描周期1V同样的方式，对第2帧也以扫描线为单位进行显示数据的传输控制，读出从垂直扫描周期2V的各伪水平消隐周期中写入的显示数据，并按如上所述的方式驱动液晶板。在垂直扫描周期2V中，进行下1帧的显示(显示图象2)。
如上所述，差动IF，在各扫描线的显示数据的传输过程中流过稳定的电流，但在完成传输后使差动IF的动作停止，因此在各水平扫描周期中进行显示数据的传输所产生的消耗电流，仅仅是时间t11～TT31的差动IF的稳定电流。因此，如图10所示，与CMOS电路构成的IF相比，可以降低耗电量。如应传输的显示数据量增多，则其效果越显著。
在图17中，示出在第2实施形态中以15f/s将显示数据通过上述的差动IF传输到显示控制器时的动作时序的一例。
在这种情况下，显示数据的传输控制，也按照与图16所示的60f/s同样的方式进行。
只是，当对液晶板进行显示驱动的帧周期为60Hz时，显示控制器对连续的4帧根据相同的显示数据进行显示驱动，所以，当如图16所示在第1帧中按每条扫描线传输显示数据时，可以在空出3帧后在第4帧中传输下一个显示数据。即，由于使差动IF的停止期间延长，所以能够进一步减低耗电量。
另外，本发明，并不限定于上述的实施形态，在本发明的主旨范围内可以实施各种各样的变形。
另外，在图3中，以差动IF的位宽K为1位进行了说明，但并不限定于此。当差动IF的位宽为2位以上时，可以进一步缩短动图象显示所需的显示数据的传输时间，所以，可以通过如上所述的传输控制适应画面尺寸的增大，而且能有助于耗电量的降低。

Claims (10)

1.一种显示控制器，根据显示数据对显示部进行显示驱动，该显示控制器的特征在于：包含存储至少1帧显示数据的存储装置、从在显示部的扫描开始前设置的伪消隐周期中接收应写入上述存储装置的显示数据的第1显示数据接收装置、从上述伪消隐周期中将由上述第1显示数据接收装置接收到的显示数据写入上述存储装置的显示数据写入装置、根据从上述存储装置读出的显示数据对显示部进行显示驱动的显示驱动装置、仅在由上述第1显示数据接收装置完成显示数据的接收后直到接收下一个显示数据时的给定期间内使上述第1显示数据接收装置的动作停止的接收动作停止装置；
上述第1显示数据接收装置，包含对通过差动对信号线接收到的显示数据的差动信号进行放大的差动放大器，上述接收动作停止装置，仅在由上述第1显示数据接收装置完成显示数据的接收后直到接收下一个显示数据为止的所给予的期间，停止上述差动放大器的动作。
2.根据权利要求1所述的显示控制器，其特征在于：上述显示数据写入装置，在从上述存储装置读出在该帧中与给定的扫描线对应的显示数据之前，将与该扫描线对应的显示数据写入上述存储装置。
3.根据权利要求1或2所述的显示控制器，其特征在于：上述伪消隐周期，设在上述显示部的垂直扫描开始之前，上述第1显示数据接收装置，从上述伪消隐周期中接收该帧的1帧显示数据。
4.根据权利要求3所述的显示控制器，其特征在于：当设1帧的显示数据量为D、由上述第1显示数据接收装置接收的显示数据的数据传输率为R时，上述伪消隐周期，设定为至少比由D/R表示的周期长。
5.根据权利要求1或2所述的显示控制器，其特征在于：上述伪消隐周期，设在上述显示部的水平扫描开始之前，上述第1显示数据接收装置，从上述伪消隐周期中接收对应于该扫描线的显示数据。
6.根据权利要求1或2所述的显示控制器，其特征在于：上述接收动作停止装置仅在由上述第1显示数据接收装置完成显示数据的接收后直到接收下一个显示数据为止的所给予的期间，停止或限制上述差动放大器的电流源的电流。
7.一种显示装置，其特征在于：备有具有由多个第1电极和多个第2电极驱动的电光元件的显示板、驱动上述多个第1电极的权利要求1～6中的任何一项所述的显示控制器、对上述多个第2电极进行扫描驱动的扫描驱动用驱动器。
8.权利要求7所述的显示装置，其特征在于：所述显示装置进一步包括将上述显示数据供给上述显示控制器的显示数据供给电路。
9.根据权利要求8所述的显示装置，其特征在于：上述显示数据供给电路，包含电流源、当从上述电流源供给的电流随显示数据而发生变化时将与该变化对应的差动信号供给上述显示控制器的差动驱动器、进行上述电流源的动作控制的差动驱动控制装置，在将显示数据供给上述显示控制器后直到供给下一个显示数据的期间，上述接收动作停止装置，停止或限制上述差动驱动器的电流源的电流，上述差动驱动控制装置，停止或限制上述电流源的电流。
10.一种电子设备，其特征在于：具有权利要求7～9中的任何一项所述的显示装置。
CNB021191743A 2001-05-11 2002-05-10 显示控制器、显示装置及电子设备 Expired - Fee Related CN100380916C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP141997/01 2001-05-11
JP2001141997A JP3755585B2 (ja) 2001-05-11 2001-05-11 表示コントローラ、表示ユニット及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2008100096225A Division CN101261817B (zh) 2001-05-11 2002-05-10 显示控制器、显示装置及电子设备

Publications (2)

Publication Number Publication Date
CN1385829A CN1385829A (zh) 2002-12-18
CN100380916C true CN100380916C (zh) 2008-04-09

Family

ID=18988368

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB021191743A Expired - Fee Related CN100380916C (zh) 2001-05-11 2002-05-10 显示控制器、显示装置及电子设备
CN2008100096225A Expired - Fee Related CN101261817B (zh) 2001-05-11 2002-05-10 显示控制器、显示装置及电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2008100096225A Expired - Fee Related CN101261817B (zh) 2001-05-11 2002-05-10 显示控制器、显示装置及电子设备

Country Status (3)

Country Link
US (1) US7061459B2 (zh)
JP (1) JP3755585B2 (zh)
CN (2) CN100380916C (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3681121B2 (ja) * 2001-06-15 2005-08-10 キヤノン株式会社 駆動回路及び表示装置
JP4052192B2 (ja) * 2003-03-14 2008-02-27 セイコーエプソン株式会社 半導体集積回路
JP4628650B2 (ja) * 2003-03-17 2011-02-09 株式会社日立製作所 表示装置およびその駆動方法
JP3778181B2 (ja) * 2003-06-13 2006-05-24 セイコーエプソン株式会社 ディスプレイ制御装置
KR20050020175A (ko) * 2003-08-21 2005-03-04 엘지전자 주식회사 이동 통신 단말기의 표시부 구동 방법
KR100968568B1 (ko) * 2003-08-28 2010-07-08 삼성전자주식회사 신호 처리 장치 및 방법
JP4158658B2 (ja) * 2003-09-10 2008-10-01 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
US7474302B2 (en) * 2004-02-12 2009-01-06 Seiko Epson Corporation Electro-optical device, driving method of electro-optical device, driving circuit of electro-optical device and electronic apparatus
JP4108623B2 (ja) * 2004-02-18 2008-06-25 シャープ株式会社 液晶表示装置及びその駆動方法
JP2006030718A (ja) * 2004-07-20 2006-02-02 Hitachi Ltd シート型ディスプレイ装置
CN1294552C (zh) * 2004-07-27 2007-01-10 友达光电股份有限公司 液晶显示器及其方法
KR100666603B1 (ko) * 2005-03-24 2007-01-09 삼성전자주식회사 멀티 디스플레이 구동 회로 및 멀티 디스플레이 구동회로의 동작 방법
JP5077977B2 (ja) 2005-05-30 2012-11-21 ルネサスエレクトロニクス株式会社 液晶ディスプレイ駆動制御装置及び携帯端末システム
KR100583631B1 (ko) * 2005-09-23 2006-05-26 주식회사 아나패스 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
WO2007080655A1 (ja) * 2006-01-16 2007-07-19 Fujitsu Limited 表示素子の駆動方法、表示素子および電子端末
US7705841B2 (en) * 2006-01-20 2010-04-27 Novatek Microelectronics Corp. Display system and method for embeddedly transmitting data signals, control signals, clock signals and setting signals
JP2007248965A (ja) * 2006-03-17 2007-09-27 Yazaki Corp グラフィック表示装置及びグラフィック表示方法
US7966047B2 (en) * 2007-06-12 2011-06-21 Sony Ericsson Mobile Ab Wireless terminals with integrated high speed serial communication hinges
KR20090054707A (ko) * 2007-11-27 2009-06-01 삼성에스디아이 주식회사 발광　장치 및 이를 이용하는 표시 장치
JP4924560B2 (ja) * 2008-07-28 2012-04-25 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP5131115B2 (ja) * 2008-09-22 2013-01-30 富士通株式会社 表示システムおよび表示装置
KR101544912B1 (ko) * 2009-03-31 2015-08-17 삼성전자주식회사 집적 회로 카드 시스템 및 이에 따른 데이터의 전송 방법
KR101750126B1 (ko) * 2010-01-20 2017-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법 및 액정 표시 장치
US8874981B2 (en) * 2010-05-12 2014-10-28 Mediatek Inc. Method of creating target storage layout table referenced for partitioning storage space of storage device and related electronic device and machine-readable medium
JP4888591B1 (ja) * 2010-09-17 2012-02-29 オムロン株式会社 画像データ伝送システムおよび電子機器
US20140085280A1 (en) * 2011-05-27 2014-03-27 Sharp Kabushiki Kaisha Display control device and control method therefor, and display system
JP2012118540A (ja) * 2012-01-05 2012-06-21 Renesas Electronics Corp 液晶ディスプレイ駆動制御装置及び携帯端末システム
US10319333B2 (en) * 2012-09-26 2019-06-11 Apple Inc. Refresh rate matching for displays
JP2016066065A (ja) 2014-09-05 2016-04-28 株式会社半導体エネルギー研究所 表示装置、および電子機器
CN106375553B (zh) * 2016-08-24 2019-09-17 武汉华星光电技术有限公司 显示屏组合及具有该显示屏组合的移动终端
JP2018195905A (ja) * 2017-05-15 2018-12-06 オリンパス株式会社 データ処理装置
JP7274955B2 (ja) * 2019-06-21 2023-05-17 株式会社ジャパンディスプレイ 液晶表示装置
KR102688471B1 (ko) * 2019-09-18 2024-07-26 삼성디스플레이 주식회사 표시장치
JP7282650B2 (ja) * 2019-10-08 2023-05-29 ラピスセミコンダクタ株式会社 表示ドライバ及び表示装置
CN111354294B (zh) * 2020-04-10 2022-09-02 京东方科技集团股份有限公司 一种显示面板、其显示方法及显示装置
EP4311222A1 (en) * 2022-07-18 2024-01-24 BHS Technologies GmbH Medical imaging system and method for controlling the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4121256A (en) * 1976-03-24 1978-10-17 U.S. Philips Corporation Column electrode drive for gas discharge display device
US5243447A (en) * 1992-06-19 1993-09-07 Intel Corporation Enhanced single frame buffer display system
JPH10187105A (ja) * 1996-12-20 1998-07-14 Matsushita Electric Ind Co Ltd 液晶表示装置
CN1040806C (zh) * 1991-01-25 1998-11-18 国际商业机器公司 液晶显示控制器、液晶显示装置和信息处理装置
US6147672A (en) * 1995-04-07 2000-11-14 Kabushiki Kaisha Toshiba Display signal interface system between display controller and display apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1568378A (en) * 1976-01-30 1980-05-29 Micro Consultants Ltd Video processing system
JPS6213174A (ja) * 1985-07-10 1987-01-21 Sharp Corp テレビジヨン受像機
US5010325A (en) * 1988-12-19 1991-04-23 Planar Systems, Inc. Driving network for TFEL panel employing a video frame buffer
FI96153C (fi) * 1994-04-18 1996-05-10 Nokia Mobile Phones Ltd Menetelmä jänniteregulaattorilla varustetun elektronisen laitteen tehonkulutuksen pienentämiseksi, ja jänniteregulaattorilla varustettu elektroninen laite, joka säästää sähkötehoa
JP2861890B2 (ja) * 1995-09-28 1999-02-24 日本電気株式会社 カラー画像表示装置
JPH09305147A (ja) 1996-05-13 1997-11-28 Nippon Signal Co Ltd:The Ｌｅｄ表示装置
US6531911B1 (en) * 2000-07-07 2003-03-11 Ibm Corporation Low-power band-gap reference and temperature sensor circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4121256A (en) * 1976-03-24 1978-10-17 U.S. Philips Corporation Column electrode drive for gas discharge display device
CN1040806C (zh) * 1991-01-25 1998-11-18 国际商业机器公司 液晶显示控制器、液晶显示装置和信息处理装置
US5243447A (en) * 1992-06-19 1993-09-07 Intel Corporation Enhanced single frame buffer display system
US6147672A (en) * 1995-04-07 2000-11-14 Kabushiki Kaisha Toshiba Display signal interface system between display controller and display apparatus
JPH10187105A (ja) * 1996-12-20 1998-07-14 Matsushita Electric Ind Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
JP3755585B2 (ja) 2006-03-15
CN101261817A (zh) 2008-09-10
US20020186213A1 (en) 2002-12-12
CN1385829A (zh) 2002-12-18
US7061459B2 (en) 2006-06-13
CN101261817B (zh) 2011-08-10
JP2002341831A (ja) 2002-11-29

Similar Documents

Publication Publication Date Title
CN100380916C (zh) 显示控制器、显示装置及电子设备
US7050032B2 (en) Ram-incorporated driver, and display unit and electronic equipment using the same
CN1795487B (zh) 具有帧缓冲器和省电程序的显示器系统
CN100405437C (zh) 光电装置及其驱动方法和扫描线选择方法及电子设备
CN100377204C (zh) 显示控制驱动装置和显示系统
TWI225630B (en) Display device and driving method thereof
CN103871346B (zh) 显示装置及其驱动方法
CN101136195B (zh) 用于液晶显示器的驱动电路和驱动方法
CN104658493B (zh) 显示设备的驱动装置
CN101178881A (zh) 液晶显示器件及其驱动方法
CN102201192B (zh) 电平移位电路、数据驱动器及显示装置
CN100359555C (zh) 液晶显示器的驱动装置
JP2003323147A (ja) 表示装置及びその駆動方法
KR20140077406A (ko) 타이밍 컨트롤러 및 그 구동방법과 이를 이용한 액정표시장치
CN100405449C (zh) 显示装置用的驱动电路
JP2015102595A (ja) 表示デバイスの駆動装置
CN101908312A (zh) 显示设备及其驱动方法
CN101572049B (zh) 电光装置、电子设备
JP2006146885A (ja) 送信回路、受信回路、差動インタフェース装置、表示コントローラ、表示ユニット及び電子機器
CN101324727B (zh) 液晶显示器及其驱动方法
CN101154365A (zh) 驱动电路、光电装置和电子设备
CN102708827A (zh) 扫描驱动电路
JP2008182727A (ja) 送信回路、受信回路、差動インタフェース装置、表示コントローラ及び電子機器
JPH09244589A (ja) 表示装置
JP3933176B2 (ja) 表示コントローラ、表示ユニット及び電子機器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080409

Termination date: 20140510