JP2012118540A - 液晶ディスプレイ駆動制御装置及び携帯端末システム - Google Patents

Abstract

【課題】サブディスプレイ用液晶ドライバや周辺デバイスとホスト装置とを接続する専用信号配線を削減する。
【解決手段】液晶駆動制御装置（１０）は、ホストインタフェース回路（２０）、駆動回路（２１）及び出力ポート（２２）を１個半導体基板に有する。前記ホストインタフェース回路は、ホスト装置（５）との接続に利用される。前記駆動回路は前記ホストインタフェース回路に入力した情報に基づいて液晶ディスプレイ（１１）の駆動信号を生成して出力する。前記出力ポートは前記ホストインタフェース回路に入力した情報に基づいて出力信号の論理レベルを制御可能である。サブディスプレイ用液晶駆動制御回路（１２）に対するストローブ制御やカメラフラッシュライトなど周辺デバイス（２９）に対する制御のように、論理レベルが決まったレベル信号による制御を受ける回路に対する信号分配機能を液晶駆動制御装置で担うことができる。
【選択図】図１

Description

本発明は、液晶駆動制御装置、更には液晶駆動制御装置を有する携帯端末システム及びデータ処理システムに関し、例えば携帯電話機に適用して有効な技術に関する。

携帯電話機は高周波インタフェース部、ベースバンド部、液晶駆動制御装置、液晶ディスプレイ、マイクロフォン、及びスピーカなどを備える。それら回路を収める筐体に折畳み構造が採用される場合には、一対の筐体がヒンジ部で開閉可能に結合される。一方の筐体に液晶駆動制御装置及び液晶ディスプレイが配置されるとき、液晶駆動制御装置に表示コマンドや表示データを与えるベースバンド部は高周波インタフェース部と共に他方の筐体に配置される場合が多い。ベースバンド部と液晶駆動制御装置が別々の筐体に配置されたとき、双方を接続する多数の信号線はヒンジ部と通ることになる。

前記ベースバンド部と液晶駆動制御装置とを接続する配線は液晶駆動制御装置で駆動する液晶ディスプレイが高精細化し、表示色が増えるに従って増える傾向にある。更に携帯電話機の高機能化により、動画や静止画のモニタ画面などを構成するサブディスプレイ、そして、カメラフラッシュライト、イルミネーション表示のためのＬＥＤなど周辺デバイスを液晶ディスプレイと同じ筐体に配置する場合にはその制御のために更にインタフェース信号線の数が増える。従来の液晶駆動制御装置は、特許文献１に記載されるように、ベースバンド部のようなホスト装置から並列バスを介して表示データやコマンドが供給される。また、データやコマンドの供給には所定フォーマットのパケットを用いる場合が多い。そのような用途のパケットには特許文献１に記載されるもののほか種々のフォーマットのものが利用されている。

特開２００１−２２２２７６号公報 特表２００４−５３１９１６号公報

本発明者は携帯電話機に代表されるような携帯端末システム若しくはデータ処理システムの高機能化への対応を容易化することができる液晶駆動制御装置について検討した。

出発点となる検討事項は、ホスト装置と液晶駆動制御装置との間のインタフェース信号線の本数を減らすことである。本発明者は高速シリアルインタフェースを用いることを検討した。しかしながら、ホスト装置と液晶駆動制御装置との間に高速シリアルインタフェース用のブリッジ回路を配置して対応しようとすると、新たにブリッジ回路用の半導体装置などが必要になってコストアップを招いてしまう。更にその場合に前記サブディスプレイや周辺デバイスに対する制御も考慮すると、同じく高速シリアルインタフェースで対応しなければならない。したがって、ブリッジ回路には液晶駆動制御装置だけでなく前記サブディスプレイや周辺デバイスへの信号分配機能も担わせなくてはならず、制御が複雑化し、使い勝手が悪化する虞のあることが本発明者によって見出された。

更に、前記サブディスプレイや周辺デバイスに対する制御も含めて液晶駆動制御装置に対するコマンド制御が複雑化しないようにして、高機能化への対応を容易化することを検討した。所定フォーマットのパケットを用いる場合、パケットのヘッダー部に種別情報やアドレス情報が含まれ、液晶駆動制御装置はそのアドレス情報で指定されるアドレスにコマンドやデータを格納して駆動制御を行う。コマンドやデータはパケットのボディー部に含まれている。アドレス情報で指定されるアドレスは画像メモリのアドレスであったり、コマンド若しくはそのデコード情報を格納する制御レジスタのアドレスであったりする。パケットによるアドレス指定方式には、アドレス情報が直接指定するアドレスに対してアクセスを行うシングルアクセス、又はアドレス情報が直接指定するアドレスを基点に順位インクリメントしたアドレスに対してアクセスを行うマルチアクセスがある。マルチアクセスの場合には必要なアドレスがリニアに連続していることを要する。途切れ途切れの場合には何回もシングルアクセスを行わなければならない。制御レジスタに対するアドレスマッピングは、制御対象、制御内容、液晶駆動装置のバージョンなどによって飛び飛びとなるのが実情である。これにより、ホスト装置が制御レジスタをアクセスのために必要なアドレス情報をパケットのヘッダー部に設定するのが煩雑になる虞のあることが本発明者によって見出された。

本発明の目的は、携帯端末システム若しくはデータ処理システムの高機能化への対応を容易化することができる液晶駆動制御装置を提供することにある。

本発明の別の目的は、ホスト装置と液晶駆動制御装置との間のインタフェース信号線の本数を減らすことである。

本発明の別の目的は、液晶駆動制御装置だけでなくサブディスプレイや周辺デバイスなどに対する制御も併せて、制御が容易で、使い勝手の良好な携帯端末装置ならびにデータ処理システムを提供することにある。

本発明の別の目的は、ホスト装置によるコマンド制御の容易化、更には制御の柔軟性を増すことができる液晶駆動制御装置、更には携帯端末装置ならびにデータ処理システムを提供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

〔１〕《液晶駆動制御装置》
液晶駆動制御装置（10）は、ホストインタフェース回路（２０）、駆動回路（２１）及び出力ポート（２２）を１個半導体基板に有する。前記ホストインタフェース回路は、ホスト装置との接続に利用される。前記駆動回路は前記ホストインタフェース回路に入力した情報に基づいて液晶ディスプレイ（１１）の駆動信号を生成して出力する。前記出力ポートは前記ホストインタフェース回路に入力した情報に基づいて出力信号の論理レベルを制御可能である。

上記より、サブディスプレイ用液晶ドライバに対するストローブ制御、カメラフラッシュライト、イルミネーション表示のためのＬＥＤなど周辺デバイスに対する制御のように、論理レベルが決まったレベル信号による制御を受ける回路に対する信号分配機能を液晶駆動制御装置で担うことができる。したがって、ホストインタフェース回路はホスト装置からサブディスプレイ用液晶ドライバや周辺デバイスのための情報を受け取ればよい。サブディスプレイ用液晶ドライバや周辺デバイスとホスト装置とを接続する専用信号配線の削減が可能になる。

本発明の具体的な一つの形態として、上記出力ポートは複数のポート端子（ＯＰＯＲＴ０−８）とポートレジスタ（２６）を有し、前記ポートレジスタは、前記ポート端子の出力論理値を決定するためのデータが設定される。

本発明の更に具体的な一つの形態として、表示データを格納する表示メモリ（４３）を更に有し、前記駆動回路は、前記表示メモリに格納された表示データに従って液晶ディスプレイを駆動するゲート駆動信号（Ｇ１−３２０）とソース駆動信号（Ｓ１−７２０）を生成して出力する。

本発明の更に具体的な一つの形態として、前記ホストインタフェース回路は、ホスト装置にインタフェースされる第１シリアルインタフェース回路（２５）を有する。前記第１シリアルインタフェース回路はシリアルデータを入出力する差動端子（Ｄａｔａ±）を有する。差動形式でシリアルデータを入出力する第１シリアルインタフェース回路は低振幅で高速シリアルインタフェースを行なうことができる。

本発明の更に具体的な一つの形態として、前記ホストインタフェース回路は更にパラレルインタフェース回路（３３）を有する。そして、前記ホスト装置とのインタフェースに前記第１シリアルインタフェース回路とパラレルインタフェース回路のどれを利用するかを決定するモード端子（ＩＭ３−０）を有する。ホスト装置が第１シリアルインタフェース回路による低振幅高速シリアルインタフェースをサポートしていれば当該シリアルインタフェースを採用することによって、ホスト装置とのインタフェース用信号線本数を更に低減できる。ホスト装置が第１シリアルインタフェース回路による低振幅高速シリアルインタフェースをサポートしていない場合には従来からのパラレルインタフェースを選択すればよいので、システム構成に対する柔軟性を保証することができる。

本発明の更に具体的な一つの形態として、前記ホストインタフェース回路は、前記ホスト装置とのインタフェースに前記第１シリアルインタフェース回路を利用する動作モードにおいて、前記第１シリアルインタフェース回路で受信した情報を前記駆動回路に出力可能とし又は前記パラレルインタフェース回路から外部に出力可能とする。外部にサブディスプレイ用の別の液晶ドライバ（１２）を接続したとき、液晶駆動制御装置は前記出力ポートによる信号の出力だけでなく、前記パラレルインタフェース回路による表示データの出力についても担うことが可能になる。前記ホストインタフェース回路は、前記ホスト装置とのインタフェースに前記第１シリアルインタフェース回路を利用する動作モードにおいて、前記第１シリアルインタフェース回路で受信した情報を前記パラレルインタフェース回路から外部に出力するとき、パラレルインタフェースに必要なストローブ信号（ＣＳ，ＷＲ，ＲＳ）を前記出力ポートから外部に出力する。これは、サブディスプレイ用液晶ドライバや周辺デバイスとホスト装置とを接続する専用信号配線の削減を更に促進する。

本発明の更に具体的な一つの形態として、前記ホストインタフェース回路は、フレーム同期による表示データの取り込みタイミングを指示するためのフレーム同期信号を出力可能なフレーム同期信号出力端子（ＦＭＡＲＫ）を有する。例えばフレーム同期信号とは表示フレームの先頭を示す信号である。液晶駆動制御装置はこのフレーム同期信号をホスト装置に供給することにより、ホスト装置はそのフレーム同期信号に同期して表示データなどを液晶駆動制御装置に供給可能になる。このとき、前記ホスト装置とのインタフェースに前記第１シリアルインタフェース回路を利用する動作モードにおいて、前記ホストインタフェース回路は、前記第１シリアルインタフェース回路で受信した画像情報を前記パラレルインタフェース回路から外部に出力可能なとき、外部から入力されたフレーム同期信号（ＦＬＭ（ｓｕｂ））をフレーム同期信号出力端子（ＦＭＡＲＫ）からホスト装置に出力可能とする。これにより、液晶駆動制御装置がパラレルインタフェース回路からサブディスプレイ用の液晶駆動制御装置に表示データを供給するときも、サブ液晶駆動制御装置はフレーム先頭に同期して表示データを取り込み可能になる。

〔２〕《シリアル通信関係》
液晶駆動制御装置は、ホスト装置との接続に利用可能なホストインタフェース回路と、駆動回路を有する。前記駆動回路は、前記ホストインタフェース回路に入力した情報に基づいて液晶ディスプレイの駆動信号を生成して出力する。前記ホストインタフェース回路は、ホスト装置にインタフェースされる第１シリアルインタフェース回路と、前記第１シリアルインタフェース回路とは通信速度の異なる第２シリアルインタフェース回路（４０）とを有する。前記第1シリアルインタフェース回路はシリアルデータを入出力する差動端子を有する。差動形式でシリアルデータを入出力する第１シリアルインタフェース回路は低振幅で高速シリアルインタフェースを行なうことができる。ホスト装置とのインタフェースに第１シリアルインタフェース回路を用いることによりパラレルインタフェースに比べインタフェース用信号線の本数を低減することができる。

本発明の更に具体的な一つの形態として、前記ホスト装置とのインタフェースに前記第１シリアルインタフェースと第２シリアルインタフェースのどちらを利用するかを決定するモード端子（ＩＭ３−０）を有する。

本発明の更に具体的な一つの形態として、前記ホストインタフェース回路は更にパラレルインタフェース回路を有する。このとき、前記ホスト装置とのインタフェースに前記第１シリアルインタフェース回路と前記第２シリアルインタフェース回路とパラレルインタフェース回路の何れを利用するかを決定するモード端子を有する。ホスト装置が第１シリアルインタフェース回路による低振幅高速シリアルインタフェースをサポートしていれば当該シリアルインタフェースを採用することによって、ホスト装置とのインタフェース用信号線本数を更に低減できる。ホスト装置が第１シリアルインタフェース回路による低振幅高速シリアルインタフェースをサポートしていない場合には従来からのパラレルインタフェース又は第２のシリアルインタフェース回路によるシリアルインタフェースを選択すればよいので、システム構成に対する柔軟性を保証することができる。

本発明の更に具体的な一つの形態として、前記ホストインタフェース回路は、前記ホスト装置とのインタフェースに前記第１シリアルインタフェース回路を利用する動作モードにおいて、前記第１シリアルインタフェース回路で受信した情報を前記パラレルインタフェース回路から外部に出力可能とする。外部にサブディスプレイ用の別の液晶ドライバを接続したとき、液晶駆動制御装置は前記パラレルインタフェース回路に当該別の液晶ドライバへの表示データの出力を担わせることが可能になる。

本発明の更に具体的な一つの形態として、前記ホストインタフェース回路は、フレーム同期による表示データの取り込みタイミングを指示するためのフレーム同期信号を出力可能なフレーム同期信号出力端子を有する。例えばフレーム同期信号とは表示フレームの先頭を示す信号である。液晶駆動制御装置はこのフレーム同期信号をホスト装置に供給することにより、ホスト装置はそのフレーム同期信号に同期して表示データなどを液晶駆動制御装置に供給可能になる。このとき、前記ホスト装置とのインタフェースに前記第１シリアルインタフェース回路を利用する動作モードにおいて、前記ホストインタフェース回路は、前記第１シリアルインタフェース回路で受信した画像情報を前記パラレルインタフェース回路から外部に出力可能なとき、外部から入力されたフレーム同期信号をフレーム同期信号出力端子からホスト装置に出力可能とする。これにより、液晶駆動制御装置がパラレルインタフェース回路からサブディスプレイ用の液晶駆動制御装置に表示データを供給するときも、サブ液晶駆動制御装置はフレーム先頭に同期して表示データを取り込み可能になる。

〔３〕《携帯端末システム》
携帯端末システムは、液晶駆動制御装置（１０）とホスト装置（５）とを有し、前記液晶駆動制御装置と前記ホスト装置とを接続する複数本の信号線（１８）を有する。前記信号線の一部はシリアルインタフェースによって情報伝達を行なう差動信号線である。液晶駆動制御装置とホスト装置は前記差動信号線を利用して低振幅で高速なシリアルインタフェースを行なうことができる。パラレルインタフェースを行なうバス信号配線に比べて信号線本数が少なくても必要の転送レートを得ることが可能である。

本発明の具体的な一つの形態として、携帯端末システムは第１筐体（１５）と、前記第１筐体にヒンジ部（１６）を介して折り曲げ可能に結合された第２筐体（１７）とを有する。前記第１筐体は前記液晶駆動制御装置とこれによって駆動される液晶ディスプレイ（１１）とを有する。前記第２筐体は前記ホスト装置を有する。前記複数本の信号線は前記ヒンジ部を通る。前記信号配線の本数を少なくできるので、ヒンジ部の繰り返し折り曲げ操作によって経年的に信号線が断線する虞を著しく低減させることができる。

本発明の更に具体的な一つの形態として、前記信号線の配線数は１０本以下である。前記信号線は、例えば、２本の電源線（ＶＣＣ,ＧＮＤ）、４本のシリアルインタフェース用差動信号線（Ｄａｔａ±、Ｓｔｂ±）、１本のリセット入力信号線（ＲＥＳＥＴ）、１本の同期信号線（ＦＭＡＲＫ）を含む。４本のシリアルインタフェース用差動信号線は、反転及び非反転の差動データ信号線と、反転及び非反転の差動クロック信号線である。

本発明の具体的な一つの形態として、前記液晶駆動制御装置は、ホストインタフェース回路、駆動回路及び出力ポートを有する。前記ホストインタフェース回路はホスト装置との接続に利用可能である。前記駆動回路は前記ホストインタフェース回路に入力した情報に基づいて液晶ディスプレイの駆動信号を生成して出力する。前記出力ポートは前記ホストインタフェース回路に入力した情報に基づいて出力信号の論理レベルを制御可能である。前記ホストインタフェース回路は前記差動信号線を用いてシリアルインタフェースを行なう第１シリアルインタフェース回路を有する。

上記より、サブディスプレイ用液晶ドライバに対するストローブ制御、カメラフラッシュライト、イルミネーション表示のためのＬＥＤなど周辺デバイスに対する制御のように、論理レベルが決まったレベル信号による制御を受ける回路に対する信号分配機能を液晶駆動制御装置の出力ポートで担うことができる。したがって、ホストインタフェース回路はホスト装置からサブディスプレイ用液晶ドライバや周辺デバイスのための情報を受け取ればよい。サブディスプレイ用液晶ドライバや周辺デバイスとホスト装置とを接続する専用信号配線の削減が可能になる。

本発明の更に具体的な一つの形態として、上記出力ポートは複数のポート端子とポートレジスタを有し、前記ポートレジスタは、前記ポート端子の出力論理値を決定するための制御データが設定される。

本発明の更に具体的な一つの形態として、上記出力ポートに接続されたバックライト制御用装置（２８）を前記第１筐体に有する。また、上記出力ポートに接続されたフラッシュライト制御装置（２９）を前記第１筐体に有する。また、上記出力ポートに接続されたＬＥＤ制御装置（３０）を前記第１筐体に有する。また、上記出力ポートに接続されたバイブレータ制御装置（３１）を前記第１筐体に有する。また、上記出力ポートに接続されたサブパネル用液晶駆動制御装置（１２）を前記第１筐体に有する。第１筐体に前記バックライト制御用装置、フラッシュライト制御装置、ＬＥＤ制御装置、バイブレータ制御装置、又はサブパネル用液晶駆動制御装置を有していても、ホスト装置からの信号をそれらに振り分ける機能は液晶駆動制御装置の出力ポートが担うから、ホスト装置からそれらへ信号を供給する専用信号線を設けることを要しない。

本発明の更に具体的な一つの形態として、前記ホストインタフェース回路はパラレル出力回路を有する。前記第１シリアルインタフェース回路で受信した情報を前記駆動回路に出力可能とし又は前記パラレル出力回路から前記サブパネル用液晶駆動制御装置に出力可能とする。外部にサブディスプレイ用の別の液晶ドライバ（１２）を接続したとき、液晶駆動制御装置（１０）は前記出力ポート（２２）による信号の出力だけでなく、前記パラレルインタフェース回路（３３）による表示データの出力についても担うことが可能になる。即ち、前記ホストインタフェース回路は、前記第１シリアルインタフェース回路で受信した情報を前記パラレル出力回路から前記サブパネル用液晶駆動制御装置に出力するとき、パラレルインタフェースに必要なストローブ信号を前記出力ポートから前記サブパネル用液晶駆動制御装置に出力する。これは、サブディスプレイ用液晶ドライバや周辺デバイスとホスト装置とを接続する専用信号配線の削減を更に促進する。

本発明の更に具体的な一つの形態として、前記ホストインタフェース回路は、フレーム同期による表示データの取り込みタイミングを指示するためのフレーム同期信号を出力可能なフレーム同期信号出力端子（ＦＭＡＲＫ）を有する。例えばフレーム同期信号とは表示フレームの先頭を示す信号である。液晶駆動制御装置はこのフレーム同期信号をホスト装置に供給することにより、ホスト装置はそのフレーム同期信号に同期して表示データなどを液晶駆動制御装置に供給可能になる。このとき、前記ホストインタフェース回路は、前記第１シリアルインタフェース回路で受信した画像情報を前記パラレルインタフェース回路から前記サブパネル用液晶駆動制御装置に出力可能なとき、サブパネル用液晶駆動制御装置から入力されたフレーム同期信号（ＦＬＭ（ｓｕｂ））をフレーム同期信号出力端子からホスト装置に出力可能とする。これにより、液晶駆動制御装置がパラレルインタフェース回路からサブディスプレイ用の液晶駆動制御装置に表示データを供給するときも、サブ液晶駆動制御装置はフレーム先頭に同期して表示データを取り込み可能になる。

〔４〕《パケット関係》
データ処理システムは、ホスト装置（５）と、前記ホスト装置に接続される第１の周辺装置（１０）と、前記第１の周辺装置に接続される第２の周辺装置（１２）とを有する。前記ホスト装置は前記第１の周辺装置に所定フォーマットのパケットを用いて情報を伝達する。前記パケットはヘッダー部（ＨＤＲ）とボディー部（ＢＤＹ）とを含む。前記ヘッダー部のアドレス領域（ＦＬＤａ）には周辺装置を指定することが可能な特定コード情報（ｓｐｌｃｄ）を含むことが可能である。ボディー部のデータ領域（ＦＬＤｄ）にはアドレス情報と対応するデータを含むことが可能である。前記第１の周辺装置は受け取ったパケットから前記特定コード情報を検出すると、その特定コード情報に対応する周辺装置にボディー部の情報を保持させる。ボディー部の情報を保持する周辺装置はボディー部のアドレス情報で指定されるアドレスにデータ又は前記データのデコード情報を保持させて内部制御を行う。前記アドレス情報は例えばコマンドアドレスであり、このときデータはコマンドである。

上記した手段によれば、ボディー部のデータ領域にはアドレス情報と対応するデータを含むから、データ又は前記データのデコード情報を保持するアドレスの割り当てがリニアでなく順不同でも、一つのパケットでそれらデータ又は前記データのデコード情報を周辺装置にラッチさせることができる。アドレス情報と対応するデータとのペアは予めＲＯＭなどのメモリに保存し、必要に応じてＲＯＭから読み出して利用すればよい。このとき、パケットの生成にはＲＯＭのアドレスを把握すれば良く、周辺装置毎に順不同のアドレスを把握してヘッダー部のアドレス領域の設定を行なわずに済む。周辺装置にデータなどを設定するための操作が容易になる。

ボディー部のデータを受け取る周辺装置の指定はパケットのヘッダー部が有するアドレス領域の特定コード情報で指定することができるから、データ又は前記データのデコード情報を保持する領域のアドレスを周辺装置毎のローカルなアドレス領域毎に管理することが可能になる。したがって、第２の周辺回路の数が増えても、周辺装置にデータなどをセットする操作は複雑にならない。

本発明の具体的な一つの形態として、前記特定コード情報を含むヘッダー部は、各々アドレス情報と対応するデータを含む複数のデータ領域を後続させることが可能である。

本発明の更に具体的な一つの形態として、前記第１の周辺装置は受け取ったパケットから前記特定コード情報を検出できないときは、アドレス領域のアドレス情報で指定されるアドレスにデータ領域の情報を保持させる。ヘッダー部のアドレス領域の情報をボディー部のデータのアドレス情報として利用することも可能になる。

本発明の更に具体的な一つの形態として、前記第１の周辺装置はメインの液晶ディスプレイに接続されたメイン液晶駆動制御装置であり、前記第２の周辺装置はサブの液晶ディスプレイに接続されたサブ液晶駆動制御装置である。

上記同様の観点による携帯端末システムは、液晶駆動制御装置とホスト装置とを有する。前記ホスト装置は前記液晶駆動制御装置に所定フォーマットのパケットを用いて情報を伝達する。前記パケットはヘッダー部とボディー部とを含む。前記ヘッダー部のアドレス領域には特定コード情報を含むことが可能であり、ボディー部のデータ領域にはコマンドアドレス情報と対応するコマンドデータを含むことが可能である。前記液晶駆動制御装置は、受け取ったパケットから前記特定コード情報を検出すると、その特定コード情報に後続するボディー部のコマンドアドレス情報で指定されるアドレスにコマンドデータ又はコマンドデータのデコード情報を保持させて内部制御を可能にする。コマンドデータ又はコマンドデータのデコード情報を保持するアドレスの割り当てがリニアでなく順不同でも、一つのパケットでそれらコマンドデータ又はコマンドデータのデコード情報を所定のアドレスにラッチさせることができる。

本発明の更に具体的な一つの形態として、前記液晶駆動制御装置は受け取ったパケットから前記特定コード情報を検出できないときは、アドレス領域のアドレス情報で指定されるアドレスにデータ領域の情報を保持させる。

本発明の更に具体的な一つの形態として、前記ヘッダー部に前記特定コードを有しないパケットにはシングルアクセスパケットと、マルチアクセスパケットがある。前記液晶駆動制御装置は前記シングルアクセスパケットを受け取ったとき、アドレス領域のアドレス情報で直接指定されたアドレスにデータ領域の情報を保持させる。前記液晶駆動制御装置は前記マルチアクセスパケットを受け取ったとき、アドレス領域のアドレス情報で直接指定されたアドレスを基点に順次アドレスインクリメントを行ない、インクリメントされた各々のアドレスに、後続の複数データ領域の情報を順位保持させる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

携帯端末システム若しくはデータ処理システムの高機能化への対応を容易化することができる。

ホスト装置と液晶駆動制御装置との間のインタフェース信号線の本数を減らすことができる。

液晶駆動制御装置だけでなくサブディスプレイや周辺デバイスなどに対する制御も併せて、制御が容易で、使い勝手の良好な携帯端末装置ならびにデータ処理システムを実現することができる。

液晶駆動制御装置、更には携帯端末装置ならびにデータ処理システムにおいてホスト装置によるコマンド制御の容易化、更には制御の柔軟性を増すことができる。

高速シリアルインタフェースを用いてホスト装置に接続した液晶駆動制御装置を採用した携帯電話機のインタフェースの構成を詳細に例示するブロック図である。 携帯電話機の概略的構成を示すブロック図である。 図２の携帯電話機における表示コマンド及び表示データの転送経路を示す説明図である。 メインの液晶駆動制御装置とサブの液晶駆動制御装置を別々のインタフェース信号線でホスト装置に接続するインタフェース形態を示す比較例に係る携帯電話機のブロック図である。 差動シリアルインタフェース機能を持たないメインの表示駆動制御装置をブリッジ回路を介してホスト装置にパラレルインタフェースで接続した比較例に係る携帯電話機のブロック図である。 図１に対して選択可能な別のホストインタフェース機能によるパラレルインタフェースを採用した場合のホストインタフェース構成を例示するブロック図である。 液晶駆動制御装置の詳細な構成を例示するブロック図である。 ＭＣＵから液晶駆動制御装置に情報伝達を行なうのに用いるパケットの説明図である。 パケットのデータをサブ液晶駆動制御装置に転送するか否かを制御するための構成を例示するブロック図である。 アドレス情報ａｄｄｔｓ１，ａｄｄｒｓ２，ａｄｄｒｓ３で指定されるアドレスがノンリニアなパケットとリニアなパケットの数種類の構成を例示する説明図である。 ペアとなるアドレス情報とデータをデータ領域に指定するパケット形式を用いてサブ液晶駆動制御装置と液晶駆動制御装置のコマンド転送を行なう場合のパケットを例示する説明図である。 アドレス領域でアドレス情報を指定するコマンド形式を用いる場合には多くのパケットを生成しなければならなくなるパケットのアドレス指定の例を示す説明図である。 サブ液晶駆動制御装置と液晶駆動制御装置に対するアドレスマッピングの一例を示すアドレスマップ図である。

《携帯電話機》
図２には携帯電話機１の一例が示される。アンテナ２で受信された無線帯域の受信信号は高周波インタフェース部（ＲＦＩＦ）３に送られる。受信信号は高周波インタフェース部３でより低周波数の信号に変換されて、復調され、ディジタル信号に変換されて、ベースバンド部（ＢＢＰ）４に供給される。ベースバンド部４ではマイクロコンピュータ（ＭＣＵ）５などを用いてチャネルコーデック処理を行ない、受信したディジタル信号の秘匿を解除し、誤り訂正を行なう。そして、特定用途半導体デバイス（ＡＳＩＣ）６を用いて通信用の必要な制御データと圧縮音声データなどの通信データに分ける。制御データはＭＣＵ５に送られ、ＭＣＵ５は通信プロトコル処理などを行なう。チャネルコーデック処理で取り出された音声データはＭＣＵ５を用いて伸張され、音声データが音声インタフェース回路（ＶＣＩＦ）９でアナログ信号に変換され、スピーカ７より音声として再生される。送信動作では、マイク８から入力された音声信号は音声インタフェース回路９でディジタル信号に変換され、ＭＣＵ５などを用いてフィルタ処理され、圧縮音声データに変換される。ＡＳＩＣ６は圧縮音声データと、ＭＣＵ５からの制御データを合成して送信データ列を生成し、ＭＣＵ５を用いてそれに誤り訂正・検出符号、秘匿コードを付加して送信データを生成する。送信データは高周波インタフェース部３で変復され、変復された送信データは高周波数の信号に変換されて、増幅され、アンテナ２より無線信号として送出される。

ＭＣＵ５は液晶駆動制御装置（ＬＣＤＣＮＴ）１０に表示コマンド及び表示データなどを発行する。これによって液晶駆動制御装置１０は液晶ディスプレイ１１に画像を表示させる制御を行う。液晶駆動制御装置１０はサブ液晶ディスプレイ１３に画像を表示させるための表示コマンド及び表示データなどをバイパスさせてサブ液晶駆動制御装置（ＳＬＣＤＣＮＴ）１２に供給する制御などを行う。ＭＣＵ５は中央処理装置（ＣＰＵ）、ディジタル信号処理プロセッサ（ＤＳＰ）などの回路ユニットを備える。ＭＣＵ５は専ら通信用のベースバンド処理を担うベースバンドプロセッサと、表示制御やセキュリティー制御などの付加機能制御を専ら担うアプリケーションプロセッサとに分けて構成することも可能である。ＬＣＤＣＮＴ１０、ＳＬＣＤＣＮＴ１２、ＡＳＩＣ６、ＭＣＵ５は、特に制限されないが、夫々個別半導体デバイスによって構成される。

図３には、図２の携帯電話機における表示コマンド及び表示データの転送経路が示される。ここでは携帯電話機は第１筐体１５と、前記第１筐体１５にヒンジ部１６を介して折り曲げ可能に結合された第２筐体１７とを有する。前記第１筐体１５は前記液晶駆動制御装置１０及びサブ前記液晶駆動制御装置１２と、これによって駆動される液晶ディスプレイ１１とサブ液晶ディスプレイ１３とを有する。尚、サブ液晶駆動制御装置１２及びサブ液晶ディスプレイ１３は図において筐体１５の裏面に配置されていると理解されたい。前記第２筐体１７は前記ホスト装置としてのＭＣＵ５を有する。前記液晶駆動制御装置１０と前記ＭＣＵ５とを接続する複数本の信号線１８を有する。前記複数本の信号線１８は前記ヒンジ部１６を通る。前記信号線１８の一部は高速シリアルインタフェースによって情報伝達を行なう差動信号線とされる。サブ液晶駆動制御装置１２は複数本の信号線１９によって表示駆動制御装置１０に接続される。サブ液晶駆動制御装置１２には信号線１９を介して表示コマンドや表示データがパラレル転送される。液晶駆動制御装置１０とＭＣＵ５は前記差動信号線を利用して低振幅で高速なシリアルインタフェースを行なうことができる。パラレルインタフェースを行なうバス信号配線１９に比べて信号線本数が少なくても必要な転送レートを得ることが可能である。結果として、前記信号配線の本数を少なくできるので、ヒンジ部１６の繰り返し折り曲げ操作によって経年的に信号線１８が断線する虞を著しく低減させることができる。信号線１９はヒンジ部１６を通らないからパラレル転送によって表示コマンドや表示データを転送すればよい。図４の比較例ように信号線１９もＭＣＵ５から引き出してヒンジ部１６を通すと信号線１８，１９がヒンジ部１６で断線する虞を増すことになる。図５の比較例は信号線１８を用いる差動シリアルインタフェース機能を持たない表示駆動制御装置１０Ａを採用し、その代わりに、差動シリアルインタフェースとパラレルインタフェースのブリッジ機能を持つブリッジ回路チップ１０Ｂを採用する。この場合には、ブリッジ回路チップ１０Ｂが１個余計に必要になるばかりでなく、ブリッジ回路１０Ｂには液晶駆動制御装置１０Ａだけでなくサブディスプレイ用の液晶駆動制御装置１２などへの信号分配機能も担わなくてはならず、制御が複雑化し、使い勝手が悪化する虞がある。

図１には図３の構成において前記第１筐体１５が保有する回路構成の詳細が例示される。前記液晶駆動制御装置１０は、ホストインタフェース回路（ＨＩＦ）２０、駆動回路（ＤＲＶ）２１及び出力ポート（ＯＰＲＴ）２２、入力回路（ＴＳＣ）２３を有する。前記ホストインタフェース回路２０はホスト装置としてのＭＣＵ５との接続に利用可能である。前記駆動回路２１は前記ホストインタフェース回路２０に入力した情報に基づいて液晶ディスプレイ１１の駆動信号を生成して出力する。

前記ホストインタフェース回路２０は前記差動信号線を用いてシリアルインタフェースを行なう第１シリアルインタフェース回路としての高速シリアルインタフェース回路（ＨＳＳＩＦ）２５を有する。高速シリアルインタフェース用の信号配線は２本の差動データ線ｄａｔａ±と、２本の差動ストローブ信号線Ｓｔｂ±である。ここでは高速シリアルインタフェースの転送プロトコルを特に限定しないが、例えばトランスミッタ側は差動データ線ｄａｔａ±に差動ストローブ信号線Ｓｔｂ±上のクロック信号のエッジ変化に同期してデータを送り、レシーバ側は差動ストローブ信号線Ｓｔｂ±上のクロック信号の確定期間毎に差動データ線ｄａｔａ±上のデータを取り込む。信号の“１”、“０”判定は差動的な電流の向きによって行なってもよい。転送レートは例えば１００Ｍｂｐｓ〜４００Ｍｂｐｓの高速で、信号振幅は例えば３００ｍＶの低振幅とされる。

前記出力ポート２２は前記ホストインタフェース回路２０に入力した情報に基づいて出力信号の論理レベルを制御可能である。例えば前記出力ポート２２は複数のポート端子ＯＰＯＲＴ０−８とポートレジスタ（ＰＲｅｇ）２６を有し、前記ポートレジスタ２６は、前記ポート端子ＯＰＯＲＴ０−８の出力論理値を決定するための制御データが設定される。その制御データは高速シリアルインタフェース回路２５を介してＭＣＵ５から供給される。

前記ポート端子ＯＰＯＲＴ０−８には、例えばバックライト制御用装置（ＢＬＰＩＣ）２８、フラッシュライト制御装置（ＦＬＨＣ）２９、ＬＥＤ制御装置（ＬＥＤＣ）３０、バイブレータ制御装置（ＶＩＢＣ）３１、及びサブ液晶駆動制御装置（ＳＬＣＤＣＮＴ）１２が接続される。バックライト制御用装置（ＢＬＰＩＣ）２８は液晶ディスプレイ１１及びサブ液晶ディスプレイ１３のバックライトの点灯を制御する。そのための点灯イネーブル信号を出力ポート２２から受ける。フラッシュライト制御装置（ＦＬＨＣ）２９はカメラフラッシュの発光を制御する。そのための発光起動信号を前記出力ポート２２から受ける。ＬＥＤ制御装置３０はイルミネーションのためのＬＥＤを点灯駆動する。そのための点灯制御信号出力ポート２２から受ける。バイブレータ制御装置３１は着信を振動で知らせるバイブレータの駆動制御を行う。そのための起動制御信号を出力ポート２２から受ける。サブ液晶駆動制御装置１２はサブ液晶ディスプレイ１３の表示駆動制御を行う。サブ液晶駆動制御装置１２にはストローブ信号としてのチップセレクタ信号（サブ液晶駆動制御装置１２の選択信号）ＣＳ、ライト信号（外部からのライト動作の指示信号）ＷＲ、レジスタセレクト信号（ライト動作の対象がレジスタであることを指示する信号）ＲＳが出力ポート２２から供給される。

このように、サブ液晶駆動制御装置１２に対するストローブ制御、カメラフラッシュライト、イルミネーション表示のためのＬＥＤなどの周辺デバイスに対する制御のように、論理レベルが決まったレベル信号による制御を受ける回路に対する信号分配機能を液晶駆動制御装置１０の出力ポート２２で担うことができる。したがって、第１筐体１５に前記バックライト制御用装置２８、フラッシュライト制御装置２９、ＬＥＤ制御装置３０、バイブレータ制御装置３１、又はサブ液晶駆動制御装置１２を有していても、ＭＣＵ５からの信号をそれらに振り分ける機能は液晶駆動制御装置１０の出力ポート２２が担うから、ＭＣＵ５からそれらへ信号を供給する専用信号線を設けることを要しない。ヒンジ部１６を通る信号線の数が増えない。

前記ホストインタフェース回路２０はパラレルインタフェース回路（ＰＩＦ）３３を有する。ＭＣＵ５から前記高速シリアルインタフェース回路２５がコマンドや表示データを受信したとき、ホストインタフェース回路２０は、それが液晶ディスプレイ１１の表示制御に用いるものであれば前記駆動回路２１に供給可能とし、それがサブ液晶ディスプレイ１１の表示制御に用いるものであればパラレルインタフェース回路（ＰＩＦ）３３から前記サブ液晶駆動制御装置１２に１６ビットのパラレル信号線ＤＢ１５−０を介してコマンドや表示データを供給可能とする。筐体１５にサブ液晶駆動制御装置１２を搭載するとき、液晶駆動制御装置１０は前記出力ポート２２によるストローブ信号ＣＳ，ＷＲ，ＲＳの出力だけでなく、前記パラレルインタフェース回路３３によるコマンドや表示データの出力についても担うことが可能になる。これにより、筐体１５にサブ液晶駆動制御装置１２及びサブ液晶ディスプレイ１３を搭載する場合にも、信号線１８の本数は増えない。

前記ホストインタフェース回路２０は、フレーム同期による表示データの取り込みタイミングを指示するためのフレーム同期信号を出力可能なフレーム同期信号出力端子ＦＭＡＲＫを有する。例えばフレーム同期信号は表示フレームの先頭を示す信号ＦＬＭ（ｍａｉｎ）に基づいて生成され、表示フレームの先頭を示す位置でパルス変化される信号である。信号ＦＬＭ（ｍａｉｎ）はフレームバッファ４３に表示データを書き込むときその表示フレームの先頭に同期して変化される内部制御信号であり、表示タイミングを制御するタイミング制御回路（図７のタイミングジェネレータ５０）で生成される。液晶駆動制御装置１２はこのフレーム同期信号をＭＣＵ５に供給することにより、ＭＣＵ５はそのフレーム同期信号に同期して表示データなどを液晶駆動制御装置１２に供給可能になる。

前記入力回路２３は上記フレーム先頭に同期した表示データの取り込みをサブ液晶駆動制御装置１２も可能とするための回路である。即ち、サブ液晶駆動制御装置１２が出力する信号ＦＬＭ（ｓｕｂ）を入力し、これを端子ＦＭＡＲＫから出力可能とする。即ち、前記ホストインタフェース回路２０は、前記高速シリアルインタフェース回路２５で受信した表示データなどをサブ液晶駆動制御装置１２による表示制御用として前記パラレルインタフェース回路３３から前記サブ液晶駆動制御装置１２に出力する場合、入力回路２３はサブ液晶駆動制御装置１２から出力される信号ＦＬＭ（ｓｕｂ）を入力し、入力した信号ＦＬＭ（ｓｕｂ）を液晶駆動制御装置１０内で生成される信号ＦＬＭ（ｎａｉｎ）の代わりにセレクタ３５で選択し、これを端子ＦＭＡＲＫからＭＣＵ５に出力する。セレクタ３５の制御はレジスタ３６に設定される制御データに従って行なえば良い。これにより、液晶駆動制御装置１０がパラレルインタフェース回路３３からサブディスプレイ用の液晶駆動制御装置１２に表示データを供給するときも、サブ液晶駆動制御装置１２はフレーム先頭に同期して表示データを取り込み可能になる。

前記信号線１８にはその他に、リセット信号線ＲＥＳＥＴ、垂直同期信号線ＶＳＹＮＣ、制御線ＣＳ、電源線ＶＣＣ、グランド電源線ＧＮＤを含む。リセット信号線ＲＥＳＥＴは液晶駆動制御装置１０，１２の初期化に利用される。垂直同期信号線ＶＳＹＮＣはテレビ電話などに代表されるような動画の同期表示制御に利用される。制御信号ＣＳは液晶駆動制御装置１２のスリープ状態を解除するための割り込み信号として利用される。図１の形態では制御信号ＣＳは前記チップセレクト信号ＣＳとは機能上無関係である。

図６には前記液晶駆動制御装置１０のホストインタフェース機能としてパラレルインタフェースを選択した場合のホストインタフェースの状態が例示される。特に制限されないが、前記液晶駆動制御装置１０のホストインタフェース回路２０は、ホストインタフェース機能として高速シリアルインタフェースを選択する機能と、パラレルインタフェースを選択する機能を備えている。何れを選択するかはモード端子（図７のＩＭ３−０）のレベル設定によって決定する。

パラレルインタフェース機能を選択した場合には、ＭＣＵ５とのホストインタフェースは主にパラレルインタフェース回路３３で行なう。高速シリアルインタフェース機能は利要しない。ＭＣＵ５とのパラレルインタフェースは、ＲＥＳＥＴ、ＦＭＡＲＫ、ＶＳＹＮＣ、ＣＳ、ＷＲ、ＲＳ、ＤＢ１５−０を介して行なう。ＭＣＵ５とのパラレルインタフェースを選択した場合には液晶駆動制御装置１０もＣＳ、ＷＲ、ＲＳを入力し、ＤＢ１５−０を介してコマンド及び表示データを入力する。サブ液晶駆動制御回路１２とＭＣＵ５との接続もそれらパラレルインタフェースの信号線を利用して行なう。サブ液晶駆動制御回路１２からの信号ＦＬＭ（ｓｕｂ）は直接ＭＣＵ５に供給される。ＢＬＰＩＣ２８、ＦＬＨＣ２９、ＬＥＤＣ３０、ＶＩＢＣ３１の制御も直接ＭＣＵ５の出力ポートに接続される専用信号線を介して行なわれる。

ホストインタフェース機能として高速シリアルインタフェースの代わりにパラレルインタフェースを採用した場合にはホストインタフェースに必要な信号線３８は数十本に増える。実際に図６のインタフェース態様を採用する場合というのは、ＭＣＵ５が高速シリアルインタフェース回路２５とインタフェースする機能をサポートしていない場合である。当然この場合は図１のようにヒンジ部１６を通る配線数を少なくするという効果を得ることはできない。

《液晶駆動制御装置》
図７には前記液晶駆動制御装置１０の詳細な構成が例示される。ホストインタフェース回路２０はパラレルインタフェース回路３３、高速シリアルインタフェース回路２５の他に、第２のシリアルインタフェース回路として低速シリアルインタフェース回路（ＬＳＳＩＯ）４０を備える。低速シリアルインタフェース回路４０はシリアル入力端子ＳＤＩとシリアル出力端子ＳＤＯを用いてデータをシリアル入出力する。前記端子ＳＤＩ，ＳＤＳＯの信号振幅は１．５Ｖ程度の高振幅であり、転送速度は遅い。ＭＣＵ５に代表されるホスト装置との間のコマンド及ぶ表示データの入出力には、パラレルインタフェース回路３３、高速シリアルインタフェース回路２５、又は低速シリアルインタフェース回路４０を使用可能である。どれを使用するかはモード端子ＩＭ３−０のプルアップ又はプルダウン状態によって決定される。高速シリアルインタフェースを選択すれば、図１のようなインタフェース形態を実現することができる。パラレルインタフェースを選択すれば、図６のようなインタフェース形態を実現することができる。低速シリアルインタフェースを選択すれば図６においてパラレルインタフェースを低速シリアルインタフェースに置き換えたインタフェース形態を実現することができる。このように液晶駆動制御装置１０はホストシステムとのインタフェース形態の選択可能性という点においてシステム構成に対する柔軟性を保証することができる。

ホスト装置は所定フォーマットのパケットを利用してホストインタフェース回路２０にコマンドやデータを伝達する。ホストインタフェースに高速シリアルインタフェースを採用する場合には、コマンド及び表示データを差動端子Ｄａｔａ±から受け取る。ホストインタフェースにパラレルインタフェースを採用する場合には、コマンド及び表示データをデータ入出力端子ＤＢ０−１５から受け取る。ホストインタフェースに低速シリアルインタフェースを採用する場合には、コマンド及び表示データをシリアルデータ入力端子ＳＤＩから受け取る。

ホストインタフェース回路２０はホスト装置からコマンドパケットを受け取ると、パケットによって受け取ったアドレス情報をインデックスレジスタ（ＩＤＲＥＧ）４７に格納する。インデックスレジスタ４７は格納したコマンドアドレスをデコードしてレジスタ選択信号などを生成する。パケットによって受け取ったコマンドデータはコマンドデータレジスタアレイ（ＣＤＲＥＧ）４６に供給される。コマンドデータレジスタアレイ４６は各々所定のアドレスにマッピングされた多数のコマンドデータレジスタを有する。受け取ったコマンドを格納すべきコマンドデータレジスタは前記インデックスレジスタ４７から出力されるレジスタ選択信号によって選択される。コマンドデータレジスタにラッチされたコマンドデータはインストラクション若しくは制御データとして対応する回路部分に供給され、内部の動作を制御する。尚、レジスタセレクト信号ＲＳによって直接コマンドデータレジスタアレイ４６を選択してコマンドデータレジスタにコマンドデータを設定することも可能とされる。

ホストインタフェース回路２０はホスト装置からデータパケットを受け取ると、そのアドレス情報をアドレスカウンタ（ＡＣＵＮＴ）４９に供給する。アドレスカウンタ４９は対応するコマンドデータレジスタの内容に従ってインクリメント動作などを行なって表示メモリ（ＧＲＡＭ）４３に対するアドレシングを行なう。このとき、コマンドデータによるアクセス指示が表示メモリ４３に対する書き込み動作であれば、データパケットのデータがバス４１を介してライトデータレジスタ（ＷＤＲ）４２に供給され、タイミングを合わせて表示メモリ（ＧＲＡＭ）４３に格納される。表示データの格納は例えば表示フレーム単位などで行なわれる。コマンドデータによるアクセス指示が表示メモリ４３に対する読出し動作であれば、表示メモリ４３に格納されているデータはリードデータレジスタ（ＲＤＲ）４５に読出されて、ホスト装置に供給可能にされる。コマンドデータレジスタが表示コマンドを受け取ったとき表示メモリ４３は表示タイミングに同期した読出し動作が行なわれる。読出しや表示のタイミング制御はタイミングジェネレータ（ＴＧＮＲ）５０が行なう。表示タイミングに同期して表示メモリ４３から読み出された表示データはラッチ回路（ＬＡＴ）５１にラッチされる。ラッチされたデータはソースドライバ（ＳＯＣＤＲＶ）５２に与えられる。液晶駆動制御装置１０が駆動制御対象とする液晶ディスプレイ１１はドットマトリクス型のＴＦＴ（薄膜トランジスタ）液晶パネルによって構成され、信号電極としての多数のソース電極と、走査電極としての多数のゲート電極を駆動端子として有する。ソースドライバ（ＳＯＣＤＲＶ）５２は駆動端子Ｓ１−７２０によって液晶ディスプレイ１１のソース電極を駆動する。駆動端子Ｓ１−７２０の駆動レベルは階調電圧生成回路（ＴＷＶＧ）５４で生成された階調電圧を用いて行なわれる。階調電圧はガンマー補正回路（γＭＤ）５５でガンマー補正可能とされる。スキャンデータ生成回路（ＳＣＮＤＧ）５７はタイミングジェネレータ５０からの走査タイミングに同期して走査用データを生成する。走査用データはゲートドライバ（ＧＴＤＲＶ）５６に供給される。ゲートドライバ５６は駆動端子Ｑ１−３２０によって液晶ディスプレイ１１のゲート電極を駆動する。駆動端子Ｇ１−３２０の駆動レベルは液晶駆動レベル発生回路（ＤＲＬＧ）５８で生成される駆動電圧を用いて行なわれる。

クロックパルスジェネレータ（ＣＰＧ）６０は端子ＯＳＣ１，ＯＳＣ２からの原発振クロックを入力して内部クロックを生成し、タイミングジェネレータ５０に動作タイミング基準クロックとして供給する。内部基準電圧発生回路（ＩＶＲＥＦＧ）６１は基準電圧を生成して内部ロジック電源レギュレータ（ＩＬＯＧＶＧ）６２に供給する。内部ロジック電源レギュレータ６２はその基準電圧に基づいて内部ロジック用電源を生成する。

《パケット制御》
図１において前記ＭＣＵ５は前記液晶駆動制御装置１０に所定フォーマットのパケットを用いて情報を伝達する。前記パケットＰＫＴは図８に例示されるようにヘッダー部ＨＤＲとボディー部ＢＤＹとを含む。前記ヘッダー部ＨＤＲは、パケットのデータ語長領域、パケットの種類を示す識別情報領域、パリティーコード領域、及びアドレス領域ＦＬＤａなどを有する。ボディー部ＢＤＹはデータ領域ＦＬＤｄを有する。

前記ヘッダー部のアドレス領域ＦＬＤａにはアドレス情報ａｄｄｒｓ又は特定コード情報ｓｐｌｃｄを含むことが可能である。アドレス情報ａｄｄｒｓとは液晶駆動制御装置１０の内部アドレス空間及びサブ液晶駆動制御装置１２の内部アドレス空間に割り当てられたアドレスの情報である。例えば液晶駆動制御装置１０における、コマンドレジスタアレイ４６の各コマンドレジスタアドレス、インデックスレジスタ４７のレジスタアドレス、出力ポート２２のレジスタ２６のアドレス、レジスタ３６のアドレス、表示メモリ４３のメモリアドレスなどである。サブ液晶駆動制御装置１２の場合も同様にコマンドレジスタアドレスや表示メモリアドレスなどとされる。前記特定コード情報ｓｐｌｃｄとは、液晶駆動制御装置１０の指定とみなすことができるコード情報ｓｐｌｃｄ１と、サブ液晶駆動制御装置１２の指定とみなすことができるコード情報ｓｐｌｃｄ２とされる。実際にはそれら特定コード情報には前記アドレス情報としてマッピングされていない空きアドレスの情報又は使用される可能性の全くないアドレスの情報を割り当てることができる。

前記アドレス領域ＦＬＤａに前記アドレス情報ａｄｄｒｓを格納したとき、ボディー部ＢＤＹのデータ領域ＦＬＤｄはそのアドレス情報ａｄｄｒｓに対応するデータｄａｔを有する。一方、前記アドレス領域ＦＬＤａに前記特定コード情報ｓｐｌｃｄを格納したとき、ボディー部ＢＤＹのデータ領域ＦＬＦｄにはアドレス情報ａｄｄｒｓと対応するデータｄａｔを含むことが可能である。例えばボディー部の一つのデータ部の長さが３２ビットのとき、上位１６ビットをアドレス情報ａｄｄｒｓの格納領域、下位１６ビットをデータ又はコマンドｄａｔの格納領域とする。前記アドレス情報ａｄｄｒｓは例えばコマンドアドレス情報であり、対応するデータｄａｔはコマンドである。

前記液晶駆動制御装置１０は受け取ったパケットから前記特定コード情報ｓｐｌｃｄを検出すると、その特定コード情報ｓｐｌｃｄが液晶駆動制御装置１０に対応するｓｐｌｃｄ１であれば、そのボディー部ＢＤＹのアドレス情報ａｄｄｒｓで指定されるアドレスにデータｄａｔを保持させる。その特定コード情報ｓｐｌｃｄがサブ液晶駆動制御装置１２に対応するｓｐｌｃｄ２であれば、そのボディー部ＢＤＹの情報を信号線１９を介してサブ液晶駆動制御装置１２に転送し、サブ液晶駆動制御装置１２においてアドレス情報ａｄｄｒｓで指定されるアドレスにデータｄａｔを保持させる。前記液晶駆動制御装置１０は受け取ったパケットから前記特定コード情報ｓｐｌｃｄを検出できないときは、アドレス領域ＦＬＤａのアドレス情報ａｄｄｒｓで指定されるアドレスにデータ領域ＦＬＤｄの情報を保持させる。要するに、ヘッダー部ＨＤＲのアドレス領域ＦＬＤａの情報をボディー部ＢＤＹのデータｄａｔのアドレス情報として利用する。ヘッダー部ＨＤＲのアドレス領域ＦＬＤａの情報がサブ液晶駆動制御装置１２のマッピングアドレスの一部であるとき液晶駆動制御装置１０はアドレス情報ａｄｄｒｓ及びデータ領域ＦＬＤｄの情報ｄａｔを信号線１９を介してサブ液晶駆動制御装置１２に転送する。

上記パケットのデータをサブ液晶駆動制御装置１２に転送するか否かの制御は、図９に示されるようにパケットデコーダ（ＰＫＴＤＥＣ）６０によりヘッダー部ＨＤＲをデコードし、デコード結果として得られる制御信号φにてスイッチ６１を切り換えればよい。６２で示される回路ブロックは液晶ディスプレイ１１の表示制御を行うための回路ユニットを総称する内部回路（ＩＴＣＣＴ）を意味する。

前記ヘッダー部ＨＤＲに前記特定コードｓｐｌｃｄを有しないパケットにはシングルアクセスパケットと、マルチアクセスパケットがある。前記液晶駆動制御装置１０は前記シングルアクセスパケットを受け取ったとき、アドレス領域ＦＬＤａのアドレス情報ａｄｄｒｓで直接指定されたアドレスにデータ領域ＦＬＤの情報ｄａｔを保持させる。前記液晶駆動制御装置１０は前記マルチアクセスパケットを受け取ったとき、アドレス領域ＦＬＤａのアドレス情報ａｄｄｒｓで直接指定されたアドレスを基点に順次アドレスインクリメントを行ない、インクリメントされた各々のアドレスに、後続の複数データ領域ＦＬＦｄの情報ｄａｔを順位保持させる。シングルアクセスパケットと、マルチアクセスパケットの区別は、特に制限されないが、ヘッダー部の識別情報領域のコードによって行なうことができる。

図１０の例ではパケットＰＫＴ１のアドレス情報ａｄｄｔｓ１，ａｄｄｒｓ２，ａｄｄｒｓ３で指定されるアドレスはノンリニアであり、パケットＰＫＴ２のアドレス情報ａｄｄｔｓ４，ａｄｄｒｓ５，ａｄｄｒｓ６で指定されるアドレスはリニアである。パケットＰＫＴ１，ＰＫＴ２のようにペアとなるアドレス情報ａｄｄｒｓとデータｄａｔをデータ領域ＦＬＤｄに指定するパケット形式では、指定されるアドレスがリニアであろうが、ノンリニアであろうが、１個のパケットでマルチランダムアクセスによってデータを指定場所に格納させることができる。これに対し、パケットＰＫＴ３〜ＰＫＴ６のように、アドレス領域ＦＬＤａでアドレス情報ａｄｄｒｓを指定し、対応するデータをデータ領域ＦＬＤに含むパケット形式では、リニアなアドレスであればパケットＰＫＴ６のようなマルチアクセスパケットによってデータを指定場所に格納させることができるが、ノンリニアなアドレスに対してはパケットＰＫＴ３〜ＰＫＴ５のようにシングルアクセスパケットを別々に発行しなければならない。

図１１にはペアとなるアドレス情報ａｄｄｒｓとデータｄａｔをデータ領域ＦＬＤｄで指定するパケット形式を用いてサブ液晶駆動制御装置１２と液晶駆動制御装置１０のコマンド転送を行なう場合のパケットの例が示される。パケットＰＫＴｍは液晶駆動制御装置１０のためのパケットである。パケットＰＫＴｎは液晶駆動制御装置１２のためのパケットである。アドレス領域ＦＬＤａでアドレス情報を指定するコマンド形式を用いる場合には、図１２に例示されるように、パケットのアドレス指定のやり方次第で多くのパケットを生成しなければならなくなる。

図１３にはサブ液晶駆動制御装置１２と液晶駆動制御装置１０に対するアドレスマッピングの一例が示される。表示メモリ、コマンドレジスタ、及びその各種制御レジスタがそのアドレスに適宜マッピングされている。特に制限されないが、０ｘ００００００００〜０ｘ７ＦＦＦＦＦＦＦの第１空間は前記シングルアクセス又はマルチアクセスに最適な空間、０ｘ８０００００００〜０ｘＦＦＦＦＦＦＦＦの第２空間は前記マルチランダムアクセスに最適な空間として定義されている。第１空間と第２空間の夫々にサブ液晶駆動制御装置１２用の空間（ＭａｉｎＬＣＤａｒｅａ）と液晶駆動制御装置１０用の空間（ＳｕｂＬＣＤａｒｅａ）が割り振られている。第１空間ではＭａｉｎＬＣＤａｒｅａとＳｕｂＬＣＤａｒｅａの内部はメモリアドレスなどがリニアにマッピングされている。第２空間ではＭａｉｎＬＣＤａｒｅａとＳｕｂＬＣＤａｒｅａの内部はレジスタアドレスなどがノンリニアにマッピングされている。従って、第２空間のレジスタなどにコマンドやデータをセットするためのパケットには図１０のパケットＰＫＴ１．ＰＫＴ２に代表されるようにデータ部ＦＬＤｄにアドレス情報ａｄｄｒｓとデータｄａｔをペアとして持つパケット形式を用いるのが得策となる。第１空間に対してそのようなパケットを用いても不都合はないが、第２空間に対してアドレス領域ＦＬＤａにアドレス情報ａｄｄｒｓをセットする形式のパケットを用いることが不都合である。

ボディー部ＢＤＹのデータ領域ＦＬＤｄにはアドレス情報ａｄｄｒｓと対応するデータｄａｔを含むから、データ又は前記データのデコード情報を保持するアドレスの割り当てがリニアでなく順不同でも、一つのパケットでそれらデータ又は前記データのデコード情報をレジスタやメモリにラッチさせることができる。アドレス情報ａｄｄｒｓと対応するデータｄａｔとのペアは予めＭＣＵ５内のＲＯＭなどのメモリに保存し、必要に応じてＲＯＭから読み出して利用すればよい。このとき、パケットの生成にはＭＣＵ５はＲＯＭのアドレスを把握すれば良く、液晶駆動制御装置１０，１２毎に順不同のアドレスを把握してヘッダー部ＨＤＲのアドレス領域ＦＬＤａの設定を行なわずに済む。液晶駆動制御装置１０，１２にコマンドや画像データなどを設定するための操作が容易になる。

ボディー部ＤＢＹのデータｄａｔを受け取る液晶駆動制御装置１０，１２の指定はパケットのヘッダー部ＨＤＲが有するアドレス領域ＦＬＤａの特定コード情報ｓｐｌｃｄで指定することができるから、コマンドデータ又はコマンドデータのデコード情報などを保持する領域のアドレスを液晶駆動制御装置１０，１２毎のローカルなアドレス領域毎に管理することも可能になる。したがって、サブ液晶駆動制御装置１２以外の更に別の周辺回路が増設されるようなことがあっても、そのような周辺装置にコマンドデータなどをセットする操作は複雑にならない。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、本明細書においてコマンドとはコマンドレジスタにセットするインストラクションだけを意味するものではなく、ポート制御レジスタなどの制御レジスタにセットすべき制御データも意味する。要するに、液晶駆動制御装置の場合には表示データ以外のデータがコマンドであり、何らかの意味で動作を指示するインストラクションデータを意味する。また、一つの液晶駆動制御装置において図１と図６の利用形態をモード設定によって選択可能であることは本発明にとって必須ではない。信号線１８による高速シリアルインタフェース、又は信号線１９による周辺デバイスへのパラレルデータ転送などを採用すればよい。ホスト装置はベースバンド処理及びアプリケーション処理に利用される一つのＭＣＵ５に限定されない。ベースバンドプロセッサ、アプリケーションプロセッサの双方であっても、更に別に回路であっても良い。本発明は携帯電話機に限定されず、ＰＤＡ（パーソナル・ディジタル・アシスタント）のような携帯データ処理端末、ストレージ端末などの各種懈怠端末システムに広く適用可能である。

１ 携帯電話機１
２ ベースバンド部（ＢＢＰ）
５ マイクロコンピュータ（ＭＣＵ）
１０ 液晶駆動制御装置（ＬＣＤＣＮＴ）
１１ 液晶ディスプレイ
１２ サブ液晶駆動制御装置（ＳＬＣＤＣＮＴ）
１３ サブ液晶ディスプレイ
１５ 第１筐体
１６ ヒンジ部
１７ 第２筐体
１８ 差動信号線を含む信号線
１９ パラレルバス信号線を含む信号線
２０ ホストインタフェース回路（ＨＩＦ）
２１ 駆動回路（ＤＲＶ）
２２ 出力ポート（ＯＰＲＴ）
２３ 入力回路（ＴＳＣ）
２５ 高速シリアルインタフェース回路（ＨＳＳＩＦ）
ｄａｔａ± 差動データ線
Ｓｔｂ± 差動ストローブ信号線
ＯＰＯＲＴ０−８ ポート端子
２６ ポートレジスタ（ＰＲｅｇ）
２８ バックライト制御用装置（ＢＬＰＩＣ）
２９ フラッシュライト制御装置（ＦＬＨＣ）
３０ ＬＥＤ制御装置（ＬＥＤＣ）
３１ バイブレータ制御装置（ＶＩＢＣ）
３３ パラレルインタフェース回路（ＰＩＦ）
ＦＭＡＲＫ フレーム同期信号出力端子
ＦＬＭ（ｍａｉｎ） 表示フレームの先頭を示す信号
信号ＦＬＭ（ｓｕｂ） 表示フレームの先頭を示す信号
３５ セレクタ
３６ レジスタ
４０ 低速シリアルインタフェース回路（ＬＳＳＩＦ）
４７ インデックスレジスタ（ＩＤＲＥＧ）
４６ コマンドレジスタアレイ（ＣＲＥＧ）
４３ 表示メモリ
５２ ソースドライバ（ＳＯＣＤＲＶ）
５６ ゲートドライバ（ＧＴＤＲＶ）
ＰＫＴ パケット
ＨＤＲ ヘッダー部
ＢＤＹ ボディー部
ＦＬＤａ アドレス領域
ＦＬＤｄ データ領域
ａｄｄｒｓ アドレス情報
ｓｐｌｃｄ 特定コード情報
ｄａｔ データ又はコマンド

Claims (12)

1. ホスト装置と、液晶ディスプレイと、周辺装置と共に使用される液晶ディスプレイ駆動制御装置であって、
   前記ホスト装置に接続されるシリアルインタフェース回路及びパラレルインタフェース回路を有するホストインタフェース回路と、
   前記ホストインタフェース回路に入力した情報に基づいて液晶ディスプレイの駆動信号を生成して出力する駆動回路と、
   前記周辺装置に接続され、前記シリアルインタフェース回路に入力した情報に基づいて、前記周辺装置を制御するための信号を出力する出力ポートと、を有し、
   前記パラレルインタフェース回路は、前記周辺装置に接続され、前記出力ポートから前記信号を受けて制御される前記周辺装置にデータ又は命令を送信する、ことを特徴とする液晶ディスプレイ駆動制御装置。
2. 上記出力ポートは前記周辺装置に接続される複数のポート端子と、ポートレジスタと、を有し、
   前記ポートレジスタは、前記周辺装置に接続される前記ポート端子の出力論理値を決定するためのデータが設定される請求項１記載の液晶ディスプレイ駆動制御装置。
3. 表示データを格納する表示メモリを更に有し、
   前記駆動回路は、前記表示メモリに格納された表示データに従って前記液晶ディスプレイを駆動するゲート駆動信号とソース駆動信号を生成して出力する請求項２記載の液晶ディスプレイ駆動制御装置。
4. 前記シリアルインタフェースは、前記ホスト装置とのインタフェースを行い、前記シリアルインタフェース回路はシリアルデータを入出力する差動端子を有する請求項３記載の液晶ディスプレイ駆動制御装置。
5. 前記ホストインタフェース回路は更にモード端子を有し、
   前記モード端子は、当該端子の状態に応じて、前記ホスト装置とのインタフェースに前記シリアルインタフェース回路と前記パラレルインタフェース回路のどれを利用するかを決定する、請求項４記載の液晶ディスプレイ駆動制御装置。
6. 前記ホストインタフェース回路は、前記ホスト装置とのインタフェースに前記シリアルインタフェース回路を利用する動作モードにおいて、前記シリアルインタフェース回路で受信した情報を前記駆動回路に出力可能とする請求項５記載の液晶ディスプレイ駆動制御装置。
7. 液晶ディスプレイと、液晶ディスプレイ駆動制御装置と、周辺装置と、を有する第１筐体と、
   ホスト装置を有する第２筐体と、
   前記第１筐体と前記第２筐体を接続するヒンジ部と、を有し、
   前記液晶ディスプレイ駆動制御装置は、ホスト装置と、液晶ディスプレイと、周辺装置と共に使用され、
   前記液晶ディスプレイ駆動制御装置は、
   前記ホスト装置に接続される高速シリアルインタフェース回路、前記ホスト装置に接続される低速シリアルインタフェース回路、及び前記ホスト装置に接続されるパラレルインタフェース回路を備えるホストインタフェース回路と、
   前記ホストインタフェース回路に入力した情報に基づいて前記液晶ディスプレイの駆動信号を生成して出力する駆動回路と、
   前記周辺装置に接続され、前記ホストインタフェース回路に入力した情報に基づいて、前記周辺装置を制御するための信号を出力する出力ポートと、
   前記ホスト装置とのインタフェースとして、前記高速シリアルインタフェース、前記低速シリアルインタフェース、又は前記パラレルインタフェースのいずれを利用するかを決定するモード端子と、を有し、
   前記パラレルインタフェース回路は、前記周辺装置に接続され、前記出力ポートから前記信号を受けて制御される前記周辺装置にデータ又は命令を送信する、ことを特徴とする携帯端末システム。
8. 前記出力ポートは、複数のポート端子と、複数のポートレジスタと、を有し、
   前記複数のポート端子の各々の論理値を決めるためのデータは、前記複数のポートレジスタの各々に設定されることを特徴とする請求項７記載の携帯端末システム。
9. 前記周辺装置は前記出力ポートより点灯イネーブル信号を受け、前記液晶ディスプレイのバックライトの点灯を制御するためのバックライト制御装置であることを特徴とする請求項１記載の液晶ディスプレイ駆動制御装置。
10. 前記周辺装置は前記出力ポートより発光起動信号を受け、カメラのフラッシュライトの発光を制御するためのフラッシュライト制御装置であることを特徴とする請求項１記載の液晶ディスプレイ駆動制御装置。
11. 前記周辺装置は前記出力ポートより点灯制御信号を受け、イルミネーションのためのＬＥＤの点灯を制御するためのＬＥＤ制御装置であることを特徴とする請求項１記載の液晶ディスプレイ駆動制御装置。
12. 前記周辺装置は前記出力ポートより起動制御信号を受け、着信を振動で知らせるバイブレータを制御するためのバイブレータ制御装置であることを特徴とする請求項１記載の液晶ディスプレイ駆動制御装置。

Images