JP2015102595A

JP2015102595A - 表示デバイスの駆動装置

Info

Publication number: JP2015102595A
Application number: JP2013241070A
Authority: JP
Inventors: 中山　晃; Akira Nakayama; 中山　　晃; 秀明長谷川; Hideaki Hasegawa
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2013-11-21
Filing date: 2013-11-21
Publication date: 2015-06-04
Anticipated expiration: 2033-11-21
Also published as: CN104658494A; JP6462208B2; US20150138259A1

Abstract

【目的】読出データの信頼性低下を抑えることが可能な半導体メモリの制御装置及び制御方法を提供することを目的とする。【構成】駆動制御部が、映像データ信号に基づく各画素の輝度レベルを示す画素データ系列信号を生成し、データドライバが、この画素データ系列信号に基づき画素各々の輝度レベルに対応した画素駆動電圧を生成して表示デバイスのデータラインに供給する。この際、互いに時系列的に隣接する１フレーム分の映像データ信号同士が一致している場合には、データドライバへの画素データ系列信号の供給を停止する。【選択図】図５

Description

本発明は、画像を表示する表示デバイスを映像信号に応じて駆動する表示デバイスの駆動装置に関する。

現在、液晶表示パネル又は有機ＥＬ（electro-luminescence）等の表示デバイスを搭載した端末として、携帯電話機、スマートフォン、タブレット型コンピュータ、ノートブックコンピュータ、ナビゲーション装置及び携帯用ゲーム機等の携帯型通信端末が普及している。携帯型通信端末では、バッテリの連続稼働時間を確保する為に各種の省電力化技術が採用されている。このような省電力化技術の１つとして、入力されたフレーム単位の映像データに基づき入力画像が動画像であるか静止画像であるかを判定し、静止画像である場合には、入力された現フレームの映像データをフレームメモリへ供給するのを禁止することにより、電力消費量を削減するようにした画像入力処理方法が提案されている（例えば、特許文献１参照）。

しかしながら、上記した駆動方法では、フレームメモリへの画素データ書き込み処理が省かれるだけなので、電力消費量を十分に低減させることができなかった。

特開２００６−１８４３５７号

本発明は、消費電力を低減することが可能な表示デバイスの駆動装置を提供することを目的とする。

本発明に係る表示デバイスの駆動装置は、映像データ信号に応じて表示デバイスを駆動する表示デバイスの駆動装置であって、前記映像データ信号に基づく各画素の輝度レベルを示す画素データ系列信号を生成する駆動制御部と、前記画素データ系列信号に基づき画素各々の輝度レベルに対応した画素駆動電圧を生成して前記表示デバイスのデータラインに供給するデータドライバと、を含み、前記駆動制御部は、互いに時系列的に隣接する１フレーム分の前記映像データ信号同士が一致している場合には前記データドライバへの前記画素データ系列信号の供給を停止する。

本発明に係る駆動装置を含む表示装置を示すブロック図である。フレーム表示期間内での動作の一例を示すタイムチャートである。極性切替信号ＰＯＬを示すタイムチャートである。データドライバ１３の内部構成を示すブロック図である。本発明に係る駆動装置の動作の一例を示すタイムチャートである。本発明に係る駆動装置の動作の他の一例を示すタイムチャートである。

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

図１は、本発明に係る表示デバイスの駆動装置を搭載した表示装置の概略構成を示す図である。図１に示すように、かかる表示装置は、ビデオメモリ１０、駆動制御部１１、走査ドライバ１２、データドライバ１３、及び、液晶又は有機ＥＬからなる表示デバイス２０から構成される。

表示デバイス２０には、夫々が２次元画面の水平方向に伸張するｍ個（ｍは２以上の自然数）の水平走査ラインＳ₁〜Ｓ_mと、夫々が２次元画面の垂直方向に伸張するｎ個（ｎは２以上の自然数）のデータラインＤ₁〜Ｄ_nとが形成されている。更に、水平走査ライン及びデータラインの各交叉部の領域、つまり図１において破線にて囲まれた領域には、画素を担う表示セルが形成されている。

ビデオメモリ１０は、各種アプリケーションソフトウェア（以下、ＡＰと称する）によって提供される映像データ信号、又はテレビチューナ等によって受信して得られた映像データ信号を記憶する。ビデオメモリ１０は記憶されている映像データ信号を読み出し、これを映像データ信号ＶＤとして駆動制御部１１に供給する。

駆動制御部１１は、ビデオメモリ１０から読み出された映像データ信号ＶＤに基づき、各画素毎にその画素の輝度レベルを例えば８ビットで表す画素データＰＤの系列を生成し、この画素データＰＤの系列に、クロック信号の基準タイミングを示す基準タイミング信号を重畳した画素データ系列信号ＶＰＤを、データドライバ１３に供給する。また、駆動制御部１１は、かかる映像データ信号ＶＤに基づき、図２に示すように各画像のフレームに同期した垂直同期信号ＦＳを生成しこれをデータドライバ１３に供給する。

また、駆動制御部１１は、映像データ信号ＶＤに応じて、図２に示すように、表示デバイス２０に対する水平走査タイミングを示すストローブパルスＳＢの系列からなるストローブ信号ＳＴＢを生成し、これを走査ドライバ１２及びデータドライバ１３に供給する。よって、ストローブ信号ＳＴＢにおけるストローブパルスＳＢの周期が、表示ディバイス２０を駆動すべく印加される水平走査パルス（後述する）の水平走査周期Ｈｓとなる。この際、図２に示すように各フレーム表示期間（垂直走査期間）内において、走査ラインＳ₁に対応した第１のストローブパルスＳＢ₁が供給されてから、走査ラインＳ_mに対応した第ｍのストローブパルスＳＢ_mが供給されるまでの期間をデータ走査期間ＳＰとし、それ以降をブランク期間ＢＰとする。尚、上記したデータ走査期間ＳＰでは、駆動制御部１１は、図２に示すように、電源供給を継続させるべき例えば論理レベル１の電源スイッチ信号ＰＷ１及びＰＷ２を生成し、夫々をデータドライバ１３に供給する。そして、図２に示すように、データ走査期間ＳＰからブランク期間ＢＰに切り替わると、駆動制御部１１は、その時点から所定の電源停止期間Ｔ１の間に亘り電源供給を停止させるべき例えば論理レベル０の電源スイッチ信号ＰＷ１をデータドライバ１３に供給し、その後、電源スイッチ信号ＰＷ１を論理レベル１の状態に戻す。この際、データ走査期間ＳＰからブランク期間ＢＰに切り替わると、駆動制御部１１は、その時点から所定の電源停止期間Ｔ２（Ｔ２＞Ｔ１）に亘り、電源供給を停止させるべき論理レベル０の電源スイッチ信号ＰＷ２をデータドライバ１３に供給し、その後、電源スイッチ信号ＰＷ２を論理レベル１の状態に戻す。更に、図２に示すようにブランク期間ＢＰの開始時点から電源停止期間Ｔ１だけ経過した時点で、駆動制御部１１は、ダミーの画素データ系列に上記した基準タイミング信号を重畳させてなるクロック同期トレーニング用のデータ系列ＴＬＤを含む画素データ系列信号ＶＰＤを生成し、これをデータドライバ１３に供給する。

また、駆動制御部１１は、表示デバイス２０に印加する画素駆動電圧の極性を、例えば図３に示すようにフレーム毎に正極性から負極生、或いは負極性から正極性に切り替えるべき極性切替信号ＰＯＬを生成し、これをデータドライバ１３に供給する。例えば、図３に示すように、極性切替信号ＰＯＬの立ち上がりエッジタイミング、及び立ち下がりエッジタイミングで、画素駆動電圧の極性が負極性から正極性、或いは正極性から負極性に切り替わる。

更に、駆動制御部１１は、映像データ信号ＶＤに基づき、互いに時系列的に隣接する１フレーム分の映像データ同士が同一であるか否かを判定するフレーム一致判定部１１ａを含む。

走査ドライバ１２は、駆動制御部１１から供給されたストローブ信号ＳＴＢにおける各ストローブパルスに同期させて、所定のピーク電圧を有する水平走査パルスを生成し、これを表示デバイス２０の走査ラインＳ₁〜Ｓ_m各々に順次、択一的に印加する。

図４は、データドライバ１３の内部構成を示すブロック図である。図４に示すように、データドライバ１３は、クロックデータリカバリ（以下、ＣＤＲと称する）回路１３０、電源スイッチ１３１、１３２、シフトレジスタ１３３、データラッチ１３４、階調電圧変換部１３５、及び出力バッファ１３６を含む。

ＣＤＲ回路１３０は、駆動制御部１１から供給された画素データ系列信号ＶＰＤ中から基準タイミング信号を抽出し、この基準タイミング信号に位相同期したクロック信号ＣＬＫを生成してシフトレジスタ１３３及びデータラッチ１３４に供給する。

電源スイッチ１３１は、電源供給を継続させるべき例えば論理レベル１の電源スイッチ信号ＰＷ１が駆動制御部１１から供給されている間はオン状態となり、ディジタル回路駆動用の電源電圧ＶＬを、ＣＤＲ回路１３０と、データ取込部としてのシフトレジスタ１３３及びデータラッチ１３４に供給する。よって、この間、ＣＤＲ回路１３０、シフトレジスタ１３３及びデータラッチ１３４は、この電源電圧ＶＬの供給に応じて動作可能な状態となる。一方、電源を停止させるべき例えば論理レベル０の電源スイッチ信号ＰＷ１が供給されている間は、電源スイッチ１３１はオフ状態となり、ＣＤＲ回路１３０、シフトレジスタ１３３及びデータラッチ１３４への電源電圧ＶＬの供給を停止する。よって、この間、ＣＤＲ回路１３０、シフトレジスタ１３３及びデータラッチ１３４は動作停止状態となる。

電源スイッチ１３２は、電源供給を継続させるべき例えば論理レベル１の電源スイッチ信号ＰＷ２が駆動制御部１１から供給されている間はオン状態となり、画素駆動用の電源電圧ＶＨを、画素駆動電圧出力部としての階調電圧変換部１３５及び出力バッファ１３６に供給する。よって、この間、階調電圧変換部１３５及び出力バッファ１３６は、かかる電源電圧ＶＨの供給に応じて動作可能な状態となる。一方、電源を停止させるべき例えば論理レベル０の電源スイッチ信号ＰＷ２が供給されている間は、電源スイッチ１３２はオフ状態となり、階調電圧変換部１３５及び出力バッファ１３６への電源電圧ＶＨの供給を停止する。よって、この間、階調電圧変換部１３５及び出力バッファ１３６は動作停止状態となる。

シフトレジスタ１３３は、駆動制御部１１から供給された画素データ系列信号ＶＰＤ中から、クロック信号ＣＬＫに同期したタイミングにて各画素に対応した画素データＰＤを順次取り込む。この際、シフトレジスタ１３３は、１水平走査ライン分（ｎ個）の取り込みが為される度に、ｎ個の画素データＰＤを画素データＰ₁〜Ｐ_nとしてデータラッチ１３４に供給する。

データラッチ１３４は、図２に示すストローブ信号ＳＴＢに応じて、シフトレジスタ１３３から供給された画素データＰ₁〜Ｐ_nをクロック信号ＣＬＫに同期したタイミングで取り込み、これらを階調電圧変換部１３５に供給する。

階調電圧変換部１３５は、データラッチ１３４から供給された画素データＰ₁〜Ｐ_nを、夫々の輝度レベルに対応した電圧値を有する画素駆動電圧Ｖ₁〜Ｖ_nに変換して出力バッファ１３６に供給する。

出力バッファ１３６は、画素駆動電圧Ｖ₁〜Ｖ_n各々の極性を、駆動制御部１１から供給された極性切替信号ＰＯＬのエッジタイミングにて正極性から負極性、又は負極性から正極性に切り替える。出力バッファ１３６は、上述したように極性の切り替えが為された各画素毎の画素駆動電圧の各々を所望に増幅したものを画素駆動電圧Ｇ₁〜Ｇ_nとし、夫々を表示デバイス２０のデータラインＤ₁〜Ｄ_nに印加する。

表示デバイス２０は、図２に示すように、各フレーム表示期間内のデータ走査期間ＳＰ内において、ストローブパルスＳＢ₁〜ＳＢ_mの各々に同期した走査パルスが走査ラインＳ₁〜Ｓ_mの各々に順次、択一的に印加されることにより、画素駆動電圧Ｇ₁〜Ｇ_nに応じた映像を１走査ライン分ずつ順に表示して行く。

以下に、上記した駆動制御部１１及びデータドライバ１３を含む駆動装置の動作について説明する。

駆動制御部１１は、フレーム一致判定部１１ａにおいて、互いに時系列的に隣接する１フレーム分の映像データ同士が一致していないと判定された場合、つまり、映像データ信号ＶＤに基づく映像が動画像である場合には、図５に示すように、前述した図２及び図３に従った制御を行う（動画駆動モード）。一方、フレーム一致判定部１１ａにおいて、互いに時系列的に隣接する１フレーム分の映像データ同士が一致していると判定された場合、つまり映像データ信号ＶＤに基づく映像が静止画像である場合には、駆動制御部１１は、以下の静止画駆動モードに従った駆動制御を行う。

静止画駆動モードでは、駆動制御部１１は、図５に示すように、データドライバ１３への画素データ系列信号ＶＰＤの供給を停止する。これにより、データドライバ１３のシフトレジスタ１３３及びデータラッチ１３４内では画素データ系列信号ＶＰＤによる論理レベルの変化が生じないので、かかる論理レベルの変化に伴って流れる電流が実質的にゼロとなる。よって、これらシフトレジスタ１３３及びデータラッチ１３４が動作を停止することによって、消費電力の低減が図られる。

尚、図５に示す実施例では、例えば表示デバイス２０が液晶の表示デバイスである場合に生じる液晶材料の劣化等に伴う画面の焼き付きを防止する為に、動画駆動モード及び静止画駆動モードの双方において、画素駆動電圧Ｇ₁〜Ｇ_nの極性をフレーム毎に反転させている。

しかしながら、静止画駆動モードでは、図６に示すように、画素駆動電圧Ｇ₁〜Ｇ_nの極性反転動作を一時的に停止してその極性を固定するようにしても良い。つまり、動画駆動モードから静止画駆動モードに遷移したら、駆動制御部１１は、例えば図６に示すように極性反転動作を１回分だけ省くべく２フレーム表示期間に亘り極性切替信号ＰＯＬの論理レベルを固定する。よって、この間、データドライバ１３の出力バッファ１３６内では電圧の極性反転処理が為されなくなるので、その分だけ電力消費量を低減させることが可能となる。尚、図６に示す一例では、２フレーム表示期間に亘り画素駆動電圧の極性を固定するようにしているが、静止画駆動モードにおいて画素駆動電圧の極性を固定する期間は２フレーム表示期間に限定されない。要するに、表示デバイス２０が焼き付きを起こすことのない期間であれば、３フレーム以上の所定の表示期間に亘り画素駆動電圧の極性を固定するようにしても良いのである。

また、図５及び図６に示す一例では、動画駆動モード時には、１フレーム表示期間毎に画素駆動電圧の極性を反転させているが、２フレーム以上の複数のフレーム毎、要するにＮフレーム（Ｎは整数）表示期間毎に画素駆動電圧の極性を反転させるようにしても良い。この際、静止画駆動モードでは、Ｋフレーム（ＫはＮより大なる整数）表示期間に亘り画素駆動電圧の極性を固定する。

また、図５及び図６に示す一例では、１フレーム分の画素駆動電圧の極性を一律に正極性から負極性、又は負極性から正極性に切り替えているが、極性切り替えの形態はこれに限定されない。例えば、出力バッファ１３６は、奇数の水平走査ラインＳに対応した画素駆動電圧Ｇ₁〜Ｇ_nを正極性（又は負極性）、偶数の水平走査ラインＳに対応した画素駆動電圧Ｇ₁〜Ｇ_nを負極性（又は正極性）とし、極性切替信号ＰＯＬに応じてその極性を反転させるようにしても良い。また、例えば出力バッファ１３６は、画素駆動電圧Ｇ₁〜Ｇ_nの内で奇数のデータラインＤに対応した画素駆動電圧Ｇを正極性（又は負極性）、偶数のデータラインＤに対応した画素駆動電圧Ｇを負極性（又は正極性）とし、極性切替信号ＰＯＬに応じてその極性を反転させるようにしても良い。

以上のように、本発明に係る駆動装置は、映像データ信号（ＶＤ）に基づく各画素の輝度レベルを示す画素データ系列信号（ＶＰＤ）を生成する駆動制御部（１１）と、この画素データ系列信号に基づき画素各々の輝度レベルに対応した画素駆動電圧（Ｇ）を生成して表示デバイス（２０）のデータライン（Ｄ）に供給するデータドライバ（１３）と、を有する。この際、駆動制御部は、互いに時系列的に隣接する１フレーム分の映像データ信号同士が一致している場合には、データドライバへの画素データ系列信号の供給を停止することにより、消費電力の低減を図るようにしている。また、かかる駆動装置では、データドライバが周期的（Ｎフレーム表示期間毎）に画素駆動電圧の極性を反転させるにあたり、互いに時系列的に隣接する１フレーム分の映像データ同士が一致している場合には、所定期間（Ｋフレーム（Ｎ＜Ｋ）表示期間）に亘り、出力バッファ１３６による画素駆動電圧の極性を固定することにより、消費電力を更に低減できるようにしている。

１１駆動制御部
１１ａフレーム一致判定部
１３データドライバ
２０表示デバイス
１３６出力バッファ

Claims

映像データ信号に応じて表示デバイスを駆動する表示デバイスの駆動装置であって、
前記映像データ信号に基づく各画素の輝度レベルを示す画素データ系列信号を生成する駆動制御部と、
前記画素データ系列信号に基づき画素各々の輝度レベルに対応した画素駆動電圧を生成して前記表示デバイスのデータラインに供給するデータドライバと、を含み、
前記駆動制御部は、互いに時系列的に隣接する１フレーム分の前記映像データ信号同士が一致している場合には前記データドライバへの前記画素データ系列信号の供給を停止することを特徴とする表示デバイスの駆動装置。
前記データドライバはＮ（Ｎは整数）フレーム表示期間毎に前記画素駆動電圧の極性を反転させ、
前記駆動制御部は、互いに時系列的に隣接する１フレーム分の前記映像データ信号同士が一致している場合には所定期間に亘り前記画素駆動電圧の極性を固定すべく前記データドライバを制御することを特徴とする請求項１記載の表示デバイスの駆動装置。
前記駆動制御部は、互いに時系列的に隣接する１フレーム分の前記映像データ信号同士が一致している場合にはＫ（ＫはＮより大なる整数）フレーム表示期間に亘り前記画素駆動電圧の極性を固定することを特徴とする請求項２記載の表示デバイスの駆動装置。