JP2012208270A - 表示装置用データ伝送システム、表示装置用データ伝送方法及び表示装置 - Google Patents

表示装置用データ伝送システム、表示装置用データ伝送方法及び表示装置 Download PDF

Info

Publication number
JP2012208270A
JP2012208270A JP2011073122A JP2011073122A JP2012208270A JP 2012208270 A JP2012208270 A JP 2012208270A JP 2011073122 A JP2011073122 A JP 2011073122A JP 2011073122 A JP2011073122 A JP 2011073122A JP 2012208270 A JP2012208270 A JP 2012208270A
Authority
JP
Japan
Prior art keywords
data
bit
conversion table
display device
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011073122A
Other languages
English (en)
Other versions
JP5592825B2 (ja
Inventor
Akio Sugiyama
明生 杉山
Takashi Nose
崇 能勢
Yoshihiko Hori
良彦 堀
Hiroshi Furuhata
弘史 降旗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011073122A priority Critical patent/JP5592825B2/ja
Priority to TW106120441A priority patent/TWI634535B/zh
Priority to TW105140734A priority patent/TWI598865B/zh
Priority to TW101107357A priority patent/TWI575488B/zh
Priority to US13/431,859 priority patent/US9049092B2/en
Priority to CN201210083997.2A priority patent/CN102739585B/zh
Priority to KR1020120031634A priority patent/KR101949528B1/ko
Publication of JP2012208270A publication Critical patent/JP2012208270A/ja
Application granted granted Critical
Publication of JP5592825B2 publication Critical patent/JP5592825B2/ja
Priority to US14/726,904 priority patent/US9747830B2/en
Priority to US15/595,641 priority patent/US10170028B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dc Digital Transmission (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

【課題】データ伝送の安定性の向上。
【解決手段】少なくとも１つの変換テーブルを有し、当該変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化するエンコーダと、前記エンコーダにより符号化されたデータから、クロックを再生するクロック再生回路と、前記クロック再生回路により再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化するデコーダと、前記デコーダにより復号化されたデータに応じた階調電圧を出力する出力ドライバと、を備え、前記変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられている表示装置用データ伝送システム。
【選択図】図５Ａ

Description

本発明は、表示装置用データ伝送システム、表示装置用データ伝送方法及び表示装置に関し、特にクロックエンベデッドシリアルデータ伝送方式を採用した表示装置用データ伝送システム、表示装置用データ伝送方法及び表示装置に関する。
一般的に、クロックエンベデッドシリアルデータ伝送システムでは、受信側のクロックデータリカバリ回路が、受信データからクロック成分を抽出し、クロックを再生している。この再生されたクロックをリカバリクロックという。このようなクロック再生方式では、同一レベルの信号が連続して受信されると、クロックデータリカバリ回路がクロック成分を精度よく再生することができない。そのため、同一レベルの信号が連続しないような符号化方式が採用されている。
同一レベルの信号が連続しないような符号化方式として、ｍＢｎＢ符号化方式が知られている。これは、ある変換テーブルに基づき、ｍ（ｍは自然数）ビットの信号をｎ（ｎは自然数かつｎ＞ｍ）ビットの信号に符号化して伝送することによって、同一レベルの信号が連続しないようにするものである。４Ｂ５Ｂ符号化方式や、８Ｂ１０Ｂ符号化方式などが広く採用されており、一例としてイーサネット（登録商標）の規格であるＩＥＥＥ８０２．３ｕでも４Ｂ５Ｂ方式が採用されている。
特許文献１には、４Ｂ５Ｂ符号化の変換テーブルにおいて、４ビットの１６種類のビットパターンに対し、５ビットのビットバターンのうち、１の数が２又は３個であり、かつ、最上位及び最下位ビットからの同符号連続数が２以下であるものを割り当てる技術が開示されている。これにより、同一レベルの信号の連続を抑制するとともに、マーク率（０と１の比率）を改善している。
特許文献２には、ｍＢｎＢ符号化の変換テーブルを２組用意し、一定周期で変換テーブルを切り替えながら伝送することにより、マーク率を安定化する技術が開示されている。
特許文献３には、ｍＢｎＢ符号化において、ノーリターンインバースＮＲＺｘ変換を施して伝送することにより、同一レベルの信号の連続をより抑制する技術が開示されている。
特開昭５９−２００５６１号公報 特開平１−１０９８２６号公報 特開２００１−０６９１８１号公報
発明者は以下の課題を見出した。
詳細には後述するように、表示装置用データ伝送システムでは、タイミングコントローラから表示ドライバ（例えば、ソースドライバ）へ伝送されたデジタル画像データからアナログ階調電圧が生成され、表示素子の各画素へ出力される。ここで、出力される階調電圧の振幅が大きいほど、この出力に伴って発生するノイズも大きくなる。そのため、受信データとリカバリクロックとの間に周波数差や位相差が生じてしまうおそれも高まる。この周波数差や位相差が生じた場合、受信する信号の変化が多いほど（同一レベルの信号が連続しないほど）、クロックデータリカバリ回路による周波数差や位相差の補正が高速に完了する。
特許文献１〜３に開示された変換テーブルでは、変換テーブル全体として、同一レベルの信号の連続の抑制やマーク率の改善が図られている。また、表示装置用に作成されたものではないため、上記階調電圧の出力に伴うノイズの影響が考慮されたものでもない。つまり、特許文献１〜３に開示されたデータ伝送方法では、上記ノイズにより、受信データとリカバリクロックとの間に周波数差や位相差が生じた場合、これを高速に補正することができず、データ伝送の安定性に劣るおそれがあった。
本発明に係る表示装置用データ伝送システムは、
少なくとも１つの変換テーブルを有し、当該変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化するエンコーダと、
前記エンコーダにより符号化されたデータから、クロックを再生するクロック再生回路と、
前記クロック再生回路により再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化するデコーダと、
前記デコーダにより復号化されたデータに応じた階調電圧を出力する出力ドライバと、を備え、
前記変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられているものである。
本発明に係る表示装置用データ伝送方法は、
変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化し、
符号化された前記データから、クロックを再生し、
再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化し、
復号化された前記データに応じた階調電圧を出力する、表示装置用データ伝送方法であって、
前記変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きくなるようにビットパターンを割り当てるものである。
本発明に係る表示装置は、
少なくとも１つの変換テーブルを有し、当該変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化するエンコーダと、
前記エンコーダにより符号化されたデータから、クロックを再生するクロック再生回路と、
前記クロック再生回路により再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化するデコーダと、
前記デコーダにより復号化されたデータに応じた階調電圧を出力する出力ドライバと、
前記階調電圧が印加される複数の画素を有する表示素子を備え、
前記変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられているものである。
本発明では、変換テーブルは、ｍビットのデータの２ｍ個のビットパターンのうち階調電圧の振幅が大きいビットパターンほど、ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられている。そのため、データ伝送の安定性に優れている。
本発明によれば、データ伝送の安定性に優れる表示装置用データ伝送システム及び表示装置用データ伝送方法を提供することができる。
実施の形態１に係る表示装置用データ伝送システムのブロック図である。 実施の形態１に係るＣＤＲ回路のブロック図である。 表示ドライバ出力の振幅によるノイズの影響を説明するためのタイミングチャートである（ノーマリーブラックモードにおいて振幅が大きい場合）。 表示ドライバ出力の振幅によるノイズの影響を説明するためのタイミングチャートである（ノーマリーブラックモードにおいて振幅が小さい場合）。 表示ドライバ出力の振幅によるノイズの影響を説明するためのタイミングチャートである（ノーマリーホワイトモードにおいて振幅が大きい場合）。 表示ドライバ出力の振幅によるノイズの影響を説明するためのタイミングチャートである（ノーマリーホワイトモードにおいて振幅が小さい場合）。 実施の形態１に係る４Ｂ５Ｂエンコーダテーブルを示す図である。 実施の形態１に係る４Ｂ５Ｂデコーダテーブルを示す図である。 ４Ｂ５Ｂ変換テーブルにおいて、４ビット１６種類のビットパターンを５ビット３２種類のビットパターンへの割り当ての一例を示す図である。 実施の形態１の比較例に係るＩＥＥＥ８０２．３ｕで規定された４Ｂ５Ｂエンコーダテーブルを示す図である。 実施の形態１の比較例に係るＩＥＥＥ８０２．３ｕで規定された４Ｂ５Ｂデコーダテーブルを示す図である。 実施の形態２に係る４Ｂ５Ｂエンコーダテーブルを示す図である。 実施の形態２に係る４Ｂ５Ｂデコーダテーブルを示す図である。 実施の形態３に係る表示装置用データ伝送システムのブロック図である。 実施の形態４に係る表示装置用データ伝送システムのブロック図である。
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。
（実施の形態１）
図１を参照して本発明の第１の実施の形態に係る表示装置用データ伝送システムについて説明する。図１は、実施の形態１に係る表示装置用データ伝送システムのブロック図である。図１に示すように、この表示装置用データ伝送システムは、データ送信側のタイミングコントローラ（Timing Controller）１１０、データ受信側の表示ドライバ（Display Driver）１２０、データ出力先の表示素子（Display Element）１３０を備えている。本実施の形態では、タイミングコントローラ（Timing Controller）１１０及びデータ受信側の表示ドライバ（Display Driver）１２０は、それぞれ図１において点線で囲まれた別々のＩＣチップから構成されている。
ここで、タイミングコントローラ１１０は、クロック生成回路ＣＧ、４Ｂ５ＢエンコーダＥＮＣ、パラレルシリアルコンバータＰＳＣを備えている。また、表示ドライバ１２０は、クロックデータリカバリ（Clock Data Recovery）回路ＣＤＲ、シリアルパラレルコンバータＳＰＣ、４Ｂ５ＢデコーダＤＥＣ、ラッチ回路１２１、デジタルアナログコンバータ（ＤＡＣ：Digital Analog Converter）１２２、出力ドライバ１２３を備えている。
クロック生成回路ＣＧは、クロックｃｌｋを生成し、４Ｂ５ＢエンコーダＥＮＣ及びパラレルシリアルコンバータＰＳＣに生成したクロックｃｌｋを供給している。
４Ｂ５ＢエンコーダＥＮＣは、クロック生成回路ＣＧから供給されたクロックｃｌｋに応じて動作する。また、４Ｂ５ＢエンコーダＥＮＣは、４Ｂ５Ｂ変換テーブルを有しており、この４Ｂ５Ｂ変換テーブルを用いて、入力画像データであるパラレル送信データｐｄｔ１をパラレル送信データｐｄｔ２に符号化する。
パラレルシリアルコンバータＰＳＣも、クロック生成回路ＣＧから供給されたクロックｃｌｋに応じて動作し、パラレル送信データｐｄｔ２をシリアルデータｓｄに変換する。このシリアルデータｓｄが、タイミングコントローラ１１０から出力され、伝送路ＴＬを介して、表示ドライバ１２０に入力される。
クロックデータリカバリ回路ＣＤＲは、受信したシリアルデータｓｄからリカバリクロックｃｌｋｒを再生し、パラレルシリアルコンバータＰＳＣ及び４Ｂ５ＢデコーダＤＥＣにそのリカバリクロックｃｌｋｒを供給している。クロックデータリカバリ回路ＣＤＲの詳細については、後述する。
シリアルパラレルコンバータＳＰＣは、クロックデータリカバリ回路ＣＤＲから供給されたリカバリクロックｃｌｋｒに応じて動作し、シリアルデータｓｄをパラレル受信データｐｄｒ１に変換する。
４Ｂ５ＢデコーダＤＥＣも、クロックデータリカバリ回路ＣＤＲから供給されたリカバリクロックｃｌｋｒに応じて動作する。また、Ｂ５ＢデコーダＤＥＣは、エンコーダＥＮＣにおいて符号化したデータを復号化するための４Ｂ５Ｂ変換テーブルを有している。そして、Ｂ５ＢデコーダＤＥＣは、この４Ｂ５Ｂ変換テーブルを用いて、入力されたパラレル受信データｐｄｒ１をパラレル受信データｐｄｒ２に復号化する。
ラッチ回路１２１は、復号化されたパラレル受信データｐｄｒ２を一時的に保持し、所定のタイミングで、ＤＡＣ１２２へ出力する。
ＤＡＣ１２２は、デジタル信号であるパラレル受信データｐｄｒ２をアナログ電圧信号に変換する。
出力ドライバ１２３は、表示素子１３０においてマトリクス状に配置されたＴＦＴ（Thin Film Transistor）の複数のソース線のそれぞれに対応する複数のアンプから構成されている（不図示）。そして、出力ドライバ１２３の各アンプは、上記アナログ電圧信号を増幅することにより階調電圧を生成し、この階調電圧を表示素子１３０のソース線に出力する。
表示素子１３０は、例えば液晶表示素子である。図１には図示されていないが、表示素子１３０は、周知の通り、マトリクス状に配置された多数の画素から構成されている。各画素は、スイッチング素子としてＴＦＴ（Thin Film Transistor）を有している。ＴＦＴは、図１の上下方向に延設された複数のソース線、図１の左右方向に延設された複数のゲート線、ソース線及びゲート線の各交差部に設けられている。
ここで、図２を参照して、クロックデータリカバリ回路ＣＤＲについて説明する。図２は、実施の形態１に係るクロックデータリカバリ回路ＣＤＲのブロック図である。図２に示すように、本実施の形態１に係るＣＤＲ回路は、ＰＬＬ（Phase Locked Loop）回路であって、周波数検出回路（Frequency Detector）ＦＤ、位相検出回路（Phase Detector）ＰＤ、周波数制御チャージポンプ（Frequency Control Charge Pump）ＦＣＰ、位相制御チャージポンプＰＣＰ（Phase Control Charge Pump）、ループフィルタ（Loop Filter）ＬＦ、電圧制御発振回路（Voltage Controlled Oscillator）ＶＣＯを備えている。
周波数検出回路ＦＤは、タイミングコントローラから伝送されたシリアルデータｓｄと、リカバリクロックｃｌｋｒとの周波数差を検出する。つまり、受信したシリアルデータｓｄからクロック周波数情報を抽出する。周波数検出回路ＦＤでは、リカバリクロックｃｌｋｒの周波数の粗調を実施する。
リカバリクロックｃｌｋｒの周波数が受信したシリアルデータｓｄの周波数よりも低ければ、周波数検出回路ＦＤは、リカバリクロックｃｌｋｒの周波数を上げるための信号ｆｕｐを生成し、周波数制御チャージポンプＦＣＰに出力する。リカバリクロックｃｌｋｒの周波数が受信したシリアルデータｓｄの周波数よりも高ければ、周波数検出回路ＦＤは、リカバリクロックｃｌｋｒの周波数を下げるための信号ｆｄｎを生成し、周波数制御チャージポンプＦＣＰに出力する。
位相検出回路ＰＤは、タイミングコントローラから伝送されたシリアルデータｓｄと、リカバリクロックｃｌｋｒとの位相差を検出する。つまり、受信したシリアルデータｓｄからクロック位相情報を抽出する。位相検出回路ＰＤでは、リカバリクロックｃｌｋｒの周波数の微調を実施する。
リカバリクロックｃｌｋｒの位相が受信したシリアルデータｓｄの位相よりも遅れていれば、位相検出回路ＰＤは、リカバリクロックｃｌｋｒの位相を進めるための信号ｐｕｐを生成し、位相制御チャージポンプＰＣＰに出力する。リカバリクロックｃｌｋｒの位相が受信したシリアルデータｓｄの位相よりも進んでいれば、位相検出回路ＰＤは、リカバリクロックｃｌｋｒの位相を遅らせるための信号ｐｄｎを生成し、位相制御チャージポンプＰＣＰに出力する。
周波数制御チャージポンプＦＣＰは、入力された信号ｆｕｐ又は信号ｆｄｎからアナログ電流信号を生成し、ループフィルタＬＦに出力する。同様に、位相制御チャージポンプＰＣＰは、入力された信号ｐｕｐ又は信号ｐｄｎからアナログ電流信号を生成し、ループフィルタＬＦに出力する。
ループフィルタＬＦは、周波数制御チャージポンプＦＣＰ及び位相制御チャージポンプＰＣＰから入力されたアナログ電流信号に基づいて制御電圧信号を生成する。
そして、電圧制御発振回路ＶＣＯは、ループフィルタＬＦから入力された制御電圧信号に応じた周波数のリカバリクロックｃｌｋｒを生成する。このリカバリクロックｃｌｋｒは、図１のシリアルパラレルコンバータＳＰＣ及び４Ｂ５ＢデコーダＤＥＣへ出力されると共に、周波数検出回路ＦＤ及び位相検出回路ＰＤへフィードバックされる。
ここで、周波数検出回路ＦＤは、受信したシリアルデータｓｄの変化点を検出し、リカバリクロックｃｌｋｒと比較することにより、周波数情報を抽出する。同様に、位相検出回路ＰＤは、受信したシリアルデータｓｄの変化点を検出し、リカバリクロックｃｌｋｒと比較することにより、位相情報を抽出する。従って、同一レベルの信号が連続するほど、周波数情報及び位相情報の抽出ができなくなる。そのため、同一レベルの信号が連続しないような符号化方式が採用されている。
次に、図３Ａ、３Ｂ、４Ａ、４Ｂを参照して、出力ドライバ１２３からの階調電圧の出力に伴うノイズの発生原理について説明する。図３Ａ、３Ｂ、４Ａ、４Ｂは、表示ドライバ出力の振幅によるノイズの影響を説明するためのタイミングチャートである。いずれの図面においても、上から順に、ストローブ信号ＳＴＢ、極性信号ＰＯＬ、伝送データＤＡＴＡ、出力階調電圧ＯＵＴ、ノイズＮＯＩＳＥの波形を示している。また、最上段に示すストローブ信号ＳＴＢの立ち上がりタイミングにあわせて、極性信号ＰＯＬの信号レベル（Ｌ、Ｈ）が交互に切り換わる。極性信号ＰＯＬが切り換わる毎に、伝送データＤＡＴＡが、出力階調電圧ＯＵＴとして出力される。ここで、図に矢印で示すように、伝送データＤＡＴＡは、ラッチ回路１２１でラッチされるため、次の出力タイミングで出力される。
まず、図３Ａ、３Ｂを用いて、ノーマリーブラックモードの場合について説明する。図３Ａは、ノーマリーブラックモードにおいて振幅が大きい場合を示している。図３Ｂは、ノーマリーブラックモードにおいて振幅が小さい場合を示している。図３Ａに示すように、８ビットの画像データのデータ値が最も大きいＦＦｈ（１６進数表記）である場合、出力階調電圧ＯＵＴの振幅は大きく、ノイズＮＯＩＳＥも大きい。一方、図３Ｂに示すように、８ビットの画像データのデータ値が最も小さい００ｈ（１６進数表記）である場合、出力階調電圧ＯＵＴの振幅は小さく、ノイズＮＯＩＳＥも小さい。
次に、図４Ａ、４Ｂを用いて、ノーマリーホワイトモードの場合について説明する。図４Ａは、ノーマリーホワイトモードにおいて振幅が大きい場合を示している。図４Ｂは、ノーマリーホワイトモードにおいて振幅が小さい場合を示している。図４Ａに示すように、８ビットの画像データのデータ値が最も小さい００ｈ（１６進数表記）である場合、出力階調電圧ＯＵＴの振幅が大きくなり、ノイズＮＯＩＳＥも大きい。一方、図４Ｂに示すように、８ビットの画像データのデータ値が最も大きいＦＦｈ（１６進数表記）である場合、出力階調電圧ＯＵＴの振幅は小さく、ノイズＮＯＩＳＥも小さい。
このように、ノーマリーブラックモードの場合、伝送データＤＡＴＡのデータ値が大きいほど、出力階調電圧ＯＵＴの振幅も大きくなり、その出力に伴うノイズＮＯＩＳＥも大きくなる。一方、ノーマリーホワイトモードの場合、伝送データＤＡＴＡのデータ値が小さいほど、出力階調電圧ＯＵＴの振幅は大きくなり、その出力に伴うノイズＮＯＩＳＥも大きくなる。そのため、受信データとリカバリクロックとの間に周波数差や位相差が生じ、正しくデータが受信できなくなるおそれがある。
次に、図５Ａ、５Ｂを用いて、４Ｂ５Ｂ変換テーブルについて説明する。この変換テーブルが、本発明の技術的特徴の一つである。図５Ａは、実施の形態１に係る４Ｂ５Ｂエンコーダテーブルを示す図である。図５Ｂは、実施の形態１に係る４Ｂ５Ｂデコーダテーブルを示す図である。図５Ａ、５Ｂは、ノーマリーブラックモードの場合である。
上述のとおり、階調電圧の出力に伴うノイズＮＯＩＳＥにより、周波数差や位相差が生じた場合、受信するシリアルデータｓｄの変化が多いほど（同一レベルの信号が連続しないほど）、クロックデータリカバリ回路ＣＤＲによる周波数差や位相差の補正が高速に完了し、有利である。そこで、ノーマリーブラックモードの場合である本実施の形態では、出力階調電圧ＯＵＴの振幅が大きくなる、つまり、データ値の大きい伝送データＤＡＴＡから順に、シリアルデータｓｄの変化が多くなる５Ｂのビットバターンを割り当てる。これにより、出力階調電圧ＯＵＴの振幅が大きく、ノイズが発生し易い場合でも、安定したデータ伝送を実現することができる。
具体的に、図５Ａの例では、テーブルの最下段に示された４ビットの最大値４Ｂ＝１１１１（Ｈｅｘ＝Ｆ）には、変化回数４回の５ビットのビットパターン５Ｂ＝１０１０１が割り当てられている。従って、４Ｂ５ＢエンコーダＥＮＣは、画像データ「ＦＦｈ、ＦＦｈ、・・・、ＦＦｈ」を、「１０１０１１０１０１、１０１０１１０１０１、・・・、１０１０１１０１０１」へ符号化する。
テーブルの下から２番目に示された２番目に大きい４ビットの値４Ｂ＝１１１０（Ｈｅｘ＝Ｅ）には、変化回数４回の５ビットのビットパターン５Ｂ＝０１０１０が割り当てられている。テーブルの下から３番目に示された３番目に大きい４ビットの値４Ｂ＝１１０１（Ｈｅｘ＝Ｄ）には、変化回数３回の５ビットのビットパターン５Ｂ＝１０１１０が割り当てられている。以下、図５Ａに示したとおりに、４ビットのビットパターンに対して、５ビットのビットパターンを割り当てる。なお、この４Ｂ５Ｂ変換テーブルの作成方法の詳細については、図６を用いて後述する。
図５Ｂは、図５Ａの変換テーブル（エンコードテーブル）の逆変換テーブル（デコードテーブル）である。つまり、図５Ｂの変換テーブルにより、５ビットのビットパターンのそれぞれが元の４ビットのビットパターンに復号化される。例えば、４Ｂ５ＢデコーダＤＥＣは、符号化された画像データ「１０１０１１０１０１、１０１０１１０１０１、・・・、１０１０１１０１０１」を、「ＦＦｈ、ＦＦｈ、・・・、ＦＦｈ」へ復号化する。
次に、図６を用いて、４Ｂ５Ｂ変換テーブルの作成方法の詳細について説明する。図６は、４Ｂ５Ｂ変換テーブルにおいて、４ビット１６種類のビットパターンを５ビット３２種類のビットパターンへの割り当ての一例を示す図である。
ここで、４Ｂ５Ｂ変換テーブルを一般化して、データ値が大きいｍ（ｍは自然数）ビットの画像データに対して、ビット変化の多いｎ（ｎは自然数かつｎ＞ｍ）ビットのビットパターンを割り当てたｍＢｎＢ変換テーブルを規定することを考える。そこで、まず変換先の２ｎ通りのビットパターンに対して、１と０との変化回数であるデータ変化指数を算出する。データ変化指数は、ｎビットのビットパターンの値（１又は０）をＭＳＢからＬＳＢへ向かって順に、ｂｎ−１、ｂｎ−２、・・・、ｂ０とすると、次式（１）により得られる。
Figure 2012208270
次に、得られたデータ変化指数の値が大きいｎビットのビットパターンから、データ値が大きいｍビットのデータから順に割り当て行き、変換テーブルを規定する。但し、ｎビットのビットパターンのデータ変化指数の値が同じ場合には、どのデータ値のｍビットのデータを割り当てるかについては、特に制約はない。
図６を用いて、４Ｂ５Ｂ変換テーブルを規定する手順について具体的に説明する。まず、２５＝３２通りの５ビットのビットパターンに対してデータ変化指数を算出する。例えば１０１０１というコードに対して、式（１）を用いてデータ変化指数を計算すると、次式（２）のように、データ変化指数＝４となる。
Figure 2012208270
次に、算出したデータ変化指数が大きい５ビットのビットパターンから、データ値が大きい４ビットのデータから順に割り当て行き、変換テーブルを規定する。データ変化指数が最大の４である５ビットのビットパターン５Ｂ＝１０１０１か５Ｂ＝０１０１０のいずれかを、データ値が最大の４ビットのデータ４Ｂ＝１１１１（Ｈｅｘ＝Ｆ）かデータ値が２番目の４Ｂ＝１１１０（Ｈｅｘ＝Ｅ）のいずれかに割り当てる。ここで、ｎビットのビットパターンのデータ変化指数の値が同じ場合には、どのデータ値のｍビットのデータを割り当てるかについては、特に制約はない。従って、図６に示した変換テーブルでは、最大の４ビットのデータ４Ｂ＝１１１１（Ｈｅｘ＝Ｆ）に対し、５ビットのビットパターン５Ｂ＝１０１０１が割り当てられているが、５ビットのビットパターン５Ｂ＝０１０１０を割り当ててもよい。
このようにして得られた図６の右側に示す変換テーブル（図５Ａと同じ）では、４ビットデータのデータ値が大きくなるに従って、割り当てられる５ビットのビットパターンのデータ変化指数も大きくなっている。これにより、出力階調電圧ＯＵＴの振幅が大きく、ノイズが発生し易い場合でも、安定したデータ伝送を実現することができる。
なお、ノーマリーブラックモードの場合、データ値が大きい（出力階調電圧ＯＵＴの振幅が大きくなる）４ビットデータから順に、データ変化指数が大きい５ビットのビットパターンを割り当てる必要はあるが、途中に使用しない５ビットのビットパターンがあってもよい。例えば、図６では、４Ｂ＝００００（Ｈｅｘ＝０）に対し、データ変化指数が２である５ビットのビットパターン５Ｂ＝１０００１は割り当てず、データ変化指数が１の５ビットのビットパターン５Ｂ＝００１１１を割り当てている。これは５ビットのビットパターン５Ｂ＝１０００１が他の用途に使用されるからである。
次に、図７Ａ、７Ｂを参照して、実施の形態１の比較例に係るＩＥＥＥ８０２．３ｕで規定された４Ｂ５Ｂ変換テーブルについて説明する。図７Ａは、実施の形態１の比較例に係るＩＥＥＥ８０２．３ｕで規定された４Ｂ５Ｂエンコーダテーブルを示す図である。図７Ｂは、実施の形態１の比較例に係るＩＥＥＥ８０２．３ｕで規定された４Ｂ５Ｂデコーダテーブルを示す図である。ここで、ノーマリーブラックモードの場合について考える。
図７Ａの例では、テーブルの最下段に示された４ビットの最大値４Ｂ＝１１１１（Ｈｅｘ＝Ｆ）には、変化回数（データ変化指数）が２である５ビットのビットパターン５Ｂ＝１１１０１が割り当てられている。従って、４Ｂ５ＢエンコーダＥＮＣは、画像データ「ＦＦｈ、ＦＦｈ、・・・、ＦＦｈ」を、「１１１０１１１１０１、１１１０１１１１０１、・・・、１１１０１１１１０１」へ符号化する。
テーブルの下から２番目に示された２番目に大きい４ビットの値４Ｂ＝１１１０（Ｈｅｘ＝Ｅ）には、変化回数（データ変化指数）が１である５ビットのビットパターン５Ｂ＝１１１００が割り当てられている。テーブルの下から３番目に示された３番目に大きい４ビットの値４Ｂ＝１１０１（Ｈｅｘ＝Ｄ）には、変化回数（データ変化指数）が２である５ビットのビットパターン５Ｂ＝１１０１１が割り当てられている。以下、図７Ａに示したとおりに、４ビットのビットパターンに対して、５ビットのビットパターンを割り当てる。
図７Ｂは、図７Ａの変換テーブル（エンコードテーブル）の逆変換テーブル（デコードテーブル）である。つまり、図７Ｂの変換テーブルにより、５ビットのビットパターンのそれぞれが元の４ビットのビットパターンに復号化される。
このように、比較例では、データ値が大きい（出力階調電圧ＯＵＴの振幅が大きくなる）４ビットデータに、データ変化指数が大きい５ビットのビットパターンが割り当てられていないため、ノーマリーブラックモードの場合、本実施の形態に比べ、データ伝送の安定性に劣る。
（実施の形態２）
次に、図８Ａ、８Ｂを用いて、本発明の第２の実施の形態に係る４Ｂ５Ｂ変換テーブルについて説明する。図８Ａは、実施の形態２に係る４Ｂ５Ｂエンコーダテーブルを示す図である。図８Ｂは、実施の形態２に係る４Ｂ５Ｂデコーダテーブルを示す図である。図８Ａ、８Ｂは、ノーマリーホワイトモードの場合である。以下に説明する以外の構成は、実施の形態１と同様であるため、説明を省略する。
上述のとおり、階調電圧の出力に伴うノイズＮＯＩＳＥにより、周波数差や位相差が生じた場合、受信するシリアルデータｓｄの変化が多いほど（同一レベルの信号が連続しないほど）、クロックデータリカバリ回路ＣＤＲによる周波数差や位相差の補正が高速に完了し、有利である。そこで、ノーマリーホワイトモードの場合である本実施の形態では、出力階調電圧ＯＵＴの振幅が大きくなる、つまり、データ値の小さい伝送データＤＡＴＡから順に、シリアルデータｓｄの変化が多くなる５Ｂのビットバターンを割り当てる。これにより、出力階調電圧ＯＵＴの振幅が大きく、ノイズが発生し易い場合でも、安定したデータ伝送を実現することができる。
具体的に、図８Ａの例では、テーブルの最下段に示された４ビットの最小値４Ｂ＝００００（Ｈｅｘ＝０）には、変化回数４回の５ビットのビットパターン５Ｂ＝１０１０１が割り当てられている。従って、４Ｂ５ＢエンコーダＥＮＣは、画像データ「００ｈ、００ｈ、・・・、００ｈ」を、「１０１０１１０１０１、１０１０１１０１０１、・・・、１０１０１１０１０１」へ符号化する。
テーブルの下から２番目に示された２番目に小さい４ビットの値４Ｂ＝０００１（Ｈｅｘ＝１）には、変化回数４回の５ビットのビットパターン５Ｂ＝０１０１０が割り当てられている。テーブルの下から３番目に示された３番目に小さい４ビットの値４Ｂ＝００１０（Ｈｅｘ＝２）には、変化回数３回の５ビットのビットパターン５Ｂ＝１０１１０が割り当てられている。以下、図８Ａに示したとおりに、４ビットのビットパターンに対して、５ビットのビットパターンを割り当てる。このように、ノーマリーホワイトモードの場合、データ値が小さい（出力階調電圧ＯＵＴの振幅が大きくなる）４ビットデータから順に、データ変化指数が大きい５ビットのビットパターンを割り当てる
図８Ｂは、図８Ａの変換テーブル（エンコードテーブル）の逆変換テーブル（デコードテーブル）である。つまり、図８Ｂの変換テーブルにより、５ビットのビットパターンのそれぞれが元の４ビットのビットパターンに復号化される。例えば、４Ｂ５ＢデコーダＤＥＣは、符号化された画像データ「１０１０１１０１０１、１０１０１１０１０１、・・・、１０１０１１０１０１」を、「００ｈ、００ｈ、・・・、００ｈ」へ復号化する。
次に、図７Ａ、７Ｂを参照して、実施の形態１の比較例に係るＩＥＥＥ８０２．３ｕで規定された４Ｂ５Ｂ変換テーブルについて、ノーマリーホワイトモードの場合について考える。図７Ａの例では、テーブルの最上段に示された４ビットの最小値４Ｂ＝００００（Ｈｅｘ＝０）には、変化回数（データ変化指数）が１である５ビットのビットパターン５Ｂ＝１１１１０が割り当てられている。従って、４Ｂ５ＢエンコーダＥＮＣは、画像データ「００ｈ、００ｈ、・・・、００ｈ」を、「１１１１０１１１１０、１１１１０１１１１０、・・・、１１１１０１１１１０」へ符号化する。
テーブルの上から２番目に示された２番目に小さい４ビットの値４Ｂ＝０００１（Ｈｅｘ＝１）には、変化回数（データ変化指数）が３である５ビットのビットパターン５Ｂ＝０１００１が割り当てられている。テーブルの上から３番目に示された３番目に小さい４ビットの値４Ｂ＝００１０（Ｈｅｘ＝２）には、変化回数（データ変化指数）が３である５ビットのビットパターン５Ｂ＝１０１００が割り当てられている。以下、図７Ａに示したとおりに、４ビットのビットパターンに対して、５ビットのビットパターンを割り当てる。
このように、比較例では、データ値が小さい（出力階調電圧ＯＵＴの振幅が大きくなる）４ビットデータに、データ変化指数が大きい５ビットのビットパターンが割り当てられていないため、ノーマリーホワイトモードの場合も、本実施の形態に比べ、データ伝送の安定性に劣る。
（実施の形態３）
次に、図９を用いて、本発明の第３の実施の形態に係る表示装置用データ伝送システムについて説明する。図９は、実施の形態３に係る表示装置用データ伝送システムのブロック図である。実施の形態１との違いは、タイミングコントローラ１１０が、表示データ生成回路ＤＤＧを備え、表示ドライバ１２０が、表示データコンバータを備えている点である。その他の構成は実施の形態１と同様であるため、説明を省略する。
表示データ生成回路ＤＤＧは、表示選択信号ｓｓ１に応じて、パラレル送信データｐｄｔ１を正転又は反転し、４Ｂ５ＢエンコーダＥＮＣに出力する。また、表示データコンバータＤＤＣは、表示選択信号ｓｓ２に応じて、４Ｂ５ＢデコーダＤＥＣにより復号化されたパラレル受信データｐｄｒ２を正転又は反転し、ラッチ回路１２１に出力する。ここで、表示選択信号ｓｓ１、ｓｓ２とは、例えば、ノーマリーブラックモード又はノーマリーホワイトモードの表示モードを選択するための信号である。表示選択信号ｓｓ１は、タイミングコントローラ１１０の外部から、表示選択信号ｓｓ２は、表示ドライバ１２０の外部から入力されている。
例えば、４Ｂ５ＢエンコーダＥＮＣ、４Ｂ５ＢデコーダＤＥＣが、図５Ａ、５Ｂのノーマリーブラックモード用の４Ｂ５Ｂ変換テーブルを有している場合、パラレル送信データｐｄｔ１、パラレル受信データｐｄｒ２が、ノーマリーブラックモードでは正転され、ノーマリーホワイトモードでは反転される。
具体的には、ノーマリーブラックモードの場合、最もノイズの発生しやすい画像データＦＦｈ＝１１１１１１１１は、送信側において、表示データ生成回路ＤＤＧにより正転され、１１１１１１１１として出力される。この１１１１１１１１が、４Ｂ５ＢエンコーダＥＮＣにより１０１０１１０１０１へ符号化される。受信側では、１０１０１１０１０１が、４Ｂ５ＢデコーダＤＥＣにより１１１１１１１１へ復号化される。そして、１１１１１１１１が、表示データコンバータＤＤＣにより正転され、１１１１１１１１＝ＦＦｈとして出力される。
一方、ノーマリーホワイトモードの場合、最もノイズの発生しやすい画像データ００ｈ＝００００００００は、送信側において、表示データ生成回路ＤＤＧにより反転され、１１１１１１１１として出力される。この１１１１１１１１が、４Ｂ５ＢエンコーダＥＮＣにより１０１０１１０１０１へ符号化される。受信側では、１０１０１１０１０１が、４Ｂ５ＢデコーダＤＥＣにより１１１１１１１１へ復号化される。そして、１１１１１１１１が、表示データコンバータＤＤＣにより反転され、００００００００＝００ｈとして出力される。
上記と反対に、４Ｂ５ＢエンコーダＥＮＣ、４Ｂ５ＢデコーダＤＥＣが、図８Ａ、８Ｂのノーマリーホワイトモード用の４Ｂ５Ｂ変換テーブルを有している場合、パラレル送信データｐｄｔ１、パラレル受信データｐｄｒ２が、ノーマリーブラックモードでは反転され、ノーマリーホワイトモードでは正転される。
具体的には、ノーマリーブラックモードの場合、最もノイズの発生しやすい画像データＦＦｈ＝１１１１１１１１は、送信側において、表示データ生成回路ＤＤＧにより反転され、００００００００として出力される。この００００００００が、４Ｂ５ＢエンコーダＥＮＣにより１０１０１１０１０１へ符号化される。受信側では、１０１０１１０１０１が、４Ｂ５ＢデコーダＤＥＣにより００００００００へ復号化される。そして、００００００００が、表示データコンバータＤＤＣにより反転され、１１１１１１１１＝ＦＦｈとして出力される。
一方、ノーマリーホワイトモードの場合、最もノイズの発生しやすい画像データ００ｈ＝００００００００は、送信側において、表示データ生成回路ＤＤＧにより正転され、００００００００として出力される。この００００００００が、４Ｂ５ＢエンコーダＥＮＣにより１０１０１１０１０１へ符号化される。受信側では、１０１０１１０１０１が、４Ｂ５ＢデコーダＤＥＣにより００００００００へ復号化される。そして、００００００００が、表示データコンバータＤＤＣにより正転され、００００００００＝００ｈとして出力される。
本実施の形態により、ノーマリーブラックモード用又はノーマリーホワイトモード用の１種類の変換テーブルのみを備えているだけでも、ノーマリーブラックモード及びノーマリーホワイトモードの双方に対応することができ、表示モードに関わらず、安定したデータ伝送を実現することができる。
（実施の形態４）
次に、図１０を用いて、本発明の第４の実施の形態に係る表示装置用データ伝送システムについて説明する。図１０は、実施の形態４に係る表示装置用データ伝送システムのブロック図である。実施の形態３では、表示選択信号ｓｓ１が、タイミングコントローラ１１０の外部から、表示選択信号ｓｓ２が、表示ドライバ１２０の外部から入力されている。これに対し、実施の形態４では、タイミングコントローラ１１０が、表示選択信号ｓｓ１が格納されたレジスタＲＥＧ１を備え、表示ドライバ１２０が、表示選択信号ｓｓ２が格納されたレジスタＲＥＧ２を備えている。その他の構成は実施の形態３と同様であるため、説明を省略する。これにより、実施の形態３と同様の効果を得ることができる。
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。なお、本発明は、上述の通り、ｍＢｎＢ符号化方式（ｍ、ｎは自然数かつｍ＜ｎ）に適用可能であるが、特に、４Ｂ５Ｂ符号化方式、８Ｂ１０Ｂ符号化方式に好適である。
１１０ タイミングコントローラ
１２０ 表示ドライバ
１２１ ラッチ回路
１２２ デジタルアナログコンバータ（ＤＡＣ）
１２３ 出力ドライバ
１３０ 表示素子
ＣＤＲ クロックデータリカバリ回路
ＣＧ クロック生成回路
ＤＤＣ 表示データコンバータ
ＤＤＧ 表示データ生成回路
ＤＥＣ デコーダ
ＥＮＣ エンコーダ
ＦＣＰ 周波数制御チャージポンプ
ＦＤ 周波数検出回路
ＬＦ ループフィルタ
ＯＵＴ 出力階調電圧
ＰＣＰ 位相制御チャージポンプ
ＰＤ 位相検出回路
ＰＯＬ 極性信号
ＰＳＣ パラレルシリアルコンバータ
ＲＥＧ１、ＲＥＧ２ レジスタ
ＳＰＣ シリアルパラレルコンバータ
ＴＬ 伝送路
ＶＣＯ 電圧制御発振回路

Claims (19)

  1. 少なくとも１つの変換テーブルを有し、当該変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化するエンコーダと、
    前記エンコーダにより符号化されたデータから、クロックを再生するクロック再生回路と、
    前記クロック再生回路により再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化するデコーダと、
    前記デコーダにより復号化されたデータに応じた階調電圧を出力する出力ドライバと、を備え、
    前記変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられている表示装置用データ伝送システム。
  2. 前記エンコーダは、前記変換テーブルとしてノーマリーブラックモード用の第１の変換テーブルを備え、
    前記第１の変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうちデータ値が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられていることを特徴とする請求項１に記載の表示装置用データ伝送システム。
  3. 前記エンコーダは、前記変換テーブルとしてノーマリーホワイトモード用の第２の変換テーブルを備え、
    前記第２の変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうちデータ値が小さいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられていることを特徴とする請求項１又は２に記載の表示装置用データ伝送システム。
  4. 第１の表示モード信号に応じて、前記エンコーダに入力されるデータを正転又は反転させるデータ生成回路と、
    第２の表示モード信号に応じて、前記デコーダから出力されるデータを正転又は反転させるデータコンバータと、を更に備え、
    前記変換テーブルは、ノーマリーブラックモード用又はノーマリーホワイトモード用の１つのみであることを特徴とする請求項１〜３のいずれか一項に記載の表示装置用データ伝送システム。
  5. 前記第１の表示モード信号を格納する第１のレジスタと、
    前記第２の表示モード信号を格納する第２のレジスタと、を更に備えることを特徴とする請求項４に記載の表示装置用データ伝送システム。
  6. 前記第１及び第２の表示モード信号は、ノーマリーブラックモード又はノーマリーホワイトモードであることを示す信号であることを特徴とする請求項４又は５に記載の表示装置用データ伝送システム。
  7. 前記エンコーダから出力された符号化されたデータをパラレルシリアル変換するパラレルシリアル変換回路と、
    パラレルシリアル変換回路から出力されたデータをシリアルパラレル変換するシリアルパラレル変換回路と、を更に備えることを特徴とする請求項１〜６のいずれか一項に記載の表示装置用データ伝送システム。
  8. 変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化し、
    符号化された前記データから、クロックを再生し、
    再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化し、
    復号化された前記データに応じた階調電圧を出力する、表示装置用データ伝送方法であって、
    前記変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きくなるようにビットパターンを割り当てる表示装置用データ伝送方法。
  9. 前記変換テーブルとして、ノーマリーブラックモード用の第１の変換テーブルを用い、
    前記第１の変換テーブルにより、前記ｍビットのデータの２ｍ個のビットパターンのうちデータ値が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きくなるようにビットパターンを割り当てることを特徴とする請求項８に記載の表示装置用データ伝送方法。
  10. 前記変換テーブルとして、ノーマリーホワイトモード用の第２の変換テーブルを用い、
    前記第２の変換テーブルにより、前記ｍビットのデータの２ｍ個のビットパターンのうちデータ値が小さいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きくなるようにビットパターンを割り当てることを特徴とする請求項９又は１０に記載の表示装置用データ伝送方法。
  11. 前記変換テーブルとして、ノーマリーブラックモード用又はノーマリーホワイトモード用の１つのみを用い、
    第１の表示モード信号に応じて、符号化する前のデータを正転又は反転させ、
    第２の表示モード信号に応じて、複合化した後のデータを正転又は反転させることを特徴とする請求項８〜１０のいずれか一項に記載の表示装置用データ伝送方法。
  12. 前記第１及び第２の表示モード信号は、ノーマリーブラックモード又はノーマリーホワイトモードであることを示す信号であることを特徴とする請求項１１に記載の表示装置用データ伝送方法。
  13. 少なくとも１つの変換テーブルを有し、当該変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化するエンコーダと、
    前記エンコーダにより符号化されたデータから、クロックを再生するクロック再生回路と、
    前記クロック再生回路により再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化するデコーダと、
    前記デコーダにより復号化されたデータに応じた階調電圧を出力する出力ドライバと、
    前記階調電圧が印加される複数の画素を有する表示素子を備え、
    前記変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられている表示装置。
  14. 前記エンコーダは、前記変換テーブルとしてノーマリーブラックモード用の第１の変換テーブルを備え、
    前記第１の変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうちデータ値が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられていることを特徴とする請求項１３に記載の表示装置。
  15. 前記エンコーダは、前記変換テーブルとしてノーマリーホワイトモード用の第２の変換テーブルを備え、
    前記第２の変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうちデータ値が小さいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられていることを特徴とする請求項１３又は１４に記載の表示装置。
  16. 第１の表示モード信号に応じて、前記エンコーダに入力されるデータを正転又は反転させるデータ生成回路と、
    第２の表示モード信号に応じて、前記デコーダから出力されるデータを正転又は反転させるデータコンバータと、を更に備え、
    前記変換テーブルは、ノーマリーブラックモード用又はノーマリーホワイトモード用の１つのみであることを特徴とする請求項１３〜１５のいずれか一項に記載の表示装置。
  17. 前記第１の表示モード信号を格納する第１のレジスタと、
    前記第２の表示モード信号を格納する第２のレジスタと、を更に備えることを特徴とする請求項１７に記載の表示装置用。
  18. 前記第１及び第２の表示モード信号は、ノーマリーブラックモード又はノーマリーホワイトモードであることを示す信号であることを特徴とする請求項１６又は１７に記載の表示装置。
  19. 前記エンコーダから出力された符号化されたデータをパラレルシリアル変換するパラレルシリアル変換回路と、
    パラレルシリアル変換回路から出力されたデータをシリアルパラレル変換するシリアルパラレル変換回路と、を更に備えることを特徴とする請求項１３〜１８のいずれか一項に記載の表示装置。
JP2011073122A 2011-03-29 2011-03-29 表示装置用データ伝送システム、表示装置用データ伝送方法及び表示装置 Active JP5592825B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2011073122A JP5592825B2 (ja) 2011-03-29 2011-03-29 表示装置用データ伝送システム、表示装置用データ伝送方法及び表示装置
TW105140734A TWI598865B (zh) 2011-03-29 2012-03-05 顯示裝置
TW101107357A TWI575488B (zh) 2011-03-29 2012-03-05 顯示裝置用資料傳送系統、顯示裝置用資料傳送方法、及顯示裝置
TW106120441A TWI634535B (zh) 2011-03-29 2012-03-05 顯示裝置用資料傳送系統
US13/431,859 US9049092B2 (en) 2011-03-29 2012-03-27 Data transmission system including encoder and a clock recovery system for display device, data transmission method for display device and display device
CN201210083997.2A CN102739585B (zh) 2011-03-29 2012-03-27 用于显示装置的数据传输系统、数据传输方法和显示装置
KR1020120031634A KR101949528B1 (ko) 2011-03-29 2012-03-28 표시 장치용 데이터 전송 시스템, 표시 장치용 데이터 전송 방법 및 표시 장치
US14/726,904 US9747830B2 (en) 2011-03-29 2015-06-01 Data transmission system including encoder and a clock recovery system for display device, data transmission method for display device and display device
US15/595,641 US10170028B2 (en) 2011-03-29 2017-05-15 Data transmission system including encoder and a clock recovery system for display device, data transmission method for display device and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011073122A JP5592825B2 (ja) 2011-03-29 2011-03-29 表示装置用データ伝送システム、表示装置用データ伝送方法及び表示装置

Publications (2)

Publication Number Publication Date
JP2012208270A true JP2012208270A (ja) 2012-10-25
JP5592825B2 JP5592825B2 (ja) 2014-09-17

Family

ID=46926629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011073122A Active JP5592825B2 (ja) 2011-03-29 2011-03-29 表示装置用データ伝送システム、表示装置用データ伝送方法及び表示装置

Country Status (5)

Country Link
US (3) US9049092B2 (ja)
JP (1) JP5592825B2 (ja)
KR (1) KR101949528B1 (ja)
CN (1) CN102739585B (ja)
TW (3) TWI634535B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015102595A (ja) * 2013-11-21 2015-06-04 ラピスセミコンダクタ株式会社 表示デバイスの駆動装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9066112B2 (en) * 2012-08-02 2015-06-23 Xerox Corporation Method and printing system for designing code books for super resolution encoding
US9058638B2 (en) * 2013-03-08 2015-06-16 Xerox Corporation Super resolution encoding screens that minimize affects of lossy compression and data variations
CN103943079B (zh) * 2014-03-06 2016-05-18 京东方科技集团股份有限公司 一种显示系统中数据传输的方法及相关装置
JP2016021629A (ja) * 2014-07-14 2016-02-04 シナプティクス・ディスプレイ・デバイス合同会社 Ｃｄｒ回路及び半導体装置
KR102117130B1 (ko) * 2014-10-13 2020-06-01 매그나칩 반도체 유한회사 영상 표시장치의 이상화면 방지장치 및 방법
KR102237026B1 (ko) * 2014-11-05 2021-04-06 주식회사 실리콘웍스 디스플레이 장치
KR102286726B1 (ko) * 2015-05-14 2021-08-05 주식회사 실리콘웍스 디스플레이 장치 및 그 구동 회로
TWI546790B (zh) * 2015-05-27 2016-08-21 友達光電股份有限公司 源極驅動裝置及顯示訊號接收方法
KR102522805B1 (ko) * 2016-10-31 2023-04-20 엘지디스플레이 주식회사 표시 장치
CN109036328B (zh) 2017-06-09 2021-09-03 京东方科技集团股份有限公司 寄存器值传输方法及组件、显示装置
US10665199B2 (en) * 2017-09-07 2020-05-26 Raydium Semiconductor Corporation Liquid crystal display power saving method
KR20190029227A (ko) * 2017-09-12 2019-03-20 에스케이하이닉스 주식회사 데이터 전송 회로, 이를 이용하는 반도체 장치 및 반도체 시스템
US20190088220A1 (en) * 2017-09-18 2019-03-21 Raydium Semiconductor Corporation Liquid crystal display power saving technology
US10762873B2 (en) * 2018-01-30 2020-09-01 Novatek Microelectronics Corp. Driving circuit and anti-interference method thereof
US11024209B2 (en) * 2018-05-03 2021-06-01 Novatek Microelectronics Corp. Integrated circuit and anti-interference method thereof
JP2019200524A (ja) * 2018-05-15 2019-11-21 ルネサスエレクトロニクス株式会社 プログラム、情報処理装置、および情報処理方法
CN109272953B (zh) * 2018-10-30 2020-07-10 惠科股份有限公司 信号调整电路及方法、显示装置
TWI764244B (zh) * 2020-08-20 2022-05-11 瑞鼎科技股份有限公司 顯示裝置
TWI810907B (zh) * 2022-04-22 2023-08-01 瑞鼎科技股份有限公司 應用於顯示裝置的高速信號傳輸系統

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09168147A (ja) * 1995-12-15 1997-06-24 Sony Corp 画像データ送信方法及び画像データ受信方法
JP2007288660A (ja) * 2006-04-19 2007-11-01 Sony Corp データ通信システム、データ通信装置及びデータ通信方法、並びにコンピュータ・プログラム
JP2009157169A (ja) * 2007-12-27 2009-07-16 Casio Comput Co Ltd 表示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59200561A (ja) 1983-04-26 1984-11-13 Nec Corp 符号伝送方式
JPH01109826A (ja) 1987-10-23 1989-04-26 Hitachi Ltd 符号変換方式
DE69026482T2 (de) * 1989-11-20 1996-10-17 Sharp Kk Farbige Flüssigkristallanzeigevorrichtung
JP3041169B2 (ja) * 1993-09-14 2000-05-15 シャープ株式会社 液晶表示装置
US5606317A (en) * 1994-12-09 1997-02-25 Lucent Technologies Inc. Bandwidth efficiency MBNB coding and decoding method and apparatus
JP3971465B2 (ja) * 1995-06-08 2007-09-05 ソニー株式会社 カメラのセットアップ方法及びそのシステム
GB2335755A (en) * 1998-03-26 1999-09-29 Sharp Kk Liquid crystal device
JP3768367B2 (ja) * 1998-10-14 2006-04-19 シャープ株式会社 液晶表示装置
JP2001069181A (ja) 1999-08-30 2001-03-16 Japan Aviation Electronics Industry Ltd ディジタルデータ伝送方法およびこの方法を実施する装置
JP2001159881A (ja) * 1999-12-02 2001-06-12 Nec Corp 液晶表示コントローラ並びに液晶表示装置
US7266608B2 (en) * 2000-01-20 2007-09-04 Mitsubishi Denki Kabushiki Kaisha System for punctually sending and receiving serial data and a method for sending and receiving the serial data
JP4117148B2 (ja) * 2002-05-24 2008-07-16 日本電気株式会社 半透過型液晶表示装置
US7244627B2 (en) * 2003-08-25 2007-07-17 Lg.Philips Lcd Co., Ltd. Method for fabricating liquid crystal display device
JP2006292783A (ja) * 2005-04-05 2006-10-26 Wintek Corp 液晶ディスプレー
JP4494298B2 (ja) 2005-06-24 2010-06-30 シャープ株式会社 駆動回路
JP2007248553A (ja) * 2006-03-14 2007-09-27 Hitachi Displays Ltd 画像表示装置を備える情報端末
US8154493B2 (en) * 2006-06-02 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, driving method of the same, and electronic device using the same
KR100836434B1 (ko) * 2006-08-17 2008-06-09 엘지이노텍 주식회사 디스플레이 장치 및 이를 이용한 이동통신 단말기
KR20080026824A (ko) * 2006-09-21 2008-03-26 삼성전자주식회사 액정 표시 장치
KR101428714B1 (ko) * 2006-11-23 2014-08-11 삼성디스플레이 주식회사 데이터 처리장치 및 이를 갖는 표시장치
JP5013367B2 (ja) * 2007-01-17 2012-08-29 Ｎｌｔテクノロジー株式会社 液晶表示装置、及び、液晶表示装置の製造方法
KR101394433B1 (ko) * 2007-08-10 2014-05-14 삼성디스플레이 주식회사 신호 처리 장치, 이를 포함하는 액정 표시 장치 및 액정표시 장치의 구동 방법
CN101510406B (zh) * 2009-03-17 2011-02-09 上海广电光电子有限公司 液晶显示器的主电压驱动方法
US8447189B2 (en) * 2009-09-21 2013-05-21 Electronics And Telecommunications Research Institute Transmitter, receiver for visible light communication and method using the same
US9577788B2 (en) * 2011-06-15 2017-02-21 Denso Corporation Coding apparatus, coding method, data communication apparatus, and data communication method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09168147A (ja) * 1995-12-15 1997-06-24 Sony Corp 画像データ送信方法及び画像データ受信方法
JP2007288660A (ja) * 2006-04-19 2007-11-01 Sony Corp データ通信システム、データ通信装置及びデータ通信方法、並びにコンピュータ・プログラム
JP2009157169A (ja) * 2007-12-27 2009-07-16 Casio Comput Co Ltd 表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015102595A (ja) * 2013-11-21 2015-06-04 ラピスセミコンダクタ株式会社 表示デバイスの駆動装置

Also Published As

Publication number Publication date
TWI575488B (zh) 2017-03-21
TWI634535B (zh) 2018-09-01
CN102739585A (zh) 2012-10-17
TW201709188A (zh) 2017-03-01
TWI598865B (zh) 2017-09-11
US10170028B2 (en) 2019-01-01
KR101949528B1 (ko) 2019-02-18
US9049092B2 (en) 2015-06-02
KR20120112133A (ko) 2012-10-11
TW201732769A (zh) 2017-09-16
US20150262522A1 (en) 2015-09-17
US20120249618A1 (en) 2012-10-04
US20170250843A1 (en) 2017-08-31
TW201303827A (zh) 2013-01-16
CN102739585B (zh) 2016-09-07
JP5592825B2 (ja) 2014-09-17
US9747830B2 (en) 2017-08-29

Similar Documents

Publication Publication Date Title
JP5592825B2 (ja) 表示装置用データ伝送システム、表示装置用データ伝送方法及び表示装置
JP5952072B2 (ja) 符号化装置、復号化装置及び伝送システム
JP4254492B2 (ja) データ伝送システム、データ送信装置、データ受信装置、データ伝送方法、データ送信方法及びデータ受信方法
KR100875340B1 (ko) 데이터 비활성 기간에 부채널 데이터를 전송하는 방법 및시스템
JP6008215B2 (ja) 多値信号伝送システム
WO2018223899A1 (zh) 编码方法及装置、解码方法及装置以及显示装置
US20150220383A1 (en) Reception circuit of image data, electronic device using the same, and method of transmitting image data
JP2011041059A (ja) 符号化装置、情報処理装置、符号化方法、及びデータ伝送方法
JP2008061132A (ja) 送受信機、送信機、ならびに受信機
US20150263823A1 (en) Method for using error correction codes with n factorial or cci extension
JP5043700B2 (ja) 差動信号の伝送方式
JP2011103552A (ja) 情報処理装置、及び信号処理方法
US11545081B2 (en) Light-emitting diode driving apparatus and light-emitting diode driver
US7499514B2 (en) Communication system, reception apparatus and method, recording medium and program
JP2005210695A (ja) データ伝送方式およびデータ伝送回路
CN1823472A (zh) 数据传输方法、数据传输电路、输出电路、输入电路、半导体器件、电子装置
JP2013098655A (ja) 符号化方法、復号化方法、伝送方法、符号化装置、復号化装置及び伝送システム
JP2014140090A (ja) 信号伝送方式及び送信装置
JP2011147087A (ja) 伝送装置、及び誤り訂正データの付加方法
JP2006014327A (ja) 電圧レベルコーディングシステム及び方法
TW201921902A (zh) 數據通信系統及其數據發送裝置和數據接收裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140801

R150 Certificate of patent or registration of utility model

Ref document number: 5592825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350