KR101949528B1

KR101949528B1 - 표시 장치용 데이터 전송 시스템, 표시 장치용 데이터 전송 방법 및 표시 장치

Info

Publication number: KR101949528B1
Application number: KR1020120031634A
Authority: KR
Inventors: 아끼오 스기야마; 다까시 노세; 요시히꼬 호리; 히로부미 후리하따
Original assignee: 르네사스 일렉트로닉스 가부시키가이샤
Priority date: 2011-03-29
Filing date: 2012-03-28
Publication date: 2019-02-18
Also published as: US9049092B2; US20170250843A1; US20150262522A1; TWI634535B; US20120249618A1; TWI598865B; TWI575488B; JP5592825B2; TW201303827A; US9747830B2; KR20120112133A; CN102739585A; JP2012208270A; TW201732769A; US10170028B2; CN102739585B; TW201709188A

Abstract

본 발명은, 데이터 전송의 안정성의 향상을 위한 것으로,
적어도 1개의 변환 테이블을 갖고, 그 변환 테이블에 기초하여, m(m은 자연수)비트의 데이터를 n(n은 자연수 또한 n>m)비트의 데이터로 부호화하는 인코더와, 상기 인코더에 의해 부호화된 데이터로부터, 클록을 재생하는 클록 재생 회로와, 상기 클록 재생 회로에 의해 재생된 상기 클록에 따라, 부호화된 상기 n비트의 데이터를 상기 m비트의 데이터로 복호화하는 디코더와, 상기 디코더에 의해 복호화된 데이터에 따른 계조 전압을 출력하는 출력 드라이버를 구비하고, 상기 변환 테이블에 있어서, 상기 m비트의 데이터의 2^m개의 비트 패턴 중 상기 계조 전압의 진폭이 큰 비트 패턴일수록, 상기 n비트의 데이터의 2ⁿ개의 비트 패턴 중 데이터 변화 지수가 큰 비트 패턴이 할당되어 있는 표시 장치용 데이터 전송 시스템을 특징으로 한다.

Description

표시 장치용 데이터 전송 시스템, 표시 장치용 데이터 전송 방법 및 표시 장치{DATA TRANSMISSION SYSTEM FOR DISPLAY DEVICE, DATA TRANSMISSION METHOD FOR DISPLAY DEVICE AND DISPLAY DEVICE}

본 발명은, 표시 장치용 데이터 전송 시스템, 표시 장치용 데이터 전송 방법 및 표시 장치에 관한 것으로, 특히 클록 임베디드 시리얼 데이터 전송 방식을 채용한 표시 장치용 데이터 전송 시스템, 표시 장치용 데이터 전송 방법 및 표시 장치에 관한 것이다.

일반적으로, 클록 임베디드 시리얼 데이터 전송 시스템에서는, 수신측의 클록 데이터 리커버리 회로가 수신 데이터로부터 클록 성분을 추출하고 클록을 재생하고 있다. 이 재생된 클록을 리커버리 클록이라고 한다. 이러한 클록 재생 방식에서는, 동일 레벨의 신호가 연속해서 수신되면, 클록 데이터 리커버리 회로가 클록 성분을 고정밀도로 재생할 수 없다. 그 때문에, 동일 레벨의 신호가 연속하지 않도록 한 부호화 방식이 채용되고 있다.

동일 레벨의 신호가 연속하지 않도록 한 부호화 방식으로서, mBnB 부호화 방식이 알려져 있다. 이것은, 어느 변환 테이블에 기초하여, m(m은 자연수)비트의 신호를 n(n은 자연수 또한 n>m)비트의 신호에 부호화하여 전송함으로써, 동일 레벨의 신호가 연속하지 않도록 하는 것이다. 4B5B 부호화 방식이나, 8B10B 부호화 방식 등이 널리 채용되고 있고, 일례로서 이더넷(등록상표)의 규격인 IEEE802.3u에서도 4B5B 방식이 채용되고 있다.

특허문헌 1에는, 4B5B 부호화의 변환 테이블에 있어서, 4비트의 16종류의 비트 패턴에 대해, 5비트의 비트 패턴 중, 1의 수가 2 또는 3개이며, 또한, 최상위 및 최하위 비트로부터의 동일 부호 연속수가 2 이하인 것을 할당하는 기술이 개시되어 있다. 이에 의해, 동일 레벨의 신호의 연속을 억제함과 함께, 마크율(0과 1의 비율)을 개선하고 있다. 특허문헌 2에는, mBnB 부호화의 변환 테이블을 2조 준비하고, 일정 주기로 변환 테이블을 전환하면서 전송함으로써, 마크율을 안정화하는 기술이 개시되어 있다. 특허문헌 3에는, mBnB 부호화에 있어서, 노 리턴 인버스 NRZx 변환을 실시하여 전송함으로써, 동일 레벨의 신호의 연속을 보다 억제하는 기술이 개시되어 있다.

일본 특허 공개 소59-200561호 공보 일본 특허 공개 평1-109826호 공보 일본 특허 공개 제2001-069181호 공보

발명자는 이하의 과제를 발견하였다. 상세하게는 후술하는 바와 같이, 표시 장치용 데이터 전송 시스템에서는, 타이밍 컨트롤러로부터 표시 드라이버(예를 들면, 소스 드라이버)로 전송된 디지털 화상 데이터로부터 아날로그 계조 전압이 생성되고, 표시 소자의 각 화소로 출력된다. 여기서, 출력되는 계조 전압의 진폭이 클수록, 이 출력에 수반하여 발생하는 노이즈도 커진다. 그 때문에, 수신 데이터와 리커버리 클록과의 사이에 주파수차나 위상차가 발생하게 될 우려도 높아진다. 이 주파수차나 위상차가 발생한 경우, 수신하는 신호의 변화가 많을수록(동일 레벨의 신호가 연속하지 않을수록), 클록 데이터 리커버리 회로에 의한 주파수차나 위상차의 보정이 고속으로 완료된다.

특허문헌 1 내지 3에 개시된 변환 테이블에서는, 변환 테이블 전체로서, 동일 레벨의 신호의 연속의 억제나 마크율의 개선이 도모되고 있다. 또한, 표시 장치용으로 작성된 것이 아니기 때문에, 상기 계조 전압의 출력에 수반하는 노이즈의 영향이 고려된 것도 아니다. 즉, 특허문헌 1 내지 3에 개시된 데이터 전송 방법에서는, 상기 노이즈에 의해, 수신 데이터와 리커버리 클록과의 사이에 주파수차나 위상차가 발생한 경우, 이것을 고속으로 보정할 수 없어, 데이터 전송의 안정성이 뒤떨어질 우려가 있었다.

본 발명에 따른 표시 장치용 데이터 전송 시스템은, 적어도 1개의 변환 테이블을 갖고, 그 변환 테이블에 기초하여, m(m은 자연수)비트의 데이터를 n(n은 자연수 또한 n>m)비트의 데이터로 부호화하는 인코더와, 상기 인코더에 의해 부호화된 데이터로부터, 클록을 재생하는 클록 재생 회로와, 상기 클록 재생 회로에 의해 재생된 상기 클록에 따라, 부호화된 상기 n비트의 데이터를 상기 m비트의 데이터로 복호화하는 디코더와, 상기 디코더에 의해 복호화된 데이터에 따른 계조 전압을 출력하는 출력 드라이버를 구비하고, 상기 변환 테이블에 있어서, 상기 m비트의 데이터의 2^m개의 비트 패턴 중 상기 계조 전압의 진폭이 큰 비트 패턴일수록, 상기 n비트의 데이터의 2ⁿ개의 비트 패턴 중 데이터 변화 지수가 큰 비트 패턴이 할당되어 있는 것이다.

본 발명에 따른 표시 장치용 데이터 전송 방법은, 변환 테이블에 기초하여, m(m은 자연수)비트의 데이터를 n(n은 자연수 또한 n>m)비트의 데이터로 부호화하고, 부호화된 상기 데이터로부터 클록을 재생하고, 재생된 상기 클록에 따라 부호화된 상기 n비트의 데이터를 상기 m비트의 데이터로 복호화하고, 복호화된 상기 데이터에 따른 계조 전압을 출력하는 표시 장치용 데이터 전송 방법으로서, 상기 변환 테이블에 있어서, 상기 m비트의 데이터의 2^m개의 비트 패턴 중 상기 계조 전압의 진폭이 큰 비트 패턴일수록, 상기 n비트의 데이터의 2ⁿ개의 비트 패턴 중 데이터 변화 지수가 커지도록 비트 패턴을 할당하는 것이다.

본 발명에 따른 표시 장치는, 적어도 1개의 변환 테이블을 갖고, 그 변환 테이블에 기초하여, m(m은 자연수)비트의 데이터를 n(n은 자연수 또한 n>m)비트의 데이터로 부호화하는 인코더와, 상기 인코더에 의해 부호화된 데이터로부터 클록을 재생하는 클록 재생 회로와, 상기 클록 재생 회로에 의해 재생된 상기 클록에 따라 부호화된 상기 n비트의 데이터를 상기 m비트의 데이터로 복호화하는 디코더와, 상기 디코더에 의해 복호화된 데이터에 따른 계조 전압을 출력하는 출력 드라이버와, 상기 계조 전압이 인가되는 복수의 화소를 갖는 표시 소자를 구비하고, 상기 변환 테이블에 있어서, 상기 m비트의 데이터의 2^m개의 비트 패턴 중 상기 계조 전압의 진폭이 큰 비트 패턴일수록, 상기 n비트의 데이터의 2ⁿ개의 비트 패턴 중 데이터 변화 지수가 큰 비트 패턴이 할당되어 있는 것이다.

본 발명에서는, 변환 테이블은, m비트의 데이터의 2^m개의 비트 패턴 중 계조 전압의 진폭이 큰 비트 패턴일수록, n비트의 데이터의 2ⁿ개의 비트 패턴 중 데이터 변화 지수가 큰 비트 패턴이 할당되어 있다. 그 때문에, 데이터 전송의 안정성이 우수하다.

본 발명에 따르면, 데이터 전송의 안정성이 우수한 표시 장치용 데이터 전송 시스템 및 표시 장치용 데이터 전송 방법을 제공할 수 있다.

도 1은 실시 형태 1에 관한 표시 장치용 데이터 전송 시스템의 블록도이다.
도 2는 실시 형태 1에 관한 CDR 회로의 블록도이다.
도 3a는 표시 드라이버 출력의 진폭에 의한 노이즈의 영향을 설명하기 위한 타이밍차트이다(노멀리 블랙 모드에서 진폭이 큰 경우).
도 3b는 표시 드라이버 출력의 진폭에 의한 노이즈의 영향을 설명하기 위한 타이밍차트이다(노멀리 블랙 모드에서 진폭이 작은 경우).
도 4a는 표시 드라이버 출력의 진폭에 의한 노이즈의 영향을 설명하기 위한 타이밍차트이다(노멀리 화이트 모드에서 진폭이 큰 경우).
도 4b는 표시 드라이버 출력의 진폭에 의한 노이즈의 영향을 설명하기 위한 타이밍차트이다(노멀리 화이트 모드에서 진폭이 작은 경우).
도 5a는 실시 형태 1에 관한 4B5B 인코더 테이블을 도시하는 도면이다.
도 5b는 실시 형태 1에 관한 4B5B 디코더 테이블을 도시하는 도면이다.
도 6은 4B5B 변환 테이블에 있어서, 4비트 16종류의 비트 패턴을 5비트 32종류의 비트 패턴으로의 할당의 일례를 나타내는 도면이다.
도 7a는 실시 형태 1의 비교예에 관한 IEEE802.3u에서 규정된 4B5B 인코더 테이블을 도시하는 도면이다.
도 7b는 실시 형태 1의 비교예에 관한 IEEE802.3u에서 규정된 4B5B 디코더 테이블을 도시하는 도면이다.
도 8a는 실시 형태 2에 관한 4B5B 인코더 테이블을 도시하는 도면이다.
도 8b는 실시 형태 2에 관한 4B5B 디코더 테이블을 도시하는 도면이다.
도 9는 실시 형태 3에 관한 표시 장치용 데이터 전송 시스템의 블록도이다.
도 10은 실시 형태 4에 관한 표시 장치용 데이터 전송 시스템의 블록도이다.

이하, 본 발명을 적용한 구체적인 실시 형태에 대해서, 도면을 참조하면서 상세하게 설명한다. 단, 본 발명이 이하의 실시 형태에 한정되는 것은 아니다. 또한, 설명을 명확하게 하기 위해서, 이하의 기재 및 도면은, 적절히, 간략화되어 있다.

[실시 형태 1]

도 1을 참조하여 본 발명의 제1 실시 형태에 따른 표시 장치용 데이터 전송 시스템에 대하여 설명한다. 도 1은 실시 형태 1에 관한 표시 장치용 데이터 전송 시스템의 블록도이다. 도 1에 도시한 바와 같이, 이 표시 장치용 데이터 전송 시스템은 데이터 송신측의 타이밍 컨트롤러(Timing Controller)(110), 데이터 수신측의 표시 드라이버(Display Driver)(120), 데이터 출력처의 표시 소자(Display Element)(130)를 구비하고 있다. 본 실시 형태에서는, 타이밍 컨트롤러(Timing Controller)(110) 및 데이터 수신측의 표시 드라이버(Display Driver)(120)는 각각 도 1에서 점선으로 둘러싸인 별도의 IC 칩으로 구성되어 있다.

여기서, 타이밍 컨트롤러(110)는 클록 생성 회로 CG, 4B5B 인코더 ENC, 패러렐 시리얼 컨버터 PSC를 구비하고 있다. 또한, 표시 드라이버(120)는 클록 데이터 리커버리(Clock Data Recovery) 회로 CDR, 시리얼 패러렐 컨버터 SPC, 4B5B 디코더 DEC, 래치 회로(121), 디지털/아날로그 컨버터(DAC: Digital Analog Converter)(122), 출력 드라이버(123)를 구비하고 있다.

클록 생성 회로 CG는, 클록 clk를 생성하고, 4B5B 인코더 ENC 및 패러렐 시리얼 컨버터 PSC에 생성한 클록 clk를 공급하고 있다.

4B5B 인코더 ENC는, 클록 생성 회로 CG로부터 공급된 클록 clk에 따라서 동작한다. 또한, 4B5B 인코더 ENC는, 4B5B 변환 테이블을 갖고 있으며, 이 4B5B 변환 테이블을 이용해서, 입력 화상 데이터인 패러렐 송신 데이터 pdt1을 패러렐 송신 데이터 pdt2로 부호화한다.

패러렐 시리얼 컨버터 PSC도, 클록 생성 회로 CG로부터 공급된 클록 clk에 따라서 동작하고, 패러렐 송신 데이터 pdt2를 시리얼 데이터 sd로 변환한다. 이 시리얼 데이터 sd가 타이밍 컨트롤러(110)로부터 출력되고, 전송로 TL을 통하여 표시 드라이버(120)에 입력된다.

클록 데이터 리커버리 회로 CDR은, 수신한 시리얼 데이터 sd로부터 리커버리 클록 clkr을 재생하고, 패러렐 시리얼 컨버터 PSC 및 4B5B 디코더 DEC에 그 리커버리 클록 clkr을 공급하고 있다. 클록 데이터 리커버리 회로 CDR의 상세에 대해서는 후술한다.

시리얼 패러렐 컨버터 SPC는, 클록 데이터 리커버리 회로 CDR로부터 공급된 리커버리 클록 clkr에 따라서 동작하고, 시리얼 데이터 sd를 패러렐 수신 데이터 pdr1로 변환한다.

4B5B 디코더 DEC도, 클록 데이터 리커버리 회로 CDR로부터 공급된 리커버리 클록 clkr에 따라서 동작한다. 또한, B5B 디코더 DEC는, 인코더 ENC에서 부호화한 데이터를 복호화하기 위한 4B5B 변환 테이블을 갖고 있다. 그리고, B5B 디코더 DEC는, 이 4B5B 변환 테이블을 이용해서, 입력된 패러렐 수신 데이터 pdr1을 패러렐 수신 데이터 pdr2로 복호화한다.

래치 회로(121)는 복호화된 패러렐 수신 데이터 pdr2를 일시적으로 유지하고, 소정의 타이밍에 DAC(122)로 출력한다. DAC(122)는 디지털 신호인 패러렐 수신 데이터 pdr2를 아날로그 전압 신호로 변환한다.

출력 드라이버(123)는 표시 소자(130)에서 매트릭스 형상으로 배치된 TFT(Thin Film Transistor)의 복수의 소스선 각각에 대응하는 복수의 증폭기로 구성되어 있다(도시하지 않음). 그리고, 출력 드라이버(123)의 각 증폭기는, 상기 아날로그 전압 신호를 증폭함으로써 계조 전압을 생성하고, 이 계조 전압을 표시 소자(130)의 소스선에 출력한다.

표시 소자(130)는, 예를 들면 액정 표시 소자이다. 도 1에는 도시되어 있지 않지만, 표시 소자(130)는 주지한 바와 같이 매트릭스 형상으로 배치된 다수의 화소로 구성되어 있다. 각 화소는, 스위칭 소자로서 TFT(Thin Film Transistor)를 갖고 있다. TFT는 도 1의 상하 방향으로 연장된 복수의 소스선, 도 1의 좌우 방향으로 연장된 복수의 게이트선, 소스선 및 게이트선의 각 교차부에 설치되어 있다.

여기서, 도 2를 참조하여, 클록 데이터 리커버리 회로 CDR에 대하여 설명한다. 도 2는 실시 형태 1에 관한 클록 데이터 리커버리 회로 CDR의 블록도이다. 도 2에 도시한 바와 같이, 본 실시 형태 1에 관한 CDR 회로는, PLL(Phase Locked Loop) 회로로서, 주파수 검출 회로(Frequency Detector) FD, 위상 검출 회로(Phase Detector) PD, 주파수 제어 차지 펌프(Frequency Control Charge Pump) FCP, 위상 제어 차지 펌프 PCP(Phase Control Charge Pump), 루프 필터(Loop Filter) LF, 전압 제어 발진 회로(Voltage Controlled Oscillator) VCO를 구비하고 있다.

주파수 검출 회로 FD는 타이밍 컨트롤러로부터 전송된 시리얼 데이터 sd와, 리커버리 클록 clkr과의 주파수차를 검출한다. 즉, 수신한 시리얼 데이터 sd로부터 클록 주파수 정보를 추출한다. 주파수 검출 회로 FD에서는, 리커버리 클록 clkr의 주파수의 거친 조정을 실시한다.

리커버리 클록 clkr의 주파수가 수신한 시리얼 데이터 sd의 주파수보다도 낮으면, 주파수 검출 회로 FD는, 리커버리 클록 clkr의 주파수를 올리기 위한 신호 fup를 생성하고, 주파수 제어 차지 펌프 FCP에 출력한다. 리커버리 클록 clkr의 주파수가 수신한 시리얼 데이터 sd의 주파수보다도 높으면, 주파수 검출 회로 FD는 리커버리 클록 clkr의 주파수를 내리기 위한 신호 fdn을 생성하고, 주파수 제어 차지 펌프 FCP에 출력한다.

위상 검출 회로 PD는, 타이밍 컨트롤러로부터 전송된 시리얼 데이터 sd와, 리커버리 클록 clkr과의 위상차를 검출한다. 즉, 수신한 시리얼 데이터 sd로부터 클록 위상 정보를 추출한다. 위상 검출 회로 PD에서는, 리커버리 클록 clkr의 주파수의 미세 조정을 실시한다.

리커버리 클록 clkr의 위상이 수신한 시리얼 데이터 sd의 위상보다도 늦어지고 있으면, 위상 검출 회로 PD는 리커버리 클록 clkr의 위상을 전진시키기 위한 신호 pup를 생성하고, 위상 제어 차지 펌프 PCP에 출력한다. 리커버리 클록 clkr의 위상이 수신한 시리얼 데이터 sd의 위상보다도 앞서고 있으면, 위상 검출 회로 PD는 리커버리 클록 clkr의 위상을 늦추기 위한 신호 pdn을 생성하고, 위상 제어 차지 펌프 PCP에 출력한다.

주파수 제어 차지 펌프 FCP는 입력된 신호 fup 또는 신호 fdn으로부터 아날로그 전류 신호를 생성하고, 루프 필터 LF에 출력한다. 마찬가지로, 위상 제어 차지 펌프 PCP는, 입력된 신호 pup 또는 신호 pdn으로부터 아날로그 전류 신호를 생성하고, 루프 필터 LF에 출력한다. 루프 필터 LF는, 주파수 제어 차지 펌프 FCP 및 위상 제어 차지 펌프 PCP로부터 입력된 아날로그 전류 신호에 기초하여 제어 전압 신호를 생성한다.

그리고, 전압 제어 발진 회로 VCO는 루프 필터 LF로부터 입력된 제어 전압 신호에 따른 주파수의 리커버리 클록 clkr을 생성한다. 이 리커버리 클록 clkr은 도 1의 시리얼 패러렐 컨버터 SPC 및 4B5B 디코더 DEC로 출력됨과 함께, 주파수 검출 회로 FD 및 위상 검출 회로 PD로 피드백된다.

여기서, 주파수 검출 회로 FD는, 수신한 시리얼 데이터 sd의 변화점을 검출하고, 리커버리 클록 clkr과 비교함으로써 주파수 정보를 추출한다. 마찬가지로, 위상 검출 회로 PD는 수신한 시리얼 데이터 sd의 변화점을 검출하고, 리커버리 클록 clkr과 비교함으로써 위상 정보를 추출한다. 따라서, 동일 레벨의 신호가 연속할수록, 주파수 정보 및 위상 정보의 추출을 할 수 없게 된다. 그 때문에, 동일 레벨의 신호가 연속하지 않도록 한 부호화 방식이 채용되고 있다.

다음으로, 도 3a, 도 3b, 도 4a, 도 4b를 참조하여, 출력 드라이버(123)로부터의 계조 전압의 출력에 수반하는 노이즈의 발생 원리에 대하여 설명한다. 도 3a, 도 3b, 도 4a, 도 4b는 표시 드라이버 출력의 진폭에 의한 노이즈의 영향을 설명하기 위한 타이밍차트이다. 어느쪽의 도면에서도, 위에서부터 순서대로, 스트로브 신호 STB, 극성 신호 POL, 전송 데이터 DATA, 출력 계조 전압 OUT, 노이즈 NOISE의 파형을 나타내고 있다. 또한, 최상단에 나타내는 스트로브 신호 STB의 상승 타이밍에 맞추어, 극성 신호 POL의 신호 레벨(L, H)이 교대로 전환된다. 극성 신호 POL이 전환될 때마다 전송 데이터 DATA가 출력 계조 전압 OUT로서 출력된다. 여기서, 도면에 화살표로 나타낸 바와 같이, 전송 데이터 DATA는 래치 회로(121)에서 래치되기 때문에, 다음의 출력 타이밍에 출력된다.

우선, 도 3a, 도 3b를 이용해서, 노멀리 블랙 모드의 경우에 대하여 설명한다. 도 3a는 노멀리 블랙 모드에서 진폭이 큰 경우를 나타내고 있다. 도 3b는 노멀리 블랙 모드에서 진폭이 작은 경우를 나타내고 있다. 도 3a에 도시한 바와 같이, 8비트의 화상 데이터의 데이터값이 가장 큰 FFh(16진수 표기)인 경우, 출력 계조 전압 OUT의 진폭은 크고, 노이즈 NOISE도 크다. 한편, 도 3b에 도시한 바와 같이, 8비트의 화상 데이터의 데이터값이 가장 작은 00h(16진수 표기)인 경우, 출력 계조 전압 OUT의 진폭은 작고, 노이즈 NOISE도 작다.

다음으로, 도 4a, 도 4b를 이용해서, 노멀리 화이트 모드의 경우에 대하여 설명한다. 도 4a는 노멀리 화이트 모드에서 진폭이 큰 경우를 나타내고 있다. 도 4b는 노멀리 화이트 모드에서 진폭이 작은 경우를 나타내고 있다. 도 4a에 도시한 바와 같이, 8비트의 화상 데이터의 데이터값이 가장 작은 00h(16진수 표기)인 경우, 출력 계조 전압 OUT의 진폭이 커지고, 노이즈 NOISE도 크다. 한편, 도 4b에 도시한 바와 같이, 8비트의 화상 데이터의 데이터값이 가장 큰 FFh(16진수 표기)인 경우, 출력 계조 전압 OUT의 진폭은 작고, 노이즈 NOISE도 작다.

이와 같이, 노멀리 블랙 모드의 경우, 전송 데이터 DATA의 데이터값이 클수록, 출력 계조 전압 OUT의 진폭도 커지고, 그 출력에 수반하는 노이즈 NOISE도 커진다. 한편, 노멀리 화이트 모드의 경우, 전송 데이터 DATA의 데이터값이 작을수록, 출력 계조 전압 OUT의 진폭은 커지고, 그 출력에 수반하는 노이즈 NOISE도 커진다. 그 때문에, 수신 데이터와 리커버리 클록과의 사이에 주파수차나 위상차가 발생하여, 정확하게 데이터를 수신할 수 없게 될 우려가 있다.

다음으로, 도 5a, 도 5b를 이용해서, 4B5B 변환 테이블에 대하여 설명한다. 이 변환 테이블이 본 발명의 기술적 특징 중 하나이다. 도 5a는 실시 형태 1에 관한 4B5B 인코더 테이블을 도시하는 도면이다. 도 5b는 실시 형태 1에 관한 4B5B 디코더 테이블을 도시하는 도면이다. 도 5a, 도 5b는 노멀리 블랙 모드의 경우이다.

상술한 바와 같이, 계조 전압의 출력에 수반하는 노이즈 NOISE에 의해, 주파수차나 위상차가 발생한 경우, 수신하는 시리얼 데이터 sd의 변화가 많을수록(동일 레벨의 신호가 연속하지 않을수록), 클록 데이터 리커버리 회로 CDR에 의한 주파수차나 위상차의 보정이 고속으로 완료되어, 유리하다. 따라서, 노멀리 블랙 모드의 경우인 본 실시 형태에서는, 출력 계조 전압 OUT의 진폭이 커지는, 즉 데이터값이 큰 전송 데이터 DATA부터 순서대로, 시리얼 데이터 sd의 변화가 많아지는 5B의 비트 패턴을 할당한다. 이에 의해, 출력 계조 전압 OUT의 진폭이 크고, 노이즈가 발생하기 쉬운 경우에도, 안정된 데이터 전송을 실현할 수 있다.

구체적으로, 도 5a의 예에서는, 테이블의 최하단에 나타난 4비트의 최대값 4B=1111(Hex=F)에는, 변화 횟수 4회의 5비트의 비트 패턴 5B=10101이 할당되어 있다. 따라서, 4B5B 인코더 ENC는 화상 데이터 「FFh, FFh, …, FFh」를, 「1010110101, 1010110101, …, 1010110101」로 부호화한다.

테이블의 아래에서부터 2번째에 나타난 2번째로 큰 4비트의 값 4B=1110(Hex=E)에는 변화 횟수 4회의 5비트의 비트 패턴 5B=01010이 할당되어 있다. 테이블의 아래에서부터 3번째에 나타난 3번째로 큰 4비트의 값 4B=1101(Hex=D)에는, 변화 횟수 3회의 5비트의 비트 패턴 5B=10110이 할당되어 있다. 이하, 도 5a에 도시한 바와 같이, 4비트의 비트 패턴에 대하여 5비트의 비트 패턴을 할당한다. 또한, 이 4B5B 변환 테이블의 작성 방법의 상세에 대해서는, 도 6을 이용하여 후술한다.

도 5b는 도 5a의 변환 테이블(인코드 테이블)의 역변환 테이블(디코드 테이블)이다. 즉, 도 5b의 변환 테이블에 의해 5비트의 비트 패턴의 각각이 원래의 4비트의 비트 패턴으로 복호화된다. 예를 들면, 4B5B 디코더 DEC는, 부호화된 화상 데이터 「1010110101, 1010110101, …, 1010110101」을, 「FFh, FFh, …, FFh」로 복호화한다.

다음으로, 도 6을 이용해서, 4B5B 변환 테이블의 작성 방법의 상세에 대하여 설명한다. 도 6은 4B5B 변환 테이블에 있어서, 4비트 16종류의 비트 패턴을 5비트 32종류의 비트 패턴으로의 할당의 일례를 나타내는 도면이다.

여기서, 4B5B 변환 테이블을 일반화하여, 데이터값이 큰 m(m은 자연수)비트의 화상 데이터에 대하여 비트 변화가 많은 n(n은 자연수 또한 n>m)비트의 비트 패턴을 할당한 mBnB 변환 테이블을 규정하는 것을 생각한다. 따라서, 우선 변환처의 2ⁿ가지의 비트 패턴에 대하여, 1과 0과의 변화 횟수인 데이터 변화 지수를 산출한다. 데이터 변화 지수는 n비트의 비트 패턴의 값(1 또는 0)을 MSB로부터 LSB를 향하여 순서대로, b_n _-1, b_n _-2, …, b₀으로 하면, 다음 수학식 1에 의해 얻어진다.

다음으로, 얻어진 데이터 변화 지수의 값이 큰 n비트의 비트 패턴으로부터, 데이터값이 큰 m비트의 데이터부터 순서대로 할당하여, 변환 테이블을 규정한다. 단, n비트의 비트 패턴의 데이터 변화 지수의 값이 동일한 경우에는, 어느 데이터값의 m비트의 데이터를 할당할지에 대해서는, 특별히 제약은 없다.

도 6을 이용해서, 4B5B 변환 테이블을 규정하는 수순에 대하여 구체적으로 설명한다. 우선, 2⁵=32가지의 5비트의 비트 패턴에 대하여 데이터 변화 지수를 산출한다. 예를 들면 10101이라고 하는 코드에 대하여 수학식 1을 이용하여 데이터 변화 지수를 계산하면, 다음 수학식 2와 같이, 데이터 변화 지수=4가 된다.

다음으로, 산출한 데이터 변화 지수가 큰 5비트의 비트 패턴으로부터, 데이터값이 큰 4비트의 데이터부터 순서대로 할당하여, 변환 테이블을 규정한다. 데이터 변화 지수가 최대 4인 5비트의 비트 패턴 5B=10101이나 5B=01010 중 어느 하나를, 데이터값이 최대 4비트인 데이터 4B=1111(Hex=F)이나 데이터값이 2번째인 4B=1110(Hex=E) 중 어느 하나에 할당한다. 여기서, n비트의 비트 패턴의 데이터 변화 지수의 값이 동일한 경우에는, 어느 데이터값의 m비트의 데이터를 할당할지에 대해서는, 특별히 제약은 없다. 따라서, 도 6에 도시한 변환 테이블에서는, 최대의 4비트의 데이터 4B=1111(Hex=F)에 대하여 5비트의 비트 패턴 5B=10101이 할당되어 있지만, 5비트의 비트 패턴 5B=01010을 할당해도 된다.

이와 같이 하여 얻어진 도 6의 우측에 도시하는 변환 테이블(도 5a와 동일)에서는, 4비트 데이터의 데이터값이 커짐에 따라, 할당되는 5비트의 비트 패턴의 데이터 변화 지수도 커지고 있다. 이에 의해, 출력 계조 전압 OUT의 진폭이 크고, 노이즈가 발생하기 쉬운 경우에도, 안정된 데이터 전송을 실현할 수 있다.

또한, 노멀리 블랙 모드의 경우, 데이터값이 큰(출력 계조 전압 OUT의 진폭이 커지는) 4비트 데이터부터 순서대로, 데이터 변화 지수가 큰 5비트의 비트 패턴을 할당할 필요는 있지만, 도중에 사용하지 않은 5비트의 비트 패턴이 있어도 된다. 예를 들면, 도 6에서는, 4B=0000(Hex=0)에 대하여 데이터 변화 지수가 2인 5비트의 비트 패턴 5B=10001은 할당하지 않고, 데이터 변화 지수가 1인 5비트의 비트 패턴 5B=00111을 할당하고 있다. 이것은 5비트의 비트 패턴 5B=10001이 다른 용도로 사용되기 때문이다.

다음으로, 도 7a, 도 7b를 참조하여, 실시 형태 1의 비교예에 관한 IEEE802.3u에서 규정된 4B5B 변환 테이블에 대하여 설명한다. 도 7a는 실시 형태 1의 비교예에 관한 IEEE802.3u에서 규정된 4B5B 인코더 테이블을 도시하는 도면이다. 도 7b는 실시 형태 1의 비교예에 관한 IEEE802.3u에서 규정된 4B5B 디코더 테이블을 도시하는 도면이다. 여기서, 노멀리 블랙 모드의 경우에 대하여 생각한다.

도 7a의 예에서는, 테이블의 최하단에 나타난 4비트의 최대값 4B=1111(Hex=F)에는, 변화 횟수(데이터 변화 지수)가 2인 5비트의 비트 패턴 5B=11101이 할당되어 있다. 따라서, 4B5B 인코더 ENC는, 화상 데이터 「FFh, FFh, …, FFh」를, 「1110111101, 1110111101, …, 1110111101」로 부호화한다.

테이블의 아래에서부터 2번째에 나타난 2번째로 큰 4비트의 값 4B=1110(Hex=E)에는, 변화 횟수(데이터 변화 지수)가 1인 5비트의 비트 패턴 5B=11100이 할당되어 있다. 테이블의 아래에서부터 3번째에 나타난 3번째로 큰 4비트의 값 4B=1101(Hex=D)에는, 변화 횟수(데이터 변화 지수)가 2인 5비트의 비트 패턴 5B=11011이 할당되어 있다. 이하, 도 7a에 도시한 바와 같이, 4비트의 비트 패턴에 대하여 5비트의 비트 패턴을 할당한다.

도 7b는 도 7a의 변환 테이블(인코드 테이블)의 역변환 테이블(디코드 테이블)이다. 즉, 도 7b의 변환 테이블에 의해, 5비트의 비트 패턴의 각각이 원래의 4비트의 비트 패턴으로 복호화된다.

이와 같이, 비교예에서는, 데이터값이 큰(출력 계조 전압 OUT의 진폭이 커지는) 4비트 데이터에, 데이터 변화 지수가 큰 5비트의 비트 패턴이 할당되어 있지 않기 때문에, 노멀리 블랙 모드의 경우, 본 실시 형태에 비해, 데이터 전송의 안정성이 뒤떨어진다.

[실시 형태 2]

다음으로, 도 8a, 도 8b를 이용해서, 본 발명의 제2 실시 형태에 따른 4B5B 변환 테이블에 대하여 설명한다. 도 8a는 실시 형태 2에 관한 4B5B 인코더 테이블을 도시하는 도면이다. 도 8b는 실시 형태 2에 관한 4B5B 디코더 테이블을 도시하는 도면이다. 도 8a, 도 8b는 노멀리 화이트 모드의 경우이다. 이하에 설명하는 이외의 구성은 실시 형태 1과 마찬가지이기 때문에, 설명을 생략한다.

상술한 바와 같이, 계조 전압의 출력에 수반하는 노이즈 NOISE에 의해, 주파수차나 위상차가 발생한 경우, 수신하는 시리얼 데이터 sd의 변화가 많을수록(동일 레벨의 신호가 연속하지 않을수록), 클록 데이터 리커버리 회로 CDR에 의한 주파수차나 위상차의 보정이 고속으로 완료되어, 유리하다. 따라서, 노멀리 화이트 모드의 경우인 본 실시 형태에서는, 출력 계조 전압 OUT의 진폭이 커지는, 즉, 데이터값이 작은 전송 데이터 DATA부터 순서대로, 시리얼 데이터 sd의 변화가 많아지는5B의 비트 패턴을 할당한다. 이에 의해, 출력 계조 전압 OUT의 진폭이 크고, 노이즈가 발생하기 쉬운 경우에도, 안정된 데이터 전송을 실현할 수 있다.

구체적으로, 도 8a의 예에서는, 테이블의 최하단에 나타난 4비트의 최소값 4B=0000(Hex=0)에는, 변화 횟수 4회의 5비트의 비트 패턴 5B=10101이 할당되어 있다. 따라서, 4B5B 인코더 ENC는, 화상 데이터 「00h, 00h, …, 00h」를, 「1010110101, 1010110101, …, 1010110101」로 부호화한다.

테이블의 아래에서부터 2번째에 나타난 2번째로 작은 4비트의 값 4B=0001(Hex=1)에는, 변화 횟수 4회의 5비트의 비트 패턴 5B=01010이 할당되어 있다. 테이블의 아래에서부터 3번째에 나타난 3번째로 작은 4비트의 값 4B=0010(Hex=2)에는, 변화 횟수 3회의 5비트의 비트 패턴 5B=10110이 할당되어 있다. 이하, 도 8a에 도시한 바와 같이, 4비트의 비트 패턴에 대하여 5비트의 비트 패턴을 할당한다. 이와 같이, 노멀리 화이트 모드의 경우, 데이터값이 작은(출력 계조 전압 OUT의 진폭이 커지는) 4비트 데이터부터 순서대로, 데이터 변화 지수가 큰 5비트의 비트 패턴을 할당한다

도 8b는 도 8a의 변환 테이블(인코드 테이블)의 역변환 테이블(디코드 테이블)이다. 즉, 도 8b의 변환 테이블에 의해, 5비트의 비트 패턴의 각각이 원래의 4비트의 비트 패턴으로 복호화된다. 예를 들면, 4B5B 디코더 DEC는, 부호화된 화상 데이터 「1010110101, 1010110101, …, 1010110101」을, 「00h, 00h, …, 00h」로 복호화한다.

다음으로, 도 7a, 도 7b를 참조하여, 실시 형태 1의 비교예에 관한 IEEE802.3u에서 규정된 4B5B 변환 테이블에 대해서, 노멀리 화이트 모드의 경우에 대하여 생각한다. 도 7a의 예에서는, 테이블의 최상단에 나타난 4비트의 최소값 4B=0000(Hex=0)에는, 변화 횟수(데이터 변화 지수)가 1인 5비트의 비트 패턴 5B=11110이 할당되어 있다. 따라서, 4B5B 인코더 ENC는 화상 데이터 「00h, 00h, …, 00h」를, 「1111011110, 1111011110, …, 1111011110」으로 부호화한다.

테이블의 위에서부터 2번째에 나타난 2번째로 작은 4비트의 값 4B=0001(Hex=1)에는, 변화 횟수(데이터 변화 지수)가 3인 5비트의 비트 패턴 5B=01001이 할당되어 있다. 테이블의 위에서부터 3번째에 나타난 3번째로 작은 4비트의 값 4B=0010(Hex=2)에는, 변화 횟수(데이터 변화 지수)가 3인 5비트의 비트 패턴 5B=10100이 할당되어 있다. 이하, 도 7a에 도시한 바와 같이, 4비트의 비트 패턴에 대하여 5비트의 비트 패턴을 할당한다.

이와 같이, 비교예에서는, 데이터값이 작은(출력 계조 전압 OUT의 진폭이 커지는) 4비트 데이터에, 데이터 변화 지수가 큰 5비트의 비트 패턴이 할당되어 있지 않기 때문에, 노멀리 화이트 모드의 경우도, 본 실시 형태에 비해, 데이터 전송의 안정성이 뒤떨어진다.

[실시 형태 3]

다음으로, 도 9를 이용해서, 본 발명의 제3 실시 형태에 따른 표시 장치용 데이터 전송 시스템에 대하여 설명한다. 도 9는 실시 형태 3에 관한 표시 장치용 데이터 전송 시스템의 블록도이다. 실시 형태 1과의 차이는, 타이밍 컨트롤러(110)가, 표시 데이터 생성 회로 DDG를 구비하고, 표시 드라이버(120)가 표시 데이터 컨버터를 구비하고 있는 점이다. 그 외의 구성은 실시 형태 1과 마찬가지이기 때문에, 설명을 생략한다.

표시 데이터 생성 회로 DDG는, 표시 선택 신호 ss1에 따라, 패러렐 송신 데이터 pdt1을 정전(正轉) 또는 반전(反轉)하고, 4B5B 인코더 ENC에 출력한다. 또한, 표시 데이터 컨버터 DDC는, 표시 선택 신호 ss2에 따라, 4B5B 디코더 DEC에 의해 복호화된 패러렐 수신 데이터 pdr2를 정전 또는 반전하고, 래치 회로(121)에 출력한다. 여기서, 표시 선택 신호 ss1, ss2는, 예를 들면, 노멀리 블랙 모드 또는 노멀리 화이트 모드의 표시 모드를 선택하기 위한 신호이다. 표시 선택 신호 ss1은, 타이밍 컨트롤러(110)의 외부로부터, 표시 선택 신호 ss2는, 표시 드라이버(120)의 외부로부터 입력되어 있다.

예를 들면, 4B5B 인코더 ENC, 4B5B 디코더 DEC가, 도 5a, 도 5b의 노멀리 블랙 모드용 4B5B 변환 테이블을 갖고 있는 경우, 패러렐 송신 데이터 pdt1, 패러렐 수신 데이터 pdr2가, 노멀리 블랙 모드에서는 정전되고, 노멀리 화이트 모드에서는 반전된다.

구체적으로는, 노멀리 블랙 모드의 경우, 가장 노이즈가 발생하기 쉬운 화상 데이터 FFh=11111111은 송신측에서 표시 데이터 생성 회로 DDG에 의해 정전되어 11111111로서 출력된다. 이 11111111이 4B5B 인코더 ENC에 의해 1010110101로 부호화된다. 수신측에서는 1010110101이 4B5B 디코더 DEC에 의해 11111111로 복호화된다. 그리고, 11111111이 표시 데이터 컨버터 DDC에 의해 정전되어 11111111=FFh로서 출력된다.

한편, 노멀리 화이트 모드의 경우, 가장 노이즈가 발생하기 쉬운 화상 데이터 00h=00000000은 송신측에서 표시 데이터 생성 회로 DDG에 의해 반전되어 11111111로서 출력된다. 이 11111111이 4B5B 인코더 ENC에 의해 1010110101로 부호화된다. 수신측에서는 1010110101이 4B5B 디코더 DEC에 의해 11111111로 복호화된다. 그리고, 11111111이 표시 데이터 컨버터 DDC에 의해 반전되어 00000000=00h로서 출력된다.

상기와 반대로, 4B5B 인코더 ENC, 4B5B 디코더 DEC가 도 8a, 도 8b의 노멀리 화이트 모드용 4B5B 변환 테이블을 갖고 있는 경우, 패러렐 송신 데이터 pdt1, 패러렐 수신 데이터 pdr2가 노멀리 블랙 모드에서는 반전되고, 노멀리 화이트 모드에서는 정전된다.

구체적으로는, 노멀리 블랙 모드의 경우, 가장 노이즈가 발생하기 쉬운 화상 데이터 FFh=11111111은 송신측에서 표시 데이터 생성 회로 DDG에 의해 반전되어 00000000으로서 출력된다. 이 00000000이 4B5B 인코더 ENC에 의해 1010110101로 부호화된다. 수신측에서는 1010110101이 4B5B 디코더 DEC에 의해 00000000으로 복호화된다. 그리고, 00000000이 표시 데이터 컨버터 DDC에 의해 반전되어 11111111=FFh로서 출력된다.

한편, 노멀리 화이트 모드의 경우, 가장 노이즈가 발생하기 쉬운 화상 데이터 00h=00000000은 송신측에서, 표시 데이터 생성 회로 DDG에 의해 정전되어 00000000으로서 출력된다. 이 00000000이 4B5B 인코더 ENC에 의해 1010110101로 부호화된다. 수신측에서는, 1010110101이 4B5B 디코더 DEC에 의해 00000000으로 복호화된다. 그리고, 00000000이 표시 데이터 컨버터 DDC에 의해 정전되어 00000000=00h로서 출력된다.

본 실시 형태에 의해, 노멀리 블랙 모드용 또는 노멀리 화이트 모드용의 1종의 변환 테이블만을 구비하고 있는 것뿐이어도, 노멀리 블랙 모드 및 노멀리 화이트 모드의 양쪽에 대응할 수 있어, 표시 모드에 상관없이, 안정된 데이터 전송을 실현할 수 있다.

[실시 형태 4]

다음으로, 도 10을 이용해서, 본 발명의 제4 실시 형태에 따른 표시 장치용 데이터 전송 시스템에 대하여 설명한다. 도 10은 실시 형태 4에 관한 표시 장치용 데이터 전송 시스템의 블록도이다. 실시 형태 3에서는, 표시 선택 신호 ss1이 타이밍 컨트롤러(110)의 외부로부터, 표시 선택 신호 ss2가 표시 드라이버(120)의 외부로부터 입력되어 있다. 이에 대해, 실시 형태 4에서는, 타이밍 컨트롤러(110)가 표시 선택 신호 ss1이 저장된 레지스터 REG1을 구비하고, 표시 드라이버(120)가 표시 선택 신호 ss2가 저장된 레지스터 REG2를 구비하고 있다. 그 외의 구성은 실시 형태 3과 마찬가지이기 때문에 설명을 생략한다. 이에 의해, 실시 형태 3과 마찬가지의 효과를 얻을 수 있다.

이상, 실시 형태를 참조하여 본원 발명을 설명하였지만, 본원 발명은 상기에 의해 한정되는 것은 아니다. 본원 발명의 구성이나 상세하게는, 발명의 스코프 내에서 당업자가 이해할 수 있는 여러 변형을 할 수 있다. 또한, 본 발명은 상술한 바와 같이, mBnB 부호화 방식(m, n은 자연수 또한 m<n)에 적용 가능하지만, 특히 4B5B 부호화 방식, 8B10B 부호화 방식에 적합하다.

110 : 타이밍 컨트롤러
120 : 표시 드라이버
121 : 래치 회로
122 : 디지털 아날로그 컨버터(DAC)
123 : 출력 드라이버
130 : 표시 소자
CDR : 클록 데이터 리커버리 회로
CG : 클록 생성 회로
DDC : 표시 데이터 컨버터
DDG : 표시 데이터 생성 회로
DEC : 디코더
ENC : 인코더
FCP : 주파수 제어 차지 펌프
FD : 주파수 검출 회로
LF : 루프 필터
OUT : 출력 계조 전압
PCP : 위상 제어 차지 펌프
PD : 위상 검출 회로
POL : 극성 신호
PSC : 패러렐 시리얼 컨버터
REG1, REG2 : 레지스터
SPC : 시리얼 패러렐 컨버터
TL : 전송로
VCO : 전압 제어 발진 회로

Claims

적어도 1개의 변환 테이블을 갖고, 그 변환 테이블에 기초하여, m(m은 자연수)비트의 데이터를 n(n은 자연수 또한 n>m)비트의 데이터로 부호화하는 인코더와,
상기 인코더에 의해 부호화된 데이터로부터, 클록을 재생하는 클록 재생 회로와,
상기 클록 재생 회로에 의해 재생된 상기 클록에 따라, 부호화된 상기 n비트의 데이터를 상기 m비트의 데이터로 복호화하는 디코더와,
상기 디코더에 의해 복호화된 데이터에 따른 계조 전압을 출력하는 출력 드라이버와,
제1 표시 모드 신호에 따라, 상기 인코더에 입력되는 데이터를 정전(正轉) 또는 반전(反轉)시키는 데이터 생성 회로와,
제2 표시 모드 신호에 따라, 상기 디코더로부터 출력되는 데이터를 정전 또는 반전시키는 데이터 컨버터를 구비하고,
상기 변환 테이블에 있어서, 상기 m비트의 데이터의 2^m개의 비트 패턴 중 상기 계조 전압의 진폭이 큰 비트 패턴일수록, 상기 n비트의 데이터의 2ⁿ개의 비트 패턴 중 데이터 변화 지수가 큰 비트 패턴이 할당되어 있고,
상기 변환 테이블은 노멀리 블랙 모드용 또는 노멀리 화이트 모드용 중 1개만인 표시 장치용 데이터 전송 시스템.
제1항에 있어서,
상기 인코더는, 상기 변환 테이블로서 노멀리 블랙 모드용 제1 변환 테이블을 구비하고, 상기 제1 변환 테이블에 있어서, 상기 m비트의 데이터의 2^m개의 비트 패턴 중 데이터값이 큰 비트 패턴일수록, 상기 n비트의 데이터의 2ⁿ개의 비트 패턴 중 데이터 변화 지수가 큰 비트 패턴이 할당되어 있는 것을 특징으로 하는 표시 장치용 데이터 전송 시스템.
제1항 또는 제2항에 있어서,
상기 인코더는, 상기 변환 테이블로서 노멀리 화이트 모드용 제2 변환 테이블을 구비하고, 상기 제2 변환 테이블에 있어서, 상기 m비트의 데이터의 2^m개의 비트 패턴 중 데이터값이 작은 비트 패턴일수록, 상기 n비트의 데이터의 2ⁿ개의 비트 패턴 중 데이터 변화 지수가 큰 비트 패턴이 할당되어 있는 것을 특징으로 하는 표시 장치용 데이터 전송 시스템.
삭제
제1항에 있어서,
상기 제1 표시 모드 신호를 저장하는 제1 레지스터와, 상기 제2 표시 모드 신호를 저장하는 제2 레지스터를 더 구비하는 것을 특징으로 하는 표시 장치용 데이터 전송 시스템.
제1항에 있어서,
상기 제1 및 제2 표시 모드 신호는, 노멀리 블랙 모드 또는 노멀리 화이트 모드인 것을 나타내는 신호인 것을 특징으로 하는 표시 장치용 데이터 전송 시스템.
제1항 또는 제2항에 있어서,
상기 인코더로부터 출력된 부호화된 데이터를 패러렐 시리얼 변환하는 패러렐 시리얼 변환 회로와, 패러렐 시리얼 변환 회로로부터 출력된 데이터를 시리얼 패러렐 변환하는 시리얼 패러렐 변환 회로를 더 구비하는 것을 특징으로 하는 표시 장치용 데이터 전송 시스템.
변환 테이블에 기초하여, m(m은 자연수)비트의 데이터를 n(n은 자연수 또한 n>m)비트의 데이터로 부호화하고, 부호화된 상기 데이터로부터, 클록을 재생하고, 재생된 상기 클록에 따라, 부호화된 상기 n비트의 데이터를 상기 m비트의 데이터로 복호화하고, 복호화된 상기 데이터에 따른 계조 전압을 출력하는, 표시 장치용 데이터 전송 방법으로서,
상기 변환 테이블에 있어서, 상기 m비트의 데이터의 2^m개의 비트 패턴 중 상기 계조 전압의 진폭이 큰 비트 패턴일수록, 상기 n비트의 데이터의 2ⁿ개의 비트 패턴 중 데이터 변화 지수가 커지도록 비트 패턴을 할당하고,
상기 변환 테이블로서, 노멀리 블랙 모드용 또는 노멀리 화이트 모드용 중 1개만을 이용해서, 제1 표시 모드 신호에 따라, 부호화하기 전의 데이터를 정전 또는 반전시키고, 제2 표시 모드 신호에 따라, 복합화한 후의 데이터를 정전 또는 반전시키는 표시 장치용 데이터 전송 방법.
제8항에 있어서,
상기 변환 테이블로서, 노멀리 블랙 모드용 제1 변환 테이블을 이용하고, 상기 제1 변환 테이블에 의해, 상기 m비트의 데이터의 2^m개의 비트 패턴 중 데이터값이 큰 비트 패턴일수록, 상기 n비트의 데이터의 2ⁿ개의 비트 패턴 중 데이터 변화 지수가 커지도록 비트 패턴을 할당하는 것을 특징으로 하는 표시 장치용 데이터 전송 방법.
제8항 또는 제9항에 있어서,
상기 변환 테이블로서, 노멀리 화이트 모드용 제2 변환 테이블을 이용하고, 상기 제2 변환 테이블에 의해, 상기 m비트의 데이터의 2^m개의 비트 패턴 중 데이터값이 작은 비트 패턴일수록, 상기 n비트의 데이터의 2ⁿ개의 비트 패턴 중 데이터 변화 지수가 커지도록 비트 패턴을 할당하는 것을 특징으로 하는 표시 장치용 데이터 전송 방법.
삭제
제8항에 있어서,
상기 제1 및 제2 표시 모드 신호는, 노멀리 블랙 모드 또는 노멀리 화이트 모드인 것을 나타내는 신호인 것을 특징으로 하는 표시 장치용 데이터 전송 방법.
적어도 1개의 변환 테이블을 갖고, 그 변환 테이블에 기초하여, m(m은 자연수)비트의 데이터를 n(n은 자연수 또한 n>m)비트의 데이터로 부호화하는 인코더와,
상기 인코더에 의해 부호화된 데이터로부터, 클록을 재생하는 클록 재생 회로와,
상기 클록 재생 회로에 의해 재생된 상기 클록에 따라, 부호화된 상기 n비트의 데이터를 상기 m비트의 데이터로 복호화하는 디코더와,
상기 디코더에 의해 복호화된 데이터에 따른 계조 전압을 출력하는 출력 드라이버와,
상기 계조 전압이 인가되는 복수의 화소를 갖는 표시 소자와,
제1 표시 모드 신호에 따라, 상기 인코더에 입력되는 데이터를 정전 또는 반전시키는 데이터 생성 회로와,
제2 표시 모드 신호에 따라, 상기 디코더로부터 출력되는 데이터를 정전 또는 반전시키는 데이터 컨버터를 구비하고,
상기 변환 테이블에 있어서, 상기 m비트의 데이터의 2^m개의 비트 패턴 중 상기 계조 전압의 진폭이 큰 비트 패턴일수록, 상기 n비트의 데이터의 2ⁿ개의 비트 패턴 중 데이터 변화 지수가 큰 비트 패턴이 할당되어 있고,
상기 변환 테이블은, 노멀리 블랙 모드용 또는 노멀리 화이트 모드용 중 1개만인 표시 장치.
제13항에 있어서,
상기 인코더는, 상기 변환 테이블로서 노멀리 블랙 모드용 제1 변환 테이블을 구비하고, 상기 제1 변환 테이블에 있어서, 상기 m비트의 데이터의 2^m개의 비트 패턴 중 데이터값이 큰 비트 패턴일수록, 상기 n비트의 데이터의 2ⁿ개의 비트 패턴 중 데이터 변화 지수가 큰 비트 패턴이 할당되어 있는 것을 특징으로 하는 표시 장치.
제13항 또는 제14항에 있어서,
상기 인코더는, 상기 변환 테이블로서 노멀리 화이트 모드용 제2 변환 테이블을 구비하고, 상기 제2 변환 테이블에 있어서, 상기 m비트의 데이터의 2^m개의 비트 패턴 중 데이터값이 작은 비트 패턴일수록, 상기 n비트의 데이터의 2ⁿ개의 비트 패턴 중 데이터 변화 지수가 큰 비트 패턴이 할당되어 있는 것을 특징으로 하는 표시 장치.
삭제
제13항에 있어서,
상기 제1 표시 모드 신호를 저장하는 제1 레지스터와, 상기 제2 표시 모드 신호를 저장하는 제2 레지스터를 더 구비하는 것을 특징으로 하는 표시 장치.
제13항에 있어서,
상기 제1 및 제2 표시 모드 신호는 노멀리 블랙 모드 또는 노멀리 화이트 모드인 것을 나타내는 신호인 것을 특징으로 하는 표시 장치.
제13항 또는 제14항에 있어서,
상기 인코더로부터 출력된 부호화된 데이터를 패러렐 시리얼 변환하는 패러렐 시리얼 변환 회로와, 패러렐 시리얼 변환 회로로부터 출력된 데이터를 시리얼 패러렐 변환하는 시리얼 패러렐 변환 회로를 더 구비하는 것을 특징으로 하는 표시 장치.