JP2023043136A - 信号の符号化システムおよび方法 - Google Patents

Abstract

【課題】信号損失を低減し、効率的なデータ伝送システム及び方法を提示する。【解決手段】システムにおいて、符号化器６００は、第１データ信号５０８を受信し、第１データ信号に基づいて第１ビットの第１ストリーム（ｓｔｒｅａｍ）５１２を生成する遷移符号化器（ｅｎｃｏｄｅｒ）５０２と、第２データ信号５１０を受信し、第２データ信号に基づいて第２ビットの第２ストリーム６１４を生成するビット生成器（ｂｉｔ＿ｇｅｎｅｒａｔｏｒ）６０４と、第１ビットの第１ストリーム及び第２ビットの第２ストリームを受信し、少なくとも第１ビットの第１ストリームに基づいてＰＡＭ４（ｐｕｌｓｅ－ａｍｐｌｉｔｕｄｅ＿ｍｏｄｕｌａｔｉｏｎ＿４－ｌｅｖｅｌ）記号を生成するＰＡＭ４発信機５０６と、を含む。【選択図】図６

Description

本発明の信号の符号化システムおよび方法に関し、より詳しくは、遷移符号化と両立可能なパルス振幅変調４レベル（ＰＡＭ４：ｐｕｌｓｅ－ａｍｐｌｉｔｕｄｅ ｍｏｄｕｌａｔｉｏｎ ４－ｌｅｖｅｌ）の符号化に関する。

遷移符号化（ｔｒａｎｓｉｔｉｏｎ ｅｎｃｏｄｉｎｇ）は、大容量のデータを、チャネルを介して受信端に伝送する信号処理装置に多く使用する。これは特にデータ信号内にクロック信号が挿入された信号に有用である。遷移符号化の使用例には、テレビのような大型表示装置がある。テレビの大きさが大きくなるほど信号がより遠い距離を移動しなければならないが、遠距離信号伝送の問題の一つは信号損失である。したがって、損失を最小化し、より短時間により多くのデータを伝送できるより効率的な技術が必要である。

本発明が解決しようとする課題は、信号損失を低減し、効率的なデータ伝送システムおよび方法を提示することである。

本発明の一実施形態によるシステムは、第１入力ビットを受信し、前記第１入力ビットに基づいて第１ビットの第１ストリーム（ｓｔｒｅａｍ）を生成する第１符号化器（ｅｎｃｏｄｅｒ）と、第２入力ビットを受信し、前記第２入力ビットに基づいて第２ビットの第２ストリームを生成するビット生成器（ｂｉｔ ｇｅｎｅｒａｔｏｒ）と、前記第１ビットの第１ストリームおよび前記第２ビットの第２ストリームを受信し、少なくとも前記第１ビットの第１ストリームに基づいてＰＡＭ４（Ｐｕｌｓｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ ４）記号を生成するＰＡＭ４発信機と、を含む。

前記第１符号化器は、遷移符号化（ｔｒａｎｓｉｔｉｏｎ ｅｎｃｏｄｉｎｇ）を前記第１入力ビットに適用して前記第１ビットの第１ストリームを生成することができる。

前記第１ビットの第１ストリームは、前記ＰＡＭ４発信機が生成した前記ＰＡＭ４記号のＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔｓ）に対応することができる。

前記ＰＡＭ４記号の生成は、前記第２ビットの第２ストリームにも基づき、前記第２ビットの第２ストリームは、前記ＰＡＭ４記号のＬＳＢ（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔｓ）に対応することができる。

前記第２ビットの第２ストリームは、遷移符号化を前記第２入力ビットに適用して生成することができる。

前記ビット生成器は、パディングビット（ｐａｄｄｉｎｇ ｂｉｔ）を前記第２入力ビットに挿入して前記第２ビットの第２ストリームを生成することができる。

前記第１符号化器が生成した前記第１ビットの第１ストリームは、遷移キー（ｔｒａｎｓｉｔｉｏｎ ｋｅｙ）および符号化データビット（ｅｎｃｏｄｅｄ ｄａｔａ ｂｉｔｓ）を含むことができる。

前記第１符号化器は、前記遷移キーと前記第１入力ビットに排他的論理和（ＸＯＲ：ｅｘｃｌｕｓｉｖｅ ＯＲ）演算を行って前記符号化データビットを生成することができる。

前記ビット生成器が生成した前記第２ビットの第２ストリームは、前記遷移キーおよび前記第２入力ビットを含むことができる。

前記第１符号化器が生成した前記第１ビットの第１ストリームは、遷移キーと符号化データビットとを含むビット数の半分を含み、前記ビット生成器が生成した前記第２ビットの第２ストリームは、前記遷移キーと前記第２入力ビットとを含むビット数の半分を含むことができる。

前記ＰＡＭ４記号それぞれは、前記第１ビットの第１ストリームからの１ビットと前記第２ビットの第２ストリームからの１ビットに対応することができる。

本発明の一実施形態による方法は、第１符号化器（ｅｎｃｏｄｅｒ）によって、前記第１符号化器に供給された第１入力ビットに基づいて第１ビットの第１ストリーム（ｓｔｒｅａｍ）を生成する段階と、ビット生成器（ｂｉｔ ｇｅｎｅｒａｔｏｒ）によって、前記ビット生成器に供給された第２入力ビットに基づいて第２ビットの第２ストリームを生成する段階と、ＰＡＭ４発信機によって、前記ＰＡＭ４発信機が受信した少なくとも前記第１ビットの第１ストリームに基づいてＰＡＭ４記号を生成する段階とを含む。

前記第１ビットの第１ストリームを生成する段階は、遷移符号化（ｔｒａｎｓｉｔｉｏｎ ｅｎｃｏｄｉｎｇ）を前記第１入力ビットに適用する段階を含むことができる。

前記第１ビットの第１ストリームは、前記ＰＡＭ４発信機が生成した前記ＰＡＭ４記号のＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔｓ）に対応することができる。

前記ＰＡＭ４記号を生成する段階は、前記第２ビットの第２ストリームにも基づき、前記第２ビットの第２ストリームは、前記ＰＡＭ４発信機が生成した前記ＰＡＭ４記号のＬＳＢ（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔｓ）に対応することができる。

前記第２ビットの第２ストリームを生成する段階は、遷移符号化を前記第２入力ビットに適用する段階を含むことができる。

前記第２ビットの第２ストリームを生成する段階は、パディングビット（ｐａｄｄｉｎｇ ｂｉｔ）を生成する段階と、前記パディングビットを前記第２入力ビットに挿入する段階とを含むことができる。

前記第１符号化器が生成した前記第１ビットの第１ストリームは、遷移キー（ｔｒａｎｓｉｔｉｏｎ ｋｅｙ）および符号化データビット（ｅｎｃｏｄｅｄ ｄａｔａ ｂｉｔｓ）を含むことができる。

前記第１ビットの第１ストリームを生成する段階は、前記遷移キーと前記第１入力ビットに排他的論理和（ＸＯＲ：ｅｘｃｌｕｓｉｖｅ ＯＲ）演算を行う段階をさらに含むことができる。

前記ビット生成器が生成した前記第２ビットの第２ストリームは、前記遷移キーおよび前記第２入力ビットを含むことができる。

前記第１符号化器が生成した前記第１ビットの第１ストリームは、遷移キーと符号化データビットとを含むビット数の半分を含み、前記ビット生成器が生成した前記第２ビットの第２ストリームは、前記遷移キーと前記第２入力ビットとを含むビット数の半分を含むことができる。

本発明の一実施形態による遷移符号化可能（ｃｏｍｐａｔｉｂｌｅ）ＰＡＭ４符号化器は、第１入力ビットを受信し、前記第１入力ビットに基づいて遷移符号化された第１ビットの第１ストリーム（ｓｔｒｅａｍ）を生成する第１遷移符号化器（ｅｎｃｏｄｅｒ）と、第２入力ビットを受信し、前記第２入力ビットに基づいて第２ビットの第２ストリームを生成するビット生成器（ｂｉｔ ｇｅｎｅｒａｔｏｒ）と、前記第１ビットの第１ストリームおよび前記第２ビットの第２ストリームを受信し、ＰＡＭ４記号を生成するＰＡＭ４発信機とを含み、前記ＰＡＭ４記号のＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）（最上位ビットともいう）は、前記第１ビットの第１ストリームに基づき、前記ＰＡＭ４記号のＬＳＢ（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）は、前記第２ビットの第２ストリームに基づく。

本発明の一致実施形態を用いることにより、信号損失を低減し、効率的にデータを伝送することができる。

本発明の一実施形態による遷移符号化されたＮＲＺ符号化データ信号の一例を示す。 本発明の一実施形態によるＰＡＭ４符号化信号における可能な遷移を示す。 本発明の一実施形態によるＰＡＭ４符号化方式で０閾値を交差する８個の可能な遷移を示す。 本発明の一実施形態による、互いに異なる範疇に分離された図３に示した可能な遷移を示す。 本発明の一実施形態によるＰＡＭ４遷移符号化方式を行う符号化器の一例を示すブロック図である。 本発明の他の実施形態による、ＰＡＭ４遷移符号化方式を行う符号化器の一例を示すブロック図である。 本発明の一実施形態による、ＰＡＭ４符号化可能遷移符号化を行う方法を示すフローチャートである。

本発明の実施形態とその利点は次の詳細な説明により最もよく理解することができる。特別な説明がない限り、図面と明細書全体にわたって同一の図面符号は同一の構成要素を指し、よって説明を繰り返さない。また、図面において部分、層、領域などは明瞭な理解のために誇張されることがある。

以下、添付した図面を参照して本発明の実施形態について詳細に説明する。しかし、本発明は種々の異なる形態で実現可能であり、ここで説明する実施形態に限定されない。このような実施形態を提供することによって発明の詳細な説明が完全で豊富になり、発明の様々な側面と特徴を当業者に十分に示すであろう。したがって、当業者が本発明の多様な側面と特徴を完全に理解するのに必要でない過程、装置、技術などは説明を省略する。

ＮＲＺ（ｎｏｎ－ｒｅｔｕｒｎ－ｔｏ－ｚｅｒｏ）は、２つの電圧レベル（ｖｏｌｔａｇｅ ｌｅｖｅｌ）、例えば、－１Ｖと＋１Ｖとの間で変化するデジタル信号を用いる符号化方式（ｃｏｄｉｎｇ ｓｃｈｅｍｅ）である。この例において、－１Ｖは2進数の０のような記号（ｓｙｍｂｏｌ）で示すことができ、＋１Ｖは２進数の１で示すことができる。したがって、ＮＲＺ符号化データ信号は、１と０からなる記号列を含むことができる。

遷移符号化（ｔｒａｎｓｉｔｉｏｎ ｅｎｃｏｄｉｎｇ）は、入力データを受け取り、限定されたラン長（ｌｉｍｉｔｅｄ ｒｕｎ－ｌｅｎｇｔｈ）（例えば、連続する0値の限定ランと連続する1値の限定ラン）を有する符号化データ（ｅｎｃｏｄｅｄ ｄａｔａ）を出力する符号化方式である。言い換えれば、遷移符号化は、出力データが少なくとも１つの「遷移（ｔｒａｎｓｉｔｉｏｎ）」（例：データが１から０に、または０から１に遷移または変化）を有するように入力データを符号化することによって、限定されたラン長のデータストリーム（ｌｉｍｉｔｅｄ ｒｕｎ－ｌｅｎｇｔｈ ｄａｔａ ｓｔｒｅａｍ）を生成する。ある遷移符号化方式は、入力データ変換用キー（ｋｅｙ）を用いる。例えば、符号化器がデータ信号ストリング（ｓｔｒｉｎｇ）にキー（例：遷移キー）を加えることができ、キーに基づいてデータ信号を符号化することができる。したがって、遷移符号化データ信号を受信した復号器は、キーを用いてデータ信号を復号化することができる。

図１は、本発明の一実施形態による遷移符号化方式で符号化されたデータ信号の一例を示す。本発明の一実施形態によれば、特定のデータビット数（例：ＤＡＴＡ１－ＤＡＴＡ３１）ごとにキー（例：ＫＥＹ１）を生成することができる。図１に示した例では、３１個の６ビットのデータ集合ごとに固有のキーを生成することができる。本発明の一実施形態によれば、キーはさらに、６－ビットを含むことができ、キーと３１個のデータ集合それぞれに対して排他的論理和（ＸＯＲ：ｅｘｃｌｕｓｉｖｅ ＯＲ）演算を行うことができる。言い換えれば、６－ビットキーと６－ビットデータ［例：３１個のデータ集合のうち１番目の集合ＤＡＴＡ１］に排他的論理和演算を適用して遷移符号化データを生成することができる。同一のキーと３１個のデータ集合のうち２番目の集合ＤＡＴＡ２にも排他的論理和演算を適用するなど３１個のデータ集合全てを同一のキーと排他的論理和演算する。したがって、キーに基づいて１８６－ビット（つまり、３１集合×６－ビット）の遷移符号化データを生成することができ、データストリームにキーを挿入して伝送することができる。図１に示した例では、キーがデータビットより先行する。

次の３１個の（６－ビット）データ集合に対しても同一の過程を繰り返して他の固有のキー（例：ＫＥＹ２）を生成することができ、このキーを３１個の次の（６－ビット）データ集合それぞれとともに排他的論理和して他の遷移符号化データストリームを生成することができる。したがって、このデータストリームは全部１９２ビットを含むが、このうち１８６ビットは遷移符号化データビットであり、６ビットはキービットであるので、約３％のオーバーヘッド（ｏｖｅｒｈｅａｄ）が発生する。上記の実施形態では６ビットを含むキーと３１個のデータ集合とを含むデータストリームを用いて説明したが、他の実施形態によれば、キーは多かれ少なかれビット数で構成され、、データストリームは多かれ少なかれデータ集合の数で構成されてもよいという点に留意しなければならない。したがって、このような遷移符号化技術は、例えば、テレビ内にある高速直列リンクに使用することができる。そのため、損失性チャネル（ｌｏｓｓｙ ｃｈａｎｎｅｌ）を介した信号損失を低減することが可能なより効率的なデータ伝送方法が必要である。

パルス振幅変調４レベル（ＰＡＭ４：ｐｕｌｓｅ－ａｍｐｌｉｔｕｄｅ ｍｏｄｕｌａｔｉｏｎ ４－ｌｅｖｅｌ）は、４つの電圧レベル、例えば、－３Ｖ、－１Ｖ、＋１Ｖ、＋３Ｖの間で変化するデジタル信号を取る符号化方式である。ＰＡＭ４符号化方式には４つのレベルがあるので、与えられた時間内にチャネルを介して伝送できるデータがＮＲＺ符号化方式よりも多い。例えば、２つの電圧レベルだけを用いるＮＲＺ符号化方式の場合には１ビットで各電圧レベルを表現するが、ＰＡＭ４符号化方式には４つのレベルがあるので、各電圧レベルを２ビット（例：００、０１、１１、１０）で表現することができる。

図２は、４つの互いに異なる電圧レベルの間で遷移できるＰＡＭ４符号化信号における可能な遷移を示す。このように、図１を参照して上述したようにＮＲＺ符号化信号に遷移符号化を適用したものと類似の方式でＰＡＭ４符号化信号に遷移符号化方式を適用することによって、より効率的な符号化方式を得ることができる。

ＰＡＭ４符号化信号における可能な遷移を考慮すれば、電圧が最高電圧レベルから最低電圧レベルにまたはその逆に（例：＋３Ｖから－３Ｖに、または－３Ｖから＋３Ｖに）遷移する大遷移（ｍａｊｏｒ ｔｒａｎｓｉｔｉｏｎ）と、電圧が次に高いレベルまたは次に低いレベルに（例：＋３Ｖから＋１Ｖに、＋１Ｖから＋３Ｖに、＋１Ｖから－１Ｖに、－１Ｖから＋１Ｖに、－１Ｖから－３Ｖに、－３Ｖから－１Ｖに）遷移する小遷移（ｍｉｎｏｒ ｔｒａｎｓｉｔｉｏｎ）と、遷移電圧差が小遷移よりは大きく大遷移よりは小さい（例：＋３Ｖから－１Ｖに、－１Ｖから＋３Ｖに、＋１Ｖから－３Ｖに、－３Ｖから＋１Ｖに）中間遷移（ｉｎｔｅｒｍｅｄｉａｔｅ ｔｒａｎｓｉｔｉｏｎ）に遷移を区分することができる。ＰＡＭ４符号化方式に存在し得る１２種の互いに異なる遷移の中で、小遷移のうち４種だけが遷移の行われる間に０閾値（ｚｅｒｏ ｔｈｒｅｓｈｏｌｄ）を通過しない。したがって、周期的に大遷移や中間遷移が起こるようにすれば、０閾値を監視するスライサ（ｓｌｉｃｅｒ）［例：交差スライサ（ｃｒｏｓｓｉｎｇ ｓｌｉｃｅｒ）］で検知できる信号が生成される。したがって、小遷移監視用スライサを受信機に追加する費用を省くことができ、これによって相対的に安価な受信機を提供することができる。

本発明の実施形態は、０閾値を交差する遷移（例：大遷移または中間遷移）を提供してデータ信号のこのような遷移を目標とするクロック再生過程がデータ信号からクロック信号を抽出できるようにする符号化方法に関する。図２に示したＰＡＭ４遷移電圧の例は、－３Ｖ、－１Ｖ、＋１Ｖ、＋３Ｖであるが、実際の遷移電圧は４つの互いに異なるいずれの遷移電圧、例えば、－５Ｖ、－２Ｖ、＋２Ｖ、＋５Ｖまたは＋１Ｖ、＋２Ｖ、＋３Ｖ、＋４Ｖなどとも代替できるという点を知らなければならない。

図３は、ＰＡＭ４符号化方式で０閾値を交差する８つの遷移を示す。本発明の一実施形態によれば、各電圧レベル（例：－３Ｖ、－１Ｖ、＋１Ｖ、＋３Ｖ）に２ビットの二進記号を割り当てることができる、例えば、＋３Ｖレベルには記号１０が割り当てられ、＋１Ｖレベルには記号１１が割り当てられ、－１Ｖレベルには記号０１が割り当てられ、－３Ｖレベルには記号００が割り当てられる。したがって、データ信号があるレベルから他のレベルに遷移し、０閾値を交差すれば、２－ビットコードのＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）が常に変化する。言い換えれば、電圧レベルが、例えば、＋３Ｖから－１Ｖに遷移すれば、２－ビットコードは１０から０１に変化し、ＭＳＢは１から０に変化する。これと同様に、電圧レベルが－３Ｖから＋３Ｖに遷移すれば、２－ビットコードは００から１０に変化し、ＭＳＢは０から１に変化する。したがって、図３に示したすべての遷移は０閾値と交差し、２－ビット記号のＭＳＢの変化を経る。

図４は、図３に示した遷移が互いに異なる範疇に分離されることを示す。本発明の目的のために、タイプ１の遷移は、電圧レベルが正の電圧電位から該当する負の電圧電位に遷移するか、負の電圧電位から該当する正の電圧電位に遷移する遷移である。例えば、電圧レベルが＋３Ｖから－３Ｖに、－３Ｖから＋３Ｖに、＋１Ｖから－１Ｖに、または－１Ｖから＋１Ｖに遷移することができる。タイプ２の遷移は、電圧レベルの極性が変化しない遷移であって、それによって遷移が０閾値を交差しないものである。例えば、電圧レベルは＋３Ｖから＋１Ｖに、＋１Ｖから＋３Ｖに、－３Ｖから－１Ｖに、または－１Ｖから－３Ｖに遷移することができる。タイプ３の遷移は、電圧レベルが正の電圧電位から他の負の電圧電位に遷移するか、負の電圧電位から他の正の電圧電位に遷移する遷移である。例えば、電圧レベルが＋３Ｖから－１Ｖに、－１Ｖから＋３Ｖに、－３Ｖから＋１Ｖに、または＋１Ｖから－３Ｖに遷移することができる。

したがって、タイプ１とタイプ３の範疇のすべての遷移は、２－ビットコードのＭＳＢに変化があるのに対し、タイプ２の範疇の遷移は、２－ビットコードのＭＳＢが同一に維持される。そのため、２－ビットコードのＭＳＢに遷移符号化を適用してＭＳＢの遷移をもたらすと、０閾値を交差する遷移が現れるはずである。このような遷移を提供する発信機を、０Ｖ閾値を監視する１つ以上のスライサを含む受信機とともに用いることができ、他の閾値を監視するスライサは含まなくてもよい。したがって、説明した発信機はより複雑でない受信機と両立可能である。本発明の一実施形態によれば、２－ビットコードのＬＳＢ（最下位ビットともいう）は無視できる。また、本発明の他の実施形態によれば、ＭＳＢの遷移符号化を２－ビットコードのＬＳＢに適用してエラー／誤差を検知することができ、これについて後に図６を参照して詳しく説明する。

図５は、本発明の一実施形態によるＰＡＭ４遷移符号化方式を行う符号化器５００の一例を示すブロック図である。符号化器５００は、並列に連結された２つの遷移符号化器５０２、５０４を含み、各遷移符号化器５０２、５０４は、入力信号に遷移符号化を適用し、ＮＲＺデータストリームを出力する。本発明の一実施形態によれば、出力ＮＲＺデータストリームはさらに、上述したキーを含む。ＰＡＭ４発信機５０６は、ＮＲＺデータストリームをＰＡＭ４データストリームに変換して受信機に伝送することができる。

本発明の一実施形態によれば、第１遷移符号化器５０２に第１データ信号５０８が提供される。第１遷移符号化器５０２は、第１データ信号５０８に遷移符号化を適用し、第１ビットの第１ストリーム５１２を生成する。遷移符号化によって、第１ビットの第１ストリーム５１２内で繰り返し値のラン長が制限され、結局、遷移が発生して０Ｖ閾値を交差する。本発明の一実施形態によれば、第１ビットの第１ストリーム５１２は、ＮＲＺ符号化データビットのストリームだけを含むことができるが、本発明の他の実施形態によれば、第１ビットの第１ストリーム５１２がデータビットとＴＣＤキービットとを含むことができる。

図示の実施形態において、第１ビットの第１ストリーム５１２は、データ１８６ビットごとにオーバーヘッド６ビット（例：キービット）を含むが、他の符号化効率も可能である。本発明の一実施形態によれば、第１遷移符号化器５０２は、第１データ信号５０８をパケットに分け、各パケットは３１個の６－ビットデータ集合を含む。第１遷移符号化器５０２は、続いて、３１個の集合に適用すれば少なくとも１つの遷移点（例：３１個の変換集合は００００００または１１１１１１を含まない）を有する３１個の６－ビット変換集合（ｔｒａｎｓｆｏｒｍｅｄ ｓｅｔ）が出る変換のための６－ビットキーを識別することができる。第１遷移符号化器５０２は、３１個の６－ビット変換集合および６－ビットキーを第１ビットの第１ストリーム５１２の一部として出力することができる。したがって、第１ビットの第１ストリーム５１２内にある１つのパケットは１９２ビットを含むことができ、そのうち１８６ビットはデータであり、６ビットはオーバーヘッドである。第１遷移符号化器５０２が１８６データビットと６キービットとを有する１９２－ビットパケットを生成すると説明しているが、第１遷移符号化器５０２が生成するパケットのビット数が異なっていてもよいし、パケットに含まれている集合（例：ワード）および／またはキーの大きさが異なっていてもよいことを知らなければならない。また、上記ではパケットベース（ｐａｃｋｅｔ－ｂａｓｅｄ）遷移符号化方式について説明したが、第１遷移符号化器５０２は、ストリームベース（ｓｔｒｅａｍ－ｂａｓｅｄ）遷移符号化方式または他の種類の遷移符号化方式により動作できるという点を知らなければならない。

本発明の一実施形態によれば、符号化器５００は、第２遷移符号化器５０４をさらに含む。第２遷移符号化器５０４に第２データ信号５１０が提供され、第２遷移符号化器５０４は、第２データ信号５１０に遷移符号化を適用し、第２ビットの第２ストリーム５１４を生成する。本発明の一実施形態によれば、第２ビットの第２ストリーム５１４も、ＮＲＺ符号化ビットであってもよい。第１遷移符号化器５０２に関連して上述したように、第２遷移符号化器５０４もいかなる種類の遷移符号化方式でも実現可能である。図示の実施形態において、第２ビットの第２ストリーム５１４は、第２データ信号５１０にデータ１８６ビットごとにオーバーヘッド６ビット（例：キービット）を含むが、他の符号化効率も可能である。本発明の一実施形態によれば、第１データ信号５０８と第２データ信号５１０は、同一のデータ信号であってもよい。本発明の他の実施形態によれば、第１データ信号５０８と第２データ信号５１０は、互いに異なる信号であってもよい。

本発明の一実施形態によれば、第１遷移符号化器５０２は、例えば、３．８７５Ｇｂｐｓ信号である第１データ信号５０８を取り、符号化ビットを含む第１ビットの第１ストリーム５１２を生成する。本発明の一実施形態によれば、第１ビットの第１ストリーム５１２も、キーを含むことができる。第２遷移符号化器５０４は、例えば、３．８７５Ｇｂｐｓ信号である第２データ信号５１０を取り、符号化ビットを含む第２ビットの第２ストリーム５１４を生成する。本発明の一実施形態によれば、第２ビットの第２ストリーム５１４は、他のキーを含むことができる。実施形態について説明する目的で例を挙げるが、第１ビットの第１ストリーム５１２に対するキーは０１１０１１と仮定し、第２ビットの第２ストリーム５１４に対するキーは１１０１００と仮定することができる。これによって、キーを用いる符号化方式は、データビットおよび選択したキーと両方のラン長を制限することができる。

本発明の一実施形態によれば、ラン長が制限された第１ビットの第１ストリーム５１２と第２ビットの第２ストリーム５１４は、ＰＡＭ４発信機５０６に並列に供給される。ＰＡＭ４発信機５０６は、第１ビットの第１ストリーム５１２および第２ビットの第２ストリーム５１４をＮＲＺ符号化方式から４つの電圧レベルを含むＰＡＭ４符号化方式に変換する。また、第１ビットの第１ストリーム５１２はＰＡＭ４記号のＭＳＢに変換され、第２ビットの第２ストリーム５１４はＰＡＭ４記号のＬＳＢに変換される。例えば、第１ビットの第１ストリーム５１２に対するキーが０１１０１１であり、第２ビットの第２ストリーム５１４に対するキーが１１０１００であれば、ＰＡＭ４発信機５０６は、ＰＡＭ４記号０１、１１、１０、０１、１１、１１を生成するが、これは４電圧レベルの例において電圧レベル－１Ｖ、＋１Ｖ、＋３Ｖ、－１Ｖ、＋３Ｖ、＋３Ｖに対応する。第１遷移符号化器５０２による第１データ信号５０８の遷移符号化がＰＡＭ４発信機５０６の伝送した記号のＭＳＢにあるラン長を制限するので、０Ｖを交差する電圧遷移がＰＡＭ４発信機５０６の出力に提供される。これらの電圧遷移は、ＰＡＭ４発信機５０６の出力のＬＳＢが変化するか否かによらなくてもよい。したがって、本発明の一実施形態によれば、第２遷移符号化器５０４を省き、これをビット生成器（ｂｉｔ ｇｅｎｅｒａｔｏｒ）のようなより簡単なブロックに置き換えることによって、発信機の費用および／または複雑度を低下させることができる。キービットをＮＲＺからＰＡＭ４に変換する上述した例におけるのと同一の過程を、データビットをＮＲＺからＰＡＭ４に変換するのにも使用できることに留意しなければならない。

本発明の一実施形態によれば、変換ＰＡＭ４記号は、例えば、テレビの受信機に伝送される。したがって、２つの３．８７５Ｇｂｐｓのデジタル信号を並列に符号化することによって、単一の８Ｇｂｐｓ ＰＡＭ４信号を生成することができる。

図６は、本発明の一実施形態による、第２遷移符号化器を含まない符号化器６００の一例を示すブロック図である。図６に示した符号化器６００の構成要素のうち図５の符号化器５００と同一のものは再度説明しない。その代わりに、差異点についてのみ説明する。

本発明の一実施形態によれば、図５の第２遷移符号化器５０４を、例えば、第２データ信号５１０に第１遷移符号化器５０２によって追加されたオーバーヘッドビット数と同等のビット数を満たすビット生成器６０４に置き換えることができる。第２データ信号５１０を満たすのに使用される実際のビット値は重要でなく、したがって、パディング（ｐａｄｄｉｎｇ）ビット数が第１遷移符号化器５０２の追加したオーバーヘッドビット数と同一でさえあれば、全部０（ａｌｌ ｚｅｒｏｓ）（００００００）、全部１（ａｌｌ ｏｎｅｓ）（１１１１１１）、または他の任意の値でも構わない。これは第２ビットの第２ストリーム６１４がＰＡＭ４記号のＬＳＢに対応し、これによって無視できるからである。ビット生成器６０４は、単純にパディングビットを第２データ信号５１０に挿入するだけであり、第１遷移符号化器５０２が第１データ信号５０８に行うように、第２データ信号５１０のビットを変化しないという点を知らなければならない。このように、全部０、全部１または任意値を挿入することによって符号化器を第２データ信号５１０に用いる必要がなくなって、より簡単でより複雑でないビット生成器６０４を符号化器の代わりに使用できるので、第１遷移符号化器５０２の出力とビット生成器６０４の出力との間の整列を維持しながらも発信機の費用を低減することができる。上述したように、ＰＡＭ４発信機５０６は、第１ビットの第１ストリーム５１２を出力ＰＡＭ４記号のＭＳＢに変換し、ＰＡＭ４記号を受信機に伝送する。第１遷移符号化器５０２がＭＳＢにあるラン長を制限するので、０Ｖを交差する遷移がＰＡＭ４発信機５０６の出力に提供される。

本発明の一実施形態によれば、第１遷移符号化器５０２が生成するキーを重複させ、第２データ信号５１０に挿入して第１ビットの第１ストリーム５１２に対するキーと同一のキーを単純に含む第２ビットの第２ストリーム６１４を生成することができる。言い換えれば、第２データ信号５１０のデータビットが変化しないまたは遷移符号化されず、単純にキーのみ挿入されて第２ビットの第２ストリーム６１４を満たすだけである。したがって、第１ビットの第１ストリーム５１２と第２ビットの第２ストリーム６１４の整列が維持できる。第１遷移符号化器５０２が生成したキーを重複させ、第２データ信号５１０に挿入することによって、キーの誤差／エラー検知を行うことができる。例えば、本発明の一実施形態によれば、ＰＡＭ４発信機５０６が第１ビットの第１ストリーム５１２および第２ビットの第２ストリーム６１４を受信し、各ストリームに対するオーバーヘッドビットが同一でないことを検知すれば、データストリームに誤差／エラーが存在することがあり、ＰＡＭ４発信機５０６はその信号を受信機に伝送しない。本発明の他の実施形態によれば、受信機は、誤差／エラーを検知し、データストリームが誤差／エラーを含むことを検知すれば入力を拒否する。

本発明の他の実施形態によれば、第１遷移符号化器５０２は、６－ビットキーを生成し、第１データ信号５０８に遷移符号化を行うことができるが、６－ビットを全て第１ビットの第１ストリーム５１２に挿入する代わりに、６－ビットの一部（例：３－ビット）だけを第１ビットの第１ストリーム５１２に挿入することができる。（生成された計６ビット中）３追加ビットはパディングビットとして第２ビットの第２ストリーム６１４に挿入することができ、こうすることにより、第１ビットの第１ストリーム５１２および第２ビットの第２ストリーム６１４それぞれの全体ビット長を１９２ビットから１８９ビットに減らすことができる。この場合、１８９ビットのうち３ビットだけがオーバーヘッドであり、これによって各ストリームのオーバーヘッドビットのパーセンテージが減少する。

本発明の一実施形態によれば、受信機は、ＰＡＭ４記号のＬＳＢから３オーバーヘッドビットを取り、ＰＡＭ４記号のＭＳＢに対するキーを模倣することができる。したがって、効率が向上する。本発明の実施形態について３１個の６－ビットデータ集合を含むデータ信号、６－ビットキーなどの特定の例を引用することによって説明したことを知らなければならない。しかし、このような特定の例は単純に本発明の多様な実施形態を説明する手段として提供したに過ぎず、本発明を限定しようとしたわけではない。その代わりに、当業者であれば他の変形例も構想可能である。例えば、データは、パケットになってもよく、データストリームの形態になってもよいし、データ集合それぞれは長さが８－ビット、４－ビット、またはｎ－ビットであり／であるか、キーは長さが８ビットまたはｍ－ビットであってもよい。したがって、オーバーヘッドビットのパーセンテージも異なっていてもよい。

図７は、本発明の一実施形態による、ＰＡＭ４符号化と両立できる遷移符号化を行う方法を示すフローチャートである。本発明の一実施形態によれば、第１符号化器は、第１入力を受信することができる。例えば、第１入力ビットは、データビットの高速（例：３．８７５Ｇｂｐｓ）パケットであるか、データビットのストリームであってもよい。第１符号化器は、受信した第１入力ビットを符号化し、第１入力ビットに基づいて第１ビットの第１ストリームを生成する（７０２）遷移符号化器であってもよい。本発明の一実施形態によれば、第１符号化器は、第１入力ビットに遷移符号化を適用して第１ビットの第１ストリームを生成することができる。本発明の一実施形態によれば、ビット生成器が第２入力ビットを受信することができる。本発明の一実施形態によれば、ビット生成器は、遷移符号化器のような符号化器であってもよい。しかし、本発明の他の実施形態によれば、ビット生成器は、単純に追加ビットを生成する装置であってもよい。したがって、ビット生成器は、第２入力ビットに基づいて第２ビットの第２ストリームを生成することができる（７０４）。例えば、ビット生成器は、第２入力ビットに挿入または追加するパディングビット（例：ビットの値が重要でないビット）を生成することができる。本発明の一実施形態によれば、ビット生成器が生成するパディングビット数は、（図５を参照して上述したように）第１符号化器が生成するキービット数と同一であってもよい。本発明の一実施形態によれば、ＰＡＭ４発信機は、少なくとも第１符号化器から受信した第１ビットの第１ストリームに基づいてＰＡＭ４記号を生成することができる（７０６）。例えば、本発明の一実施形態によれば、第１ビットの第１ストリームは、生成したＰＡＭ４記号のＭＳＢに対応することができる。本発明の一実施形態によれば、ＰＡＭ４記号の生成は、第２ビットの第２ストリームにも基づくことができる。この場合に、第２ビットの第２ストリームは、生成したＰＡＭ４記号のＬＳＢに対応することができる。したがって、入力ＮＲＺデータビットを遷移符号化し、ＰＡＭ４記号に変換して高速直列リンクの効率を向上させることができる。

「第１」、「第２」、「第３」などの用語を様々なエレメント、成分、領域、層、部分などに使用するが、これらはこのような修飾語によって限定されない。このような用語は、あるエレメント、成分、領域、層、部分を他のエレメント、成分、領域、層、部分と区別するために使用するものである。したがって、第１エレメント、成分、領域、層、部分は、本発明の趣旨と範囲を逸脱することなく第２エレメント、成分、領域、層、部分としてもよい。

説明の便宜のために、図面に示したある部分または特性に対する他の部分または特性の関係を示すために、「下部」、「下」、「上」などの空間関係の用語を使用することができる。このような空間関係の用語は、図面に示した使用または動作する装置の互いに異なる位置および／または方向を示すためのものである。例えば、図面においてある部分の「下部」または「下」にあると示した部分は、装置をひっくり返すと、逆に「上」にあるものになる。そのため、例えば、「下部」および「下」は、上と下を全て表すことができる。装置が、例えば、９０度回転するか他の方向に向かうことができ、この場合、空間関係の用語はこれに合わせて解釈されなければならない。

成分や層が他の成分や層の「上に」あるか「連結されて」いると記載する場合、「直に」上にあるかまたは「直接」連結されている場合のみならず、中間に他の成分や層がさらに挟んでいる場合も含む。しかし、「真上に」あるか「直接連結」されていると記載すれば、中間に他の部分がないことを意味する。また、ある成分や層が他の２つの成分や層の「間」にあると表現した時、２つの成分や層の間に当該成分や層のみあってもよいが、１つ以上の他の成分や層がさらにあってもよい。

ここで使われた用語は、特定の実施形態を説明する目的で使用するだけであり、本発明を制限しようとするわけではない。ここで、数を特に言及しなければ、単数または複数の場合を全て含む。ある特徴、整数、段階、動作、部分、成分などを「含む」という表現は、当該部分以外に他の特徴、整数、段階、動作、部分、成分なども包含できることを意味する。「および／または」という表現は、並べられたものの１つまたは２以上のすべての組み合わせを含む。並べられたリストの前に記載した「少なくとも１つ」などの表現は、リスト全体を修飾するものであり、リスト内のそれぞれのものを修飾するものではない。

ここで、「実質的に」、「約」、「概ね」およびこれに似た表現は、近似を示す表現に過ぎず、「程度」を示すものではなく、当業者に知られた測定値または計算値の固有の誤差を示すのに使用する。また、本発明の実施形態を説明する時に使用する「できる（てもよい）」という表現は、「本発明の一つ以上の実施形態」に適用可能であることを意味する。「例示的な」という用語は、例または図面を示す。「使用」、「利用」などはこれと類似の他の表現とともに似た意味で使われる。

本発明の実施形態により説明した電子、電気装置および／または他の関連装置または部分は、適切なハードウェア、ファームウェア［例：特定用途向け集積回路（ＡＳＩＣ：ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）］、ソフトウェアまたはこれらの組み合わせを用いて実現することができる。例えば、これら装置の多様な構成要素を１つの集積回路チップに形成されてもよく、互いに異なる集積回路チップに実現してもよい。また、これら装置の多様な構成要素をフレキシブル印刷回路フィルム、テープキャリアパッケージ（ＴＣＰ：ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）、印刷回路基板などに実現する、または１つの基板上に形成することができる。さらに、これら装置の多様な構成要素をここで説明した多様な機能を行うためにコンピュータプログラム命令を実行し、他のシステム要素と相互作用する１つ以上のコンピュータ装置内にある１つ以上のプロセッサで実行可能なプロセスまたはスレッド（ｔｈｒｅａｄ）であってもよい。コンピュータプログラム命令は、ＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）などの標準メモリ装置を用いるコンピュータ装置に実現されたメモリに記憶される。それだけでなく、当業者は、本発明の実施形態の概念と範囲を逸脱することなく多様なコンピュータ装置の機能を１つのコンピュータ装置に結合または統合するか、特定のコンピュータ装置の機能を１つ以上の他のコンピュータ装置に分散することもできる。

特別な言及がない限り、ここで使う（技術的、科学的用語を含む）すべての用語は、この発明の属する技術分野における当業者が一般に知っているのと同一の意味を有している。一般に使われる辞書に定義された用語などの用語は、関連技術分野および／または本明細書における意味と一致する意味を有すると解釈し、ここで明示しない限り、理想的または過度に厳しい意味で解釈してはならない。

以上に説明した実施形態はほんの一例に過ぎない。当業者であれば、ここに記載した実施形態から多様な代替実施形態を知ることができる。このような代替実施形態は本発明の範囲に含まれる。このように、実施形態は以下の特許請求の範囲およびその等価物によってのみ限定される。

５００、６００：符号化器
５０２、５０４：遷移符号化器
５０６：ＰＡＭ４発信機
５０８、５１０：データ信号
５１２、５１４、６１４：ビットストリーム
６０４：ビット生成器

Claims (22)

1. 第１入力ビットを受信し、前記第１入力ビットに基づいて第１ビットの第１ストリーム（ｓｔｒｅａｍ）を生成する第１符号化器（ｅｎｃｏｄｅｒ）と、
   第２入力ビットを受信し、前記第２入力ビットに基づいて第２ビットの第２ストリームを生成するビット生成器（ｂｉｔ ｇｅｎｅｒａｔｏｒ）と、
   前記第１ビットの第１ストリームおよび前記第２ビットの第２ストリームを受信し、少なくとも前記第１ビットの第１ストリームに基づいてＰＡＭ４（ｐｕｌｓｅ－ａｍｐｌｉｔｕｄｅ ｍｏｄｕｌａｔｉｏｎ ４－ｌｅｖｅｌ）記号を生成するＰＡＭ４発信機と、を含むシステム。
2. 前記第１符号化器は、遷移符号化（ｔｒａｎｓｉｔｉｏｎ ｅｎｃｏｄｉｎｇ）を前記第１入力ビットに適用して前記第１ビットの第１ストリームを生成する、請求項１に記載のシステム。
3. 前記第１ビットの第１ストリームは、前記ＰＡＭ４発信機が生成した前記ＰＡＭ４記号のＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔｓ）に対応する、請求項２に記載のシステム。
4. 前記ＰＡＭ４記号の生成は、前記第２ビットの第２ストリームにも基づき、
   前記第２ビットの第２ストリームは、前記ＰＡＭ４記号のＬＳＢ（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔｓ）に対応する、請求項３に記載のシステム。
5. 前記第２ビットの第２ストリームは、遷移符号化を前記第２入力ビットに適用して生成する、請求項４に記載のシステム。
6. 前記ビット生成器は、パディングビット（ｐａｄｄｉｎｇ ｂｉｔ）を前記第２入力ビットに挿入して前記第２ビットの第２ストリームを生成する、請求項４に記載のシステム。
7. 前記第１符号化器が生成した前記第１ビットの第１ストリームは、遷移キー（ｔｒａｎｓｉｔｉｏｎ ｋｅｙ）および符号化データビット（ｅｎｃｏｄｅｄ ｄａｔａ ｂｉｔｓ）を含む、請求項２に記載のシステム。
8. 前記第１符号化器は、前記遷移キーと前記第１入力ビットに排他的論理和（ＸＯＲ：ｅｘｃｌｕｓｉｖｅ ＯＲ）演算を行って前記符号化データビットを生成する、請求項７に記載のシステム。
9. 前記ビット生成器が生成した前記第２ビットの第２ストリームは、前記遷移キーおよび前記第２入力ビットを含む、請求項８に記載のシステム。
10. 前記第１符号化器が生成した前記第１ビットの第１ストリームは、遷移キーを含むビットの半分と符号化データビットとを含み、
    前記ビット生成器が生成した前記第２ビットの第２ストリームは、前記遷移キーを含むビットの半分と前記第２入力ビットとを含む、
    請求項２に記載のシステム。
11. 前記ＰＡＭ４記号それぞれは、前記第１ビットの第１ストリームからの１ビットと前記第２ビットの第２ストリームからの１ビットに対応する、請求項３に記載のシステム。
12. 第１符号化器（ｅｎｃｏｄｅｒ）によって、前記第１符号化器に供給された第１入力ビットに基づいて第１ビットの第１ストリーム（ｓｔｒｅａｍ）を生成する段階と、
    ビット生成器（ｂｉｔ ｇｅｎｅｒａｔｏｒ）によって、前記ビット生成器に供給された第２入力ビットに基づいて第２ビットの第２ストリームを生成する段階と、
    ＰＡＭ４発信機によって、前記ＰＡＭ４発信機が受信した少なくとも前記第１ビットの第１ストリームに基づいてＰＡＭ４記号を生成する段階と、を含む方法。
13. 前記第１ビットの第１ストリームを生成する段階は、遷移符号化（ｔｒａｎｓｉｔｉｏｎ ｅｎｃｏｄｉｎｇ）を前記第１入力ビットに適用する段階を含む、請求項１２に記載の方法。
14. 前記第１ビットの第１ストリームは、前記ＰＡＭ４発信機が生成した前記ＰＡＭ４記号のＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔｓ）に対応する、請求項１３に記載の方法。
15. 前記ＰＡＭ４記号を生成する段階は、前記第２ビットの第２ストリームにも基づき、
    前記第２ビットの第２ストリームは、前記ＰＡＭ４発信機が生成した前記ＰＡＭ４記号のＬＳＢ（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔｓ）に対応する、請求項１４に記載の方法。
16. 前記第２ビットの第２ストリームを生成する段階は、遷移符号化を前記第２入力ビットに適用する段階を含む、請求項１５に記載の方法。
17. 前記第２ビットの第２ストリームを生成する段階は、
    パディングビット（ｐａｄｄｉｎｇ ｂｉｔ）を生成する段階と、
    前記パディングビットを前記第２入力ビットに挿入する段階と
    を含む、請求項１５に記載の方法。
18. 前記第１符号化器が生成した前記第１ビットの第１ストリームは、遷移キー（ｔｒａｎｓｉｔｉｏｎ ｋｅｙ）および符号化データビット（ｅｎｃｏｄｅｄ ｄａｔａ ｂｉｔｓ）を含む、請求項１３に記載の方法。
19. 前記第１ビットの第１ストリームを生成する段階は、前記遷移キーと前記第１入力ビットに排他的論理和（ＸＯＲ：ｅｘｃｌｕｓｉｖｅ ＯＲ）演算を行う段階をさらに含む、請求項１８に記載の方法。
20. 前記ビット生成器が生成した前記第２ビットの第２ストリームは、前記遷移キーおよび前記第２入力ビットを含む、請求項１９に記載の方法。
21. 前記第１符号化器が生成した前記第１ビットの第１ストリームは、遷移キーと符号化データビットとを含むビット数の半分を含み、
    前記ビット生成器が生成した前記第２ビットの第２ストリームは、前記遷移キーと前記第２入力ビットとを含むビット数の半分を含む、
    請求項１３に記載の方法。
22. 第１入力ビットを受信し、前記第１入力ビットに基づいて遷移符号化された第１ビットの第１ストリーム（ｓｔｒｅａｍ）を生成する第１遷移符号化器（ｅｎｃｏｄｅｒ）と、
    第２入力ビットを受信し、前記第２入力ビットに基づいて第２ビットの第２ストリームを生成するビット生成器（ｂｉｔ ｇｅｎｅｒａｔｏｒ）と、
    前記第１ビットの第１ストリームおよび前記第２ビットの第２ストリームを受信し、ＰＡＭ４記号を生成するＰＡＭ４発信機と、を含み、
    前記ＰＡＭ４記号のＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）は、前記第１ビットの第１ストリームに基づき、
    前記ＰＡＭ４記号のＬＳＢ（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）は、前記第２ビットの第２ストリームに基づく、遷移符号化可能（ｃｏｍｐａｔｉｂｌｅ）ＰＡＭ４符号化器。
    

Images