CN1713626B - 电压电平编码系统和方法 - Google Patents

电压电平编码系统和方法 Download PDF

Info

Publication number
CN1713626B
CN1713626B CN2005100813347A CN200510081334A CN1713626B CN 1713626 B CN1713626 B CN 1713626B CN 2005100813347 A CN2005100813347 A CN 2005100813347A CN 200510081334 A CN200510081334 A CN 200510081334A CN 1713626 B CN1713626 B CN 1713626B
Authority
CN
China
Prior art keywords
data
level
code
voltage level
transducer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005100813347A
Other languages
English (en)
Other versions
CN1713626A (zh
Inventor
金晋贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1713626A publication Critical patent/CN1713626A/zh
Application granted granted Critical
Publication of CN1713626B publication Critical patent/CN1713626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B14/00—Transmission systems not characterised by the medium used for transmission
    • H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
    • H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation

Abstract

我们描述了一种电压电平编码系统和方法。该电压电平编码系统包括电平编码器，该电平编码器具有接收用第一代码编码的数据段的输入端和提供指示2N加至少一个附加的电压电平中的一个的第二数据代码的输出端，其中每个数据段被分配到各电压电平。转换器把第二数据代码转换成这样的电压电平。转换器输出端提供该电压电平。该用于对数字数据进行编码的方法包括：确定第一数据跃迁、产生包括至少一个使第一数据跃迁中的数据不对称最小化的代码；以及用该代码中的附加电平对第一数据跃迁进行编码。

Description

电压电平编码系统和方法
技术领域
本发明涉及编码系统和方法，且更具体地涉及电压电平编码系统和方法。
背景技术
图1是典型的数据传输系统100的方框图，包括发射机102和接收机104。发射机102接收数字信号DATA_IN(数据输入)，并使用它的数字模拟转换器(DAC)106将其转换成可发送的模拟DATA(数据)信号。发射机102将模拟信号DATA发射到接收机104的模拟数字转换器(ADC)108。ADC 108将模拟信号DATA转换成数字信号DATA_OUT(数据_输出)。
发射机102(更具体地说，ADC 106)可以在将DATA_IN信号作为DATA信号发射到接收机104之前对其进行编码。发射机102可以使用包括8B/10B编码的多种发射代码来对DATA_IN进行编码。
因为8B/10B编码是直流(DC)均衡码，所以它非常适合并广泛用于高速局域网和计算机链接。DC均衡传输码——一种无论什么数据模式都不需DC或具有恒定DC电平的代码——因其使传输系统简化而非常理想。这种简化最终减少系统成本，并且可以提高可靠性。
8B/10B编码包括检查每个数据八位字节，并分配10位代码。一种方案包括将8位宽数据分成两个包(packet)或半字节。第一半字节包括5个最低有效位而第二半字节包括3个最高有效位。把5位半字节编码成为6位代码，且把3位半字节编码成为4位代码。两个已编码的半字节形成从例如发射机102连续地传输到接收机104的10位代码包。8B/10B编码表为大家所熟知，并在例如1995年2月7日授予Gleichert的美国专利NO.5,387,911中给出。
10位代码包必须包含五个“1”和五个“0”或者四个“1”和六个“0”、或者六个“1”和四个“0”。这确保在代码包之间不会发生太多连续的“1”和“0”。为了保持DC均衡，使用称为运行不均衡(running disparity)的计算来保持发送的零的数目与发送的“1”的数目相同。
8B/10B编码由于几个原因而有缺点。一个缺点是8B/10B编码为每8位数据使用10位，因此相对于线速而言降低了数据率速度。例如，为了获得1Gbps的数据速率，线速必须是10/8×1＝1.25Gbps。
另一个缺点是在最高和最低电平之间的跃迁降低了数据发送频率特性。图2是具有相互叠加的不同电平间的各种跃迁的8B/10B编码数据的电压幅值相对于时间的图。图3是8B/10B编码状态跃迁图。图2和3假设1.2V的电压电平生成逻辑状态00，而1.8V的电压电平生成逻辑状态10。参考图2和3，这些图示出了各种8B/10B编码包从一个状态跃迁到另一个状态如从10到11到10或从11到00到11等时的响应。如图3所示，当编码的包在状态00和状态10之间或相反地跃迁的时候，发生最长的转换。因为电压跃迁越大，信号达到合适的电压信号电平从而达到合适的代码状态就越长，所以这些长状态跃迁产生不利地影响高频率数据发送的宽眼图张开度。
因此，仍然存在对改善的编码系统和方法的需要。
发明内容
本发明的目的是克服与现有系统和方法相关的缺点。
一种电压电平编码系统和方法包括电平编码器，该电平编码器具有接收用第一代码编码的数据段的输入端和提供指示2N加上至少一个附加的电压电平中的一个的第二数据代码的输出端，其中每个数据段被分配到各电压电平。转换器将第二数据代码转换成这样的电压电平。而控制器输出端提供该电压电平。
电平编码器可以接收第一代码的数据段，并且电平编码器可以提供第二代码的数据段。
第一代码可以包括1和0，而第二代码可以包括1、0和S。
电平编码器可以包括将第一代码的串行数据段转换成第一代码的并行数据段的串行到并行转换器。输入锁存器锁存第一代码的并行数据段。编码块把第一代码的并行数据段编码成第二代码的并行数据段。输出锁存器锁存第二代码的并行数据段。而并行到串行转换器将第二代码的并行数据段转换成第二代码的串行数据段。
转换器可以包括接收第二代码的数据段的预驱动器和响应于预驱动器而产生电压电平的多电平驱动器。
该系统可包括将电压电平转换成第二数据代码的第二转换器，和具有接收第二数据代码的输入端和提供第二数据代码的数据段的输出端的电平解码器。
一种用于对在模拟信道中传输的数字数据进行编码的方法包括：确定第一数据跃迁，产生包括至少一个将第一数据跃迁中的数据不对称(skew)最小化的附加电平的代码，以及用代码中的附加电平对第一数据跃迁进行编码。
第一数据跃迁可以是从低到高的数据跃迁。
确定可以包括确定从最低到最高电平的跃迁。
确定可以包括确定在00和10之间的跃迁。
产生代码可以包括用附加的SS电平产生代码。
用附加的SS电平产生代码可以包括产生与到10电平的距离相比更接近于00电平的SS电平。
该方法可以包括将数字数据从第一代码编码到包括至少一个电平的第二代码。
编码可以包括将编码的数字数据施加到N位数字模拟转换器的输入端，并在转换器的输出端产生2N加上至少一个附加的电平。
一种存储系统包括控制器和存储装置。控制器又包括电平编码器，该电平编码器具有接收数据段的输入端和提供指示2N加上至少一个附加的电压电平之一的数据代码的输出端，其中每个数据段被分配到各电压电平。第一转换器将数据代码转换成这样的电压电平，并且控制器输出端提供电压电平。存储装置有包括从控制器接收电压电平的输入端、把电压电平转换成数据代码的第二转换器、以及具有接收数据代码的输入端和提供数据段的输出端的电平解码器。
存储装置可以包括连接控制器和向其提供电压电平的存储器的模拟数据信道。
电平编码器可以将至少一个附加电压电平分配到从低到高的数据跃迁。
电平编码器可以将至少一个附加电压电平分配到从最低到最高的数据跃迁。
至少一个附加电压电平可以与到10电平的距离相比更接近于00电平。
第一转换器可以是N位数字模拟转换器，并且第一转换器可以在第一转换器的输出端产生2N加上至少一个附加的电平。
第二转换器可以是N位数字模拟转换器，并且第二转换器可以在第二转换器的输出端产生2N加上至少一个附加的电平。
附图说明
通过参考附图对本发明的实施例的详细描述，本发明的前述和其它的目的、特征、和优点将变得更加明显。
图1是典型数据传输系统100的方框图。
图2是8B/10B编码数据的电压幅度相对于时间的图。
图3是8B/10B编码状态跃迁图。
图4是根据本发明的实施例的编码状态跃迁图。
图5是根据本发明的实施例的数据传输系统200的方框图。
图6是图5所示的电平编码器205的实施例的方框图。
图7是图5和6所示的电平编码器205的实施例的更详细的方框图。
图8是图5所示电平编码器205和DAC 206的部分的实施例的方框图。
图9是图5所示的DAC 206的实施例的方框图。
图10是根据本发明的实施例的与发射机202相关联的编码表。
图11是图5所示的ADC 208的实施例的方框图。
图12是根据本发明的实施例的与接收机204相关联的编码表。
图13是图5所示的电平解码器209的实施例的方框图。
图14是图5所示的电平解码器209的实施例的更详细的方框图。
图15是8B/10B编码状态跃迁图。
图16是根据本发明的实施例的编码状态跃迁图。
图17是根据本发明的另一个实施例的数据传输系统300的方框图。
具体实施方式
图4是根据本发明的实施例的编码跃迁图。参考图4，相对于现有编码系统如8B/10B编码，本发明的编码系统包括指示附加电压电平的附加代码SS。代码SS可以指示与到代码10的距离相比更充分地接近代码00所指示的电压电平的预定电压电平。例如，SS代码可以指示大约等于1.0V的电压电平，代码00指示大约等于1.2V的电压电平而代码10指示大约等于1.8V的电压电平。
本发明的编码系统可以用表现更优良的高频性能的模式如模式00 SS 00替换表现不良的高频性能的数据模式如模式00 10 00。与众不同的是(putdifferently)，本发明的编码系统用从00到SS较短的跃迁替换了00和10之间的最长的电压跃迁，其中代码SS指示与到10所指示的电压电平的距离相比更接近于00所指示的电压电平的电压电平。结果是最小化数据不对称(skew)并改善高频性能的更低跃迁时间。
图5是根据本发明的实施例的数据传输系统200的方框图。参考图5，传输系统200包括发射机202，该发射机202接收数字信号DATA_IN，并用电平编码器205和DAC 206将其转换成可发送的模拟DATA信号。发射机202将模拟信号DATA发射到接收机204，并且，更具体地，发射到接收机204中的ADC 208和电平解码器209。接收机204接收并解码模拟信号DATA以生成数字信号DATA_OUT。
图6是图5所示的电平编码器205的实施例的方框图。参考图6，电平解码器从数字DATA_IN信号接收数据段，例如数据段AB、CD、和EF，并用诸如UV、WX、以及YZ的代码来对每个数据段进行编码，UV、WX、以及YZ包括指示至少一个附加电压电平的至少一个附加代码SS。与众不同的是，输入DATA_IN信号包括用1和0编码的数据段，而编码后的DATA信号包括用1、0和S编码的数据段。
如上所述，代码SS可以指示通过减少数据段跃迁时间来最小化数据不对称的电压电平。例如，代码SS在00指示1.2且10指示1.8V的情况下可以被设定为1.0V。本发明的编码系统可以用从例如1.2V到1.0V的电压摆动来替换需要从例如1.2V到1.8V的电压摆动的00和10之间的数据跃迁。在图6中，示出了三个数据段，每个都具两位(例如AB、CD、和EF)。但是本领域的技术人员应该明白，本发明更宽地覆盖任何数目的数据段及与每个数据段相关联的任何位数。
图7是图5和6所示的电平编码器205的实施例的更详细的方框图。参考图7，电平编码器205包括将来自DATA_IN信号的串行数据段AB、CD、EF转换成并行段704(例如A、B、C、D、E和F)的串行到并行转换器702。并行段704可以用包括基于1和0的代码如8B/10B编码的各种传输码中的任何一种进行编码。函数映射块或电路706基于包括指示附加电压电平的N位加一的附加代码(例如SS)的新创代码，来把并行数据段704映射或编码成 并行段708。也就是说，函数映射块706把基于1和0的第一代码的并行数据段704编码成为基于1、0和S的第二代码的并行数据段708。
表1是用于将可以在图3所示的四个可能电平(00、10、11、10)之间改变的6位数据段映射到可以在图4所示的五个可能电平(ss、00、01、11、10)之间改变的6位数据段。这是由编码器205执行的映射。在未编码栏中列出了四个电平之间所有可能的跃迁组合，而在编码栏中列出了五个电平之间所有可能的跃迁组合。未编码栏中的阴影区域是在4电平代码中具有最差情况跃迁的所有组合，即隔离四个电平的相邻跃迁。与众不同的是，阴影区域是那些在00和10之间或相反地迁移的相邻跃迁的组合。左栏中每个可能跃迁组合编号为1-64。
表1
未编码(64种情形)                                           已编码(75种情形)
Figure A20051008133400111
Figure A20051008133400121
已编码栏中的阴影区域表示在5电平代码中所有最坏情况跃迁如隔开4或5个电平的相邻跃迁的组合。换言之，这些阴影区域是那些在ss和11之间、在ss和10之间、在00和10之间迁移的相邻跃迁的组合。第一栏中已编码组合的号码对应于未编码组合中的相同号码，即在未编码栏中的每个编号组合被编码器205映射到已编码栏中的相应编号的组合。有75中可能的组合，包括隔开3个或更少电平的相邻跃迁。仅需要前面的64个。因此，5电平代码使所有组合能够被映射到具有在最多3个电平之间跃迁的组合。另一方面，4电平代码需要一些四个电平之间的跃迁，即那些未编码栏中的阴影部分。本领域技术人员应该理解，表1作为示范例，可容易地扩展到具有更少或更多电平的更大或更小的数据段。
并行到串行转换器710将编码的并行数据段708(例如U、V、W、X、Y、和Z)转换成编码的串行数据段(例如UV、WX、和YZ)。
图8是图5所示的电平编码器205和DAC 206的部分的实施例的方框图。并行到串行转换器710串行地将数据段定时送到ADC 208中的预驱动器902。在实施例中，并行到串行转换器710串行地将成对数据段定时送到四条线中，每个数位位置两条。一条线指示1或0而另一条线指示S。当S线是低时，值是另一条线上的任一个，或者1或者0。当S线是高时，值就是S。并行到串行转换器710依次地如在预驱动器902内所示的时钟时序图所描述把值定时送到预驱动器902。并行到串行转换器710可以例如将数据段UV定时在第一时钟脉冲中、将数据段WX在第二时钟脉冲中、将数据段YZ在第三时钟脉冲中。
图9是图5所示的DAC 206的实施例的方框图。图10是示出ss到10的每个电平是如何把电压提供到晶体管MN1或者S1到S4中的一个，从而在从发射机202发送到到接收机204的模拟信号中产生五个不同的电压电平中的一个的编码表1000。参考图9和10，编码表1000使编码数据段(例如具有代码10、11、01、00和ss的UV、WX、和YZ)与预驱动器902的值(例如V1-V5)相关联，与模拟电压电平(例如1.8V、1.6V、1.4V、1.2V和1.0V)相关联。例如，预驱动器902将为用10编码的输入数据段输出0的值V1，这将进而促使多电平驱动器904输出等于1.8V的模拟电压。又例如，预驱动器902将为用11编码的输入数据段输出1的值V1和V2，这将进而促使多电平驱动器904输出等于1.6的模拟电压。相似地，预驱动器902将为用SS编码的输入数据段输出为1的值V1和V5，这将进而促使多电平驱动器904输出等于1.0V的模拟电压。DAC 206可以具有N位加附加电平的能力。本领域的技术人员应该理解，其它类型和尺寸的DAC也在本发明的范围之内。
图11是图5所示的ADC 208的实施例的方框图。参考图11，ADC 208包括多个串联连接的产生了多个参考电压如VREF1-VREF4的参考电阻，例如R2-R6。参考电阻R2-R6串联连接在电源VDD和VSS之间。参考电阻R2-R6向多个比较器1104提供对应的多个参考电压VREF1-VREF4。响应于模拟DATA信号与参考电阻R2-R6提供的参考电压VREF1-VREF4的比较，比较器1104产生电压例如VD1-VD4。编码器1106基于如编码表1200(图12)所示的1、0和S把电压VD1-VD4编码成为用新创的代码所编码的数据段UV、WX、和YZ。例如，电压VD1-VD4全为1，编码器1106输出例如用10编码的UV的数据段。又例如，如果电压VD1-VD4全为0，编码器1106输出例如用SS编码的WX的数据段。
ADC 208可以具有2N加附加电平的能力。本领域的技术人员应该理解，其它类型和尺寸的ADC也在本发明的范围之内。
图13是图5所示的电平解码器209的实施例的方框图。参考图13，电 平解码器209把数据段，例如来自包括指示至少一个附加电平电压的至少一个附加代码SS的编码的DATA_OUT信号的数据段UV、WX、和YZ，解码成例如AB、CD和EF的(解码)数据段。与众不同的是，DATA_IN信号包括具有1、0和S的数据段，并解码成为具有1和0的数据段。
如上所述，代码SS可以指示最小化降低或减少数据段跃迁时间的数据不对称的电压电平。例如，在00指示1.2V而10指示1.8V的情况下，代码SS可以设置在1.0V。本发明的编码系统可以用从例如1.2V到1.0V的电压摆动来替换00和10之间需要从例如1.2V到1.8V的电压摆动的数据跃迁。在图13中，示出了三个数据段，每个都具有两位(例如UV、WX和ZY)，但是本领域的技术人员应该明白，本发明更宽地覆盖任何数目的数据段及与每个数据段相关联的任何位数。
图14是图5和13所示的电平解码器209的实施例的更详细的方框图。参考图14，电平解码器209包括把来自编码的DATA_OUT信号的串联数据段UV、WX和YZ转换成并行的数据段1404(例如U、V、W、X、Y和Z)的串行到并行转换器1402。如我们在上面详细描述的，可以用新创的基于1、0和S的传输码对并行数据段1404进行编码。函数块或电路1406基于N位加上一个指示附加电压电平的附加代码把并行数据段1404映射或解码到并行段1408。映射块1406可以使用上面的表1中的值来把数据段1404映射或解码成数据段1408。并行到串行转换器1410把解码的并行数据段1408(例如A、B、C、D、E、和F)转换成为解码的串行数据段(例如AB、CD、和EF)。
图15是8B/10B(三位)编码状态跃迁图。参考图15，该编码状态跃迁图示出了当各种8B/10B编码包从一种状态跃迁到另一种状态，例如从111到100到111或者从100到010到100时8B/10B编码包的响应。如图15所示，当编码包在状态000到111到000之间跃迁时，发生最长跃迁。因为电压跃迁越大，信号达到合适的电压信号电平，并因此达到合适的编码状态就越长，所以这些最长的状态跃迁产生不利地影响高频率数据转换的宽眼图张开度。
图16是根据本发明的实施例的(三位)编码跃迁图。参考图16，相对于现有的编码系统例如8B/10B编码，本发明的编码系统可以包括指示一个或多个附加电压电平的一个或多个附加代码例如SSS和TTT。代码SSS可以指示与到代码111所指示的电压电平的距离相比更充分地接近于代码000所 指示的电压电平的预定电压电平。例如，在代码000指示大约等于1.2V的电压电平而代码111指示大约等于1.8V的电压电平的情况下，SSS代码可以指示大约等于1.0V的电压电平。类似地，代码TTT可以指示与到代码111所指示的电压电平的距离相比更充分地接近于代码000所指示的电压电平的预定电压电平。例如，在代码000指示大约等于1.2V的电压电平而代码111指示大约等于1.8V的电压电平的情况下，TTT代码可以指示大约等于0.9V的电压电平。
本发明的编码系统可以用表现更优良的高频性能的模式例如模式000TTT 000替换表现不良的高频性能的数据模式例如模式000 111 000。与众不同的是，在代码TTT指示与到111所指示的电压电平的距离相比更接近于000所指示的电压电平的电压电平的情况下，本发明的编码系统用从000到TTT的较短跃迁替换000和111之间的最长电压跃迁。结果是最小化了数据不对称并改善了高频性能的更低跃迁时间。
图17是仅示意性地示出根据本发明的另一实施例的数据传输系统300的方框图。参考图17，传输系统300包括存储系统302，其接收数字信号DATA_IN，并用按上述方式工作的编码器304、和把每个编码的数字值转换成可以施加到信道的模拟值的发射机306，将数字信号DATA_IN转换成可发射的模拟DATA信号。
控制器312经由模拟数据信道从发射机306接收信道信号。控制器312包括：把模拟信号转换成如上所述的编码数字值的接收机314，以及对数字值进行解码的电平解码器316。
可以看出，为了从控制器312到存储器302的传输，编码器320和发射机318也可以分别把数据编码和转换成模拟信号。接收机310和解码器308一起接收该模拟信号，并将其转换成编码的数字值，然后对数字值进行解码以生成解码的数字信息。
已经图示说明并描述了我们的发明的原理，对本领域的技术人员而言，显然，在不脱离该原理的情况下下，可以修改本发明的布置和细节。我要求保护所有进入所附权利要求的精神和范围的所有修改。

Claims (24)

1.一种用于对在模拟信道中传输的数字数据进行编码的方法，包括：
确定第一数据跃迁；
产生包括至少一个使第一数据跃迁中的数据不对称最小化的附加电平的代码；以及
用该代码中的附加电平对第一数据跃迁进行编码，其中所述编码包括：
将编码的数字数据施加到N位数字模拟转换器的输入端；以及
在转换器的输出端产生2N个电平加至少一个附加的电平，
其中N是正整数，
其中第一数据跃迁是其中数据不对称需要被最小化的跃迁。
2.根据权利要求1的方法，其中确定第一数据跃迁包括确定从低到高的数据跃迁。
3.根据权利要求2的方法，其中所述确定包括确定从最低到最高电平的跃迁。
4.根据权利要求2的方法，其中所述确定包括确定00和10之间的跃迁。
5.根据权利要求2的方法，其中产生代码的步骤包括用附加的SS电平产生代码。
6.根据权利要求5的方法，其中用附加的SS电平产生代码的步骤包括产生与到10电平的距离相比更接近于00电平的SS电平。
7.根据权利要求2的方法，包括将数字数据从第一代码编码到包括至少一个电平的第二代码。
8.一种用于电压电平编码的系统，包括：
电平编码器，具有接收用第一代码编码的数据段的输入端和提供指示2N个电平加至少一个附加的电压电平中的一个的第二数据代码的输出端，其中每个数据段被分配到各电压电平；
转换器，将第二数据代码转换成这样的电压电平，其包括该至少一个附加的电压电平；以及
控制器输出端，提供来自转换器的电压电平，
其中电平编码器向其中数据不对称需要被最小化的数据跃迁分配将数 据不对称最小化的该至少一个附加的电压电平，以及
其中N是正整数。
9.根据权利要求8的系统，
其中电平编码器接收第一代码的数据段；并且
其中电平编码器提供第二代码的数据段。
10.根据权利要求9的系统，
其中第一代码包括1和0；并且
其中第二代码包括1、0和S。
11.根据权利要求8的系统，其中电平编码器包括：
串行到并行转换器，把第一代码的串行数据段转换成第一代码的并行数据段；
输入锁存器，锁存第一代码的并行数据段；
编码块，把第一代码的并行数据段编码成第二代码的并行数据段；
输出锁存器，锁存第二代码的并行数据段；以及
并行到串行转换器，把第二代码的并行数据段转换成第二代码的串行数据段
12.根据权利要求8的系统，其中转换器包括：
预驱动器，接收第二代码的数据段；和
多电平驱动器，响应于预驱动器而产生电压电平。
13.根据权利要求8的系统，包括：
第二转换器，把电压电平转换为第二数据代码；和
电平解码器，具有接收第二数据代码的输入端和提供第二数据代码的数据段的输出端。
14.一种存储系统，包括：
控制器，包括：
电平编码器，具有接收数据段的输入端和提供指示2N个电平加至少一个附加的电压电平中的一个的数据代码的输出端，其中每个数据段被分配到各电压电平；
第一转换器，把数据代码转换成这样的电压电平，其包括该至少一个附加的电压电平；以及
控制器输出端，提供来自第一转换器的电压电平；和 
存储装置，包括：
输入端，接收来自控制器的电压电平；
第二转换器，把电压电平转换为数据代码；以及
电平解码器，具有接收数据代码的输入端和提供数据段的输出端，
其中电平编码器向数据不对称需要被最小化的数据跃迁分配将数据不对称最小化的该至少一个附加的电压电平，以及
其中N是正整数。
15.根据权利要求14的存储系统，其中存储装置包括连接控制器和向其提供电压电平的存储器的模拟数据信道。
16.根据权利要求14的存储系统，其中电平编码器把至少一个附加电压电平分配给低到高的数据跃迁。
17.根据权利要求16的存储系统，其中电平编码器把至少一个附加电压电平分配给最低到最高的数据跃迁。
18.根据权利要求16的存储系统，其中与到10电平的距离相比，该至少一个附加电压电平更接近于00电平。
19.根据权利要求14的存储系统，
其中第一转换器是N位数字模拟转换器；并且
其中第一转换器在第一转换器的输出端产生2N个电平加至少一个附加的电平。
20.根据权利要求14的存储系统，
其中第二转换器是N位模拟数字转换器；并且
其中第二转换器在第二转换器的输出端产生对应于2N个电平加至少一个附加的电平的数据代码。
21.一种在模拟信道上传输数字数据段的系统，包括：
电平编码器，将代码分配到每个数据段，该代码对应于2N个电平加至少一个附加的电压电平中的一个，其中N是每个数据段的位数；
数字模拟转换器，把代码转换成这样的电压电平，其包括用于最小化数据不对称的该至少一个附加的电压电平。
22.根据权利要求21的系统，
模拟数字转换器，接收经由模拟信道传输后的电压电平，并将其转换成其相应的代码；和 
电平解码器，把代码转换回到其对应的数据段。
23.根据权利要求21的系统，其中电平编码器包括：
串行到并行转换器，把串行数据段转换成并行数据段；
输入锁存器，锁存并行数据段；
编码块，用该代码对并行数据段进行编码；
输出锁存器，锁存编码后的并行数据段；以及
并行到串行转换器，把编码的并行数据段转换成编码的串行数据段。
24.根据权利要求21的系统，其中数字模拟转换器包括：
预驱动器，接收编码的串行数据段；以及
多电平驱动器，响应于预驱动器而产生电压电平。 
CN2005100813347A 2004-06-24 2005-06-24 电压电平编码系统和方法 Active CN1713626B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020040047638A KR100630686B1 (ko) 2004-06-24 2004-06-24 전송 데이터의 스큐를 감소시키는 데이터 코딩 방법과이를 이용한 인코딩 장치 및 디코딩 장치와 이들을구비하는 송수신 장치 및 그 송수신 방법
KR47638/04 2004-06-24
US11/066,831 US7355532B2 (en) 2004-06-24 2005-02-24 voltage level coding system and method
US11/066,831 2005-02-24

Publications (2)

Publication Number Publication Date
CN1713626A CN1713626A (zh) 2005-12-28
CN1713626B true CN1713626B (zh) 2011-09-14

Family

ID=35505713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100813347A Active CN1713626B (zh) 2004-06-24 2005-06-24 电压电平编码系统和方法

Country Status (3)

Country Link
US (1) US7355532B2 (zh)
KR (1) KR100630686B1 (zh)
CN (1) CN1713626B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005104132A1 (en) * 2004-04-22 2005-11-03 Koninklijke Philips Electronics N.V. Electronic circuit with memory for which a threshold level is selected
US8237466B2 (en) * 2006-08-21 2012-08-07 Cooper Benjamin J Device and method for enabling multi-value digital computation and control
US8064535B2 (en) * 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
US9711041B2 (en) 2012-03-16 2017-07-18 Qualcomm Incorporated N-phase polarity data transfer
US9231790B2 (en) * 2007-03-02 2016-01-05 Qualcomm Incorporated N-phase phase and polarity encoded serial interface
US20090080233A1 (en) * 2007-09-21 2009-03-26 Motorola, Inc. Method and apparatus for printed resistive read only memory
US7786904B1 (en) * 2008-11-05 2010-08-31 Mingchih Hsieh Voltage level digital system
JP6008215B2 (ja) 2012-04-19 2016-10-19 パナソニックＩｐマネジメント株式会社 多値信号伝送システム
US8854236B2 (en) * 2012-05-18 2014-10-07 Micron Technology, Inc. Methods and apparatuses for low-power multi-level encoded signals
US9112550B1 (en) * 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
US9143171B1 (en) * 2014-07-14 2015-09-22 Ncku Research And Development Foundation Duobinary voltage-mode transmitter
CN105306100B (zh) * 2014-07-22 2017-10-20 财团法人成大研究发展基金会 双二元电压模式传送器
KR101899247B1 (ko) * 2017-05-31 2018-09-14 한양대학교 산학협력단 동시 스위칭 잡음을 제거하는 송신기 및 이에 있어서 데이터 전송 방법
CN107707258B (zh) * 2017-10-31 2022-06-10 上海兆芯集成电路有限公司 眼图产生器
US11088878B2 (en) 2020-01-03 2021-08-10 Korea University Research And Business Foundation Transceiver using multi-level braid signaling and method of operating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003075495A2 (en) * 2002-02-28 2003-09-12 Teknovus Multiplexing an additional bit stream with a primary bit stream
JP2004080300A (ja) * 2002-08-15 2004-03-11 Fuji Xerox Co Ltd 符号化装置およびその方法
CN1507160A (zh) * 2002-12-11 2004-06-23 上海科鸣机械设备有限公司 直流平衡码编码器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4486739A (en) * 1982-06-30 1984-12-04 International Business Machines Corporation Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code
US5387911A (en) * 1992-02-21 1995-02-07 Gleichert; Marc C. Method and apparatus for transmitting and receiving both 8B/10B code and 10B/12B code in a switchable 8B/10B transmitter and receiver
US6278740B1 (en) * 1998-11-19 2001-08-21 Gates Technology Multi-bit (2i+2)-wire differential coding of digital signals using differential comparators and majority logic
US6538584B2 (en) * 2000-12-28 2003-03-25 Intel Corporation Transition reduction encoder using current and last bit sets
US7260155B2 (en) * 2001-08-17 2007-08-21 Synopsys, Inc. Method and apparatus for encoding and decoding digital communications data
US6999516B1 (en) * 2001-10-24 2006-02-14 Rambus Inc. Technique for emulating differential signaling
US7142612B2 (en) * 2001-11-16 2006-11-28 Rambus, Inc. Method and apparatus for multi-level signaling
US7113550B2 (en) * 2002-12-10 2006-09-26 Rambus Inc. Technique for improving the quality of digital signals in a multi-level signaling system
US7463651B2 (en) * 2003-02-12 2008-12-09 Broadcom Corporation Method and system for exploiting spare link bandwidth in a multilane communication channel
JP4254492B2 (ja) * 2003-11-07 2009-04-15 ソニー株式会社 データ伝送システム、データ送信装置、データ受信装置、データ伝送方法、データ送信方法及びデータ受信方法
US6917312B2 (en) * 2003-11-10 2005-07-12 Rambus Inc. Technique for improving the quality of digital signals in a multi-level signaling system
US7081838B2 (en) * 2004-12-29 2006-07-25 Enigma Semiconductor, Inc. 16b/10s coding apparatus and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003075495A2 (en) * 2002-02-28 2003-09-12 Teknovus Multiplexing an additional bit stream with a primary bit stream
JP2004080300A (ja) * 2002-08-15 2004-03-11 Fuji Xerox Co Ltd 符号化装置およびその方法
CN1507160A (zh) * 2002-12-11 2004-06-23 上海科鸣机械设备有限公司 直流平衡码编码器

Also Published As

Publication number Publication date
KR100630686B1 (ko) 2006-10-02
US7355532B2 (en) 2008-04-08
KR20050122514A (ko) 2005-12-29
CN1713626A (zh) 2005-12-28
US20050286642A1 (en) 2005-12-29

Similar Documents

Publication Publication Date Title
CN1713626B (zh) 电压电平编码系统和方法
US6278740B1 (en) Multi-bit (2i+2)-wire differential coding of digital signals using differential comparators and majority logic
US9337997B2 (en) Transcoding method for multi-wire signaling that embeds clock information in transition of signal state
EP2232377B1 (en) Asymmetric communication on shared links
US5396239A (en) Data and forward error control coding techniques for digital signals
US5625644A (en) DC balanced 4B/8B binary block code for digital data communications
US8223042B2 (en) Encoding data with minimum hamming weight variation
US7492288B2 (en) Transmitting/receiving methods and systems for DC balance encoded data including simultaneous switching noise reducing preambles
US8285884B1 (en) Data aggregation system and method for deskewing data at selectable data rates
CN106576087A (zh) 带内嵌时钟的正交差分向量信令码
JP2012533264A (ja) 組み合わせデータマスクおよびデータバス反転を用いたデータ符号化
US5160929A (en) System for parallel communication of binary data via trinary transmission lines
US20060115004A1 (en) Technique for emulating differential signaling
US20090119571A1 (en) 64b/66b Coding Apparatus and Method
KR20140014174A (ko) 개략적 시그널링 코드들을 이용한 잡음 탄력적, 핀-효율적 및 저전력 통신을 위한 방법들 및 시스템들
JPH0514420A (ja) シリアル信号伝送装置
JPH11500887A (ja) 遷移制御されたデジタルエンコード及び信号伝送システム
US6930621B2 (en) Method to overlay a secondary communication channel onto an encoded primary communication channel
US9559872B2 (en) Signal transmission system
CN101228698B (zh) 4电平逻辑解码器以及解码4电平输入数据信号的方法
CN113949388B (zh) 用于串行器/解串器系统的编解码器与编解码方法
US20160049992A1 (en) High data rate serial link
US6438728B1 (en) Error character generation
CN115733606A (zh) 用于对数据进行编码和解码的方法以及转换编码器
US5034741A (en) Variable length bit patterns for data representation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant