CN100405449C - 显示装置用的驱动电路 - Google Patents

显示装置用的驱动电路 Download PDF

Info

Publication number
CN100405449C
CN100405449C CNB2004101046634A CN200410104663A CN100405449C CN 100405449 C CN100405449 C CN 100405449C CN B2004101046634 A CNB2004101046634 A CN B2004101046634A CN 200410104663 A CN200410104663 A CN 200410104663A CN 100405449 C CN100405449 C CN 100405449C
Authority
CN
China
Prior art keywords
circuit
data
gray
gray level
scale
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004101046634A
Other languages
English (en)
Other versions
CN1637837A (zh
Inventor
加藤久直
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1637837A publication Critical patent/CN1637837A/zh
Application granted granted Critical
Publication of CN100405449C publication Critical patent/CN100405449C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

一种驱动显示装置用的驱动电路包括：第一数据锁存电路，其保存与一行相应的图像数据；第二数据锁存电路，其保存第一数据锁存电路中保存的图像数据；译码电路，其对保存在第二数据锁存电路中的图像数据进行译码；灰度级放大器电路，其包括多个灰度级放大器，放大或缓冲并输出各个灰度级电压；灰度级电压选择电路，其选择显示所需要的灰度级电压；判定电路，其利用图像数据判定灰度级的使用/不使用；和使能/禁止电路，其利用从判定电路输出的判定结果，与被识别为不使用的灰度级相对应的，有选择地禁止灰度级放大器操作。

Description

显示装置用的驱动电路
技术领域
本发明涉及一种显示装置(例如液晶显示装置)用的驱动电路，特别是涉及能实现小型化和减少电流消耗的显示装置的驱动电路。
背景技术
内装作为帧存储器的RAM(随机存取存储器)的液晶显示装置驱动电路普遍用在移动电话的液晶模块中。在这类应用中采用的驱动电路要求小型化、低电流消耗和改进的图像质量。因此，希望通过驱动电路的小型化实现液晶显示装置的整体小型化，通过省去多余的操作减少电流消耗，通过改进性能实现图像质量的改进。
一般，液晶显示装置的驱动电路从规定数目的输出端子(例如在每个象素有R、G和B用的三个输出端子的情况下，象素的总数＝132，输出端子的总数为396)，输出多个灰度级电压(例如64个灰度级，就是64个灰度级电压)。这样，所希望的彩色图像通过改变经液晶屏上每个象素发射的光量，显示出来。
液晶显示装置的驱动电路包括灰度级电压输出电路，其利用灰度级数据从规定数目的灰度级电压(在图像数据中)中选择所希望的单一灰度级电压，并向各个输出端子输出这些所选择的灰度级电压。因此，灰度级电压输出电路有必要放大(或缓冲)灰度级电压。为此，一般已知有两种方法安排放大器，即“开关驱动”和“放大器驱动”。“开关驱动”指的是为每一灰度级提供数目与电压分级的数目相同的灰度级放大器(例如，如果电压分级数64，灰度级放大器数也是64)，提供在这些灰度级放大器输出端的灰度级电压选择电路为每个输出端子选择并输出所希望的灰度级电压。这种方法的特征灰度级电压输出的电流消耗是灰度级放大器内部的电流消耗，所提供的这些灰度级放大器的数目与灰度级电压的数目相同(例如64)。
相反，“放大器驱动”指的是各个放大器完全按多个输出端子来安排(例如全部396个输出端子)，每个输出端子上的灰度级电压被放大(或缓冲)。用这种方法，用于灰度级电压输出的电流消耗是数目与输出端子相同(例如396)的放大器范围内的电流消耗。
因此，比较两种方法：“开关驱动”和“放大器驱动”就电流消耗来说不同之处在于：在“开关驱动”的情况下，电流以会集的形式被数目与灰度级电压相同(例如64)的灰度级放大器消耗，而在“放大器驱动”的情况下，电流以分散的形式被数目与输出端子相同(例如396)的放大器消耗，输出端子的数目大大地超过灰度级电压的数目。
在数据线驱动电路的情况下，即电路中的多条液晶屏数据线同时被从输出端子输出多个不同的灰度级电压驱动，如果采用“开关驱动”，通常提供数目与灰度级相同的灰度级放大器。典型地，由这些灰度级放大器放大(或缓冲)的多个不同的灰度级电压被灰度级电压选择电路选择，并分别提供给数据线驱动电路的输出端子。在这种情况下减少电流消耗的技术是当灰度级电压输出时，识别被使用的灰度级放大器和不被使用的灰度级放大器，并禁止不被使用的灰度级放大器的操作。这种技术的一个例子披露在日本未审专利公报No.2002-108301中。
图11示出与日本未审专利公报No.2002-108301中披露的电路布局相应的数据线驱动电路示例的功能方框图，其中未装入帧存储器RAM。
图11的数据线驱动电路包括判定电路101、使能/禁止电路102、灰度级电压产生电路103、灰度级放大器电路104、第一数据锁存电路105、第二数据锁存电路106、电平移位/译码电路107、灰度级电压选择电路108和输出端子109。与n条输出线相应的n个输出端子S1至Sn提供在输出端子109的输出侧(n是2或更大的整数)。
判定电路101根据从外部CPU(中央处理器单元，未示)经接口输入的6比特(位)数字灰度级数据，判定n条输出线上要使用的灰度级(即与输入灰度级数据相对应的n条输出线的各个灰度级)，并以64比特形式输出这一判定的结果。使能/禁止电路102根据来自判定电路101的64比特判定结果，确定各个灰度级是否使用，并根据这个结果向灰度级放大器104传送64比特控制信号。另一方面，灰度级电压产生电路103产生与规定的灰度级数(在这一情况下为64)相同相目的灰度级电压，并将它们传送至灰度级放大器104。
灰度级放大器电路104包括数目与灰度级相同的64个灰度级放大器，分别放大(或缓冲)从灰度级电压产生电路103传送来的64个不同的灰度级电压。这些灰度级放大器的操作按照从使能/禁止电路102传送来的控制信号控制，并有选择地禁止与被确定不使用的灰度级相应的灰度级放大器操作。这就使电流消耗有所减少。灰度级放大器电路104向灰度级电压选择电路108输出模拟灰度级电压，其按照所述放大器是否被使用而受到控制并被放大(或缓冲)。
第一数据锁存电路105根据锁存信号LAT顺序存储从外部输入的6比特灰度级数据。第二数据锁存电路106根据水平信号STB接收存储在第一数据锁存电路105中的n条输出线的灰度级数据，并保存灰度级数据以便同时输出至n条输出线。对于n条输出线中的每条线电平移位/译码电路107对从第二数据锁存电路106输送来的6比特灰度级数据进行电平移位，并通过其译码识别所要选择的灰度级。
灰度级电压选择电路108输入64个模拟灰度级电压，它们的使用或不使用受到控制，并且在灰度级放大器电路104中被64个灰度放大器放大(或缓冲)。对于n条输出线中的每条线，灰度级电压选择电路108根据从电平移位/译码电路107得到的识别结果，从这些64个不同的模拟灰度级电压电平中选择单一的模似灰度级电压电平。输出电路109经过n条输出线向n个输出端子S1至Sn分别输出如此选择的灰度级电压。
图11中所示的现有技术的数据线驱动电路布局能减少电源消耗，但当加上起帧存储器作用的RAM(随机存取存储器)以后就会发生问题。
在常用于显示静止图像的液晶显示装置(如移动电话)中，数据线驱动电路内装有帧存储器。为了减少电源消耗，只在帧图像变化时才安排来自CPU的信号传送图像数据。从CPU传送的各种信号和数据线驱动电路的各种类型的控制信号因而是不同步的。但为了显示图像，数据线驱动电路必须以固定的周期驱动。当与一行相对应的图像数据从帧存储器向用作行存储器的第一数据锁存电路105传送时，与一行相对应的图像数据用固定周期的锁存信号同时传送。因此，必须同时判定行存储器中图像数据的灰度级使用/不使用。
考虑图11的数据线驱动电路并入起帧存储器作用的RAM的情况，这个RAM必须安排在第一数据锁存电路105的上游。因此，从CPU传送的与图像数据中一帧相对应的灰度级数据，通过给定的定时顺序输入这个RAM而首先存储起来。然后，与灰度级数据的一行相对应的数据在其他的定时从这个RAM向第一数据锁存电路105同时传送，在那里存储起来。因此，出现这样的问题：即使用与图11中所示的电路布局采用过的同样方法，利用输入至这个RAM的灰度级数据已判定n条输出线要使用的各个灰度级，判定结果也不需要与由这个RAM输出的灰度级数据所使用的灰度级一致(已传送并由第一数据锁存电路105存储的灰度级数据)。
因为图像单元要显示的图像是不变的，当使用与存储在这个RAM中的一行相对应的灰度级数据显示图像时，并没有向这个RAM输入灰度级数据本身的实际动作。因此，在现有技术的结构中，出现的问题是不能实现图像显示，除非基于从外部输入的灰度级数据作出使用/不使用的判定。
因此，图11中所示现有技术的数据线驱动电路不能应对上述并入RAM的要求。在这一方面技术上能有效地改进的一个例子披露在日本未审专利公报No.2004-271930“显示装置用的驱动电路”(2003年3月10日申请)中。图12表示日本未审专利公报No.2004-271930的显示装置的驱动电路中使用的数据线驱动电路电路布局的一个例子。
如图12中所示，这个数据线驱动电路除了在第一数据锁存电路105的上游插入起帧存储器(用于存储与单帧相应的图像数据)作用的RAM110，以及使用64比特灰度级电压数据判定电路101判定从灰度级电压选择电路108来的每一灰度级的使用/不使用以外，具有与图11的数据线驱动电路相同的结构。因此，为了简化描述，对相同的电路单元给以与图11相同的参考号码并省略与其有关的描述。
RAM 110存储从外部输入的与一帧相应的6比特灰度级数据总量。与存储在RAM 110中的一帧相应的数据总量的一行(对应n条输出线)所对应的灰度级数据总量，响应锁存信号LAT同时传送至第一数据锁存电路105。与一行对应的这个灰度级数据总量保存在第一数据锁存电路105中。保存在第一数据锁存电路105中的与一行(对应n条输出线)相应的这个灰度级数据总量，响应水平信号STB同时传送至第二数据锁存电路106，并保存在第二数据锁存电路106中。由第二数据锁存电路106保存的这一灰度级数据持续一个水平周期(1H)。
应当注意，提供第一数据锁存电路105的目的是为了从CPU传送来的至RAM 110的灰度级数据写信号的安排，锁存信号LAT及时重叠传送，而向RAM 110的写入则优先进行。
判定电路101考查灰度级电压选择电路108中的一行所对应的6比特灰度级数据，判定被选择的灰度级(使用的灰度级)和不被选择的灰度级(不使用的灰度级)。这一点是利用了这样的事实：灰度级电压选择电路108所具有这种灰度级使用/不使用的判定功能和原始灰度级电压选择功能都有同样的6比特至64比特的译码操作。图13A至图13D中所示的电路布局用来实现这种灰度级使用/不使用判定功能。
图13A至图13D是电路示例图，具体说是判定电路101，其判定与单一显示行(对应n条输出线)相应的灰度级的使用/不使用(选择/不选择)。n条输出线的每条线的电路布局是相同的，所以在图13至图13D中只表示与单个输出端子有关的部分。
在结构如图图13A至图13D所示的判定电路101中，在具有典型结构的灰度级电压选择电路108中，开关205被提供用于根据电平移位/译码电路107的输出选择要使用的灰度级。为了能判定灰度级的译码电路而提供开关202，其分别控制64个灰度级放大器201输出侧的输出端子S1的连接/不连接。这些灰度级放大器201的数目与灰度级的数目相同(这些灰度级放大器201提供在灰度级放大器电路104中)。图13A至图13D的判定电路101进一步提供有：开关203a，其在Vn线(开关的输出侧的线)加载至电源电压VDD；开关207a，其使Vn线的电位从电源电位VDD下降至地电位GND；和开关206，其禁止关于输出端子S1至Sn上的灰度级的使用/不使用(选择/不选择)的判定动作。
结构如图13至图13D所示的判定电路101在图13A的状态下，对RAM 110中的灰度级数据的一行对应的总量进行读出和译码，并根据其结果对灰度级选择开关205进行断开/闭合的控制。如果被图13A的灰度级放大器201放大(缓冲)的灰度级电压被选择，它的灰度级选择开关205就变为ON(接通)，如果灰度级电压不被选择，灰度级选择开关205就变为OFF(断开)。这是基于灰度级电压选择电路108的灰度级电压选择功能的正常动作。
当从RAM 110传送的6比特灰度级数据被译码为64比特灰度级数据时，换句话说当水平信号STB变为高电平(H)时，如图13B中所示，电源电压预加载开关203a变为ON。这样，电源电压VDD预加载到线Vn(开关202的输出侧)上，结果，线Vn变成VDD电平。
其次，在电源电压预加载开关203a已变为OFF以后，地电压施加开关207a变为ON。如果这时灰度级选择开关205变为ON(所述灰度级被选择)，如图13C中所示，线Vn从VDD电平下降至地电平。相反，如果这时灰度级选择开关205变为OFF(所述灰度级不被选择)，如图14D中所示，线Vn保持VDD电平。
因此，如果相应的灰度级被选择，Vn线(灰度级放大器201和灰度级选择/不选择判定开关202的输出侧即灰度级放大器电路104的输出端)变为地电平，以及如果相应的灰度级不被选择，Vn线就变成VDD电平。判定电路101因此能通过读出灰度级电压选择电路108中的n条Vn线的电压电平，判定此时每一灰度级的选择/不选择。
使能/禁止电路102根据已得到的由判定电路101判定的结果，禁止不被选择的灰度级放大器201的操作。此后，当灰度级选择/不选择判定开关202和判定操作有效禁止开关206变为ON时，64级灰度级放大器201的输出被传送至输出端子S1至Sn。
图14是图12的驱动电路操作的定时图。如图13中所示构成的判定电路101的操作可参考这一定时图描述如下。为简化显示，在图14中只表示与输出端子S1有关的波形。在图14中，“1H”指示一个水平周期。
首先，在图14中的定时1，锁存信号LAT变为ON，对此响应，与存储在起帧存储器作用的RAM 110中的图像数据中的一行相应的灰度级数据被传送至并存储在数字锁存电路105中。这里，灰度级选择/不选择判定开关202变为ON，电源电压预加载开关203a变为OFF，判定操作有效禁止开关206变为ON，地电压施加开关207a变为OFF。结果是，输出端子S1处于0电平。
在下一定时即定时2，由判定电路101输出的所有判定结果信号变为高电平(H)，与图像数据无关。结果，所有开关202变为OFF，因而所有灰度级放大器201被置于不激活状态。为了当判定操作执行时电压不加到液晶显示装置的数据线(输出端子S1至Sn)上，所有开关206变为OFF。这时开关的状态如图13A所示。
在下一定时即定时3，水平信号STB变为ON，对此响应，与第一数据锁存电路105中的一行相应的灰度级数据传送至并存储在第二数据锁存电路106中。电平移位/译码电路107读出与第二数据锁存电路106中的一行相应的灰度级数据，并据此利用开关205选择一个灰度级。具体地说，涉及n条各输出线的所采用的灰度级被选择，其他的灰度级则被置于不选择的状态。此外，这时开关203a变为ON，结果是线Vn预充电至电源电压VDD。这时开关的状态如图13B所示。
在下一定时即定时4，开关203a变为OFF，开关207a变为ON。结果是，其灰度级选择开关205变为ON的线Vn(即输出线，那里的从灰度级放大器201传送的灰度级电压被判定为“使用”)从电源电压VDD下降为地电平GND。这时开关的状态如图13C所示。
另一方面，其灰度级选择开关205已变为OFF的线Vn(即输出线，那里的从灰度级放大器201传送的灰度级电压被判定为“不使用”)的电源电压Vn维持不变。这时开关的状态如图13D所示。
在这个定时4，与灰度级放大器电路104连接的64条线的每一线电平都可保持为“1”，在Vn线为例如电源电压VDD的情况下。在Vn线为例如地电平的情况下，64条线的电压电平可保持为“0”。所以，判定电路101可由锁存电路构成。
在下一定时即定时5，开关207a变为OFF，在下一定时即定时6，开关206变为ON，各个灰度级放大器201分别与输出端子S1至Sn相连。这时，根据来自判定电路101的判决结果，灰度级放大器201维持不激活状态或者改变为激活状态。所以与灰度级数据相应的灰度级电压经过输出端子S1至Sn加到每一输出线上。
一般希望由液晶显示装置的数据线驱动电路加到各个部分的电压尽可能地保持固定，除非由于例如操作状态的变化使电压电平波动时，从这方面看，如上所述，在图12的数据线驱动电路(内装RAM)的情况下，在一个水平同步周期(1H)中灰度级选择/不选择判决操作执行期间，判决操作有效禁止开关206有必要置于OFF状态。在这种情况下，输出端子S1至Sn也就假定处于高阻(Hi-Z)状态。具体地说，产生高阻(Hi-Z)周期。恒定电压保持的周期因Hi-Z周期的范围而减少。为了补偿这种减小，有必要通过改善灰度级放大器201或灰度级电压选择电路108的驱动能力提高操作速度。因此，电流消耗增加，电路的面积增加。
在图12的数据线驱动电路中，在灰度级选择/不选择的判决动作期间，所有输出端子S1至Sn(那里例如n＝396)不激活地置于Hi-Z状态。在这个动作期间，灰度级电压因此不能加至液晶的所有象素。这意味着液晶屏的象素的电容充电周期变短，因而降低图像质量。为了避免这一点，需要通过使灰度级放大器201和/或灰度级电压选择电路108的驱动能力有与液晶屏的象素的电容充电时间的缩短相应的提高，从而提高操作速度。
这样，在图12的数据线驱动电路的情况下，数据线驱动电路并入RAM 110，并通过禁止与不选择的灰度级相应的以及与不并入RAM 110相应的灰度级放大器201的操作，来减小电流消耗。但是，图像质量因而降低。
现在发现，在常规驱动电路中，为了防止图像质量的降低，有必要提高灰度级放大器和/或灰度级电压选择电路的操作速度；这却又与增加电流消耗和增加电路面积有关。
发明内容
根据本发明的一个方面，提供一种显示装置用的驱动电路，其中，多条扫描线和多条数据线排列成矩阵形式，驱动电路包括：第一数据锁存电路，其保存与所希望的图像数据的一行相应的图像数据；第二数据锁存电路，其保存第一数据锁存电路中保存的图像数据；译码电路，其对保存在第二数据锁存电路中的图像数据进行译码；灰度级放大器电路，其包括多个灰度级放大器，对多个灰度级电压或缓冲，并输出；灰度级电压选择电路，其从灰度级放大器电路输出的多个灰度级电压中选择显示所需要的灰度级电压，并向输出电路输出这些被选择的电压；判定电路，其利用保存在第一数据锁存电路或第二数据锁存电路中的图像数据，或被译码电路译码的图像数据，判定灰度级的使用/不使用；和使能/禁止电路，其禁止与判定不使用的灰度级相应的灰度级放大器操作。
因此，灰度级电压不受灰度级电压选择电路或输出电路(它们两者都是高电压电路)的操作的影响。关于灰度级的选择/不选择判定操作因而能在不产生Hi-Z(高阻)的状态下进行。特别是，这很适合于并入操作为帧存储器的RAM的驱动电路。
另外，由于不产生Hi-Z状态，就不会发生因Hi-Z周期的范围使恒定电压保持周期缩短的问题。因而不会发生伴随判定动作的图像质量降低。结果是，不需要例如提高多个灰度级放大器或灰度级电压选择电路的驱动能力以提高它们的操作速度。因而能实现电流消耗的降低和电路面积的减少。
这个驱动电路采用上面所描述的“开关驱动”。
根据本发明的一个方面，提供一种显示装置用的驱动电路，其中，多条扫描线和多条数据线排列成矩阵形式，驱动电路包括：第一数据锁存电路，其保存与所希望的图像数据的一行相应的图像数据；第二数据锁存电路，其保存第一数据锁存电路中保存的图像数据；译码电路，其对保存在第二数据锁存电路中的图像数据进行译码；灰度级放大器电路，其包括多个灰度级放大器，各对多个灰度级电压或缓冲，并输出；灰度级电压选择电路，其从灰度级放大器电路输出的多个灰度级电压中选择显示所需要的灰度级电压，并向输出电路输出这些被选择的电压；多个放大器，其对灰度级电压选择电路所选择的电压进行放大或缓冲，并向输出电路输出；判定电路，其利用保存在第一数据锁存电路或第二数据锁存电路中的图像数据，或被译码电路译码的图像数据，判定灰度级的使用/不使用；和使能/禁止电路，其有选择地禁止与判定为不使用的灰度级相应的灰度级放大器的操作。
因此，灰度级电压不受灰度级电压选择电路或输出电路(它们两者都是高电压电路)的操作的影响。关于灰度级的选择/不选择判定操作因而能在不产生Hi-Z(高阻)的状态下进行。特别是，这很适合于并入作为帧存储器操作的RAM的驱动电路。
另外，由于不产生Hi-Z状态，就不会发生因Hi-Z周期的总量使固定电压保持周期缩短的问题。因而不会发生伴随判定动作的图像质量降低。结果是，不需要例如提高多个灰度级放大器和/或灰度级电压选择电路的驱动能力以提高它们的操作速度。因而能实现电流消耗的降低和电路面积的减少。
这个驱动电路采用如上所述的“放大器驱动”。
采用根据本发明的显示装置驱动电路，能进行灰度级的选择/不选择判定操作而不产生Hi-Z状态。根据本发明的显示装置驱动电路适合于并入帧存储器的驱动电路。另外，能实现电流消耗的进一步降低和电路面积的减少。
附图说明
本发明的上述和其他目的、优点和特性，从下面结合附图的描述中将看得更清楚，附图中：
图1A示出根据本发明第一实施例的数据线驱动电路布局的功能方框图，图1B示出这个数据线驱动电路中采用的灰度级放大器电路内部布局的电路图；
图2示出采用本发明的液晶显示装置的整体布局的方框图；
图3示出根据本发明第一实施例的数据线驱动电路操作的定时图；
图4示出根据本发明第一实施例的数据线驱动电路中采用的判定电路布局的功能方框图。
图5示出根据本发明第二实施例的数据线驱动电路中采用的判定电路布局的功能方框图。
图6示出根据本发明第三实施例的数据线驱动电路中采用的判定电路布局的功能方框图。
图7示出根据本发明第三实施例的数据线驱动电路操作的定时图
图8示出根据本发明第四实施例的数据线驱动电路布局的功能方框图；
图9示出根据本发明第五实施例的数据线驱动电路布局的功能方框图；
图10示出根据本发明第六实施例的数据线驱动电路布局的功能方框图；
图11示出未并入用作帧存储器的RAM的现有数据线驱动电路布局的功能方框图；
图12示出常规显示装置驱动电路中采用的并入RAM帧存储器的数据线驱动电路布局的功能方框图；
图13A至图13D示出图12的数据线驱动电路中采用的判定电路布局示例的详细功能及其状态的变化；和
图14示出图12的数据线驱动电路操作的定时图。
具体实施方式
下面将参考附图详细地描述本发明的优选实施例。将描述本发明应用于液晶显示装置中的一些示例。但是，本发明不限于液晶显示装置，也能应用于需要多个放大器驱动的其他显示装置例如EL(场致发光)装置成PDP(等离子显示屏)装置。
(第一实施例：液晶显示装置的整体布局)
图2示出应用本发明的液晶显示装置的整体布局的的方块图。
图2的液晶显示装置50提供在移动电话等等中。虽然在图2未示出，但是它包含用于显示彩色图像的显示单元。这个显示单元包括：液晶层；以矩阵形式排列在这个液晶层中的多条扫描线和多条数据线；和多个开关元件，其控制与扫描线和数据线相交处形成的规定数目的各象素光线的通过或截断。液晶显示装置50与设置在外部的CPU52相连，并响应从CPU52传送来的多种信号62，在显示单元上显示所希望的图像。
液晶显示装置50还包括根据本发明第一实施例的数据线驱动电路51、接口电路53、RAM控制电路54、命令控制电路55、定时控制电路56、扫描线驱动电路57振荡电路58、定时产生电路59、电源电路60和Vcom电路61。
根据本发明第一实施例的数据线驱动电路51是用来驱动显示单元的多条数据线的电路，包括帧存储器(RAM)511和数据判定电路517。
接口电路53用来将液晶显示装置50与CPU52连接起来。RAM控制电路54控制例如数据线驱动电路51中的帧存储器(RAM)511的写地址。命令控制电路55接收从CPU52来的信息，例如驱动液晶显示装置50所需要的伽马(灰度)电路的设置；驱动频率例如帧频率；或者驱动电压或象素数目。命令控制电路55存储写入例如EEPROM(电可擦除可编程只读存储器)(未示)的信息，命令控制电路55用命令控制数据线驱动电路51和定时控制电路56。
振荡电路58构成信号产生装置，产生与从CPU52输入至接口电路53的多种信号62不同步的时钟信号RCLK。定时产生电路59构成定时产生装置，其基于由振荡电路58产生的时钟信号RCLK产生信号，例如垂直信号VS或水平信号STB或极性信号PUL。这些信号是驱动液晶显示装置50所必需的。电源电路60产生驱动液晶显示装置50的驱动电压。Vcom电路61是驱动显示单元公共电极(未示)的电路。定时控制电路56控制液晶显示装置50中的数据线驱动电路51、扫描线驱动电路57、电源电路60和Vcom电路61的驱动定时。扫描线驱动电路57是用来驱动显示单元多条扫描线的电路。
这些电路不必需在同一电路板上：电源电路60和/或扫描线驱动电路57和/或Vcom电路可以在单独的电路板上形成。同样，一些或全部电路可以在例如包含数据线和扫描线的玻璃衬底上制造。驱动液晶显示装置50的数据线、扫描线和公共电极和电压由电源电路60产生。
应当注意，图2中逻辑电路单元例如信号产生电路58或接口电路53的电源线未表示。另外，除图像数据和命令数据之外，从CPU52输入的信号62包括例如芯片选择线、写信号、读信号、数据/命令选择信号、复位信号(这些信号线都未示出)；但是，所有这些信号统称作信号62。
(第一实施例：数据线驱动电路的布局)
下面将参考图1A和图1B详细描述涉及本发明第一实施例的数据线驱动电路51。图1A示出数据线驱动电路51的布局的功能方框图，图1B示出数据线驱动电路51中采用的灰度级放大器电路的内部布局电路图。
在实际的数据线驱动电路中，需要极性反相电路和其他电路系统，由于这些电路与本发明无直接关系，所以没有将它们表示出来。另外，虽然显示一幅特定图像所要用的数据是构成图像基础的图像数据，但是本发明关心的是图像数据中的灰度级数据，所以下面将描述的是灰度级数据。
数据线驱动电路51包括起数据判定电路517作用的判定电路1、使能/禁止电路2、灰度级电压产生电路3、灰度级放大器电路4、起行存储器作用的第一数据锁存电路5、起行存储器作用的第二数据锁存电路6、电平移位/译码电路7、灰度级电压选择电路8、输出电路9和起帧存储器511作用的RAM10。N条输出线和n个输出端子S1至Sn提供在输出电路9的输出侧(n是2或更大的整数)。输出端子S1至Sn分别与显示单元的n条数据线相连。
与图11对比，判定电路1利用存储在起行存储器作用的第一数据锁存电路5中的6比特灰度级数据(对应于一行)，对n条输出线上要使用的灰度级进行判定。换句话说，判定电路1判定与这个时间点输入的灰度级数据相应的64灰度级数据中的哪一个将要被使用在有关的n条输出线上。然后，输出代表判定结果的64比特判定结果数据。
使能/禁止电路2根据从判定电路1来的64比特判定结果数据确定各个灰度级使用/不使用。使能/禁止电路2基于这个结果向灰度级放大器电路4发送控制信号。灰度级放大器电路4产生灰度级电压数目与灰度级数目(此情况为64灰度级)相同的模拟灰度级电压，该灰度级电压是由灰度级电压产生电路3产生的。然后，将这些64灰度级的模拟灰度级电压传送至灰度级电压选择电路8。
灰度级放大器电路4包括数目与灰度级相同的64个灰度级放大器4a，如图1B所示，其分别放大(或缓冲)从灰度级电压产生电路3传送来的64个灰度级电压。这些灰度级放大器4a的操作由使能/禁止电路2传送来的控制信号进行控制。具体地说，与确定要使用的灰度级对应的灰度级放大器4a被允许操作，而确定与“不使用”的灰度级对应的灰度级放大器4a则被禁止操作。其目地是减小电流消耗。灰度级放大器电路4把以此方法控制其使用/不使用并放大(或缓冲)的模拟灰度级电压输出至灰度级电压选择电路8。
用作帧存储器511的RAM10安排在第一数据锁存电路5的上游。RAM10存储相应于一帧的从外部输入的6比特灰度级数据总量。RAM10通过接口53顺序地接收从CPU52传送来的6比特灰度级数据，并累积相应于一帧的灰度级数据总量。这一灰度级数据累积是根据从CPU52传送来的灰度级数据写信号进行的。但是这个灰度级数据写信号与锁存信号LAT和水平信号STB两者都不同步。
第一数据锁存电路5和第二数据锁存电路6两者都起行存储器作用。与存储在RAM10中一帧相应的灰度级数据中的与一条扫描线(对应于n条输出线)对应的灰度级数据，由锁存信号LAT同步同时地传送至第一数据锁存电路5并保存在第一数据锁存电路5中。另外，保存在第一数据锁存电路5中的上与一条扫描线(对应于n条输出线)对应的总量，由水平信号STB同步同时地传送至第二数据锁存电路6并保存在第二数据锁存电路6中。这些灰度级数据在第二数据锁存电路6中的保存持续一个水平周期(1H)。
提供第一数据锁存电路5以确保：如果从CPU52传送至RAM10的灰度级数据写信号和锁存信号LAT以时间重叠形式传送时，则优先执行写入RAM10。
对于n条输出线和每条线，电平移位/译码电路7对从第二数据锁存电路6传送来的6比特灰度级数据(对应于一条扫描线)进行电平移位，并通过对其译码为64个灰度级数据识别要选择的灰度级。灰度级电压选择电路8根据电平移位/译码电路7识别处理的结果为每条输出线选择模拟灰度级电压(V1至V64)。输出电路9分别将如此选择得到的模拟灰度级电压输出至n个输出端子S1至Sn。
(第一实施例：判定电路的布局和操作)
下面将参考图4描述数据线驱动电路51采用的判定电路1的布局和操作。
如图4所示，判定电路1包括灰度级数据判定电路11和判定结果处理电路12。灰度级数据判定电路11包括具有相同结构的n级比较电路11a。这n级比较电路11a分别包括1比特“或”电路11b和6比特比较器11c。n级比较电路11a级联成单行。判定结果处理电路12包括64位移位寄存器15和6比特参考计数器16。移位寄存器15和参考计数器16与时钟信号CLK同步操作。
判定结果处理电路12的参考计数器16以6比特形式顺序将计数器值0至63之一提供给所有比较器11c。另一方面，比较器11c分别还被提供以相应的6比特灰度级数据DATA1至DATAn(这些存储在第一数据锁存电路5中)。比较器11c将6比特计数值与所提供的6比特灰度级数据DATA1至DATAn进行比较，产生1比特比较结果数据，它们被传送至相应的”或”电路11b。
如图4中所示，第n级比较电路11a将它自己的比较器11c的1比特比较结果数据直接向前输送至邻接的比较电路11a(即第(n-1)级比较电路)作为1比特比较结果数据。第(n-1)级“或”电路11b对它自己的比较器11c的1比特比较结果数据以及收其向后邻接的第n级比较电路11a的1比特”或”输出(其等于第n级比较器11c的输出)采取“或”运算，并将这个结果向前输送至邻接的第(n-2)级比较电路11a。以同样的方法继续下去，第(n-2)至第二级”或”电路11b分别对它们自己的1比特比较结果数据以及由其向后邻接的第(n-1)级至第三级比较电路11a采取“或”运算，并将结果向前输出到邻接的第(n-3)级至第一级比较电路11a。第一级”或”电路11b对它自己的比较器11c的1比特比较结果数据以及由其向后邻接的第二级比较电路11a的1比特”或”输出采取“或”运算，并将结果输出至判定结果处理电路12作为灰度级数据判定电路11的1比特判定结果数据。这个1比特判定结果数据输入至判定结果处理电路12的64位移位寄存器15。
结果，当上述操作重复64次时，顺次在0至63范围内改变计数器值为0、1、2……，64项1比特判定结果数据就顺序地存储到64位移位寄存器15中。通过检查这些数据，以64比特形式获得指示64个灰度级中哪些灰度级要使用和哪些灰度级不使用的判定结果。
当指示这些判定结果的64比特数据传送至使能/禁止电路2时，使能/禁止电路2根据这些判定结果允许那些要使用的灰度级放大器4a工作。而禁止那些不使用的灰度级放大器4a工作。
描述一个具体示例，参考计数器16向灰度级数据判定电路11的比较电路11a提供6比特形式的计数器值“0”。当此步骤完成后，这些比较器11c将计数器值“0”与分别从第一数据锁存电路5输出的6比特灰度级数据DATA1至DATAn进行比较，在这个时间点上如果它们自己的灰度级数据为“0”，即与计数器值“0”一致，则1比特比较器11c的输出是“真”。如果灰度级数据不是“0”，换句话说为“1”、“2”……，则1比特比较器11c的输出变成“假”。在n级比较电路11a中以同样的方法进行比较操作。
如果计数器值是“0”，则进行有关n条输出线的n个灰度级数据是否为“0”的判定。如图4所示，n个比较电路11a级联在一起(即像一串小珠链接起来)，其终端级与64位移位寄存器15相连。由此确定移位寄存器15的第一位。具体地说，第一位根据n个灰度级数据是否全部为非“0”，或者n个灰度级数据之一或更多是否为“0”来确定。接着，如果进行同样操作而计数器值改变为“1”，移位寄存器15的第二位则被确定。通过以同样方法顺序重复这一操作64次，计数器值顺序从“0”变化至“63”，所获得的关于64级灰度级的64比特判定结果数据，即“真”(存在的灰度级即使用的灰度级)或“假”(不存在的灰度级即不使用的灰度级)，累积在移位寄存器15中。
由此获得的判定结果数据中的“真”或“假”决定灰度级数据是被使用还是不被使用。当将这些判定结果数据发送至电平移位/译码电路7时，电平移位/译码电路7使与估算为“真”的灰度级相应的灰度级放大器4a工作，而禁止与估算为“假”的灰度级相应的灰度级放大器4a工作。
(第一实施例：数据线驱动电路的操作)
下面将参考图3中所示定时图描述数据线驱动电路51的操作。应当注意，为简化显示，只表示与图3输出端子Sn有关的波形。位置A表示出判定电路1的输出端子的电压电平，位置B示出灰度级放大器电路4的输出端子的电压电平(参看图1)。
首先，当锁存信号LAT在图3的定时1(包含在初始水平同步周期1H)变为ON(接通)时，对此响应，与存储在起帧存储器作用的RAM10中的图像数据中的灰度级数据的一行相应的总量被传送至第一数据锁存电路5并存储。灰度级放大器4a包括图示的灰度级放大器4a的全部输出电平，是从这个定时图左面延续下来的先前时刻(附图中未示)的输出结果。这代表紧前行的操作，并且对当前(和下一)行完全没有影响。
接下来，在定时2，判定电路1开始指定判定动作。具体地说，在相应的6比特灰度级数据DATA1至DATAn分别提供给比较器11c的同时，来自判定结果处理电路12的参考计数器16的顺序变化为0、1、2、……的计数器值，也提供给所有的比较器11c。结果，64比特判定结果数据存储到判定结果处理电路12的64位移位寄存器15中。这一判定操作一直继续到定时5，并且在这个周期内与定时3和4平行地进行。
在随后的定时中即定时3，水平信号STB变为ON，对此响应，与第一数据锁存电路5中一行相应的灰度级数据传送至第二数据锁存电路6并存储。电平移位/译码电路7读出与第二数据锁存电路6中一行相应的灰度级数据总量，并以此来选择灰度级。具体地说，为n条输出线中的每条线选择要使用的灰度级，与此不同的灰度级则被认为是不被选择的，这里，全部灰度级放大器4a包括图示的灰度级放大器4a的输出电平总是设置为H(高)。因此，所有的灰度级放大器4a处于有效状态，并且输出端子Sn的电压电平变成模拟灰度级电压。
在随后的定时4和定时5，判定电路1的判定操作仍然继续，所以灰度级放大器4a和输出端子Sn的状态保持在定时3的状态上。判定操作在定时5的末端结束。
在下一定时即定时6，判定电路1的判定操作已经结束，因此，根据判定结果，灰度级放大器4a激活状态(工作状态)保持，或者改变为非激活状态(禁止状态)。与灰度级数据对应的模拟灰度级电压因此经过输出端子S1至Sn加至液晶显示装置50的数据线。应当注意，由于图示的灰度级放大器4a已识别为不使用，它的操作被禁止，结果，能对输出端子Sn的电压电平不产生影响。另外，尽管图中未示，由于灰度级放大器4a的操作已经识别为不使用而被禁止，所以它的输出电平当然为L。
在图3在第二水平同步周期H，在定时3所有灰度级放大器4a从非激活状态变化到激活状态。即使在这种情况下，结果对输出端子Sn的电压电平没有影响。顺便说，为什么输出端子Sn的电压电平是负的，是因为已进入第二水平同步周期H，所以与第一水平同步周期相比，所加电压的极性已经反相。
如上所述，关于根据本发明第一实施例的数据线驱动电路51，判定电路1通过使用从第一数据锁存电路5传送来的6比特灰度级数据，对不同的灰度级进行使用/不使用的判定。因此，第二数据锁存电路6和/或其下游的电路组即电平移位/译码电路7、灰度级电压选择电路8和输出电路9(所有这些电路都是高电压电路)的操作不受影响。所以灰度级的选择/不选择操作能进行，即使在并入操作为帧存储器511的RAM10的情况下也不会产生Hi-Z状态。
另外，由于Hi-Z状态未产生，所以不会发生恒定电压所保持的周期因Hi-Z周期总量而减小的周期问题。具体地说，因为判定结果处理电路12所示数据线驱动电路的问题未发生，所以不会发生伴随判定操作的图像质量的变坏。结果，消除了需要通过例如提高它们的驱动能力来提高64灰度级放大器4a的操作速度的问题，这样能得到降低电流消耗和减小电路面积的效果。
例如让我们假定，在灰度级电压产生电路中产生64个灰度级电压消耗的电流为0.64mA(每一灰度级为0.01mA)，在灰度级放大器电路4中放大或缓冲这些灰度级电压消耗的电流为6.4mA(每一灰度级为0.1mA)。通过根据判定电路1的判定结果，禁止与不使用的灰度级相应的灰度级电压的产生和它的放大或缓冲，每一灰度级的电流消耗能削减的总量为(0.01+0.1)＝0.11mA。假定驱动电压不为5V，在例如全屏幕信号彩色显示的情况下，能获得最大电流消耗的削减为0.11mA×5V×63＝34.65mW。
(第二实施例)
图5示出根据本发明第二实施例的数据线驱动电路中采用的判定电路1的布局。
如图5所示，这个判定电路1单独地由灰度级数据判定电路11A构成，不包括第一实施例中与判定结果处理电路12相应的电路。灰度级数据判定电路11A包括具有电路结构相同的n级比较电路11Aa。这n级比较电路11Aa分别包括64比特”或”电路11Ab和将6比特转换为64比特的译码电路11Ac，n级比较电路以单行级联起来。
n级译码电路11Ac分别将从第一数据锁存电路5接收来的6比特灰度级数据DATA1至DATAn转换为64比特的形式。具体地说，使用6比特灰度级数据，n级译码电路11Ac确定与64灰度级中被选择的灰度级相应的比特(相应于1比特的量)，并确定与未被选择的灰度级相应的那些比特(相应于63比特的量)。换句话说，64比特中只有被选择为使用的灰度级的一比特有不同于其他63比特的电平。然后，由译码电路确定的结果，以64比特选择/不选择数据的形式输出至它自己的”或”电路11Ab。
第n级“或”电路11Ab将从它自己的译码电路11Ac来的64比特选择/不选择数据，以64比特“或”输出的形式立刻输出至由其向前邻接的比较电路11Aa(即第(n-1)级比较电路)。然后，第(n-1)级“或”电路11Ab对从它自己的译码电路11Ac来的64比特选择/不选择数据以及其下游方向邻接的第n级比较电路11Aa的64比特”或”输出(等于第n级“或”电路11Ac的输出)采取“或”运算，并将该结果输出至由其向前邻接的第(n-2)级比较电路11Aa。此后，同样地，第(n-2)级至至第二级”或”电路11Ab分别对从它自己的译码电路11Ac来的64比特选择/不选择数据以及由其向后邻接的第(n-1)级至第三级比较电路11Aa的64比特“或”输出采取“或”运算，并将这个结果输出至其向前邻接的第(n-3)级至第一级比较电路11Aa。第一级“或”电路11Ab对从它自己的译码电路11Ac来的64比特选择/不选择数据以及从由其向后邻接的第二级比较电路11Aa来的64比特“或”输出采取“或”运算，并将这个结果输出至使能/禁止电路2作为灰度级数据判定电路11A的64比特判定结果数据。
所有比较电路11Aa中的“或”电路11Ab的“或”输出反映在由这种计算得到的64比特判定结果数据(来自第一比较电路11Aa的输出)中。因此，使用这种方法，能得到关于n条输出线上灰度级使用/不使用的判定。
参考具体示例继续进行描述，从第一数据锁存电路5来的6比特灰度级数据由译码电路11Ac进行译码。如果在这个时间点上灰度级数据的值例如为“0”，由上述译码电路11Ac输出的64比特选择/不选择数据的“第0比特”变成“真”，而这一数据的所有其他63比特变成“假”。如果这个灰度级数据的值为“1”，则由上述译码电路11Ac输出的64比特选择/不选择数据的“第一比特”变成“真”，而这一数据的所有其他63比特变成“假”。当使用64比特“或”电路11Ab所获得的64比特选择/不选择数据重叠并采取“或”运算时，即使这些比特中之一为“真”，则64比特判定结果数据也变成“真”。也就是说，已被转换为64比特形式的灰度级数据值所对应的64比特选择/不选择数据的“第0比特”至“第63比特”，能由64比特判定结果数据确定。
由这一组64比特构成的判定结果数据直接表示64级灰度级放大器4a的激活/不激活。因此，灰度级中哪一比特为使用/不使用(即灰度级放大器4a中哪一比特激活/不激活)能通过将这一判定结果数据直接发送至使能/禁止电路2而判定。
第二实施例的数据线驱动电路在结构上基本上与上述第一实施例相同，明显得到相同的有利效果。但是，如图5所示，由于判定电路1只由灰度级数据判定电路11A构成，不包括判定结果处理电路12，所以没有与时钟信号CLK同步操作的移位寄存器15或参考计数器16。因此，这个实施例不受时钟信号CLK强加的限制，结果，判定电路1的判定操作只考虑灰度级数据判定电路11A的逻辑电路中所产生的“晶体管工作延迟时间”的短延迟时间就行。也就是说，虽然电路规模比第一实施例情况下稍大一点，但是具有判定操作比第一实施例情况下快的优点。
(第三实施例)
图6示出根据本发明第三实施例的数据线驱动电路的布局。在这个第三实施例中，输入至判定电路1的灰度级数据从第二数据锁存电路6中得到，而其余的结构与第一实施例情况下相同。因此，相同的元件给于同样的参考号码，不重复对它们的详细描述。
数据流程和操作原理与第一实施例情况下的相同。但是，如图7所示的定时图中，这个实施例与第一实施例的不同之处是，判定电路1的判定操作从响应确定第二数据锁存电路6的输入定时的水平信号STB开始。
显然，采用第三实施例的数据线驱动电路，得到与上述第一实施例情况下相同的利益。但是，考虑输出多个灰度级的情况下的整体操作和功能，有这样的情况，即也许不可能将从第一数据锁存电路5抽取的灰度级数据提供给判定电路1。在某些情况下，如这个第三实施例，来自第二数据锁存电路6的灰度级数据能提供给判定电路1。如果这样做，判定操作开始的定时晚于第一实施例，所以，困难的是截至判定处理过程终止的定时从而禁止不同的灰度级放大器4a的操作，所能最终确定的时间有加长的危险。
(第四实施例)
图8示出根据本发明第四实施例的数据线驱动电路的布局。根据这个第四实施例的数据线驱动电路与根据第一至第三实施例的实施例的不同之处在于：上述第一至第三实施例中采用“开关驱动”，而第四实施例中采用“放大器驱动”。由于其余的结构与第一实施例的情况相同，所以与图1中相同元件给于同样的参考号码，不重复对它们的详细描述。
具体地说，放大器电路13设置在灰度级电压选择电路8和输出电路9之间。在放大器电路13中采用的结构是为n条输出线提供放大器，为每一输出线放大(或缓冲)所选择的模拟灰度级电压。放大器电路13中的n级放大器总是工作，与判定结果无关。
与第一至第三实施例情况下相同，64级灰度级放大器(未示)包含在灰度级放大器4A中，这些灰度级放大器与放大器电路13相连。由于灰度级电压的调整功能等包含在灰度级放大器4A中，所以在灰度级放大器4A中调整的64灰度级的模拟灰度级电压传送至放大器电路13，在这里放大(或缓冲)。
第四实施例表明，当本发明应用于“放大器驱动”时，也得到有利的效果。
让我们例如假定在灰度级放大器4A中64模拟灰度级电压的产生消耗0.64mA(每一灰度级0.01mA)，在放大器电路13中放大这些模拟灰度级电压消耗6.4mA(每一灰度级0.1mA)。通过根据判定电路1的判定结果禁止产生与不使用的灰度级相对应的模拟灰度级电压能使每一灰度级的电流消耗减小0.01mA。这小于第一实施例，第一实施例的电流消耗为每一灰度级0.11mA。另外，如果驱动电压假定为5V，则在全屏幕显示单一颜色的情况下，功耗的减小量最大为0.01mA×5V×63＝3.15mW。功耗的减小量大大小于第一实施例(34.65mW)的情况。但是，即使本发明应用于“放大器驱动”时，但功耗也能减小。
(第五实施例)
图9示出根据本发明第五实施例的数据线驱动电路的布局。在根据第五实施例的数据线驱动电路中，输入至判定电路1的灰度级数据从电平移位/译码电路7中得到，其余的结构与第一实施例的情况相同。因此，与图1相同的元件给于同样的参考号码，不重复对它们的详细描述。第五实施例也是“开关驱动”。
数据流程和操作原理与第一实施例的情况相同。但是，这一实施例与第一实施例的不同之处在于：判定电路1的判定操作在电平移位/译码电路7中的灰度级数据产生之后开始，而该灰度级数据的产生又是在规定向第二数据锁存电路6输入定时的水平信号STB之后经过规定的时间间隔之后。
显然，采用第五实施例的数据线驱动电路，能得到在第一实施例的情况下相同的有利效果。但是，考虑输出多个灰度级时的整体功能和操作，也许存在这样的情况，即不可能从第二数据锁存电路6抽取灰度级数据并将其提供给判定电路1。在这种情况下，如同在第五实施例中那样能够从电平移位/译码电路7抽取灰度级数据并将其提供给判定电路1。
(第六实施例)
图10示出根据本发明第六实施例的数据线驱动电路的操作定时图。
第六实施例的数据线驱动电路结构与第一实施例的数据线驱动电路结构相同，但在涉及图3的定时图的下述方面有所不同。
具体地说，图3的定时图清楚表明，在第一实施例中，变成H电平的水平信号STB的周期(即施加水平信号STB的周期)与判定操作重叠。但是，本发明不限于此，它能把这些处理为不重叠。第六实施例就能获得这一效果。
在第六实施例中，判定电路1在变成H电平的锁存信号LAT的数据输入(即加上锁存信号LAT的定时)之后，立即进行判定操作。但是，在判定操作结束后确定每一灰度级灰度级之后，才施加指示灰度级电压输出定时的水平信号STB。换句话说，施加水平信号STB的定时延迟一个相应于第一数据锁存电路5操作灰度级数据输入所需要的时间和判定操作所需要的时间之和的时间。因此，在判定操作完成之后，也将模拟灰度级电压施加到数据电极上。
不需要操作的灰度级放大器4a将保持完全不操作状态，所以得到的优点是电流消耗减小的有利效果与第一实施例的情况相比有进一步改善。
(修改示例)
在上述实施例中，本发明应用于液晶显示装置，但本发明不局限于此，本发明能应用于其他任何显示装置。另外，虽然在上述实施例中，已描述过的本发明的一些示例应用于内装RAM的显示装置，但是本发明不限于上述实施例，在没有脱离本发明的范围和精神的情况下，能够做出修改和变形。

Claims (18)

1.一种驱动显示装置用的驱动电路，其中多条扫描线和多条数据线排列成矩阵形式，其特征在于包括：
第一数据锁存电路，其保存与给定图像数据的一行相对应的图像数据；
第二数据锁存电路，其保存第一数据锁存电路中保存的图像数据；
译码电路，其对保存在第二数据锁存电路中的图像数据进行译码；
灰度级放大器电路，其包括多个灰度级放大器，对多个灰度级电压进行放大或缓冲，并输出；
灰度级电压选择电路，其从灰度级放大器电路输出的多个灰度级电压中选择显示所需要的灰度级电压，并向输出电路输出这些被选择的灰度级电压；
判定电路，其利用保存在第一数据锁存电路或第二数据锁存电路中的图像数据，或被译码电路译码的图像数据，判定灰度级的使用/不使用；和
使能/禁止电路，其禁止与判定为不使用的灰度级相对应的灰度级放大器的操作。
2.一种驱动显示装置用的驱动电路，其中多条扫描线和多条数据线排列成矩阵形式，其特征在于包括：
第一数据锁存电路，其保存与给定图像数据的一行相对应的图像数据；
第二数据锁存电路，其保存第一数据锁存电路中保存的图像数据；
译码电路，其对保存在第二数据锁存电路中的图像数据进行译码；
灰度级放大器电路，其包括多个灰度级放大器，对多个灰度级电压进行放大或缓冲，并输出；
灰度级电压选择电路，其从灰度级放大器电路输出的多个灰度级电压中选择显示所需要的灰度级电压，并输出这些被选择的灰度级电压；
多个放大器，其对灰度级电压选择电路所选择的灰度级电压进行放大或缓冲，并向输出电路输出；
判定电路，其利用保存在第一数据锁存电路或第二数据锁存电路中的图像数据，或被译码电路译码的图像数据，判定灰度级的使用/不使用；和
使能/禁止电路，其禁止与判定为不使用的灰度级相对应的灰度级放大器的操作。
3.根据权利要求1所述的显示装置的驱动电路，其特征在于进一步包括帧存储器，其保存与一帧相应的给定图像数据。
4.根据权利要求2所述的显示装置的驱动电路，其特征在于进一步包括帧存储器，其保存与一帧相应的给定图像数据。
5.根据权利要求1所述的显示装置的驱动电路，其特征在于：判定电路包括：灰度级数据判定电路，其包括相互有相同结构并级联的多个比较电路，和判定结果处理电路，其包括参考计数器和移位寄存器；
通过在预定范围内改变参考计数器数值的同时，重复进行多个比较电路中的各相应灰度级数据与参考计数器传送来的计数值进行比较的操作，在移位寄存器中获得判定结果数据，这个比较结果输入至相应的“或”电路，“或”电路对比较结果以及级联的比较电路的“或”电路输出两者取“或”运算，并将遍及多个比较电路所得到的“或”输出至移位寄存器。
6.根据权利要求2所述的显示装置的驱动电路，其特征在于：判定电路包括：灰度级数据判定电路，其包括相互有相同结构并级联的多个比较电路，和判定结果处理电路，其包括参考计数器和移位寄存器；
通过在预定范围内改变参考计数器数值的同时，重复进行多个比较电路中的各相应灰度级数据与参考计数器传送来的计数值进行比较的操作，在移位寄存器中获得判定结果数据，这个比较结果输入至相应的“或”电路，“或”电路对比较结果以及级联的比较电路的“或”电路输出两者取“或”运算，并将遍及多个比较电路所得到的“或”输出至移位寄存器。
7.根据权利要求3所述的显示装置的驱动电路，其特征在于：判定电路包括：灰度级数据判定电路，其包括相互有相同结构并级联的多个比较电路；和判定结果处理电路，其包括参考计数器和移位寄存器；
通过在预定范围内改变参考计数器数值的同时，重复进行多个比较电路中的各相应灰度级数据与参考计数器传送来的计数值进行比较的操作，在移位寄存器中获得判定结果数据，这个比较结果输入至相应的“或”电路，“或”电路对比较结果以及级联的比较电路的“或”电路输出两者取“或”运算，并将遍及多个比较电路所得到的“或”输出至移位寄存器。
8.根据权利要求4所述的显示装置的驱动电路，其特征在于：判定电路包括：灰度级数据判定电路，其包括相互有相同结构并级联的多个比较电路，和判定结果处理电路，其包括参考计数器和移位寄存器；
通过在预定范围内改变参考计数器数值的同时，重复进行多个比较电路中的各相应灰度级数据与参考计数器传送来的计数值进行比较的操作，在移位寄存器中获得判定结果数据，这个比较结果输入至相应的“或”电路，“或”电路对比较结果以及级联的比较电路的“或”电路输出两者取“或”运算，并将遍及多个比较电路所得到的“或”输出至移位寄存器。
9.根据权利要求1所述的显示装置的驱动电路，其特征在于：判定电路包括灰度级数据判定电路，其包括相互有相同结构并级联的多个比较电路；和
多个比较电路各将相应的灰度级数据译码为具有与灰度级的数目相应的比特数的数据，并在与灰度级的数目相应的比特数的数据中，确定与所选择的灰度级相对应的一比特，其他比特则相应于未选择的灰度级；和
灰度级的使用/不使用，是通过对有关灰度级的选择/不选择确定结果的多个比较电路取“或”运算来判定。
10.根据权利要求2所述的显示装置的驱动电路，其特征在于：判定电路包括灰度级数据判定电路，其包括相互有相同结构并级联的多个比较电路；和
多个比较电路各将相应的灰度级数据译码为具有与灰度级的数目相应的比特数的数据，并在与灰度级的数目相应的比特数的数据中，确定与所选择的灰度级相应的一比特，其他比特则相应于未选择的灰度级；和
灰度级的使用/不使用，通过对有关灰度级的选择/不选择确定结果的多个比较电路取“或”运算来判定。
11.根据权利要求3所述的显示装置的驱动电路，其特征在于：判定电路包括灰度级数据判定电路，其包括相互有相同结构并级联的多个比较电路；和
多个比较电路各将相应的灰度级数据译码为具有与灰度级的数目相应的比特数的数据，并在与灰度级的数目相应的比特数的数据中，确定与所选择的灰度级相应的一比特，其他比特则相应于未选择的灰度级；和
灰度级的使用/不使用，通过对有关灰度级的选择/不选择确定结果的多个比较电路取“或”运算来判定。
12.根据权利要求4所述的显示装置的驱动电路，其特征在于：判定电路包括灰度级数据判定电路，其包括相互有相同结构并级联的多个比较电路；和
多个比较电路各将相应的灰度级数据译码为具有与灰度级的数目相应的比特数的数据，并在与灰度级的数目相应的比特数的数据中，确定与所选择的灰度级相应的一比特，其他比特则相应于未选择的灰度级；和
灰度级的使用/不使用，通过对有关灰度级的选择/不选择确定结果的多个比较电路取“或”运算来判定。
13.根据权利要求1所述的显示装置的驱动电路，其特征在于：判定电路利用保存在第一数据锁存电路中的图像数据，判定灰度级的使用/不使用。
14.根据权利要求2所述的显示装置的驱动电路，其特征在于：判定电路利用保存在第一数据锁存电路中的图像数据，判定灰度级的使用/不使用。
15.根据权利要求1所述的显示装置的驱动电路，其特征在于：判定电路利用保存在第二数据锁存电路中的图像数据，判定灰度级的使用/不使用。
16.根据权利要求2所述的显示装置的驱动电路，其特征在于：判定电路利用保存在第二数据锁存电路中的图像数据，判定灰度级的使用/不使用。
17.根据权利要求1所述的显示装置的驱动电路，其特征在于：判定电路利用由译码电路译码所得的图像数据，判定灰度级的使用/不使用。
18.根据权利要求2所述的显示装置的驱动电路，其特征在于：判定电路利用由译码电路译码所得的图像数据，判定灰度级的使用/不使用。
CNB2004101046634A 2003-12-25 2004-12-27 显示装置用的驱动电路 Expired - Fee Related CN100405449C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003429640 2003-12-25
JP2003429640A JP4079873B2 (ja) 2003-12-25 2003-12-25 表示装置用の駆動回路

Publications (2)

Publication Number Publication Date
CN1637837A CN1637837A (zh) 2005-07-13
CN100405449C true CN100405449C (zh) 2008-07-23

Family

ID=34746842

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101046634A Expired - Fee Related CN100405449C (zh) 2003-12-25 2004-12-27 显示装置用的驱动电路

Country Status (4)

Country Link
US (1) US7737932B2 (zh)
JP (1) JP4079873B2 (zh)
KR (1) KR100676896B1 (zh)
CN (1) CN100405449C (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101197222B1 (ko) * 2005-10-19 2012-11-02 엘지디스플레이 주식회사 액정표시장치용 구동회로 및 그 구동방법
JP5084134B2 (ja) 2005-11-21 2012-11-28 日本電気株式会社 表示装置及びこれらを用いた機器
JP4869706B2 (ja) 2005-12-22 2012-02-08 株式会社 日立ディスプレイズ 表示装置
JP2007183373A (ja) * 2006-01-05 2007-07-19 Nec Electronics Corp 表示制御装置
JP5072489B2 (ja) * 2007-08-30 2012-11-14 株式会社ジャパンディスプレイウェスト 表示装置およびその駆動方法、電子機器
US20100321412A1 (en) * 2009-06-23 2010-12-23 Himax Technologies Limited System and method for driving a liquid crystal display
US20100321413A1 (en) * 2009-06-23 2010-12-23 Himax Technologies Limited System and method for driving a liquid crystal display
JP2011085810A (ja) * 2009-10-16 2011-04-28 Toshiba Mobile Display Co Ltd 表示装置および表示装置の駆動方法
JP2011150256A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 駆動回路及び駆動方法
KR101328787B1 (ko) * 2010-05-07 2013-11-13 엘지디스플레이 주식회사 영상표시장치 및 그 구동방법
TWI436327B (zh) 2011-03-03 2014-05-01 Novatek Microelectronics Corp 顯示器之驅動裝置及驅動方法
CN102682723B (zh) * 2011-03-11 2015-11-18 联咏科技股份有限公司 显示器的驱动装置及驱动方法
JP5379194B2 (ja) * 2011-08-09 2013-12-25 株式会社ジャパンディスプレイ 表示装置
JP5796784B2 (ja) * 2012-09-14 2015-10-21 Ｎｌｔテクノロジー株式会社 表示装置
KR102211124B1 (ko) * 2014-10-02 2021-02-02 삼성전자주식회사 저전력으로 동작하는 소스 드라이버 및 이를 포함하는 액정 디스플레이 장치
US10102792B2 (en) * 2016-03-30 2018-10-16 Novatek Microelectronics Corp. Driving circuit of display panel and display apparatus using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796379A (en) * 1995-10-18 1998-08-18 Fujitsu Limited Digital data line driver adapted to realize multigray-scale display of high quality
CN1348167A (zh) * 2000-09-29 2002-05-08 株式会社东芝 液晶驱动电路和负载驱动电路
US6549182B2 (en) * 1997-12-08 2003-04-15 Hitachi, Ltd. Liquid crystal driving circuit and liquid crystal display device
CN1434431A (zh) * 2002-01-21 2003-08-06 夏普公司 显示驱动装置及使用它的显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245328A (en) * 1988-10-14 1993-09-14 Compaq Computer Corporation Method and apparatus for displaying different shades of gray on a liquid crystal display
US6014122A (en) * 1997-01-16 2000-01-11 Nec Corporation Liquid crystal driving circuit for driving a liquid crystal display panel
JP3409768B2 (ja) * 2000-02-14 2003-05-26 Ｎｅｃエレクトロニクス株式会社 表示装置の回路
JP4372392B2 (ja) 2001-11-30 2009-11-25 ティーピーオー ホンコン ホールディング リミテッド 列電極駆動回路及びこれを用いた表示装置
JP4516280B2 (ja) 2003-03-10 2010-08-04 ルネサスエレクトロニクス株式会社 表示装置の駆動回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796379A (en) * 1995-10-18 1998-08-18 Fujitsu Limited Digital data line driver adapted to realize multigray-scale display of high quality
US6549182B2 (en) * 1997-12-08 2003-04-15 Hitachi, Ltd. Liquid crystal driving circuit and liquid crystal display device
CN1348167A (zh) * 2000-09-29 2002-05-08 株式会社东芝 液晶驱动电路和负载驱动电路
CN1434431A (zh) * 2002-01-21 2003-08-06 夏普公司 显示驱动装置及使用它的显示装置

Also Published As

Publication number Publication date
JP4079873B2 (ja) 2008-04-23
US20050156842A1 (en) 2005-07-21
US7737932B2 (en) 2010-06-15
KR20050065393A (ko) 2005-06-29
KR100676896B1 (ko) 2007-02-02
JP2005189447A (ja) 2005-07-14
CN1637837A (zh) 2005-07-13

Similar Documents

Publication Publication Date Title
CN100405449C (zh) 显示装置用的驱动电路
CN100474386C (zh) 控制驱动器及显示装置
CN100485761C (zh) 显示装置和电子设备
KR102131874B1 (ko) 액정 표시 장치 및 그 구동 방법
US7522148B2 (en) Source driver, electro-optical device, electronic apparatus, and driving method
JP3538841B2 (ja) 表示装置及び電子機器
EP1164570B1 (en) Driver with built-in ram, display unit with the driver, and electronic device
CN101136195B (zh) 用于液晶显示器的驱动电路和驱动方法
KR100477624B1 (ko) 액정 표시 제어 회로
US8077189B2 (en) Drive circuit
US20060208997A1 (en) Display device and driving method of the same
KR101650779B1 (ko) 단일 칩 디스플레이 구동회로, 이를 포함하는 디스플레이 장치 및 디스플레이 시스템
CN100403381C (zh) 显示装置及电子设备
KR101795118B1 (ko) 표시 구동 장치, 표시 구동 방법, 및 표시 장치
US9514697B2 (en) Display device and display method
CN110648637B (zh) 显示装置和显示控制器
US20090121990A1 (en) Display Apparatus
JP2001125538A (ja) 表示装置およびその駆動方法
US20240256212A1 (en) Output driver and display device
JP7379486B2 (ja) 表示ドライバ、半導体装置及び増幅回路
US11875738B2 (en) Driving circuit including a first and second driving mode and method of operating the same
KR100329463B1 (ko) 액정표시장치의 구동 시스템 및 액정패널 구동 방법
CN116935794A (zh) 驱动芯片、显示装置的分区多频显示方法及显示装置
JP2001228837A (ja) 表示装置および電子機器
JP2001236045A (ja) 表示装置および電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080723

Termination date: 20131227