KR100676896B1 - 표시장치용 구동회로 - Google Patents

표시장치용 구동회로 Download PDF

Info

Publication number
KR100676896B1
KR100676896B1 KR1020040111214A KR20040111214A KR100676896B1 KR 100676896 B1 KR100676896 B1 KR 100676896B1 KR 1020040111214 A KR1020040111214 A KR 1020040111214A KR 20040111214 A KR20040111214 A KR 20040111214A KR 100676896 B1 KR100676896 B1 KR 100676896B1
Authority
KR
South Korea
Prior art keywords
circuit
data
gradation
determination
grayscale
Prior art date
Application number
KR1020040111214A
Other languages
English (en)
Other versions
KR20050065393A (ko
Inventor
가토히사나오
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20050065393A publication Critical patent/KR20050065393A/ko
Application granted granted Critical
Publication of KR100676896B1 publication Critical patent/KR100676896B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

표시장치를 구동하기 위한 구동회로는 1라인에 대응하는 화상데이터를 보지하는 제1데이터랫치회로, 제1데이터랫치회로에 보지된 화상데이터를 보지하는 제2데이터랫치회로, 제2데이터랫치회로에 보지된 화상데이터를 디코딩하는 디코딩회로, 각 계조전압들을 증폭 또는 버퍼링하여 출력하는 계조증폭기들을 포함하는 계조증폭기회로, 표시를 위해 필요한 계조전압들을 선택하는 계조전압선택회로, 화상데이터를 이용하여 계조들의 사용/불사용을 판정하는 판정회로, 및 판정회로로부터 출력된 판정결과를 이용하여, 불사용으로 판정된 계조들에 대응하는 계조증폭기들의 동작을 선택적으로 정지시키는 가동/정지회로를 포함하고 있다.
표시장치, 표시장치용 구동회로

Description

표시장치용 구동회로{Drive Circuit For Display Device}
도 1a는 본 발명의 제1실시예에 따른 데이터선구동회로의 구성을 보여주는 기능블럭도이고, 도 1b는 이 데이터선구동회로에 채용된 계조증폭기회로의 내부구조를 보여주는 회로도이다.
도 2는 본 발명이 적용되는 액정표시장치의 전체구성을 보여주는 블록도이다.
도 3은 본 발명의 제1실시예에 따른 데이터선구동회로의 동작을 보여주는 타이밍도이다.
도 4는 본 발명의 제1실시예에 따른 데이터선구동회로에 채용된 판정회로의 구성을 보여주는 기능블럭도이다.
도 5는 본 발명의 제2실시예에 따른 데이터선구동회로에 채용된 판정회로의 구성을 보여주는 기능블럭도이다.
도 6은 본 발명의 제3실시예에 따른 데이터선구동회로에 채용된 판정회로의 구성을 보여주는 기능블럭도이다.
도 7은 본 발명의 제3실시예에 따른 데이터선구동회로의 동작을 보여주는 타이밍도이다.
도 8은 본 발명의 제4실시예에 따른 데이터선구동회로의 구성을 보여주는 기 능블럭도이다.
도 9는 본 발명의 제5실시예에 따른 데이터선구동회로의 구성을 보여주는 기능블럭도이다.
도 10은 본 발명의 제6실시예에 따른 데이터선구동회로의 동작을 보여주는 타이밍도 이다.
도 11은 프레임메모리용 RAM을 내장하고 있지 않는 종래의 데이터선구동회로의 구성을 보여주는 기능블럭도 이다.
도 12는 종래의 표시장치의 구동회로에 채용되고 프레임메모리용 RAM을 내장한 데이터선구동회로의 구성을 보여주는 기능블럭도 이다.
도 13a 내지 도 13d는 도 12의 데이터선구동회로에 채용된 판정회로의 구성예와 그 상태변화를 보여주는 상세한 기능블럭도들 이다.
도 14는 도 12의 데이터선구동회로의 동작을 보여주는 타이밍도 이다.
※도면의 주요부분에 대한 부호의 설명
1: 판정회로 2: 가동/정지회로
3: 계조전압발생회로 4: 계조증폭기회로
5: 제1데이터랫치회로 6: 제2데이터랫치회로
7: 레벨시프팅/디코딩회로 8: 계조전압선택회로
9: 출력회로 10: RAM
11: 계조데이터판정회로 12: 판정결과처리회로
50: 액정표시장치 51: 데이터선구동회로
52: CPU 53: 인터페이스회로
54: RAM제어회로 55: 명령제어회로
56: 타이밍제어회로 57: 주사선구동회로
58: 발진회로 59: 타이밍발생회로
60: 전원회로 61: Vcom회로
본 발명은 표시장치(예를 들면, 액정표시장치)용 구동회로에 관한 것으로서, 더욱 상세하게는 소형화와 소비전류의 감소를 달성할 수 있는 표시장치용 구동회로에 관한 것이다.
프레임메모리로서의 RAM(Random Access Memory)을 내장하는 액정표시장치용 구동회로는 휴대전화용 액정모듈에 많이 채용된다. 이와 같은 용도에 사용되는 구동회로에 대해서는 소형화, 소비전력저감 및 고화질화가 요구된다. 그러므로, 구동회로의 소형화에 의해 액정표시장치 전체의 소형화를 실현하고, 잉여동작의 제거를 통해 전류소비의 감소를 실현하며, 그리고 특성의 향상을 통해 화질의 개선을 달성하는 것이 요망된다.
일반적으로, 액정표시장치용 구동회로는 기설정된 수의 출력단자들(예를 들면, 총 픽셀수가 132개이고 각 픽셀에 R, G, B용 출력단자가 있는 경우, 총 출력단자의 수는 396이다)로부터 다수의 계조전압들(예를 들면, 64계조의 경우에 64개의 계조전압)을 출력한다. 이와 같이, 액정패널을 통해 투과된 각 픽셀마다의 광의 량을 조절함에 의해 소망의 칼라영상이 표시된다.
액정표시장치용 구동회로는 사전 설정된 수의 계조전압들(영상데이터)로부터 계조데이터를 사용하여 하나의 소망하는 계조전압을 선택하고 이들 선택된 계조전압들을 다양한 출력단자들로 출력하는 계조전압출력회로를 포함하고 있다. 그러므로, 계조전압들을 증폭(또는 버퍼)하는 계조전압출력회로가 필요하다. 이것을 수행하기 위한 증폭기들의 배치에 관한 두 가지 방법 즉, "스위치구동" 및 "증폭기구동"이 종래부터 알려져 있다. "스위치구동"이란 계조전압의 수와 동일한 수의 계조 증폭기(예를 들면, 만약 계조전압의 수가 64이라면 64개의 계조증폭기)가 각 계조용으로 제공되고, 이 계조증폭기들의 출력측에 제공되는 계조전압선택회로가 소망의 계조전압을 선택하여 각 출력단자에 출력하는 것을 의미한다. 이 방법의 특징은 계조전압의 출력을 위한 전류소비가 계조전압의 수와 동일한 수(예를 들면, 64)로 제공되는 계조증폭기들 내에서 소비된다는 것이다.
한편, "증폭기 구동"은 다수의 출력단자들 모두(예를 들면, 396 출력단자 모두)에 각각 증폭기가 배치되고, 각 출력단자에서의 계조전압이 증폭(또는 버퍼링)되는 것을 의미한다. 이 방법의 경우에, 계조전압의 출력을 위한 소비전류는 출력단자들의 수(예를 들면, 396)와 동일한 수의 증폭기들 내에서 소비된다.
이와 같이, 전류소모에 있어서 두 방법들을 비교하면, "스위치구동"은 계조전압의 수와 동일한 수의 계조증폭기(예를 들면, 64)에 의해 집중적으로 전류가 소모되는데 비해, "증폭기 구동"은 계조전압의 수 보다 훨씬 많은 출력단자들의 수(예를 들면, 396)와 동일한 수의 증폭기들에 의해 전류가 분산하여 소비되는 차이가 있다.
데이터선구동회로 즉, 액정패널의 다수의 데이터선들이 다수의 출력단자들로부터의 다수의 다른 계조전압들의 출력에 의해 동시에 구동되는 회로의 경우에, 만약 "스위치 구동"이 채용된다면, 통상 계조전압의 수와 동일한 수의 계조증폭기가 제공된다. 또한, 전형적으로, 이들 계조증폭기들에 의해 증폭(완충)된 다수의 다른 계조전압들이 계조전압선택회로에 의해 선택되고 각각 데이터선구동회로의 출력단자들에 공급된다. 이 경우에 전류소비를 감소하기 위한 기술은 계조전압이 출력될 때 사용되는 계조증폭기와 사용되지 않는 계조증폭기를 식별하고, 사용되지 않는 계조증폭기의 동작을 정지하는 것이다. 이 기술의 예가 일본특허공개공보 제 2002-108301호에 개시되어 있다.
도 11은 프레임메모리 RAM이 내장되지 아니한 일본공개특허공보 제 2002-108301호에 개시된 회로구성에 대응하는 데이터선구동회로의 예를 보여주는 기능블럭도이다.
도 11의 데이터선구동회로는 판정회로(101), 가동/정지회로(102), 계조전압발생회로(103), 계조증폭기회로(104), 제1데이터랫치회로(105), 제2데이티랫치회로(106), 레벨시프팅/디코딩회로(107), 계조전압선택회로(108) 및 출력회로(109)를 포함하고 있다. n개의 출력선들에 대응하는 n개의 출력단자들(S1 내지 Sn)이 출력회로(109)의 출력측에 제공된다(n은 2이상의 정수이다).
판정회로(101)는 외부CPU(중앙처리장치, 미도시)로부터 입력(인터페이스 상)된 6비트 디지털계조데이터에 따라 n개의 출력선들에 사용될 계조(입력계조데이터에 대응하는 n개의 출력선들의 각 계조들)를 판정하고 이 판정결과를 64비트의 형태로 출력한다. 가동/정지회로(102)는 판정회로(101)로 부터의 64비트 판정결과 데이터에 따라 각 계조를 사용할 것인가 아니할 것인가를 결정하고 이 결과에 따라 64비트제어신호를 계조증폭기회로(104)에 공급한다. 한편, 계조전압발생회로(103)는 기설정된 계조수(이 경우에 64)와 동일한 수의 계조전압들을 발생하고 이들을 계조증폭기회로(104)에 공급한다.
계조증폭기회로(104)는 계조수와 동일한 수의 64개의 계조증폭기들을 포함하고, 계조전압발생회로(103)로부터 공급된 64개의 다른 계조전압들을 각각 증폭(버퍼링)한다. 이들 계조증폭기의 동작은 가동/정지회로(102)로부터 공급된 제어신호에 따라 제어되고 사용되지 않는 것으로 판정된 계조들에 대응하는 계조증폭기들의 동작을 선택적으로 정지시킨다. 이것은 전류소모의 감소를 가능하게 한다. 계조증폭기회로(104)는 증폭기가 사용될 것인지 아닌지에 관하여 제어하는 증폭(버퍼링)된 아날로그 계조전압을 계조전압선택회로(108)로 출력한다.
제1데이터랫치회로(105)는 랫치신호(LAT)에 따라 외부로부터 입력된 6비트계조데이터를 순차적으로 저장한다. 제2데이터랫치회로(106)은 수평신호(STB)에 따라 제1데이터랫치회로(105)에 저장된 n개의 출력선들의 계조데이터를 수신하고, 이 계조데이터를 n개의 출력선들로 동시에 출력하기 위하여 보지한다. n개의 출력선들의 각각을 위하여, 레벨쉬프팅/디코딩회로(107)는 제2데이터랫치회로(106)로부터 공급된 6비트 계조데이터를 레벨변환하고, 그것을 디코딩함에 의해 선택되는 계조를 인식한다.
계조전압선택회로(108)는 계조증폭기회로(104) 내의 64개의 계조증폭기들에 의해 증폭(버퍼링)된 사용 또는 불사용이 제어되는 64개의 아날로그 계조전압들을 입력받는다. n개의 출력선들 각각을 위하여, 계조전압선택회로(108)는 레벨쉬프팅/디코딩회로(107)로부터 얻어진 인식결과에 따라 64개의 다른 아날로그 계조전압 레벨들로부터 하나의 아날로그 계조전압레벨을 선택한다. 출력회로(109)는 각각 선택된 계조전압을 n개의 출력선들을 통해 출력단자들(S1 내지 Sn)로 출력한다.
도 11에 도시된 선행기술의 데이터선구동회로 구조에 있어서, 전력소모는 감소될 수 있지만, 프레임메모리로서 기능하는 RAM이 추가될 때는 문제점이 발생한다.
즉, 휴대용전화기와 같이 정지화면이 많이 표시되는 기기에 사용되는 액정표시장치에 있어서, 프레임메모리가 데이터선구동회로에 내장된다. 프레임화상이 변화할 때만 화상데이터를 전송하기 위하여 CPU로부터의 신호를 발송함에 의해 전력소비를 줄일 수가 있다. 그러므로, CPU로부터 공급된 다양한 신호들 및 데이터선구동회로의 다양한 제어신호들이 비동기가 된다. 그러나, 화상을 표시하기 위하여, 데이터선구동회로는 고정된 주기로 구동되어져야만 한다. 또한, 1라인에 대응하는 화상데이터가 프레임메모리로부터 라인메모리로서 기능하는 제1데이티랫치회로(105)로 전송될 때, 1라인에 대응하는 화상데이터는 고정된 주기의 랫치신호를 사용하여 동시에 전송된다. 결론적으로, 라인메모리 내의 화상데이터 내의 계조들의 사용/불사용을 동시에 판정할 필요가 있다.
도 11의 데이터선구동회로가 프레임메모리로서 기능하는 RAM을 내장하고 있는 경우를 고려하여, 이 RAM은 제1데이터랫치회로(105)의 전단에 설치되어져야만 한다. 결론적으로, CPU로부터 공급된 화상데이터 내의 하나의 프레임에 대응하는 계조데이터는 주어진 타이밍으로 이 RAM에 순차적으로 입력됨에 의해 우선적으로 저장된다. 이 후, 계조데이터의 1라인에 대응하는 데이터는 다른 타이밍으로 이 RAM으로부터 제1데이터랫치회로(105)로 동시에 전송된다. 결론적으로, 도 11에 도시된 회로구조의 경우에서 행하여 졌던 바와 마찬가지로 이 RAM에 입력된 계조데이터를 사용하여 n개의 출력선들에 대해 사용되어지는 각 계조들이 판정되어질 때 조차도, 그 판정결과들이 이 RAM으로부터 출력된 계조데이터(제1데이터랫치회로(105)에 의해 전송되고 저장된 데이터)에 의해 사용되어질 계조와 반드시 일치하지 않는 문제점이 발생한다.
또한, 화상부에 표시될 화상이 변화하지 않기 때문에, 화상이 이 RAM에 저장된 1라인에 대응하는 계조데이터를 사용함에 의해 표시될 때, 이 RAM에 계조데이터를 입력하기 위한 실질적인 입력동작이 없다. 결론적으로, 선행기술의 구조에 있어서, 외부로부터의 계조데이터의 입력에 의존하여 사용/불사용의 판정이 만들어지지 않는다면, 화상표시를 실현할 수가 없다는 문제점이 발생한다.
이처럼, 도 11에 도시된 선행기술의 데이터선구동회로로서는 상술한 바와 같이 RAM 내장을 위한 요구조건들을 달성할 수가 없다. 이와 관련한 효과적인 개량기술의 예가 일본공개특허공보 제 2004-271930호(2003년 3월 10일 출원)에 "표시장치용 구동회로"라는 명칭으로 개시되어 있다. 도 12는 일본공개특허공보 제 2004- 271930호의 표시장치의 구동회로에 사용된 데이터선구동회로의 회로구조에 대한 예를 보여주고 있다.
도 12에 도시한 바와 같이, 이 데이터선구동회로는 프레임메모리(1프레임에 대응하는 화상데이터를 저장하기 위하여 사용됨)로서 기능하는 RAM(110)이 제1데이터랫치회로(105)의 전단에 삽입되는 것과 그리고 계조전압선택회로(108)로부터 64비트 계조전압데이터판정회로(101)를 사용하여 각 계조의 사용/불사용이 판정되는 것을 제외하고 도 11의 데이터선구동회로와 동일한 구조를 갖는다. 따라서, 서술의 간단화를 위하여, 동일한 회로소자들에 대하여는 도 11에서와 같은 참조번호를 부여하고 그에 관련된 설명은 생략한다.
RAM(110)은 하나의 프레임에 대응하는 외부로부터 입력된 6비트 계조데이터를 저장한다. 이 RAM(110)에 저장된 하나의 프레임에 대응하는 데이터 중 1라인(n개의 출력선들)에 대응하는 계조데이터는 랫치신호(LAT)에 응답하여 제1랫치회로(105)로 동시에 전송된다. 1라인에 대응하는 이 계조데이터는 제1랫치회로(105) 내에서 보지된다. 또한, 제1데이터랫치회로(105) 내에 보지된 1라인(n개의 출력선들)에 대응하는 계조데이터는 수평신호(STB)에 응답하여 제2데이터랫치회로(106)에 동시에 전송되고 제2데이터랫치회로(106) 내에 보지된다. 제2데이터랫치회로(106)에 의한 이 계조데이터의 보지는 수평주기(1H) 동안 계속된다.
이 제1데이터랫치회로(105)는 CPU로부터 공급된 RAM(110)에의 계조데이터쓰기신호와 랫치신호(LAT)가 시간적으로 중첩하여 공급될 때, RAM(110)에의 쓰기가 우선적으로 수행되기 위한 목적으로 구성된다는 사실을 알아야만 한다.
판정회로(101)는 계조전압선택회로(108) 내의 1라인에 대응하는 6비트 계조데이터를 시험하여 선택될 계조들(사용될 계조들) 및 선택되지 않을 계조들(사용되지 않는 계조들)을 판정한다. 이것은 계조전압선택회로(108)가 갖고 있는 이 계조 사용/불사용 판정기능과 원래의 계조전압선택기능이 6비트 데이터를 64비트 데이터로 디코딩하는데 공통된다는 사실을 이용하는 것이다. 도 13a 내지 도 13d에 도시된 회로구성은 이 계조 사용/불사용 판정기능을 실현하기 위하여 채용된다.
도 13a 내지 도 13d는 계조들의 사용/불사용(선택/비선택)을 판정하는 1표시라인에 대응하는(n개의 출력선들에 대응하는) 회로, 구체적으로는 판정회로(101)에 대한 예를 보여주고 있는 도면들이다. 이 회로구성은 n개의 출력선들 각각에 있어서 동일하므로, 도 13a 내지 도 13d에는 단지 1개의 출력단자(S1)에 관련된 부분만 도시되어 있다.
도 13a 내지 도 13d에 도시된 구조의 판정회로(101)에 있어서, 전형적 구조를 갖는 계조전압선택회로(108)에 레벨쉬프팅/디코딩회로(107)의 출력에 따라 사용되는 계조를 선택하기 위한 스위치들(205)이 제공된다. 또한, 계조의 선택/비선택의 판정을 가능하게 하기 위하여, 스위치들(202)이 64개의 계조증폭기들(201)의 출력측에 각각 출력단자(S1)와 함께 연결/비연결 활동을 제어하도록 제공된다. 이들 계조증폭기들(201)은 계조수와 동일한 수이다(이들 계조증폭기들(201)은 계조증폭기회로(104) 내에 제공된다). 도 13a 내지 도 13d의 판정회로(101)는 Vn라인 상(스위치(202)의 출력측 라인)에 전원전압(VDD)을 사전충전하기 위한 스위치들(203a), Vn라인의 전위를 전원전압(VDD)으로부터 접지레벨(GND)로 떨어뜨리기 위한 스위치들(207a), 및 계조의 사용/불사용(선택/비선택)의 판정활동 중에 이들이 출력단자들(S1 내지 Sn)에 영향을 주는 것을 방지하기 위한 스위치들(206)을 더 구성하고 있다.
도 13a 내지 도 13d에 도시된 구도의 판정회로(101)는 도 13a의 조건에서 RAM(110) 내의 계조데이터의 1라인에 대응하는 량을 독출하고 디코딩하며, 그 결과에 따라서 계조선택스위치들(205)의 개/폐제어를 수행한다. 만약 도 13a의 계조증폭기(201)에 의해 증폭(버퍼링)된 계조전압이 선택된다면, 계조선택스위치(205)가 턴온되고(폐쇄된다), 만약 계조전압이 선택되지 않는다면, 계조선택스위치(205)가 턴오프된다(개방된다). 이것은 계조전압선택회로(108)의 계조전압선택기능에 기초된 정상적인 동작이다.
RAM(110)으로부터 공급된 6비트 계조데이터가 64비트 계조데이터로 디코딩될 때, 다시말하면, 수평신호(STB)가 하이레벨(H)로 될 때, 도 13b에 도시한 바와 같이, 스위치(203a)를 사전충전하는 전원전압이 턴온된다. 이와 같이, 전원전압(VDD)이 라인(Vn) 상(스위치(202)의 출력측)에 사전충전되고, 결과로서 라인(Vn)은 VDD레벨로 된다.
다음, 스위치(203a)를 사전충전하는 전원전압이 오프상태로 되돌아 간 후, 접지전위인가스위치(207a)가 턴온된다. 만약 이 시점에서 계조선택스위치(205)가 턴온되면(만약 해당계조가 선택되면), 도 13c에 도시한 바와 같이, 라인(Vn)은 VDD레벨로부터 접지레벨로 떨어진다. 역으로, 만약 이 시점에서 계조선택스위치(205)가 턴오프되면(해당계조가 선택되지 않으면), 도 13d에 도시한 바와 같이, 라인(Vn)은 VDD레벨로 보지된다.
이처럼, 만약 대응하는 계조가 선택되면, Vn라인(계조증폭기(201) 및 계조선택/비선택판정스위치(202)의 출력측 즉, 계조증폭기회로(104)의 출력단부)은 GND레벨로 되고 만약 대응하는 계조가 선택되지 않으면, Vn라인은 VDD레벨로 된다. 그것에 의해 계조전압선택회로(108)의 n개의 Vn 라인들 상의 전압레벨을 독출함에 의해 판정회로(101)가 이 시점에서 각 계조의 선택/비선택에 대한 판정을 가능하게 한다.
가동/정지회로(102)는 이와 같이 얻어진 판정회로(101)의 판정결과에 따라서 비선택된 계조증폭기(201)의 동작을 정지시킨다. 이 후, 계조선택/비선택판정스위치(202) 및 판정동작영향방지용스위치(206)가 턴온될 때, 64계조증폭기들(201)의 출력은 출력단자들(S1 내지 Sn)로 공급된다.
도 14는 도 12의 구동회로의 동작을 보여주는 타이밍도이다. 도 13에 도시된 바와 같은 구조의 판정회로(101)의 동작은 이 타이밍도를 참조하여 기술한다. 표시를 간단하게 하기 위하여, 도 14에 있어서, 단지 출력단자(S1)에 관련된 파형만 도시되어 있다. 또한, 도 14에 있어서, "1 H"는 하나의 수평동기기간을 표시하는 것이다.
우선, 도 14의 타이밍1에 있어서, 랫치신호(LAT)가 턴온되고, 이에 응답하여, 프레임메모리로서 기능하는 RAM(110)에 저장되어 있는 화상데이터중 1라인에 대응하는 계조데이터가 전송되고 데이터랫치회로(105)에 저장된다. 이 시점에서, 계조선택/비선택판정스위치(202)가 턴온되고, 스위치(203a)를 사전충전하는 전원전압이 턴오프되며, 판정동작영향방지용 스위치(206)가 턴온되고, 접지전압인가스위치(207a)가 턴오프되며, 결과로서, 출력단자(S1)가 레벨 0으로 된다.
다음 타이밍 즉, 타이밍 2에서, 판정회로(101)에 의해 출력되는 모든 판정결과 신호들은 화상데이터에 상관없이 하이레벨(H)로 된다. 결과로서, 모든 스위치들(202)이 턴오프되고, 따라서 모든 계조증폭기들(201)이 비활동상태로 놓이게 된다. 또한, 판정동작이 실행될 때의 전압이 액정표시장치의 데이터라인들(출력단자들(S1 내지 Sn))에 인가되지 않도록 모든 스위치들(206)은 턴오프된다. 이 시점에서 스위치들의 상태는 도 13a에 도시되어 있다.
다음 타이밍 즉, 타이밍 3에 있어서, 수평신호(STB)가 턴온되고, 이에 응답하여, 제1데이터랫치회로(105) 내의 1라인에 대응하는 계조데이터가 전송되고 제2데이터랫치회로(106) 내에 저장된다. 또한, 레벨시프팅/디코딩회로(107)는 제2데이터랫치회로(106) 내의 1라인에 대응하는 계조데이터를 독출하여 이에따라 스위치(205)를 사용하여 계조를 선택한다. 상세하게는, n개의 출력선 각각에 대하여 사용되는 계조들은 선택되고 그 외의 계조들은 비선택 상태로 남는다. 부가하여, 이 시점에서, 스위치(203a)는 턴온되고, 결과로서, 라인(Vn)이 전원전압(VDD)으로 사전충전된다. 이 시점에서 스위치들의 상태는 도 13b에 도시된 바와 같다.
다음 타이밍 즉, 타이밍 4에 있어서, 스위치(203a)는 턴오프되고, 스위치(207a)는 턴온된다. 결과로서, 턴온되는 계조선택스위치(205)의 라인(Vn)(즉, 계조증폭기(201)로부터 공급된 계조전압이 "사용"되도록 판정되는 출력선)은 전원전압(VDD)으로부터 접지레벨(GND)로 떨어진다. 이 시점에서의 스위치들의 상태는 도 13c에 도시된 바와 같다.
한편, 계조선택스위치(205)가 턴오프된 라인들(Vn)(즉, 계조증폭기(201)로부터 공급된 계조전압이 "불사용"되도록 판정된 출력선들)의 전원전압(VDD)은 변동없이 유지된다. 이 시점에서의 스위치들의 상태는 도 13d에 도시된 바와 같다.
이 타이밍 4에서, 계조증폭기회로(104)에 연결된 각 64개의 배선의 전압레벨은 예를 들면, Vn 라인이 전원전압(VDD)인 경우에 "1"로 보지되어도 좋다. 64개의 배선의 전압레벨이 예를 들면, Vn 라인들이 접지전압(GND)인 경우에는 "0"으로 보지되어도 좋다. 그러므로, 판정회로(101)는 랫치회로에 의해 구성되어져도 좋다.
다음 타이밍 즉, 타이밍 5에 있어서, 스위치(207a)는 턴오프된다. 다음 타이밍 즉, 타이밍 6에서, 스위치(206)는 턴온되고 계조증폭기들(201)은 각각 출력단자들(S1 내지 Sn)에 연결된다. 이 시점에서, 계조증폭기들(201)은 판정회로(101)로부터의 판정결과에 따라서 비활동상태로 유지되거나 또는 활동상태로 변경된다. 계조데이터에 따른 계조전압들은 그것에 의해 출력단자들(S1 내지 Sn)을 통해 각 데이터선에 인가된다.
일반적으로, 액정표시장치용 데이터선구동회로에 의해 각 부분들에 공급되는 전압은 전압레벨이 예를 들면, 동작상태가 절환되는데 기인하여 변화하는 경우를 제외하고 가능한 한 일정하게 유지하는 것이 바람직하다. 이와 같은 관점에서, 상술한 바와 같이, 도 12의 데이터선구동회로(RAM에 내장된)의 경우에, 1수평동기기간(1H) 중에 계조선택/비선택판정동작의 실행동안 판정동작영향방지용스위치(206)를 오프상태로 할 필요가 있다. 그러므로, 이 상태동안, 출력단자들(S1 내지 Sn)은 고임피던스상태(Hi-Z)로 된다. 상세하게는, 고임피던스(Hi-Z) 기간이 발생된다. 결과로서, 일정전압이 보지되는 기간이 Hi-Z기간의 범위만큼 감소된다. 이 감소를 보상하기 위하여, 계조증폭기들(201) 또는 계조전압선택회로(108)의 구동능력을 향상함에 의해 이들 회로들의 동작속도를 높일 필요가 있다. 그러므로, 전류소비가 증가하고 회로면적이 증가한다.
도 12의 데이터선구동회로에 있어서, 계조선택/비선택의 판정활동동안, 모든 출력단자들(S1 내지 Sn, 예를 들면 n=396)은 필히 Hi-Z 상태로 된다. 그러므로, 이 활동 동안, 계조전압들은 액정패널의 모든 화소들에 인가될 수가 없다. 이것은 액정패널의 화소들의 용량에 대한 충전기간이 짧게 되고, 그것에 의해 화질이 저감된다는 것을 의미한다. 이것을 피하기 위하여, 액정패널의 화소들의 용량에 대한 충전시간의 단축에 대응하는 량만큼 계조증폭기들(201) 및/또는 계조전압선택회로(108)의 구동능력을 향상시켜 동작속도를 증가시킬 필요가 있다.
이와 같은 방법으로, 도 12의 데이터선구동회로의 경우에, 데이터선구동회로는 RAM(110)을 내장하고, 선택되지 않은 계조들에 대응하는 그리고 RAM(110)의 내장에 대응하는 계조증폭기들(201)의 동작을 정지함에 의해 전류소비의 감소를 달성한다.
종래 구동회로에 있어서, 화질저하를 방지하기 위하여, 계조증폭기들 및/또는 계조전압선택회로의 동작속도를 증가시킬 필요가 있다는 것과, 이것은 전류소비 의 증가를 가져오고 또는 회로영역을 증가시킨다는 것을 알 수 있다.
본 발명의 제1의 관점에 따르면, 다수의 주사선들과 다수의 데이터선들이 매트릭스 형태로 배치된 표시장치용 구동회로에 있어서, 상기 구동회로는 소망의 화상데이터로부터 1라인에 대응하는 화상데이터를 보지하는 제1데이터랫치회로, 상기 제1데이터랫치회로에 보지된 화상데이터를 보지하는 제2데이터랫치회로, 상기 제2데이터랫치회로에 보지된 화상데이터를 디코딩하는 디코딩회로, 다수의 계조전압들 각각을 증폭 또는 버퍼링하는 다수의 계조증폭기들을 포함하는 계조증폭기회로, 계조증폭기회로로부터 출력되는 다수의 계조전압들 중 표시를 위해 필요한 계조전압들을 선택하고 이들 선택된 계조전압들을 출력회로에 출력하는 계조전압선택회로, 제1데이터랫치회로 또는 제2데이터랫치회로에 보지되어 있는 화상데이터 또는 디코딩회로에 의해 디코딩된 화상데이터를 이용하여 표시를 위하여 필요한 계조들의 사용/불사용을 판정하는 판정회로, 및 상기 판정회로로부터 출력된 판정결과를 이용하여 사용되지 않는 것으로 판정된 계조들에 대응하는 계조증폭기들의 동작을 선택적으로 정지시키는 가동/정지회로를 포함하는 표시장치용 구동회로를 제공하고 있다.
그러므로, 계조전압들은 계조전압선택회로 또는 출력회로의 동작에 영향을 받지 않는다(이들은 둘 다 고전압 회로들이다). 그러므로, 계조들에 대한 선택/비선택판정동작은 Hi-Z 상태를 발생시키지 않고 수행될 수가 있다. 특히, 이것은 프레임메모리로서 기능하는 RAM을 내장하고 있는 구동회로의 경우에 적합하다.
또한, Hi-Z 상태가 발생되지 않기 때문에, Hi-Z 기간의 확장에 의해 감소되는 일정전압의 유지를 위한 기간의 문제는 발생되지 않는다. 그러므로, 판정활동에 수반된 화질열화도 일어나지 않는다. 결과로서, 동작속도를 증가시키기 위하여 다수의 계조증폭기들 또는 계조전압선택회로의 구동능력을 증가시킬 필요가 없다. 그것에 의해 전류소비의 감소 및 회로영역의 감소가 달성될 수가 있다.
이 구동회로는 상술한 바 있는 "스위치구동"을 채용하고 있다.
본 발명의 하나의 관점에 따르면, 다수의 주사선들과 다수의 데이터선들이 매트릭스 형태로 배치된 표시장치용 구동회로에 있어서, 상기 구동회로는 소망의 화상데이터로부터 1라인에 대응하는 화상데이터를 보지하는 제1데이터랫치회로;
상기 제1데이터랫치회로에 보지된 화상데이터를 보지하는 제2데이터랫치회로;
상기 제2데이터랫치회로에 보지된 화상데이터를 디코딩하는 디코딩회로;
다수의 계조전압들 각각을 증폭 또는 버퍼링하여 출력하는 다수의 계조증폭기들을 포함하는 계조증폭기회로; 계조증폭기회로로부터 출력되는 다수의 계조전압들 중 표시를 위해 필요한 계조전압들을 선택하고 이들 선택된 계조전압들을 출력회로에 출력하는 계조전압선택회로;계조전압선택회로에 의해 선택된 계조전압들을 증폭하거나 버퍼링하여 출력하는 다수의 증폭기들; 제1데이터랫치회로 또는 제2데이터랫치회로에 보지되어 있는 화상데이터 또는 디코딩회로에 의해 디코딩된 화상데이터를 이용하여 표시를 위하여 필요한 계조들의 사용/불사용을 판정하는 판정회 로; 및 상기 판정회로로부터 출력된 판정결과를 이용하여 사용되지 않는 것으로 판정된 계조들에 대응하는 계조증폭기들의 동작을 선택적으로 정지시키는 가동/정지회로를 포함하는 표시장치용 구동회로를 제공하고 있다.
그러므로, 계조전압들은 계조전압선택회로 또는 출력회로의 동작에 영향을 받지 않는다(이들은 둘 다 고전압 회로들이다). 그러므로, 계조들에 대한 선택/비선택판정동작은 Hi-Z 상태를 발생시키지 않고 수행될 수가 있다. 특히, 이것은 프레임메모리로서 동작하는 RAM을 내장하고 있는 구동회로의 경우에 적합하다.
또한, Hi-Z 상태가 발생되지 않기 때문에, Hi-Z 기간의 량에 의해 일정전압이 유지되는 기간의 감소의 문제는 발생되지 않는다. 그러므로, 판정동작에 수반하여 일어나는 화질열화도 일어나지 않는다. 그러므로, 예를들어 그들의 구동능력을 증가시킴에 의해 다수의 계조증폭기들 및/또는 계조전압선택회로들의 동작속도를 증가시킬 필요가 없다. 그것에 의해 전류소비의 감소 및 회로영역의 감소가 달성될 수가 있다.
이 구동회로를 위해서는 상술한 바 있는 "증폭기구동"이 적합하다.
본 발명의 다른 목적, 이점 및 바람직한 실시예들을 이하에서 첨부한 도면을 참조하여 상세히 설명한다.
본 발명이 액정표시장치에 적용되는 예들을 설명한다. 그러나, 본 발명은 액정표시장치에 한정되는 것은 아니며 예를 들면 EL(electroluminescent)장치 또는 PDP(plasma display panel)장치와 같은 다수의 증폭기구동을 요구하는 다른 표시장 치에도 또한 적용할 수가 있다.
(제1실시예: 액정표시장치의 전체구성)
도 2는 본 발명이 적용된 액정표시장치의 전체구성을 보여주는 블록도이다.
도 2의 액정표시장치(50)는 휴대용전화기 등에 제공되는 것이다. 비록 도 2에 도시되어 있지는 않지만, 칼라화상을 표시하기 위한 표시부를 포함하고 있다. 이 표시부는 액정층, 이 액정층을 따라 매트릭스 형태로 배열된 다수의 주사선들 및 다수의 데이터선들, 및 이들 주사선들 및 데이터선들의 교차점들에 형성된 사전 설정된 수의 화소들 각각에 대하여 광의 투과/차단을 제어하는 다수의 스위칭소자들을 구비하고 있다. 이 액정표시장치(50)는 외부에 제공된 CPU(52)에 연결되고 CPU(52)로부터 공급된 다양한 신호들(62)에 응답하여 표시부에 소망의 화상을 표시한다.
또한, 이 액정표시장치(50)는 본 발명의 제1실시예에 따른 데이터선구동회로(51), 인터페이스회로(53), RAM제어회로(54), 명령제어회로(55), 타이밍제어회로(56), 주사선구동회로(57), 발진회로(58), 타이밍발생회로(59), 전원회로(60) 및 Vcom회로(61)를 포함하고 있다.
본 발명의 제1실시예에 따른 데이터선구동회로(51)는 표시부의 다수의 데이터선들을 구동하기 위한 회로이고 프레임메모리(RAM) 및 데이터판정회로(517)를 포함하고 있다.
인터페이스회로(53)는 CPU(52)에 액정표시장치(50)를 연결하기 위하여 채용된다. RAM제어회로(54)는 예를 들면 데이터선구동회로(51) 내의 프레임메모리(RAM)의 쓰기번지를 제어한다. 명령제어회로(55)는 액정표시장치(50)를 구동하기 위하여 요구되는 감마(gamma)회로의 설정, 프레임주파수같은 구동주파수 또는 구동전압 또는 화소수와 같은 정보를 CPU(52)로부터 받는다. 이 명령제어회로(55)는 예를 들면 EEPROM(electrically erasable programmable read-only memory, 미도시)에 기록되는 정보를 저장한다. 이 명령제어회로(55)는 명령들을 사용하여 데이터선구동회로(51) 및 타이밍제어회로(56)를 제어한다.
발진회로(58)는 CPU(52)로부터 인터페이스회로(53)에 입력되는 다양한 신호들(62)과 비동기되는 클럭신호(RCLK)를 발생하는 신호발생수단을 구성하고 있다. 타이밍발생회로(59)는 발진회로(58)에 의해 발생된 클럭신호(RCLK)에 기초하여 수직신호(VS) 또는 수평신호(STB) 또는 극성신호(POL)와 같은 신호들을 발생하는 타이밍발생수단을 구성하고 있다. 이들 신호들은 액정표시장치(50)를 구동하는데 필요하다. 전원회로(60)는 액정표시장치(50)의 구동전압을 발생한다. Vcom회로(61)는 표시부의 공통전극(미도시)을 구동하기 위한 회로이다. 타이밍제어회로(56)는 액정표시장치(50)내의 데이터선구동회로(51), 주사선구동회로(57), 전원회로(60)및 Vcom회로(61)의 구동타이밍을 제어한다. 주사선구동회로(57)는 표시부의 다수의 주사선들을 구동하기 위한 회로이다.
이들 회로들은 반드시 동일의 회로기판상에 있을 필요는 없다. 전원회로(60)및/또는 주사선구동회로(57) 및/또는 Vcom회로(61)는 별도의 회로기판상에 형성되어져도 좋다. 또한, 회로들 전부 또는 일부는 데이터선및 주사선을 포함하는 예를 들면 유리기판상에 제조되어져도 좋다. 액정표시장치(50)의 데이터선들, 주사선들및 공통전극을 구동하는 전압들은 전원회로(60)에 의해 발생된다.
도 2에서, 신호발생회로(58) 또는 인터페이스회로(53)와 같은 연산회로부들의 전원선은 미도시되어 있다. 또한, 화상데이터및 명령데이터와는 별도로, CPU(52)로부터 입력되는 신호들(62)은 예를 들면 칩(chip)선택신호, 쓰기신호, 읽기신호, 데이터/명령선택신호, 리셋신호를 포함하고 있다(이들 모두 미도시됨). 그러나, 이들 모두를 일반적으로 신호들(62)로 참조된다.
(제1실시예: 데이터선구동회로의 구성)
다음, 본 발명의 제1실시예에 따른 데이터선구동회로(51)가 도 1a및 도1b를 참조하여 상세히 설명된다. 도 1a는 데이터선구동회로(51)의 구성을 보여주는 기능블럭도이고 도 1b는 데이터선구동회로(51) 내에 채용된 계조증폭기회로들의 내부구성을 보여주는 회로도이다.
실제의 데이터선구동회로에서, 극성반전회로 및 다른 회로들이 요구되지만, 이들은 본 발명과는 직접적인 관계가 없기 때문에, 미도시되어 있다. 또한, 비록 특정화상을 표시하기 위하여 사용되는 것이 화상의 기초를 구성하는 화상데이터일지라도, 본 발명에 관계가 있는 것은 화상데이터 내의 계조데이터이므로, 이하의 기술에서는 계조데이터에 대해서 서술한다.
데이터선구동회로(51)는 데이터판정회로(517)로 기능하는 판정회로(1), 가동/정지회로(2), 계조전압발생회로(3), 계조증폭기회로(4), 라인메모리로서 기능하는 제1데이터랫치회로(5), 라인메모리로서 기능하는 제2데이터랫치회로(6), 레벨시프팅/디코딩회로(7), 계조전압선택회로(8), 출력회로(9) 및 프레임메모리(511)로서 기능하는 RAM(110)을 포함하고 있다. n개의 출력선들및 n개의 출력단자들(S1 내지 Sn)이 출력회로(9)의 출력측에 제공된다(n은 2이상의 정수이다). 출력단자들(S1 내지 Sn)은 각각 표시부의 n개의 데이터선들에 연결되어 있다.
도 11의 회로에 비교하여, 판정회로(1)는 라인메모리로서 기능하는 제1데이터랫치회로(5) 내에 저장된 6비트 디지탈 계조데이터(1라인에 대응하는)를 사용하여 n개의 출력선들에 사용되는 계조를 판정한다. 다시 말하면, 판정회로(1)는 이 시점에서 입력되는 계조데이터에 대응하는 64계조 중 어느 것이 n개의 각 출력선들에 대하여 사용될지를 판정한다. 판정의 결과를 나타내는 이 64비트 판정결과데이터는 그 때 출력된다. 이 64비트 판정결과데이터의 각 비트들은 대응하는 계조들의 사용/불사용을 알려준다.
가동/정지회로(2)는 판정회로(1)로부터의 64비트 판정결과데이터에 따라서 각 계조들의 사용/불사용을 결정한다. 이 가동/정지회로(2)는 이 결과에 기초된 64비트 제어신호를 계조증폭기회로(4)에 보낸다. 이 계조증폭기회로(4)는 계조전압발생회로(3)에 의해 발생된 계조전압들의 계조수(이 경우에는, 64계조)와 동일한 수의 아날로그 계조전압들(V1 내지 V64)을 발생한다. 이들 64계조의 아날로그 계조전압들은 계조전압선택회로(8)에 공급된다.
계조증폭기회로(4)는 도 1b에 도시한 바와 같이, 계조수와 동일한 수의 64개의 계조증폭기들(4a)을 포함하고 계조전압발생회로(3)로부터 공급된 64개의 계조전압들을 각각 증폭(버퍼링) 한다. 이들 계조증폭기들(4a)의 동작은 가동/정지회로(2)로부터 공급된 64비트 제어신호들에 따라서 제어된다. 상세하게는, "사용"되어지도록 결정되는 계조에 대응하는 계조증폭기들(4a)은 작동되도록 허용되는 반면, "불사용"으로 결정되는 계조에 대응하는 계조증폭기들(4a)의 동작은 정지된다. 이것의 목적은 전류소비를 감소하기 위한 것이다. 계조증폭기회로(4)는 계조전압선택회로(8)에 이와 같은 방식으로 제어되고 증폭(버퍼링)된 사용/불사용의 아날로그계조전압들을 출력한다.
프레임메모리(511)로서 동작하는 RAM(110)은 제1데이터랫치회로(5)의 상단부에 배치된다. 이 RAM(10)은 외부로부터 입력된 1프레임에 대응하는 6비트 계조데이터를 저장한다. 이 RAM(10)은 인터페이스(53)를 통해 CPU(52)로부터 공급된 6비트 계조데이터를 순차적으로 받아 들이고, 한 프레임에 대응하는 계조데이터의 량을 축적한다. 이러한 계조데이터의 축적은 CPU(52)로부터 공급되는 계조데이터쓰기신호에 따라 수행된다. 하지만, 이 계조데이터쓰기신호는 랫치신호(LAT)및 수평신호(STB)와 동기되지 않는다.
제1데이터랫치회로(5)및 제2데이터랫치회로(6)는 둘다 라인메모리로서 기능한다. RAM(10)에 저장되어 있는 1프레임에 대응하는 계조데이터 내의 1개의 주사선(n개의 출력선들에 대응하는)에 대응하는 계조데이터가 랫치신호(LAT)에 동기하여 일시에 제1데이터랫치회로(5)로 전송되고 이 제1데이터랫치회로(5) 내에 보지된다. 또한, 제1데이터랫치회로(5)에 보지된 1개의 주사선(n개의 출력선들)에 대응하는 량이 수평신호(STB)에 동기하여 일시에 제2데이터랫치회로(6)로 전송되고 이 제2데이터랫치회로(6) 내에 보지된다. 제2데이터랫치회로(6)에 의한 이 계조데이터의 보지는 1수평주기(1H) 동안 계속된다.
제1데이터랫치회로(5)는 만약 CPU로부터 발생된 RAM(10)에의 계조데이터쓰기신호와 랫치신호(LAT)가 시간적으로 중첩되어 공급된다면, RAM(10)에의 쓰기동작이 우선적으로 실행된다.
레벨쉬프팅/디코딩회로(7)는 n개의 출력선들 각각을 위하여 제2데이터랫치회로(6)로부터 공급된 6비트계조데이터(하나의 주사선에 대응하는)를 레벨쉬프트하고 그들을 64비트계조데이터로 디코딩함에 의해 선택되어질 계조를 인식한다. 계조전압선택회로(8)는 레벨시프팅/디코딩회로(7)에 의해 수행된 인식과정의 결과에 따라서 출력선들 각각을 위한 아날로그계조전압(V1 내지 V64)을 선택한다. 출력회로(9)는 이와같이 선택된 아날로그계조전압을 n개의 출력단자들(S1 내지 Sn)로 각각 출력한다.
(제1실시예: 판정회로의 구성과 동작)
다음, 데이터선구동회로(51)에 채용된 판정회로(1)의 구성과 동작을 도 4를 참조하여 설명한다.
도 4에 도시한 바와 같이, 판정회로(1)는 계조데이터판정회로(11)및 판정결과처리회로(12)를 포함하고 있다. 계조데이터판정회로(11)는 동일한 구조를 갖는 n개의 비교회로들(11a)을 포함하고 있다. 이 n개의 비교회로들(11a)은 각각 1비트OR회로(11b)및 6비트비교기(11c)를 포함하고 있다. 이 n개의 비교회로들(11a)은 일렬로 종속접속되어 있다. 판정결과처리회로(12)는 64비트 쉬프트레지스터(15)와 6비트 기준카운터(16)를 포함하고 있다. 이 쉬프트레지스터(15)및 기준카운터(16)는 클럭신호(CLK)에 동기되어 동작한다.
판정결과처리회로(12)의 기준카운터(16)는 카운터 값들(0 내지 63)중 하나를 6비트 형태로 순서대로 모든 비교기들(11c)에 공급한다. 한편, 이 비교기들(11c)에는 각각 대응하는 6비트 계조데이터(DATA1 내지 DATAn, 이들은 제1데이터랫치회로(5)에 저장되어 있다)가 공급된다. 비교기들(11c)은 6비트 카운터 값과 이처럼 공급된 6비트 계조데이터(DATA1 내지 DATAn)를 비교하여 1비트 비교결과데이터를 발생하고, 이것은 대응하는 OR회로(11b)에 공급된다.
도 4에 도시한 바와 같이, n번째의 비교회로(11a)는 그 자신의 비교기(11c)로 부터 1비트 비교결과데이터를 1비트 비교결과데이터로 해서 바로 앞단의 인접하는 비교회로(11c)(즉, n-1번째 비교회로)에 출력한다. n-1번째 OR회로(11b)는 그 지신의 비교기(11c)로 부터의 1비트 비교결과 데이터와 그것에 후단으로 인접하는 n번째 비교회로(11a)의 1비트 OR출력(이것은 n번째 비교기(11c)의 출력과 동일하다)을 OR연산한 후 이 결과를 그것에 전단방향으로 인접하는 n-2번째의 비교회로(11c)에 출력한다. 순차적으로 같은 방법으로, n-2번째의 제2OR회로들(11b) 각각도 그들 자신의 비교기(11c)로부터의 1비트 비교결과데이터와 그것에 후단방향으로 인접하는 n-1번째 제3비교회로(11a)의 1비트 OR출력을 OR연산 후 그 결과를 그것에 전단방향으로 인접하는 n-3번째 제1비교회로(11a)에 출력한다. 제1 OR회로(11b)는 그들 자신의 비교기(11c)로부터의 1비트 비교결과데이터와 그것에 후단방향으로 인접하는 제2비교회로(11a)의 1비트 OR출력을 OR연산 후 그 결과를 계조데이터판정회로(11)의 1비트 판정결과데이터로서 판정결과처리회로(12)에 출력한다. 이 1비트 판정결과데이터는 판정결과처리회로(12)의 64비트 쉬프트레지스터(15)에 입력된다.
그 결과, 0에서 63 범위까지 카운터 값이 0, 1, 2...와 같은 순으로 변하는 동안 상기 동작이 반복될 때, 64개의 1비트 판정결과데이터가 64비트 쉬프트레지스터(15)에 순차적으로 저장된다. 이들 데이터를 조사하면, 64개의 계조 중 사용되는 계조와 사용되지 않는 계조를 인식하는 판정결과들이 64비트의 형태로 얻어진다.
이들 판정결과들을 인식하는 64비트 데이터는 가동/정지회로(2)에 공급되고, 이 가동/정지회로(2)는 이들 판정결과들에 따라서 사용되는 계조증폭기들(4a)은 작동되도록 그리고 사용되지 않는 계조증폭기들(4a)은 작동이 금지되도록 한다. 따라서, 계조증폭기회로(4)에 있어서의 전력소모가 감소된다.
구체적인 예를 설명한다면, 기준카운터(16)는 6비트 형태의 카운터값 "0"을 계조데이터판정회로(11) 내의 비교회로(11a)에 공급한다. 이것이 행하여 질 때, 이들 비교기들(11c)은 "0"의 카운터값을 제1데이터랫치회로(5)로부터 출력되는 6비트 계조데이터(DATA1 내지 DATAn)와 각각 비교한다. 만약, 이 시점에서, 그들 계조데이터가 "0"이고 카운터값이 "0"으로 일치한다면, 비교기(11c)의 1비트 출력은 "진(true)"으로 된다. 만약 계조데이터가 "0"과 다르다면, 예를들어 "1", "2"...이라면, 비교기(11c)의 1비트출력은 "오류(False)"로 된다. 이 비교동작은 동일한 방법으로 n개의 비교회로들(11b)에서 수행된다.
카운터값이 "0"이라면, n개의 출력선들을 위한 n개의 계조데이터가 "0"인지 아닌지에 대한 판정이 이루어 진다. 도 4에 도시한 바와 같이, n개의 비교회로들(11a)은 그 출력단에 연결된 64비트 쉬프트레지스터(15)와 함께 종속접속되어 있다(구슬고리와 같이 체인형으로 연결되어 있다). 그것에 의해 쉬프트레지스터(15)의 제1비트가 결정된다. 상세하게는, 이 제1비트는 n개의 계조데이터 모두가 "0"이냐 또는 n개의 계조데이터중 하나 이상이 "0"이 아니냐에 따라 결정된다. 다음, 만약 동일한 동작이 "1"로 변경된 카운터값에 따라 수행된다면, 쉬프트레지스터(15)의 제2비트가 결정된다. 이와 동일한 동작을 "0"에서 "63"까지 순차적으로 변경된 카운터값으로 64회 반복함에 의해 얻어진 64계조들에 대한 64비트판정결과데이터 즉, "진"(true)(계조의 존재 즉, 사용계조) 또는 "오류"(false)(비존재계조 즉, 불사용계조)가 쉬프트레지스터(15)에 축적된다.
이와 같이 얻어진 판정결과데이터의 "진" 또는 "오류"는 계조데이터가 사용되는지 사용되지 않는지를 특정한다. 이 판정결과데이터가 가동/정지회로(2)에 보내질 때, 가동/정지회로(2)는 "진(true)"으로 평가된 계조에 대응하는 계조증폭기(4a)가 작동하도록 그리고 "오류(false)"로 평가된 계조에 대응하는 계조증폭기(4a)의 작동이 정지 되도록 허용한다.
(제1실시예: 데이터선구동회로의 동작)
다음, 데이터선구동회로(51)의 동작이 도 3에 도시된 타이밍도를 참조하여 설명된다. 표시의 단순화를 위하여 단지 도 3에서 출력단자(Sn)에 관련된 파형만이 도시되어 있다는 것을 알아야 한다. 위치A는 판정회로(1)의 출력단자의 전압레벨을 보여주고 위치B는 계조증폭기회로(4)의 출력단자의 전압레벨을 보여준다(도 1참조).
우선, 랫치신호(LAT)가 도 3의 타이밍 1(초기 수평동기기간 1 H에 포함된)에서 턴온될 때, 이에 응답하여, 프레임메모리로서 기능하는 RAM(10)에 저장된 화상데이터의 계조데이터 중 1라인에 대응하는 량이 제1데이터랫치회로(5)에 전송되고 저장된다. 그때, 도시된 계조증폭기들(4a)을 포함한 전체 계조증폭기들(4a)의 출력레벨은 이 타이밍도의 좌측으로부터 계속되는 전회(미도시)의 출력결과들이다. 이것은 바로 직전 라인의 동작을 나타내고 현재(그리고 뒤이은) 라인들의 동작에는 전혀 영향이 없다.
다음, 타이밍2에서, 판정회로(1)는 소정의 판정동작을 개시한다. 상세하게는, 대응하는 6비트 계조데이터(DATA1 내지 DATAn)는 각각 비교기(11c)에 공급되는 한편, 판정결과처리회로(12)의 기준카운터(16)로부터의 카운터값들은, 순차적으로 0, 1, 2,‥‥,로 변환하면서 모든 비교기들(11c)에 공급된다. 결과로서, 64비트 판정결과데이터는 판정결과처리회로(12)의 64비트 쉬프트레지스터(15)에 저장된다. 이 판정동작은 타이밍5까지 계속되고 이 기간동안 타이밍 3및 타이밍 4의 동작들도 병행하여 수행된다.
다음의 타이밍 즉, 타이밍 3에서, 수평신호(STB)가 턴온될 때, 이에 응답하여, 제1데이터랫치회로(5)내의 1라인에 대응하는 계조데이터가 제2데이터랫치회로(6)에 전송되고 저장된다. 또한, 레벨쉬프팅/디코딩회로(7)는 제2데이터랫치회로(6)내의 1라인에 대응하는 계조데이터를 독출하고 그것에 따라 계조를 선택한다. 상세하게는, 사용될 계조들이 n개의 각 출력선들 각각에 대하여 선택되고 이들 이외의 계조들은 비선택되는 것으로 된다. 이 시점에서, 도시된 계조증폭기들(4a)을 포함하는 전체 계조증폭기들(4a)의 출력레벨은 항상 하이(H)로 설정된다. 그러므로, 모든 계조증폭기들(4a)은 활성상태로 되고 출력단자들(Sn)의 전압레벨은 아날로그계조전압으로 된다.
뒤이은 타이밍 4및 타이밍 5에서, 판정회로(1)의 판정동작은 계속되고, 따라서 계조증폭기들(4a) 및 출력단자들(Sn)의 상태는 타이밍 3에서의 상태로 보지된다. 판정동작은 타이밍 5의 끝단에서 종료한다.
다음 타이밍 즉, 타이밍 6에서, 판정회로(1)의 판정동작은 이미 끝났기 때문에, 판정결과에 따라서 계조증폭기들(4a)의 활성상태(동작상태)가 유지되거나 또는 비활성화상태(정지상태)로 전환된다. 따라서, 계조데이터에 대응하는 아날로그 계조전압들은 출력단자들(S1 내지 Sn)을 통해 액정표시장치(50)의 데이터선들로 공급된다. 도시된 계조증폭기들(4a)은 불사용으로 인식되어져 있기 때문에, 그 동작은 정지되고 결과로서 출력단자(Sn)의 전압레벨에 아무런 영향을 끼칠 수 없다는 것을 알아야 한다. 또한, 비록 도시되지는 않았지만, 불사용으로 인식된 계조증폭기들(4a)의 동작이 정지되어 있기 때문에, 그 출력레벨도 물론 로우(L)이다.
도 3의 제2수평동기기간(H)에 있어서, 타이밍 3에서, 모든 계조증폭기들(4a)은 비활성상태로부터 활성상태로 변경된다. 이 경우에 있어서 조차, 그 결과는 출력단자(Sn)의 전압레벨에 영향을 끼치지 않는다. 출력단자(Sn)의 전압레벨이 부(-)인 이유는 제2수평동기기간(H)이 시작 되었기 때문에, 인가전압의 극성이 제1수평동기기간(H)에 비하여 바뀌어 졌기 때문이다.
상술한 바와 같이, 본 발명의 제1실시예에 따른 데이터선구동회로(51)와 함께, 판정회로(1)는 제1데이터랫치회로(5)로부터 전송된 6비트 계조데이터를 사용하여 다양한 계조들의 사용/불사용을 판정한다. 그러므로, 제2데이터랫치회로(6) 및/또는 그 이하의 회로그룹들 즉, 레벨쉬프팅/디코딩회로(7)및 계조전압선택회로(8)및 출력회로(9)(이들 모두는 고전압회로들이다)는 영향을 받지 않는다. 그러므로, 계조들의 선택/비선택의 동작은 프레임메모리(511)로서 기능하는 RAM(10)이 내장되어 있는 경우에 조차도 Hi-Z상태의 발생없이 수행될 수가 있다.
또한, Hi-Z 상태가 발생되지 않기 때문에, Hi-Z 기간의 량에 의해 감소되어 지는 일정전압유지 기간의 문제도 발생되지 않는다. 상세하게는, 도 12에 도시한 데이터선구동회로의 문제가 발생하지 않기 때문에, 판정동작에 수반하는 화질의 열화도 일어나지 않는다. 결과로서, 예를 들면 그들의 구동능력의 향상에 의해 64개의 계조증폭기들(4a) 및/또는 계조전압선택회로(8)의 동작률 향상에 대한 필요가 제거되고, 그러므로, 전류소모의 감소 및 회로영역의 감소가 달성될 수 있다.
예를 들면, 계조전압발생회로 내에서 64개의 계조전압을 발생하는데 0.64 mA(하나의 계조당 0.01 mA)가 소비되고 그리고 계조증폭기회로(4) 내에서 이들 계조전압을 증폭 또는 버퍼링하는데 6.4mA(한 계조당 0.1mA)가 소모된다고 가정하자. 판정회로(1)의 판정결과에 따라, 비사용된 계조들에 대응하는 계조전압의 발생 및 그들의 증폭 또는 버퍼링을 정지함에 의해, 전류소모에 있어서 계조당 (0.01 + 0.1) = 0.11 mA의 량만큼 절감된다. 전화면 단색표시의 경우에 있어서 구동전압이 5V라고 가정하면, 최대 0.11 x 5V x 63 = 34.65mW의 전력소모의 절감이 달성될 수 있다.
(제2실시예)
도 5는 본 발명의 제2실시예에 따른 데이터선구동회로에 채용된 판정회로(1)의 구성을 보여주고 있다.
도 5에 도시한 바와 같이, 이 판정회로(1)는 오로지 계조데이터판정회로(11A)로 구성되어 있고 제1실시예에 있는 판정결과생성회로에 대응하는 회로를 포함하고 있지 아니하다. 계조데이터판정회로(11A)는 상호 동일한 회로구조를 갖는 n개의 비교회로들(11Aa)을 포함하고 있다. 이들 n개의 비교회로들(11Aa) 각각은 64비트 OR회로들(11Ab)및 6비트들을 64비트들로 변환하는 디코딩회로들(11Ac)을 포함하고 일렬로 종속접속되어 있다.
n개의 디코딩회로들(11Ac) 각각은 제1데이터랫치회로(5)로부터 받은 6비트 계조데이터(DATA1 내지 DATAn)를 64비트 형태로 변환한다. 상세하게는, n개의 디코딩회로들(11Ac)은 6비트 계조데이터를 사용하여, 64계조 중 선택된 계조에 대응하는 비트(1비트에 대응하는 량)와 비선택된 계조들에 대응하는 비트들(63비트들에 대응하는 량)을 결정한다. 다시 말하면, 64비트들 중, 사용되는 계조로 선택되는 단지 1비트만이 다른 63비트들의 것과는 다른 레벨로 된다. 디코딩회로(11Ac)에 의해 결정된 이 결과는 64비트 선택/비선택 데이터의 형태로 그 자신의 OR회로(11Ab)에 출력된다.
그 때 n번째의 OR회로(11Ab)는 직접 그 자신의 디코딩회로(11Ac)로 부터의 64비트 선택/비선택 데이터를 64비트 OR출력의 형태로 그 전단방향으로 인접하는 비교회로(11Aa)(즉, n-1번째 비교회로)에 출력한다. 그리고 n-1번째의 OR회로(11Ab)는 그 자신의 디코딩회로(11Ac)로 부터의 64비트 선택/비선택 데이터와 후단방향으로 인접하는 n번째의 비교회로(11a)(이것은 n번째 OR회로(11Ac)의 출력과 동일하다)의 64비트 OR출력을 OR연산 후, 그 결과를 그 전단방향으로 인접하는 n-2 번째 비교회로(11Aa)로 출력한다. 이 후, 동일하게, n-2번째의 OR회로(11Ab)는 그 자신의 디코딩회로(11Ac)로부터의 64비트 선택/비선택 데이터와 후단방향으로 인접하는 n-1번째의 제3비교회로(11Aa)의 64비트 OR출력을 OR연산 후, 그 결과를 그 전단방향으로 인접하는 n-3 번째 제1비교회로(11a)로 출력한다. 제1OR회로(11Ab)는 그 자신의 디코딩회로(11Ac)로 부터의 64비트 선택/비선택 데이터와 후단방향으로 인접하는 제2비교회로(11Aa)로부터의 64비트 OR출력을 OR연산 후, 그 결과를 계조데이터판정회로(11A)의 64비트 판정결과데이터로서 가동/정지회로(2)로 출력한다.
모든 비교회로들(11Aa)에 있어서 OR회로들(11Ab)의 출력들의 OR은 이 계산에 의해 얻어진 64비트 판정결과데이터(제1비교회로(11Aa)로부터의 출력)로 반영된다. 결론적으로, 이것을 채용함에 의해, 계조들의 사용/불사용에 대한 판정이 n개의 출력선들에 대하여 달성될 수가 있다.
특정예를 참조하여 설명을 계속하면, 제1데이터랫치회로(5)로부터의 6비트계조데이터는 디코딩회로(11Ac)에 의해 디코딩된다. 만약, 이 시점에서, 이 계조데이터의 값이 "0"이라면, 해당 디코더회로(11Ac)에 의해 출력되는 64비트 선택/비선택데이터의 "0비트째"는 "진(true)"으로 되고 다른 63개의 비트들 모두는 "오류(False)"로 된다. 만약 이 계조데이터의 값이 "1"이라면, 해당 디코더회로(11Ac)에 의해 출력되는 64비트 선택/비선택데이터의 "1비트째"는 "진(true)"으로 되고 다른 63개의 비트들 모두는 "오류(False)"로 된다. 이와 같이 얻어진 64비트 선택/비선택 데이터가 64비트 OR회로(11Ab)를 사용하여 중첩되고 OR연산이 행해질 때, 이들 비트중의 하나라도 "진(true)"이라면, 64비트판정결과데이터는 "진(true)"으로 된다. 즉, 64비트형태로 변환된 계조데이터의 값이 64비트 선택/비선택 데이터의 0비트째로부터 63비트째의 어느것에 대응하는 것인가를 64비트판정결과데이터로부터 판정될 수가 있다.
64비트의 그룹으로 구성되는 이 판정결과데이터는 64개의 계조증폭기들(4a)의 활성/비활성을 직접 표시한다. 그러므로, 사용/불사용되는 계조들(즉, 활성/비활성화 되는 계조증폭기들(4a))이 이 결과데이터를 가동/정지회로(2)에 직접 보냄에 의해 판정될 수 있다.
제2실시예의 데이터선구동회로는 상술한 제1실시예의 구조와 기본적으로 동일하다. 그러므로 동일한 이점이 얻어진다는 사실도 명백하다. 그러나, 도 5에 도시한 바와 같이, 판정회로(1)가 단지 계조데이터판정회로(11A)만으로 구성되고, 판정결과처리회로(12)를 포함하지 않기 때문에, 클럭신호(CLK)에 동기하여 작동되는 쉬프트레지스터(15)나 기준카운터(16)가 존재하지 않는다. 결론적으로, 이 실시예는 클럭신호(CLK)에 의해 제한받지 않고, 결과로서, 판정회로(1)의 판정동작이 계조데이터판정회로(11A) 내의 논리회로에서 발생되는 "트랜지스터 동작 지연시간"의 짧은 지연시간만을 고려하여 설정될 수 있다. 즉, 비록 회로크기가 제1실시예의 경우 보다 크다고 하더라도, 판정동작이 제1실시예 보다 더 빠르다는 이점이 있다.
(제3실시예)
도 6은 본 발명의 제3실시예에 따른 데이터선구동회로의 구성을 보여주고 있다. 이 제3실시예의 데이터선구동회로에 있어서는, 판정회로(1)에 입력되는 계조데이터는 제2데이터랫치회로(6) 내부로부터 얻어지고, 나머지의 구성은 제1실시예의 경우와 동일하다. 그러므로, 동일한 구성들에 대하여는 동일한 번호를 붙이고 상세한 설명은 생략한다.
데이터의 흐름 및 동작원리등은 제1실시예의 경우와 동일하다. 그러나, 도 7의 타이밍도에 도시된 바와 같이, 이 실시예는 판정회로(1)의 판정동작이 제2데이터랫치회로(6)의 입력타이밍을 정의하는 수평신호(STB)에 응답하여 수행된다는 것이 제1실시예와 다르다.
제3실시예의 데이터선구동회로와 함께, 상술한 제1실시예의 경우에서와 같은 이점들이 얻어진다는 것은 명백하다. 그러나, 다수의 계조들이 출력되는 경우에 있어서의 전체동작 및 기능을 고려하면, 제1데이터랫치회로(5)로부터 추출된 계조데이터를 판정회로(1)에 공급하는 것이 불가능할지도 모를 경우가 있을 수 있다. 그러한 경우에, 이 제3실시예에 있어서, 제2데이터랫치회로(6)로부터 계조데이터를 판정회로(1)에 공급할 수 있다. 만약 이와 같이 하면, 판정동작은 제1실시예의 경우에서 보다 늦은 타이밍으로 수행되고, 그러므로, 최종적으로 각 계조증폭기들(4a)의 동작정지를 결정할 수 있는 판정처리종료타이밍까지의 시간이 길어지는 위험이 있다.
(제4실시예)
도 8은 본 발명의 제4실시예에 따른 데이터선구동회로의 구성을 보여준다. 제4실시예에 따른 데이터선구동회로는 제1내지 제3실시예가 "스위치구동"을 채용하고 있지만, 제4실시예는 "증폭기구동"을 채택하고 있다는 점이 상술한 제1 내지 제3실시예에 따른 데이터선구동회로와 다르다. 구성의 나머지는 제1실시예의 경우와 동일하기 때문에, 동일한 소자들에 대하여는 도 1에서와 같은 부호를 부여하고 그 상세한 설명은 생략한다.
상세하게는, 증폭기회로(13)가 계조전압선택회로(8)및 출력회로(9) 사이에 구성된다. 증폭기회로(13)에 있어서, 구성은 증폭기들이 각 n개의 출력선들에 대해 제공되고 선택된 아날로그 계조전압이 각 출력선을 위해 증폭(버퍼링)된다. 증폭기회로(13) 내의 n개의 증폭기들은 판정결과에 상관없이 항상 동작된다.
64개의 계조증폭기들(미도시)은 제1 내지 제3실시예의 경우와 동일한 방법으로 계조증폭기회로(4A) 내에 포함되지만, 이들 계조증폭기들은 증폭기회로(13)에 연결된다. 계조전압등을 위한 조정기능이 계조증폭기회로(4A) 내에 포함되어 있기 때문에, 계조증폭기회로(4A) 내에 설정된 64 계조들의 아날로그계조전압들은 증폭기회로(13)에 공급되고, 거기서 증폭(버퍼링)된다.
제4실시예로부터 명백한 바와 같이, 본 발명이 "증폭기구동"에 적용될 때에도 또한 이점들이 얻어진다.
계조증폭기회로(4A)내의 64개의 아날로그계조전압들을 발생하는데 0.64mA(계조당 0.01mA)가 소비되고 증폭기회로(13) 내에서 이들 아날로그계조전압들을 증폭하는데 6.4mA(계조당 0.1mA)가 소비된다고 가정하자. 판정회로(1)의 판정결과에 따라 불사용된 계조들에 대응하는 아날로그계조전압들의 발생을 정지함에 의해 계조당 0.01mA의 전류소모의 감축이 얻어진다. 이것은 전류소모가 계조당 0.11mA였던 제1실시예보다는 적다. 또한, 만약 구동전압이 5V라고 가정하면, 전체화면이 단색으로 표시되는 경우를 예를 들면 전력소비에 있어서 최대 0.01mA x 5V x 63 = 3.15mW의 감소가 달성될 수 있다. 전력소비의 감소량은 34.65mW 였던 제1실시예 보다는 적다. 그러나, 본 발명이 "증폭기구동"에 적용될 때 조차 전력소비의 감소가 달성될 수 있다.
(제5실시예)
도 9는 본 발명의 제5실시예에 따른 데이터선구동회로의 구성을 보여준다. 제5실시예에 따른 데이터선구동회로에 있어서, 판정회로(1)에 입력되는 계조데이터는 레벨시프팅/디코딩회로(7)내에서부터 얻어지고, 나머지의 구성은 제1실시예의 경우에서와 동일하다. 따라서, 동일한 소자들에 대하여는 도 1에서와 같은 부호를 부여하고 그 상세한 설명은 생략한다. 또한, 제5실시예는 "스위치구동"이다.
데이터흐름 및 동작원리는 제1실시예의 경우와 동일하다. 그러나, 이 실시예는 판정회로(1)의 판정동작이 제2데이터랫치회로(6)에의 입력타이밍을 정의하는 수평신호(STB) 후 소정시간의 경과 후 레벨시프팅/디코딩회로(7) 내의 계조데이터 발생 후에 개시된다는 점이 제1실시예의 경우와 다르다.
제5실시예의 데이터선구동회로와 함께, 제1실시예의 경우에서와 같은 이점들이 얻어진다는 것은 명백하다. 그러나, 다수의 계조들이 출력되는 경우에 있어서의 전체동작 및 기능을 고려하면, 제2데이터랫치회로(6)로부터 추출된 계조데이터를 판정회로(1)에 공급하는 것이 불가능할지도 모를 경우가 있을 수 있다. 그러한 경우에, 이 제5실시예에 있어서, 레벨시프팅/디코딩회로(7)로부터 계조데이터를 판정회로(1)에 공급할 수 있다.
(제6실시예)
도 10은 본 발명의 제6실시예에따른 데이터선구동회로의 동작을 보여주는 타이밍도이다.
제6실시예의 데이터선구동회로의 구성은 제1실시예의 것과 동일하지만 도 3의 타이밍도에 대하여 다음의 점들에 있어서 차이가 있다.
상세하게는, 도 3의 타이밍도로부터 명백한 바와 같이, 제1실시예에 있어서, H레벨로 되어 있는 수평신호(STB)의 기간(즉, 수평신호(STB)가 인가되고 있는 기간)과 판정동작이 중첩되어 있다. 그러나, 본 발명은 이것에 제한되지 않고, 이들이 중첩되지 않도록 구성될 수가 있다. 제6실시예가 이것을 달성한다.
제6실시예에 있어서, 판정회로(1)는 H레벨로 되어 있는 랫치신호(LAT)의 데이터 입력 후 즉시 판정동작을 수행한다(즉, 랫치신호(LAT)가 인가되고 있는 시간). 그러나, 계조전압출력의 시간을 표시하는 수평신호(STB)의 인가는 판정동작의 종료 후 각 계조의 사용/불사용의 결정 후에 행하여진다. 다시 말하면, 수평신호(STB)의 인가시간은 제1데이터랫치회로(5)에 의한 계조데이터입력동작을 위해 요구되는 시간 및 판정동작에 요구되는 시간의 합에 대응하는 시간만큼 지연된다. 그러므로, 데이터전극에의 아날로그계조전압의 인가도 판정동작의 종료 후에 수행된다.
그러므로, 동작이 요구되지 않는 계조증폭기들(4a)은 완전히 동작되지 않는 상태로 남고, 따라서 제1실시예와 비교하여 더 개선된 전류소모감소의 이점이 얻어진다.
(변형예들)
상기의 예들에 있어서, 본 발명은 액정표시장치에 응용되어 졌지만, 본 발명 은 이것에 한정되지는 않는다. 본 발명은 어떤 형태의 표시장치에도 적용될 수가 있다. 또한, 비록 상기한 실시예들에 있어서 RAM을 내장하고 있는 표시장치에 본 발명의 적용을 설명하였지만, 본 발명은 RAM을 내장하고 있지 아니하는 표시장치에도 적용될 수가 있다.
상술한 바와 같이, 본 발명은 상기한 예들에 한정되는 것이 아니고, 발명의 범위 및 정신을 벗어나지 않는 범위에서 얼마든지 변경이 가능하다는 것은 명백하다.
본 발명에 따른 표시장치용 구동회로에서는, 계조의 선택/비선택의 판정동작이 Hi-Z 상태의 발생없이 수행될 수 있다. 본 발명에 따른 표시장치용 구동회로는 프레임메모리를 내장하고 있는 구동회로에 적합하다. 또한, 전류소비의 감소 및 회로영역의 감소를 달성할 수가 있다.

Claims (18)

  1. 다수의 주사선들과 다수의 데이터선들이 매트릭스 형태로 배치된 표시장치를 구동하기 위한 구동회로에 있어서,
    1프레임에 대응하는 계조데이터로부터 하나의 주사선에 대응하는 계조데이터를 보지하는 제1데이터랫치회로;
    상기 제1데이터랫치회로에 보지된 계조데이터를 보지하는 제2데이터랫치회로;
    상기 제2데이터랫치회로에 보지된 계조데이터를 디코딩하여 선택될 계조를 인식하는 디코딩회로;
    다수의 계조전압들 각각을 증폭 또는 버퍼링하여 출력하는 다수의 계조증폭기들을 포함하는 계조증폭기회로;
    상기 디코딩회로의 인식결과에 따라 상기 계조증폭기회로로부터 출력되는 다수의 상기 계조전압들 중 표시를 위해 필요한 계조전압들을 선택하고 이들 선택된 계조전압들을 출력회로에 출력하는 계조전압선택회로;
    상기 제1데이터랫치회로 또는 상기 제2데이터랫치회로에 보지되어 있는 계조데이터, 또는 디코딩회로에 의해 디코딩되는 계조데이터를 이용하여 계조의 사용/불사용을 판정하는 판정회로; 및
    상기 판정회로로부터 출력된 판정결과를 이용하여, 불사용으로 판정된 계조에 대응하는 상기 계조증폭기들의 동작을 선택적으로 정지시키는 가동/정지회로를 포함하는 표시장치용 구동회로.
  2. 다수의 주사선들과 다수의 데이터선들이 매트릭스 형태로 배치된 표시장치를 구동하기 위한 구동회로에 있어서,
    1프레임에 대응하는 계조데이터로부터 하나의 주사선에 대응하는 계조데이터를 보지하는 제1데이터랫치회로;
    상기 제1데이터랫치회로에 보지된 계조데이터를 보지하는 제2데이터랫치회로;
    상기 제2데이터랫치회로에 보지된 계조데이터를 디코딩하여 선택될 계조를 인식하는 디코딩회로;
    다수의 계조전압들 각각을 증폭 또는 버퍼링하여 출력하는 다수의 계조증폭기들을 포함하는 계조증폭기회로;
    상기 디코딩회로의 인식결과에 따라 상기 계조증폭기회로로부터 출력되는 다수의 상기 계조전압들 중 표시를 위해 필요한 계조전압들을 선택하고 이들 선택된 계조전압들을 출력회로에 출력하는 계조전압선택회로;
    상기 계조전압선택회로에 의해 선택된 상기 계조전압들을 증폭하거나 버퍼링하여, 출력회로에 출력하는 다수의 증폭기들;
    상기 제1데이터랫치회로 또는 상기 제2데이터랫치회로에 보지되어 있는 계조데이터, 또는 디코딩회로에 의해 디코딩되는 계조데이터를 이용하여 계조의 사용/불사용을 판정하는 판정회로; 및
    상기 판정회로로부터 출력된 판정결과를 이용하여 불사용으로 판정된 계조에 대응하는 상기 계조증폭기들의 동작을 선택적으로 정지시키는 가동/정지회로를 포함하는 표시장치용 구동회로.
  3. 제 1항에 있어서, 1프레임에 대응하는 계조데이터를 보지하는 프레임메모리를 더 포함하는 표시장치용 구동회로.
  4. 제 2항에 있어서, 1프레임에 대응하는 계조데이터를 보지하는 프레임메모리를 더 포함하는 표시장치용 구동회로.
  5. 제 1항에 있어서, 상기 판정회로는, 상호 동일한 구조를 갖고 종속접속되어 있는 다수의 비교회로들을 구성하고 있는 계조데이터판정회로와, 기준카운터및 쉬프트레지스터를 구비하는 판정결과처리회로를 포함하고,
    다수의 상기 비교회로들 각각에서 대응하는 상기 계조데이터와 상기 기준카운터로부터 공급된 카운터값을 비교하고, 이 비교결과가 대응하는 OR회로에 입력되며, 이 OR회로는 비교결과와 종속접속된 비교회로들의 OR회로들로부터의 출력을 OR연산 후, 다수의 비교회로들을 통해 얻어진 OR출력을 쉬프트레지스터에 출력하는 동작들을, 소정범위 내에서 카운터값을 변화시키는 동안 반복함에 의해 판정결과데이터가 쉬프트레지스터 내에서 얻어지는 것을 특징으로 하는 표시장치용 구동회로.
  6. 제 2항에 있어서, 상기 판정회로는 상호 동일한 구조를 갖고 종속접속되어 있는 다수의 비교회로들을 구성하고 있는 계조데이터판정회로와, 기준카운터및 쉬프트레지스터를 구비하는 판정결과처리회로를 포함하고,
    다수의 비교회로들 각각에서 대응하는 계조데이터와 기준카운터로부터 공급된 카운터값을 비교하고, 이 비교결과가 대응하는 OR회로에 입력되며, 이 OR회로는 비교결과와 종속접속된 비교회로들의 OR회로들로부터의 출력을 OR연산 후, 다수의 비교회로들을 통해 얻어진 OR출력을 쉬프트레지스터에 출력하는 동작들을, 소정범위 내에서 카운터값을 변화시키는 동안 반복함에 의해 판정결과데이터가 쉬프트레지스터 내에서 얻어지는 것을 특징으로 하는 표시장치용 구동회로.
  7. 제 3항에 있어서, 상기 판정회로는 상호 동일한 구조를 갖고 종속접속되어 있는 다수의 비교회로들을 구성하고 있는 계조데이터판정회로와, 기준카운터및 쉬프트레지스터를 구비하는 판정결과처리회로를 포함하고,
    다수의 비교회로들 각각에서 대응하는 계조데이터와 기준카운터로부터 공급된 카운터값을 비교하고, 이 비교결과가 대응하는 OR회로에 입력되며, 이 OR회로는 비교결과와 종속접속된 비교회로들의 OR회로들로부터의 출력을 OR연산 후, 다수의 비교회로들을 통해 얻어진 OR출력을 쉬프트레지스터에 출력하는 동작들을, 소정범위 내에서 카운터값을 변화시키는 동안 반복함에 의해 판정결과데이터가 쉬프트레지스터 내에서 얻어지는 것을 특징으로 하는 표시장치용 구동회로.
  8. 제 4항에 있어서, 상기 판정회로는 상호 동일한 구조를 갖고 종속접속되어 있는 다수의 비교회로들을 구성하고 있는 계조데이터판정회로와, 기준카운터및 쉬프트레지스터를 구비하는 판정결과처리회로를 포함하고,
    다수의 비교회로들 각각에서 대응하는 계조데이터와 기준카운터로부터 공급된 카운터값을 비교하고, 이 비교결과가 대응하는 OR회로에 입력되며, 이 OR회로는 비교결과와 종속접속된 비교회로들의 OR회로들로부터의 출력을 OR연산 후, 다수의 비교회로들을 통해 얻어진 OR출력을 쉬프트레지스터에 출력하는 동작들을, 소정범위 내에서 카운터값을 변화시키는 동안 반복함에 의해 판정결과데이터가 쉬프트레지스터 내에서 얻어지는 것을 특징으로 하는 표시장치용 구동회로.
  9. 제 1항에 있어서, 상기 판정회로는 상호 동일한 구조를 갖고 종속접속되어 있는 다수의 비교회로들을 구성하고 있는 계조데이터판정회로를 포함하고,
    상기 다수의 비교회로들 각각은 디코딩회로와 OR회로를 포함하며,
    상기 디코딩회로는 대응하는 계조데이터를 디코딩하여 계조수에 대응하는 비트수를 갖는 데이터로 변환하고, 계조수에 대응하는 비트수를 갖는 데이터 중에서 선택된 계조에 대응하는 1비트와 비선택된 계조들에 대응하는 비트들을 결정함으로써 계조에 대한 선택/비선택을 결정하고,
    상기 OR회로는 상기 계조에 대한 선택/비선택결정결과에 대해 OR연산을 수행함으로써 계조들의 사용/불사용을 판정하는 것을 특징으로 하는 표시장치용 구동회로.
  10. 제 2항에 있어서, 상기 판정회로는 상호 동일한 구조를 갖고 종속접속되어 있는 다수의 비교회로들을 구성하고 있는 계조데이터판정회로를 포함하고,
    상기 다수의 비교회로들 각각은 디코딩회로와 OR회로를 포함하며,
    상기 디코딩회로는 대응하는 계조데이터를 디코딩하여 계조수에 대응하는 비트수를 갖는 데이터로 변환하고, 계조수에 대응하는 비트수를 갖는 데이터 중에서 선택된 계조에 대응하는 1비트와 비선택된 계조들에 대응하는 비트들을 결정함으로써 계조에 대한 선택/비선택을 결정하고,
    상기 OR회로는 상기 계조에 대한 선택/비선택결정결과에 대해 OR연산을 수행함으로써 계조들의 사용/불사용을 판정하는 것을 특징으로 하는 표시장치용 구동회로.
  11. 제 3항에 있어서, 상기 판정회로는 상호 동일한 구조를 갖고 종속접속되어 있는 다수의 비교회로들을 구성하고 있는 계조데이터판정회로를 포함하고;
    상기 다수의 비교회로들 각각은 디코딩회로와 OR회로를 포함하며,
    상기 디코딩회로는 대응하는 계조데이터를 디코딩하여 계조수에 대응하는 비트수를 갖는 데이터로 변환하고, 계조수에 대응하는 비트수를 갖는 데이터 중에서 선택된 계조에 대응하는 1비트와 비선택된 계조들에 대응하는 비트들을 결정함으로써 계조에 대한 선택/비선택을 결정하고,
    상기 OR회로는 상기 계조에 대한 선택/비선택결정결과에 대해 OR연산을 수행함으로써 계조들의 사용/불사용을 판정하는 것을 특징으로 하는 표시장치용 구동회로.
  12. 제 4항에 있어서, 상기 판정회로는 상호 동일한 구조를 갖고 종속접속되어 있는 다수의 비교회로들을 구성하고 있는 계조데이터판정회로를 포함하고;
    상기 다수의 비교회로들 각각은 디코딩회로와 OR회로를 포함하며,
    상기 디코딩회로는 대응하는 계조데이터를 디코딩하여 계조수에 대응하는 비트수를 갖는 데이터로 변환하고, 계조수에 대응하는 비트수를 갖는 데이터 중에서 선택된 계조에 대응하는 1비트와 비선택된 계조들에 대응하는 비트들을 결정함으로써 계조에 대한 선택/비선택을 결정하고,
    상기 OR회로는 상기 계조에 대한 선택/비선택결정결과에 대해 OR연산을 수행함으로써 계조들의 사용/불사용을 판정하는 것을 특징으로 하는 표시장치용 구동회로.
  13. 제 1항에 있어서, 상기 판정회로는 제1데이터랫치회로에 보지된 계조데이터를 사용하여 계조들의 사용/불사용을 판정하는 것을 특징으로 하는 표시장치용 구동회로.
  14. 제 2항에 있어서, 상기 판정회로는 제1데이터랫치회로에 보지된 계조데이터를 사용하여 계조들의 사용/불사용을 판정하는 것을 특징으로 하는 표시장치용 구동회로.
  15. 제 1항에 있어서, 상기 판정회로는 제2데이터랫치회로에 보지된 계조데이터를 사용하여 계조들의 사용/불사용을 판정하는 것을 특징으로 하는 표시장치용 구동회로.
  16. 제 2항에 있어서, 상기 판정회로는 제2데이터랫치회로에 보지된 계조데이터를 사용하여 계조들의 사용/불사용을 판정하는 것을 특징으로 하는 표시장치용 구동회로.
  17. 제 1항에 있어서, 상기 판정회로는 디코딩회로에 의해 디코딩된 계조데이터를 사용하여 계조들의 사용/불사용을 판정하는 것을 특징으로 하는 표시장치용 구동회로.
  18. 제 2항에 있어서, 상기 판정회로는 디코딩회로에 의해 디코딩된 계조데이터를 사용하여 계조들의 사용/불사용을 판정하는 것을 특징으로 하는 표시장치용 구동회로.
KR1020040111214A 2003-12-25 2004-12-23 표시장치용 구동회로 KR100676896B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003429640A JP4079873B2 (ja) 2003-12-25 2003-12-25 表示装置用の駆動回路
JPJP-P-2003-00429640 2003-12-25

Publications (2)

Publication Number Publication Date
KR20050065393A KR20050065393A (ko) 2005-06-29
KR100676896B1 true KR100676896B1 (ko) 2007-02-02

Family

ID=34746842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111214A KR100676896B1 (ko) 2003-12-25 2004-12-23 표시장치용 구동회로

Country Status (4)

Country Link
US (1) US7737932B2 (ko)
JP (1) JP4079873B2 (ko)
KR (1) KR100676896B1 (ko)
CN (1) CN100405449C (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101197222B1 (ko) * 2005-10-19 2012-11-02 엘지디스플레이 주식회사 액정표시장치용 구동회로 및 그 구동방법
JP5084134B2 (ja) 2005-11-21 2012-11-28 日本電気株式会社 表示装置及びこれらを用いた機器
JP4869706B2 (ja) 2005-12-22 2012-02-08 株式会社 日立ディスプレイズ 表示装置
JP2007183373A (ja) * 2006-01-05 2007-07-19 Nec Electronics Corp 表示制御装置
JP5072489B2 (ja) * 2007-08-30 2012-11-14 株式会社ジャパンディスプレイウェスト 表示装置およびその駆動方法、電子機器
US20100321413A1 (en) * 2009-06-23 2010-12-23 Himax Technologies Limited System and method for driving a liquid crystal display
US20100321412A1 (en) * 2009-06-23 2010-12-23 Himax Technologies Limited System and method for driving a liquid crystal display
JP2011085810A (ja) * 2009-10-16 2011-04-28 Toshiba Mobile Display Co Ltd 表示装置および表示装置の駆動方法
JP2011150256A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 駆動回路及び駆動方法
KR101328787B1 (ko) * 2010-05-07 2013-11-13 엘지디스플레이 주식회사 영상표시장치 및 그 구동방법
TWI436327B (zh) 2011-03-03 2014-05-01 Novatek Microelectronics Corp 顯示器之驅動裝置及驅動方法
CN102682723B (zh) * 2011-03-11 2015-11-18 联咏科技股份有限公司 显示器的驱动装置及驱动方法
JP5379194B2 (ja) * 2011-08-09 2013-12-25 株式会社ジャパンディスプレイ 表示装置
JP5796784B2 (ja) * 2012-09-14 2015-10-21 Ｎｌｔテクノロジー株式会社 表示装置
KR102211124B1 (ko) * 2014-10-02 2021-02-02 삼성전자주식회사 저전력으로 동작하는 소스 드라이버 및 이를 포함하는 액정 디스플레이 장치
US10102792B2 (en) * 2016-03-30 2018-10-16 Novatek Microelectronics Corp. Driving circuit of display panel and display apparatus using the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108301A (ja) 2000-09-29 2002-04-10 Toshiba Corp 液晶駆動回路および負荷駆動回路
JP2003228348A (ja) 2001-11-30 2003-08-15 Koninkl Philips Electronics Nv 列電極駆動回路及びこれを用いた表示装置
JP2004271930A (ja) 2003-03-10 2004-09-30 Nec Electronics Corp 表示装置の駆動回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245328A (en) * 1988-10-14 1993-09-14 Compaq Computer Corporation Method and apparatus for displaying different shades of gray on a liquid crystal display
JP3922736B2 (ja) * 1995-10-18 2007-05-30 富士通株式会社 液晶表示装置
US6014122A (en) * 1997-01-16 2000-01-11 Nec Corporation Liquid crystal driving circuit for driving a liquid crystal display panel
JPH11175027A (ja) * 1997-12-08 1999-07-02 Hitachi Ltd 液晶駆動回路および液晶表示装置
JP3409768B2 (ja) * 2000-02-14 2003-05-26 Ｎｅｃエレクトロニクス株式会社 表示装置の回路
JP3926651B2 (ja) * 2002-01-21 2007-06-06 シャープ株式会社 表示駆動装置およびそれを用いた表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108301A (ja) 2000-09-29 2002-04-10 Toshiba Corp 液晶駆動回路および負荷駆動回路
JP2003228348A (ja) 2001-11-30 2003-08-15 Koninkl Philips Electronics Nv 列電極駆動回路及びこれを用いた表示装置
JP2004271930A (ja) 2003-03-10 2004-09-30 Nec Electronics Corp 表示装置の駆動回路

Also Published As

Publication number Publication date
CN100405449C (zh) 2008-07-23
CN1637837A (zh) 2005-07-13
US20050156842A1 (en) 2005-07-21
US7737932B2 (en) 2010-06-15
JP2005189447A (ja) 2005-07-14
JP4079873B2 (ja) 2008-04-23
KR20050065393A (ko) 2005-06-29

Similar Documents

Publication Publication Date Title
KR100676896B1 (ko) 표시장치용 구동회로
JP4516280B2 (ja) 表示装置の駆動回路
KR101167861B1 (ko) 표시 장치 및 전자 장치
US7586485B2 (en) Controller driver and display apparatus
KR100446460B1 (ko) 액정디스플레이의 구동법과 구동회로, 및 휴대용 전자장치
JP2009014842A (ja) データ線駆動回路、表示装置、及びデータ線駆動方法
KR20120057214A (ko) 평판 표시 장치의 소스 드라이버 출력 회로
US20110102404A1 (en) Low Power Driving Method for a Display Panel and Driving Circuit Therefor
JP7253332B2 (ja) 表示装置及び表示コントローラ
US11127366B2 (en) Source driver and display device
KR100496108B1 (ko) 표시 장치 구동 회로, 표시 장치, 및 표시 장치의 구동 방법
KR101337497B1 (ko) 디스플레이 구동 회로
JP3632589B2 (ja) 表示駆動装置およびにそれを用いた電気光学装置並びに電子機器
US8102342B2 (en) Display apparatus including a driver using a lookup table
JP2002297105A (ja) 表示装置の駆動方法及び駆動回路
JP2002297106A (ja) 表示装置の駆動方法及び駆動回路
JP2010102146A (ja) 液晶表示装置のドライブ装置および液晶表示装置
JP4884381B2 (ja) 表示装置
JP5235048B2 (ja) 表示装置、電子機器
KR100433934B1 (ko) 저전력 ｌｃｄ 제어 장치 및 방법
JP2001306039A (ja) 液晶表示駆動装置及びそれを備えた携帯電話機
JP2001305512A (ja) 液晶表示駆動装置及び携帯電話機
KR20070119880A (ko) 디스플레이 패널 구동 장치의 소오스 드라이버

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee