KR100496108B1 - 표시 장치 구동 회로, 표시 장치, 및 표시 장치의 구동 방법 - Google Patents

표시 장치 구동 회로, 표시 장치, 및 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR100496108B1
KR100496108B1 KR10-2003-0022201A KR20030022201A KR100496108B1 KR 100496108 B1 KR100496108 B1 KR 100496108B1 KR 20030022201 A KR20030022201 A KR 20030022201A KR 100496108 B1 KR100496108 B1 KR 100496108B1
Authority
KR
South Korea
Prior art keywords
voltage
gradation display
display
circuit
gradation
Prior art date
Application number
KR10-2003-0022201A
Other languages
English (en)
Other versions
KR20030081095A (ko
Inventor
모노모시마사히꼬
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030081095A publication Critical patent/KR20030081095A/ko
Application granted granted Critical
Publication of KR100496108B1 publication Critical patent/KR100496108B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 표시 장치 구동 회로는, 복수의 계조 표시용 전압을 생성하기 위한 연산 증폭기(1015)와, 상기 복수의 계조 표시용 전압 중에서 표시 데이터에 대응하여 계조 표시용 전압을 선택하여 출력하는 스위치(6)와, 복수의 계조 표시용 전압 중, 스위치(6)로부터의 각 출력이, 어느 계조 표시용 전압을 선택하여 출력하고 있는지의 여부를 검출하여, 연산 증폭기(l015)를 제어하는 제어 회로(5)를 포함하고 있다. 상기 표시 장치 구동 회로는, 표시 장치의 저소비 전력화가 가능하게 된다.

Description

표시 장치 구동 회로, 표시 장치, 및 표시 장치의 구동 방법{DISPLAY DEVICE DRIVER, DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은, 액정 표시 장치 등의 표시 장치를 계조 표시로써 구동하기 위한 표시 장치 구동 회로, 표시 장치 및 표시 장치의 구동 방법에 관한 것이다.
종래의 액정 표시 장치는, 도 9에 도시한 바와 같이 컨트롤러(1001), 소스 드라이버(1002), 게이트 드라이버(1003), 및 액정 패널(1004)을 갖고 있다. 여기서는, TFT(Thin Film Transistor)를 스위칭 소자로서 이용한 액정 패널(1004)을 예로 들어 설명하고 있다.
상기 소스 드라이버(1002)는, 컨트롤러(1001)로부터 소스 드라이버(1002)로 전송되어 오는 신호 A에 기초한 계조 표시 신호 C에 의해, 상기 액정 패널(1004)의 소스 신호 라인을 구동하기 위한 것이다. 상기 신호 A로서는, 도 10에 도시한 바와 같이, 예를 들면 표시 데이터 A3의 수취 개시를 지시하는 소스 드라이버용 스타트 펄스 신호 A1, 직렬 전송되어 오는 디지털의 표시 데이터 A3, 1 수평 동기 기간 표시 데이터를 래치하는 래치 신호 A2를 예로 들 수 있다.
상기 소스 드라이버(1002)에서는, 전송 클럭 신호 CKs를 받아, 직렬 전송되는 화상 표시를 위한 표시 데이터 A3을 출력 단자마다 유지하고, 표시 데이터 A3에 대응한 계조 표시 신호 C를 작성하고, 액정 패널(1004)의 각 화소에 출력하여 상기 각 화소의 휘도를 결정하도록 되어 있다.
한편, 상기 게이트 드라이버(1003)는 TFT의 액정 패널(1004)의 각 게이트 신호 라인을 구동하는 것으로, 컨트롤러(1001)로부터 전송되어 오는 신호 B, 예를 들면 제1 라인 표시 개시 신호(게이트 드라이버용 스타트 펄스 신호)와, 전송 클럭 신호 CKg를 수신하고, 표시 라인을 순차적으로 선택하는 주사 신호 D를 작성하여 각 게이트 신호 라인에 순차적으로 출력하도록 되어 있다.
이러한 액정 표시 장치에서는, 소스 드라이버(1002)로부터의 계조 표시 신호 C와, 게이트 드라이버(1003)로부터의 표시 라인을 순차적으로 선택하는 주사 신호 D에 의해, 액정 패널(1004)의 표시 화면에서는 1 게이트 신호 라인마다 화상 표시가 계조 표시(다색 표시)로써 행해진다.
이어서, 소스 드라이버(1002)에 관하여, 도 10의 블록도를 참조하여 더 설명한다. 소스 드라이버(1002)에는 시프트 레지스터(1005), 래치 메모리(1006), 홀드 메모리(1007), 계조 전압 선택 회로(1008) 및 계조 전압 발생 회로(1009)가 형성되어 있다.
시프트 레지스터(1005)는, 데이터 수취 개시를 나타내는 스타트 펄스 신호 A1에 의해 동작을 개시하고, 전송 클럭 신호 CKs에 동기한 신호 F1을 출력한다. 래치 메모리(1006)는 스타트 펄스 신호 F1을 수신하고, 직렬 전송되어 오는 표시 데이터 A3을 래치 메모리(1006)로 받아들인다.
이 래치 메모리(1006)는 각 소스 신호 라인의 출력마다 설정되어 있고, 스타트 펄스 신호 F1이 출력마다 대응하는 래치 메모리(1006)를 순차적으로 선택함으로써, 직렬 전송되는 표시 데이터 A3을 순차적으로 출력마다 대응하는 래치 메모리(1006)에 기억한다. 이에 의해, 직렬 전송된 표시 데이터 A3은 소스 드라이버(1002) 내부에서 병렬의 표시 데이터로 전개된다.
래치 메모리(1006)에 저장된 표시 데이터 A3은 래치 메모리(1006)로부터, 홀드 메모리(1007)에 전송되고(F2), 1 수평 동기 신호에 상당하는 래치 신호 A2에 의해 래치된다.
전송된 표시 데이터는 계조 전압 선택 회로(1008)에 전송되고(F3), 계조 전압 발생 회로(1009)에서 생성한 복수의 계조 표시용 전압 E 중에서, 표시 데이터에 대응한 계조 표시용 전압 E_x가 하나 선택된다.
계조 표시용 전압 E_x가 선택되며, 액정 패널(1004)의 화소 용량이나 신호 라인의 용량을 충전하고, 선택된 계조 표시용 전압 E_x와 동일 전위로 설정하는데 시간이 걸리기 때문에, 홀드 메모리(1007)가 필요하게 된다. 홀드 메모리(1007)에 표시 데이터 A3을 1 수평 동기 기간, 기억하고 있기 때문에, 액정 패널(1004)의 화소 용량이나 신호 라인의 용량을 충전하고 있는 동안에, 다음 라인의 표시 데이터 A3을 래치 메모리(1006)에 기억할 수 있다.
이어서, 상기 계조 전압 발생 회로(1009)에 대하여, 도 11에 기초하여 설명한다. 계조 전압 발생 회로(1009)는 상호 직렬로 접속된 복수의 저항 R과, 상기 각 저항 R의 상호간이나 양단에서의 각 접속점에 각각 비반전 단자가 접속된, 복수의 연산 증폭기(1015)를 포함하고 있다. 상기 각 저항 R이나 각 연산 증폭기(1015)의 수는, 계조 수에 대응하여 설정되어 있다. 상기 각 연산 증폭기(1015)는 출력 단자로부터의 출력 신호가 반전 단자에 접속되어 피드백되어 있음에 따라, 출력 임피던스를 낮추는 전압 팔로워로서 기능하도록 되어 있다.
계조 전압 발생 회로(1009)에서는, 상기 각 저항 R의 양단에 외부로부터 입력되는 VinpH와 VinpL과의 사이의 전압이 상기 각 저항 R에 의해 저항 분할되고, 분할된 각 전압을 연산 증폭기(1015)에 의해 임피던스 변환을 행하여 계조 전압 선택 회로(1008)로 출력한다(신호 E_1∼E_n).
홀드 메모리(1007) 및 계조 전압 선택 회로(1008)에서는, 도 12에 도시한 바와 같이, 홀드 메모리(1007)의 출력 단자마다 배치된 계조 전압 선택 회로(1008)는 홀드 메모리(1007)에 기억한 표시 데이터에 대응하여 계조 전압 발생 회로(1009)로부터 발생된 각 계조 표시용 전압 E_1 내지 E_n의 각 신호로부터 하나를 선택하고, 액정 패널(1004)을 구동하기 위한 계조 표시 신호 C_x를 출력한다.
계조 전압 선택 회로(1008)에서는, 도 13에 도시한 바와 같이, 멀티플렉서(1012)에서, 표시 데이터 A3을 병렬로 홀드한 홀드 메모리(1007)로부터의 표시 데이터 F3에 의해, 어느 계조 표시용 전압에 대응하는 스위치(1011)를 온 상태로 할지를 정하는 신호 G3_x를 발생시키고, 그것에 대응하는 스위치(1011)를 온 상태로 한다.
이 스위치(1011)는, 예를 들면 도 14에 도시한 바와 같이, 상호 조합된 PchMOS 트랜지스터(1013) 및 NchMOS 트랜지스터(1014)와, NchMOS 트랜지스터(1014)의 게이트에의 입력 신호를 반전하여 PchMOS 트랜지스터(1013)의 게이트에 입력하는 인버터(1016)를 갖는 아날로그 스위치 등으로 구성된다. 스위치(1011)를 선택함으로써, 표시 데이터 F3에 대응한 계조 표시용 전압을 선택하고, 계조 표시 신호 C로서 출력할 수 있다.
이와 같이, 액정 표시 장치로 계조 표시 신호 C를 공급하는 LSI, 소위 소스 드라이버(1002)에서는 영상 신호인 표시 데이터 A3에 의한 다계조화를 행하는 경우, 계조분의 각 전압을 각각 생성하기 위해, 전압의 일부(예를 들면, 최상위 전압 VinpH와 최하위 전압 VinpL)를 외부로부터 입력하고, 남은 중간 전압을 소스 드라이버(1002) 내부에서 작성하여, 출력 단자마다 계조에 상당하는 전압을 선택하는 계조 전압 선택 회로(1008)를 형성함으로써 실현하고 있다.
또한, 상술한 바와 같이, 액정 패널(1004)은 용량성의 부하가 되기 때문에, 패널 용량을 충방전할 때의 전압의 강하를 방지하며, 즉 출력 임피던스를 낮추는, 연산 증폭기(1015) 등의 버퍼 회로를 각 계조 표시용 전압의 단자와 출력 단자와의 사이에 형성할 필요가 있다.
각 계조 표시용 전압에서는, 디지털 신호와 달리, 상호 다른 다양한 전압이 꽤 엄밀하게 설정되어 있으며, 버퍼 회로의 입력과 출력과의 사이에서 전압값의 변동이 허용되지 않는다. 이 때문에, 종래 기술에서 설명한 바와 같은 버퍼 회로에서는, 아날로그 회로인 연산 증폭기(1015)를 전압 팔로워 회로로서 이용하는 것이 일반적이다.
그러나, 연산 증폭기(1015)는 일반적으로 소비 전류가 큰 회로이기 때문에, 표시 화질의 향상을 위해, 계조 표시용 전압의 종류 수를 증가시키면, 연산 증폭기(1015)의 수가 많아지고, 소스 드라이버(1002) 전체의 소비 전류가 커진다는 문제점이 있다.
그리고, 어느 계조 표시용 전압이 사용될지 모르기 때문에, 모든 계조 표시용 전압에 각각 포함되어 있는 각 연산 증폭기(1015)는, 항상 동작 상태일 필요가 있으며, 저소비 전력화를 도모할 수 없다는 문제가 있다.
예를 들면 64 계조 표시용 소스 드라이버(1002)이면, 64개분의 연산 증폭기(1015)가 항상 동작할 필요가 있다. 또한, 256 계조 표시용이면 256개의 연산 증폭기(1015)가 필요하게 된다. 이와 같이 계조 수가 증가하면 소비 전류가 커져 소비 전력이 증대한다는 문제가 있다.
본 발명의 목적은, 액정 표시 장치 등의 표시 장치를 계조 표시로써 구동하기 위한 표시 장치 구동 회로 및 표시 장치의 구동 방법에 있어서, 저소비 전력화를 도모할 수 있는 표시 장치 구동 회로 및 표시 장치의 구동 방법을 제공하는 것에 있다.
상기한 목적을 달성하기 위해, 본 발명에 따른 표시 장치 구동 회로는 복수의 계조 표시용 전압을 생성하는 생성 수단과, 복수의 계조 표시용 전압 중에서 표시 데이터에 대응하여 계조 표시용 전압을 선택하여 출력하는 선택 수단과, 복수의 계조 표시용 전압 중, 선택 수단으로부터의 각 출력이, 어느 계조 표시용 전압을 선택하여 출력하고 있는지 검출하여, 상기 생성 수단을 제어하는 검출 수단을 포함하는 것을 특징으로 한다.
그렇기 때문에, 상기 구성은 선택 수단으로부터의 각 출력이, 어느 계조 표시용 전압인지 검출하는 검출 수단을 마련하고, 출력할 필요가 없는 계조 표시용 전압에 연결되는 생성 수단을 상기 검출 수단의 제어에 의해 정지시킴으로써, 저소비 전력화를 도모하는 것이 가능하게 된다.
상기한 목적을 달성하기 위해, 본 발명의 표시 장치의 구동 방법은, 생성한 복수의 계조 표시용 전압 중에서 표시 데이터에 대응하여 계조 표시용 전압을 선택하여 출력할 때, 복수의 계조 표시용 전압 중, 각 출력이 어느 계조 표시용 전압을 선택하여 출력하고 있는지 검출하는 검출 단계와, 복수의 계조 표시용 전압 중에서, 비선택의 계조 표시용 전압의 생성을 정지시키는 정지 단계를 포함하는 것을 특징으로 한다.
그렇기 때문에, 상기 방법은, 각 출력으로부터 어느 계조 표시용 전압이 출력되어 있는지 검출하는 검출 단계를 마련하여, 출력할 필요가 없는 비선택의 계조 표시용 전압의 생성을 정지시키는 정지 단계에 의해, 저소비 전력화를 도모하는 것이 가능하게 된다.
본 발명의 또 다른 목적, 특징, 및 우수한 점은 이하에 기재한 바와 의해 충분히 알 수 있을 것이다. 또한, 본 발명의 이익은 첨부 도면을 참조한 다음 설명에서 명백해질 것이다.
본 발명의 표시 장치 구동 회로, 표시 장치 및 그 구동 방법에 대하여, 도 1내지 도 8에 기초하여 이하에 설명한다. 우선, 상기 표시 장치 구동 회로가 이용되는 표시 장치로서의 액정 표시 장치에 대하여 설명한다.
상기 액정 표시 장치는 도 2에 도시한 바와 같이, 컨트롤러(101), 소스 드라이버(표시 장치 구동 회로 : 102), 게이트 드라이버(1003), 및 액정 패널(1004)을 갖고 있다. 또, 도 9에 도시한 종래의 액정 표시 장치와 마찬가지의 기능을 갖는 부재나 신호에 대해서는, 동일한 부재 번호나 기호를 부여하여, 이들 설명을 생략하였다.
종래와 다른 상기 소스 드라이버(102)에서는, 도 3에 도시한 바와 같이 시프트 레지스터(1005), 래치 메모리(1006), 홀드 메모리(1007), 계조 전압 선택 회로(선택 수단 : 18), 계조 전압 발생 회로(생성 수단 : 19) 및 신호 발생 회로(1)가 형성되어 있다. 또, 본 실시예에서, 도 10에 도시하는 종래의 소스 드라이버(1002)와 동일한 회로, 동일한 동작의 회로 블록의 설명에 대해서는, 즉 시프트 레지스터(1005), 래치 메모리(1006), 홀드 메모리(1007)의 설명에 대해서는 생략되어 있다.
상기 신호 발생 회로(1)는 소스 드라이버(102)의 내부에 형성되고, 래치 신호 A2에 기초하여, 제어 신호 H, 신호 PREB 및 신호 DIS를 생성하도록 되어 있다. 계조 전압 선택 회로(18)에서의 후술하는 출력 회로부(신호 라인)에는, 도 1에 도시한 바와 같이, 신호 PREB에 의해 제어되는 풀-업 트랜지스터(제2 전압 설정 수단 : 8) 및 신호 DIS에 의해 제어되는 풀-다운 트랜지스터(제1 전압 설정 수단 : 7)가 형성되어 있다. 상기 풀-다운 트랜지스터(7)는 NchMOS 트랜지스터이고, 상기 풀-업 트랜지스터(8)는 PchM0S 트랜지스터이다.
상기 소스 드라이버(102)에서는 이들 신호 PREB와 신호 DIS의 각 제어 신호를 사용하여, 계조 전압 선택 회로(18)에서 홀드 메모리(1007)에 기억된 표시 데이터가 계조 전압 발생 회로(19)에서 생성되는 계조 표시용 전압 E 중 어느 계조 표시용 전압을 선택하고 있는지 검출(판단)하고 있다.
검출한 결과는 각 계조 표시용 전압을 출력하는 연산 증폭기(버퍼 수단 : 1015)에 신호 JCK로서 되돌려진다. 계조 전압 발생 회로(19)에서는 이 신호 JCK 로써, 연산 증폭기(1015)의 동작, 비동작이 제어되고 있다.
도 1은 계조 전압 선택 회로(18)와, 계조 전압 발생 회로(19)로부터 생성되는 복수의 계조 표시용 전압 E 중에서 임의의 1 계조 표시용 전압 E_x 및 1 출력 단자만큼의 계조 표시 신호 C_x만을 도시한 회로 블록도이다. 도 1을 사용하여, 본 발명에 따른 실시 형태의 상세한 설명을 행한다.
상기 회로 블록에서는, 도 1에 도시한 바와 같이 임의의 계조 표시용 전압 E_x가 입력되는 연산 증폭기(1015)의 동작, 비동작을 출력 신호 G에 의해 제어하는 제어 회로(5)가, 예를 들면 OR 게이트를 이용하여 형성되어 있다.
제어 회로(5)에는 연산 증폭기(1015)를 강제적으로 동작시키거나, 또는 비동작(및 출력단을 하이 임피던스로 설정)으로 하는 제어 신호 H('H' 레벨 또는 'L' 레벨) 및 연산 증폭기(1015)가 사용되는지의 여부를 판단한 결과를 나타내는 신호 JCK('H' 레벨 또는 'L' 레벨)가 각각 입력되어 있다. 제어 신호 H는 각 제어 회로(5)에 대하여 공통으로 입력되어 있다.
또한, 본 발명에서는 제어 신호 H와 신호 JCK는 상호 독립하여 동작하는 것이 바람직하다. 제어 신호 H('H' 레벨 또는 'L' 레벨 모두 가능)에 의해 연산 증폭기(1015)의 출력을 하이 임피던스로 설정할 수 있게 되어 있다. 이에 의해, 풀-다운 트랜지스터(7)로부터의 출력과, 연산 증폭기(1015)로부터의 출력이 경합하여 쓸데없는 전류가 흐르는 것을 방지할 수 있다.
또, 도시하지 않았지만, 제어 회로(5)에서는 신호 JCK를 일시적으로 유지(래치)하는 래치 회로나, 신호 JCK의 상태를 판독하는 타이밍의 발생 회로를 포함하는 것이 바람직하다. 이에 의해, 연산 증폭기(1015)의 동작, 비동작을 확실하게 할 수 있다.
또한, 상기 회로 블록에서는 스위치(6)의 입력측(E_x측)의 신호 라인의 전위를 제어하기 위한 풀-다운 트랜지스터(7)가, 스위치(6)의 입력측(E_x측)에 근접하여 형성되어 있다. 상기 풀-다운 트랜지스터(7)는 그 게이트에 입력되는 제어 신호 DIS가 'H' 레벨이 되면, 풀-다운 트랜지스터(7)가 온 상태로 되는데, 풀-다운 트랜지스터(7)에 연결되는 신호 라인을 GND 레벨(제1 전압값)로 설정하기 위한 것이다.
또한, 상기 회로 블록에서는, 스위치(6)의 출력측(C 측)의 신호 라인의 전위를 제어하기 위한 풀-업 트랜지스터(8)가 스위치(6)의 출력측(C 측)에 근접하여 형성되어 있다. 상기 풀-업 트랜지스터(8)는, 그 게이트에 입력되는 제어 신호 PREB가 'L' 레벨이 되면, 풀-업 트랜지스터(8)가 온 상태로 하는데, 풀-업 트랜지스터(8)에 연결되는 라인을 전원 레벨(예를 들면, Vcc, 제2 전압값)로 하기 위한 것이다.
이와 같이 풀-다운 트랜지스터(7) 및 풀-업 트랜지스터(8)를, 스위치(6)를 사이에 두고, 스위치(6)의 입출력측에 각각 형성함으로써, 선택되어 온 상태로 된 스위치(6)에 대하여, 상기 스위치(6)의 출력측 전위를, 스위치(6)의 입력측에서 검출하여, 상기 스위치(6)의 선택, 비선택을 검출하는 것이 가능하게 된다.
도 5에 도시한 계조 전압 선택 회로(18) 내에 형성되어 있는 멀티플렉서(1012)는 계조 표시를 위한 표시 데이터 F3에 의해 선택되고, 소정의 정해진 값이 되었을 때, 스위치(6)를 온 상태로 한다. 상기 온 상태로 된 스위치(6)를 통해 출력되는 계조 표시용 전압의 출력인 계조 표시 신호 C는 소스 드라이버(102)의 출력 단자를 통해 액정 패널(1004)의 대응한 소스 신호 라인에 출력된다.
스위치(6)는 도 5의 계조 전압 선택 회로(18) 내에 형성되어 있는데, 예를 들면 도 6에 도시한 바와 같은 아날로그 스위치이다. 스위치(6)는 종래 기술인 도 14와 마찬가지로 MOS 트랜지스터나 트랜스미션 게이트(도 6)와 같은 아날로그 스위치로 되어 있으며, 단 종래 기술과는 달리 풀-다운 트랜지스터(7), 풀-업 트랜지스터(8)가 입출력 단자에 각각 포함되어 있다.
계조 전압 발생 회로(19)에서 종래 기술과 다른 점은, 도 7에 도시한 바와 같이, 각 연산 증폭기(1015)에 대하여 제어 회로(5)가 각각 포함되고, 이 제어 회로(5)의 출력 신호 G에 의해 출력 신호 G가 'H' 레벨일 때, 연산 증폭기(1015)는 동작하는 한편, 출력 신호 G가 'L' 레벨일 때, 연산 증폭기(1015)는 비동작 상태로 되고, 소비 전력은 컷트되며, 또한 출력단은 하이 임피던스 상태로 되는 것이다.
본 발명에서 이용하는 연산 증폭기(1015)의 회로 구성의 일례로서는, 도 8에 도시한 바와 같이, 입력단의 차동쌍이 NchMOS 트랜지스터의 차동 증폭 회로의 구성을 나타낼 수 있다. 또, 상기 연산 증폭기(1015)의 다른 예로서 입력단의 차동쌍이 PchMOS 트랜지스터의 차동 증폭 회로라도 무방하다.
상기 연산 증폭기(1015)에서는 도 8에 도시한 바와 같이, S 단자에는 신호 G가 입력되고, SN 단자에는 도시하지 않은 인버터 회로를 통해 반전된 신호 G가 입력되어 있다. 또한, 도 8의 VB는 동작점을 정하기 위한, 차동쌍을 흐르는 정전류값을 설정하는 전압 입력 단자이다.
상기 연산 증폭기(1015)에서는, 도 8에 도시한 바와 같이 신호 G가 'H' 레벨(Vdd 레벨)일 때, 각 NchMOS 트랜지스터(3811, 3812)가 ON 상태로 되고, 동작 전류가 공급됨과 함께, NchMOS 트랜지스터(3813) 및 PchMOS 트랜지스터(3814)는 OFF 상태로 되기 때문에, 상기 연산 증폭기(1015)는 통상의 차동 증폭 회로의 전압 팔로워로서 동작한다. 상기 Vdd 레벨은 상기 연산 증폭기(1015)의 구동(전원) 전압이다.
반대로, 신호 G가 'L' 레벨(GND 레벨)일 때, 각 NchMOS 트랜지스터(3811, 3812)가 OFF 상태로 되고, 동작 전류의 공급이 정지됨과 함께, NchMOS 트랜지스터(3813) 및 PchMOS 트랜지스터(3814)는 ON 상태로 된다. 이 때문에, 출력단의 NchMOS 트랜지스터(3815)와 PchMOS 트랜지스터(3816)를 OFF 상태, 즉 출력이 하이 임피던스 상태가 되므로, 상기 연산 증폭기(1015)는 비동작으로 되어, 동작 전류가 흐르지 않기 때문에, 구동 전력을 소비하지 않게 된다.
또한, 본원의 제어 회로(5)는, 매우 간단한 회로인 OR 게이트로 구성 가능하고, 버퍼 회로인 연산 증폭기(1015)를 비동작(오프) 상태로 유지하려는 신호(즉, 신호 JCK가 'L' 레벨)가 입력되었을 때, 상기 연산 증폭기(1015)의 전원을 오프 상태로 함과 함께 상기 연산 증폭기(1015)의 출력을 하이 임피던스의 상태로 설정할 수 있는 것이다. 또, 상기에서는 연산 증폭기(1015) 내에서, 비선택의 연산 증폭기(1015)에서의 전원의 오프 및 출력의 하이 임피던스화의 각 동작을 행하고 있지만, 제어 회로(5) 내에서 상기 각 동작을 행하도록 할 수도 있다.
즉, 제어 회로(5)는, 최초로 제어 회로(5)에 입력하는 제어 신호 H를 'L' 레벨(이 때, 신호 JCK도 'L' 레벨)로 함으로써, 연산 증폭기(1015)에 입력되는 신호 G를 'L' 레벨로 설정하여 상기 연산 증폭기(1015)를 비동작 상태 및 하이 임피던스 상태로 하고, 계속해서 후술한 바와 같이 신호 라인을 방전 및 프리차지함으로써, 신호 JCK가 'H' 레벨이 되면 연산 증폭기(1015)는 동작 상태로 되며, 한편 신호 JCK가 'L' 레벨 상태이면, 연산 증폭기(1015)를 비동작 상태로 유지할 수 있는 것이다.
또, 도 1의 E_x로부터 풀-다운 트랜지스터(7)까지는 계조 전압 발생 회로(19) 내의 회로로 할 수 있으며, 일반적으로는 소스 드라이버(102)의 연산 증폭기(1015)의 1개당 1 회로씩 포함되어 있고, 각 계조 표시용 전압 E_x의 신호 라인마다 각각 공유화되어 있는 것이 바람직하다.
도 1의 스위치(6)나 멀티플렉서(1012)나 풀-업 트랜지스터(8)는 계조 전압 선택 회로(18) 내에 포함되고, 각 소스 신호 라인에 대한 출력 단자마다 포함되는 것이 바람직하다.
그리고, 컨트롤러(101)에서 작성된 상술한 수평 동기 신호 등의 출력 제어 신호에 의해, 액정 패널(1004)의 소스 신호 라인에 연결되는 소스 드라이버(102)의 전 출력 단자로부터 계조 표시 신호 C가 동시에 출력된다.
본 발명의 소스 드라이버(102)는 수평 동기 신호에 상당하는 래치 신호 A2에 기초하여, 액정 패널(1004)의 각 화소에 대한 소스 신호 라인에 계조 표시용 전압이 계조 표시 신호 C로서 출력되지만, 그 출력을 행하기 전에 이하의 각 동작을 행한다.
1. 우선, 컨트롤러(101)로부터 제어 신호 H를 입력(여기서는, 'L' 레벨)한 후, 컨트롤러(101)로부터의 신호 DIS(각 계조 표시용 전압 라인의 풀-다운 트랜지스터(7)의 게이트에 공통으로 입력)를 'H' 레벨로 하여, 풀-다운 트랜지스터(7)를 동작(온)시키고, 연산 증폭기(1015)의 출력에 연결되는 신호 라인을 방전하여 GND 레벨('L' 레벨, 제1 전압값)로 하여(제1 설정 단계), 이 GND 레벨과 상기 제어 신호 H에 의해 제어 회로(5)를 동작시키고, 소스 드라이버(102)의 각 계조 표시용 전압에 연결되는 각 연산 증폭기(1015)의 모두를 일단 오프 상태로 한다. 방전 후, 신호 DIS를 'L' 레벨로 하고, 풀-다운 트랜지스터(7)를 오프 상태로 한다.
2. 이어서, 이전의 표시 기간(이전의 액정 패널(1004)의 1 수평 동기 기간에 수취되어 래치되어 있음)에 판독한, 계조 표시용 표시 데이터 F3에 의해, 멀티플렉서(1012)를 동작시키고, 표시 데이터 F3에 대응한 계조 표시용 전압을 하나 선택하여 접속하는 스위치(6)를 온 상태로 하고, 한편 다른 선택되지 않은 스위치(6)는 오프 상태로 한다.
3. 이어서, 신호 PREB(모든 스위치(6)에 접속되어 있는 풀-업 트랜지스터(8)의 게이트에 공통으로 입력)를 'L' 레벨로 하고, 풀-업 트랜지스터(8)를 동작(온)시키고, 모든 라인을 전원 전압에 프리차지한다. 프리차지 후, 신호 PREB를 'H' 레벨로 하고, 풀-업 트랜지스터(8)를 오프 상태로 한다.
4. 스위치(6)가 온 상태로 하는, 즉 계조 표시하기 위해 선택되어 있는 스위치(6)가 접속되어 있는 신호 라인으로 계조 표시용 전압의 연산 증폭기 출력단에 연결되는 신호 라인은, 이 프리차지에 의해 전원 전압 레벨(예를 들면, Vcc, 제2 전압값)이 되므로(제2 설정 단계), 신호 JCK는 'H' 레벨로 된다. 한편, 스위치(6)가 오프 상태로 되는데, 즉 표시 데이터에 의해 선택되어 있지 않은 스위치(6)가 접속되어 있는 라인으로 계조 표시용 전압의 연산 증폭기 출력단에 연결되는 신호 라인은 프리차지되지 않기 때문에, 방전된 상태를 유지하기 위해, 신호 JCK는 'L' 레벨로 된다.
5. 제어 회로(5)는 신호 JCK의 값을 판독하여, 'H' 레벨이면, 소스 드라이버(102)의 계조 표시용 전압에 연결되는 연산 증폭기(1015)가 사용된다고 판단하고, 상술한 신호 G를 'H' 레벨로 함으로써, 연산 증폭기(1015)를 여기서 동작 상태로 한다. 신호 JCK가 'L' 레벨이면 소스 드라이버(102)의 계조 표시용 전압에 연결되는 연산 증폭기(1015)가 사용되지 않는다고 판단하여, 그 연산 증폭기(1015)를 비동작의 상태로 유지한다(정지 단계).
6. 그리고, 액정 표시에서의 각 수평 동기 기간 내에 상기 각 동작 1.∼5. 를 순차적으로 행한다. 상기 각 동작 1.∼5.는 게이트 드라이버(1003)로부터의 주사 신호 D(게이트 신호)에 오프 기간을 마련하여, 상기 오프 기간에 실행하는 것이 바람직하다.
그러나, 게이트의 온 시간(주사 기간)에 대하여, 상기 각 동작 1.∼5.에서 행하는 처리가 차지하는 비율은 짧은 기간으로 할 수 있고, 또한 풀-업된 전압은 후속 공정의 버퍼(연산 증폭기(1015)에 대한) 접속에 의해, 게이트가 온 상태 중(게이트가 오프 상태로 될 때까지)에, 원하는 계조 표시용 전압으로 변경된다. 그리고, 비주사 기간(주사 기간에 대하여 충분히 긴 기간)에서는, 게이트가 오프 상태로 되어, 각 화소는 원하는 전압을 유지하고 있으므로, 주사 신호 D가 온 상태일 때에 상기 각 동작 1.∼5.를 실행해도 표시에 대한 악영향을 회피할 수 있다.
따라서, 게이트가 온 상태일 때에, 화소에 잡다한 전압이 인가되어도 게이트가 오프 상태로 되었을 때에, 화소의 전위는 상기 화소에 인가되는 전위로 거의 설정되기 때문에, 풀-업으로 소망 이외의 전압이 화소에 인가되어도 문제는 없다.
또, 상기 계조 전압 선택 회로(18)의 출력단에, 한층 더 아날로그 스위치를, 신호 PREB에 대응하여 풀-업 시에 오프 상태로 함과 함께, 상술한 신호 G에 의해 연산 증폭기(1015)가 동작할 때에 온 상태로 하도록 형성하여, 검출 동작 시의 전압 변화를 액정의 화소에 인가하는 것을 회피해도 된다.
이상, 복수의 계조 표시용 전압 중 1 계조 및 1 출력의 동작을 예로 설명했지만, 상기 순서를, 액정 패널(1004)의 구동을 위한 각 계조 표시 신호 C에서의 각 출력의 모두에 대하여 일제히 행함으로써, 각 계조 표시 신호 C에 대응한 각 연산 증폭기(1015)의 모두를 일단 비동작 상태로 하고, 상기 각 연산 증폭기(1015) 중, 1 출력이라도 사용하고 있는 연산 증폭기(1015)는 동작(온) 상태로 되어, 어떤 출력도 선택하지 않은 계조 표시용 전압의 연산 증폭기(1015)는 비동작(오프) 상태대로 해 두는 것이 가능하다.
이어서, n 계조, m 출력(C1∼Cm)인 경우를 설명한다. 도 4가, 홀드 메모리(1007)와 본 발명에 따른 계조 전압 선택 회로(18)를 도시하는 것이다. 도 5는 1 출력분의 계조 전압 선택 회로(18)이다.
도 5 중 스위치(6)는 도 6에 회로를 도시하지만, 풀-업 트랜지스터(8), 풀-다운 트랜지스터(7)를 갖는 스위치이다. 또한, 도 7에 계조 표시용 전압 E1로부터 En의 n 계조의 각 계조 표시용 전압을 각각 발생시키는 계조 전압 발생 회로(19)를 도시한다.
저항 분할로 작성된 n 계조의 각 계조 표시용 전압은 도 1에서 설명한 연산 증폭기(1015)와 제어 회로(5)에 의해, E_1로부터 E_n까지의 각 계조 표시용 전압으로서 출력된다. 상술한 설명과 마찬가지로, 본 발명의 소스 드라이버(102)가 계조 표시 신호 C를 출력하기 전의 동작을 설명한다.
I. 제어 신호 H를 발생시킨(여기서는, 'L' 레벨) 후, 도 6의 신호 DIS를 'H' 레벨로 하고, 풀-다운 트랜지스터(7)를 동작시켜, 연산 증폭기(1015)의 출력에 연결되는 신호 라인을 GND 레벨(제1 전압값)로 방전하여(제1 설정 단계), 이 GND 레벨과 상기 제어 신호 H에 의해, 도 7의 제어 회로(5)를 동작시키고, 소스 드라이버(102)의 계조 표시용 전압으로 연결되는 연산 증폭기(1015)를 모두 비동작 상태로 한다. 본 동작에 의해, 계조 표시용 전압 E_1 내지 E_n의 각 신호 라인은 모두 방전된다. 방전 후, 신호 DIS를 'L' 레벨로 하고, 풀-다운 트랜지스터(7)를 오프 상태로 한다.
H. 이전의 수평 동기 표시 기간에 판독한 표시 데이터 F3에 의해, 멀티플렉서(1012)를 동작시키고, 도 5 중 n개 있는 각 스위치(6) 중 하나를 선택하고, 선택한 스위치(6)만을 온 상태로 하고, 선택하지 않은 그 밖의 스위치(6)를 비선택으로 하여 모두 오프 상태로 한다.
III. 도 6의 신호 PREB를 'L' 레벨로 하고, 풀-업 트랜지스터를 동작시키고, 스위치(6)의 출력측 신호 라인을 전원 전압(예를 들면, Vcc)으로 프리차지한다. 프리차지 후, 신호 PREB를 'H' 레벨로 하여, 풀-업 트랜지스터(8)를 오프 상태로 한다. 본 동작에 의해, 각 출력이 선택되어 있는 계조 표시용 전압 E_x의 라인 중에서 선택된 스위치(6)가 온 상태로 하고 있는 신호 라인은 전원 전압(제2 전압값)으로 프리차지되는(제2 설정 단계) 한편, 선택되어 있지 않은 계조 표시용 전압의 신호 라인은 방전된 상태이다.
예를 들면, 모든 출력이 E_1의 계조 표시용 전압을 선택하고 있는 경우에는, E_1의 계조 표시용 전압의 신호 라인만 프리차지되고, 다른 계조 표시용 전압 E_2 내지 E_n의 각 신호 라인은 방전 상태 그대로이다(예1).
혹은, 다른 예로서, m 출력 중 1 출력이 E_2를 선택하고, 그 밖의 m-1의 출력이 E_1을 선택한 경우, E_1 및 E_2의 신호 라인은 프리차지되며, 다른 E_3으로부터 E_n은 방전된다(예2).
IV. 계조 표시용 전압 라인의 프리차지, 방전 상태는 신호 JCK_1 내지 JCK_n으로 하여, 도 7의 각 제어 회로(5)로 전해진다. 프리차지 상태인 경우, 신호 JCK는 'H' 레벨로 된다. 한편, 방전된 상태인 경우, 신호 JCK는 'L' 레벨을 유지하게 된다. 상술한 예1인 경우에는, JCK_1만 'H' 레벨로 되는 한편, JCK_2로부터 JCK_n은 'L' 레벨로 된다. 또한, 상술한 예2인 경우에는, JCK_1 및 JCK_2가 'H' 레벨로 되고, JCK_3으로부터 JCK_n은 'L' 레벨로 된다. 또, 도 5에서도 알 수 있듯이, 신호 JCK_1은, C1∼Cm이 해당하는 JCK_11∼JCK_1m의 m 개의 신호로서, 여기서는 OR 게이트를 통한 신호이다. 다른 JCK_n 신호도 마찬가지로, C1∼Cm이 해당하는 JCK_n1∼JCK_nm의 m개의 신호로서, 여기서는 OR 게이트를 통한 신호이다.
V. 제어 회로(5)는 신호 JCK의 값을 판독하여, 'H' 레벨이면, 소스 드라이버(102)의 계조 표시용 전압에 연결되는 연산 증폭기(1015)가 사용된다고 판단하여, 그 연산 증폭기(1015)를 동작 상태로 한다. 신호 JCK가 'L' 레벨이면, 소스 드라이버(102)의 계조 표시용 전압에 연결되는 연산 증폭기(1015)가 사용되지 않는다고 판단하고, 그 연산 증폭기(1015)를 비동작의 상태로 유지한다.
VI. 그리고, 액정 표시에서의 각 수평 동기 기간 내에 상기 각 동작 I. ∼V.를 순차적으로 행한다.
이와 같이 하여 각 출력에서 어느 계조 표시용 전압을 사용하는지 스위치(6)에 역방향으로 전류가 흐르는지의 여부에 의해 검출하고(조사하고), 사용하는 계조 표시용 전압에 대응하는 연산 증폭기(1015)의 동작의 정지를 상기 전류에 의해 해제하고, 사용하지 않은 계조 표시용 전압에 대응하는 연산 증폭기(1015)의 동작의 정지를 유지함으로써, 상기 검출 기구를 스위치(6)와 겸용하여 구성의 복잡화를 회피하면서, 저소비 전력화를 도모할 수 있다.
본 소스 드라이버(102)는 계조 전압 발생 회로(19)에 연산 증폭기(여기서는 전압 팔로워 타입 : 1015)를 포함하고, 계조 전압 선택 회로(18)에서 표시 데이터 F3에 대응하여 아날로그의 스위치(6)에서 선택된 계조 표시용 전압이, 직접 액정 패널(1004)의 소스 신호 라인에 출력되는 구성의 것이면, 적합하게 이용되지만, 특히 액정 패널(1004)이 소형인 휴대 전화 등의 휴대 기기에 적합하게 사용되어, 본 발명에 따른 저소비 전력화의 효과가 크다.
또한, 휴대 전화의 표시에서는, 대기 시간 등에는 단일 배경을 표시하는 경우가 많고, 이 경우도 본 발명과 같이 사용하는 계조 표시용 전압에 관계한 연산 증폭기(1015)만 동작되거나, 혹은 메일과 같이 문자 표시할 때에도 1이나 0의 표시로서, 중간 계조의 표시는 불필요해지기 때문에, 2개의 연산 증폭기(1015)를 동작시키는 것만으로 충분하므로 본 발명에 따른 저소비 전력화의 효과는 높아진다.
또한, 대기 시간 등에 있어서, 게이트 드라이버(1003)로부터 주사 신호 D가 출력되어 있지 않을 때, 제어 신호 H에서 각 연산 증폭기(1015)의 동작을 정지시켜 두면, 저소비를 더 전력화할 수 있다.
또, 본 발명에서는 모든 계조 표시용 전압 라인에 연산 증폭기(1015)를 각각 설치하고 있는 예를 들어 설명하고 있지만, 액정 패널(1004)의 화소 등의 용량 성분의 충방전 시의 전압 변동에 문제가 없는 경우, 연산 증폭기(1015)의 일부를 생략한 구성 (예를 들면, VinpH나 VinpL의 라인, 혹은 중간 전압의 일부)이라도 물론 적용할 수 있다.
본 발명에서는 각 출력에서 어느 계조 전원을 사용하는지 검출할 수 있기 때문에, 사용하지 않은 계조 전원의 연산 증폭기를 정지할 수 있어, 저소비 전력화를 행할 수 있다. 예를 들면 64 계조의 전원인 경우, 어느 하나의 계조 표시용 전압만을 사용한 화면(1색만의 표시 상태)이면, 소비 전류는 1/64로 할 수 있다.
또한, 상기에서는 표시 장치로서 액정 표시 장치를 예로 들었지만, 매트릭스 형상으로 각 화소를 갖고, 상기 각 화소를 계조 표시하는 표시 장치(예를 들면, 플라즈마 디스플레이나, 일렉트로 루미네센스 디스플레이 등의 평면 표시 장치)에도 적용할 수 있는 것은 상기한 실시 형태의 설명으로부터 분명히 알 수 있다.
본 발명의 표시 장치 구동 회로는, 상기 목적을 달성하기 위해 이상과 같이, 복수의 계조 표시용 전압을 생성하는 생성 수단과, 복수의 계조 표시용 전압 중에서 표시 데이터에 대응하여 계조 표시용 전압을 선택하여 출력하는 선택 수단과, 복수의 계조 표시용 전압 중, 선택 수단으로부터의 각 출력이 어느 계조 표시용 전압을 선택하여 출력하고 있는지 검출하여, 상기 생성 수단을 제어하는 검출 수단을 포함한 것을 특징으로 한다.
상기 구성에 의하면, 선택 수단으로부터의 각 출력이, 어느 계조 표시용 전압인지 검출하는 검출 수단을 마련하고, 출력할 필요가 없는 계조 표시용 전압에 연결되는 생성 수단을 상기 검출 수단의 제어에 의해 정지시킴으로써, 저소비 전력화가 가능하게 된다.
상기 표시 장치 구동 회로에서는, 상기 생성 수단은 출력 임피던스를 저감시키기 위한 버퍼 수단을 포함하고, 상기 검출 수단은 버퍼 수단의 동작을 제어하는 것이 바람직하다.
상기 구성에 의하면, 소비 전력이 큰 버퍼 수단의 동작을 제어하므로, 저소비 전력화가 한층 더 확실하게 가능하게 된다.
상기 표시 장치 구동 회로에서는, 상기 검출 수단은 상기 생성 수단 내의 비선택 계조 표시 전압에 대응하는 버퍼 수단을 비동작 상태로 해도 된다.
상기 구성에 의하면, 비선택 계조 표시 전압에 대응하는 버퍼 수단을 비동작으로 하므로, 저소비 전력화가 한층 더 확실하게 가능하게 된다.
상기 표시 장치 구동 회로에서는, 상기 검출 수단은 선택된 선택 수단과 비선택의 선택 수단에서는 다른 전압값을 취하도록, 제1 전압 설정 수단과 제2 전압 설정 수단을 포함해도 된다.
상기 구성에 의하면, 제1 전압 설정 수단과 제2 전압 설정 수단에 의해, 검출 수단은 선택 수단을 이용하여, 선택과 비선택을 검출할 수 있고, 간소한 구성에 의해 저소비 전력화를 도모할 수 있다.
상기 표시 장치 구동 회로에서는, 상기 검출 수단은, 검출 결과에 기초하여 버퍼 수단을 비동작 상태로 하는 제어 수단을 더 포함해도 된다.
상기 구성에 의하면, 소비 전력이 큰 버퍼 수단을 비선택의 계조 표시 전압에 대응하여 제어 수단에 의해 비동작 상태로 하므로, 저소비 전력화를 보다 확실하게 도모할 수 있다.
상기 표시 장치 구동 회로에서는, 상기 검출 수단은 선택 수단 및 그 배선을 이용하여 형성되어 있는 것이 바람직하다.
상기 구성에 의하면, 검출 수단은 선택 수단 및 그 배선을 겸용하여 형성되어 있으므로, 간소한 구성에 의해 저소비 전력화를 도모할 수 있다.
상기 표시 장치 구동 회로에서는, 상기 검출 수단은 선택 수단의 출력측 전위를 선택 수단의 입력측에서 검출하도록 되어 있는 것이 바람직하다.
상기 구성에 의하면, 검출 수단은 선택 수단을 겸용하여 형성되어 있으므로, 간소한 구성에 의해 저소비 전력화를 도모할 수 있다.
본 발명의 표시 장치의 구동 방법은, 상기 목적을 달성하기 위해 이상과 같이, 생성한 복수의 계조 표시용 전압 중에서 표시 데이터에 대응하여 계조 표시용 전압을 선택하여 출력할 때, 복수의 계조 표시용 전압 중 각 출력이 어느 계조 표시용 전압을 선택하여 출력하고 있는지 검출하는 검출 단계와, 복수의 계조 표시용 전압 중에서 비선택의 계조 표시용 전압의 생성을 정지시키는 정지 단계를 포함한 것을 특징으로 한다.
상기 방법에 의하면, 계조 표시용 전압을 선택하여 출력할 때, 어느 계조 표시용 전압인지 검출하고, 출력할 필요가 없는 비선택의 계조 표시용 전압의 생성을 정지함으로써, 저소비 전력화를 도모하는 것이 가능하게 된다.
상기 구동 방법에서는, 검출 단계는, 선택과 비선택에서는 서로 다른 전압값을 취하도록, 우선 제1 전압값으로 강제적으로 설정하는 제1 설정 단계와, 계속해서 선택되었을 때에는 제2 전압값으로 변경하는 제2 설정 단계를 포함해도 된다.
상기 방법은, 제1 및 제2 각 설정 단계에 의해, 계조 표시용 전압의 선택을 이용하여, 선택, 비선택을 검출할 수 있기 때문에, 계조 표시용 전압의 생성이나 그 정지를 타이밍에 맞게 행할 수 있고, 간소한 구성에 의해 저소비 전력화를 도모할 수 있다.
상기 구동 방법에서는, 검출 단계에서는 비선택의 계조 표시 전압에 대응한 버퍼 수단을 비동작 상태로 하는 것이 바람직하다.
상기 방법에 의하면, 소비 전력이 큰 버퍼 수단을 비선택의 계조 표시 전압에 대응하여 비동작 상태로 하므로, 저소비 전력화를 보다 확실하게 도모할 수 있다.
발명의 상세한 설명의 항에서 이루어진 구체적인 실시 형태 또는 실시예는, 어디까지나 본 발명의 기술 내용을 분명히 하는 것으로, 그와 같은 구체예에만 한정하여 협의로 해석되는 것은 아니며, 본 발명의 정신과 다음에 기재하는 특허 청구 사항의 범위 내에서 다양하게 변경하여 실시할 수 있는 것이다.
이상, 본 발명에 따르면, 액정 표시 장치 등의 표시 장치를 계조 표시로써 구동하기 위한 표시 장치 구동 회로 및 표시 장치의 구동 방법에 있어서, 저소비 전력화를 도모할 수 있는 표시 장치 구동 회로 및 표시 장치의 구동 방법을 제공한다.
도 1은 본 발명의 표시 장치 구동 회로의 주요부를 도시한 회로 블록도.
도 2는 상기 표시 장치 구동 회로를 이용한 표시 장치 전체의 구성을 도시한 블록도.
도 3은 상기 표시 장치 구동 회로로서의 소스 드라이버의 블록도.
도 4는 상기 소스 드라이버의 계조 전압 선택 회로와 홀드 메모리를 도시한 블록도.
도 5는 상기 계조 전압 선택 회로의 구성을 도시한 회로 블록도.
도 6은 상기 계조 전압 선택 회로에서의 선택을 위한 스위치, 풀-다운 트랜지스터, 및 풀-업 트랜지스터의 구성을 도시한 회로 블록도.
도 7은 상기 소스 드라이버의 계조 전압 발생 회로의 구성을 도시한 회로 블록도.
도 8은 상기 계조 전압 발생 회로의 연산 증폭기의 구성을 도시한 회로도.
도 9는 종래의 표시 장치 전체의 구성을 도시한 블록도.
도 10은 상기 종래의 표시 장치에서의 소스 드라이버의 블록도.
도 11은 상기 종래의 표시 장치에서의, 계조 전압 발생 회로의 구성을 도시한 회로 블록도.
도 12는 상기 종래의 표시 장치의 계조 전압 선택 회로와 홀드 메모리를 도시한 회로 블록도.
도 13은 상기 계조 전압 선택 회로의 구성을 도시한 회로 블록도.
도 14는 상기 계조 전압 선택 회로에서의 선택을 위한 스위치의 구성을 도시한 회로 블록도.
<도면의 주요 부분에 대한 부호의 설명>
1001 : 컨트롤러
1002 : 소스 드라이버
1003 : 게이트 드라이버
1004 : 액정 패널

Claims (12)

  1. 복수의 계조 표시용 전압을 생성하는 생성 수단과,
    상기 복수의 계조 표시용 전압 중에서 표시 데이터에 대응하여 계조 표시용 전압을 선택하여 출력하는 선택 수단과,
    상기 복수의 계조 표시용 전압 중, 선택 수단으로부터의 각 출력이 어느 계조 표시용 전압을 선택하여 출력하고 있는지 검출하여, 상기 생성 수단을 제어하는 검출 수단
    을 포함하고,
    상기 검출 수단은, 선택된 선택 수단과 비선택의 선택 수단에서는 서로 다른 전압값을 취하도록, 제1 전압 설정 수단과 제2 전압 설정 수단을 포함하고 있는 표시 장치 구동 회로.
  2. 제1항에 있어서,
    상기 생성 수단은 출력 임피던스를 저감하기 위한 버퍼 수단을 포함하고,
    상기 검출 수단은 상기 버퍼 수단의 동작을 제어하는 표시 장치 구동 회로.
  3. 제2항에 있어서,
    상기 검출 수단은 상기 생성 수단 내의 비선택 계조 표시 전압에 대응하는 버퍼 수단을 비동작 상태로 하는 표시 장치 구동 회로.
  4. 삭제
  5. 제1항에 있어서,
    상기 검출 수단은 검출 결과에 기초하여 버퍼 수단을 비동작 상태로 하는 제어 수단을 더 포함하는 표시 장치 구동 회로.
  6. 복수의 계조 표시용 전압을 생성하는 생성 수단과,
    상기 복수의 계조 표시용 전압 중에서 표시 데이터에 대응하여 계조 표시용 전압을 선택하여 출력하는 선택 수단과,
    상기 복수의 계조 표시용 전압 중, 선택 수단으로부터의 각 출력이 어느 계조 표시용 전압을 선택하여 출력하고 있는지 검출하여, 상기 생성 수단을 제어하는 검출 수단
    을 포함하고,
    상기 검출 수단은 선택 수단 및 그 배선을 이용하여 형성되어 있는 표시 장치 구동 회로.
  7. 복수의 계조 표시용 전압을 생성하는 생성 수단과,
    상기 복수의 계조 표시용 전압 중에서 표시 데이터에 대응하여 계조 표시용 전압을 선택하여 출력하는 선택 수단과,
    상기 복수의 계조 표시용 전압 중, 선택 수단으로부터의 각 출력이 어느 계조 표시용 전압을 선택하여 출력하고 있는지 검출하여, 상기 생성 수단을 제어하는 검출 수단
    을 포함하고,
    상기 검출 수단은 선택 수단의 출력측 전위를 선택 수단의 입력측에서 검출하도록 되어 있는 표시 장치 구동 회로.
  8. 생성한 복수의 계조 표시용 전압 중에서 표시 데이터에 대응하여 계조 표시용 전압을 선택하여 출력할 때,
    상기 복수의 계조 표시용 전압 중, 각 출력이 어느 계조 표시용 전압을 선택하여 출력하고 있는지 검출하는 검출 단계와,
    복수의 계조 표시용 전압 중에서, 비선택의 계조 표시용 전압의 생성을 정지시키는 정지 단계
    를 포함하고,
    상기 검출 단계는 선택과 비선택에서는 서로 다른 전압값을 취하도록, 우선 제1 전압값으로 강제적으로 설정하는 제1 설정 단계와, 이어서 선택되었을 때에는 제2 전압값으로 변경하는 제2 설정 단계를 포함하는 표시 장치의 구동 방법.
  9. 삭제
  10. 제8항에 있어서,
    상기 검출 단계에서는 비선택의 계조 표시 전압에 대응한 버퍼 수단을 비동작 상태로 하는 표시 장치의 구동 방법.
  11. 복수의 계조 표시용 전압을 생성하기 위한 생성 회로와,
    상기 복수의 계조 표시용 전압 중에서 표시 데이터에 대응하여 계조 표시용 전압을 선택하여 출력하기 위한 선택 회로와,
    상기 복수의 계조 표시용 전압 중, 선택 회로로부터의 각 출력이 어느 계조 표시용 전압을 선택하여 출력하고 있는지 검출하여, 상기 생성 회로를 제어하기 위한 검출 회로
    를 포함하고,
    상기 검출 회로는, 선택된 선택 회로와 비선택의 선택 회로에서는 서로 다른 전압값을 취하도록, 제1 전압 설정 회로와 제2 전압 설정 회로를 포함하고 있는 표시 장치 구동 회로.
  12. 표시 장치 구동 회로와, 상기 표시 장치 구동 회로에 의해 구동되어 계조 표시하는 표시 패널을 포함하고,
    상기 표시 장치 구동 회로는,
    복수의 계조 표시용 전압을 생성하는 생성 수단과,
    상기 복수의 계조 표시용 전압 중에서 표시 데이터에 대응하여 계조 표시용 전압을 선택하여 출력하는 선택 수단과,
    상기 복수의 계조 표시용 전압 중, 선택 수단으로부터의 각 출력이 어느 계조 표시용 전압을 선택하여 출력하고 있는지 검출하여, 상기 생성 수단을 제어하는 검출 수단
    을 포함하고,
    상기 검출 수단은, 선택된 선택 수단과 비선택의 선택 수단에서는 서로 다른 전압값을 취하도록, 제1 전압 설정 수단과 제2 전압 설정 수단을 포함하고 있는 표시 장치.
KR10-2003-0022201A 2002-04-10 2003-04-09 표시 장치 구동 회로, 표시 장치, 및 표시 장치의 구동 방법 KR100496108B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002108546A JP4094328B2 (ja) 2002-04-10 2002-04-10 表示装置駆動回路および表示装置駆動回路の駆動方法
JPJP-P-2002-00108546 2002-04-10

Publications (2)

Publication Number Publication Date
KR20030081095A KR20030081095A (ko) 2003-10-17
KR100496108B1 true KR100496108B1 (ko) 2005-06-17

Family

ID=28786524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0022201A KR100496108B1 (ko) 2002-04-10 2003-04-09 표시 장치 구동 회로, 표시 장치, 및 표시 장치의 구동 방법

Country Status (5)

Country Link
US (1) US7046224B2 (ko)
JP (1) JP4094328B2 (ko)
KR (1) KR100496108B1 (ko)
CN (1) CN1253847C (ko)
TW (1) TWI229836B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4516280B2 (ja) 2003-03-10 2010-08-04 ルネサスエレクトロニクス株式会社 表示装置の駆動回路
JP4641710B2 (ja) * 2003-06-18 2011-03-02 株式会社半導体エネルギー研究所 表示装置
JP2005043865A (ja) * 2003-07-08 2005-02-17 Seiko Epson Corp 表示装置の駆動方法及び駆動装置
US8144100B2 (en) * 2003-12-17 2012-03-27 Samsung Electronics Co., Ltd. Shared buffer display panel drive methods and systems
US7595775B2 (en) * 2003-12-19 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device with reverse biasing circuit
JP4371006B2 (ja) * 2004-08-17 2009-11-25 セイコーエプソン株式会社 ソースドライバ及び電気光学装置
US8044985B2 (en) * 2005-06-20 2011-10-25 Vastview Technology, Inc. Display overdrive method
KR100712541B1 (ko) * 2005-12-13 2007-04-30 삼성전자주식회사 디스플레이용 구동 집적회로
US9076405B2 (en) * 2010-03-03 2015-07-07 Sharp Kabushiki Kaisha Display device, method for driving same, and liquid crystal display device
US10037738B2 (en) 2015-07-02 2018-07-31 Apple Inc. Display gate driver circuits with dual pulldown transistors
CN111091783B (zh) * 2019-12-24 2022-02-15 武汉天马微电子有限公司 有机发光显示面板和显示装置
KR20220141965A (ko) * 2021-04-13 2022-10-21 삼성디스플레이 주식회사 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4579377B2 (ja) * 2000-06-28 2010-11-10 ルネサスエレクトロニクス株式会社 多階調デジタル映像データを表示するための駆動回路及びその方法
JP3759394B2 (ja) 2000-09-29 2006-03-22 株式会社東芝 液晶駆動回路および負荷駆動回路
US20020158882A1 (en) * 2001-03-23 2002-10-31 Ming-Jiun Liaw Auto gamma correction system and method for displays with adjusting reference voltages of data drivers
KR100456987B1 (ko) * 2001-04-10 2004-11-10 가부시키가이샤 히타치세이사쿠쇼 표시 데이터를 표시하기 위한 표시 장치 및 표시 구동 장치

Also Published As

Publication number Publication date
KR20030081095A (ko) 2003-10-17
US7046224B2 (en) 2006-05-16
CN1253847C (zh) 2006-04-26
TWI229836B (en) 2005-03-21
JP4094328B2 (ja) 2008-06-04
JP2003302949A (ja) 2003-10-24
CN1450518A (zh) 2003-10-22
US20030201962A1 (en) 2003-10-30
TW200402681A (en) 2004-02-16

Similar Documents

Publication Publication Date Title
US8111230B2 (en) Drive circuit of display apparatus
USRE39366E1 (en) Liquid crystal driver and liquid crystal display device using the same
KR100446460B1 (ko) 액정디스플레이의 구동법과 구동회로, 및 휴대용 전자장치
JP4193771B2 (ja) 階調電圧発生回路及び駆動回路
US6567327B2 (en) Driving circuit, charge/discharge circuit and the like
KR100435053B1 (ko) 액정구동회로 및 부하구동회로
KR960016729B1 (ko) 액정 장치 구동 회로
US20090009510A1 (en) Data line driving circuit, display device and method of driving data line
US20060050037A1 (en) Impedance conversion circuit, drive circuit, and control method of impedance conversion circuit
US20020000985A1 (en) Drive circuit for driving an image display unit
KR100496108B1 (ko) 표시 장치 구동 회로, 표시 장치, 및 표시 장치의 구동 방법
KR20030004988A (ko) 화상 표시 장치
KR20010040219A (ko) 액정 드라이버 회로 및 고속 데이타 기입 능력을 갖는ｌｃｄ
KR100676896B1 (ko) 표시장치용 구동회로
US20060164368A1 (en) Display apparatus with reduced power consumption in charging/discharging of data line
US20110148842A1 (en) Source driver for liquid crystal display panel
JP2010102146A (ja) 液晶表示装置のドライブ装置および液晶表示装置
JP2003223153A (ja) 液晶駆動回路
JP2005227627A (ja) 表示装置の駆動装置、表示装置、及び表示装置の駆動方法
CN112150973A (zh) 用于驱动显示面板的设备和方法
JP2006178430A (ja) 表示装置、電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee