CN100365799C - 切割薄片及其制造方法、半导体装置的制造方法 - Google Patents

切割薄片及其制造方法、半导体装置的制造方法 Download PDF

Info

Publication number
CN100365799C
CN100365799C CNB2005100835276A CN200510083527A CN100365799C CN 100365799 C CN100365799 C CN 100365799C CN B2005100835276 A CNB2005100835276 A CN B2005100835276A CN 200510083527 A CN200510083527 A CN 200510083527A CN 100365799 C CN100365799 C CN 100365799C
Authority
CN
China
Prior art keywords
dicing sheet
recess
adhesive linkage
electronic unit
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100835276A
Other languages
English (en)
Other versions
CN1722406A (zh
Inventor
原一巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1722406A publication Critical patent/CN1722406A/zh
Application granted granted Critical
Publication of CN100365799C publication Critical patent/CN100365799C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565—Only outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

本发明提供一种切割薄片，是在对多个电子部件一体形成的电子部件聚集体进行分离时粘接支撑上述电子部件聚集体的切割薄片，该切割薄片具备基材和在该基材的一面侧上形成的粘接层，在上述粘接层表面形成凹部，形成所述凹部以便在与该切割薄片粘接的所述电子部件聚集体的粘接面上突出设置的凸状构件可以插入。

Description

切割薄片及其制造方法、半导体装置的制造方法
技术领域
本发明涉及切割薄片及其制造方法，以及半导体装置的制造方法。
背景技术
半导体芯片的制造是通过在半导体晶片上形成规定图案的集成电路后并将其切断、分割成多个而进行的。将该晶片的切断称为切割(dicing)。在半导体晶片的切割工序中，使用在尺寸比半导体晶片大的环状框架的一面侧上贴附单面具有粘合材料的粘合薄膜(切割薄片：dicing sheet)的保持器，在半导体晶片贴附于该切割薄片上的状态下使旋转刀片相对半导体晶片进出，同时使其沿着划分各半导体芯片的切割线(dicing line)移动，由此分割各半导体芯片(参照例如专利文献1：特开昭61-180442号公报，专利文献2：特开昭63-29948号公报)。
然而，目前，便携式电话机、笔记本型个人电脑、PDA(Personal dataassistance)等具有便携性的电子机器，传感器、微型电机、以及打印机的机头等机器，为了实现小型、轻量化，需要使在其内部设置的半导体芯片等各种电子部件小型化。另外，这些电子部件的安装空间极为有限。所以，为了进一步实现高集成化，也提出了通过层叠具有同样功能的半导体芯片或具有不同功能的半导体芯片以达到半导体芯片之间的电连接，来实现半导体芯片的高密度安装的三维安装技术。接着，使用这种三维安装技术的半导体芯片，在其表面和背面形成电极，同时具有贯通芯片而设置的贯通孔，具备借助填充于这种贯通孔的导电构件(贯通电极)而使表背面的上述电极之间电导连接的电极结构。
通过层叠具有这种电极结构的半导体芯片，可以容易地进行所层叠的半导体芯片之间的布线连接。
但是，已知在制作具备上述电极结构的半导体芯片时，在该切割工序中容易发生不良情况。即，当将形成有贯通电极的半导体晶片粘接于切割薄片上时，在半导体晶片的粘接面上也有贯通电极突出，所以会阻碍切割薄片与半导体晶片之间的粘附，在切断时会发生芯片剥脱或芯片飞出。或者，即使不至于发生芯片剥脱的情况，但由于切割薄片与半导体晶片之间的粘附较弱，所以在薄片与晶片之间的间隙可能会混入由切割产生的碎屑(切削粉)而污染半导体芯片。另外，进而由于没有充分保持半导体晶片，也有可能在半导体晶片的切截面上产生裂纹。
发明内容
本发明正是鉴于上述现有技术的问题点而完成的发明，其目的在于提供一种能够良好地粘接支撑半导体晶片等电子部件聚集体且能够在切割之后容易地拾取半导体芯片等电子部件的切割薄片及其制造方法。
另外，本发明的目的还在于，提供一种能够高精度而且高成品率地制造半导体芯片的半导体装置的制造方法。
为了解决上述课题，本发明提供一种切割薄片，是在对多个电子部件一体形成的电子部件聚集体进行分离时粘接支撑上述电子部件聚集体的切割薄片，其特征在于，具备基材和在该基材的一面侧上形成的粘接层，在上述粘接层表面上形成凹部，上述凹部的形成是使在与该切割薄片粘接的上述电子部件聚集体的粘接面上突出设置的凸状构件可以插入。
通过该结构，提供可以在粘接层的凹部中收容供于切割处理的电子部件聚集体的凸状构件的切割薄片，通过使用这种切割薄片，能够防止在上述凸状构件的周边、粘接层与电子部件聚集体的粘接面之间产生空隙，从而能够防止由上述空隙的形成引起的电子部件聚集体的粘附性降低或切割时的芯片飞出。另外，上述凸状构件被收容到粘接层的凹部内，所以在切割后剥离电子部件时，无需牢固地粘接凸状构件和粘接层，而能够容易且准确地剥离电子部件，有助于改善电子部件的制造成品率。
在本发明的切割薄片中，上述凹部也可以与在上述电子部件聚集体上设置的多个上述凸状构件分别对应形成。这种结构的切割薄片适合用于使多个上述凸状构件在某种程度上相互分开而设置的电子部件聚集体的切割。即，由于分别对应凸状构件形成凹部，所以能够在凸状构件之间的区域对粘接层和电子部件聚集体进行粘接，能够良好地支撑电子部件聚集体。
在本发明的切割薄片中，上述凹部可以具有横跨在上述电子部件聚集体上设置的多个上述凸状构件的平面区域而形成。这种结构的切割薄片适合于高密度配设有多个上述凸状构件的情况，或者凸状构件是微小构件的情况。从相对于粘接层的加工精度、加工成本的观点出发，有时不优选对应各个凸状构件形成凹部，所以最好形成可以将多个凸状构件一起收容的凹部。通过这种结构，不会引起制造工序的繁琐化或制造成本的提高，而能够获得可以解决上述课题的切割薄片。
在本发明的切割薄片中，优选上述粘接层的层厚为上述凸状构件的突出高度的70％以上，上述凹部深度为上述突出高度的50％以上。当粘接层的层厚不到上述突出高度的70％时，凸状构件的顶端贯通粘接层而达到基材，按压基材使粘接层和电子部件聚集体之间的粘附性降低的倾向变得显著。另外，当上述凹部的深度不到上述突出高度的50％时，凸状构件的顶端部过度侵入粘接层，切割后的电子部件的剥离变得困难，从而产生不良情况。
在本发明的切割薄片中，上述凹部优选贯通上述粘接层而形成。通过该结构，在凹部内插入的凸状构件未与粘接层对接，所以可以更容易地进行切割后的剥离。
在本发明的切割薄片中，优选具备用于和上述电子部件聚集体的对位的对准标记。通过该结构，能够准确地将上述凸状构件插入到上述凹部中，并使电子部件聚集体与粘接层良好粘附。
在本发明的切割薄片中，上述对准标记可以在上述粘接层的表面成为凹状而形成。如果成为这种结构，对于上述对准标记，可以通过与上述凹部一样的加工工序形成，可以根据情况而在凹部的形成工序中同时形成，所以不会增加工序数而在制造上比较方便。
在本发明的切割薄片中，优选上述凹部的形成区域和用于分割上述电子部件的切断线在一个平面上分开配置。
另外，上述凹部优选为在具备与其对应的上述凸状构件的上述电子部件的形成区域内形成。
当上述粘接层的凹部和上述切断线在一个平面上重叠配置时，切割刀片在切割时从凹部上面通过，所以容易出现芯片飞出和裂纹(crack)的发生，所以不优选。
本发明的切割薄片的制造方法，是在对多个电子部件一体形成的电子部件聚集体进行分离时粘接支撑上述电子部件聚集体的切割薄片的制造方法，包括在基材的一面侧上形成粘接层的工序，和在上述粘接层表面上形成可以插入被突出设置于上述电子部件聚集体上的凸状构件的凹部的工序。
通过该制造方法，可以容易地制造能够准确且高成品率地对在和与切割薄片的粘接面上设置有凸状构件的电子部件聚集体进行切割处理的切割薄片。
在本发明的切割薄片的制造方法中，可以通过对上述粘接层按压具备规定的凹凸形状的金属模来形成上述凹部。通过该制造方法，可以在粘接层上一起形成多个凹部，可以极高效率地制造切割薄片。
在本发明的切割薄片的制造方法中，当在上述粘接层上形成凹部时，也可以在加热至不到100℃的温度的状态下将上述金属模按压于上述粘接层上。通过将上述金属模保持在加热状态下并按压，可以在向粘接层形成凹部时获得良好的尺寸精度和加工效率。但是，另一方面，由于在构成切割薄片的粘接层上使用通过加热而固化的金属模或发泡的金属模，所以在形成凹部时需要不进行这样的粘接层的反应。因而，金属模的加热温度最好为不到100℃的温度。
在本发明的切割薄片的制造方法中，当在上述粘接层上形成凹部时，也可以通过部分地切削上述粘接层来形成上述凹部。即，上述粘接层的凹部也可以使用刀刃等进行机械切削加工而形成。
在本发明的切割薄片的制造方法中，当在上述粘接层上形成凹部时，也可以通过对上述粘接层照射激光来形成上述凹部。通过该制造方法，可以准确地形成上述凹部。
在本发明的切割薄片的制造方法中，形成上述凹部的工序也可以是包括在上述粘接层上对掩模材料形成图案的工序，和通过借助上述掩模材料部分地除去上述粘接层来形成上述凹部的工序的工序。通过该制造方法，可以高效且准确地形成微细的凹部。
本发明的切割薄片的制造方法，是在对多个电子部件一体形成的电子部件聚集体进行分离时粘接支撑上述电子部件聚集体的切割薄片的制造方法，包括将具有可以使在上述电子部件聚集体上突出设置的凸状构件插入的凹部的粘接薄片，贴附在基材的一面侧上的工序。
通过该制造方法，可以贴合预先形成凹部的粘接薄片和基材而构成切割薄片，所以高效进行切割薄片的制造是可能的，其中，所述的切割薄片形成了多个微细的凹部。
在本发明的切割薄片的制造方法中，当在上述粘接层或粘接薄片上形成上述凹部时，能够和上述凹部同时在该粘接层或粘接薄片上形成用于使上述电子部件聚集体的凸状构件与上述凹部对位的对准标记。
通过该制造方法，可以同时形成上述凹部与对准标记，所以能够实现制造工序的效率化。
在本发明的切割薄片的制造方法中，在使粘接层形成于上述基材上的工序之前，具有在上述基材上形成对准标记的工序，也可以将上述基材的对准标记作为基准，在该基材上的规定位置上形成上述凹部。上述对准标记也可以形成在基材上，在这种情况下，在基材上形成的对准标记可以在上述凹部的形成工序和在该切割薄片上贴合电子部件聚集体的工序中都作为对位的基准使用。
本发明的切割方法，是将在至少一面上形成了凸状构件的电子部件聚集体分割成各个电子部件的方法，其特征在于，当在切割薄片上粘接支撑上述电子部件聚集体时，使用前面记载的本发明的切割薄片，相对于在该切割薄片的粘接层上形成的凹部，插入上述电子部件聚集体的凸状构件，同时对该电子部件聚集体和上述切割薄片进行粘接。通过该切割方法，可以通过切割薄片更好地用粘接支撑形成有凸状构件的电子部件聚集体，同时还可以容易地剥离切割后的电子部件聚集体。因而，有助于提高供于切割工序使用的电子部件的成品率。
本发明的半导体装置的制造方法，是包括对在半导体晶片上形成的多个半导体芯片进行分离的工序的半导体装置的制造方法，包括：敷设具备基材和在该基材的一面侧上形成的粘接层的切割薄片的工序；在上述切割薄片的粘接层表面上形成可以使在上述半导体晶片中突出设置的凸状构件插入的凹部的工序；在上述粘接层的凹部中插入上述凸状构件而粘接上述半导体晶片和上述粘接层的工序；切断上述半导体晶片的工序。
在该半导体装置的制造方法中，进行在切割薄片上形成凹部的工序和将半导体晶片的凸状构件插入到这种凹部中而贴合半导体晶片和切割薄片的工序这一连串的工序，所以可以极高效率地进行半导体晶片的切割。
在本发明的半导体装置的制造方法中，在上述半导体晶片中突出设置的凸状构件也可以是贯通该半导体晶片而设置的连接电极。通过该制造方法，能够制造可以借助上述连接电极进行层叠的半导体装置，可以提供能够容易地实现高密度安装的半导体装置。
本发明的电路基板的特征在于，具备通过前面记载的本发明的半导体装置的制造方法而获得的半导体装置。通过该结构，可以提供由可以高密度安装的半导体装置而实现小型化、轻量化的电路基板，其中，所述的半导体装置可通过上述制造方法来制造。
本发明的电子机器的特征在于，具备通过前面记载的本发明的半导体装置的制造方法而获得的半导体装置。另外，本发明的电子机器的特征还在于，具备前述的本发明的电路基板。通过这些结构，能够提供具备可由前面的制造方法制造的且可以高密度安装的半导体装置、或包含这种半导体装置的电路基板并实现了小型化和轻量化的电子机器。
附图说明
图1是表示实施方式中的切割装置的概略结构图。
图2是表示导入到图1的切割装置中的工件的截面图。
图3是表示实施方式中的切割薄片和环形框架的平面结构图。
图4是表示实施方式的半导体晶片的平面结构图。
图5是表示沿着图4的A-A线的截面结构图。
图6A是表示切割薄片的制造方法和切割工序的工序图。
图6B是表示切割薄片的制造方法和切割工序的工序图。
图6C是表示切割薄片的制造方法和切割工序的工序图。
图6D是表示切割薄片的制造方法和切割工序的工序图。
图6E是表示切割薄片的制造方法和切割工序的工序图。
图7A是表示用于说明切割薄片的其它结构的部分平面结构图。
图7B是表示用于说明切割薄片的其它结构的部分平面结构图。
图8是表示实施方式中的半导体芯片的主要部分的截面图。
图9A是表示实施方式中的半导体芯片的制造工序的截面工序图。
图9B是表示实施方式中的半导体芯片的制造工序的截面工序图。
图9C是表示实施方式中的半导体芯片的制造工序的截面工序图。
图10A是表示实施方式中的半导体芯片的制造工序的截面工序图。
图10B是表示实施方式中的半导体芯片的制造工序的截面工序图。
图11A是表示实施方式中的半导体芯片的制造工序的截面工序图。
图11B是表示实施方式中的半导体芯片的制造工序的截面工序图。
图12A是表示实施方式中的半导体芯片的制造工序的截面工序图。
图12B是表示实施方式中的半导体芯片的制造工序的截面工序图。
图13A是表示实施方式中的半导体芯片的制造工序的截面工序图。
图13B是表示实施方式中的半导体芯片的制造工序的截面工序图。
图14是表示实施方式中的半导体芯片的制造工序的截面工序图。
图15是表示半导体芯片的其它结构的截面图。
图16是表示层叠半导体芯片而三维安装的半导体装置的截面图。
图17是表示实施方式中的电路基板的概略结构的立体图。
图18是表示实施方式中的电子机器的例子的图。
图19是表示实施方式中的电子机器的例子的图。
具体实施方式
下面参照附图说明本发明的实施方式。
图1是表示可以应用本实施方式中的切割薄片的切割装置的概略结构图。切割装置100在装置内搬送借助切割薄片55而固定于环形框架69中的半导体晶片(电子部件聚集体)10，通过切割将其分割为个别半导体芯片(电子部件)1(参照图5)。
还有，如同下面详细说明的那样，本发明中的切割薄片55优选在具备了贯通半导体晶片并突出的连接端子的半导体晶片的切割处理中使用，但使用该切割薄片55而可以实行切割工序的电子部件聚集体，并不限于上述实施方式的半导体晶片。即，在将在TAB带之类的树脂基板上连续设置多个半导体芯片的构件、或用树脂层封固在半导体晶片上连续设置的半导体元件之类的半导体组件、或者在陶瓷基板或玻璃基板上形成电子元件的构件，分割为各个电子部件的工序中，也可以优选使用本发明中的切割带。
切割装置100具备：收容半导体晶片10的带盒(cassette)61、以可以上下移动的方式载置带盒61的带盒载置台60、从带盒61取出半导体晶片10并搬出到临时安置部62的搬出机构63、将配置在临时安置部62的半导体晶片10搬送到卡盘台64上的第1搬送部65、对在卡盘台64上载置并固定的半导体晶片10进行切割的切割机构66、和将已被切割的半导体晶片10搬送到清洗部68的第2搬送部67。
还有，在实际的切割装置中，临时安置部62或切割机构66、清洗部68等在用防尘罩覆盖的状态下进行动作，但在本例中，因为容易观察图面而省略其图示。
在切割机构66中，具备环状的切割刀片(参照图8(d))和旋转驱动切割刀片的驱动器件，发挥使切割刀片旋转并切断半导体晶片的功能。在切割机构66中设有用于检测在卡盘台64上载置的半导体晶片10的切割位置的位置检测器件。这种位置检测器件由例如对半导体晶片10照射光的光照射器件和对半导体晶片10上的光照射区域进行摄像的摄像器件(CCD照相机等)构成。
另外，切割机构66也可以具备2种切割刀片(例如刀尖为锥形边的刀片和刀尖大致笔直的刀片)。使用刀尖为锥形边(截面大致为V字形)的切割刀片进行切割直至半导体晶片的中途(中间切割)，然后沿着同一个切割线用刀尖笔直(截面大致为U字形)的切割刀片进行切割，由此能够抑制在半导体芯片的切断面上发生裂纹或碎屑。
图2是图1所示的环形框架69等的侧截面图，在环形框架69的图示下面侧贴附切割薄片55，在环形框架69内的切割薄片55上粘接有半导体晶片10。接着，如此构成的工件(work)被导入到切割装置100内并被搬送，固定在卡盘台64上。
图3是表示图1和图2中所示的工件的平面结构图，图4是表示半导体晶片10的平面结构图。另外，图5是表示沿着图3和图4所示的A-A线的截面结构图。
如图3和图5所示，在贴附于环形框架69上的切割薄片55的上面(在图3面前侧)形成多个凹部50a，凹部50a被排列成俯视矩形框状并成为凹部组，该凹部组被排列为俯视近似矩阵状。
如图4所示，在半导体晶片10的有效表面(active surface)(在图4面前侧面)上，设定多个划分区域(小块区域：shot area)10c并使成为俯视矩阵状，在各划分区域10c内由形成晶体管、存储器元件、其它电子元件以及电子配线、和电极垫片(electrode pad)等构成的电子电路，同时还形成有在板厚度方向上贯通半导体晶片10的多个连接电极28(参照图5)。连接电极28…沿着各划分区域10c的各边缘端排列成为俯视矩形框状。接着，切割装置100沿着在划分区域10c、10c之间设定的切割线d，切断图4所示的半导体晶片10，并如图5所示将其分割为单个半导体芯片1。
(切割薄片)
如图5所示，切割薄片55是具备基材51和在其一面侧(图示上面侧)上形成的粘接层50而被构成的。在粘接层50的表面上形成有多个凹部50a，各凹部50a收容贯通半导体晶片10的连接电极28的突出部分。
在基材51上可以，没有任何限制地使用与以往公知的切割薄片一样的基材。例如，可以适当使用树脂薄膜，可以例示聚乙烯薄膜、聚丙烯薄膜、纤维素薄膜、聚酯薄膜、聚碳酸酯薄膜等，另外，还可以例示在聚酯薄膜上实施氟化物涂敷或尿素涂敷或者涂敷了涂布性交联硅的薄膜、或将聚酯薄膜作为基础并通过干式层叠法层叠聚乙烯薄膜或聚甲基戊烯聚合物薄膜的薄膜等。
可以在粘接层50中使用以往公知的各种压敏性粘合剂。作为这种粘合剂，可以使用例如橡胶系、丙烯酸系、硅系、聚乙烯醚等粘合剂。另外，还可以使用光固化型或加热发泡型粘合剂。作为光固化型粘合剂，已知有以丙烯酸系粘合剂和光聚合性化合物为主成分地粘合剂。作为上述光聚合性化合物，广泛使用例如在可以通过光照射进行三维网状化的分子内至少具有2个以上光聚合性碳-碳双键的低分子量化合物，具体地说，三羟甲基丙烷三丙烯酸酯、四羟甲基甲烷四丙烯酸酯、三丙烯酸季戊四醇酯、四丙烯酸季戊四醇酯、二季戊四醇单羟基五丙烯酸酯、六丙烯酸二季戊四醇酯或二丙烯酸1，4-丁二醇酯、二丙烯酸1，6-己二醇酯、聚乙二醇二丙烯酸酯、低聚酯丙烯酸酯(oligoester acrylate)、氨基甲酸酯丙烯酸酯等。
在光固化型粘合剂中也可以混入光聚合引发剂。通过添加引发剂，可以减少通过光照射的聚合固化时间以及光照射量。在该引发剂中可以使用苯偶姻化合物、苯乙酮化合物、酰基氧化膦(acylphosfinoxide)化合物、二茂钛(titanocene)化合物、噻吨化合物、过氧化物化合物等光引发剂，胺或醌等光敏剂等。
在构成粘接层50的粘合剂中，可以添加通过附加光或热而产生气体的产气剂。在这种情况下，通过光照射或加热使粘接层50固化而引起粘合力的降低，除此之外还发挥由光照射或加热产生的气体移行至粘接层50与半导体晶片10之间的界面而使粘合力降低的作用，所以在切割后拾取半导体芯片变得更加容易。
作为这种产气剂，适合使用例如偶氮化合物、叠氮化合物，从处理容易度或气体控制性的观点出发，优选使用的是偶氮化合物。作为偶氮化合物，可以举出例如2，2’-偶氮双-(N-丁基-2-甲基丙酰胺)、2，2’-偶氮二异丁酸二甲酯、4，4’-偶氮双(4-氰基甲酸)、2，2’-偶氮双(2，4，4-三甲基戊烷)等。这些偶氮化合物通过附加光、热等产生氮气。
具备上述结构的本实施方式的切割薄片55，通过在粘接层50上形成有凹部50a，可以在粘接半导体晶片10时具有充分的粘合力来固定半导体晶片10，在对半导体晶片10实施切割而分割为单个半导体晶片1之后，能够容易地从粘接层50上剥离半导体芯片1，进而能够确实可靠地拾取半导体芯片1。
还有，在粘接层50的表面上形成的凹部50a在本实施方式中为俯视矩形形状，但只要能够收容连接电极28，则可以为任何形状，可以采用俯视圆形、多角形等各种形状。
(切割薄片的制造方法和切割方法)
接着，对上述切割薄片55的制造方法和使用该切割薄片55的切割工序进行说明。图6A～6E是表示使用本发明中的切割薄片55的切割工序的截面工序图。
首先，如图6A所示，只要准备树脂薄膜等构成的基材51，如图6B所示，就可以在基材51上形成粘接层50。为了形成粘接层50，按照辊涂料机、刀涂料机、照相凹版涂料机、模具涂料机、反向涂料机等公知的方法以适当的厚度涂敷前面举出的粘合剂并使其干燥。或者，也可以将由成形为薄片状的粘合剂构成的粘合片贴合于基材51上。
接着，在形成于基材51上的粘合层50的表面上形成多个凹部50a。作为这些凹部50a…的形成方法，可以使用通过相对粘合层50按压具备相当于凹部50a的凸形状的金属模来转印形状的方法、使用切削手段直接加工粘合层50的方法、通过激光照射部分地除去粘合层50的方法、在粘合层50上形成规定图案和掩模材料并借助掩模材料部分地除去粘合层50的方法等。或者，也可以使预先设有凹部50…的粘合片与基材51贴合而构成切割薄片55。
在使用按压上述金属模而在粘合层50上形成凹凸形状的方法的情况下，通过加热金属模并按压，可以达到提高向粘合层50的形状转印性和加工效率，但如果加热粘合层50，则有时粘合层50会发生反应而固化或者产生气体，所以金属模的加热温度优选为不产生上述固化或不发生气体的程度、例如不到100℃的温度。
图6B中所示的凹部50a…的深度50d优选为在后期工序中插嵌入凹部50a…中的连接电极28的突出高度(从半导体晶片10的粘接面突出的高度)的50％以上，更优选为70％以上。最好形成比上述连接电极28的突出高度大的深度。如果将连接电极28插嵌入比上述连接电极28的突出高度小的深度的凹部50a…，连接电极28的顶端部则会从凹部50a的底面进入粘接层50，所以粘接层50优选为基材51与贯通电极28不接触的程度的厚度、即形成比连接电极28的突出高度大的层厚。因为贯通粘接层50的连接电极28如果成为与基材51接触或按压基材51的状态，则在连接电极28的附近，粘接层50与半导体晶片10之间的粘附变得不充分，这会成为切割时芯片飞出的原因。
另外，上述凹部50a…也可以贯通粘接层50而形成。在设置贯通粘接层50的凹部50a…的情况下，由于半导体晶片10的连接电极28与粘接层50之间不接触，所以在切割后将半导体芯片1从粘接层50剥离变得更容易。
如果形成上述凹部50a…，在将切割薄片55贴付于环形框架69(从图6A到图6B中图示略)上之后，如图6C所示，在粘接层50上粘接半导体晶片10。此时，对半导体晶片10与粘接层50进行对位，使在半导体晶片10上排列形成的连接电极28插入到与其相对应的粘接层50的凹部50a内。此时，只要在基材51或粘接层50上形成对准标记，就可以准确地进行与上述半导体晶片10的对位。
在以往的切割薄片中，由于没有在粘接层50表面上设凹部50a，所以当需要贴合具备从粘接面突出的连接电极(凸状构件)28的半导体晶片10时，会出现如下问题：由连接电极28按压粘接层而在连接电极28的周边产生空隙，半导体晶片10粘接充分，在切割时容易发生芯片飞出或产生裂纹。另外，如果采用为了消除上述空隙而增大粘接层的层厚并将连接电极28的突出部分埋入到粘接层中的方案，可以良好地粘接半导体晶片10，但在切割后剥离半导体芯片时，连接电极28侵入到粘接层中而使剥离变得困难。与此相对，本实施方式的情况下，当粘接切割薄片55和半导体晶片10时，在形成于切割薄片55上的凹部50a…中，插入作为半导体晶片10的凸状构件的连接电极28，所以半导体晶片10的粘接面与粘接层50不会有连接电极28的阻碍而良好地粘接，半导体晶片10受到良好地支撑。
在贴合半导体晶片10时，可以向切割薄片55施加张力，也可以在不施加张力的状态下贴合。进而，也可以在真空中贴合二者。但是，在向切割薄片55施加张力的情况下，基材51出现弹性变形，所以可以在凹部50a…与半导体晶片10的连接电极28的位置不错开的范围内施加应力，去除切割薄片55的挠曲。
作为在基材51上设置的对准标记，可以使用印刷或穿孔、激光标记等，作为在粘接层50上设置的对准标记，可以优选使用穿孔或激光标记。另外，当在粘接层50上设置对准标记时，可以在形成前面的凹部50a…的工序中，在进行凹部50a的加工的同时，使用凹部50a…的形成器件形成对准标记。
另外，在本实施方式的情况下，由于是贯通半导体晶片10而设置连接电极28，所以也可以将在粘接层50上形成的凹部50a…作为对准标记使用，使连接电极28直接与凹部50a进行对位。
如果完成了切割薄片55与半导体晶片10之间的贴合，如图1所示，将环形框架69和半导体晶片10(工件)收纳到切割装置100的带盒61中。接着，通过搬出机构63将上述工件从带盒61搬出，载置于临时安置部62上。进而，通过第1搬送部65将放置在该临时安置部62上的工件搬送到卡盘台64上。接着，通过在卡盘台64上配备的固定夹(图示略)将环形框架69固定于卡盘台64上。如果这样固定，则会将卡盘台64移动至切割机构66的加工位置上。
接着，如图6D所示，使在切割机构66上配备的切割刀片66a如图4所示地沿着切割线d移动，进行半导体晶片10的切割，将其分割成为单个半导体芯片1。在图6D中是只切断半导体晶片10，但也可以与半导体晶片10一起切断粘接层50。如果在不损坏基材51的范围内切断粘接层50，在剥离半导体芯片1时，张开(伸展)切割薄片55，扩展芯片间隔时，能够很好保持半导体芯片1的粘接状态，同时扩展间隔，确实可靠地只拾取目的芯片。
在切割时，也可以使用截面形状不同的2种以上的切割刀片，最好在半导体晶片10的厚度方向进行2个阶段以上的加工。这是因为可以有效防止在半导体晶片10的切断面上的裂纹。
如果完成了上述切割处理，通过第2搬送部67将工件搬送到清洗部68，进行半导体晶片10的清洗。接着，如果完成了清洗处理，通过第1搬送部65将工件搬送到临时安置部62，通过搬出机构63将在临时安置部62上载置的工件送回带盒61的规定位置。
还有，可以在进行上述清洗处理之前，通过向切割薄片55照射紫外线或加热使粘接层50的粘接力降低，也可以在清洗后进行紫外线照射处理或加热处理。
接着，如图6E所示，从切割薄片55拿起切割后的半导体芯片1。具体地说，从基材51的背面侧(图示的下面侧)使针121贯通而举起1个半导体芯片1，同时通过与针121同步动作的吸附筒夹(collet)122吸附该半导体芯片1而从半导体晶片10中取出。
即使在拾取该半导体芯片1时，通过使用本发明中的切割薄片55，可以顺利地进行拾取动作。即，在本实施方式的切割薄片55中，在对应半导体芯片1的连接电极28的部位的粘接层50上形成凹部50a，由于连接电极28的突出部分被收容到该凹部50a中，所以连接电极28与粘接层50之间为非接触状态，或者成为只有连接电极28的顶端的一部分插入到粘接层50中的状态。因而，当从粘接层50剥离半导体芯片1时，不会发生连接电极28侵入粘接层50中而不能分离的不良情况，可以不损坏半导体芯片1而容易地将其从切割薄片55剥离。
在以上的实施方式中，例示在切割薄片55的粘接层50上形成与所粘接的半导体晶片10的各连接电极28相对应的凹部50a…的结构并进行说明，但本发明中的切割薄片的结构并不限定于上述实施方式。
例如，如图7A所示，当在形成于半导体晶片10上的各划分区域10c上，高密度地形成有连接电极28…时，难以在粘接层50形成分别与连接电极28相对应的凹部50a。因此，如图7B所示，为了可以将各划分区域10c内的全部连接电极28…一起插入，可以在粘接层50上形成俯视成矩形框状的凹部50a。在这种情况下，可以很好地粘接支撑半导体晶片10，同时还可以构成在切割后能够容易地剥离半导体芯片的切割薄片。
还有，即使在本方式中，各凹部50a优选配置于对应的划分区域10c内(即，与切割线d不重叠的区域)。这是为了防止切割时的芯片飞出或裂纹。
(半导体装置)
接着，参照图面说明切割图3所示的半导体晶片10而获得的半导体芯片1的详细结构及其制造方法。
图8是表示前面记载的半导体芯片1的主要部分的截面图。如图8所示，通过本发明的制造方法获得的半导体芯片(半导体装置)1由硅构成，具备厚度为50μm左右的半导体晶片10，和作为借助绝缘膜22而在形成于该半导体晶片10上的贯通孔H4内设置的贯通电极的连接电极28。在此，贯通孔H4是从半导体晶片10的有效表面侧(图示上面侧)到背面侧(图示下面侧)贯通形成的。半导体晶片10在该有效表面侧上形成由晶体管或存储器元件、其它电子元件构成的集成电路(未图示)，在该有效表面侧的表面上形成绝缘膜12，进而在其上形成有由硼酸硅酸玻璃(下面称为BPSG)等构成的层间绝缘膜14。
在层间绝缘膜14的表面的规定场所形成电极垫片16。电极垫片16是按顺序层叠由Ti(钛)等构成的第1层16a、由TiN(氮化钛)等构成的第2层16b、由AlCu(铝/铜)等构成的第3层1 6c、由TiN等构成的第4层(保护层：cap layer)16d按照顺序层叠而形成。
还有，对于该电极垫片16的构成材料，可以根据电极垫片16的所必需的电特性、物理特性、以及化学特性进行适当变更。例如，可以只使用一般使用的Al作为用于集成化的电极而形成电极垫片16，另外还可以只使用电阻低的铜形成电极垫片16。
在此，电极垫片16在半导体芯片1的周边部排列形成，或者在其中央部排列形成，在这些电极垫片16的下方没有形成集成电路。为了覆盖这些电极垫片16，在上述层间绝缘膜14的表面上形成钝化膜18。钝化膜18是由氧化硅或氮化硅、聚酰亚胺树脂等形成的，例如形成为厚度为1μm左右的钝化膜。
另外，在电极垫片16的中央部形成有钝化膜18的开口部H1，进而也形成电极垫片16的开口部H2。其中，开口部H1的内径形成为100μm左右，开口部H2的内径比开口部H1的内径小，形成为60μm左右。另一方面，在钝化膜18的表面和开口部H1以及开口部H2的内面上形成有由SiO2等构成的绝缘膜20。通过这种结构，在电极垫片16的中央部形成有贯通绝缘膜20、层间绝缘膜14、绝缘膜12、和半导体晶片10的孔部H3。孔部H3的内径比开口部H2的内径小，例如形成为50μm左右。还有，孔部H3尽管在本实施方式中俯视为圆形，但并不限定于此，例如也可以是俯视为矩形。
在孔部H3的内壁面和绝缘膜20的表面上，形成有由SiO2等构成的绝缘膜22。该绝缘膜22用于防止电流泄漏的发生、由氧或水份等的腐蚀等，在本实施方式中例如形成为1μm左右的厚度。另外，绝缘膜22特别是在覆盖孔部H3的内壁面的一侧上，成为其一端侧从半导体晶片10的背面突出的状态。
另一方面，在电极垫片16的第3层16c的表面上形成的绝缘膜20和绝缘膜22沿着开口部H2的周边被除去一部分，在露出的电极垫片16的第3层16c的表面和绝缘膜22的表面(内面)形成有衬底膜24。衬底膜24由在绝缘膜22等的表面(内面)上形成的阻挡层(阻挡层金属)和在阻挡层的表面(内面)形成的籽晶层(seed layer)(籽晶电极)构成。阻挡层用于防止后述的连接电极28形成用导电材料向半导体晶片10扩散，由TiW(钛钨)或TiN(氮化钛)等形成。另一方面，籽晶层是对后述的连接电极28进行电镀处理而形成的电极，是由Cu或Au(金)、Ag(银)等形成。
在这样的衬底膜24的内侧，以将其埋入由开口部H1、开口部2和孔部H3构成的贯通孔H4内的状态形成由Cu或W等电阻低的导电材料构成的连接电极28。
还有，作为形成连接电极28的导电材料，也可以使用向聚硅中掺杂B(硼)或P(磷)等杂质的材料，在使用这种材料形成的情况下，由于不必防止金属向半导体晶片10中扩散，所以不需要形成上述的阻挡层。
另外，该连接电极28与上述电极垫片16在图8中的Pl部互相电连接。连接电极28的在半导体晶片10背面侧中的端部成为从半导体晶片10的背面突出的状态，另外，其下端部中的端面成为向外部露出的状态。其中，在连接电极28的周围配设有绝缘膜22，该绝缘膜22的一端侧也成为从半导体晶片10的背面突出的状态。
另一方面，连接电极28也是在半导体晶片10的有效表面侧突出形成的，对于该突出的部分的外形，其外径大于在上述背面侧突出的绝缘膜22的外径，在本实施方式中，形成为俯视圆形或正方形等。在突出于该有效表面侧的部分的顶端部上形成有凹部30，为了掩埋该凹部30而形成作为焊料的焊锡32。具体地说，该焊锡32为无铅焊锡。
在连接电极28的顶端部形成的凹部30的深度被设定为小于连接电极28从半导体晶片10的背面的突出量。换言之，连接电极28从半导体晶片10的背面的突出量被设定为大于凹部30的深度的长度。例如，当连接电极28的高度(从衬底膜24突出的部分)为20μm左右、凹部30的深度为10μm左右时，连接电极28从半导体晶片10的背面的突出量被设定为20μm左右。通过如此设定凹部30的深度，在层叠多个半导体芯片1时，在层叠的半导体芯片1上形成的连接电极28的顶端部(在半导体晶片10的背面侧上突出的部分的顶端部)即使成为与凹部30的最底部接触的状态，也可以防止附着到层叠了焊锡32的半导体芯片1的背面上。
(半导体装置的制造方法)
接着，对以上说明的结构的半导体芯片1(半导体晶片10)的制造方法进行说明。图9A～图14是表示本发明的一个实施方式中的半导体装置的制造顺序的一个例子的工序图。下面参照这些附图，按照顺序对制造顺序的一个例子进行说明。
还有，半导体芯片的形状一般为长方体(包括立方体)，但并不限定于此，也可以是例如球状。
首先，对作为处理对象物的半导体晶片的结构进行说明。图9A是表示用于本实施方式的半导体芯片的制造的半导体晶片的一部分的截面图。在图9A中，在形成由未图示的晶体管、存储器元件、其它电子元件构成的集成电路的Si(硅)等半导体晶片10的表面(有效表面)上形成有绝缘膜12。该绝缘膜12是用例如作为构成半导体晶片10的半导体基板的基本材料的Si(硅)的氧化膜(SiO2)形成的。
在绝缘膜12上，形成由BPSG构成的层间绝缘膜14。在层间绝缘膜14上，形成有和在未图示的场所且在半导体晶片10上形成的集成电路电连接的电极垫片16。该电极垫片16按照顺序层叠Ti(钛)构成的第1层16a、TiN(氮化钛)构成的第2层16b、AlCu(铝/铜)构成的第3层16c、以及TiN构成的第4层(保护层)16d而形成。
关于电极垫片16，是例如借助溅射在层间绝缘膜14上的整个面上形成由第1层16a～第4层16d构成的层叠结构，并使用抗蚀剂等形成规定形状(例如俯视为圆形)的图案而形成。还有，在本实施方式中，以电极垫片16通过上述层叠结构形成的情况为例进行说明。但是，并不把电极垫片16限制为该结构，作为集成电路的电极，也可以只用通常使用的Al形成，但优选使用电阻低的铜形成。另外，电极垫片16不限于上述结构，也可以根据所必需的电特性、物理特性以及化学特性进行适当变更。
电极垫片16是沿着在半导体晶片10上形成多个的半导体芯片区域的面的至少1个边(多数情况为2个边或4个边)而并列形成的。另外，该电极垫片16有沿着各半导体芯片区域的面的边形成的情况和在中央部并列形成的情况。还有，请注意在电极垫片16的下方没有形成电子回路这一点。为了在上述层间绝缘膜14上覆盖电极垫片16，形成钝化膜18。该钝化膜18可以由SiO2(氧化硅)、SiN(氮化硅)、聚酰亚胺树脂等形成。还有，钝化膜18的厚度为例如1μm左右。
接着，按照顺序说明对以上结构的基板进行的各处理。首先，通过旋涂法、浸渗法、喷涂法等方法将抗蚀剂(图示略)涂布在钝化膜18的整个上。其中，该抗蚀剂是在为了使覆盖在电极垫片16上的钝化膜18开口而使用的，可以是光致抗蚀剂、电子射线抗蚀剂、X线抗蚀剂中的任意一种，也可以是正型或负型中的任意一种。
当在钝化膜18上涂敷抗蚀剂时，在进行预烘焙之后，使用形成规定图案的掩模来进行曝光处理和显影处理，使抗蚀剂形成规定形状的图案。其中，抗蚀剂的形状可以根据电极垫片16的开口形状和在半导体晶片10上形成的孔的截面形状来设定。当抗蚀剂的图案形成结束时，在进行后烘焙之后，如图9B所示，对覆盖电极垫片16的钝化膜18的一部分进行蚀刻而形成开口部H1。其中，在本实施方式中，也连同钝化膜18一起，大于形成电极垫片16的一部分的第4层16d进行蚀刻。开口部H1形成例如100μm左右的直径。图9B是表示使钝化膜18开口而形成开口部H1的状态的截面图。
其中，优选在蚀刻中应用干式蚀刻。干式蚀刻可以是反应性离子蚀刻(RIE：Reactive Ion Etching)。另外，作为蚀刻，也可以使用湿式蚀刻。在钝化膜18上形成开口部H1之后，通过剥离液剥离钝化膜18上的抗蚀剂。
当以上工序结束时，在形成开口部H1的钝化膜18上全面涂布抗蚀剂(图示略)，对抗蚀剂进行图案形成并使其成为在暴露于开口部H1的电极垫片16上开口的形状，并进行后烘焙，然后通过干式蚀刻使电极垫片16开口。
图9C是表示使电极垫片16开口并形成开口部H2的状态的截面图。如图9C所示，在本实施方式中，在电极垫片16上形成的开口部H2的开口径被设定为小于在钝化膜18上形成的开口部H1的直径(例如，60μm左右)。还有，作为使电极垫片16开口时使用的干式蚀刻，可以使用RIE。当在电极垫片16上形成开口部H2时，通过剥离液剥离抗蚀剂，进入下个工序。当以上工序结束时，在暴露于开口部H2上的层间绝缘膜14、电极垫片16以及电极垫片16上方的钝化膜18上形成绝缘膜20。图10A是表示在层间绝缘膜14、电极垫片16以及电极垫片16上方的钝化膜18上形成绝缘膜20的状态的截面图。
该绝缘膜20起到掩模作用而用于对后述的半导体晶片10进行穿孔时的干式蚀刻，在本例中使用的是SiO2，如果可以取与Si的选择比，也可以使用光抗蚀剂。进而，其膜厚可以根据穿孔的深度任意设定。
其中，在使用绝缘膜的情况下，可以使用例如用PECVD(PlasmaEnhanced Chemical Vapor Depositon)形成的正硅酸四乙酯(Tetra EthylOrtho Silicate：Si(OC2H5)4：下面称为TEOS)、即PE-TEOS，和使用臭氧CVD形成的TEOS、即O3-TEOS，或使用CVD形成的氧化硅。还有，绝缘膜20的厚度为例如20μm左右。
接着，向图10A所示的半导体基板的整个表面涂布抗蚀剂(图示略)，对抗蚀剂进行图案形成并使其成为在形成于层间绝缘膜14上的绝缘膜20的上方开口的形状，并进行后烘焙，然后通过干式蚀刻对绝缘膜20、层间绝缘膜14和绝缘膜12的一部分进行蚀刻，如图10B所示，露出半导体晶片10的表面。图10B是表示对绝缘膜20、层间绝缘膜14和绝缘膜12的一部分进行蚀刻而露出半导体晶片10的一部分的状态的截面图。
当以上工序结束后，如图11A所示，对半导体晶片10进行穿孔。其中，这里作为干式蚀刻，可以使用RIE或ICP(Inductively Coupled Plasma)。此时，在前面的后工序中形成的绝缘膜20成为掩模，但也可以使用抗蚀剂代替绝缘膜20。图11A是表示对半导体晶片10进行穿孔而形成孔部H3的状态的截面图。如图11A所示，在半导体晶片10上形成的孔部H3的直径小于在电极垫片16上形成的开口部的直径(例如为50μm左右)。其中，孔部H3的深度可以根据最终形成的半导体芯片的厚度适当设定。
当孔部H3的形成结束时，在绝缘膜20上(电极16的上方)和孔部H3的内壁以及底面上形成绝缘膜22。图11B是表示在绝缘膜20上(电极16的上方)和孔部H3的内壁以及底面上形成绝缘膜22的状态的截面图。该绝缘膜22是为了防止发生电流泄漏、被氧和水分等腐蚀等而设置的。绝缘膜22是用PE-CVE或使用了臭氧等离子体的臭氧CVD等化学气相成长法形成的。
接着，进行对在上述工序中形成的绝缘膜22实施各向异性蚀刻的工序。该工序是为了除去在电极垫片16的上方形成的绝缘膜20和绝缘膜22的一部分使电极垫片16的一部分暴露出而设的。其中，这里对绝缘膜22实施的各向异性蚀刻，优选使用RIE等干式蚀刻。图12A是表示对绝缘膜22实施各向异性蚀刻的工序的图。如图12A所示，通过RIE等的干式蚀刻是对没有涂布抗蚀剂的整个半导体基板面进行的。还有，在图12A中，符号G是表示通过干式蚀刻入射到半导体基板上的活性气体。
该活性气体G相对半导体晶片10的表面(或者绝缘膜12、层间绝缘膜14、钝化膜18等的接合面)大致垂直入射，所以促进了活性气体G的入射方向上的蚀刻。其结果为，在图12A中，附有符号P1的场所(沿着开口部H2的圆周的场所)的绝缘膜20和绝缘膜22被除去，露出电极垫片16的一部分。其中，此时，代替整体蚀刻，当然也可以使用抗蚀剂进行图案形成、蚀刻，以便只使需要电连接的部分开口，即只使图12A的P1部开口。
当以上的工序结束时，进行在孔部H3的底面和绝缘膜22的内壁以及上部形成衬底膜24的工序。衬底膜24由阻挡层和籽晶层构成，通过首先在形成阻挡层之后，在阻挡层上形成籽晶层，由此成膜。在此，阻挡层由例如TiW或TiN形成，籽晶层由Cu层形成。它们可以使用例如IMP(离子金属等离子体：ion metal plasma)法，或真空蒸镀、溅射、离子镀等PVD(Phisical Vapor Deposition)法，或CVD法形成。
图12B是表示形成了衬底膜24的状态的截面图。如图12B所示，衬底膜24连续形成于自在电极垫片16上形成的开口部H2至在半导体晶片10上形成的孔部H3的内壁。另外，在电极垫片16的上方形成的绝缘膜22的侧壁和绝缘膜20上也形成衬底膜24。还有，构成衬底膜24的阻挡层的膜厚为例如100nm左右，籽晶层的膜厚为例如几百nm左右。
当衬底膜24的形成结束时，横亘整个衬底膜24上涂布电镀抗蚀剂，使电镀抗蚀剂形成在形成有孔部H2的场所开口的图案形状，从而形成电镀抗蚀图案26。此时，在电镀抗蚀剂26上形成的开口的直径被设定成大于孔部H2的直径(例如120μm左右)。当形成电镀抗蚀图案26时，使用电化学电镀(ECP)法，如图13A所示，在孔部H3的内部和电极垫片16的上部实施电镀处理，在用铜掩埋孔部H3内部的同时，进行形成在电极垫片16上突出的形状的连接电极28的工序。
图13A是表示形成连接电极28的状态的截面图。这里，进行电镀处理时，需要用铜掩埋孔部H3的内部，所以如图13A所示，连接电极28的上面不平坦而成为中央部洼入的形状，形成凹部30。如果使用CMP(化学机械研磨法)等方法，也可以使连接电极28的上面平坦化，但在本实施方式中，积极利用该凹部30是为了提高半导体装置的可靠性。还有，凹部30的深度由连接电极28的直径、高度、孔部H3的直径等决定，但例如当连接电极28的高度(从衬底膜24突出的部分)为20μm左右时，凹部30的深度为10μm左右。
当铜的电镀处理结束时，直接利用电镀抗蚀图案26作为掩模、进行焊锡电镀，进行在连接电极28的凹部30形成焊锡的工序。
图13B是表示在连接电极28的凹部30上形成焊锡32的状态的截面图。如图13B所示，焊锡32被设定为恰好埋住凹部30的程度，即与凹部30的容积一样程度的量。还有，焊锡32的量可以比凹部30的容积稍多，也可以稍少。但是，当使焊锡32熔融(wet backed)时，优选将焊锡32的量设定为平满凹部30的程度的量或略少于使其平满的程度的量。另外，焊锡32为了降低给环境带来的负担，优选使用无铅焊锡。
当针对凹部30的焊锡32的形成结束时，使用剥离液等剥离电镀抗蚀图案26，将其除去。其中，剥离液使用例如臭氧水。接着，进行的工序是除去用于形成连接电极28而使用的衬底膜24的没有用部分的工序。图14是表示进行了电镀抗蚀图案26的剥离和衬底膜24的没有用部分的除去的状态的截面图。在此，所谓衬底膜24的没有用部分是指例如露出表面的部分。
衬底膜24是具有导电性的膜，所以在图13所示的状态中，有通过衬底膜24使在半导体晶片10上形成的全部连接电极28导通的状态。因此，除去衬底膜24的没有用部分而绝缘各个连接电极28。关于除去衬底膜24的具体方法，例如在半导体晶片10的有效表面侧的整个面上形成抗蚀剂膜，接着使其形成连接电极28的图案形状。接着，将该抗蚀图案作为掩模对衬底膜24进行干式蚀刻。
综上，当对有效表面侧的处理结束时，接着对半导体晶片10的背面侧进行处理。对半导体晶片10的背面侧进行的处理是指对半导体晶片10进行薄型化的处理。为了进行半导体晶片10的薄型化，使半导体晶片10上下反转，在该状态下对成为下侧的半导体晶片10的有效表面侧上贴附未图示的加强构件。
作为该加强构件，也可以使用树脂薄膜等软质材料，但使用玻璃等硬质材料时特别起到机械加强的作用，所以优选。
通过将这种硬质的加强构件贴附于半导体晶片10的有效表面侧，可以矫正半导体晶片10的翘曲。另外，对半导体晶片10的背面进行加工时。或者处理时，可以防止在半导体晶片10上发生裂纹等。对于加强构件的贴附，例如可以使用粘接剂进行。作为粘接剂，优选使用热固化性或光固化性的粘接剂。通过使用这种粘接剂，可以在吸收半导体晶片10的有效表面侧的凹凸不平的同时，将加强构件牢固地固定在半导体晶片10上。另外，特别是在使用紫外线固化性粘接剂的情况下，作为加强构件优选采用玻璃等透光性材料。这样，通过从加强构件的外侧照射光而可以容易地使粘接剂固化。
接着，通过对整个半导体晶片10的背面进行蚀刻并使其厚度为50μm左右，可以使处于被绝缘膜22覆盖的状态的连接电极28从背面突出。对于此时的蚀刻，可以使用湿式蚀刻或干式蚀刻中的任意一种。作为湿式蚀刻，可以采用将例如氢氟酸(HF)和硝酸(HNO3)的混合液作为蚀刻剂的湿式蚀刻。在采用干式蚀刻的情况下，可以利用例如感应耦合等离子体(ICP)等。还有，优选在蚀刻之前，在即将露出绝缘膜22或连接电极28之前研削(粗研磨)半导体晶片10的背面，然后进行上述蚀刻。这样，可以缩短处理时间提高生产率。通过对连接电极28的顶端部进行研削或干式蚀刻，除去绝缘膜22、衬底膜24，在连接电极28的顶端露出导体部。在使用干式蚀刻的情况下，可以兼做使连接电极28从背面突出的工序。
然后，通过溶剂等溶解半导体晶片10的有效表面侧的粘接剂，取出在半导体晶片10的有效表面侧贴附的未图示的加强构件。另外，也可以根据粘接剂的种类，向其照射紫外线、激光等，由此使其粘接性(或粘合性)消失而取出加强构件。接着，在半导体晶片10的背面贴附切割薄片(未图示)，通过在该状态下对半导体晶片10实施切割，可以将半导体芯片1分离为各个单片。该切割工序是通过前面说明的切割方法进行的。通过以上过程，获得图8所示的半导体芯片1。
还有，图8所示的半导体芯片1是在半导体晶片10的背面，连接电极28的侧面由衬底膜24和绝缘膜22覆盖而只露出顶端部分的形态，但如图15所示，可以是连接电极28的侧面也露出的形态。图15是表示半导体芯片1的其它结构的截面图。如图15所示，衬底膜24和绝缘膜22从半导体晶片10的背面突出，直到从连接电极28的背面的露出部的中间位置，连接电极28的顶端部附近的侧面部有导体露出。绝缘膜22和衬底膜24的除去可以用与上述半导体晶片10的背面的蚀刻处理相同的工序进行。另外，可以通过组合湿式蚀刻和干式蚀刻处理来形成这种形状。
(具有层叠结构的半导体装置)
以上对具有连接电极28的半导体芯片1及其制造方法进行了说明，接着，对具有层叠了如上所述获得的半导体芯片1的层叠结构的半导体装置进行说明。图16是表示层叠半导体芯片1并进行三维安装的半导体装置2的截面图。该半导体装置2是在插入式(interposer)基板40上层叠多个(在图16为3层)的上述半导体芯片1，进而在其上层叠不同种的半导体装置3而构成的。
在插入式基板40的上面形成配线41，另外，在其下面设有与配线41电连接的焊锡球42。在该插入式基板40的上面借助上述配线41层叠有半导体芯片1。即，关于该半导体芯片1，是在连接电极28的有效表面侧突出的部分，通过在其顶端部的凹部上形成的焊锡32与上述配线41接合，由此，半导体芯片1成为在插入式基板40上层叠的构件。另外，在这些插入式基板40与半导体芯片1之间填充有绝缘性的底膜(underfilm)43，这样，半导体芯片1在插入式基板40上稳定下来并被保持固定，同时在电极间的接合以外的场所是绝缘的。
另外，关于在该半导体芯片1上按顺序层叠的其它半导体芯片1，在接电极28的有效表面侧突出的部分，借助焊锡32与从在下层的半导体芯片1上形成的连接电极28的背面突出的部分接合，并进而填充有底膜43，并在下层的半导体芯片1上被保持固定。另外，在最上层的半导体装置3上形成电极4。该电极具有与在半导体芯片1的有效表面侧突出的部分相同的结构，在其顶端部形成凹部，在其内部涂布有焊锡。该电极4借助焊锡与从在向下层的半导体芯片1上形成的连接电极28的背面侧突出的部分接合，进而填充有底膜43。
这里，为了在半导体芯片1上层叠其它的半导体芯片1，首先，在从下层侧的半导体芯片1的连接电极28的背面突出的部分或者从上层侧的半导体芯片1的连接电极28的有效表面侧突出的部分上形成的焊锡32上，涂布焊剂(flux)(未图示)，以实现提高焊锡的润湿性的目的。作为提供焊剂的方法，有分配(dispenser)、喷墨、转印等方法。
接着，进行如下所示的对位，即在从下侧层的半导体芯片1的连接电极28的背面侧突出的部分上，借助焊锡32和焊剂接合从上侧层的半导体芯片1的连接电极28的有效表面侧突出的部分。接着，通过进行利用加热的软溶(reflow)接合或利用加热加压的倒装片安装，使焊锡32熔融、固化，如图16所示在下侧层的半导体芯片1上形成的连接电极28和在上层侧的半导体芯片1上形成的连接电极28利用焊锡接合。
作为使焊锡32熔融的装置，除了使用软溶炉以外，还可以使用加热板、光束加热装置、干燥器、激光加热装置等。还有，在层叠每一层半导体芯片1时，可以使用倒装片接合器(FCB)。这种情况下，优选成为使在层叠的半导体芯片1上形成的连接电极28从在其它半导体芯片1上形成的连接电极28的凹部30浮出凹部30的深度的70～200％左右的状态。
此时，连接电极28是从半导体芯片1的有效表面侧和背面侧的任意侧突出，其对位变得容易，同时通过在从有效表面侧突出的部分的顶端上形成焊锡32而可以使它们容易接合。另外，使从连接电极28的半导体晶片10的有效表面侧突出的部分的外径(大小)大于覆盖从半导体芯片1的背面侧突出的部分的绝缘膜22的外径，所以提高与接合的焊锡之间的润湿性，其接合力变大。由此，可以使连接电极28之间的接合良好而且牢固。
另外，在图15所示的结构的半导体芯片1的情况下，由于连接电极28的侧面也处于露出的状态，所以在该部分焊锡变得更容易润湿、更容易接合。因而，在从连接电极28的半导体芯片1的有效表面侧突出的部分以及从背面侧突出并露出导体的部分的任意部分中，焊锡都变得容易润湿、容易接合，所以焊锡可以更好地接合连接电极28形成焊脚(fillet)，由此可以进行更高强度的接合。
(电路基板)
接着，对具备上述半导体装置2的电路基板和电子机器的例子进行说明。图17是表示本发明的一个实施方式中的电路基板的概略结构的立体图。如图17所示，在该实施方式的电路基板250上，搭载有上述半导体装置2。电路基板250例如由玻璃环氧基板等有机系基板构成，例如由铜等构成的配线图案(未图示)形成为需要的电路，进而在这些配线图案上连接电极垫片(未图示)。
接着，通过在该电极垫片上电连接半导体装置2中的上述插入式基板40的焊锡球42，半导体装置2被安装于电路基板250上。在此，半导体装置2向电路基板250上的安装，是通过用软溶法法或倒装片接合法将插入式基板40的焊锡球42连接到电路基板250侧的上述电极垫片上而进行的。
对于这样构成的电路基板250，由于具备高密度安装的半导体装置2，所以实现了小型化、轻量化，另外，配线连接的可靠性也提高了。还有，半导体芯片1除了和半导体芯片1或与不同种的半导体装置3层叠以外，还可以在硅基板、聚酰亚胺基板、实施了切割的半导体装置、或者在实施切割之前的晶片(固定半导体装置的晶片)上层叠。上述半导体装置2也相同。
(电子机器)
作为具有本发明的实施方式中的半导体装置的电子机器，表示为图18中的笔记本型个人电脑200、图19中的便携式电话300。上述半导体装置2或电路基板250被设在个人电脑200或便携式电话300的内部。对于这种结构的个人电脑200和便携式电话300，由于具备安装密度高的半导体装置2，所以实现了小型化、轻量化，另外，配线连接的可靠性也得到提高。
还有，电子机器不限于上述的笔记本型个人电脑和便携式电话，可以用于各种电子机器。例如，可以用于液晶投影机、与多媒体对应的个人电脑(PC)和工程/工作站(EWS)、寻呼机、文字处理器、电视、取景器型或监视器直视型的录像机、电子笔记本、电子台式计算机、车辆导航装置、POS终端、具备触摸面板的装置等电子机器中。
对以上本发明的实施方式进行了说明，但本发明的技术范围不限定于上述实施方式，在不背离本发明的宗旨的范围内可加以各种变更，在实施方式中举出的具体材料或层结构等只是一个例子而已，可以适当变更。例如，在上述实施方式中，将作为焊料使用无铅焊锡的情况作为例子举出来进行说明，也可以使用锡、银，进而还可以使用金属胶或熔融胶等。

Claims (17)

1.一种切割薄片，是在分离多个电子部件一体形成的电子部件聚集体时、粘接支撑所述电子部件聚集体的切割薄片，其特征在于，
该切割薄片具备基材和在该基材的一面侧上形成的粘接层，在所述粘接层表面上形成凹部，
以在与该切割薄片粘接的所述电子部件聚集体的粘接面上突出设有的凸状构件插入所述凹部的方式形成。
2.根据权利要求1所述的切割薄片，其特征在于，与在所述电子部件聚集体上设有的多个所述凸状构件分别对应形成所述凹部。
3.根据权利要求1所述的切割薄片，其特征在于，具有横跨设有所述电子部件聚集体的多个所述凸状构件的平面区域形成所述凹部。
4.根据权利要求1所述的切割薄片，其特征在于，所述凹部深度为所述凸状构件的从所述电子部件聚集体的粘接面的突出高度的50％以上。
5.根据权利要求4所述的切割薄片，其特征在于，所述凹部为贯通所述粘接层而形成。
6.根据权利要求1所述的切割薄片，其特征在于，具备为了与所述电子部件聚集体的粘接面上突出设置的凸状构件对位的对准标记。
7.根据权利要求6所述的切割薄片，其特征在于，所述对准标记是在所述粘接层的表面上形成凹状而形成的。
8.根据权利要求1所述的切割薄片，其特征在于，使所述凹部的形成区域与用于分割所述电子部件的切断线在平面上分开配置。
9.一种切割薄片的制造方法，是在分离多个电子部件一体形成的电子部件聚集体时粘接支撑所述电子部件聚集体的切割薄片的制造方法，其特征在于，包括：
在基材的一面侧上形成粘接层的工序，
和在所述粘接层表面上形成插入被突出设置在所述电子部件聚集体的凸状构件的工序。
10.根据权利要求9所述的切割薄片的制造方法，其特征在于，通过对所述粘接层按压具备规定的凹凸形状的金属模来形成所述凹部。
11.根据权利要求10所述的切割薄片的制造方法，其特征在于，在所述粘接层上形成凹部时，在以不到100℃的温度加热的状态下将所述金属模按压于所述粘接层上。
12.根据权利要求9所述的切割薄片的制造方法，其特征在于，在所述粘接层上形成凹部时，通过部分地切割所述粘接层来形成所述凹部。
13.根据权利要求9所述的切割薄片的制造方法，其特征在于，在所述粘接层上形成凹部时，通过对所述粘接层照射激光来形成所述凹部。
14.根据权利要求9所述的切割薄片的制造方法，其特征在于，形成所述凹部的工序包括：
在所述粘接层上形成掩模材料图案的工序，
和通过借助所述掩模材料部分地除去所述粘接层来形成所述凹部的工序。
15.根据权利要求9所述的切割薄片的制造方法，其特征在于，在所述粘接层上形成所述凹部时，与所述凹部同时在该粘接层上形成为了使所述电子部件聚集体的凸状构件与所述凹部位置一致的对准标记。
16.一种切割薄片的制造方法，是在分离多个电子部件一体形成的电子部件聚集体时粘接支撑所述电子部件聚集体的切割片的制造方法，其特征在于，包括：
将具有使在所述电子部件聚集体中突出设置的凸状构件插入的凹部的粘接薄片贴着于基材的一面侧上的工序。
17.一种半导体装置的制造方法，是包括分离在半导体晶片上形成的多个半导体芯片的工序的半导体装置的制造方法，其特征在于，包括：
敷设具备基材和在该基材的一面侧上形成的粘接层的切割薄片的工序；
在所述切割薄片的粘接层表面上形成对应在所述半导体晶片中突出设置的凸状构件的凹部的工序；
相对所述粘接层的凹部插嵌所述凸状构件来粘接所述半导体晶片和所述粘接层的工序；
切断所述半导体晶片的工序。
CNB2005100835276A 2004-07-12 2005-07-08 切割薄片及其制造方法、半导体装置的制造方法 Expired - Fee Related CN100365799C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004204499A JP4165467B2 (ja) 2004-07-12 2004-07-12 ダイシングシート、半導体装置の製造方法
JP2004204499 2004-07-12

Publications (2)

Publication Number Publication Date
CN1722406A CN1722406A (zh) 2006-01-18
CN100365799C true CN100365799C (zh) 2008-01-30

Family

ID=35541914

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100835276A Expired - Fee Related CN100365799C (zh) 2004-07-12 2005-07-08 切割薄片及其制造方法、半导体装置的制造方法

Country Status (5)

Country Link
US (1) US7402503B2 (zh)
JP (1) JP4165467B2 (zh)
KR (1) KR100780123B1 (zh)
CN (1) CN100365799C (zh)
TW (1) TWI290357B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1447844A3 (en) * 2003-02-11 2004-10-06 Axalto S.A. Reinforced semiconductor wafer
JP2007273941A (ja) * 2006-03-07 2007-10-18 Sanyo Semiconductor Co Ltd 半導体装置の製造方法
JP4312786B2 (ja) * 2006-11-02 2009-08-12 Ｏｋｉセミコンダクタ株式会社 半導体チップの製造方法
JP5059559B2 (ja) * 2006-12-05 2012-10-24 リンテック株式会社 レーザーダイシングシートおよびチップ体の製造方法
US20090261084A1 (en) * 2006-12-05 2009-10-22 Lintec Corporation Laser Dicing Sheet and Manufacturing Method For Chip Body
US9610758B2 (en) * 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
US9953910B2 (en) * 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
US7557489B2 (en) * 2007-07-10 2009-07-07 Siemens Medical Solutions Usa, Inc. Embedded circuits on an ultrasound transducer and method of manufacture
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
JP2009099834A (ja) * 2007-10-18 2009-05-07 Olympus Corp 可撓性基板
JP5184941B2 (ja) * 2008-03-31 2013-04-17 リンテック株式会社 接着シート製造装置及び製造方法
JP5399648B2 (ja) * 2008-03-31 2014-01-29 リンテック株式会社 接着シート及びこれを用いた半導体ウエハの処理方法
US9136259B2 (en) * 2008-04-11 2015-09-15 Micron Technology, Inc. Method of creating alignment/centering guides for small diameter, high density through-wafer via die stacking
US8330256B2 (en) 2008-11-18 2012-12-11 Seiko Epson Corporation Semiconductor device having through electrodes, a manufacturing method thereof, and an electronic apparatus
JP5312997B2 (ja) * 2009-03-18 2013-10-09 株式会社ディスコ 紫外線照射装置
JP5323601B2 (ja) * 2009-07-24 2013-10-23 古河電気工業株式会社 ウエハ加工用テープ
JP5419226B2 (ja) * 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
WO2012039403A1 (ja) * 2010-09-22 2012-03-29 富士電機株式会社 半導体装置の製造方法
CN102842512A (zh) * 2011-06-22 2012-12-26 日东电工株式会社 半导体装置的制造方法
DE102011080929B4 (de) * 2011-08-12 2014-07-17 Infineon Technologies Ag Verfahren zur Herstellung eines Verbundes und eines Leistungshalbleitermoduls
TWI460625B (zh) * 2011-12-15 2014-11-11 Innolux Corp 觸控裝置及其驅動方法
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
JP2013138022A (ja) * 2013-03-08 2013-07-11 Tohoku Pioneer Corp 自発光パネル
US9412702B2 (en) * 2013-03-14 2016-08-09 Intel Corporation Laser die backside film removal for integrated circuit (IC) packaging
WO2017123474A1 (en) * 2016-01-15 2017-07-20 Vid Scale, Inc. System and method for operating a video player displaying trick play videos
JP2022127147A (ja) * 2021-02-19 2022-08-31 株式会社岡本工作機械製作所 研削方法及び研削装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08323737A (ja) * 1995-05-31 1996-12-10 Nippondenso Co Ltd 半導体ウエハの分割装置
CN1298204A (zh) * 1999-11-30 2001-06-06 琳得科株式会社 用于生产半导体器件的工艺
CN1337065A (zh) * 1999-11-11 2002-02-20 卡西欧计算机株式会社 半导体器件及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61180442A (ja) 1985-02-05 1986-08-13 Toshiba Corp 半導体装置の製造方法
JPS6329948A (ja) 1986-07-23 1988-02-08 Nec Corp 半導体装置の製造方法
JPH0869983A (ja) 1994-08-30 1996-03-12 Iwate Toshiba Electron Kk ダイシングテープ
JP3097619B2 (ja) 1997-10-02 2000-10-10 日本電気株式会社 電界放射冷陰極の製造方法
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
JP2001196404A (ja) 2000-01-11 2001-07-19 Fujitsu Ltd 半導体装置及びその製造方法
US6184064B1 (en) * 2000-01-12 2001-02-06 Micron Technology, Inc. Semiconductor die back side surface and method of fabrication
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4465949B2 (ja) 2002-07-16 2010-05-26 セイコーエプソン株式会社 ダイシング方法
DE60316575T2 (de) * 2002-07-17 2008-01-17 Matsushita Electric Industrial Co., Ltd., Kadoma Verfahren und vorrichtung zum aufnehmen von halbleiterchips sowie dazu verwendbares saugung ablöswerkzeug
JP2005236082A (ja) * 2004-02-20 2005-09-02 Nitto Denko Corp レーザーダイシング用粘着シート及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08323737A (ja) * 1995-05-31 1996-12-10 Nippondenso Co Ltd 半導体ウエハの分割装置
CN1337065A (zh) * 1999-11-11 2002-02-20 卡西欧计算机株式会社 半导体器件及其制造方法
CN1298204A (zh) * 1999-11-30 2001-06-06 琳得科株式会社 用于生产半导体器件的工艺

Also Published As

Publication number Publication date
TWI290357B (en) 2007-11-21
JP4165467B2 (ja) 2008-10-15
TW200608530A (en) 2006-03-01
US7402503B2 (en) 2008-07-22
US20060009009A1 (en) 2006-01-12
KR100780123B1 (ko) 2007-11-27
KR20060049954A (ko) 2006-05-19
CN1722406A (zh) 2006-01-18
JP2006032390A (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
CN100365799C (zh) 切割薄片及其制造方法、半导体装置的制造方法
US10985133B2 (en) Die processing
US11652083B2 (en) Processed stacked dies
CN100413051C (zh) 半导体装置的制造方法、半导体装置、及叠层半导体装置
CN102163559B (zh) 堆叠装置的制造方法及装置晶片处理方法
US7494845B2 (en) Method of forming a thin wafer stack for a wafer level package
TWI229890B (en) Semiconductor device and method of manufacturing same
US6882036B2 (en) Apparatuses for forming thin microelectronic dies
TWI638393B (zh) Process for processing a workpiece and apparatus designed for the process
US7723213B2 (en) Manufacturing method of semiconductor chips and semiconductor device having the semiconductor chips
EP1094511A2 (en) Low profile integrated circuit packages
CN101937853A (zh) 集成电路结构的形成方法
CN101609828B (zh) 半导体器件以及半导体器件的制造方法
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
CN103988299A (zh) 用于操纵极薄器件晶片的方法
JPH1174230A (ja) 薄膜半導体装置の製造方法
JP2008120947A (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
JP2006179563A (ja) 半導体装置の製造方法、半導体装置、積層半導体装置、回路基板、及び電子機器
JP2004063799A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080130

Termination date: 20170708