TWI638393B - Process for processing a workpiece and apparatus designed for the process - Google Patents

Process for processing a workpiece and apparatus designed for the process Download PDF

Info

Publication number
TWI638393B
TWI638393B TW105134135A TW105134135A TWI638393B TW I638393 B TWI638393 B TW I638393B TW 105134135 A TW105134135 A TW 105134135A TW 105134135 A TW105134135 A TW 105134135A TW I638393 B TWI638393 B TW I638393B
Authority
TW
Taiwan
Prior art keywords
layer
workpiece
interposer
stack
wafer
Prior art date
Application number
TW105134135A
Other languages
English (en)
Other versions
TW201717266A (zh
Inventor
唐昊
Original Assignee
大陸商浙江中納晶微電子科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/278,141 external-priority patent/US9991150B2/en
Application filed by 大陸商浙江中納晶微電子科技有限公司 filed Critical 大陸商浙江中納晶微電子科技有限公司
Publication of TW201717266A publication Critical patent/TW201717266A/zh
Application granted granted Critical
Publication of TWI638393B publication Critical patent/TWI638393B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本發明提供一種用於處理工件的工藝，比如對鍵合堆叠進行解鍵合的工藝等，以及為實施該工藝設計的裝置。該工藝包括(1)製備包括載片層、工件層和位於二者之間的中介層的鍵合堆叠；(2)處理所述工件層；以及(3)輸送氣體射流至所述堆叠中兩個相鄰層之間的接合處以分離或解鍵合所述兩個相鄰層。本發明的技術優點包括提高的工藝效率、更高的晶圓處理產率、減小的工件表面上的應力、同時應力分佈更均勻和避免功能晶圓破裂和內部器件損傷等。

Description

處理工件的工藝和為該工藝設計的裝置
本發明總體上關於處理諸如功能晶圓(device wafer)之類的工件(workpiece)的工藝和用於實施該工藝的解鍵合(debonding)裝置。對於處理由任何易碎材料製成的工件，諸如半導體晶圓(例如矽和砷化鎵)、石英(rock crystal)晶圓、藍寶石和玻璃，以及對於製造薄製品，諸如光學透鏡、薄矽晶圓、薄液晶顯示器(LCD)玻璃、薄石英晶圓、薄金屬板、薄晶體盤、以及薄固體膜、片或濾光片，等等，本發明是尤其有用的。例如，本發明可用在功能晶圓減薄和背面工藝處理之後進行分離。
用於積體電路批量製造的矽晶圓一般具有200mm或300mm的直徑和大約750微米的貫穿晶圓(through-wafer)厚度。不減薄的話，幾乎不可能透過晶圓與前側電路聯通。
現在商用的對半導體級矽片和化合物半導體片高效減薄處理工藝主要基於機械研磨(背研磨)、抛光以及化學蝕刻工藝。然而，仍然存在在背研磨和TSV(貫穿矽通路)形成過程期間如何支承晶圓的問題，因為這些步 驟在減薄功能晶圓或之後的工藝對功能晶圓施加高熱量和機械應力。
可用聚合物膠黏劑將全厚度的功能晶圓面朝下安裝到剛性載片上來形成鍵合堆叠。然後對功能晶圓從背側減薄和其他工藝處理。在已經完成了背側處理之後，完全處理了的超薄晶圓被從載片移除或解鍵合。在對鍵合堆叠進行解鍵合時，尤其是在自動化處理中，必須採用複雜的機械機構諸如機械臂(robot arm)來使用較強而非均勻的機械力來操縱該堆叠，以執行如滑動、升舉和扭轉之類的動作。由於減薄後的晶圓是非常脆弱的，所以與該方案相關聯的缺陷包括功能晶圓破裂和個體器件的微觀電路內的損傷，會導致器件故障和產率損失。此外，複雜的機械機構還受到成本高、操作難、以及效率低這些缺點的困擾。
因此，用於對載片-工件鍵合堆叠進行解鍵合的新方案，市場上存在這方面的需求。該方案能夠提高效率，簡化工藝，提供產率，減小工件表面上的應力，以及均勻地分佈應力且因此減小或消除功能晶圓破裂和內部器件損傷的風險。本發明提供能夠滿足這種需求的解決方案。
本發明提供一種處理工件的工藝。該工藝包括(1)製備包括(例如，由其構成)載片層、工件層、以及在二者之間的中介層(interposer layer)的鍵合堆叠；(2) 處理所述工件層；以及(3)輸送氣體射流(gas jet)至所述堆叠中兩個相鄰層之間的接合處(junction)，以分離或解鍵合所述兩個相鄰層。
另外，本發明提供一種用於實施前述工藝的解鍵合裝置。所述裝置包括(i)吸附所述鍵合堆叠的工件層的平台，(ii)吸附所述鍵合堆叠的載片層的機械裝置，以及(iii)用於輸送氣體射流至所述鍵合堆叠中的兩個相鄰層之間的接合部處的氣體射流輸送系統。
下面結合附圖對本發明的最佳模式進行詳細描述。可以很容易的理解本發明上述及其它的特徵和優點。
200‧‧‧鍵合堆叠
201‧‧‧載片層(載片晶圓)
202‧‧‧工件層(功能晶圓)
208‧‧‧中介層(粘接層)
281‧‧‧第一子層
282‧‧‧第二子層
283‧‧‧第三子層
300‧‧‧解鍵合裝置
310‧‧‧平台
320‧‧‧機構
330‧‧‧輸送系統
340‧‧‧分離器
350‧‧‧噴嘴
在附圖的圖示中以示例的方式示出了本發明，其中相似的附圖標記指示類似的器件。所有的圖示都是示意性的，一般僅用於闡明本發明所需的部分。為了圖示的簡單和清楚，圖中所示且下面論述的器件不一定是按比例繪製的。公認的結構和器件以簡化形式示出，以避免不必要地模糊本發明。其他部分可能被省略或者僅被暗示。
圖1示出本發明的一種典型示例：三層的鍵合堆叠。
圖2示意性示出本發明典型示例：用於對圖1的堆叠中的兩個相鄰層進行解鍵合的解鍵合裝置。
圖3演示了本發明典型示例：在圖2的裝置中噴嘴與鍵合堆叠之間的相對移動。
圖4示出本發明典型示例：對圖1的堆叠中的兩個相鄰層之間的接合部吹氣的氣體射流。
圖5示出本發明典型示例：受到降低其剝離強度的處理的中介層。
圖6示出本發明典型示例：兩個相鄰層之間的接合部的一部分被切除以便於氣體射流進入到層的介面中。
圖7示意性示出本發明典型示例：中介層整體被從工件層剝離。
圖8示出本發明典型示例：中介層的各種結構。
在下面的描述中，闡述了許多具體細節以提供對本發明的透徹理解。然而，對本領域技術人員而言，可以在沒有這些具體細節的情況下或者用等效設計來實踐本發明。
除非另外說明，這裏公開的數值範圍是連續的，包括該範圍的最小值和最大值以及該最小值和最大值之間的每個值。此外，當範圍涉及整數時，僅包括從該範圍的最小值到最大值(包括兩者)的整數。此外，當提供多個範圍以描述特徵或特性時，這些範圍可以被組合。
工藝步驟(1)
“製備由載片層、工件層、以及在二者之間的中介層構成的鍵合堆叠”。
在圖1-4所示的實例中，製備、處理和分離鍵 合堆叠200。參照圖1，首先將中介層208鍵合到載片層201上，然後將工件層202鍵合到中介層208上。當然，可以首先將中介層208鍵合到工件層202上，然後將載片層201鍵合到中介層208上。
本發明的各種實例，載片層201可由諸如玻璃、矽、陶瓷、藍寶石、石英、多晶矽、二氧化矽、矽鍺、氮(氧)化矽、氮化鎵(GaN)、砷化鎵(GaAs)、磷化鎵(GaP)、砷磷化鎵(GaAsP)、碳化矽(SiC)、金屬(諸如不銹鋼、銅、鋁、金、鎢、鉭)、低k電介質、聚合物電介質、以及金屬氮化物和矽化物之類的材料形成。在一些實例中，在將載片層201用於製備鍵合堆叠200之前，可以對載片層201面對中介層208的表面(下文稱為“鍵合表面”)進行預處理，例如化學預處理，以降低兩個層之間的剝離黏性，從而便於將來透過氣體射流進行解鍵合。例如，可以在將載片層201鍵合到諸如粘接層之類的中介層208之前，使用用於機械解鍵合應用的臨時晶圓鍵合釋放材料，諸如來自位於美國密蘇裏州(郵編65401)的Brewer Sciences公司的BrewerBOND 510，來處理載片層201。
在根據本發明的各種實例中，中介層208面對的工件層202包括製造在半導體材料(諸如矽、多晶矽、二氧化矽、矽鍺、氮(氧)化矽、氮化鎵(GaN)、砷化鎵(GaAs)、磷化鎵(GaP)、砷磷化鎵(GaAsP)、碳化矽(SiC))、金屬(諸如銅、鋁、金、鎢、鉭)、低k電介質、聚合物電介質、以及各種金屬氮化物和矽化物上或者由其形成的微 器件，其中所述微器件選自積體電路、微機電系統(MEMS)、微感測器、功率半導體、發光二極體、光電子電路、仲介件、嵌入式無源器件、焊料凸塊、金屬插塞(post)和金屬柱(pillar)。
在較佳實例中，中介層208具有足夠高的切變強度(shear strength)以承受在稍後的處理步驟例如減薄晶圓時的研磨和抛光中遇到的壓力、應力。切變強度可以透過切變負荷測試儀來測試。對於層208而言，希望當其氧化或燃燒時產生非導電性的灰燼，以防止功能晶圓202的任何部分以及其上的個體積體電路塊(dice)的潛在電路連接問題。中介層208可同時滿足諸如研磨力耐受性、形成TSV所需的各向異性、乾法蝕刻期間的熱耐受性、電鍍和蝕刻期間的化學耐受性、以及在室溫下或室溫附近對層壓堆叠的平滑解鍵合之類的要求。
將功能晶圓當作工件層202進行示例。將中介層208鍵合到工件層202上優先在足以防止中介層與工件層之間形成空洞或氣泡的半真空條件下進行。部分真空可具有1000Pa以下的壓強，例如50Pa以下或者1Pa以下。中介層208的厚度可以在1μm至150μm的範圍。中介層208的使用包括但不限於來自位於美國加利福尼亞州卡馬里奧(郵編93012)的Micro Materials公司的Z-Bond 510和Z-Bond 520、來自位於美國密蘇裏州(郵編65401)的Brewer Sciences公司的BrewerBond 220、來自位於美國密蘇裏州(郵編65401)的Brewer Sciences公司的BrewerBond 305、以及 諸如來自位於美國俄亥俄州(郵編44137)的Grafix Plastics公司的Grafix粘貼膜(cling flim)之類的PVC膜。
鍵合堆叠200的製備可以利用已知方法和裝置來實施。例如，可從位於美國加利福尼亞州卡馬里奧的Micro Materials公司商業購買Z-BT200型鍵合機，該鍵合機可用于臨時或永久性的晶圓鍵合。Z-BT200的平台(platform)為150和200mm單腔室半自動晶圓鍵合機，具有SiC鍵合板。在堆叠200的製造中使用高達10kN、力一致性在±5%以內的鍵合力。在應用實例中，晶圓鍵合機的規格包括最大溫度400℃，最大真空度0.00001Pa，到0.00001Pa的真空速度在5分鐘以內(例如，使用無油低真空泵加上用於高真空的渦輪分子泵)，氣體回充時間在20秒以內，腔內自動對準在50μm以內，以及高達6WPH的產率。
在實際應用中，中介層208、工件層202和載片層201分別是Z-Bond 510、功能晶圓和玻璃盤或片。Z-Bond 510是用於晶圓臨時鍵合應用的旋塗乾膜鍵合膠。Z-Bond 510對大多數工藝中的化學品具有耐受性，並且在高至400℃是熱穩定的。Z-Bond 510鍵合膠具有~1000cps的黏性，並且在N2中在高達450℃具有熱穩定性。利用Z-BT200鍵合機，發明內容部分中的步驟(1)可包括下列子步驟：(1)旋塗：以500rpm在載片層上塗覆Z-Bond 510 30秒，然後硬烘焙以使膜乾燥；(2)加載：將置於功能晶圓下方，但是兩者分隔開，彼此尚不接觸；(3)抽氣：在載片和功能晶圓分開時，加熱兩個鍵合板至200℃並且保持5分鐘， 真空至0.01Pa；(4)鍵合：使載片和功能晶圓鍵合在一起，逐漸升溫至300℃，對8英寸晶圓施加600kg的力，或者對6英寸晶圓施加200kg的力；(5)冷卻：保持相同的鍵合力並且使氣體回充腔室，使板冷卻至200℃；(6)結束：卸載鍵合堆叠。
工藝步驟(2)
“處理工件層”。
接下來，處理工件層202。處理工件層可寬泛地包括研磨、抛光、UV抗蝕劑旋塗、光刻、電鍍、物理氣相沈積、金屬再分佈層形成、TSV形成、化學機械抛光、蝕刻、金屬和電介質沈積、圖案化、鈍化、退火、轉移、以及它們的任意組合。以研磨為例，可執行對工件的研磨以用於製備薄的製品，諸如光學透鏡、薄晶圓、薄LCD玻璃、薄石英晶圓、薄金屬板、薄晶體盤、以及薄固體膜、片或濾光器。
以研磨功能晶圓的背面作為“研磨”的代表性示例。在處理工件時，中介層208優選具有至少1MPa的切變強度，並且在從大約150℃至大約400℃的溫度範圍不流動。在減薄步驟中，層201，即載片晶圓，可用利用真空吸盤(chuck)或某些機械附著裝置的工具抓住載片晶圓。透過使層202，即功能晶圓的背面，接觸硬且平坦的、含有液體漿料的水平旋轉盤(platter)進行減薄。漿料可含有磨料介質以及化學蝕刻劑，諸如氨水、氟化物、或者它們的組合。磨料提供“粗略的”基板進行減薄，同時蝕刻劑化 學品促成亞微米級的“抛光”。維持功能晶圓與介質的接觸，直到已經去除了一定量的晶圓材料以達成目標厚度。在減薄功能晶圓之後，將載片層與中介層彼此分離之前，可以選擇性的將功能晶圓貼合到切割膜(或劃片膜)上。
在減薄之後，可以在減薄晶圓上形成貫穿晶圓的電連接，一般稱為貫穿矽通路或“TSV”。可以理解的是，也可以在表面上執行TSV形成過程，其包括諸如化學機械抛光(CMP)、光刻、蝕刻、沈積、退火和清潔之類的步驟。例如，可以在表面上蝕刻通路孔以便於前側接觸，利用普通乾法蝕刻技術在100μm以下厚度的晶圓上構建通路，該通路僅需要具有30-70μm的直徑。因此，對於背側處理，薄晶圓可以被更快且以更低的成本處理。
工藝步驟(3)
“輸送氣體射流至堆叠中兩個相鄰層之間的接合部處以分離或解鍵合所述兩個相鄰層”
在堆叠200中，雖然中介層208和載片層201是所謂的“兩個相鄰層”，但是中介層208和工件層202也是“兩個相鄰層”。圖2示意性示出用於分離或解鍵合堆叠200中的兩個相鄰層：例如中介層208和載片層201的解鍵合裝置300。裝置300包括(i)可吸附並且保護鍵合堆叠200的工件層202的平台310；(ii)可吸附住載片層201的機構320；以及(iii)用於輸送氣體射流至兩個相鄰層之間的接合部處的氣體射流輸送系統330。氣體可選自空氣、氮氣、氦氣、氬氣、或者它們的任意混合，氣體射流 可透過管道經由噴嘴350釋放中的氣流來產生。氣流的壓強可以在2-10巴(bar)的範圍，氣流的流速可以在10-1000升/分鐘的範圍。
“輸送氣體射流”時，1至6個靜止噴嘴350可置於靜止的堆叠200周圍，吹氣體射流至接合部。在圖3所示的另一些實例中，裝置300可使一個或多個噴嘴繞靜止的堆叠200旋轉；當然，也可以使堆叠200相對於靜止的一個或多個噴嘴旋轉。氣體射流產生對接合部的衝擊力，首先撕開兩個相鄰層。然後，兩個層不完全分離，氣體射流繼續對層201和208的解開部分或暴露表面產生衝擊力，直到兩個層完全分離。在分離之後，載片層201可在氣體射流“上推”力的幫助下浮于中介層208上方。
在各種實例中，裝置300可包括分離器340，其可施加力來移動平台310和機構320彼此遠離，進而移動載片層201和工件層202彼此遠離。在一些實例中，來自分離器340的力參與和/或促成兩個相鄰層的分離。參照圖4，來自系統330的氣體射流被輸送至或吹到兩個相鄰層，例如中介層208和載片層201之間的接合部處，這兩個層被分開或解鍵合。
將功能晶圓和Z-D200A型解鍵合機分別作為工件層202和裝置300的代表性示例。Z-D200A型解鍵合機可從位於美國加利福尼亞州卡馬里奧的Micro Materials公司商業購買獲得。Z-D200A型解鍵合機可用于空氣噴射解鍵合，在室溫下可以在一分鐘之內獲得從其載片分離的解 鍵合晶圓，並且不需要溶劑處理。Z-D200A型解鍵合機中包括的平台310是晶圓真空吸盤。在減薄工序中可用減薄晶圓與晶圓真空吸盤之間的切割保護膠帶(未示出)進一步保護已經其他工藝處理過的工件層202。在較佳實例中，晶圓解鍵合機包括150mm和200mm半自動晶圓解鍵合機的平台、室溫解鍵合、大於0.7MPa的壓縮空氣壓強(氣體射流輸送系統330的一部分)、帶有可控空氣瞄準和噴射的自動介面識別(相鄰接合部識別)、用於將解鍵合了的載片卸載到盤盒(cassette)中的自動卸除器、以及可選的晶圓貼膜/帶器，高達100UPH的解鍵合產率。
在運用實例中，利用Z-D200A型解鍵合機進行的解鍵合工序可以是(1)將鍵合堆叠200例如，將前期處理過的層202加載到台座(stage)上，載片層201在上面；(2)利用真空保持使載片層和工件層諸如功能晶圓保持平整，可選擇性的將切割保護膜貼在功能晶圓上以用於額外保護；(3)透過如上所述的氣體或空氣噴射從中介層208上分離載片層；以及(4)將載片層201諸如載片晶圓或玻璃轉移到載片匣(magazine)。本發明的這些實例非常適用於為MEMS、IC、記憶體和CMOS圖像感測器的3D垂直集成提供薄晶圓操作方案、以及提供350℃臨時鍵合方案，這些方案同時與低應力空氣噴射薄晶圓解鍵合相結合。利用Z-D200A型解鍵合機裝置300進行解鍵合時，本發明的工藝在整個解鍵合過程期間不需要與薄晶圓和鍵合膠(中介層208)進行物理接觸，對昂貴晶圓起到最大化的保護。
可以在氣體噴射之前或氣體噴射之後增加一些可選的子步驟。例如，在一些實例中，氣體噴射之前可執行附加步驟以減小將分離或解鍵合的兩個相鄰層之間的剝離強度。如圖5所示，可利用諸如活性能量射線照射、UV光照射、電子束照射、可見光照射、鐳射照射、紅外線照射、熱處理、電場處理、磁場處理、電磁波處理、超聲處理、或者它們的任意組合來處理中介層208。處理後剝離強度減小到ASTM D6862認定的0.01至50.0g/cm的範圍內，一般是0.01至10.0g/cm，進一步優化到0.01至5.0g/cm範圍內。在一具體實例中，中介層208是用可UV固化的膠黏劑製成，當用UV光照射層208時，層208的化學屬性被改變，使得膠黏劑的剝離強度減小到空氣噴射解鍵合過程所需的更低範圍。
在示例性實例中，在將氣體射流輸送至接合部之前，該工藝包括另外一個附加步驟：機械地和/或化學地打斷或破壞接合部外周的一部分。例如，操作者可以使用銳利的工具諸如刀片來切除或者使用溶劑來溶解兩個相鄰層的接合部處的外周的一部分。如圖6所示，在將氣體射流輸送至接合部之前，可使用刀片(未示出)來切割接合部或相鄰層外周的一部分(例如，中介層208的一小部分)。被切除部分所佔據的空間可接收更多氣體射流，從而促進兩個層之間的解鍵合。
在氣體噴射工藝之後，本發明的工藝還包括分離堆叠200中彼此鍵合的兩個層這一附加步驟。如圖7所 示，在分離中介層208和載片層201之後，中介層208和工件層202還保持著彼此之間的鍵合。可使用任何已知方法來對層208和202進行解鍵合。在優選實例中，可將層208從工件層202上整體移除(例如，物理剝離)，因此層208在該過程中僅是單個仲介件，同時層208可由多個不同化學性質的子層進行層疊而成。在從工件層202去除層208時，平台310可選擇性的繼續保護工件層202。例如，在平台310繼續保護功能晶圓的同時，可以從Si和玻璃表面容易地剝離Z-Bond 510膜。
示例
如圖1和4所示的本發明的第一示例中，該工藝包括(1)在載片層201上旋塗液體膠黏劑，並且將膠黏劑固化成乾膜(層208)；(2)在膜的熔點以上溫度下透過真空/壓力來鍵合諸如晶圓/基板/玻璃之類的工件層202；以及(3)在工件202經過後續工藝後，用空氣噴射從乾膜解鍵合載片層201。
在圖1和4所示的本發明的第二示例中，該工藝包括(1)將乾的雙面粘貼膜(作為層208)層壓在載片層201上；(2)用加熱/壓力/真空將諸如晶圓/基板/玻璃之類的工件層202層壓在雙面粘貼膜上；以及(3)在工件202經過後續工藝後，用空氣噴射從雙面粘貼膜解鍵合載片層201。
在圖1、4和5所示的本發明的第三示例中，載片層201是透明玻璃，該工藝包括(1)在載片層201上 旋塗UV液體PSA膠黏劑(層208)，該PSA膠黏劑保持為濕的，並且不被烘乾；(2)用壓力/真空在PSA膠黏劑(層208)上鍵合諸如晶圓/基板/玻璃之類的工件層202，然後後續工序處理工件層；(3)UV光穿過透明載片層201照射到UV膠黏劑(層208)以固化膠黏劑，使得粘接層208對載片層201和工件層202的粘接力被充分降低；以及(4)利用空氣噴射從固化的粘接層208解鍵合載片層201。
在圖1、4、5和7所示的本發明的第四示例中，載片層201是透明玻璃，該工藝包括(1)將雙面UV帶(作為層208)層壓在載片層201上；(2)用加熱/壓力/真空將諸如晶圓/基板/玻璃之類的工件層202層壓在雙面UV帶上，然後後續工序處理工件層；(3)UV光穿過透明載片層201照射到雙面UV帶(層208)上以使其固化，使得雙面UV膠帶對載片層201和工件層202的粘接力被充分降低；(4)利用空氣噴射從固化的雙面UV帶解鍵合載片層201；以及(5)如圖7所示，從工件層202剝離固化的雙面UV膠帶。
在圖1和4所示的本發明的第五示例中，該工藝包括(1)在玻璃/裸矽片或晶圓的鍵合表面上旋塗來自Brewer Sciences公司的BrewerBOND 510(未示出)來製備載片層201，然後在205℃熱板上烘烤鍵合表面60秒；(2)在諸如晶圓/基板/玻璃之類的工件層202的鍵合表面上塗覆來自Brewer Sciences公司的液體膠黏劑BrewerBOND 220，並且將液體膠黏劑固化成乾膜(層208)；(3)130℃透過壓 力/真空鍵合工件層202和載片層201；以及(4)在工件202經過後續工藝處理後，用空氣噴射從乾膜解鍵合載片層201。
在圖1和4所示的本發明的第六示例中，該工藝包括(1)透過在玻璃/裸矽片或晶圓的鍵合表面上旋塗來自Brewer Sciences公司的BrewerBOND 510(未示出)來製備載片層201，然後在205℃熱板烘烤鍵合表面60秒；(2)在諸如晶圓/基板/玻璃之類的工件層202的鍵合表面上塗覆來自位於加利福尼亞州卡馬里奧的Micro Materials公司的液體膠黏劑Z-Bond 601；(3)150℃透過壓力/真空鍵合工件層202和載片層201，同時將液體膠黏劑固化成乾膜(層208)；以及(4)在工件層202經過後續工藝處理後，用空氣噴射從乾膜解鍵合載片層201。
圖8所示的堆叠200的臨時鍵合結構一般應用到薄器件處理、薄/柔性基板製造、薄半導體晶圓製造、積體電路垂直堆叠、薄器件質量控制檢查、薄器件輸運和臨時器件保護(抵抗機械震動/衝擊等)。工件層202的示例包括半導體IC晶圓、薄基板、玻璃晶圓、待減薄玻片、待減薄基板、以及需要減薄的其他物件。
參照圖8，面板(a)中的材料A可以是蠟(wax)、膠(glue)、乾的疊層膜、黏性膠黏劑、液體膠黏劑、以及旋塗膠黏劑等的形式。當然，中介層208可以由三個層疊的子層製成，如面板(b)中所示；或者由兩個層疊的子層製成，如面板(c)中所示。在面板(b)中，由 材料B製成的第一子層281鍵合到載片層201。由材料C製成的第三子層283鍵合到工件層202。由材料X製成的第二子層282夾在第一子層281和第三子層283之間並且起到鍵合二者的作用。由材料X製成的第二子層282在面板(c)中被省略。
可利用多種已知擠壓(extrusion)工藝(對於面板(a)中的配置)或共擠(coextrusion)工藝(對於面板(b)和(c)的配置)中的任意一種將中介層208製造為獨立層。作為獨立層，中介層208可夾在兩層釋放膜之間，在載片層201和/或工件層202之前進行剝離。
在各種實例中，樹脂材料A具有合適的附著力，用來鍵合到層201和202。在這一示例中，具有附著屬性的材料A包括兩種或更多單體的聚合物，其中第一單體包括乙烯，第二單體包括丙烯酸酯，丙烯酸酯含量占聚合物的重量2%至40%。這樣的聚合物一般將被稱為乙烯丙烯酸酯(或EA)聚合物。
材料A、材料B和材料C可以彼此獨立地使用壓敏膠黏劑(PSA)、非PSA、UV固化膠黏劑或者它們的組合。例如，可以用活性能量射線固化、電子束固化(EBC)和UV/Vis固化進行PSA的交聯(優選地降低對載片的剝離強度)。材料B和材料C可以化學上相同或不同，並且可具有不同的厚度。壓敏膠黏劑的示例包括丙烯酸膠黏劑，橡膠膠黏劑、乙烯醋酸乙烯酯、腈、SBC、乙烯基烷基醚膠黏劑、矽酮膠黏劑、聚酯膠黏劑、聚胺膠黏劑、聚氨酯膠黏 劑、氟膠黏劑以及環氧樹脂膠黏劑。這些膠黏劑可以單獨使用或者兩種或更多種組合使用。膠黏劑可以是任何類型的膠黏劑，例如乳膠型膠黏劑、溶劑型(溶液型)膠黏劑、活性能量射線固化膠黏劑、熱熔膠黏劑(熱融膠黏劑)，並且也可以使用其他膠黏劑。
對於含有子層281和283的某些中介層208，可在它們之間使用材料X製成的子層282。製備這種層的方法不受特定限制，比如在材料X製成的子層上施加(塗覆)材料B/C，作為基底材料或釋放襯層，並且根據需要烘乾和/或固化該製品。可以使用任何已知的塗覆方法製備膜層，並且可以使用常規塗覆機，諸如凹版輥塗覆機、逆輥塗覆機、添液輥塗覆機、浸沒輥塗覆機、棒式塗覆機、刀式塗覆機、噴塗機、缺角輪塗覆機(comma coater)、以及直接塗覆機。
材料X可以選自諸如各種紙張之類的紙基材料、諸如各種樹脂(例如烯烴樹脂、聚酯樹脂、聚氯乙烯樹脂、醋酸乙烯樹脂、酰胺樹脂、聚酰亞胺樹脂、聚醚醚酮樹脂、聚苯硫醚等)的膜和片之類的塑膠基材料、諸如橡膠片材之類的橡膠基材料、諸如紡織和無紡布、氈和網之類的纖維基材料、諸如泡沫片材之類的泡沫材料、諸如金屬箔和金屬板之類的金屬基材料或者它們的層壓膜等。材料X可以是單層或多層。根據改善到子層281和283的粘接性的需要，材料X的表面可以受到任何已知或常用的表面處理，例如透過化學或物理方法進行氧化，諸如鉻酸 鹽處理、臭氧處理、火焰曝露、高壓強電擊曝露、或者電離輻射處理，以及利用底層塗劑進行的塗覆處理。
就分離功能晶圓202和載片晶圓201的效率而言，本發明相對於包括鐳射燒蝕、等離子體蝕刻、噴水、鋸或切割等以蝕刻、分解或劈開鍵合層的已知技術是有優勢的，因為功能晶圓和載片晶圓可以透過剝離中介層208而非常容易地分開。本發明可以就以下方面提高薄晶圓操作的性能：在解鍵合步驟中有更低的應力，並且在移除鍵合層時具有更高的效率，不需要犧牲諸如熱穩定性之類的其他性能，相容苛刻的背面處理工藝，透過包封而保護晶圓前側上的凸塊，以及前側面上有更少的缺陷。
在前面的說明中，已經參照許多具體細節描述了本發明的實例，這些具體細節可以因實施方式不同而發生變化。因此，說明書和附圖應被視為是示例性而非限制性的。對發明範圍唯一並且專門的說明，以及申請人意圖的發明範圍，參看隨本申請一起按特定形式發佈的請求項，同時包括任何後續修正的文字及其範圍。

Claims (18)

  1. 一種處理工件的工藝，包括(1)製備包括載片層、工件層和位於二者之間的中介層的鍵合堆叠，所述中介層由聚合物膠黏劑材料製成；(2)處理所述工件層；以及(3)輸送氣體射流至所述堆叠中兩個相鄰層之間的接合部處以分離或解鍵合所述兩個相鄰層。
  2. 如請求項1所述的工藝，其中，所述兩個相鄰層是所述載片層和所述中介層。
  3. 如請求項1所述的工藝，其中，所述載片層由選自如下的材料製成：玻璃、矽、陶瓷、藍寶石、石英、多晶矽、二氧化矽、矽鍺、氮(氧)化矽、氮化鎵GaN、砷化鎵GaAs、磷化鎵GaP、砷磷化鎵GaAsP、碳化矽SiC、諸如銅、鋁、金、鎢、鉭之類的金屬、低k電介質、聚合物電介質、以及金屬氮化物和矽化物。
  4. 如請求項1所述的工藝，其中，在製備所述鍵合堆叠的步驟之前，還包括對所述載片層的鍵合表面進行預處理的步驟。
  5. 如請求項1所述的工藝，其中，所述工件層的面對所述中介層的表面包括製造在諸如矽、多晶矽、二氧化矽、矽鍺、氮(氧)化矽、氮化鎵GaN、砷化鎵GaAs、磷化鎵 GaP、砷磷化鎵GaAsP、碳化矽SiC之類的半導體材料、諸如不銹鋼、銅、鋁、金、鎢、鉭之類的金屬、低k電介質、聚合物電介質、以及各種金屬氮化物和矽化物上或者由其形成的微器件，其中所述微器件選自積體電路、微機電系統MEMS、微感測器、功率半導體、發光二極體、光電子電路、仲介件、嵌入式無源器件、焊料凸塊、金屬插塞和金屬柱。
  6. 如請求項1所述的工藝，其中，步驟(2)中的處理所述工件層包括研磨、抛光、光致抗蝕劑旋塗、光刻、電鍍、物理氣相沈積、金屬再分佈層形成、TSV形成、化學機械抛光、蝕刻、金屬和電介質沈積、圖案化、鈍化、退火、轉移、以及它們的任意組合。
  7. 如請求項1所述的工藝，其中，步驟(2)中的處理所述工件層包括研磨所述工件以製成薄製品，所述薄製品選自光學透鏡、薄晶圓、薄LCD玻璃、薄石英晶圓、薄金屬板、薄晶體盤、以及薄固體膜、片或濾光片。
  8. 如請求項1所述的工藝，其中，所述氣體選自空氣、氮氣、氦氣、氬氣、或它們的任意混合物。
  9. 如請求項1所述的工藝，其中，所述氣體射流透過經由噴嘴釋放管道中的氣流而生成。
  10. 如請求項9所述的工藝，其中，所述氣流的壓強在2-10巴的範圍。
  11. 如請求項9所述的工藝，其中，輸送氣體射流是利用圍繞所述接合部的1至6個噴嘴來進行的。
  12. 如請求項11所述的工藝，其中，輸送氣體射流是透過繞靜止的堆叠旋轉噴嘴或者相對於靜止的噴嘴旋轉堆叠來進行的。
  13. 如請求項1所述的工藝，其中，在步驟(3)之前、步驟(2)之後還包括減小所述兩個相鄰層之間的剝離強度的步驟。
  14. 如請求項13所述的工藝，其中，減小剝離強度是利用活性能量射線照射、UV光照射、電子束照射、可見光照射、紅外線照射、熱處理、電場處理、磁場處理、電磁波處理、超聲處理或者它們的任意組合來達成的。
  15. 如請求項14所述的工藝，其中，所述剝離強度被減小到ASTM D6862認定的0.01至50.0g/cm的範圍。
  16. 如請求項1所述的工藝，其中，在輸送氣體射流至 接合部之前，還包括機械和/或化學地打斷或破壞接合部的外周的一部分的步驟。
  17. 如請求項1所述的工藝，其中，在輸送氣體射流至接合部之前，還包括使用刀片來切割接合部的外周的一部分的步驟。
  18. 如請求項1所述的工藝，其中，在步驟(3)之後，還包括分離彼此鍵合的兩個層的步驟。
TW105134135A 2015-10-22 2016-10-21 Process for processing a workpiece and apparatus designed for the process TWI638393B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562245239P 2015-10-22 2015-10-22
US62/245,239 2015-10-22
US15/278,141 US9991150B2 (en) 2014-12-12 2016-09-28 Procedure of processing a workpiece and an apparatus designed for the procedure
US15/278,141 2016-09-28

Publications (2)

Publication Number Publication Date
TW201717266A TW201717266A (zh) 2017-05-16
TWI638393B true TWI638393B (zh) 2018-10-11

Family

ID=57223522

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105134135A TWI638393B (zh) 2015-10-22 2016-10-21 Process for processing a workpiece and apparatus designed for the process

Country Status (5)

Country Link
EP (1) EP3159919B1 (zh)
JP (1) JP6360123B2 (zh)
KR (1) KR101898121B1 (zh)
CN (1) CN106611717A (zh)
TW (1) TWI638393B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108908132A (zh) * 2018-07-17 2018-11-30 安徽理工大学 一种铜表面磨料气射流抛光方法
JP7146354B2 (ja) * 2019-01-22 2022-10-04 株式会社ディスコ キャリア板の除去方法
CN111524849A (zh) * 2019-02-02 2020-08-11 中芯集成电路（宁波）有限公司 半导体结构及其制作方法
JP7159898B2 (ja) * 2019-02-14 2022-10-25 株式会社Sumco ウェーハ回収装置、研磨システム、および、ウェーハ回収方法
JP7262904B2 (ja) * 2019-08-26 2023-04-24 株式会社ディスコ キャリア板の除去方法
JP7262903B2 (ja) * 2019-08-26 2023-04-24 株式会社ディスコ キャリア板の除去方法
KR102298227B1 (ko) * 2019-08-30 2021-09-06 주식회사 엘트린 디본딩 장치.
WO2022073108A1 (en) * 2020-10-06 2022-04-14 Omniply Technologies Inc. Techniques for fabricating and separating flexible microelectronics devices from rigid substrates
KR102585352B1 (ko) * 2021-02-02 2023-10-06 주식회사 플래닝썬 발포 테이프를 이용한 박형 웨이퍼 취급 방법
CN113161868A (zh) * 2021-04-12 2021-07-23 武汉仟目激光有限公司 晶圆片及其制作方法
CN113838777B (zh) * 2021-09-03 2023-08-25 北京中科镭特电子有限公司 一种激光解键合的检测控制系统
CN116344337B (zh) * 2023-05-30 2023-07-25 北京无线电测量研究所 一种化合物半导体晶圆背面加工方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW398039B (en) * 1997-06-16 2000-07-11 Canon Kk Apparatus and method of separating sample and substrate fabrication method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0989616A3 (en) * 1998-09-22 2006-05-10 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
US6391743B1 (en) * 1998-09-22 2002-05-21 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
TW558743B (en) * 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
JP4565804B2 (ja) * 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
US7534498B2 (en) * 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
JP2004079613A (ja) * 2002-08-12 2004-03-11 Disco Abrasive Syst Ltd 半導体ウェーハ移し替え装置
JP2010129607A (ja) * 2008-11-25 2010-06-10 Nitto Denko Corp ダイシング用表面保護テープ及びダイシング用表面保護テープの剥離除去方法
KR20150108428A (ko) * 2011-04-11 2015-09-25 에베 그룹 에. 탈너 게엠베하 가요성의 캐리어 마운트 및 캐리어 기판을 분리하기 위한 장치 및 방법
EP3093876B1 (en) * 2015-05-14 2022-10-19 Micro Materials Inc. A method of separating a carrier-workpiece bonded stack
CN104979262B (zh) * 2015-05-14 2020-09-22 浙江中纳晶微电子科技有限公司 一种晶圆分离的方法
CN204696090U (zh) * 2015-07-08 2015-10-07 浙江中纳晶微电子科技有限公司 晶圆解键合装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW398039B (en) * 1997-06-16 2000-07-11 Canon Kk Apparatus and method of separating sample and substrate fabrication method

Also Published As

Publication number Publication date
EP3159919A1 (en) 2017-04-26
JP2017094484A (ja) 2017-06-01
KR20170047176A (ko) 2017-05-04
EP3159919B1 (en) 2021-08-04
KR101898121B1 (ko) 2018-09-12
TW201717266A (zh) 2017-05-16
JP6360123B2 (ja) 2018-07-18
CN106611717A (zh) 2017-05-03

Similar Documents

Publication Publication Date Title
TWI638393B (zh) Process for processing a workpiece and apparatus designed for the process
US9991150B2 (en) Procedure of processing a workpiece and an apparatus designed for the procedure
US9583374B2 (en) Debonding temporarily bonded semiconductor wafers
EP2575163B1 (en) Improved debonding equipment and methods for debonding temporary bonded wafers
TW202333198A (zh) 接合薄基板的方法
US9064686B2 (en) Method and apparatus for temporary bonding of ultra thin wafers
US9159595B2 (en) Thin wafer carrier
US8080121B2 (en) Method of bonding, thinning, and releasing wafer
US9962919B2 (en) Method of separating a carrier-workpiece bonded stack
US10103048B2 (en) Dual-layer bonding material process for temporary bonding of microelectronic substrates to carrier substrates
Hermanowski Thin wafer handling—Study of temporary wafer bonding materials and processes
EP2577720B1 (en) Apparatus and method for detaping an adhesive layer from the surface of ultra thin wafers
EP3093876B1 (en) A method of separating a carrier-workpiece bonded stack
Puligadda Temporary Bonding for Enabling Three‐Dimensional Integration and Packaging
Puligadda Temporary Bonding Material Requirements
Hermanowski et al. The role of wafer Bonding in 3D Integration and Packaging