KR20170047176A - 워크피스 처리 방법 및 그러한 방법을 위해 설계된 장치 - Google Patents

워크피스 처리 방법 및 그러한 방법을 위해 설계된 장치 Download PDF

Info

Publication number
KR20170047176A
KR20170047176A KR1020160135970A KR20160135970A KR20170047176A KR 20170047176 A KR20170047176 A KR 20170047176A KR 1020160135970 A KR1020160135970 A KR 1020160135970A KR 20160135970 A KR20160135970 A KR 20160135970A KR 20170047176 A KR20170047176 A KR 20170047176A
Authority
KR
South Korea
Prior art keywords
layer
workpiece
silicon
stack
wafer
Prior art date
Application number
KR1020160135970A
Other languages
English (en)
Other versions
KR101898121B1 (ko
Inventor
하오 탕
Original Assignee
저지앙 마이크로테크 머테리얼 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/278,141 external-priority patent/US9991150B2/en
Application filed by 저지앙 마이크로테크 머테리얼 컴퍼니 리미티드 filed Critical 저지앙 마이크로테크 머테리얼 컴퍼니 리미티드
Publication of KR20170047176A publication Critical patent/KR20170047176A/ko
Application granted granted Critical
Publication of KR101898121B1 publication Critical patent/KR101898121B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/203—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 디바이스 웨이퍼의 배면 그라인딩과 같은 워크피스를 가공하기 위한 방법을 제공하고, 그러한 방법을 위해 설계된 장치를 제공한다. 이러한 방법은 (1) 캐리어 층, 워크피스 층, 및 캐리어 층과 워크피스 층 사이의 인터포저 층을 포함하는(예컨대, 구성하는) 결합된 스택을 마련하는 단계; (2) 상기 워크피스 층을 가공하는 단계; 및 (3) 2개의 인접 층을 분리 또는 결합 해제하기 위해 상기 스택에서 2개의 인접 층들 사이의 접합부에서 가스 분사를 전달하는 단계를 포함한다. 본 발명의 기술적인 장점은 증대된 효율, 높은 웨이퍼 처리량, 워크피스 표면상의 스트레스 감소, 및 균일하게 분포된 스트레스를 포함하고, 특히 내부 장치 손상과 장치 웨이퍼 파손을 회피하는 것을 포함한다.

Description

워크피스 처리 방법 및 그러한 방법을 위해 설계된 장치{A PROCEDURE OF PROCESSING A WORKPIECE AND AN APPARATUS DESIGNED FOR THE PRECEDURE}
관련된 미국 출원에 대한 상호 참조
본 출원은 전문이 본 명세서에 참조로 통합되고 "Carrier-Workpiece Stack Comprising a Single Interposer Layer and Methods Thereof"라는 제목으로 2015년 10월 22일 출원된 미국 가 출원 62/245,239호의 이익을 주장한다. 본 출원은 전문이 본 명세서에 참조로 통합되고 2015년 5월 14일 출원된 중국 출원 201510247398.3호에 기초한 파리 조약에 의거한 우선권의 이익을 주장하고 "Method of Separating a Carrier-Workpiece Bonded Stack"이라는 제목으로 2015년 7월 11일 출원된 일련번호가 14/797,124인 출원으로부터의 CIP 출원이다. 본 출원은 전문이 본 명세서에 참조로 통합되고 2014년 12월 12일에 출원된 중국 출원 201410766550.4와 국제 특허 출원 PCT/CN2014093716에 기초한 파리 조약과 35 U.S.C.119(a)에 의거한 우선권의 이익을 주장하며 "SUPPORT FOR BONDING A WORKPIECE AND METHOD THEREOF"라는 제목으로 2015년 7월 11일에 출원된 일련번호가 14/797,122인 출원으로부터의 CIP 출원이다.
본 발명은 일반적으로 디바이스 웨이퍼(wafer)와 같은 워크피스(workpiece)를 처리하기 위한 방법과, 그러한 방법을 구현하기 위한 결합 해제(debonding) 장치에 관한 것이다. 본 발명은 특히, 예컨대 실리콘 및 갈륨 비소와 같은 반도체 웨이퍼, 수정(rock crystal) 웨이퍼, 사파이어 및 유리와 같은 임의의 부서지기 쉬운 재료로 만들어진 워크피스를 처리하고, 특히 광학 렌즈, 얇은 실리콘 웨이퍼, 얇은 LCD 유리, 얇은 수정 웨이퍼, 얇은 금속 플레이트, 얇은 크리스털 디스크, 및 얇은 고체막, 막 또는 필터와 같은 얇은 제품(product)들을 만드는 데 있어서 유용하다. 예를 들면, 본 발명은 웨이퍼의 박화(thinning)와 다른 배면(backside) 처리 후 장치를 분리하기 위해 사용될 수 있다.
큰 부피를 갖는 집적 회로 제작에 사용된 실리콘 웨이퍼들은 보통 직경이 200㎜ 또는 300㎜이고, 약 750미크론의 웨이퍼 통과(through-wafer) 두께를 가진다. 박화 없이는 웨이퍼를 통해 연결(connection)들을 지나감으로서 전면(front- side) 회로와 연결되는 배면 전기 접점을 형성하는 것은 거의 불가능하게 된다.
화학 에칭뿐만 아니라 기계적 그라인딩(백-그라인딩(back grinding))와 폴리싱(polishing)에 기초한 화합물 반도체와 반도체 그레이드(grade) 실리콘에 관한 매우 효율적인 박화 프로세스들이 현재 상업적으로 사용중에 있다. 그렇지만, 백-그라인딩과 TSV-형성(formation) 프로세스들 동안 웨이퍼들을 어떻게 지지할지에 대한 문제점이 여전히 존재하는데, 이는 이들 단계가 디바이스 웨이퍼가 얇게 되거나 박화 후 이러한 장치 웨이퍼에 높은 열적(thermal) 및 기계적인 스트레스를 지우기 때문이다.
예를 들면, 중합 접착제로 단단한 캐리어(carrier)로 웨이퍼가 아래로 향하는 전 두께의(full-thickness)의 장치를 장착함으로써 결합된 스택(bonded stack)이 형성될 수 있다. 그런 다음 얇게 되고 배면으로부터 가공된다. 그런 다음 배면 처리가 완료된 후에는 완전히 처리된, 아주 얇은 웨이퍼가 캐리어로부터 제거되거나 결합 해제된다. 결합된 스택을 결합 해제시, 특히 자동 프로세스에서는 로봇 암(arm)들과 같은 복잡한 기계적 메커니즘이, 슬라이딩(sliding), 리프팅(lifting), 및 트위스팅(twisting)과 같은 움직임(motion)들을 실행하기 위해, 강하지만 균일하지 않은 기계적인 힘을 사용하여 스택을 조종하기 위해 이용되어야 한다. 얇아진 웨이퍼들은 아주 깨지기 쉽기 때문에, 이러한 접근과 연관된 결점들은 개별 장치들의 현미경 회로 소자(circuitry) 내의 장치 웨이퍼 파손 및 손상을 포함하고, 이는 장치 고장과 수율 손실(yield loss)을 가져온다. 또한, 복잡한 기계적인 메커니즘은 또한 더 많은 비용이 들고, 조작이 어려우며, 효율이 더 낮다는 단점들을 가지게 된다.
그러므로 효율을 증대시키고, 방법을 단순화할 수 있으며, 높은 웨이퍼 처리량을 제공하고, 워크피스 표면상의 스트레스를 감소시키며, 스트레스를 균일하게 분포시켜, 내부 장치 손상과 장치 웨이퍼 파손에 관한 위험을 감소 또는 제거할 수 있는 캐리어-워크피스 결합된 스택을 결합 해제하기 위한 새로운 접근에 관한 필요성이 존재한다. 유리하게, 본 발명은 그러한 필요성을 만족시킬 수 있는 해결책을 제공한다.
본 발명의 일 양태는 워크피스를 처리하는 방법을 제공한다. 이러한 방법은 (1) 캐리어 층, 워크피스 층, 및 그것들 사이의 인터포저 층(interposer layer)을 포함하는(예컨대, 이들로 구성되는) 결합된 스택을 준비하는 것; (2) 워크피스 층을 처리하는 것; 및 (3) 상기 2개의 인접 층들을 분리하거나 결합 해제하기 위해 스택에서의 2개의 인접 층들 사이의 접합부(junction)에서 가스 분사(jet)를 전달하는 것을 포함한다.
본 발명의 또 다른 양태는 전술한 방법을 구현하기 위한 결합 해제 장치를 제공한다. 이 장치는 (ⅰ) 결합된 스택의 워크피스 층을 붙들 수 있는 플랫폼(platform), (ⅱ) 결합된 스택의 캐리어 층을 붙들 수 있는 메커니즘, 및 (ⅲ) 결합된 스택에서 2개의 인접 층들 사이의 접합부에서 가스 분사를 전달하기 위한 가스 분사 전달 시스템을 포함한다.
본 발명의 위 특징들과 장점들, 그리고 다른 특징들과 장점들은, 첨부 도면들과 관련되어 취해질 때 본 발명을 실행하기 위한 최상의 모드들의 이어지는 상세한 설명으로부터 쉽게 바로 알게 된다.
본 발명은 첨부 도면의 도면들에서 예를 통해, 하지만 한정하지 않고 예시되고, 그러한 경우 동일한 참조 번호들은 유사한 요소들을 가리킨다. 모든 그림은 개략적이고 일반적으로 본 발명을 명료하게 하기 위해 필수적인 부분들만을 보여준다. 예시의 단순화 및 명확화를 위해, 그림들에 도시되고 아래에 논의된 소자들은 반드시 실제 크기로 그려진 것을 아니다. 공지된 구조 및 장치는 본 발명을 불필요하게 불명료하게 하는 것을 회피하기 위해, 단순화된 형태로 도시되어 있다. 다른 부분들은 생략되거나 그저 암시될 수 있다.
도 1은 본 발명의 전형적인 실시예에 따라 3개의 층을 포함하는 결합된 스택을 보여주는 도면.
도 2는 본 발명의 전형적인 일 실시예에 따라 도 1의 스택에서 결합 해제된 2개의 인접 층들을 결합 해제하기 위해 사용된 결합 해제 장치를 개략적으로 예시하는 도면.
도 3은 본 발명의 전형적인 일 실시예에 따라 도 2의 장치에서 노즐과 결합된 스택 사이의 상대적인 움직임을 설명하는 도면.
도 4는 본 발명의 전형적인 일 실시예에 따라 도 1의 스택에서 2개의 인접 층들 사이의 접합부에서 불어지는 가스 분사를 예시하는 도면.
도 5는 본 발명의 전형적인 일 실시예에 따라 박리력을 낮추기 위한 처리를 겪는 인터포저 층을 예시하는 도면.
도 6은 본 발명의 전형적인 일 실시예에 따라 층들의 인터페이스로의 가스 분사의 진입을 용이하게 하기 위해 2개의 인접 층들 사이의 접합부의 부분이 잘라내어지는 것을 보여주는 도면.
도 7은 본 발명의 전형적인 일 실시예에 따라 워크피스 층으로부터 인터포저 층 전체가 박리되는 것을 개략적으로 예시하는 도면.
도 8은 본 발명의 전형적인 일 실시예에 따라 인터포저 층의 다양한 구조를 보여주는 도면.
후속하는 설명에서, 설명의 목적을 위해, 본 발명의 완전한 이해를 제공하도록 다수의 구체적인 세부 내용이 설명된다. 하지만, 본 발명은 이들 구체적인 세부 내용 없이, 또는 대등한 배치를 가지고 실시될 수 있다는 것이 당업자에게 명백하다.
수치 범위가 본 명세서에 개시되어 있고, 달리 명시되지 않는 한, 그러한 범위는 범위의 최소값과 최대값 모두를 포함하여 그러한 최소값과 최대값 사이의 모든 값에 대해 연속적이다. 또한, 범위가 정수들을 가리키는 경우에는 그러한 범위의 최소값으로부터 정수들과 그러한 범위의 최대값을 포함하는 정수들만이 포함된다. 게다가, 특징 또는 특성을 설명하기 위해 다수의 범위가 제공되는 경우에는 그러한 범위들이 결합될 수 있다.
방법의 단계(1)
"캐리어 층, 워크피스 층, 및 그것들 사이의 인터포저 층으로 구성되는 결합된 스택을 준비하는 단계"
도 1 내지 4에 도시된 실시예에서, 결합된 스택(200)이 준비되고, 가공되며 분리된다. 도 1을 참조하면, 먼저 캐리어 층(201)으로 인터포저 층(208)이 결합된 다음, 인터포저 층(208)으로 워크피스 층(202)이 결합된다. 대안적으로, 인터포저 층(208)은 먼저 워크피스 층(202) 상으로 결합된 다음, 캐리어 층(201)이 인터포저 층(208) 상으로 결합될 수 있다.
본 발명에 따른 다양한 실시예에서, 캐리어 층(201)은 유리, 실리콘, 세라믹, 사파이어, 석영, 폴리실리콘, 이산화규소, 실리콘-게르마늄, 실리콘 (옥시)니트라이드, 갈륨 니트라이드(GaN), 갈륨 아세나이드(GaAs), 인화갈륨(GaP), 갈륨비소인(GaAsP), 탄화규소(SiC), 스테인레스 스틸, 구리, 알루미늄, 금, 텅스텐과 같은 금속들; 낮은 k 절연체, 폴리머 절연체, 및 질화금속, 및 규소화합물과 같은 재료로 만들어질 수 있다. 몇몇 실시예에서는, 인터포저 층(208)을 향하는 캐리어 층의 표면(이후, "결합 표면")이 가스 분사(gas jetting)에 의한 나중의 결합 해제를 용이하게 하도록, 결합된 스택(200)을 준비하기 위해 사용되기 전에, 2개의 층 사이의 접착 박리를 낮추기 위해, 화학적으로 미리 처리되는 것과 같이, 미리 처리될 수 있다. 예를 들면, Brewer Sciences로부터의 BrewerBOND 510과 같은 기계적인 결합 해제 적용을 위한 일시적인 웨이퍼 결합 해제 재료가 접착층과 같은 인터포저 층(208)에 결합되기 전에, 캐리어 층(201)을 다루기 위해 사용될 수 있다.
본 발명에 따른 다양한 실시예에서, 인터포저 층(208)을 향하는 워크피스 층(202)의 변(side)은 실리콘, 폴리실리콘, 이산화규소, 실리콘-게르마늄, 실리콘 (옥시)니트라이드, 갈륨 니트라이드(GaN), 갈륨 아세나이드(GaAs), 인화갈륨(GaP), 갈륨비소인(GaAsP), 탄화규소(SiC)와 반전도성 제료; 구리, 알루미늄, 금, 텅스텐, 탄탈륨과 같은 금속들; 낮은 k 절연체, 폴리머 절연체, 및 다양한 질화금속과 규소화합물 상에 또는 이들로부터 제조된 마이크로디바이스들을 포함하고, 이들 마이크로디바이스는 집적 회로, 미세 전자 기계 시스템(MEMS), 마이크로센서, 파워(power) 반도체, 발광 다이오드, 포토닉(photonic) 회로, 인터포저, 임베디드(embedded) 패시브 장치, 땜납 범프, 금속 포스트(post), 및 금속 기둥(pillar)으로부터 선택된다.
바람직한 실시예들에서, 인터포저 층(208)은, 예를 들면 웨이퍼를 박화할 때 그라인딩과 폴리싱과 같은 나중 가공 단계들에서 맞닥뜨리는 압력, 힘, 및 스트레스를 견디기에 충분히 높은 전단강도를 가진다. 이러한 전단강도는 전단 하중 테스터(tester)에 의해 테스트될 수 있다. 또한 층(208)이 장치 웨이퍼(202)와 그 위의 개별 집적 회로 다이스(dice)의 임의의 부분과 전기적으로 접속된다는 임의의 잠재적인 문제점들을 방지하기 위해 산화하거나 탈 때 비전도성의 재(ash)를 남기는 것이 바람직하다. 바람직하게는, 인터포저 층(208)이 그라인딩 힘 저항, TSV들을 형성하기 위해 필요한 이방성 드라이 에칭 동안의 열 저항, 도금과 에칭 동안의 화학 저항, 및 실온 가까이에서의 적층된(laminated) 스택의 매끄러운 결합 해제와 같은 요구 사항들을 동시에 충족시킬 수 있다.
워크피스 층(202)의 대표적인 예로서 장치 웨이퍼를 든다. 워크피스 층(202)에 인터포저 층(208)을 결합시키는 것은 바람직하게는 인터포저 층과 워크피스 층 사이의 빈 공간 또는 버블(bubble)의 형성을 방지하기에 충분한 부분 진공 상태하에서 행해진다. 부분 진공은, 예컨대 50Pa 미만 또는 1Pa 미만과 같이 1000Pa 미만인 압력을 가질 수 있다. 인터포저 층(208)은 1㎛ 내지 150㎛의 범위에 있는 두께를 가질 수 있다. 인터포저 층(208)의 예들에는 캘리포니아(CA) 93012의 카마릴로(Camarillo)에 있는 Micro Materials사의 Z-Bond 510과 Z-Bond 520; MO 65401에 있는 Brewer Sciences사의 BrewerBond 220; MO 65401에 있는 Brewer Sciences사의 BrewerBond 305; 및 OH 44137에 있는 Grafix Pastics사의 Grafix Cling Film과 같은 PVC 필름이 포함되지만, 이들에 국한되는 것은 아니다.
결합된 스택(200)의 준비는 알려진 방법과 장치를 사용하여 행해질 수 있다. 예를 들면, Z-BT200 본더(bonder)는 Micro Materials사(미국 캘리포니아 카마릴로)로부터 상업적으로 입수 가능하고, 일시적이거나 영구적인 웨이퍼 본딩(bonding)을 위해 사용될 수 있다. Z-BT200의 플랫폼은 SiC 본딩 플레이트를 갖는 150㎜와 200㎜의 싱글 챔버 반자동 웨이퍼 본더이다. ±5% 미만인 힘 균등(force uniformity)을 갖는 최대 10kN 결합력(bonding force)이 스택(200)의 제조시 바람직하게 사용된다. 바람직한 실시예에서, 웨이퍼 본더의 사양(specification)은 최대 온도가 400℃, 최대 진공도가 0.00001파스칼, 0.00001파스칼까지의 5분 미만인 진공 속도(vacuum speed)(예컨대, 높은 진공도를 위해 오일이 없는 러핑(roughing) 펌프에다 터보 몰레큘러(molecular) 펌프를 더한 것을 사용하는), 20초 미만의 가스 백필(backfill) 시간, 50㎛ 미만의 챔버 내 자동 정렬, 및 하나의 스택과 하나의 챔버 설계를 통한 최대 6WPH 처리량을 포함한다.
전형적인 일 실시예에서, 인터포저 층(208), 워크피스 층(202), 및 캐리어 층(201)은 각각 Z-Bond 510, 장치 웨이퍼, 및 유리 디스크 또는 플레이트이다. Z-Bond 510은 웨이퍼 임시 결합 적용(bonding application)을 위한 스핀-온(spin-on) 드라이 필름 접착제이다. Z-Bond 510은 대부분의 가공용 화학제품(processing chemical)에 내성이 있고 400℃까지 열적으로 안정적이다. 접착제는 최대 1000cps까지 점성도를 가지고, N2에서 450C까지 열정 안정도를 가진다. Z-BT200 본더를 가지고서는 본 발명의 요약에서의 단계(1)가 다음 하위 단계들을 포함한다. 즉, (1) 코팅 스핀(Coating spin): 캐리어 상에서 500rpm으로 30초 동안 Z-Bond 510을 코팅하고, 드라이 필름까지 하드 베이크하는 것(hardbaking); (2) 로딩(Loading): 캐리어가 장치 웨이퍼 아래에 놓이지만, 2개는 분리되고, 아직 서로 접촉하지 않음; (3) 소킹(Soaking): 캐리어와 장치 웨이퍼가 분리되면서, 플레이트들 또는 층들을 200C까지 5분간 가열하고, 진공도는 0.01Pa까지 떨어진다; (4) 본딩(Bonding): 캐리어와 장치 웨이퍼를 함께 가져 오고, 온도를 300C까지 증가시키며, 8인치 웨이퍼에 관해서는 600㎏의 힘을 인가하거나 6인치 웨이퍼에 관해서는 200㎏의 힘을 인가한다; (5) 냉각(Cooling down): 동일한 결합력을 유지하고, 챔버를 다시 채우며, 200C까지 플레이트를 냉각시킨다; (6) 마무리(Finishing): 결합된 스택을 언로드(unload)한다.
방법의 단계(2)
"워크피스 층의 가공(Processing the workpiece layer)"
그 다음, 워크피스 층(202)이 가공된다. 워크피스를 가공하는 것은 넓게는 그라인딩, 폴리싱, 포토레지스트 스핀 코팅, 포토리소그래프, 전기 도금, 물리 증착법, 금속 재분배 층 형성, TSV-형성, 화학적 기계적 연마, 에칭, 금속 및 절연체 증착법, 패터닝(patterning), 패시베이션(passivation), 어닐링(annealing), 트랜스퍼링(transferring), 및 이들의 임의의 결합을 포함할 수 있다는 점을 알아야 한다. 그라인딩을 예로 들면, 워크피스를 그라인딩하는 것은 광학 렌즈, 얇은 웨이퍼, 얇은 LCD 유리, 얇은 수정 웨이퍼, 얇은 금속판, 얇은 크리스털 디스크, 및 얇은 고체막, 필름 또는 필터와 같은 얇은 제품의 마련을 위해 행해질 수 있다.
"가공(processing)"의 대표적인 예로는 장치 웨이퍼의 배면을 그라인딩하는 것이다. 워크피스의 가공시, 인터포저 층(208)은 바람직하게는 적어도 1MPa의 전단 강도를 가지고, 약 150℃로부터 약 400℃까지의 범위의 온도에서는 흐르지 않는다. 박화 단계에서는, 캐리어 웨이퍼와 같은 층(201)이 진공 척(chuck)이나 기계적인 부착(attachment)의 몇몇 수단을 이용하는 연장 세공작업(tooling)으로 적소에 붙들릴 수 있다. 기계적인 박화는 장치 웨이퍼의 배면과 같은 층(202)을 액체 슬러리(slurry)를 담고 있는 단단하고 납작한 회전하는 수평 플래터(platter)와 접촉하게 함으로서 수행된다. 이러한 슬러리는 암모니아, 플루오르화물 또는 이들의 결합물과 같은 화학 부식액(chemical etchant)과 함께 연마재 미디어(abrasive media)를 담고 있을 수 있다. 연마재는 "전체적인(gross)" 기판 제거, 즉 박화를 제공하고, 부식액 화학적 성질(chemistry)은 서브미크론(submicron) 레벨에서 "폴리싱(polishing)"을 용이하게 한다. 장치 웨이퍼는 목표로 정해진 두께를 달성하기 위해 일정량의 웨이퍼 재료가 제거될 때까지 그러한 미디어와 접촉을 유지한다. 장치 웨이퍼가 얇아진 후에는, 캐리어 층과 인터포저 층을 서로 분리하기 전에, 임의로 절단 막(cutting film)(또는 다이싱 필름(dicing film)) 상에 결합될 수 있다.
박화 후에는, 흔히 "TSVs(through-silicon-vias"라고 부르는 스루-웨이퍼(through-wafer) 전기 접속이 얇아진 웨이퍼 상에 형성될 수 있다. CMP(chemical-mechanical polishig), 리소그라피, 에칭, 증착법, 어닐링, 및 클리닝(cleaning)과 같은 단계들을 포함하는 TSV-형성 과정들은 또한 표면상에서 행해질 수 있다는 점을 알아야 한다. 예를 들면, 바이어 홀(via hole)들은 전면(frontside) 접촉을 용이하게 하기 위해 표면상에서 에칭될 수 있다. 공통 드라이-에치 기술을 사용하여 100㎛ 미만의 두께로 웨이퍼 상에 바이어를 구성하기 위해서는, 바이어가 오로지 30 내지 70㎛의 직경을 가질 필요가 있다. 그러므로 배면 가공을 위해서는, 얇은 웨이퍼들이 더 신속하게 그리고 더 낮은 비용으로 가공될 수 있다.
방법의 단계(3)
"2개의 인접 층을 분리 또는 결합 해제하기 위해 스택에서의 상기 2개의 층 사이의 접합부에서 가스 분사를 전달하는 것"
스택(200)에서는, 인터포저 층(208)과 캐리어 층(201)이 소위 "2개의 인접 층"이고, 인터포저 층(208)과 워크피스 층(202)이 또한 그러하다. 도 2는 예를 들면 인터포저 층(208)과 캐리어 층(201)과 같은, 스택(200)에서의 2개의 인접 층을 분리 또는 결합 해제하기 위해 사용되는 결합 해제 장치(300)를 개략적으로 예시한다. 장치(300)는 (ⅰ)결합된 스택(200)의 워크피스 층(202)을 붙들 수 있는 플랫폼(310); (ⅱ) 캐리어 층(201)을 붙들 수 있는 메커니즘(320); 및 (ⅲ) 2개의 인접 층들 사이의 접합부에서 가스 분사를 전달하기 위한 가스 분사 전달 시스템(330)을 포함한다. 가스는 공기, 질소, 헬륨, 아르곤, 또는 이들의 임의의 혼합물로부터 선택될 수 있고, 가스 분사는 노즐(350)을 통한 파이프에서의 가스 흐름을 배출함으로써 발생될 수 있다. 가스 흐름의 압력은 2 내지 10바(Bar)의 범위에 있을 수 있고, 가스 흐름의 흐름 속도(flow rate)는 10 내지 1000리터/분의 범위에 있을 수 있다.
"가스 분사의 전달"에서, 고정형 스택(200) 주위에 1개 내지 6개의 고정형 노즐(350)이 놓일 수 있어, 가스 분사를 접합부에 불어 보낸다. 도 3에 도시된 바와 같은 다른 실시예에서는, 장치(300)가 고정형 스택(200) 주위에서 노즐(들)을 회전시킬 수 있고, 대안적으로 고정형 노즐(들)에 대해 스택(200)을 회전시킬 수 있다. 가스 분사는 2개의 인접하는 층들을 찢어서 열기 위해 먼저 접합부에서 충격력을 생성한다. 나중에, 2개의 층은 불완전하게 분리되고, 가스 분사는 2개의 층이 완전히 분리될 때까지, 층들(201, 208)의 무한한(unbounded) 또는 노출된 표면상에 계속해서 충격력을 생성한다. 분리 후에는, 캐리어 층(201)이 가스 분사로부터 "위로 미는(pushing up)" 힘으로부터의 도움으로 인터포저 층(208) 위를 떠돌아다닐 수 있다.
다양한 실시예에서, 장치(300)는 플랫폼(310)과 메커니즘(320)을 서로로부터 멀리 움직이고, 따라서 캐리어 층(201)과 워크피스 층(202)을 서로로부터 멀리 움직이기 위해 힘을 인가할 수 있는 분리기(340)를 포함할 수 있다. 일부 실시예에서는, 분리기(340)로부터의 힘이 2개의 인접 층의 분리를 관여 및/또는 촉진시킨다. 도 4를 참조하면, 시스템(330)으로부터의 가스 분사가 예를 들면 인터포저 층(208)과 캐리어 층(201)과 같은 2개의 인접 층들 사이의 접합부에 전달되거나 그러한 접합부에서 불어 나오고, 이러한 2개의 층은 분리되거나 결합 해제된다.
장치 웨이퍼와 Z-D200A DeBonder를 각각 워크피스(202)와 장치(300)의 대표적인 예들로서 든다. Z-D200A DeBonder는 마이크로 머티리얼사(미국 캘리포니아 카말리오)로부터 상업적으로 이용 가능하다. Z-D200A DeBonder는 공기 분사 결합 해제를 위해 사용될 수 있고, 그것의 캐리어로부터의 웨이퍼 결합 해제는 실온에서 용체 처리(solvent treatment) 없이 1분 미만으로 달성될 수 있다. Z-D200A DeBonder로 구현된 것과 같은 플랫폼(310)은 웨이퍼 진공 척이다. 얇아진 웨이퍼와 같은 워크피스 층(202)(가공된)은 얇아진 웨이퍼와 웨이퍼 진공 척 사이의 다이싱 테이프(dicing tape)(미도시)로 더 보호될 수 있다. 바람직한 실시예에서, 웨이퍼 결합 해제기(debonder)의 사양(specification)은 150㎜ 내지 200㎜의 반자동 웨이퍼 결합 해제기의 플랫폼, 실온 결합 해제, 0.7MPa보다 큰 압축된 공기 압력(가스 분사 전달 시스템(330)의 부분), 조절된 공기 에이밍(aiming) 및 젯팅(jetting)이 있는 자동 인터페이스 인식(recognition)(인접한 접합부 인식), 카세트로 결합 해제된 캐리어를 언로드하기 위한 자동 언로더(unloader), 최대 100UPH인 결합 해제 처리량, 및 선택적인(optional) 웨이퍼 마운트/테이프(mount/tape) 라미네이터(laminator)를 포함한다.
전형적인 실시예에서, Z-D200A DeBonder를 사용하는 결합 해제 순서는 (1) 결합된 스택(200)(예컨대, 가공괸 층(202)이 있는)이 상부에서 캐리어 층(201)과 스테이지(stage) 상에 로드된다; (2) 장치 웨이퍼와 같은 캐리어 층과 워크피스 층을 진공 보유(vacuum holding)로 편평하게 유지하고, 테이프가 선택적으로 추가 보호를 위해 장치 웨이퍼 상에 얇은 판으로 씌워진다; (3) 캐리어 층이 전술한 바와 같이 가스 또는 공기 분사에 의해 인터포저 층(208)으로부터 분리된다; (4) 캐리어 웨이퍼 또는 유리와 같은 캐리어 층(201)이 캐리어 매거진(magazine)으로 옮겨진다. 본 발명의 이들 실시예는 특히, MEMS, IC, 메모리, 및 CMOS 이미지 센서의 3D 수직 통합을 위한 얇은 웨이퍼의 취급 해결책(handling solution)을 제공하고, 또한 낮은 스트레스의 공기 분사에 의한 얇은 웨이퍼 결합 해제와 결합된, 350℃의 임시 결합 해결책을 제공하는 데 있어서 특히 유용하다. Z-D200A DeBonder와 같은 장치(300)를 가지고, 본 발명의 방법은 전체 결합 해제 과정 동안 얇은 웨이퍼와 결합 접착제(인터포저 층(208)의 일 예)와의 어떠한 물리적 접촉도 필요로 하지 않음으로써, 귀중한 웨이퍼에 대한 보호를 최대로 한다.
일부 선택적인 하위 단계들은 가스 분사 전에, 또는 가스 분사 후에 추가될 수 있다. 예를 들면, 몇몇 실시예에서는 가스 분사 전에 분리 또는 결합 해제될 2개의 인접 층들 사이의 박리 강도를 감소시키기 위한 추가 단계가 실행될 수 있다. 도 5에 도시된 것처럼, 인터포저 층(208)은 예를 들면 액티브 에너지 선 조사(ray irradiation), UV 광 조사, 전자 빔 조사, 가시광 조사, 레이저 조사, 적외선 조사, 열 처리, 전기장 처리, 자기장 처리, 전자기파 처리, 초음파 처리, 또는 이들의 임의의 결합으로 처리될 수 있다. 바람직하게, 후-처리(post-treatment) 박리 강도는 ASTM D6862에 의해 결정된 것처럼, 0.01g/㎝ 부터 50.0g/㎝ 까지, 바람직하게는 0.01g/㎝ 부터 10.0g/㎝ 까지, 더 바람직하게는 0.01g/㎝ 부터 5.0g/㎝ 까지의 범위로 감소된다. 특정 실시예에서는, 인터포저 층(208)이 UV 경화 가능한 접착제로 만들어지고, 층(208)이 UV 광으로 경화될 때에는, 층(208)의 화학적 성질이 바뀐다. 그 결과, UV 경화된 접착제의 박리 강도는, 공기 분사 결합 해제 과정과 같은 나중의 가스 분사에 의해 요구된 것처럼, 더 낮은 범위까지 감소된다.
전형적인 실시예에서, 방법은 가스 분사를 전달하기 전에 접합부의 외부 주변부의 일부를 기계적으로 및/또는 화학적으로 분쇄 또는 파괴하는 추가 단계를 포함한다. 예를 들면, 조작자는 2개의 인접 층들의 접합부에서 외부 주변부의 일부를 잘라 내기 위해 칼(knife)과 같은 예리한 도구를 사용하거나, 그러한 부분을 용해시켜 분리하기 위해 용제를 사용할 수 있다. 도 6에 도시된 것처럼, 가스 분사를 전달하기 전에, 접합부의 외부 주변부의 일부분이나 인접 층들 중 하나(예컨대, 인터포저 층(208)의 작은 부분)를 절단하기 위해 블레이드(blade)(미도시)가 사용될 수 있다. 잘라낸 부분에 의해 점유되었던 공간은 더 많은 가스 분사를 받을 수 있고, 따라서 2개의 층 사이의 결합 해제를 용이하게 한다.
본 발명의 방법은 가스 분사 후, 스택(200)에서 서로 결합된 채로 남아 있는 2개의 층을 분리하는 추가 단계를 더 포함할 수 있다. 도 7에 도시된 것처럼, 인터포저 층(208)과 캐리어 층(201)이 분리된 후에는, 인터포저 층(208)과 워크피스 층(202)이 서로 결합된 채로 남아 있다. 층(208, 202)은 임의의 알려진 방법들을 사용하여 결합 해제될 수 있다. 바람직한 실시예들에서, 층(208)은 그 전체가 워크피스 층(202)으로부터 제거(예컨대, 물리적으로 박리됨)될 수 있으므로, 비록 그러한 층(208)이 상이한 화학적 성질을 가진 다수의 하위 층(sublayer)들을 사용하여 제조 또는 얇은 판으로 될 수 있음에도 불구하고, 층(208)은 분명히 그 과정에서 단일 인터포저로서 기능을 한다. 층(208)을 워크피스 층(202)으로부터 제거시, 플랫폼(310)이 계속해서 워크피스 층(202)을 붙들고 있거나 그러지 않을 수 있다. 예를 들면, Z-Bond 510 막은 Si와 유리 표면으로부터 쉽게 박리될 수 있는데 반해, 플랫폼(310)은 장치 웨이퍼를 계속해서 붙들고 있다.
예들(EXAMPLES)
도 1과 도 4에 예시된 것과 같은 본 발명의 제1 예에서는, 그 방법이 (1) 캐리어(201) 상에 액체 접착제를 스핀 코팅하고, 그러한 접착제를 드라이 필름(층 208)에 경화시키는 것; (2) 막의 용융점 위의 온도에서 힘/진공에 의해 웨이퍼/기판/유리와 같은 워크피스 층(202)을 결합시키는 것; 및 (3) 예를 들면, 워크피스(202)가 가공된 후 공기 분사로 드라이 필름으로부터 캐리어(202)를 결합 해제시키는 것을 포함한다.
도 1 및 도 4에 예시된 것과 같은 본 발명의 제2 예에서는, 그 방법이 (1) 캐리어(201) 상에 건조한 양면인 달라붙는 막(clingfilm)(층 208과 같은)을 얇게 씌우는 것; (2) 열/힘/진공으로 양면인 달라붙는 막 상에 웨이퍼/기판/유리와 같은 워크피스 층(202)을 얇게 씌우는 것; 및 (3) 예를 들면, 워크피스(202)가 가공된 후, 공기 분사로 양면인 달라붙는 막으로부터 캐리어(201)를 결합 해제시키는 것을 포함한다.
도 1, 도 4, 및 도 5에 예시된 것과 같은 본 발명의 제3 예에서는, 캐리어 층(201)이 투명한 유리이고, 그 방법은 (1) 캐리어(201) 상에 UV 액체 PSA 접착제(층 208)를 스핀 코팅하고, PSA 접착제가 젖은 채로 있고 건조되지 않는 것; (2) 힘/진공으로 PSA 접착제(층 208) 상에 웨이퍼/기판/유리와 같은 워크피스 층(202)을 결합시키고 그러한 워크피스를 가공하는 것; (3) 접착제를 경화시키기 위해 투명한 캐리어(201)를 통해 UV 접착제(층 208)에 UV 광을 조사시키는 것으로, 캐리어(201)와 워크피스 층(202)으로의 접착제 층(208)의 접착은 충분히 낮아지는 것; 및 (4) 공기 분사로 경화된 접착제 층(208)으로부터 캐리어(201)를 결합 해제시키는 것을 포함한다.
도 1, 도 4, 도 5, 및 도 7에 예시된 본 발명이 제4 예에서는, 캐리어 층(201)이 투명한 유리이고, 그 방법은 (1) 캐리어(201) 상에 양면인 UV 테이프(층 208과 같은)를 얇은 막으로 씌우는 것; (2) 열/힘/진공으로 양면인 UV 테이프 상에 웨이퍼/기판/유리와 같은 워크피스 층(202)을 얇은 막으로 씌우고, 그러한 워크피스를 가공하는 것; (3) 그러한 UV 테이프의 양면을 경화하기 위해 양면인 UV 테이프(층 208)에 투명한 캐리어(201)를 통해 UV 광을 조사하고, 캐리어(201)와 워크피스 층(202)으로의 양면인 UV 테이프의 접착은 충분히 낮아지는 것; (4) 공기 분사로 경화된 양면인 UV 테이프로부터 캐리어(201)를 결합 해제하는 것; 및 (5) 도 7에 도시된 것과 같이, 워크피스 층(202)으로부터 경화된 양면인 UV 테이프를 박리하는 것을 포함한다.
도 1 및 도 4에 예시된 것과 같은 본 발명의 제5 예에서는, 그 방법이 (1) 아무것도 없는(bare) 유리/실리콘 디스크 또는 웨이퍼의 결합 표면상에 Brewer Sciences로부터의 BrewerBOND 510(미도시)을 스핀 코팅한 다음 205℃에서 60초간 결합 표면을 핫 플레이트 베이킹(hot plate baking)하는 것에 의해 캐리어 층(201)을 마련하는 것; (2) 웨이퍼/기판/유리와 같은 워크피스 층(202)의 결합 표면상에 Brewer Sciences로부터의 액체 접착제 BrewerBOND 220을 코팅하고, 드라이 필름(층 208)에 그러한 액체 접착제를 경화시키는 것; (3) 130℃에서 힘/진공에 의해 워크피스 층(202)과 캐리어 층(201)을 결합시키는 것; 및 (4) 예를 들면 워크피스(202)가 가공된 후 공기 분사로 드라이 필름으로부터 캐리어 층(201)의 결합을 해제하는 것을 포함한다.
도 1 및 도 4에 예시된 것과 같은 본 발명의 제6 예에서는, 그 방법이 (1) 아무것도 없는 유리/실리콘 디스크 또는 웨이퍼의 결합 표면상에 Brewer Sciences로부터의 BrewerBOND 510(미도시)을 스핀 코팅한 다음 205℃에서 60초간 결합 표면을 핫 플레이트 베이킹하는 것에 의해 캐리어 층(201)을 마련하는 것; (2) 웨이퍼/기판/유리와 같은 워크피스 층(202)의 결합 표면상에 Micro Materials사(미국 캘리포니아 카마릴로)의 액체 접착제 Z-BOND 601을 코팅하는 것; (3) 150℃에서 힘/진공에 의해 워크피스 층(202)과 캐리어 층(201)을 결합시키고, 그 사이에 드라이 필름(층 208)에 액체 접착제를 경화시키는 것; 및 (4) 예를 들면 워크피스(202)가 가공된 후, 공기 분사로 드라이 필름으로부터 캐리어 층(201)의 결합을 해제하는 것을 포함한다.
도 8에 도시된 것과 같은 스택(200)의 임시 결합 구조는 일반적으로, 얇은 장치 취급, 얇은/유연성이 있는 기판 제조, 얇은 반도체 웨이퍼 제고, 통합된 회로 수직 적층(stacking), 얇은 장치 품질 제어 검사, 얇은 장치 운반, 및 기계적인 진동/충격 등으로부터 임시 장치 보호에 적용될 수 있다. 워크피스 층(202)의 예들에는 반도체 IC 웨이퍼, 얇은 기판, 유리 웨이퍼, 얇아질 유리 조각들, 얇아질 기판, 및 얇아질 필요가 있는 다른 물체가 포함된다.
도 8을 참조하면, 패널(a)에서의 재료 A는 왁스(wax), 글루(glue), 건조한 적층(lamination)막, 끈적끈적한(sticky) 접착제, 액체 접착제, 및 스핀-온 접착제 등의 형태를 가질 수 있다. 대안적으로, 인터포저 층(208)은 패널(b)에 도시된 것과 같은 3개의 적층된 하위 층(sub-layer)들로부터 만들어질 수 있거나, 패널(c)에서 도시된 것과 같은 2개의 적층된 하위 층으로부터 만들어질 수 있다. 패널(b)에서는 재료(B)로 만들어진 제1 하위 층(281)이 캐리어 층(201)에 결합된다. 재료(C)로 만들어진 제3 하위 층(283)은 워크피스 층(202)에 결합된다. 재료(X)로 만들어진 제2 하위 층(282)은 제1 하위 층(281)과 제3 하위 층(283) 사이에 끼워져서 양쪽에 결합된다. 재료(X)로 만들어진 제2 하위 층(282)은 패널(c)에서는 생략된다.
다수의 잘 알려진 압출(extrusion)(패널(a)에서의 구성에 관한) 또는 공압출(coextrusion)(패널(b)과 패널(c) 구성들에 관한) 과정들 중 하나를 이용하여 독립적인 제품으로서 인터포저 층(208)이 만들어질 수 있다. 독립적인 제품으로서, 인터포저 층(208)은 층(208)이 캐리어 층(201) 및/또는 워크피스 층(202)에 적용되기 직전에 박리되기가 용이한 2개의 해제 막(release film) 사이에 끼워질 수 있다.
다양한 실시예에서, 재료(A)는 층들(201, 202) 모두에 결합하기 위한 적합한 달라붙는 성질이 있는 수지 재료일 수 있다. 일 예에서, 달라붙는 성질을 가지는 재료(A)는 2개 이상의 단량체의 중합체를 포함하고, 이 경우 제1 단량체는 에틸렌을 포함하고, 제2 단량체는 아크릴레이트를 포함하며, 상기 중합체는 상기 중합체 무게에 기초하여 2% 내지 40%의 중량 백분율의 함유량을 지닌 아크릴레이트를 포함한다. 그러한 중합체는 일반적으로 에틸렌-아크릴레이트(즉, EA) 중합체라고 부른다.
재료(A), 재료(B), 및 재료(C)는 PSA(pressure-sensitive adhesive), 비(non)-PSA, UV 경화 가능한 접착제, 또는 이들의 결합물로부터 서로 독립적으로 선택될 수 있다. 예를 들면, PSA의 가교(바람직하게는 박리 강도를 캐리어까지 낮추는 것)는 액티브 에너지 선 경화, 전자빔 경화(EBC), 및 UV/Vis 경화로 행해질 수 있다. 재료(B)와 재료(C)는 화학적으로 동일하거나 다를 수 있고, 상이한 두께들을 가질 수 있다. 압력에 민감한 접착제의 예들에는 아크릴 접착제, 고무 접착제, 에틸렌비닐 아세테이트, 니트릴, SBC, 비닐 알킬에테르 접착제, 실리콘 접착제, 폴리에스테르 접착제, 폴리아민 접착제, 우레탄 접착제, 플루오르 접착제, 및 에폭시 접착제가 포함된다. 이들 접착제는 단독으로 또는 2개 이상의 결합되어 사용될 수 있다. 이러한 접착제는 임의의 타입의 접착제일 수 있고, 예를 들면 에멀전(emulsion) 타입 접착제, 용제 타입(용액 타입) 접착제, 액티브 에너지 선 경화 접착제, 열 융합(heat fusing) 접착제(핫 멜트(hot melt) 접착제) 등이 유리하게 사용된다.
하위 층들(281, 283)을 담고 있는 일부 인터포저 층(208)에 관해서는, 재료(X)로 만들어진 하위 층(282)이 그것들 사이에 필요할 수 있다. 그러한 층을 마련하는 방법은 특별히 제한적이지는 않고, 그 예는 원료(base material)나 릴리즈 라이너(release liner)로서 재료(X)로 만들어진 하위 층상에 (코팅) 재료(B/C)를 적용하고, 필요한 만큼 그 산물(product)을 건조 및/또는 경화시키는 방법이다. 인가(코팅)를 위한 임의의 알려진 코팅 방법이 사용될 수 있고, 그라비어 롤 코터(gravure roll coater), 리버스(reverse) 롤 코터, 키스(kiss) 롤 코터, 딥 롤(dip roll) 코터, 바(bar) 코터, 나이프(knife) 코터, 스프레이(spray) 코터, 콤마(comma) 코터, 및 다이렉트(direct) 코터와 같은 일반적인 코터가 사용될 수 있다.
재료(X)는 다양한 종이(paper)들과 같은 페이퍼 원료, 다양한 수지의 시트(sheet)들과 필름들과 같은 플라스틱 원료(예컨대, 올레핀 수지, 폴리에스테르 수지, 폴리염화비닐 수지, 비닐 아세테이트 수지, 아미드 수지, 폴리이미드 수지, 폴리에테르 에테르 케톤, 폴리페닐렌 설파이드(sulfide) 등), 고무 시트와 같은 고무 원료, 직물과 부직포, 펠트(felt), 및 망사(net)와 같은 직물 원료, 폼(foam) 시트와 같은 폼들, 금속박과 금속판(metal plate)과 같은 금속 원료, 그것들의 적층된 막 등으로부터 선택될 수 있다. 재료(X)는 단층 구성 또는 다층 구성을 가질 수 있다. 재료(X)의 표면은, 하위 층들(281, 283)에의 부착성의 향상을 위해 필요한 만큼, 예를 들면 크로메이트 처리(chromate treatment), 오존 노출, 불길(flame) 노출, 고압 전기 충력 노출, 또는 이온화 복사(radiation) 처리와 같은 화학적 또는 물리적 방법에 의한 산화와 또한 예를 들면 언더코팅제(undercoating agent)로 코팅 처리를 하는 것과 같이, 임의의 알려지거나 흔한 표면 처리를 받을 수 있다.
장치 웨이퍼(202)와 캐리어 웨이퍼(201)를 분리시키는 효율에 관해서는, 결합 층들을 에칭, 분해 또는 쪼개기 위해, 레이저 어블레이션(laser ablation), 플라즈마 에칭, 사수 공법(water jetting), 소잉(sawing) 또는 커팅(cutting) 등을 포함하는 알려진 기술들에 비해 본 발명은 유리한데, 이는 장치 웨이퍼와 캐리어 웨이퍼가 인터포저 층(208)을 박리함으로써 바로 분리될 수 있기 때문이다. 본 발명은 결합 해제 단계에서의 더 낮은 스트레스와 결합 층들의 제거시의 더 높은 효율을 가지고, 그리고 열적 안정성, 거친 배면 가공 단계들, 캡슐화(encapsulation)에 의한 웨이퍼 전면(front side)에서의 범프들의 보호, 및 전면에서의 더 적은 개수의 결함(defect)과 같은 다른 성능을 희생하지 않고, 얇은 웨이퍼 취급의 성능을 증대시킬 수 있다.
전술한 특허 설명서에서, 본 발명의 실시예가 구현예에 따라 변할 수 있는 다수의 구체적인 세부 내용들을 참조하여 설명되었다. 따라서 본 명세서와 도면은 제한적인 의미라기보다는 예시적인 것으로 간주되어야 한다. 본 발명의 범주의 유일하고 배타적인 지표(indicator)와, 본 발명의 범주로 본 출원인에 의해 의도되는 것은, 차후의 임의의 정정을 포함하여, 청구항이 묘사하는 특정 형태로 되어 있는, 본 출원에서 기재되어 있는 청구항들의 세트의 글자 그대로의(literal) 그리고 상당하는 범위이다.

Claims (20)

  1. 워크피스 처리 방법으로서,
    (1) 캐리어 층, 워크피스 층, 및 캐리어 층과 워크피스 층 사이의 인터포저 층을 포함하는 결합된 스택을 마련하는 단계;
    (2) 상기 워크피스 층을 가공하는 단계; 및
    (3) 2개의 인접 층을 분리 또는 결합 해제하기 위해 상기 스택에서 2개의 인접 층들 사이의 접합부에서 가스 분사를 전달하는 단계를 포함하는, 워크피스 처리 방법.
  2. 제1 항에 있어서,
    상기 2개의 인접 층은 캐리어 층과 인터포저 층인, 워크피스 처리 방법.
  3. 제1 항에 있어서,
    상기 캐리어 층은 유리, 실리콘, 세라믹, 사파이어, 석영, 폴리실리콘, 이산화규소, 실리콘-게르마늄, 실리콘 (옥시)니트라이드, 갈륨 니트라이드(GaN), 갈륨 아세나이드(GaAs), 인화갈륨(GaP), 갈륨비소인(GaAsP), 탄화규소(SiC), 구리, 알루미늄, 금, 텅스텐, 탄탈과 같은 금속들; 낮은 k 절연체, 폴리머 절연체, 및 질화금속, 및 규소화합물로부터 선택된 재료로 만들어지는, 워크피스 처리 방법.
  4. 제1 항에 있어서,
    상기 결합된 스택을 마련하는 단계 전에 캐리어 층의 결합 표면을 사전처리하는 단계를 더 포함하는, 워크피스 처리 방법.
  5. 제1 항에 있어서,
    인터포저 층을 향하는 워크피스 층의 표면은, 실리콘, 폴리실리콘, 이산화규소, 실리콘-게르마늄, 실리콘 (옥시)니트라이드, 갈륨 니트라이드(GaN), 갈륨 아세나이드(GaAs), 인화갈륨(GaP), 갈륨비소인(GaAsP), 탄화규소(SiC), 스테인레스 스틸, 구리, 알루미늄, 금, 텅스텐, 탄탈과 같은 금속들; 낮은 k 절연체, 폴리머 절연체, 및 다양한 질화금속, 및 규소화합물과 같은 반전도성 재료상에 또는 그러한 반전도성 재료로부터 제조된 마이크로디바이스(microdevice)를 포함하고,
    상기 마이크로디바이스는 집적 회로, 미세 전자 기계 시스템(MEMS), 마이크로센서, 파워(power) 반도체, 발광 다이오드, 포토닉(photonic) 회로, 인터포저, 임베디드(embedded) 패시브 장치, 땜납 범프, 금속 포스트(post), 및 금속 기둥(pillar)으로부터 선택되는, 워크피스 처리 방법.
  6. 제1 항에 있어서,
    단계 (2)에서 워크피스 층을 가공하는 것은 그라인딩(grinding), 폴리싱(polishing), 포토레지스트 스핀 코팅, 포토리소그래프, 전기 도금, 물리 증착법, 금속 재분배 층 형성, TSV-형성, 화학적 기계적 연마, 에칭, 금속 및 절연체 증착법, 패터닝(patterning), 패시베이션(passivation), 어닐링(annealing), 트랜스퍼링(transferring), 및 이들의 임의의 결합을 포함하는, 워크피스 처리 방법.
  7. 제1 항에 있어서,
    단계 (2)에서 워크피스 층을 가공하는 것은, 광학 렌즈, 얇은 웨이퍼, 얇은 LCD 유리, 얇은 수정 웨이퍼, 얇은 금속판, 얇은 크리스털 디스크, 및 얇은 고체막, 필름 또는 필터로부터 선택된 얇은 제품을 만들기 위해 상기 워크피스를 그라인딩하는 것을 포함하는, 워크피스 처리 방법.
  8. 제1 항에 있어서,
    상기 가스는 공기, 질소, 헬륨, 아르곤, 또는 이들의 임의의 혼합물로부터 선택되는, 워크피스 처리 방법.
  9. 제1 항에 있어서,
    상기 가스 분사는 노즐을 통한 파이프에서의 가스 흐름을 배출함으로써 발생되는, 워크피스 처리 방법.
  10. 제9 항에 있어서,
    상기 가스 흐름은 2 내지 10바의 범위에 있는 압력을 가지는, 워크피스 처리 방법.
  11. 제9 항에 있어서,
    상기 "가스 분사를 전달하는 것"은 상기 접합부를 둘러싸는 1개 내지 6개의 노즐을 사용하여 행해지는, 워크피스 처리 방법.
  12. 제11 항에 있어서,
    상기 "가스 분사를 전달하는 것"은 고정형 스택 주위에서 노즐(들)을 회전시키거나, 고정형 노즐(들)에 대해 상기 스택을 돌림으로써 행해지는, 워크피스 처리 방법.
  13. 제1 항에 있어서,
    상기 단계 (3) 전에 그리고 상기 단계 (2) 후에, 상기 2개의 인접 층 사이의 박리 강도를 감소시키는 단계를 더 포함하는, 워크피스 처리 방법.
  14. 제13 항에 있어서,
    박리 강도를 감소시키는 상기 단계는 액티브 에너지 선 조사(ray irradiation), UV 광 조사, 전자 빔 조사, 가시광 조사, 적외선 조사, 열 처리, 전기장 처리, 자기장 처리, 전자기파 처리, 초음파 처리, 또는 이들의 임의의 결합을 사용하여 이루어지는, 워크피스 처리 방법.
  15. 제14 항에 있어서,
    상기 박리 강도는 ASTM D6862에 의해 결정된 것과 같이 0.01g/㎝ 부터 50.0g/㎝ 까지의 범위로 감소되는, 워크피스 처리 방법.
  16. 제1 항에 있어서,
    가스 분사를 전달하기 전에, 접합부의 외부 주변부의 일부를 기계적으로 및/또는 화학적으로 분쇄 또는 파괴하는 단계를 더 포함하는, 워크피스 처리 방법.
  17. 제1 항에 있어서,
    가스 분사를 전달하기 전에, 접합부의 외부 주변부의 일부를 블레이드(blade)를 사용하여 잘라내는 단계를 더 포함하는, 워크피스 처리 방법.
  18. 제1 항에 있어서,
    상기 단계(3) 후 서로 결합된 채로 있는 2개의 층을 분리하는 단계를 더 포함하는, 워크피스 처리 방법.
  19. 제1 항의 방법을 구현하기 위한 결합 해제 장치로서,
    (ⅰ) 결합된 스택의 워크피스 층을 붙들 수 있는 플랫폼(platform), (ⅱ) 결합된 스택의 캐리어 층을 붙들 수 있는 메커니즘, 및 (ⅲ) 결합된 스택에서 2개의 인접 층들 사이의 접합부에서 가스 분사를 전달하기 위한 가스 분사 전달 시스템을 포함하는, 결합 해제 장치.
  20. 제19 항에 있어서,
    상기 플랫폼과 상기 메커니즘을 서로 멀리 움직이는 힘을 인가할 수 있는 분리기를 더 포함하는, 결합 해제 장치.
KR1020160135970A 2015-10-22 2016-10-19 워크피스 처리 방법 및 그러한 방법을 위해 설계된 장치 KR101898121B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562245239P 2015-10-22 2015-10-22
US62/245,239 2015-10-22
US15/278,141 US9991150B2 (en) 2014-12-12 2016-09-28 Procedure of processing a workpiece and an apparatus designed for the procedure
US15/278,141 2016-09-28

Publications (2)

Publication Number Publication Date
KR20170047176A true KR20170047176A (ko) 2017-05-04
KR101898121B1 KR101898121B1 (ko) 2018-09-12

Family

ID=57223522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160135970A KR101898121B1 (ko) 2015-10-22 2016-10-19 워크피스 처리 방법 및 그러한 방법을 위해 설계된 장치

Country Status (5)

Country Link
EP (1) EP3159919B1 (ko)
JP (1) JP6360123B2 (ko)
KR (1) KR101898121B1 (ko)
CN (1) CN106611717A (ko)
TW (1) TWI638393B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210026626A (ko) * 2019-08-30 2021-03-10 주식회사 엘트린 디본딩 장치.
KR20220111408A (ko) * 2021-02-02 2022-08-09 주식회사 플래닝썬 발포 테이프를 이용한 박형 웨이퍼 취급 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108908132A (zh) * 2018-07-17 2018-11-30 安徽理工大学 一种铜表面磨料气射流抛光方法
JP7146354B2 (ja) * 2019-01-22 2022-10-04 株式会社ディスコ キャリア板の除去方法
CN111524849A (zh) * 2019-02-02 2020-08-11 中芯集成电路（宁波）有限公司 半导体结构及其制作方法
JP7159898B2 (ja) * 2019-02-14 2022-10-25 株式会社Sumco ウェーハ回収装置、研磨システム、および、ウェーハ回収方法
JP7262904B2 (ja) * 2019-08-26 2023-04-24 株式会社ディスコ キャリア板の除去方法
JP7262903B2 (ja) * 2019-08-26 2023-04-24 株式会社ディスコ キャリア板の除去方法
WO2022073108A1 (en) * 2020-10-06 2022-04-14 Omniply Technologies Inc. Techniques for fabricating and separating flexible microelectronics devices from rigid substrates
CN113161868A (zh) * 2021-04-12 2021-07-23 武汉仟目激光有限公司 晶圆片及其制作方法
CN113838777B (zh) * 2021-09-03 2023-08-25 北京中科镭特电子有限公司 一种激光解键合的检测控制系统
CN116344337B (zh) * 2023-05-30 2023-07-25 北京无线电测量研究所 一种化合物半导体晶圆背面加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164905A (ja) * 1998-09-22 2000-06-16 Canon Inc 光電変換装置の製造方法とその製造装置
JP2004064040A (ja) * 2002-06-03 2004-02-26 Three M Innovative Properties Co 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
US20140020847A1 (en) * 2011-04-11 2014-01-23 Ev Group E. Thallner Gmbh Bendable carrier mount, device and method for releasing a carrier substrate
CN104979262A (zh) * 2015-05-14 2015-10-14 浙江中纳晶微电子科技有限公司 一种晶圆分离的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH115064A (ja) * 1997-06-16 1999-01-12 Canon Inc 試料の分離装置及びその方法並びに基板の製造方法
EP0989616A3 (en) * 1998-09-22 2006-05-10 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
TW558743B (en) * 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
US7534498B2 (en) * 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
JP2004079613A (ja) * 2002-08-12 2004-03-11 Disco Abrasive Syst Ltd 半導体ウェーハ移し替え装置
JP2010129607A (ja) * 2008-11-25 2010-06-10 Nitto Denko Corp ダイシング用表面保護テープ及びダイシング用表面保護テープの剥離除去方法
EP3093876B1 (en) * 2015-05-14 2022-10-19 Micro Materials Inc. A method of separating a carrier-workpiece bonded stack
CN204696090U (zh) * 2015-07-08 2015-10-07 浙江中纳晶微电子科技有限公司 晶圆解键合装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164905A (ja) * 1998-09-22 2000-06-16 Canon Inc 光電変換装置の製造方法とその製造装置
JP2004064040A (ja) * 2002-06-03 2004-02-26 Three M Innovative Properties Co 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
US20140020847A1 (en) * 2011-04-11 2014-01-23 Ev Group E. Thallner Gmbh Bendable carrier mount, device and method for releasing a carrier substrate
CN104979262A (zh) * 2015-05-14 2015-10-14 浙江中纳晶微电子科技有限公司 一种晶圆分离的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210026626A (ko) * 2019-08-30 2021-03-10 주식회사 엘트린 디본딩 장치.
KR20220111408A (ko) * 2021-02-02 2022-08-09 주식회사 플래닝썬 발포 테이프를 이용한 박형 웨이퍼 취급 방법

Also Published As

Publication number Publication date
EP3159919A1 (en) 2017-04-26
JP2017094484A (ja) 2017-06-01
EP3159919B1 (en) 2021-08-04
KR101898121B1 (ko) 2018-09-12
TW201717266A (zh) 2017-05-16
JP6360123B2 (ja) 2018-07-18
TWI638393B (zh) 2018-10-11
CN106611717A (zh) 2017-05-03

Similar Documents

Publication Publication Date Title
KR101898121B1 (ko) 워크피스 처리 방법 및 그러한 방법을 위해 설계된 장치
US9991150B2 (en) Procedure of processing a workpiece and an apparatus designed for the procedure
EP2575163B1 (en) Improved debonding equipment and methods for debonding temporary bonded wafers
TW202333198A (zh) 接合薄基板的方法
US9064686B2 (en) Method and apparatus for temporary bonding of ultra thin wafers
US9962919B2 (en) Method of separating a carrier-workpiece bonded stack
US9159595B2 (en) Thin wafer carrier
US11097306B2 (en) Support for bonding a workpiece and method thereof
US10103048B2 (en) Dual-layer bonding material process for temporary bonding of microelectronic substrates to carrier substrates
EP2577720B1 (en) Apparatus and method for detaping an adhesive layer from the surface of ultra thin wafers
WO2015009801A1 (en) Bonded wafer system and method for bonding and de-bonding thereof
US20120091585A1 (en) Laser release process for very thin si-carrier build
EP3093876B1 (en) A method of separating a carrier-workpiece bonded stack
McCutcheon et al. Advanced thin wafer support processes for temporary wafer bonding
Puligadda Temporary Bonding Material Requirements

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant