CN100336073C - 晶片模组装设基板、晶片模组及智慧卡 - Google Patents

晶片模组装设基板、晶片模组及智慧卡 Download PDF

Info

Publication number
CN100336073C
CN100336073C CNB028274768A CN02827476A CN100336073C CN 100336073 C CN100336073 C CN 100336073C CN B028274768 A CNB028274768 A CN B028274768A CN 02827476 A CN02827476 A CN 02827476A CN 100336073 C CN100336073 C CN 100336073C
Authority
CN
China
Prior art keywords
contact
electrical isolation
installing
substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028274768A
Other languages
English (en)
Other versions
CN1615493A (zh
Inventor
E·海内曼恩
F·佩斯奇纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1615493A publication Critical patent/CN1615493A/zh
Application granted granted Critical
Publication of CN100336073C publication Critical patent/CN100336073C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

本发明是提出一晶片模组的电绝缘装设基板(10)，其中该电绝缘装设基板是于一接触面(12)上具有接触面金属化层(20)，而该接触面金属化层(20)则具有相互电绝缘的第一接触表面(21)，以及该电绝缘装设基板亦于相对于该接触面金属化层(20)的一使用面(13)上具有使用面金属化层(30)，而该使用面金属化层(30)则具有相互电绝缘的第二接触表面(31)，而且，所述该等第一接触表面(21)的至少其中一些是相关连于所述该等第二接触表面(31)。本发明是提供，所述该等彼此相关连的接触表面是至少于一晶片容置区域(I)外部以及一模组装设区域(Ⅲ)外部的部分相互完全覆盖。

Description

晶片模组装设基板、晶片模组及智慧卡
发明叙述
本发明是相关于一晶片模组的一电绝缘装设基板，而该电绝缘装设基板是于一接触面上具有接触面金属化层，而该接触面金属化层则具有相互电绝缘的第一接触表面，并且，该电绝缘装设基板亦于一相对于该接触面金属化层的使用面上具有使用面金属化层，而该使用面金属化层则具有相互电绝缘的第二接触表面，而且，该等第一接触表面的至少其中一些是相关连于该等第二接触表面。本发明亦相关于具有上述形式的一装设基板的一晶片模组以用于插入一智慧卡，同时，亦加以叙述一具有一卡本体的一智慧卡，而在该卡体表面是形成有一腔穴，并且上述型态的一晶片模组是被导入该腔穴中。
上述型态的电绝缘装设基板、晶片模组以及智慧卡是与习知技术有所辨别。如此的配置的基本结构将以图2作为参考而加以叙述，而图2则是显示被插入一智慧卡的一卡本体里的一腔穴之中的一晶片模组的剖面图。
一智慧卡本体50是于其表面51中具有一腔穴52，而该腔穴52形成为具有两梯级，并包括一内部腔穴53以及一外部腔穴54，其中该外部腔穴54是具有一较大的半径，但却不如该内部腔穴53一样延伸深入该卡本体50。一晶片模组1是被导入该腔穴52之中，以使其末端大略与该智慧卡的该表面51齐平。
该晶片模组1是包括一装设基板10，而接触面金属化层20则是被提供于一接触面12之上，并具有相互电绝缘的接触表面21，而作为举例，在图2中所显示的剖面图是仅举例说明两个第一接触表面21。使用面金属化层30则被提供于与该接触面金属化层20相对的一使用面13之上，而此是同样的具有相互电绝缘的第二接触表面31，并且，其中的两个亦同样的加以举例说明于图式之中，以作为例子。在所呈现的示范性实施例中，该第二接触表面31是实质上自该装设基板10的一边缘区域延伸至一中心配置区域，于图2中，此中心装置区域是注解为I，此区域是为一晶片容置区域，而在其中，一晶片40是从该使用面13而被施加至该装设基板。
在此例子中，于该晶片40以及该第二接触表面31之间的电连接是利用覆晶封装技术(Flip Chip technology)而加以产生，至于面对该使用面13的接触点41则是因此藉由接触元件42而与在该第二接触表面31上的接触点32相电连接，同时，该晶片容置区域I的表面是藉由将被施加至该装设基板1的该晶片40而专门地加以定义，再者，在图2中的剖面图例是使得用于容置该晶片40的该内部腔穴53可以轻易的显见。
假设所举例说明的智慧卡是为一标准的智慧卡，则总共在六至十个之间的第一接触表面21会被配置在该装设基板的该接触面之上，而这些第一接触表面21的至少其中一些是会相关连于该第二接触表面31。
在所呈现的示范性实施例中，一电连接是藉由一接触材料元件15而产生于彼此相关连的接触表面21、31之间，在此例子中，该接触材料元件15是具有所谓通透接触(through-contact)的形式。而为了这个目的，该装设基板10则具有一凹处14，以被一接触材料所填满，进而形成该接触材料元件15。
该晶片模组1或该装设基板10是更进一步具有一模组装设区域III，而在此模组装设区域III之中，该晶片模组1或该装设基板10是藉由一连接材料55而机械地连接至该外部腔穴54的基底(base)，因此，该模组装设区域III是会实质上延伸于该外部腔穴54的基底以及该装设基板10于其中相互覆盖的区域之中。
II表示是代表既非一晶片容置区域I亦非一模组装设区域III的一区域，因此，此区域II是藉由在该内部腔穴53的内壁与该晶片40之间的区域而加以定义。
图2是举例说明一经常使用的智慧卡的一习知结构。在此例子中，主要的注意力是着重于该晶片模组以及其在一智慧卡中设置的机械负载容量，这是因为当该智慧卡藉由邮寄而加以派送时，该智慧卡乃是藉由字母排序系统而加以传输以及排序，而在该过程中，位于该智慧卡中的该晶片模组是会遭受到在该字母排序系统中快速方向改变所造成的一严重机械弯折应力，而由于高馈送速度、于通常具有大约40nm直径的移动滚轮上的频繁方向改变、以及在该字母排序系统中的其他设计特征，该晶片模组是会更进一步的遭受到非常高的动力。
在某些例子中，当它们通过该字母排序系统时，所发生的力是可以传达至半导体晶片或造成在该晶片以及该第一接触表面之间的该电连接受损。因此，所发生的力是会正常地被在该晶片区域以及连接区域中不断增加的模组弯折抵抗力所吸收，因此，通常都会为了此目的而使用硬覆盖构件，其是会围绕于该装设基板的该使用面上的该晶片的周围并且具有一高弹性模数(modulus)。而为了增加该模组弯折抵抗力以吸收发生在该晶片区域以及连接区域之中的力，其亦有可能使用将该晶片模组1连接至该外部腔穴54的基底的所谓的热融胶黏剂(hot-meltingadhesive)，其弹性特征是可以有效率地更进一步帮助上述的方法。
当在该晶片以及该第二接触表面之间的该电连接是藉由结合线(bonding wire)而完成时，上述的方法是特别的适用，然而，由于在图2中所举例说明的最近导入的覆晶封装技术，由聚酯(polyester)所构成的装设基板是被用来取代先前所使用的由环氧化物(epoxy)所构成的装设基板，因此直到现在一直所被使用的用于产生一特别机械坚实晶片模组的方法，是将不再可以以一没有受限的方式而被使用。
因此，本发明的目的是在于具体指明一电绝缘装设基板，而使一晶片是可藉由覆晶封装技术而装设于其上，并总体而言造成一特别机械坚实的晶片模组。更甚者，像这样的一机械坚实晶片模组是亦为打算要具体指明者。
此目的通过本发明所揭示的一电绝缘装设基板而加以达成。根据本发明，该彼此相关连的接触表面是打算至少于晶片容置区域的外部以及模组装设区域之外部的部分相互完全覆盖。
本发明是以由聚酯所构成的基板会具有一低弯折抵抗力的知识作为基础，换言之，该装设基板是非常具有弹性，这表示，当施加一弯折负载时，将没有力会作用于该晶片本身。而提供在该第一接触表面之间并且通常具有与所述的弯折点一样作用的绝缘槽，由于该装设基板的该低弯折抵抗力，因此其并无法对该晶片造成任何损害影响，这表示，该装设基板不能传递任何力矩至该晶片或至在该接触面或使用面上的金属化层。
然而，为了回应一弯折负载，发生的力现在会直接作用在位于侧边、沿着该晶片旁边的金属化表面。相关的实验显示，特别是位于该使用面上的该第二接触表面，若其是覆盖在位于两个第一接触表面之间的一绝缘槽时，其是可以被撕裂，然而，该第二接触表面如此的撕裂却可以藉由该彼此相关连的接触表面在至少该晶片容置区域的外部以及该模组装设区域之外部的部分相互完全覆盖而加以避免。
当然，较具优势的是，该彼此相关连的接触表面亦于该晶片容置区域中或于该模组装设区域中相互覆盖。
一更进一步具有优势的改进是在于提供，每一第一接触表面是具有一相关连的第二接触表面。正如在本发明的一更进一步改进中所提供，若一电连接是藉由一接触材料元件而产生于该等彼此相关连的接触表面之间时，每一第一接触表面则可以实行一电性功能。该接触材料元件较佳地是被配置在该装设基板上的该装设区域之中。
本发明的该晶片模组的特征在于该智慧卡本体(50)是具有本发明所揭示的电绝缘装设基板(10)，而于该装设基板(10)的该使用面(13)之上是装设有至少一晶片(40)，其中该晶片(40)是于一主要面上具有接触点(41)，且所述接触点(41)的至少其中一些是经由接触元件(42)而电连接至所述第二接触表面(31)，并晶片模组其是藉由至少一晶片是被施加于该装设基板的该使用面之上且于一主要面上具有接触点而加以区别，而该等接触点的至少其中一些是经由接触元件而电连接至该等第二接触点。该等接触元件是较佳地为凸块的形式，因此，覆晶封装接触可以在该晶片以及该装设基板之间加以执行。
根据本发明的该智慧卡的特征而加以定义在于具於有一卡本体(50)，而在该卡本体(50)的表面中是形成有一腔穴(52)，以于其中导入根据有本发明所揭示的晶片模组(1)，其中，该卡本体(50)上的晶片模组的机械保持力是经由其模组装设区域(III)提供的。根据本发明的该智慧卡是具有一卡本体，且在该卡本体的表面中是形成有一腔穴，而上述型态的一晶片模组是被导入此腔穴之中，且于该卡本体之上的该晶片模组的此机械保持力乃是经由其模组装设区域而加以提供。该机械保持力是较佳地经由一连接材料而加以提供，例如，一胶黏剂。在一较佳实施例中，该腔穴形成为具有两梯级并因此而具有一内部以及一外部腔穴，该内部腔穴是用于容置该晶片模组的该晶片，并且，其是据此而较该外部腔穴更进一步延伸进入该卡本体之中，至于该外部腔穴的基底，则是为该晶片模组的机械保持力的连接材料所施加之处，是定义出该模组装设区域。
本发明以及其优点是将以接下来的图式做为参考而有更详尽的解释，其中：
图1：其是显示根据本发明的一装设基板以及晶片模组的一示范性实施例的平面图；以及
图2：其是显示举例说明一智慧卡中一晶片模组的配置的剖面图。
图1是显示根据本发明的一装设基板以及一晶片模组的一示范性实施例的平面图。根据本发明的该装设基板的构型是将于接下来以图1A做为参考而加以解释。
该图例是显示该装设基板10的该接触面12的一平面图。接触表面金属化层20是被施加至该接触面12之上，并且其是包括八个第一接触表面21，原则上，该第一接触表面21是可具有任何所需的构型，而在所呈现的实施例中，它们是以有关于对称的水平以及垂直轴的镜像对称而加以形成，该等第一接触表面21是藉由绝缘槽22而相互电绝缘，该等绝缘槽22是代表潜在所需的弯折点，特别是，若它们完全通过而横跨该装设基板时，而此是为，举例而言，在该装设基板10从上至下的对称线的区域中的例子。该接触表面金属化层20的由23所标示的那些区域是被用于减弱潜在所需弯折点，并于所呈现的例子中不具电性功能。
相同地，形成于相对于该接触面12的该使用面30上的使用面金属化层30，是亦可以在平面图中看见，并且是具有数个第二接触表面31，在此例子中的该等第二接触表面31是具有接触点32，而藉由该等接触点32，它们是可经由覆晶封装的完成而与可被施加至该使用面13上的一晶片完成接触，在所举例说明的示范性实施例中，该第二接触表面31是为导体抽丝(conductor runs)的形式，原则上，该第二接触表面31是可具有任何所需的形状。
在相对于该接触点32的末端，该第二接触表面31是籍由一接触材料元件15而被分别电连接至相关连的第一接触表面21，该接触材料元件15的构型是于图2中可以较清楚的看出，而其已经于前言中有所叙述。
图1A是提供根据本发明的该装置的第一以及第二接触表面21、31的良好图例。彼此相关连的第一以及第二接触表面21、31是会完全相互覆盖，以避免由于弯折负载对该第二接触表面31所造成的损害。
若该第二接触表面31是延伸而覆盖该等隔绝槽22时，则它们将可能于弯折发生时受到损害，因为该等绝缘槽，正如已经提及的，是代表潜在的弯折点，所以，当弯折负载作用于该装设基板上时，此将因此会导致在该等绝缘槽的区域中的扭结，并因此导致该第二接触表面31的过渡暴露或压缩。
图1B是显示根据本发明的一晶片模组，其中一晶片40是已经被施加至该使用面13。在此例子中的该晶片40是会覆盖该第二接触表面31的所接触点32，以使得可以完成覆晶封装接触。再者，该晶片40的侧边缘是会定义出一晶片容置区域I，而其是由交叉的阴影加以代表，该晶片容置区域I是位于一区域II(具有斜线阴影)之中，而其是说明了在一智慧卡本体中一内部腔穴53的轮廓(请参阅第二图2)，根据本发明，完全的覆盖是打算要提供于在彼此相关连的第一以及第二接触表面21、31之间的此区域II之中，而其他未画阴影的区域，其是标示为III，并代表该模组装设区域，而这在第二图2中可以较清楚的看出，在此区域中，该外部腔穴54的基底以及该装设基板10是相互覆盖，因此就可以经由一连接材料55而提供机械附著。
由于当一弯折负载发生时，足够的坚实程度是于该晶片容置区域以及在该模组装设区域I之中可以加以确保，因此，对相关连的第一以及第二接触表面21以及31分别的覆盖就并非绝对必须，然而，于此些区域之中，该晶片模组以及该装设基板的机械坚实程度是亦可以藉由分别相关连的接触区域的相互覆盖而加以达成。
因此，根据本发明，于两个面上进行金属化的一装设基板是加以提供，并且于其中，彼此相关连的第一以及第二接触表面是原则上并不延伸而覆盖相邻的绝缘槽，原则上，绝缘槽以及第二接触表面的交叉是打算要在任何不是由一晶片容置区域或一模组装设区域所形成的区域中加以避免的。
符号列表
1    晶片模组
10   装设基板
12   接触表面
13   使用面
14   凹处，是以一接触材料而加以填满
15   接触材料元件
20   接触表面金属化层
21   第一接触表面
22   绝缘槽/网络
30   使用面金属化层
31   第二接触表面
32   接触点
40   晶片
41   接触点
42   接触元件
50   卡本体
51   表面
52   腔穴
53   内部腔穴
54   外部腔穴
55   连接材料
I    晶片容置区域
II
III  装设区域

Claims (18)

1.一种晶片模组的电绝缘装设基板(10)，其中该电绝缘装设基板是于一接触面(12)上具有接触面金属化层(20)，而该接触面金属化层(20)则具有相互电绝缘的第一接触表面(21)，以及该电绝缘装设基板亦于背对于该接触面金属化层(20)的一使用面(13)上具有使用面金属化层(30)，而该使用面金属化层(30)则具有相互电绝缘的第二接触表面(31)，并且，所述第一接触表面(21)的至少其中一些是相关连于所述第二接触表面(31)，以及所述彼此相关连的接触表面(21、31)是至少于一晶片容置区域(I)外部以及一模组装设区域(III)外部的部分相互完全覆盖，而且，彼此相关连的所述第一以及第二接触表面(21、31)是不会延伸而覆盖一绝缘槽(22)，其中所述绝缘槽(22)与该第一接触表面(21)相邻。
2.根据权利要求第1项所述的电绝缘装设基板，其中所述彼此相关连的接触表面(21、31)是于该晶片容置区域(I)中相互覆盖。
3.根据权利要求第2项所述的电绝缘装设基板，其中所述彼此相关连的接触表面(21、31)是于该模组装设区域(III)中相互覆盖。
4.根据权利要求第1项所述的电绝缘装设基板，其中所述彼此相关连的接触表面(21、31)是于该模组装设区域(III)中相互覆盖。
5.根据权利要求第1至第4项中任一项所述的电绝缘装设基板，其中每一所述第一接触表面(21)是具有一相关连的第二接触表面(31)。
6.根据权利要求第5项所述的电绝缘装设基板，其中该电绝缘装设基板(10)是由聚酯所构成。
7.根据权利要求第5项所述的电绝缘装设基板，其中藉由一接触材料元件(15)于所述彼此相关连的接触表面(21、31)之间产生一电连接。
8.根据权利要求第7项所述的电绝缘装设基板，其中该接触材料元件(15)是被提供于该电绝缘装设基板(10)的该模组装设区域(III)之中。
9.根据权利要求第1至第4项中任一项所述的电绝缘装设基板，其中藉由一接触材料元件(15)于所述彼此相关连的接触表面(21、31)之间产生一电连接。
10.根据权利要求第9项所述的电绝缘装设基板，其中该电绝缘装设基板(10)是由聚酯所构成。
11.根据权利要求第9项所述的电绝缘装设基板，其中该接触材料元件(15)是被提供于该电绝缘装设基板(10)的该模组装设区域(III)中。
12.根据权利要求第1至第4项中任一项所述的电绝缘装设基板，其中该电绝缘装设基板(10)是由聚酯所构成。
13.根据权利要求第7项所述的电绝缘装设基板，其中该电绝缘装设基板(10)是由聚酯所构成。
14.根据权利要求第8项所述的电绝缘装设基板，其中该电绝缘装设基板(10)是由聚酯所构成。
15.一种插入一智慧卡本体(50)中的晶片模组，其中该智慧卡本体(50)是具有根据权利要求第1至第14任一项所述的电绝缘装设基板(10)，而于该电绝缘装设基板(10)的该使用面(13)之上是装设有至少一晶片(40)，其中该晶片(40)是于一主面上具有接触点(41)，且所述接触点(41)的至少其中一些是经由接触元件(42)而电连接至所述第二接触表面(31)。
16.根据权利要求第15项所述的晶片模组，其中所述接触元件(42)是为凸块。
17.一种智慧卡，其是具有一卡本体(50)，而在该卡本体(50)的表面中是形成有一腔穴(52)，以于其中导入根据权利要求第15或第16项所述的晶片模组(1)，其中，该卡本体(50)上的晶片模组的机械保持力是经由其模组装设区域(III)提供的。
18.根据权利要求第17项所述的智慧卡，其中该腔穴形成为具有两梯级。
CNB028274768A 2002-01-24 2002-12-23 晶片模组装设基板、晶片模组及智慧卡 Expired - Fee Related CN100336073C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10202727.7 2002-01-24
DE10202727A DE10202727A1 (de) 2002-01-24 2002-01-24 Trägersubstrat für ein Chipmodul, Chipmodul und Chipkarte

Publications (2)

Publication Number Publication Date
CN1615493A CN1615493A (zh) 2005-05-11
CN100336073C true CN100336073C (zh) 2007-09-05

Family

ID=27588032

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028274768A Expired - Fee Related CN100336073C (zh) 2002-01-24 2002-12-23 晶片模组装设基板、晶片模组及智慧卡

Country Status (5)

Country Link
EP (1) EP1468398B1 (zh)
CN (1) CN100336073C (zh)
DE (2) DE10202727A1 (zh)
TW (1) TW580764B (zh)
WO (1) WO2003063077A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005061553B4 (de) * 2005-12-22 2013-07-11 Infineon Technologies Ag Chipmodul
US8991711B2 (en) 2012-07-19 2015-03-31 Infineon Technologies Ag Chip card module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0766197A1 (en) * 1995-04-13 1997-04-02 Dai Nippon Printing Co., Ltd. Ic card and ic module
CN1234888A (zh) * 1997-06-23 1999-11-10 罗姆股份有限公司 智能卡用模块、智能卡及智能卡用模块的制造方法
CN1265759A (zh) * 1997-07-30 2000-09-06 因芬尼昂技术股份公司 芯片模块的制造方法
CN1279797A (zh) * 1997-09-26 2001-01-10 格姆普拉斯有限公司 电子模块或标签及其制造方法、包括这种模块或标签的介质

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
JPS60589A (ja) * 1983-06-16 1985-01-05 Kyodo Printing Co Ltd Ｉｃカ−ド
FR2584236B1 (fr) * 1985-06-26 1988-04-29 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
FR2620586A1 (fr) * 1987-09-14 1989-03-17 Em Microelectronic Marin Sa Procede de fabrication de modules electroniques, notamment pour cartes a microcircuits
JP2597139B2 (ja) * 1988-04-15 1997-04-02 共同印刷株式会社 Ｉｃカード用ｉｃモジュール
JPH022092A (ja) * 1988-06-10 1990-01-08 Dainippon Printing Co Ltd Ｉｃカード
US5255430A (en) * 1992-10-08 1993-10-26 Atmel Corporation Method of assembling a module for a smart card
JPH0863567A (ja) * 1994-08-19 1996-03-08 Citizen Watch Co Ltd Ｉｃカード用モジュール
JP3544990B2 (ja) * 1995-10-31 2004-07-21 イビデン株式会社 電子部品モジュール及びその製造方法
JPH11185001A (ja) * 1997-12-22 1999-07-09 Toppan Printing Co Ltd Ｉｃカード用のｉｃモジュール
JPH11185004A (ja) * 1997-12-25 1999-07-09 Toppan Printing Co Ltd Ｉｃモジュールとそのモジュールを搭載したｉｃカード
JPH11203441A (ja) * 1998-01-13 1999-07-30 Toppan Printing Co Ltd 耐衝撃性ｉｃモジュールを搭載したｉｃカード
JPH11259620A (ja) * 1998-03-06 1999-09-24 Dainippon Printing Co Ltd Ｉｃモジュールおよびｉｃカード

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0766197A1 (en) * 1995-04-13 1997-04-02 Dai Nippon Printing Co., Ltd. Ic card and ic module
CN1234888A (zh) * 1997-06-23 1999-11-10 罗姆股份有限公司 智能卡用模块、智能卡及智能卡用模块的制造方法
CN1265759A (zh) * 1997-07-30 2000-09-06 因芬尼昂技术股份公司 芯片模块的制造方法
CN1279797A (zh) * 1997-09-26 2001-01-10 格姆普拉斯有限公司 电子模块或标签及其制造方法、包括这种模块或标签的介质

Also Published As

Publication number Publication date
TW200302563A (en) 2003-08-01
CN1615493A (zh) 2005-05-11
DE50203306D1 (de) 2005-07-07
TW580764B (en) 2004-03-21
EP1468398A1 (de) 2004-10-20
EP1468398B1 (de) 2005-06-01
DE10202727A1 (de) 2003-08-21
WO2003063077A1 (de) 2003-07-31

Similar Documents

Publication Publication Date Title
CN1143381C (zh) 用于制作芯片卡-模块的方法
CN1291628C (zh) 布线板
CN1155913C (zh) 生产芯片卡的方法及芯片卡
US7193263B2 (en) Electronic component having an integrated passive electronic component and associated production method
CN1191628C (zh) 具有交替的长焊盘和短焊盘的半导体器件
US5471093A (en) Pseudo-low dielectric constant technology
CN1213386C (zh) 便携式数据载体
CN1960084A (zh) 存储卡用转接器
CN1913149A (zh) 包括叠层芯片的半导体器件生产方法及对应的半导体器件
CN1591475A (zh) 半导体装置及其制造方法
CN1160926A (zh) 半导体装置及其制造方法
CN1961426A (zh) 具有连接衬底的半导体模块及其制造方法
UA58516C2 (uk) Картка із вмонтованим кристалом інтегральної схеми (ic) і напівпровідниковий кристал ic для застосування в картці
CN101405752A (zh) 存储卡
CN1366694A (zh) 静电型继电器和用该继电器的用于通信的装置
CN101059532A (zh) 导电接触探头保持器
CN1720541A (zh) 智能卡及其制造方法
CN110223607A (zh) 拼接单元及拼接面板
CN100336073C (zh) 晶片模组装设基板、晶片模组及智慧卡
CN1555576A (zh) 电子标签及其制造方法
CN1768317A (zh) Pc卡
CN1961424A (zh) 具有两组芯片触点的芯片
CN101034702A (zh) 电容介电层及其形成方法与电容器
CN1504816A (zh) 像素结构及其制造方法
CN1192361C (zh) 薄膜磁头坯料及其制造方法和薄膜磁头的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070905

Termination date: 20211223

CF01 Termination of patent right due to non-payment of annual fee