TW580764B - Mounting substrate for a chip module, a chip module and a smart card - Google Patents
Mounting substrate for a chip module, a chip module and a smart card Download PDFInfo
- Publication number
- TW580764B TW580764B TW092100085A TW92100085A TW580764B TW 580764 B TW580764 B TW 580764B TW 092100085 A TW092100085 A TW 092100085A TW 92100085 A TW92100085 A TW 92100085A TW 580764 B TW580764 B TW 580764B
- Authority
- TW
- Taiwan
- Prior art keywords
- contact
- mounting substrate
- contact surface
- module
- area
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
- G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
- Wire Bonding (AREA)
Description
A、發明說明 (發明說明應敘明' 發明所屬之技術領域、先前技術、内容、實施方式及圖 技術領域 ⑴ 本务明係有關一種用於晶片模組之電絕緣安裝基板,該 二緣安裝基板的一接觸面上具有附有第一接觸表面的接 觸,敷金屬,㈣第-接觸表面彼此間電絕緣,該電絕緣 安裝基板的一使用面該接觸面敷金屬相對,該使用面上具 有附有第二接觸表面的使用面敷金屬,該等第二接觸表面 彼此間電絕緣,且該等第—接觸表面之至少_部份與第二 接觸表面相關聯。本發明亦係有關一種晶片模組,Α用以 插入具有該類型安裝基板的智慧卡本體内。本文亦說明一 種/、有卡片本肢的智慧+,在其表面有一空腔、可將該類 型晶片模組置於其中。 先前技術 上述颁型之電絕緣安裝基板、晶片模組和智慧卡係先前 技術中所§知。此類配置之基本結構將參照圖2說明,其中 頜示插入去曰慧卡本體空腔中晶片模組之斷面圖。 曰μ卡本體50在其表面5丨有一空腔52。空腔“係具有高 -^ 4又的形狀,包括一内腔5 3和一外腔5 4,外腔直徑大 方、内I 53,但深度不及内腔。在空腔52内置入一晶片模組1 ’使其末端大致與智慧卡表面5 1齊平。 曰曰片杈、姐1包括一安裝基板1 0。在一接觸表面1 2上具有接 觸面放孟屬20,敷金屬上有彼此電絕緣的接觸表面2 1。圖2 所不之斷面圖僅顯示兩個第一接觸表面2 1以作範例說明。 在人接觸面敷金屬20相對的使用面13上有使用面敷金屬3 0 580764 (2) 發明說钥繽頁 。其同樣具有彼此電絕緣的第二接觸面3 1,圖中也同樣顯 示兩個第二接觸面以作範例說明。在此示範性具體實施例 中’第二接觸表面3 1本質上係從該安裝基板1 〇的一邊緣區 域延伸到配置於圖2中以I標示的一中央區域。該區域為一 晶片容納區,在此區域中有一晶片4〇配置於安裝基板的使 用面13上。 在此h形中,晶片40和第二接觸面3 1之間的電連接係藉 由4 j衣日日片技術產生。因此,面向使用面1 3的接觸點4 1係 I曰由接觸元件42與第二接觸面3 1上的接觸點3 2電連接。晶 片容納區域1之表面係完全由配置於安裝基板!上的晶片Γ〇 之面積所疋義。而且,由圖2所示之斷面圖可知内腔Μ係用 來容納晶片40。 假設圖式之智慧卡係一標準智慧卡,在安裝基板之接觸 面上總共配置有六至十個第_接觸表面21。此類第一接觸 表面2 1中至少有部分與第二接觸表面3 1相關連。 在此示範性具體實施例中’係藉一接觸材料元件Η在互 接::表面21、31中間形成電連接。在此情況下的 科几件15係所謂「通孔接觸」之形式。為此目的, 2 反1〇有—凹槽14填滿了接觸材料,以形成接觸材料 。::输1或安裳基板10上另有-模組安裝區〗Π 連接材SI衣區111中,晶片模組1或該安裝基板係藉由-連接材㈣與料腔54之底部機械連接。因此, 組安裝區111係包括外腔54之底部和安裝基板職此覆蓋的 580764
(3) 區域。 11代表既非晶片容納區j亦非模組安裝區m之區域。因此 ,區域II係為内腔壁53和晶片40之間的區域所定義。 "圖2说明了常用之智慧卡的傳統結構。由於當藉由郵件派 送智慧卡時,係由郵件分揀系統來傳送並分類智慧卡,因 此,此時更關注晶片模組設計和安裝至智慧卡時的機械負 载容量。在此過程中,位於智慧卡上的晶片模組極易受由 信件分揀系統内迅速的方向改變所產生嚴重機械彎曲應力 的影響。此外,由於信件分揀系統中直徑一般約為如毫米 的運動滾筒上很高的||送速率和頻繁的方向改變,以及系 '先中其他的设汁特點,故晶片模組也承受很高的運動力。 在某些情況下’當其經過信件分棟系統時,出現的力量 半導體晶片或晶片與第一接觸表面之間的電連接遭 叉知吾。因此,出現的壓力常藉由增加晶片區域和連接區 域中的模組彎曲阻抗來吸收。為此,通常使用堅固的覆罢 化合物來包圍安裝基板使用面上的晶片,且其—般呈有: ::彈性係數。為了增加模組彎曲阻抗以吸收在晶片、區域 二二區域内的力量’也可使用所謂的熱熔黏合劑來將晶 1連接至外腔54的底部。其彈性特性可有效地幫助上 述之措施。 吊刀上 '晶片和第二接觸表面之間係藉由焊絲進行電連接時, 別適用。然而’隨著如圖2所示之新倒裝晶片 何、命入,已使用由聚g旨構成的安裝基板, 所用由環氧化物描士从—壯# f K日尤别 I平飞化物構成的女裝基板。因此,至今仍用來產生 (4) 580764
具有機械強固性晶片模組之方 發明内容 已不再犯無限制地使用。 因此’本發明之目的係具體說明_ 可藉由存ί丨另士曰u t 家9女衣基板, 錯由旬衣曰曰片技術將晶片安裝於其上 械強固性的晶片模組。而且 生,、有機 性之該晶片模組。 L體說明具有機械強固 如申請專利範圍第!項之特點所述 裝基板為基礎而實現二的係…緣安 日7叹選方法。根據本發明, 史 需在曰Η — 人' 相關聯的接觸表面至少 而在日日片谷納區和模組安裝區之外彼此互 。 本發明係基於一頊知缉,Pri丄 ^ 的彎曲阻抗。換言之飞安;ΙΓ1構成的基板具有很低 當彎曲負載施加於其上: ^ ^ ^ , /又有力I作用於晶片本身。由 ;女敕基板之低彎曲阻抗,該 ^ ▲ 昂接觸表面之間一般作 2 =彎曲點的絕緣槽並不會弓I起對晶片的任何損壞作 接:即’安裝基板不能將任何轉矩傳或 至接觸面或使用面上的敷金屬。 飞傳达 传!現在當有一彎曲負載出現時,對其回應的力量則 命认、 达緣處的敷金屬表面上。特別, 貝驗已證明,如果位於使用面上 ^ ^ ]弟一接觸表面係橫跨於 兩個弟一接觸表面之間的 緣t之上犄,很可能會剥落。 …、弟—接觸表面的此種剝落可藉至少在晶片 模組安裝區以外彼此穿+罗芸认 σ、 矛 ^ 设風的互相關聯接觸表面來避免。 *然’互相關聯接觸表面在晶片容納區或模組安裝區内 (5) (5)發嘴說顆繽頁 彼此覆盖也係有利的。 進一步有利之改進係使各第一接觸表面均有相關聯之第 二接觸表面。如本發明之進一步改進所述,若在互相關聯 接觸表面之間藉由接觸材料元件產生電連接,則各第一接 觸表面即可執行電氣功能。接觸材料元件最好係安排在安 裝基板上的安裝區域。 本發明所述之晶片模組係由申請專利範圍第8項之特點 所定義’且其獨特之處為:至少有一晶片係配置於安裝基 板的使用面上’並在主要面上具有接觸點,且其中部分接 觸點係藉由接觸元件與第二接觸點電連接。接觸元件最好 為凸塊(bumps)形式,從而可在晶片和安裝基板之間產生倒 裝晶片接觸。 —,π 犯图乐項之特點所 疋義。本發明所述之智慧卡本體表面有—空腔。上述 =片模組置入於此空腔中,卡片本體上晶片模組之機 :保持力係由模組安裝區域產生。該機械保持力最好 連接材料如黏合劑所產生。在一項較佳改進方案中… 腔係具有高低二階段的形狀’因此有一内腔:; :腔係用於容納晶片模組之晶片,故比外腔更凹入:片: -内。外腔之底部即為模組安裝區 本 械保持力的連接材料即塗敷於其上。 日日片#組之機 實施方式 圖1為根據本發明之安裝基板和 實施例之平面岡妒栌士 、、,、的不範性具鳢 千面圖。根據本發明的安裝基板之構造將在下文 -10 - 580764 ⑹ 縈明赛钥繽裒 中參照圖la說明。 該圖為安裝基板1〇之接觸表面12的平面圖。接觸面敷金 屬20配置於接觸表面12上’並包括八個第一接觸表面2卜 原則上’該等第一接觸表面21可為任何期望之構造。在此 示範性具體實施例中,其在水平和垂直對稱軸上皆呈鏡像 對稱。第-接觸表面2 i係藉由絕、緣槽2 2彼此電絕緣。絕緣 槽22代表潛在預期之彎曲點 四一粉別當其完全跨越安裝基板 上時。舉例而言,在安梦其 、土板1 〇自頂向下貫穿的對稱線區 域内之情況即為如此。由9 3 >主 戈表之该寺接觸表面敷金屬2 〇 區域係用來削弱潛在預期之蠻 R , L ^ π ^心弓曲點,且在此狀況中不具備 電氣功能。 在平面圖中還顯示了在桩鎞主 要觸表面1 2對面之使用面1 3上的 使用面敷金屬3 0,並上右妹夕μ 一 ^ ’、 σ+夕弟一接觸表面3 1。此時第二 接觸表面3 1上有接觸點^ 9 JKk ’’’’,攸而其可藉由倒裝晶片接觸產 生連接’使晶片可配置於伸用 直%便用面13上。在圖式之示範性具 體實施例中,該等篦-垃洛與士 一接觸表面3 1係半導體路線之形式。 原則上’第二接觸表面]彳w & 了為任何期望之形狀。 在該等接觸點3 2對面之主☆山 卜卜 囬夂末鳊,弟二接觸表面3丨藉由接觸 材料元件1 5分別與互相關碑 μ 』耳外之弟一接觸表面2 1實現電連接 。接觸材料元件1 5之構造如同 一 、 饵I如圖2所不,且已在序言中說明。 圖1 a為根據本發明之第— _ . ^ ^ ^ 與弟二接觸表面2 1、3 1的裝置 圖式。為了防止由彎曲g蕾旦/ 負载衫響產生的對第二接觸表面Η 的損害,互相關聯之篦„ 4〜 °弟一接觸表面2 1、3 1彼此完全 覆蓋。 580764 ⑺ 圓 右第二接觸表面31遍及絕緣槽22’則如已提及,當弯曲 出料’由於1緣槽代表預期之“點,射财該表面 、广曲負載作用於安裝基板時’在絕緣槽區域則會出現 褚曲彳吹而過度膨漲或壓縮第二接觸表面3 j ^ 圖A為本發明之晶片模組’其中晶片40係配置於使用面 ^上。此時為了產生倒裝晶片接觸’曰曰曰片4〇覆蓋第二接觸 ^面Η的所有接觸點32。而且,晶片4〇之邊緣定義出晶片 :::卜由交叉陰影表示。晶片容納區“立於區域π内(虚 :匕影)’其顯示出智慧卡本體内腔5 3之輪廓(參照圖2卜根 仏本發:’區域Π内互相關聯的第—和第二接觸表面21、 31之間呈完全覆蓋。其他以⑴代表之非陰影區域代表模组 :裝區’在圖2中更易見。在此區域中,外腔54之底部和安 裝基,啦相覆蓋’故可藉由連接材料55產生機械黏附力。 在晶片容納區I和模組安裝區UI中出現彎曲負載時已有 夠的強固^,故互相關聯之第一和第二接觸表面2 1、3 1 之覆蓋並非絕對必要。'然而,藉由彼此覆蓋之互相關聯接 觸£,在此區域中也可達到晶片模組和安裝基板的機械強 固性。 口此根據本發明,在安裝基板的兩面上敷有金屬,且 原則上互相關聯之第—和第二接觸表面不可超出其相 絕緣槽。肖別而言,在任何未由晶片容納區或模組安裝區 ^/成的區域中’皆需P方止絕緣槽和第二接觸面交叉。°° 圖式簡單說明 本發明及其優點需參照下列圖式詳細說明,其中: -12- 580764
⑻ 圖1為根據本發明之安裝基板和晶片模組的示範性具體 貫施例之平面圖’以及 圖2為說明智慧卡本體内晶片模組配置之斷面圖。 圖式代表符號說明 1 晶片模組 10 安裝基板
12 接觸表面 13 使用面 14 填充接觸材料之凹槽 15 接觸材料元件 20 接觸表面敷金屬 21 第一接觸表面
22 絕緣槽/網絡 30 使用面敷金屬 3 1 第二接觸表面 32 接觸點 40 晶片 41 接觸點 42 接觸元件 50 卡片本體 5 1 表面 52 空腔 5 3 内腔 54 外腔 -13 - 580764 (9)
55 連接材料 I 晶片容納區 II 區域 III 安裝區
-14-
Claims (1)
- 拾'申請專利範園. L 於晶片模組之電絕緣安裝基板⑽,該電絕緣安 :基板的一接觸面⑽上具有附有第一接觸表面⑼的 觸面敷金屬(20) ’該等第一接觸表面(2 ”彼此間電絕 、:’該電絕緣安裝基板的一使用面(13)該接觸面敷金屬 ==用面(13)上具有附有第二接觸表面(川的使 ,^ =二(3〇),该等第二接觸表面(3 Ό彼此間電絕緣 主且的第—接觸表面(21)之至少-部份係與第二接觸 1(3 1)相關聯,該等互相關聯之接觸表面至少在一晶 萝一内區⑴和模組安裝區(ΙΠ)範圍外彼此之間完全 復盍,且互相關聯之第一和第二接觸表面(21、31)並不 =超出鄰接於該等第一接觸表面⑼的絕緣槽㈣。 ·:=利範圍第1項之安裝基板,其中該等互相關聯 之接觸表面(21、a U 一, )在该日日片谷納區(I)内彼此覆蓋。 範圍第1或2項之安裝基板,其中該等互相關 士由4 =、面(21、3U在該模組安裝區(ΙΠ)内彼此覆蓋。 ’ :Π利範圍第1項之安裝基板,其中每-第-接觸 、 )均有一相關聯之第二接觸表面(31)。 申:專利範圍第1項之安裝基板,其中藉由-接觸材 =件叫在互相關聯之接觸表面(21、31)之間產生電 •如申請專利® # 元件⑴)俜配置h 安襄基板’其中該等接觸材料 内。 -於4安裝基板(10)之該模組安裝區(IH) 7如 ^ #專利範圍第1項之安裝基板,其中該安裝基板(10) 係由聚酯構成。 —^重用於I λ u 、罝入一智慧卡本體(50)之晶片模組,其具有如 〜=專利範圍第1至7項其中一項之安裝基板(10),在該 :驮基板(1〇)之使用面(13)上安裝至少一晶片(40),在該 曰曰片之_ 一 ±: ίΒ -7- » „ , ._ 要面上具有接觸點(41),該等接觸點中至少 刀係#日接觸件(42)與該等第二接觸點⑴)電連接。 申明專利範圍第8項之晶片模組,J:中哼箄掊鈣开| (42)為凸塊。 ,、中4寻接觸兀件 10 一種在一卡片本體(5〇)表 ,盆中f入“4奎 成—空腔(52)之智慧卡 ”中置入如申μ專利範圍第8或9項之一 ’該晶片模組之機械保持力係由 曰曰…、 安裝區(III)所提供。 片本脰(50)之模組 11.如申請專利範圍第1〇項之智慧卡, 低二階段的形狀。 /、中4空腔係具有高
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10202727A DE10202727A1 (de) | 2002-01-24 | 2002-01-24 | Trägersubstrat für ein Chipmodul, Chipmodul und Chipkarte |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200302563A TW200302563A (en) | 2003-08-01 |
TW580764B true TW580764B (en) | 2004-03-21 |
Family
ID=27588032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092100085A TW580764B (en) | 2002-01-24 | 2003-01-03 | Mounting substrate for a chip module, a chip module and a smart card |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1468398B1 (zh) |
CN (1) | CN100336073C (zh) |
DE (2) | DE10202727A1 (zh) |
TW (1) | TW580764B (zh) |
WO (1) | WO2003063077A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005061553B4 (de) * | 2005-12-22 | 2013-07-11 | Infineon Technologies Ag | Chipmodul |
US8991711B2 (en) | 2012-07-19 | 2015-03-31 | Infineon Technologies Ag | Chip card module |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2439478A1 (fr) * | 1978-10-19 | 1980-05-16 | Cii Honeywell Bull | Boitier plat pour dispositifs a circuits integres |
JPS60589A (ja) * | 1983-06-16 | 1985-01-05 | Kyodo Printing Co Ltd | Icカ−ド |
FR2584236B1 (fr) * | 1985-06-26 | 1988-04-29 | Bull Sa | Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques |
FR2620586A1 (fr) * | 1987-09-14 | 1989-03-17 | Em Microelectronic Marin Sa | Procede de fabrication de modules electroniques, notamment pour cartes a microcircuits |
JP2597139B2 (ja) * | 1988-04-15 | 1997-04-02 | 共同印刷株式会社 | Icカード用icモジュール |
JPH022092A (ja) * | 1988-06-10 | 1990-01-08 | Dainippon Printing Co Ltd | Icカード |
US5255430A (en) * | 1992-10-08 | 1993-10-26 | Atmel Corporation | Method of assembling a module for a smart card |
JPH0863567A (ja) * | 1994-08-19 | 1996-03-08 | Citizen Watch Co Ltd | Icカード用モジュール |
CA2192076C (en) * | 1995-04-13 | 2000-01-18 | Masao Gogami | Ic card and ic module |
JP3544990B2 (ja) * | 1995-10-31 | 2004-07-21 | イビデン株式会社 | 電子部品モジュール及びその製造方法 |
WO1998059317A1 (fr) * | 1997-06-23 | 1998-12-30 | Rohm Co., Ltd. | Module pour carte a circuit integre, carte a circuit integre, et procede de fabrication d'un tel module |
DE19732915C1 (de) * | 1997-07-30 | 1998-12-10 | Siemens Ag | Verfahren zur Herstellung eines Chipmoduls |
FR2769110B1 (fr) * | 1997-09-26 | 1999-12-03 | Gemplus Card Int | Procede de fabrication d'un module ou etiquette electronique, module ou etiquette obtenue et support comportant un tel module ou etiquette |
JPH11185001A (ja) * | 1997-12-22 | 1999-07-09 | Toppan Printing Co Ltd | Icカード用のicモジュール |
JPH11185004A (ja) * | 1997-12-25 | 1999-07-09 | Toppan Printing Co Ltd | Icモジュールとそのモジュールを搭載したicカード |
JPH11203441A (ja) * | 1998-01-13 | 1999-07-30 | Toppan Printing Co Ltd | 耐衝撃性icモジュールを搭載したicカード |
JPH11259620A (ja) * | 1998-03-06 | 1999-09-24 | Dainippon Printing Co Ltd | Icモジュールおよびicカード |
-
2002
- 2002-01-24 DE DE10202727A patent/DE10202727A1/de not_active Ceased
- 2002-12-23 DE DE50203306T patent/DE50203306D1/de not_active Expired - Lifetime
- 2002-12-23 EP EP02792688A patent/EP1468398B1/de not_active Expired - Fee Related
- 2002-12-23 WO PCT/DE2002/004713 patent/WO2003063077A1/de not_active Application Discontinuation
- 2002-12-23 CN CNB028274768A patent/CN100336073C/zh not_active Expired - Fee Related
-
2003
- 2003-01-03 TW TW092100085A patent/TW580764B/zh active
Also Published As
Publication number | Publication date |
---|---|
EP1468398B1 (de) | 2005-06-01 |
TW200302563A (en) | 2003-08-01 |
WO2003063077A1 (de) | 2003-07-31 |
DE10202727A1 (de) | 2003-08-21 |
CN1615493A (zh) | 2005-05-11 |
CN100336073C (zh) | 2007-09-05 |
EP1468398A1 (de) | 2004-10-20 |
DE50203306D1 (de) | 2005-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11881476B2 (en) | Semiconductor device and method of stacking semiconductor die for system-level ESD protection | |
TWI250596B (en) | Wafer-level chip scale packaging method | |
US6790704B2 (en) | Method for capacitively coupling electronic devices | |
US7863723B2 (en) | Adhesive on wire stacked semiconductor package | |
US8766435B2 (en) | Integrated circuit package including embedded thin-film battery | |
TWI223418B (en) | Semiconductor device | |
US8884421B2 (en) | Multi-chip package and method of manufacturing the same | |
EP0917211A3 (en) | Moldless semiconductor device and photovoltaic device module making use of the same | |
EP1011141A3 (en) | Semiconductor device and process for producing it | |
EP2958143B1 (en) | A ramp-stack chip package with mechanical stops and microsprings | |
RU99104770A (ru) | Карта со встроенным кристаллом ис и полупроводниковый кристалл ис для применения в карте | |
US20050131482A1 (en) | Single axis accelerometer and method therefore | |
CN106030782A (zh) | 具有无源器件的低剖型封装 | |
US10529677B2 (en) | Method and apparatus for power delivery to a die stack via a heat spreader | |
WO1999041786A1 (en) | Semiconductor device packaging and method of fabrication | |
CN108996464A (zh) | 一种类扇出多器件混合集成柔性微系统及其制备方法 | |
US20020003297A1 (en) | Vertically integrated semiconductor configuration | |
TW580764B (en) | Mounting substrate for a chip module, a chip module and a smart card | |
US20060043605A1 (en) | Semiconductor device | |
TW473880B (en) | Method of manufacturing a semiconductor device | |
EP2532023A1 (en) | Surface preparation of die for improved bonding strength | |
CN104021413A (zh) | 芯片布置和用于制造芯片布置的方法 | |
EP1668745B1 (en) | Flexible assembly of stacked chips | |
US20160268226A1 (en) | Method for Manufacturing Electronic Component | |
US20040203206A1 (en) | Flip chip with novel power and ground arrangement |