JP2597139B2 - Icカード用icモジュール - Google Patents
Icカード用icモジュールInfo
- Publication number
- JP2597139B2 JP2597139B2 JP63091734A JP9173488A JP2597139B2 JP 2597139 B2 JP2597139 B2 JP 2597139B2 JP 63091734 A JP63091734 A JP 63091734A JP 9173488 A JP9173488 A JP 9173488A JP 2597139 B2 JP2597139 B2 JP 2597139B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- side bonding
- external terminals
- module
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Credit Cards Or The Like (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はICカードに埋め込まれるICモジュールに関す
るものである。
るものである。
従来のICカード用ICモジュールは、表面部に外部端子
を備え裏面部にICチップを備えたコンタクト基板と、IC
チップ収容穴を有しICチップからのボンディングワイヤ
が接続されるボンディング基板と、モールド材を充填す
るためのダム基板とからなる3層構造を採用している
が、コスト面から考えるとコンタクト基板とボンディン
グ基板を1枚の基板(以下回路基板)で構成して回路基
板とダム基板とからなる2層構造とすることが有利であ
る。
を備え裏面部にICチップを備えたコンタクト基板と、IC
チップ収容穴を有しICチップからのボンディングワイヤ
が接続されるボンディング基板と、モールド材を充填す
るためのダム基板とからなる3層構造を採用している
が、コスト面から考えるとコンタクト基板とボンディン
グ基板を1枚の基板(以下回路基板)で構成して回路基
板とダム基板とからなる2層構造とすることが有利であ
る。
しかし2層構造では曲げに対して弱く、回路基板が外
部端子相互の隙間部分で折れ曲ってしまい、ICチップが
破壊されたりボンディングワイヤや配線が断線する虞れ
がある。
部端子相互の隙間部分で折れ曲ってしまい、ICチップが
破壊されたりボンディングワイヤや配線が断線する虞れ
がある。
〔発明が解決しようとする課題〕 この対策としては回路基板の裏面部に補強用の金属箔
を重ねたり、特開昭62−268694号公報に開示されている
接地パターンを設けることが考えられるが、従来施され
ている基板側ボンディングパッドは約300×150μmの大
きさの点状パッドであり、基板側ボンディングパッドと
スルーホールとを接続する配線の幅は約100μmである
ので、前述のように金属箔や接地パターンにより回路基
板を補強しても回路基板が曲がったときや外部雰囲気に
よる腐食により断線が生じる虞れもある。
を重ねたり、特開昭62−268694号公報に開示されている
接地パターンを設けることが考えられるが、従来施され
ている基板側ボンディングパッドは約300×150μmの大
きさの点状パッドであり、基板側ボンディングパッドと
スルーホールとを接続する配線の幅は約100μmである
ので、前述のように金属箔や接地パターンにより回路基
板を補強しても回路基板が曲がったときや外部雰囲気に
よる腐食により断線が生じる虞れもある。
本発明は従来の上述の問題点を解決しようとするもの
で、2層構造としても十分曲げに対する強さを有し、か
つ断線が生じる虞れのない、ICカード用ICモジュールを
提供することを目的とするものである。
で、2層構造としても十分曲げに対する強さを有し、か
つ断線が生じる虞れのない、ICカード用ICモジュールを
提供することを目的とするものである。
本発明は、表面部に複数の外部端子が設けられ、裏面
部にICチップ側ボンディングパッドが電気的に接続され
る複数の基板側ボンディングパッドが形成されている基
板を備えたICカード用ICモジュールにおいて、前記基板
側ボンディングパッドは、複数の外部端子の裏側領域に
跨がる広がりを有する面状に形成されて該基板側ボンデ
ィングパッド相互の隙間と前記外部端子相互の隙間を表
裏においてずらせて設けられ、該基板側ボンディングパ
ッドを前記外部端子と直接接続するスルーホールが設け
られていることを特徴とするICカード用ICモジュールで
ある。
部にICチップ側ボンディングパッドが電気的に接続され
る複数の基板側ボンディングパッドが形成されている基
板を備えたICカード用ICモジュールにおいて、前記基板
側ボンディングパッドは、複数の外部端子の裏側領域に
跨がる広がりを有する面状に形成されて該基板側ボンデ
ィングパッド相互の隙間と前記外部端子相互の隙間を表
裏においてずらせて設けられ、該基板側ボンディングパ
ッドを前記外部端子と直接接続するスルーホールが設け
られていることを特徴とするICカード用ICモジュールで
ある。
本発明のICカード用ICモジュールは、複数の外部端子
の裏側領域に跨がる広がりを有する面状の基板側ボンデ
ィングパッドを設け、該基板側ボンディングパッドを前
記外部端子と直接接続するスルーホールとを設けたの
で、従来の如き 300×150μmの大きさの基板側ボンデ
ィングパッドと幅約100μmの配線からなる配線パター
ンに比して本発明の基板側ボンディングパッドは著しく
広い幅をもっているので腐食や基板の曲りにより断線が
生じることを防止することができる。
の裏側領域に跨がる広がりを有する面状の基板側ボンデ
ィングパッドを設け、該基板側ボンディングパッドを前
記外部端子と直接接続するスルーホールとを設けたの
で、従来の如き 300×150μmの大きさの基板側ボンデ
ィングパッドと幅約100μmの配線からなる配線パター
ンに比して本発明の基板側ボンディングパッドは著しく
広い幅をもっているので腐食や基板の曲りにより断線が
生じることを防止することができる。
また、上述の如き広がりを有する面状の基板側ボンデ
ィングパッドは、表面部に外部端子が設けられた基板の
裏面部に、該基板側ボンディングパッド相互の隙間と前
記外部端子相互の隙間を表裏においてずらせて設けら
れ、該ボンディングパッドを前記外部端子と直接接続す
るスルーホールが設けられているので、基板の、外部端
子相互の隙間の部分は該基板側ボンディングパッドによ
り裏打ち補強された形となる。従って、このような面状
の基板側ボンディングパッドを備えた構成とすることに
より2層構造のICモジュールとしても曲げに強く、かつ
断線する虞れがない。
ィングパッドは、表面部に外部端子が設けられた基板の
裏面部に、該基板側ボンディングパッド相互の隙間と前
記外部端子相互の隙間を表裏においてずらせて設けら
れ、該ボンディングパッドを前記外部端子と直接接続す
るスルーホールが設けられているので、基板の、外部端
子相互の隙間の部分は該基板側ボンディングパッドによ
り裏打ち補強された形となる。従って、このような面状
の基板側ボンディングパッドを備えた構成とすることに
より2層構造のICモジュールとしても曲げに強く、かつ
断線する虞れがない。
本発明の実施例を図面を用いて説明する。
第1図はダム基板を重ねる前のICモジュールをICチッ
プ側から見たところで、2層構造のICモジュールの例で
ある。
プ側から見たところで、2層構造のICモジュールの例で
ある。
1は基板で、表面部には外部端子21〜29が規格に従っ
て設けられている。基板1の裏面部にはダイパッド3が
設けられ、ダイパッド3にICチップ4がダイボンディン
グされている。51〜55はICチップ側ボンディングパッ
ド、61〜69はスルーホールである。
て設けられている。基板1の裏面部にはダイパッド3が
設けられ、ダイパッド3にICチップ4がダイボンディン
グされている。51〜55はICチップ側ボンディングパッ
ド、61〜69はスルーホールである。
基板1の裏面部には、従来はICチップ側ボンディング
パッドとの間をボンディングワイヤで接続される基板側
の点状の基板側ボンディングパッドと該基板側ボンディ
ングパッドとスルーホールとを直接接続する配線が設け
られるが、本発明では図に梨地で示す面状の基板側ボン
ディングパッド71〜75が設けられている。
パッドとの間をボンディングワイヤで接続される基板側
の点状の基板側ボンディングパッドと該基板側ボンディ
ングパッドとスルーホールとを直接接続する配線が設け
られるが、本発明では図に梨地で示す面状の基板側ボン
ディングパッド71〜75が設けられている。
各基板側ボンディングパッド71〜75は、複数個の外部
端子の裏側領域に跨がり、かつ該当のスルーホールに達
する広がりを有し(例えば基板側ボンディングパッド71
は外部端子21,22,29の裏面領域に跨がり、スルーホール
61を含む広がりをもっている)、各基板側ボンディング
パッド間の隙間を外部端子相互の隙間と表裏においてず
らせ、ダイパッド3及び各基板側ボンディングパッド相
互間に小さな隙間をあけて、ダイパッド3のまわりに設
けられている。即ち、基板1は外部端子21〜29相互間の
隙間の部分が基板側ボンディングパッド71〜75、ダイパ
ッド3により裏打ち補強された形態となる。
端子の裏側領域に跨がり、かつ該当のスルーホールに達
する広がりを有し(例えば基板側ボンディングパッド71
は外部端子21,22,29の裏面領域に跨がり、スルーホール
61を含む広がりをもっている)、各基板側ボンディング
パッド間の隙間を外部端子相互の隙間と表裏においてず
らせ、ダイパッド3及び各基板側ボンディングパッド相
互間に小さな隙間をあけて、ダイパッド3のまわりに設
けられている。即ち、基板1は外部端子21〜29相互間の
隙間の部分が基板側ボンディングパッド71〜75、ダイパ
ッド3により裏打ち補強された形態となる。
なお、基板側ボンディングパッド71〜75のパッド間の
隙間は200μm以上とする。これは、通常の基板はシル
クスクリーン印刷法によりフォトレジストを印刷し、エ
ッチングを行うが、この時のエッチング精度が±50μm
あるため、パッド間の隙間を200μm以上とすればパタ
ーン(ボンディングパッドパターン)の配線を確実に行
えるからである。
隙間は200μm以上とする。これは、通常の基板はシル
クスクリーン印刷法によりフォトレジストを印刷し、エ
ッチングを行うが、この時のエッチング精度が±50μm
あるため、パッド間の隙間を200μm以上とすればパタ
ーン(ボンディングパッドパターン)の配線を確実に行
えるからである。
図中、8はダム基板、9はモールド材で、図に示す実
線の状態でICチップ側ボンディングパッド51〜55と基板
側ボンディングパッド71〜75とをワイヤボンディングし
た後、ダム基板8が重ねられ、モールド材9が充填され
て、ICモジュールとなる。
線の状態でICチップ側ボンディングパッド51〜55と基板
側ボンディングパッド71〜75とをワイヤボンディングし
た後、ダム基板8が重ねられ、モールド材9が充填され
て、ICモジュールとなる。
本発明のICカード用ICモジュールは、基板側ボンディ
ングパッドが、複数の外部端子の裏側領域に跨がる広が
りを有する面状に形成されて該基板側ボンディングパッ
ド相互の隙間と前記外部端子相互の隙間を表裏において
ずらせて設けられ、該基板側ボンディングパッドを前記
外部端子と直接接続するスルーホールが設けられている
ので、腐食や基板の曲りにより断線が生じることを防止
することができ、また、この面状の基板側ボンディング
パッドを備えた基板を用いれば2層構造のICモジュール
としても曲げに強く、かつ断線する虞れがない。
ングパッドが、複数の外部端子の裏側領域に跨がる広が
りを有する面状に形成されて該基板側ボンディングパッ
ド相互の隙間と前記外部端子相互の隙間を表裏において
ずらせて設けられ、該基板側ボンディングパッドを前記
外部端子と直接接続するスルーホールが設けられている
ので、腐食や基板の曲りにより断線が生じることを防止
することができ、また、この面状の基板側ボンディング
パッドを備えた基板を用いれば2層構造のICモジュール
としても曲げに強く、かつ断線する虞れがない。
第1図はダム基板を重ねる前のICモジュールをICチップ
側からみた正面図、第2図は第1図I−I線断面図、第
3図は第1図II−II線断面図である。 1……基板、21〜29……外部端子、3……ダイパッド、
4……ICチップ、51〜55……ICチップ側ボンディングパ
ッド、61〜69……スルーホール、71〜75……基板側ボン
ディングパッド、8……ダム基板、9……モールド材。
側からみた正面図、第2図は第1図I−I線断面図、第
3図は第1図II−II線断面図である。 1……基板、21〜29……外部端子、3……ダイパッド、
4……ICチップ、51〜55……ICチップ側ボンディングパ
ッド、61〜69……スルーホール、71〜75……基板側ボン
ディングパッド、8……ダム基板、9……モールド材。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉本 忠英 東京都文京区小石川4丁目14番12号 共 同印刷株式会社内 (72)発明者 佐藤 均 東京都文京区小石川4丁目14番12号 共 同印刷株式会社内 (72)発明者 小山 義雄 東京都文京区小石川4丁目14番12号 共 同印刷株式会社内 (72)発明者 鹿倉 雅義 東京都文京区小石川4丁目14番12号 共 同印刷株式会社内 (56)参考文献 特開 昭64−78887(JP,A)
Claims (1)
- 【請求項1】表面部に複数の外部端子が設けられ、裏面
部にICチップ側ボンディングパッドが電気的に接続され
る複数の基板側ボンディングパッドが形成されている基
板を備えたICカード用ICモジュールにおいて、前記基板
側ボンディングパッドは、複数の外部端子の裏側領域に
跨がる広がりを有する面状に形成されて該基板側ボンデ
ィングパッド相互の隙間と前記外部端子相互の隙間を表
裏においてずらせて設けられ、該基板側ボンディングパ
ッドを前記外部端子と直接接続するスルーホールが設け
られていることを特徴とするICカード用ICモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63091734A JP2597139B2 (ja) | 1988-04-15 | 1988-04-15 | Icカード用icモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63091734A JP2597139B2 (ja) | 1988-04-15 | 1988-04-15 | Icカード用icモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01263088A JPH01263088A (ja) | 1989-10-19 |
JP2597139B2 true JP2597139B2 (ja) | 1997-04-02 |
Family
ID=14034748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63091734A Expired - Fee Related JP2597139B2 (ja) | 1988-04-15 | 1988-04-15 | Icカード用icモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2597139B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100209259B1 (ko) * | 1996-04-25 | 1999-07-15 | 이해규 | Ic 카드 및 그 제조방법 |
DE10202727A1 (de) * | 2002-01-24 | 2003-08-21 | Infineon Technologies Ag | Trägersubstrat für ein Chipmodul, Chipmodul und Chipkarte |
-
1988
- 1988-04-15 JP JP63091734A patent/JP2597139B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH01263088A (ja) | 1989-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100546374B1 (ko) | 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법 | |
US6876074B2 (en) | Stack package using flexible double wiring substrate | |
JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
EP0247775A2 (en) | Semiconductor package with high density I/O lead connection | |
US6285086B1 (en) | Semiconductor device and substrate for semiconductor device | |
JP2002110898A (ja) | 半導体装置 | |
CN100424866C (zh) | 带式电路基板及使用该带式电路基板的半导体芯片封装 | |
JP2002373969A (ja) | 半導体装置及び半導体装置の製造方法 | |
US6909184B2 (en) | TAB type semiconductor device | |
KR100411862B1 (ko) | 배선기판 및 반도체장치 | |
JP3668066B2 (ja) | 半導体パッケージ用プリント配線板およびその製造方法 | |
JP2597139B2 (ja) | Icカード用icモジュール | |
JP3553195B2 (ja) | 半導体装置とその製造方法 | |
KR100788341B1 (ko) | 칩 적층형 반도체 패키지 | |
JP2602834B2 (ja) | 半導体装置 | |
JP2661115B2 (ja) | Icカード | |
JP2001267452A (ja) | 半導体装置 | |
JP3269506B2 (ja) | 半導体装置 | |
JP3728317B2 (ja) | 半導体装置とその製造方法 | |
JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
JP2001203296A (ja) | Icカード用icチップ実装基板 | |
JPH0753989Y2 (ja) | Icカード用モジュール | |
JP2505359Y2 (ja) | 半導体搭載用基板 | |
JPH08330704A (ja) | 電子装置 | |
JP3063733B2 (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |