JP3668066B2 - 半導体パッケージ用プリント配線板およびその製造方法 - Google Patents
半導体パッケージ用プリント配線板およびその製造方法 Download PDFInfo
- Publication number
- JP3668066B2 JP3668066B2 JP24712099A JP24712099A JP3668066B2 JP 3668066 B2 JP3668066 B2 JP 3668066B2 JP 24712099 A JP24712099 A JP 24712099A JP 24712099 A JP24712099 A JP 24712099A JP 3668066 B2 JP3668066 B2 JP 3668066B2
- Authority
- JP
- Japan
- Prior art keywords
- plate
- flat plate
- metal foil
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばＢＧＡ（ボールグリッドアレイ）といった半導体パッケージに関し、特に、そういった半導体パッケージに用いられるプリント配線板に関する。
【０００２】
【従来の技術】
一般に、ＢＧＡでは、いわゆるスルーホールを用いてプリント配線板表面側の半導体チップとプリント配線板裏面側の半田ボールとが相互に電気的に接続される。したがって、半導体チップに形成される入出力ピンの増加に伴いスルーホールの数は増大する。こうしたスルーホールの増加は、プリント配線板に形成される配線パターンの高密度化を妨げると同時に、生産効率の低下や製造コストの増大を招く。
【０００３】
例えば特開平８−３１８６８号公報には、スルーホールを用いずに半導体チップと半田ボールとを電気的に接続する試みが開示される。この試みでは、表面に導電パターンが張り巡らされた絶縁性樹脂フィルムの周縁を折り返してＢＧＡ用プリント配線板が形成される。こうしたプリント配線板によれば、スルーホールではなく導電パターンを通じて半導体チップと半田ボールとは接続されることができる。しかしながら、こうしたＢＧＡでは、プリント配線板の剛性が十分でなく、パッケージ全体に加えられる外力によって半導体チップの変形が引き起こされてしまうことが懸念される。こうした変形は、半導体チップとプリント配線板との電気接続を断線する可能性もある。
【０００４】
【発明が解決しようとする課題】
例えば特開平８−２０４１０３号公報には、プリント配線板の剛性を保持しつつ、スルーホールを用いずに半導体チップと半田ボールとを電気的に接続する試みが開示される。この試みでは、金属板、絶縁層および配線パターン金属箔の積層体が折り返されてＢＧＡ用プリント配線板が形成される。金属板の働きによってプリント配線板の剛性は高められる。その一方で、この試みでは、剛性の比較的に高い金属板を折り返さなければならず、生産効率は悪化することが懸念される。
【０００５】
本発明は、上記実状に鑑みてなされたもので、生産効率を悪化させずに比較的に低コストで、スルーホールを用いずに表面側の半導体チップと裏面側の入出力端子とを電気的に接続することが可能な半導体パッケージ用プリント配線板を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、平板と、平板の周縁を経て平板の表面から平板の裏面に回り込む絶縁膜と、絶縁膜の表面に形成されて、平板の表面から平板の裏面に回り込む導電パターンとを備えることを特徴とする半導体パッケージ用プリント配線板が提供される。
【０００７】
かかる構成によれば、プリント配線板の表面側と裏面側とは導電パターンを通じて相互に電気的に接続される。こうした導電パターンが用いられれば、いわゆるスルーホールが用いられなくてもプリント配線板の表裏面間で信号経路は確立されることができる。例えばＢＧＡといった半導体パッケージにこうしたプリント配線板が採用されれば、プリント配線板の表面に搭載される半導体チップと、反対面すなわち裏面に形成される半田ボールとは導電パターンを通じて簡単に接続されることができる。プリント配線板にスルーホールは形成される必要はない。半導体チップの入出力ピンが増加しても、スルーホールの形成に起因する生産効率の低下や製造コストの増大は回避されることができる。
【０００８】
このとき、平板にはいわゆる剛体が用いられることが望ましい。こうした剛体には、例えば一般の基板材料のほか、銅板やアルミニウム板といった金属板やセラミック板が挙げられることができる。こうしてプリント配線板に十分な剛性が与えられれば、半導体パッケージの変形は生じにくく、半導体パッケージの把持や半導体チップに対するワイヤボンディング処理などは容易に執り行われることができる。
【０００９】
また、絶縁膜は金属箔によって裏打ちされることが望ましい。絶縁膜に例えば樹脂などが用いられる場合には、金属箔の表面で絶縁膜が形成されれば、金属箔を巻き取るロールなどを用いて金属箔すなわち絶縁膜を比較的に簡単に取り扱うことが可能となる。しかも、金属箔によって絶縁膜の強度は高められることができる。このとき、金属箔には、絶縁膜が形成された後でも十分な可撓性が確保されることが望ましい。
【００１０】
特に、熱伝導性の高い金属板などが平板に用いられる場合には、平板の表面を覆う絶縁膜および金属箔に、平板の表面を露出させる開口が形成されることが望ましい。こうした開口を通じて半導体チップが直接に金属板に接触すれば、金属板の熱伝導を通じて半導体チップの放熱を促進することができる。この場合には、こうした構成に加え、ヒートシンクやヒートパイプ、その他の放熱機構が金属板に取り付けられてもよい。
【００１１】
また、導電性の金属箔が用いられる場合には、金属箔は接地（グラウンド）層として利用されてもよい。こうした金属箔に導電パターンの一部が接続されれば、簡単にいわゆるマイクロストリップ線路は実現されることができる。マイクロストリップ線路が確立されれば、隣接する信号線同士で雑音の乗り移りは極力回避されることができる。
【００１２】
以上のようなプリント配線板の製造にあたって、本発明に係る半導体パッケージ用プリント配線板の製造方法は、例えば、金属箔の表面に絶縁膜を形成する工程と、絶縁膜の表面に導電パターンを形成する工程と、金属箔の裏面に平板を貼り付ける工程と、平板の周縁で金属箔の折り曲げ代を回り込ませ、平板の反対面に折り曲げ代の裏面を貼り付ける工程とを備えることができる。
【００１３】
かかる製造方法によれば、平板の湾曲や折り曲げといった工程を経ずに、平板の表裏面間で信号経路は確立されることができる。したがって、比較的に剛性の高い平板の湾曲や折り曲げに起因して生産効率が悪化することは回避されることができる。このとき、平板には、銅板やアルミニウム板といった金属板のほか、樹脂板やセラミック板が用いられればよい。ただし、平板は必ずしも剛体である必要はない。
【００１４】
こうした製造方法では、導電パターンが形成された金属箔はロールに巻き上げられることができる。したがって、絶縁膜や導電パターンが形成された金属箔を比較的に簡単に取り扱うことができる。
【００１５】
【発明の実施の形態】
以下、添付図面を参照しつつ本発明の一実施形態を説明する。
【００１６】
図１は本発明の第１実施形態に係る半導体パッケージの全体構成を概略的に示す。この半導体パッケージすなわちＢＧＡ１０は、プリント配線板１１と、このプリント配線板１１の表面に搭載される半導体チップ１２とを備える。プリント配線板１１の表面には導電パターンすなわち配線パターン１３が張り巡らされる。半導体チップ１２の各入出力端子と、配線パターン１３で各入出力端子に対応する各配線とは金ワイヤ１４を通じて相互に電気的に接続される。半導体チップ１２および金ワイヤ１４は樹脂１５によって封止される。
【００１７】
プリント配線板１１の裏面には、例えば格子状に配列された複数個の半田ボール１６が形成される。後述されるように、半導体チップ１２の各入出力端子は、配線パターン１３の各配線を通じて、対応する半田ボール１６に電気的に接続される。周知のとおり、ＭＣＭ（マルチチップモジュール）やマザーボードに用いられるプリント基板（図示せず）にＢＧＡ１０を実装するにあたって、半田ボール１６は、プリント基板の表面に形成された入出力パッド上で溶解された後、再び固化される。その結果、ＢＧＡ１０は入出力パッドに半田付けされる。こうして半導体チップ１２とＭＣＭやマザーボード側のプリント基板との間に電気接続が確立される。
【００１８】
図１から明らかなように、プリント配線板１１は、中核材としての金属板１８と、金属板１８の周縁を経て金属板１８の表面から金属板１８の裏面に回り込む箔体すなわち金属箔１９と、この金属箔１９の表面に積層される絶縁膜２０とを備える。この絶縁膜２０の表面に前述の導電パターン１３は形成される。その結果、導電パターン１３は、金属板１８の周縁を経て金属板１８の表面から金属板１８の裏面に回り込むこととなる。
【００１９】
ここで、中核材には、銅板やアルミニウム板といった金属板１８が用いられることができるだけでなく、樹脂板やセラミック板が用いられることができる。ただし、中核材には、外力を受けても容易に撓むことのない十分な剛性が確保されることが望ましい。こうした十分な剛性は例えば厚さ０．５〜１ｍｍ程度の銅板やアルミニウム板によって実現されることができる。中核材は剛体として構成される。一方、金属箔１８には例えばステンレス箔が用いられればよい。絶縁膜２０には例えば樹脂膜が用いられればよい。
【００２０】
こうしたＢＧＡ１０では、表面側の半導体チップ１２と、反対面側すなわち裏面側の半田ボール１６とは配線パターン１３を通じて簡単に接続されることができる。プリント配線板１１にスルーホールは形成される必要はない。したがって、半導体チップ１２の入出力ピンが増加しても、スルーホールの形成に起因する生産効率の低下や製造コストの増大は回避されることができる。
【００２１】
次にプリント配線板１１の製造方法を簡単に説明する。まず、図２に示されるように、第１ロール２２に巻かれた厚さ２５μｍ程度のステンレス箔の帯２３が用意される。第１ロール２２から解かれる帯２３の表面には例えば光感光性ポリイミド樹脂２４が塗布される。塗布されたポリイミド樹脂２４が固化すると、帯２３の表面には例えば厚さ４０μｍ程度の絶縁膜２０が形成される。
【００２２】
続いて絶縁膜２０の表面には例えば銅配線２５が供給される。供給された銅配線２５によって配線パターン１３は形成される。こうした銅配線２５の供給には例えば電気めっき法が用いられればよい。前述の厚みでステンレス箔の帯２３や絶縁膜２０が形成される結果、配線パターン１３が形成されたステンレス箔の帯２３は、十分な可撓性を備え、簡単に第２ロール２６に巻き取られることができる。以上の製造工程では、第１ロール２２や第２ロール２６に対して金属箔１９が巻き取られることから、製造現場で金属箔１９は比較的に簡単に取り扱われることができる。
【００２３】
こうして用意されたステンレス箔の帯２３から前述の金属箔１９は打ち抜かれる。金属箔１９の表面には、例えば図３に示されるように、金属板１８の表面に重ね合わせられる本体２８と、２本の折り曲げ線２９、３０に沿って折り曲げられる折り曲げ代３１とが区画される。折り曲げ線２９、３０の間隔は金属板１８の厚みに合わせられればよい。配線パターン１３の各配線は、本体２８の表面に区画されて半導体チップ１２を受け止める領域３２の周囲から始まり、折り曲げ代３１の表面に形成されて半田ボール１６を受け止めるパッド３３に至る。パッド３３上には前述の半田ボール１６が形成される。
【００２４】
打ち抜かれた金属箔１９は金属板１８に重ね合わせられる。金属箔１９すなわち本体２８の裏面は金属板１８の表面に貼り付けられる。金属板１８の周縁で金属箔１９の折り曲げ代３１は折り曲げられる。その結果、金属箔１９の折り曲げ代３１は金属板１８の反対面に回り込む。このとき、金属箔１９は、２本の折り曲げ線２９、３０で各々９０゜で折れ曲がる。したがって、絶縁膜２０の表面で配線パターン１３に断線が引き起こされることは極力回避されることができる。こうして回り込んだ折り曲げ代３１の裏面は金属板１８の裏面に貼り付けられる。半導体パッケージ用プリント配線板は完成する。
【００２５】
図４は本発明の第２実施形態に係る半導体パッケージすなわちＢＧＡ４１の全体構成を概略的に示す。この第２実施形態では、プリント配線板１１の表面で金属箔１８および絶縁膜１９に開口４２が形成され、この開口４２で金属板１８の表面は露出する。半導体チップ１２はこの開口４２内に配置される。ここで、前述の第１実施形態と同様な機能や効果を発揮する構成には同一の参照符号が付され、その詳細な説明は省略される。
【００２６】
こうしたＢＧＡ４１では、半導体チップ１２は熱伝導性の高い金属板１８に直接に接触する。したがって、例えば半導体チップ１２の動作中、金属板１８の熱伝導を通じて半導体チップ１２の放熱は促進される。このＢＧＡ４１に用いられるプリント配線板１１を製造するにあたって、金属箔１９では、例えば図５に示されるように、本体２８の表面に区画されて半導体チップ１２を受け止める領域３２がくり抜かれ、その結果、開口４２が形成されればよい。さらに、例えば図６に示されるように、金属板１８にヒートシンク４３が取り付けられれば、半導体チップ１２の放熱は一層促進されることができる。こうしたヒートシンク４３に代えて、ヒートパイプやその他の放熱機構が金属板１８に接続されてもよい。
【００２７】
以上のようなＢＧＡ１０、４１では、金属箔１８が接地（グラウンド）層として利用されてもよい。このとき、例えば図７に示されるように、絶縁膜２０に形成されるビア４４などを通じて金属箔１９と配線パターン１３の接地線４５とが相互に接続されれば、例えば１対の接地線４５に挟み込まれる信号線４６ではマイクロストリップ線路が構築されることができる。こうしたマイクロストリップ線路が確立されれば、隣接する信号線４６同士で雑音の乗り移りは極力回避されることができる。
【００２８】
【発明の効果】
以上のように本発明によれば、スルーホールを用いずにプリント配線板の表裏面間で信号経路は確立されることができる。しかも、平板を折り曲げたりせずに平板の表裏面間で信号経路が確立されることができることから、生産効率の悪化は回避されることができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係るＢＧＡ（ボールグリッドアレイ）の構造を概略的に示す側面図である。
【図２】 プリント配線板の製造工程を示す概略図である。
【図３】 配線パターンを示す金属箔の平面図である。
【図４】 本発明の第２実施形態に係るＢＧＡの構造を概略的に示す側面図である。
【図５】 第２実施形態に係るＢＧＡを実現する金属箔の平面図である。
【図６】 金属板にヒートシンクが取り付けられたＢＧＡの構造を概略的に示す側面図である。
【図７】 マイクロストリップ線路を示すプリント配線板の一部拡大断面図である。
【符号の説明】
１０ 半導体パッケージとしてのＢＧＡ（ボールグリッドアレイ）、１１ プリント配線板、１２ 半導体チップ、１３ 導電パターンとしての配線パターン、１８ 中核材（平板）としての金属板、１９ 箔体としての金属箔、２０ 絶縁膜、２６ 第２ロール、３１ 折り曲げ代、４２ 開口。
【発明の属する技術分野】
本発明は、例えばＢＧＡ（ボールグリッドアレイ）といった半導体パッケージに関し、特に、そういった半導体パッケージに用いられるプリント配線板に関する。
【０００２】
【従来の技術】
一般に、ＢＧＡでは、いわゆるスルーホールを用いてプリント配線板表面側の半導体チップとプリント配線板裏面側の半田ボールとが相互に電気的に接続される。したがって、半導体チップに形成される入出力ピンの増加に伴いスルーホールの数は増大する。こうしたスルーホールの増加は、プリント配線板に形成される配線パターンの高密度化を妨げると同時に、生産効率の低下や製造コストの増大を招く。
【０００３】
例えば特開平８−３１８６８号公報には、スルーホールを用いずに半導体チップと半田ボールとを電気的に接続する試みが開示される。この試みでは、表面に導電パターンが張り巡らされた絶縁性樹脂フィルムの周縁を折り返してＢＧＡ用プリント配線板が形成される。こうしたプリント配線板によれば、スルーホールではなく導電パターンを通じて半導体チップと半田ボールとは接続されることができる。しかしながら、こうしたＢＧＡでは、プリント配線板の剛性が十分でなく、パッケージ全体に加えられる外力によって半導体チップの変形が引き起こされてしまうことが懸念される。こうした変形は、半導体チップとプリント配線板との電気接続を断線する可能性もある。
【０００４】
【発明が解決しようとする課題】
例えば特開平８−２０４１０３号公報には、プリント配線板の剛性を保持しつつ、スルーホールを用いずに半導体チップと半田ボールとを電気的に接続する試みが開示される。この試みでは、金属板、絶縁層および配線パターン金属箔の積層体が折り返されてＢＧＡ用プリント配線板が形成される。金属板の働きによってプリント配線板の剛性は高められる。その一方で、この試みでは、剛性の比較的に高い金属板を折り返さなければならず、生産効率は悪化することが懸念される。
【０００５】
本発明は、上記実状に鑑みてなされたもので、生産効率を悪化させずに比較的に低コストで、スルーホールを用いずに表面側の半導体チップと裏面側の入出力端子とを電気的に接続することが可能な半導体パッケージ用プリント配線板を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、平板と、平板の周縁を経て平板の表面から平板の裏面に回り込む絶縁膜と、絶縁膜の表面に形成されて、平板の表面から平板の裏面に回り込む導電パターンとを備えることを特徴とする半導体パッケージ用プリント配線板が提供される。
【０００７】
かかる構成によれば、プリント配線板の表面側と裏面側とは導電パターンを通じて相互に電気的に接続される。こうした導電パターンが用いられれば、いわゆるスルーホールが用いられなくてもプリント配線板の表裏面間で信号経路は確立されることができる。例えばＢＧＡといった半導体パッケージにこうしたプリント配線板が採用されれば、プリント配線板の表面に搭載される半導体チップと、反対面すなわち裏面に形成される半田ボールとは導電パターンを通じて簡単に接続されることができる。プリント配線板にスルーホールは形成される必要はない。半導体チップの入出力ピンが増加しても、スルーホールの形成に起因する生産効率の低下や製造コストの増大は回避されることができる。
【０００８】
このとき、平板にはいわゆる剛体が用いられることが望ましい。こうした剛体には、例えば一般の基板材料のほか、銅板やアルミニウム板といった金属板やセラミック板が挙げられることができる。こうしてプリント配線板に十分な剛性が与えられれば、半導体パッケージの変形は生じにくく、半導体パッケージの把持や半導体チップに対するワイヤボンディング処理などは容易に執り行われることができる。
【０００９】
また、絶縁膜は金属箔によって裏打ちされることが望ましい。絶縁膜に例えば樹脂などが用いられる場合には、金属箔の表面で絶縁膜が形成されれば、金属箔を巻き取るロールなどを用いて金属箔すなわち絶縁膜を比較的に簡単に取り扱うことが可能となる。しかも、金属箔によって絶縁膜の強度は高められることができる。このとき、金属箔には、絶縁膜が形成された後でも十分な可撓性が確保されることが望ましい。
【００１０】
特に、熱伝導性の高い金属板などが平板に用いられる場合には、平板の表面を覆う絶縁膜および金属箔に、平板の表面を露出させる開口が形成されることが望ましい。こうした開口を通じて半導体チップが直接に金属板に接触すれば、金属板の熱伝導を通じて半導体チップの放熱を促進することができる。この場合には、こうした構成に加え、ヒートシンクやヒートパイプ、その他の放熱機構が金属板に取り付けられてもよい。
【００１１】
また、導電性の金属箔が用いられる場合には、金属箔は接地（グラウンド）層として利用されてもよい。こうした金属箔に導電パターンの一部が接続されれば、簡単にいわゆるマイクロストリップ線路は実現されることができる。マイクロストリップ線路が確立されれば、隣接する信号線同士で雑音の乗り移りは極力回避されることができる。
【００１２】
以上のようなプリント配線板の製造にあたって、本発明に係る半導体パッケージ用プリント配線板の製造方法は、例えば、金属箔の表面に絶縁膜を形成する工程と、絶縁膜の表面に導電パターンを形成する工程と、金属箔の裏面に平板を貼り付ける工程と、平板の周縁で金属箔の折り曲げ代を回り込ませ、平板の反対面に折り曲げ代の裏面を貼り付ける工程とを備えることができる。
【００１３】
かかる製造方法によれば、平板の湾曲や折り曲げといった工程を経ずに、平板の表裏面間で信号経路は確立されることができる。したがって、比較的に剛性の高い平板の湾曲や折り曲げに起因して生産効率が悪化することは回避されることができる。このとき、平板には、銅板やアルミニウム板といった金属板のほか、樹脂板やセラミック板が用いられればよい。ただし、平板は必ずしも剛体である必要はない。
【００１４】
こうした製造方法では、導電パターンが形成された金属箔はロールに巻き上げられることができる。したがって、絶縁膜や導電パターンが形成された金属箔を比較的に簡単に取り扱うことができる。
【００１５】
【発明の実施の形態】
以下、添付図面を参照しつつ本発明の一実施形態を説明する。
【００１６】
図１は本発明の第１実施形態に係る半導体パッケージの全体構成を概略的に示す。この半導体パッケージすなわちＢＧＡ１０は、プリント配線板１１と、このプリント配線板１１の表面に搭載される半導体チップ１２とを備える。プリント配線板１１の表面には導電パターンすなわち配線パターン１３が張り巡らされる。半導体チップ１２の各入出力端子と、配線パターン１３で各入出力端子に対応する各配線とは金ワイヤ１４を通じて相互に電気的に接続される。半導体チップ１２および金ワイヤ１４は樹脂１５によって封止される。
【００１７】
プリント配線板１１の裏面には、例えば格子状に配列された複数個の半田ボール１６が形成される。後述されるように、半導体チップ１２の各入出力端子は、配線パターン１３の各配線を通じて、対応する半田ボール１６に電気的に接続される。周知のとおり、ＭＣＭ（マルチチップモジュール）やマザーボードに用いられるプリント基板（図示せず）にＢＧＡ１０を実装するにあたって、半田ボール１６は、プリント基板の表面に形成された入出力パッド上で溶解された後、再び固化される。その結果、ＢＧＡ１０は入出力パッドに半田付けされる。こうして半導体チップ１２とＭＣＭやマザーボード側のプリント基板との間に電気接続が確立される。
【００１８】
図１から明らかなように、プリント配線板１１は、中核材としての金属板１８と、金属板１８の周縁を経て金属板１８の表面から金属板１８の裏面に回り込む箔体すなわち金属箔１９と、この金属箔１９の表面に積層される絶縁膜２０とを備える。この絶縁膜２０の表面に前述の導電パターン１３は形成される。その結果、導電パターン１３は、金属板１８の周縁を経て金属板１８の表面から金属板１８の裏面に回り込むこととなる。
【００１９】
ここで、中核材には、銅板やアルミニウム板といった金属板１８が用いられることができるだけでなく、樹脂板やセラミック板が用いられることができる。ただし、中核材には、外力を受けても容易に撓むことのない十分な剛性が確保されることが望ましい。こうした十分な剛性は例えば厚さ０．５〜１ｍｍ程度の銅板やアルミニウム板によって実現されることができる。中核材は剛体として構成される。一方、金属箔１８には例えばステンレス箔が用いられればよい。絶縁膜２０には例えば樹脂膜が用いられればよい。
【００２０】
こうしたＢＧＡ１０では、表面側の半導体チップ１２と、反対面側すなわち裏面側の半田ボール１６とは配線パターン１３を通じて簡単に接続されることができる。プリント配線板１１にスルーホールは形成される必要はない。したがって、半導体チップ１２の入出力ピンが増加しても、スルーホールの形成に起因する生産効率の低下や製造コストの増大は回避されることができる。
【００２１】
次にプリント配線板１１の製造方法を簡単に説明する。まず、図２に示されるように、第１ロール２２に巻かれた厚さ２５μｍ程度のステンレス箔の帯２３が用意される。第１ロール２２から解かれる帯２３の表面には例えば光感光性ポリイミド樹脂２４が塗布される。塗布されたポリイミド樹脂２４が固化すると、帯２３の表面には例えば厚さ４０μｍ程度の絶縁膜２０が形成される。
【００２２】
続いて絶縁膜２０の表面には例えば銅配線２５が供給される。供給された銅配線２５によって配線パターン１３は形成される。こうした銅配線２５の供給には例えば電気めっき法が用いられればよい。前述の厚みでステンレス箔の帯２３や絶縁膜２０が形成される結果、配線パターン１３が形成されたステンレス箔の帯２３は、十分な可撓性を備え、簡単に第２ロール２６に巻き取られることができる。以上の製造工程では、第１ロール２２や第２ロール２６に対して金属箔１９が巻き取られることから、製造現場で金属箔１９は比較的に簡単に取り扱われることができる。
【００２３】
こうして用意されたステンレス箔の帯２３から前述の金属箔１９は打ち抜かれる。金属箔１９の表面には、例えば図３に示されるように、金属板１８の表面に重ね合わせられる本体２８と、２本の折り曲げ線２９、３０に沿って折り曲げられる折り曲げ代３１とが区画される。折り曲げ線２９、３０の間隔は金属板１８の厚みに合わせられればよい。配線パターン１３の各配線は、本体２８の表面に区画されて半導体チップ１２を受け止める領域３２の周囲から始まり、折り曲げ代３１の表面に形成されて半田ボール１６を受け止めるパッド３３に至る。パッド３３上には前述の半田ボール１６が形成される。
【００２４】
打ち抜かれた金属箔１９は金属板１８に重ね合わせられる。金属箔１９すなわち本体２８の裏面は金属板１８の表面に貼り付けられる。金属板１８の周縁で金属箔１９の折り曲げ代３１は折り曲げられる。その結果、金属箔１９の折り曲げ代３１は金属板１８の反対面に回り込む。このとき、金属箔１９は、２本の折り曲げ線２９、３０で各々９０゜で折れ曲がる。したがって、絶縁膜２０の表面で配線パターン１３に断線が引き起こされることは極力回避されることができる。こうして回り込んだ折り曲げ代３１の裏面は金属板１８の裏面に貼り付けられる。半導体パッケージ用プリント配線板は完成する。
【００２５】
図４は本発明の第２実施形態に係る半導体パッケージすなわちＢＧＡ４１の全体構成を概略的に示す。この第２実施形態では、プリント配線板１１の表面で金属箔１８および絶縁膜１９に開口４２が形成され、この開口４２で金属板１８の表面は露出する。半導体チップ１２はこの開口４２内に配置される。ここで、前述の第１実施形態と同様な機能や効果を発揮する構成には同一の参照符号が付され、その詳細な説明は省略される。
【００２６】
こうしたＢＧＡ４１では、半導体チップ１２は熱伝導性の高い金属板１８に直接に接触する。したがって、例えば半導体チップ１２の動作中、金属板１８の熱伝導を通じて半導体チップ１２の放熱は促進される。このＢＧＡ４１に用いられるプリント配線板１１を製造するにあたって、金属箔１９では、例えば図５に示されるように、本体２８の表面に区画されて半導体チップ１２を受け止める領域３２がくり抜かれ、その結果、開口４２が形成されればよい。さらに、例えば図６に示されるように、金属板１８にヒートシンク４３が取り付けられれば、半導体チップ１２の放熱は一層促進されることができる。こうしたヒートシンク４３に代えて、ヒートパイプやその他の放熱機構が金属板１８に接続されてもよい。
【００２７】
以上のようなＢＧＡ１０、４１では、金属箔１８が接地（グラウンド）層として利用されてもよい。このとき、例えば図７に示されるように、絶縁膜２０に形成されるビア４４などを通じて金属箔１９と配線パターン１３の接地線４５とが相互に接続されれば、例えば１対の接地線４５に挟み込まれる信号線４６ではマイクロストリップ線路が構築されることができる。こうしたマイクロストリップ線路が確立されれば、隣接する信号線４６同士で雑音の乗り移りは極力回避されることができる。
【００２８】
【発明の効果】
以上のように本発明によれば、スルーホールを用いずにプリント配線板の表裏面間で信号経路は確立されることができる。しかも、平板を折り曲げたりせずに平板の表裏面間で信号経路が確立されることができることから、生産効率の悪化は回避されることができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係るＢＧＡ（ボールグリッドアレイ）の構造を概略的に示す側面図である。
【図２】 プリント配線板の製造工程を示す概略図である。
【図３】 配線パターンを示す金属箔の平面図である。
【図４】 本発明の第２実施形態に係るＢＧＡの構造を概略的に示す側面図である。
【図５】 第２実施形態に係るＢＧＡを実現する金属箔の平面図である。
【図６】 金属板にヒートシンクが取り付けられたＢＧＡの構造を概略的に示す側面図である。
【図７】 マイクロストリップ線路を示すプリント配線板の一部拡大断面図である。
【符号の説明】
１０ 半導体パッケージとしてのＢＧＡ（ボールグリッドアレイ）、１１ プリント配線板、１２ 半導体チップ、１３ 導電パターンとしての配線パターン、１８ 中核材（平板）としての金属板、１９ 箔体としての金属箔、２０ 絶縁膜、２６ 第２ロール、３１ 折り曲げ代、４２ 開口。
Claims (6)
- 平板と、前記平板の周縁を経て前記平板の表面から前記平板の裏面に回り込む金属箔と、固化に基づき前記金属箔の表面に形成され、前記平板の表面から前記平板の裏面に回り込む絶縁膜と、前記絶縁膜の表面に形成されて、前記平板の表面から前記平板の裏面に回り込む導電パターンとを備えることを特徴とする半導体パッケージ用プリント配線板。
- 請求項１に記載の半導体パッケージ用プリント配線板において、前記導電パターンに部分的に区画される少なくとも１対の接地線と、前記絶縁膜に形成されて、前記金属箔に前記接地線を接続するビアと、前記導電パターンに部分的に区画され、前記接地線に挟まれる信号線とを備えることを特徴とする半導体パッケージ用プリント配線板。
- 請求項１に記載の半導体パッケージ用プリント配線板において、前記平板は金属板であることを特徴とする半導体パッケージ用プリント配線板。
- 平板と、前記平板の周縁を経て前記平板の表面から前記平板の裏面に回り込む金属箔と、固化に基づき前記金属箔の表面に形成されて、前記平板の表面から前記平板の裏面に回り込む絶縁膜と、前記絶縁膜の表面に形成されて、前記平板の表面から前記平板の裏面に回り込む導電パターンと、前記平板の表面側で前記平板に搭載され、前記導電パターンに電気的に接続される半導体チップとを備えることを特徴とする半導体パッケージ。
- 金属箔の帯の表面に絶縁膜を形成する工程と、前記絶縁膜の表面に導電パターンを形成する工程と、前記金属箔の帯の裏面に平板を貼り付ける工程と、前記平板の周縁で前記金属箔の帯の折り曲げ代を回り込ませ、前記平板の反対面に前記折り曲げ代の裏面を貼り付ける工程とを備えることを特徴とする半導体パッケージ用プリント配線基板の製造方法。
- 請求項５に記載の半導体パッケージ用プリント配線基板の製造方法において、前記導電パターンの形成後、前記金属箔の帯はロールに巻き上げられることを特徴とする半導体パッケージ用プリント配線基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24712099A JP3668066B2 (ja) | 1999-09-01 | 1999-09-01 | 半導体パッケージ用プリント配線板およびその製造方法 |
| US09/536,992 US6369331B1 (en) | 1999-09-01 | 2000-03-29 | Printed circuit board for semiconductor package and method of making same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24712099A JP3668066B2 (ja) | 1999-09-01 | 1999-09-01 | 半導体パッケージ用プリント配線板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001077228A JP2001077228A (ja) | 2001-03-23 |
| JP3668066B2 true JP3668066B2 (ja) | 2005-07-06 |
Family
ID=17158741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24712099A Expired - Fee Related JP3668066B2 (ja) | 1999-09-01 | 1999-09-01 | 半導体パッケージ用プリント配線板およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6369331B1 (ja) |
| JP (1) | JP3668066B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6562641B1 (en) * | 2000-08-22 | 2003-05-13 | Micron Technology, Inc. | Apparatus and methods of semiconductor packages having circuit-bearing interconnect components |
| JP3634735B2 (ja) * | 2000-10-05 | 2005-03-30 | 三洋電機株式会社 | 半導体装置および半導体モジュール |
| JP3708470B2 (ja) * | 2001-10-03 | 2005-10-19 | タイコエレクトロニクスアンプ株式会社 | ボールグリッドアレーコネクタ |
| US7154171B1 (en) * | 2002-02-22 | 2006-12-26 | Amkor Technology, Inc. | Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor |
| US20040156177A1 (en) * | 2003-02-12 | 2004-08-12 | Matsushita Electric Industrial Co., Ltd. | Package of electronic components and method for producing the same |
| SG125114A1 (en) * | 2003-05-13 | 2006-09-29 | Shimano Kk | Electronic circuit device for fishing equipment |
| JP5206630B2 (ja) * | 2009-08-27 | 2013-06-12 | 日立電線株式会社 | フレキシブルハーネスを用いた電気的接続部品及び電気的接続方法 |
| CN102223753B (zh) * | 2010-04-16 | 2013-08-28 | 富葵精密组件(深圳)有限公司 | 电路板及其制作方法 |
| US8572840B2 (en) * | 2010-09-30 | 2013-11-05 | International Business Machines Corporation | Method of attaching an electronic module power supply |
| JP5498604B1 (ja) * | 2013-04-17 | 2014-05-21 | エムテックスマツムラ株式会社 | 固体撮像素子用中空パッケージ |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59175785A (ja) * | 1983-03-26 | 1984-10-04 | ソニー株式会社 | 配線基板 |
| US5206795A (en) * | 1991-12-30 | 1993-04-27 | Ag Communication Systems Corporation | Compliant connection for substrates |
| US5229916A (en) * | 1992-03-04 | 1993-07-20 | International Business Machines Corporation | Chip edge interconnect overlay element |
| US5375041A (en) * | 1992-12-02 | 1994-12-20 | Intel Corporation | Ra-tab array bump tab tape based I.C. package |
| JPH0831868A (ja) | 1994-07-21 | 1996-02-02 | Hitachi Cable Ltd | Ｂｇａ型半導体装置 |
| US5581122A (en) * | 1994-10-25 | 1996-12-03 | Industrial Technology Research Institute | Packaging assembly with consolidated common voltage connections for integrated circuits |
| JPH08204103A (ja) | 1995-01-30 | 1996-08-09 | Mitsui Toatsu Chem Inc | 多端子半導体パッケージ |
| JP2814955B2 (ja) * | 1995-07-06 | 1998-10-27 | 日本電気株式会社 | Ｂｇａ型半導体装置 |
| JP2810647B2 (ja) * | 1996-04-30 | 1998-10-15 | 山一電機株式会社 | Ｉｃパッケージ |
| JP2976917B2 (ja) * | 1997-03-31 | 1999-11-10 | 日本電気株式会社 | 半導体装置 |
| JP3011233B2 (ja) * | 1997-05-02 | 2000-02-21 | 日本電気株式会社 | 半導体パッケージ及びその半導体実装構造 |
| US5963427A (en) * | 1997-12-11 | 1999-10-05 | Sun Microsystems, Inc. | Multi-chip module with flexible circuit board |
| US6028365A (en) * | 1998-03-30 | 2000-02-22 | Micron Technology, Inc. | Integrated circuit package and method of fabrication |
-
1999
- 1999-09-01 JP JP24712099A patent/JP3668066B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-29 US US09/536,992 patent/US6369331B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001077228A (ja) | 2001-03-23 |
| US6369331B1 (en) | 2002-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6025640A (en) | Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device | |
| TWI316749B (en) | Semiconductor package and fabrication method thereof | |
| JP3947292B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
| JP3668066B2 (ja) | 半導体パッケージ用プリント配線板およびその製造方法 | |
| JP5117270B2 (ja) | 配線基板、半導体装置、ならびに半導体装置の製造方法 | |
| JPH11191602A (ja) | 半導体装置とその製造方法 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JP3549316B2 (ja) | 配線基板 | |
| JP3587043B2 (ja) | Ｂｇａ型半導体装置及び該装置に用いるスティフナー | |
| JP2823066B2 (ja) | Ｂｇａ型半導体装置 | |
| JP3576228B2 (ja) | 表面実装型半導体装置 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JP4364181B2 (ja) | 半導体装置の製造方法 | |
| JP3562074B2 (ja) | 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法 | |
| JPH09148484A (ja) | 半導体装置及びその製造方法 | |
| JP2813436B2 (ja) | 金属ベース多層回路基板 | |
| JP3910937B2 (ja) | 半導体装置 | |
| JPH08167676A (ja) | 半導体装置 | |
| JP2009141229A (ja) | 半導体装置およびその製造方法 | |
| JP4670213B2 (ja) | 半導体パッケージ | |
| JP2953939B2 (ja) | 半導体装置用テープキャリア型パッケージ | |
| JPH08139259A (ja) | リードフレームとリードフレーム部材、およびそれらを用いた表面実装型半導体装置 | |
| KR100318317B1 (ko) | 베어 칩 실장 인쇄회로기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |