JPH08204103A

JPH08204103A - 多端子半導体パッケージ

Info

Publication number: JPH08204103A
Application number: JP7012546A
Authority: JP
Inventors: Kinichi Kanemitsu; 均一金光; Seiichi Takahashi; 清一高橋; Kunihiro Nagamine; 邦浩永峰; Takashi Kayama; 孝加山
Original assignee: Mitsui Toatsu Chemicals Inc
Current assignee: Mitsui Toatsu Chemicals Inc
Priority date: 1995-01-30
Filing date: 1995-01-30
Publication date: 1996-08-09

Abstract

(57)【要約】【目的】スルホールビアが必要なく端子数の増加に対
応でき、プリント基板への従来からの表面実装技術が使
用できる、廉価な多端子半導体バッケージを提供する。【構成】金属板１２上に絶縁層１３を介して回路加工
された金属箔１４を有する金属ベース基板２３を用い、
この金属ベース基板２３にソルダーマスク１６を形成し
た後、折り曲げ加工を施して開口面１５を有する形状と
する。この開口面１５の周縁部にインナーリード１９が
配置され、その裏面領域全体に金属バンプ１８を介して
プリント基板に接合させる端子１７が配置される形状で
あり、すなわちＢＧＡ構造の多端子半導体バッケージで
ある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路素子用
の半導体パッケージに関し、特に半導体集積回路素子に
対して電気的に接続された端子部分がパッケージ下面か
ら多数導出されている多端子半導体パッケージに関す
る。

【０００２】

【従来技術】集積回路用の半導体パッケージとしては、
ＤＩＰ（ＤｕａｌＩｎ−ｌｉｎｅＰａｃｋａｇｅ）な
ど各種のものがあるが、外部端子数の多いＬＳＩ用の半
導体パッケージとして、フラットパッケージの１種であ
るＱＦＰ（ＱｕａｄＦｌａｔＰａｃｋａｇｅ）や、
図８に示すようなＰＧＡ（ＰｉｎＧｒｉｄＡｒｒａ
ｙ）８０などがある。ＱＦＰでは、半導体集積回路素子
（ＩＣチップ）に接続されたリードがアウターリードと
してパッケ―ジ外周（４方向）に複数本導出されてい
る。一方、ＰＧＡ８０では、ＩＣチップに接続されるリ
ードが、パッケージ下面より、端子（ピン）８１として
導出される。ＱＦＰでは、パッケージの外周の４辺から
しかアウターリードが取り出せないため、多ピン化、す
なわち、アウターリードの本数を増加させた場合に、ア
ウターリード相互の間隔、すなわち、ピンピッチを狭小
化せざるを得ないが、ＰＧＡでは下面全体をリードの導
出空間として利用できるため、端子ピッチをそれほど狭
小化することなく、多ピン化をなすことができる。半導
体集積回路素子の大規模集積化または半導体集積回路素
子サイズの大型化に伴い、今後、アウターリードの本数
は４００〜１０００本程度にまで増加すると予測され、
この場合、従来のＱＦＰでは対応困難であると考えられ
ている。

【０００３】ＰＧＡに対して半導体集積回路素子のパッ
ケージングを行なう場合，下面に金属製のピン端子がろ
う付けされ、かつ上面にはダイパッドまたはインナーリ
ードがメタライズ処理によって形成されたセラミックパ
ッケージを使用し、このセラミックパッケージにＩＣチ
ップをマウントし、ボンディングワイヤーによってＩＣ
チップとインナーリードとの電気的接続を完成させた
後、セラミックまたは金属製の蓋が取り付けられる。こ
の他、セラミック基板あるいはプリント基板上にダイパ
ッドまたはインナーリードをパターン形成し、その後、
これらセラミック基板あるいはプリント基板の下面に端
子を取り付け、ＩＣチップを搭載し、最後に全体を樹脂
でモールドすることによりＰＧＡへのパッケージングを
行う方法もある。

【０００４】また、従来のＱＦＰの有する問題点を解決
し、アウターリード間隔の狭小化に対応できるものとし
て、例えば特開平１−１３２１４７号公報に記載された
半導体パッケージや、本発明者らによる特開平４−６８
９３号公報に記載された電子回路パッケージがある。特
開平１−１３２１４７号公報記載のパッケージは、アル
ミニウムまたは銅をべ−ス金属とし、絶縁層として数十
μｍ厚のエポキシ樹脂からなる樹脂層を設け、その後、
銅箔を積層してパターニングし、プレス加工によって屈
曲部を形成したものであり、中央部にＩＣチップが搭載
され、周辺部がアウターリードとして使用される。また
特開平４−６８９３号公報記載のパッケージは、金属ベ
ース基板に対して折り曲げ加工あるいは絞り加工を行っ
てスープ皿状としたものであり、開口面から見てその底
部にＩＣチップがマウントされ、開口面の周縁部がアウ
ターリードとして使用されるものである。これらパッケ
ージでは、アウターリードが絶縁層を介して金属基板上
に形成された構成となっているので、アウターリードの
変形にともなう諸問題を回避でき、ＱＦＰに比べてアウ
ターリード間隔を小さくすることができる。しかし、こ
れらパッケージでは、基本的にはパッケージの外周４方
向からのアウターリード端子の取り出しとなっているの
で、アウターリード本数を増大させる場合に限界があ
る。

【０００５】結局、ある程度以上の多ピン化、多端子化
を実現する場合には、ＰＧＡなどのように下面からのリ
ード端子など電気的接続部位の導出が不可欠となる。Ｐ
ＧＡの場合、プリント基板へのパッケージの取り付けは
ピン挿入型の実装となり、プリント基板に設けられたス
ルホールにアウターリード端子を差し込む必要がある。
しかし、このようなピン挿入型の実装は、表面実装に比
べて高密度実装時に実装面積の縮小が困難である。この
ため、表面実装に適したアウターリード構造が更に求め
られている。またＰＧＡでは多数のアウターリード端子
をろう付けする必要があり、パッケージングコストはＱ
ＦＰと比較するとかなり高くなる。

【０００６】現在、表面実装に適合させるため、アウタ
ーリード端子を短くしたショートリードＰＧＡ、またリ
ード端子を無くしたＢＧＡ（ＢａｌｌＧｒｉｄＡｒ
ｒａｙ）等が開発されている。図９（ａ）はＢＧＡの構
成の概略を示す下面図、図９（ｂ）はＢＧＡをプリント
基板に実装した状態を示す模式断面図である。ＢＧＡ９
０では、ＰＧＡのアウターリード端子の代わりにボール
状の半田バンプ９１がパッケージ下面に形成されてい
る。プリント基板９２にＢＧＡ９０を実装する場合、半
田バンプ９１を電気的部位として、リフロー加熱により
プリント基板９２上のパッドと電気的に接続させてい
る。ＢＧＡ９０では、ＩＣチップ９３は、セラミックな
いしガラスエポキシ製の基板９４上にダイパッド９５を
介して搭載されており、基板９４上の銅箔配線９６（イ
ンナーリード）に対してボンディングワイヤ９７によっ
て接続されている。さらに、基板９４を貫通するスルホ
ールビア９８が設けられ、このスルホールビア９８を介
して銅箔配線９６と半田バンプ９１とが電気的に接続さ
れている。さらに、ＩＣチップ９３や銅箔配線９６、ボ
ンディングワイヤ９７を封止するために、エポキシなど
からなるモールド材９９が基板９４の上面に設けられて
いる。

【０００７】しかしながら従来のＢＧＡにおいては、電
気的接続のためにスルホールビアを使用していることに
より穴明けまたはメッキが必要となるほか、ＩＣチップ
を樹脂封止することからスルホールビアをソルダーマス
ク１０１で塞がなければならないため、パッケージの厚
み制御が難しく、かつ価格も高くなるなどの問題点があ
る。さらには、サーマルビア１００をダイパッド９５下
に設けてプリント基板９２と接合することで半導体集積
回路素子の熱をプリント基板９２に放熱させる構造であ
ることから、基板９４の局部に熱が集中する問題点があ
る。

【０００８】

【発明が解決しようとする課題】本発明の目的は、従来
のＢＧＡのようにスルホールビアを形成することなく、
パッケージの下面から複数の電気的接続部位を取り出せ
る構造、すなわち半導体集積回路素子を搭載する面が上
面となるキャビティーアップ構造のパッケージにおい
て、従来のプリント基板への表面実装技術が金属バンプ
を介することで使用できる、廉価で、かつ放熱性を向上
させた多端子半導体パッケージを提供することにある。

【０００９】

【課題を解決するための手段】本発明の多端子半導体パ
ッケージは、金属箔と金属板とが絶縁層を介して積層さ
れ、かつ前記金属箔に回路加工が行われた金属ベース基
板を使用し、前記金属ベース基板に折り曲げ加工を行っ
た立体印刷基板であって、他の回路基板との電気的接続
部位がＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）構造
であることを特徴とする。半導体集積回路素子搭載用で
キャビーティーアップ構造の多端子半導体パッケージに
おいて、前記折り曲げ加工を金属板側に行うことにより
半導体集積回路素子と接続されるインナーリード部と他
基板と接続される端子部とが前記回路加工された金属箔
で電気的接続される。さらに一部絶縁層を除去すること
により金属板を放熱板として使用できる。

【００１０】

【作用】本発明の多端子半導体パッケージでは、従来の
ＢＧＡパッケージと比較してスルホールビアを形成しな
くてもよく、金属ベース配線板に折り曲げ加工を施すこ
とでＢＧＡパッケージを形成できるので、パッケージ形
成工程が短縮でき、かつ廉価に作製できる。さらにソル
ダーマスクでスルホールビアを塞がなくてもよいことか
ら厚み制御が容易となる。またダイパッド部または端子
の一部の絶縁層を除去することで金属板が放熱板として
使用できることから熱放散性は向上する。

【００１１】本発明の多端子半導体パッケージにおい
て、金属ベース基板を構成する金属板としては、厚み
０．０５〜２．０ｍｍ程度のものが使用されるが、好ま
しくは０．１〜１．０ｍｍのアルミニウム、洋白や真ち
ゅう等の銅合金、銅、銅クラッドインバー、ステンレス
鋼、鉄、珪素鋼、電解酸化処理されたアルミニウム、ク
ロメート処理された銅等を用いることができる。

【００１２】本発明に用いられる絶縁層としては、例え
ば、エポキシフェノ―ル、ビスマレイミド等の熱硬化性
樹脂、またはポリアミドイミド、ポリスルフォン、ポリ
パラバン酸、ポリフェニレンサルファイド等の熱可塑性
樹脂、または熱可塑性ポリイミドの前駆体であるポリア
ミド酸ワニスを、加熱イミド化して得られるものも使用
できる。あるいは耐熱性有機高分子フィルム、例えばポ
リイミド、ポリアミドイミド、アラミド、ポリエーテル
スルフォン、ポリエーテルエーテルケトン等の各フィル
ムの両面に、熱可塑性ポリイミドの前駆体であるポリア
ミド酸ワニスを塗布し加熱イミド化して得られるものも
使用できる。また有機溶媒に可溶な熱可塑性ポリイミド
の場合であれば、熱可塑性ワニスを上述のフィルム形成
方法と同様にキャスト、あるいはコートし乾燥して得ら
れるフィルム、また熱可塑性ポリイミドの押し出し成形
フィルムあるいはシートも使用できる。さらには、使用
する金属板、あるいは金属箔の裏面に、ポリイミド酸ワ
ニス、あるいは熱可塑性ポリイミドを塗布して乾燥し、
積層させてもかまわない。

【００１３】前述の絶縁層材料を組み合わせて用いるこ
とも可能である。さらに、放熱性を向上させる目的で、
金属箔との接着を阻害しない範囲で、前記絶縁層に無機
フィラを加えても構わない。これらフィラとしては、ア
ルミナ、シリカ、炭化珪素、窒化アルミニウム、窒化ホ
ウ素等が挙げられる。

【００１４】このような絶縁層のうち、本発明において
最も好ましいものは、主鎖にイミド構造を有する熱可塑
性ポリイミドであって、ガラス転移温度（Ｔｇ）が１６
０℃以上３５０℃以下であり、ＪＩＳ（日本工業規格）
−Ｃ２３１８に規定された方法により測定される破断時
の伸び率が３０％以上のものである。ガラス転移温度を
上述のように規定することにより、金属板−金属箔層間
の接着強度とワイヤーボンディング時の熱信頼性がとも
に優れたものとなる。また伸び率３０％以上とすること
により、機械加工時の信頼性が優れたものとなる。この
ような熱可塑性ポリイミドにおいても、もちろん無機フ
ィラを混入することができる。

【００１５】本発明において、回路形成に使用される金
属箔には、銅、銅−ベリリウム合金、ニッケル、アルミ
ニウム箔等が使用できる。一般的には、比較的に安価に
且つ容易に入手可能な、市販の電解銅箔、圧延銅箔等が
用いられる。本発明においては、回路加工された金属箔
が、インナーリードまたは端子等の配線パターンに相当
する。金属箔の回路加工の方法としては、通常のプリン
ト配線基板で使用される公知のパターニング（エッチン
グ）法などが使用できる。

【００１６】パターニングされた金属箔表面には、後述
のワイヤーボンディングを行うために、Ａｕメッキ、Ｎ
ｉ／Ａｕメッキ、Ａｇメッキ、Ｐｄメッキ等のメッキ処
理を行うことが好ましい。このメッキ処理は、折り曲げ
加工を行う前、あるいは加工後に行うことができる。

【００１７】金属板、絶縁層、金属箔を相互に積層する
方法としては、熱ロール法や熱プレス法等がある。また
金属板上に絶縁層を形成後、蒸着法またはメッキ法など
で金属の導体層を形成するビルドアップ法も使用可能で
ある。

【００１８】本発明において、より放熱性を改善するた
めには、絶縁層を部分的に除去することが好ましい。絶
縁層を除去する方法として、熱プレス法の場合には、除
去部分を打ち抜き加工するか、または熱プレス後のＮＣ
ルーターによる切削除去、ウェットまたはドライエッチ
ング法、レーザー加工法が用いられる。

【００１９】絶縁層がポリイミドからなる場合、ウェッ
トエッチングとしては、アルカリ溶液エッチングが用い
られ、例えば水酸化カリウム、水酸化ナトリウム等のア
ルカリ水溶液を用いることができ、必要に応じてこれに
ヒドラジン化合物を加えてもよい。

【００２０】ドライエッチングとしては酸素プラズマを
用いたプラズマ灰化法や反応性イオンエッチング法等が
あり、必要に応じてＣＦ₄またはＮＦ₃のガスを混合して
もよい。レーザー加工法としては、エキシマレーザーや
炭酸ガスレーザー、ＹＡＧレーザーなどを使用する方法
があり、エキシマレーザーとしては、例えばＡｒＦ系ま
たはＫｒＦ系のものを挙げることができる。

【００２１】本発明における折り曲げ加工は、通常の金
型を用いたプレス加工で行うことができる。回路加工さ
れた金属箔を折り曲げ加工時に保護するために、金型表
面に樹脂コートして用いたり、金属箔の配線パタ−ン形
状に合わせて金型に凹形状を設けてもよい。あるいは熱
をかけての加工や、絶縁層を溶剤等で膨潤させる等の処
理を行ってもよい。

【００２２】本発明の多端子半導体パッケージの断面形
状は適宜選択し得るが、折り曲げ加工の優位性から、そ
の曲率半径が５．０ｍｍ以下の範囲で加工を行うことが
望ましい。後述の実施例では０．０５ｍｍとした。

【００２３】本発明の多端子半導体パッケージと半導体
集積回路素子との接着には、ダイボンディングとして金
−シリコン共晶を用いた熱圧着法、あるいは導電性接着
樹脂を用いる方法、半田メッキ、金メッキ、銀メッキ等
が用いられる。半導体集積回路素子と配線パターンであ
る回路加工された金属箔との電気的接続には、ワイヤー
ボンディング法、またはバンプ形成を用いたフリップチ
ップ法を用いる。

【００２４】本発明の多端子半導体パッケージ上に搭載
される半導体集積回路素子の個数は１個に限定されるも
のではなく、複数個の素子を搭載することも可能であ
る。複数個の素子を搭載する場合、各素子間の相互の配
線は、前記配線パターンを用いるか、またはボンディン
グワイヤーを併用する方法を採用する。また搭載した半
導体集積回路素子は一般に気密封止されるが、気密封止
には、例えばエポキシ樹脂等によるトランスファモール
ド成形またはポッティング法を使用することができる。
封止樹脂には放熱性及び熱膨張係数整合等の理由によ
り、必要に応じて無機フィラ（アルミナ、シリカ、窒化
アルミニウム、窒化珪素、窒化ホウ素、炭化ケイ素な
ど）を混入してもよい。

【００２５】本発明の多端子半導体パッケージにおい
て、他のプリント基板との接続に金属バンプを使用する
場合、ソルダーマスクを形成することが望ましい。ソル
ダーマスクにはアクリル系、ウレタン系、エポキシ系、
シリコン系、イミド系樹脂で液状またはドライフィルム
タイプの感光性あるいは熱硬化性の樹脂が使用できる。
また金属バンプの形成には、メッキ法、転写バンプ法、
スタッドバンプ法等が使用できる。金属バンプには、Ａ
ｕ、Ｎｉ／Ａｕ、半田、あるいはプラスチックまたは金
属ボールにメッキを行ったボール等が使用可能である。

【００２６】本発明の多端子半導体パッケージを他のプ
リント基板に表面実装する場合には、表面実装法として
通常の半田クリーム印刷法またはフラックス塗布法を用
いる。半田クリームの印刷あるいはフラックスの塗布
後、自動搭載機により他のプリント基板上に本発明の多
端子半導体パッケージを搭載し、リフロー炉を用いて半
田付けを行う。リフロー炉としては、赤外線加熱及びエ
アー併用タイプ、窒素リフロー、及びべ―パーフェイズ
タイプのものなどを使用することが望ましい。

【００２７】

【実施例】以下、本発明の実施例について、図面を参照
して説明する。

【００２８】実施例１図１（ａ）は本発明の実施例１の多端子半導体パッケー
ジの断面図、図２（ａ）、（ｂ）はそれぞれこの半導体
パッケージの上面視図、下面視図である。

【００２９】この多端子半導体パッケージ１０は、半導
体集積回路素子（ＩＣチップ）１１を搭載するものであ
る。多端子半導体パッケージ１０は、金属板１２上に絶
縁層１３を介して金属箔１４が積層された金属ベ−ス基
板２３を使用し、金属箔１４に対して回路パターンを形
成した後に、ソルダーマスク１６を形成し、金属板１２
側に折り曲げ加工を行なうことで開口面１５を有する形
状に形成されている。本実施例では、開口面１５の周縁
に半導体集積回路素子と接続するためのインナーリード
１９が配置され（図２（ａ））、その裏面には金属バン
プ１８を介してプリント基板と接合する端子１７がマト
リックスに合計２２５個設けられている。ソルダーマス
ク１６は紫外線硬化型の液状フォトソルダーレジストイ
ンクをスクリーン印刷にて塗布し、露光・アルカリ現像
を行い、回路パターンのインナーリード１９または端子
１７の金属箔１４が露出するように形成されている。ま
た、露出した金属箔１４の表面には、折り曲げ加工を行
った後に、無電解メッキ法により厚さ３〜５μｍのニッ
ケル（Ｎｉ）層（不図示）が形成され、さらにこのニッ
ケル層の上に、無電解メッキ法により厚さ０．０３〜
０．５μｍの金（Ａｕ）層（不図示）が形成されてい
る。金属バンプ１８は、転写バンプ法により半田バンプ
が形成されている。

【００３０】図３は、この多端子半導体パッケージ１０
の展開図である。金属箔１４は、回路加工によって、端
子部１７が中央部に配置され、端子１７にそれぞれ対応
する配線パターンが外周の４辺に向かう形状であり、４
辺に配列された配線の端部はインナーリード１９とな
る。回路パターンを形成した後、金型プレスにより概略
八角形（点線部）の形状に打ち抜き、４辺の一点鎖線部
を金属板１２側に折り曲げ加工して正方形の形状として
いる。

【００３１】４辺を折り曲げる際、隣接の重なりによる
段差を防ぐために、クリアランスを０．７ｍｍ以上に設
定することが望ましい。このことから図３のＸは、０．
５ｍｍ以上となっている。また、折り曲げ加工の曲率半
径（内半径）は、０．０５ｍｍとなるように加工されて
いる。

【００３２】図４は、一部絶縁層１３を除去した多端子
半導体パッケージの断面図である。金属箔１４に回路加
工を行う前に絶縁層１３のエッチングパターンを形成
し、接地用端子部２２の絶縁層１３をヒドラジン化合物
を加えたアルカリ水溶液によってウェットエッチングを
行った。接地用端子部２２周辺の絶縁層１３を除去する
ことで、半導体集積回路素子１１から発生する熱をプリ
ント基板へ効率的に放熱できる。さらに金属板１２は、
そのまま放熱板として使用される。

【００３３】金属板１２としては厚み０．２ｍｍの銅板
を用い、絶縁層１３としては三井東圧化学（株）製の熱
可塑性ポリイミドの中からガラス転移温度が１６０℃〜
３５０℃であってＪＩＳ−Ｃ２３１８に規定される伸び
率が３０％以上であるものを選択して使用した。絶縁層
１３の厚みは２０μｍとした。金属箔１４は電解銅箔の
１８μｍ厚のものを用い、金属板１２、絶縁層１３また
は金属箔１４は熱プレス法により相互の接着・積層を行
った。

【００３４】半導体集積回路素子１１は、多端子半導体
パッケージ１０の上面の中央部すなわち図２（ａ）の開
口部１５にマウントされている。この場合、半導体集積
回路素子１１は多端子半導体パッケージ１０上の露出し
た金属板部すなわち開口部１５に、金−シリコン共晶
法、導電性接着剤、あるいは半田、金、銀メッキ等によ
って接合されている。また上述したように金属箔１４は
配線パターンとして回路加工され、この配線パターンは
端子１７から半導体集積回路素子１１の近傍にまで延び
ているが、配線パターンのインナーリード１９部と半導
体集積回路素子１１とがボンディングワイヤー２０によ
って電気的に接続されている。

【００３５】さらに、半導体集積回路素子１１またはボ
ンディングワイヤー２０の気密封止のために、トランス
ファーモールド成形によって、フィラ（アルミナ、シリ
カ、窒化アルミニウム、窒化ホウ素等）入りのエポキシ
樹脂２１をモールドしている。エポキシ樹脂２１を半導
体パッケ−ジにモールドすることにより、多端子半導体
パッケ−ジ１０の機械的強度も向上する。

【００３６】実施例２上述の実施例１において回路パターンは内側に端子１
７、外側にインナーリード１９を配置していたが、本実
施例の多端子半導体パッケージの回路パターンは内側に
ダイパッド（不図示）またはインナーリード１９、外側
に端子１７を配置している。図５（ａ）、（ｂ）、
（ｃ）は、それぞれ多端子半導体パッケージの断面図、
上面視図、下面視図である。端子数は、１辺に４８個で
合計１９２個である。図６は、半導体パッケージの展開
図である。図７は、ダイパッド部または接地用端子２２
の絶縁層１３を除去した多端子半導体パッケージの断面
図である。

【００３７】

【発明の効果】以上説明したように本発明は、金属板上
に絶縁層を介して回路加工された金属箔を有する金属ベ
ース基板を使用し、金属ベース基板に折り曲げ加工を行
うことによりＢＧＡ形状とすることにより、従来のＢＧ
Ａパッケージにおけるスルホールビアの形成を行うこと
なしに、廉価に多端子（多ピン）の半導体パッケージを
作製することができるという効果がある。

【００３８】本発明の多端子半導体パッケージの外部接
続端子数は、パッケージ下面全領域を使用できることよ
り、従来のＢＧＡパッケージと同じように外部接続端子
数を増加する事が可能である。この場合の端子は、ＱＦ
Ｐによる表面実装時に問題になるような０．３〜０．５
ｍｍ程度の狭小ピッチは必要なく、１．０〜１．５ｍｍ
ピッチで十分な外部接続端子数を確保することができ
る。

【００３９】本発明の多端子半導体パッケージはスルホ
ールビアがないことにより、ソルダーマスクでスルホー
ルビアを塞ぐ必要がないことから、ソルダーマスクの厚
み制御が容易となり、かつ量産性に優れている。

【００４０】本発明の多端子半導体パッケージは、ダイ
ボンディング技術、ワイヤーボンデイング技術、あるい
はプリント基板への表面実装技術など、従来からの技術
を適用することが可能で、半導体集積回路用のパッケー
ジの多ピン化に寄与することが大である。

【図面の簡単な説明】

【図１】本発明の一実施態様による多端子半導体パッケ
ージを示す断面図である。

【図２】（ａ），（ｂ）は、それぞれ図１の多端子半導
体パッケージの上面視図、下面視図である。

【図３】本発明の実施例１の多端子半導体パッケージの
展開図である。

【図４】図１の多端子半導体パッケージの一部絶縁層を
除去した断面図である。

【図５】（ａ）は本発明の実施例２の多端子半導体パッ
ケージを示す断面図、（ｂ）、（ｃ）は、それぞれ
（ａ）の多端子半導体パッケージの上面視図、下面視図
である。

【図６】本発明の実施例２の多端子半導体パッケージの
展開図である。

【図７】図５（ａ）の多端子半導体パッケージの一部絶
縁層を除去した断面図である。

【図８】従来の半導体パッケージの一例であるＰＧＡの
構成を示す斜視図である。

【図９】（ａ）は従来の半導体パッケージの一例である
ＢＧＡの構成を示す下面視図、（ｂ）はプリント基板上
へのＢＧＡの実装方法を示す模式断面図である。

【符号の説明】

１０多端子半導体パッケージ１１、９３半導体集積回路素子１２金属板１３絶縁層１４金属箔１５開口部１６、１０１ソルダーマスク１７端子１８金属バンプ１９インナーリード２０、９７ボンディングワイヤー２１エポキシ樹脂２２接地用端子２３金属ベース基板８０ＰＧＡ８１ピン端子９０ＢＧＡ９１半田バンプ９２プリント基板９４基板９５ダイパッド９６銅箔配線９８スルホールビア９９モールド材１００サーマルビア

───────────────────────────────────────────────────── フロントページの続き (72)発明者加山孝神奈川県横浜市栄区笠間町1190番地三井東圧化学株式会社内

Claims

【特許請求の範囲】

【請求項１】金属箔と金属板とが絶縁層を介して積層
されている金属ベース基板を使用し、前記金属箔面に回
路加工を行って得られた金属ベース配線板を金属板側に
折り曲げ加工を行なった立体印刷基板であって、他の回
路基板との電気的接続部位がＢＧＡ（ＢａｌｌＧｒｉ
ｄＡｒｒａｙ）構造であることを特徴とする多端子半
導体パッケージ。
【請求項２】前記折り曲げ加工で開口部を有する形状
に加工し、前記開口面から見てその底部の金属板に半導
体集積回路素子がマウントされ、前記開口面の周縁に前
記半導体集積回路素子との接続を目的とした前記回路加
工で得られたインナーリード部とその裏面に金属バンプ
を介して他の回路基板との接続を目的とした前記回路加
工で得られた端子部とが前記回路加工された金属箔で電
気的に接続されていることを特徴とする請求項１の多端
子半導体パッケージ。
【請求項３】前記端子部が開口面に位置し、その裏面
にダイパッドまたは前記インナーリード部を配置した形
状であって、前記端子部と前記インナーリード部とが前
記回路加工された金属箔で電気的に接続されていること
を特徴とする請求項１の多端子半導体パッケージ。
【請求項４】前記回路加工された面にソルダーマスク
を形成し、かつ前記ソルダーマスク部以外の露出した前
記回路形成された金属箔上に表面処理を行った請求項２
または請求項３に記載の多端子半導体パッケージ。
【請求項５】前記端子の一部または前記ダイパッド部
の前記絶縁層を除去した請求項１ないし４いずれか１項
に記載の多端子半導体パッケージ。
【請求項６】前記絶縁層は、伸び率が３０％以上であ
り、かつガラス転移温度が１６０℃以上３５０℃以下で
ある熱可塑性ポリイミドで構成されている請求項１ない
し５いずれか１項に記載の多端子半導体パッケージ。