BR112021010658A2 - Circuitos lógicos - Google Patents

Circuitos lógicos Download PDF

Info

Publication number
BR112021010658A2
BR112021010658A2 BR112021010658-8A BR112021010658A BR112021010658A2 BR 112021010658 A2 BR112021010658 A2 BR 112021010658A2 BR 112021010658 A BR112021010658 A BR 112021010658A BR 112021010658 A2 BR112021010658 A2 BR 112021010658A2
Authority
BR
Brazil
Prior art keywords
logic circuit
address
logic
printing apparatus
examples
Prior art date
Application number
BR112021010658-8A
Other languages
English (en)
Inventor
James Michael Gardner
Scott A. Linn
Stephen D. Panshin
Jefferson P. Ward
David Owen ROETHIG
Original Assignee
Hewlett-Packard Development Company, L.P.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett-Packard Development Company, L.P. filed Critical Hewlett-Packard Development Company, L.P.
Publication of BR112021010658A2 publication Critical patent/BR112021010658A2/pt

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17566—Ink level or ink residue control
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17526—Electrical contacts to the cartridge
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17513—Inner structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/1752—Mounting within the printer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17526—Electrical contacts to the cartridge
    • B41J2/1753—Details of contacts on the cartridge, e.g. protection of contacts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17543—Cartridge presence detection or type identification
    • B41J2/17546—Cartridge presence detection or type identification electronically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17553—Outer structure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01F—MEASURING VOLUME, VOLUME FLOW, MASS FLOW OR LIQUID LEVEL; METERING BY VOLUME
    • G01F23/00—Indicating or measuring liquid level or level of fluent solid material, e.g. indicating in terms of volume or indicating by means of an alarm
    • G01F23/22—Indicating or measuring liquid level or level of fluent solid material, e.g. indicating in terms of volume or indicating by means of an alarm by measuring physical variables, other than linear dimensions, pressure or weight, dependent on the level to be measured, e.g. by difference of heat transfer of steam or water
    • G01F23/24—Indicating or measuring liquid level or level of fluent solid material, e.g. indicating in terms of volume or indicating by means of an alarm by measuring physical variables, other than linear dimensions, pressure or weight, dependent on the level to be measured, e.g. by difference of heat transfer of steam or water by measuring variations of resistance of resistors due to contact with conductor fluid
    • G01F23/246—Indicating or measuring liquid level or level of fluent solid material, e.g. indicating in terms of volume or indicating by means of an alarm by measuring physical variables, other than linear dimensions, pressure or weight, dependent on the level to be measured, e.g. by difference of heat transfer of steam or water by measuring variations of resistance of resistors due to contact with conductor fluid thermal devices
    • G01F23/247—Indicating or measuring liquid level or level of fluent solid material, e.g. indicating in terms of volume or indicating by means of an alarm by measuring physical variables, other than linear dimensions, pressure or weight, dependent on the level to be measured, e.g. by difference of heat transfer of steam or water by measuring variations of resistance of resistors due to contact with conductor fluid thermal devices for discrete levels
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01F—MEASURING VOLUME, VOLUME FLOW, MASS FLOW OR LIQUID LEVEL; METERING BY VOLUME
    • G01F25/00—Testing or calibration of apparatus for measuring volume, volume flow or liquid level or for metering by volume
    • G01F25/20—Testing or calibration of apparatus for measuring volume, volume flow or liquid level or for metering by volume of apparatus for measuring liquid level
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L23/00—Devices or apparatus for measuring or indicating or recording rapid changes, such as oscillations, in the pressure of steam, gas, or liquid; Indicators for determining work or energy of steam, internal-combustion, or other fluid-pressure engines from the condition of the working fluid
    • G01L23/08—Devices or apparatus for measuring or indicating or recording rapid changes, such as oscillations, in the pressure of steam, gas, or liquid; Indicators for determining work or energy of steam, internal-combustion, or other fluid-pressure engines from the condition of the working fluid operated electrically
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Fluid Mechanics (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Thermal Sciences (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Ink Jet (AREA)
  • Communication Control (AREA)
  • Logic Circuits (AREA)

Abstract

CIRCUITOS LÓGICOS. Em um exemplo, um circuito lógico que compreende uma interface de comunicações incluindo um contato de dados para se comunicar através de um barramento de comunicações, um contato de habilitação, separado da interface de comunicação, para receber uma entrada para habilitar o circuito lógico, e pelo menos um registro de memória, compreendendo pelo menos um registro de endereço reconfigurável. O circuito lógico pode ser configurado, de forma que, quando habilitado, responda às comunicações enviadas pelo barramento de comunicação que são endereçadas ao endereço mantido em um registro de endereço reconfigurável.

Description

CIRCUITOS LÓGICOS ANTECEDENTES
[0001] Os subcomponentes do aparelho podem se comunicar uns com os outros de várias maneiras. Por exemplo, o protocolo de Interface Periférica Serial (SPI), Baixa Energia de Bluetooth (BLE), Comunicações de Campo de Proximidade (NFC) ou outros tipos de comunicações digitais ou analógicas podem ser usados.
[0002] Alguns sistemas de impressão 2D e 3D incluem um ou mais componentes de aparelhos de impressão substituíveis, como contêineres de material de impressão (por exemplo, cartuchos de jato de tinta, cartuchos de toner, suprimentos de tinta, suprimentos de agente de impressão 3D, suprimentos de material de construção, etc.), conjuntos de cabeçote de impressão a jato de tinta, e semelhantes. Em alguns exemplos, os circuitos lógicos associados ao (s) componente (s) de aparelho de impressão substituível (s) se comunicam com os circuitos lógicos do aparelho de impressão nos quais estão instalados, por exemplo, comunicando informações como sua identidade, capacidades, estado, e semelhantes. Em outros exemplos, os contêineres de material de impressão podem incluir circuitos para executar uma ou mais funções de monitoramento, como detecção de nível de material de impressão.
BREVE DESCRIÇÃO DOS DESENHOS
[0003] Exemplos não limitativos serão agora descritos com referência aos desenhos anexos, nos quais: a Figura 1 é um exemplo de um sistema de impressão; a Figura 2 é um exemplo de um componente de aparelho de impressão substituível;
a Figura 3 mostra um exemplo de um aparelho de impressão; as Figuras 4A, 4B, 4C, 4D e 4E mostram exemplos de pacotes de circuitos lógicos e circuitos de processamento; a Figura 5 é um exemplo de um método o qual pode ser realizado por um pacote de circuitos lógicos; a Figura 6 é um outro exemplo de um método que pode ser realizado por um pacote de circuitos lógicos; a Figura 7 mostra um exemplo de um método que pode ser realizado, por exemplo, por circuitos de processamento; a Figura 8 mostra um exemplo de arranjo de componentes de aparelho de impressão substituíveis em um aparelho de impressão; a Figura 9 mostra um exemplo de um componente de aparelho de impressão substituível; a Figura 10 é um exemplo de um método de validação de um componente de aparelho de impressão; a Figura 11 é outro exemplo de um método de validação de um componente de aparelho de impressão; a Figura 12 mostra outro exemplo de um método de validação; a Figura 13A mostra um exemplo de arranjo de um sensor de nível de fluido; a Figura 13B mostra um exemplo de uma vista em perspectiva de um cartucho de impressão a Figura 14 mostra um exemplo de um pacote de circuitos lógicos; e a Figura 15 mostra outro exemplo de um pacote de circuitos lógicos.
DESCRIÇÃO DETALHADA
[0004] Alguns exemplos de aplicações aqui descritas no contexto de aparelhos de impressão. No entanto, nem todos os exemplos são limitados a tais aplicações, e pelo menos alguns dos princípios estabelecidos neste documento podem ser usados em outros contextos.
[0005] O conteúdo de outras aplicações e patentes citadas nesta divulgação são incorporados por referência.
[0006] Em certos exemplos, o protocolo de circuito inter- integrado (I2C ou I2C, cuja notação é adotada aqui) permite que pelo menos um circuito integrado "mestre" (IC) se comunique com pelo menos um IC "escravo", por exemplo, por meio de um barramento. I2C, e outros protocolos de comunicações, comunicam dados de acordo com um período de relógio. Por exemplo, um sinal de tensão pode ser gerado, onde o valor da tensão está associado aos dados. Por exemplo, um valor de tensão acima de x pode indicar um '1' lógico, enquanto um valor de tensão abaixo de x volts pode indicar um "0" lógico, onde x é um valor numérico predeterminado. Ao gerar uma tensão apropriada em cada uma de uma série de períodos de relógio, os dados podem ser comunicados por meio de um barramento ou outro enlace de comunicação.
[0007] Certos contêineres de material de impressão de exemplo têm lógica escrava que utiliza comunicações I2C, embora em outros exemplos, outras formas de comunicações digitais ou analógicas também possam ser usadas. No exemplo da comunicação I2C, um IC mestre pode geralmente ser fornecido como parte do aparelho de impressão (que pode ser referido como o 'hospedeiro') e um componente de aparelho de impressão substituível compreende um IC 'escravo', embora isso não precise ser o caso em todos os exemplos. Pode haver uma pluralidade de ICs escravos conectados a um enlace de comunicação I2C ou barramento (por exemplo, contêineres de cores diferentes de agente de impressão). O (s) IC (s) escravo (s) pode (m) compreender um processador para realizar operações de dados antes de responder às solicitações dos circuitos lógicos do sistema de impressão.
[0008] As comunicações entre o aparelho de impressão e os componentes de aparelho de impressão substituíveis instalados no aparelho (e / ou o respectivo circuito lógico do mesmo) podem facilitar várias funções.
[0009] Os circuitos lógicos dentro de um aparelho de impressão podem receber informações dos circuitos lógicos associados a um componente de aparelho de impressão substituível por meio de uma interface de comunicações, e / ou podem enviar comandos para os circuitos lógicos de componente de aparelho de impressão substituível, que podem compreender comandos para escrever dados em uma memória associada com isto, ou para ler dados destes.
[0010] Esta divulgação pode se referir a componentes de aparelhos de impressão, os quais podem incluir componentes de aparelhos de impressão substituíveis. Certos componentes de aparelho de impressão podem incluir um reservatório contendo agente de impressão ou material de impressão. Nesta divulgação, o material de impressão e o agente de impressão significam a mesma coisa e se destinam a abranger diferentes exemplos de materiais de impressão, incluindo tinta, partículas de toner, toner líquido, agentes de impressão tridimensionais (incluindo estimuladores e inibidores), material de construção de impressão tridimensional, pó para impressão tridimensional.
[0011] Por exemplo, a identidade, funcionalidade e / ou estado de um componente de aparelho de impressão substituível e / ou o circuito lógico associado a ele podem ser comunicados aos circuitos lógicos de um aparelho de impressão por meio de uma interface de comunicações.
Por exemplo, um circuito lógico de contêiner de agente de impressão pode ser configurado para comunicar uma identidade.
Por exemplo, a identidade pode ser armazenada no circuito lógico para facilitar a verificação do mesmo por um circuito lógico de aparelho de impressão compatível, em que em diferentes exemplos a identidade pode estar na forma de um número de série do produto, outro número de cartucho, um nome de marca, uma assinatura ou bit indicando autenticidade, etc.
Em certos exemplos desta divulgação, múltiplas funções ou circuitos lógicos podem ser associados a um único pacote de circuitos lógicos de um único componente de aparelho de impressão, pelo qual múltiplas identidades correspondentes podem ser armazenadas e / ou lidas a partir do pacote de circuitos lógicos.
Por exemplo, o circuito lógico do componente de aparelho de impressão pode armazenar dados de características do componente de aparelho de impressão, por exemplo, compreendendo dados representativos de pelo menos uma característica de um contêiner de material de impressão, por exemplo, características de identificação de material de impressão, tais como volume total, volume de preenchimento inicial e / ou proporção de preenchimento (ver, por exemplo, publicação de patente EP Nº. 0941856, incorporada neste documento por referência); cores como ciano, magenta, amarelo ou preto; dados de cores, incluindo mapas de cores compactados ou não compactados ou porções dos mesmos (ver, por exemplo, a publicação de pedido de patente internacional
Nº.
WO2015 / 016860, incorporada neste documento por referência); dados para reconstruir mapas de cores, como receitas (ver, por exemplo, publicação de pedido de patente internacional Nº.
WO2016 / 028272, incorporada neste documento por referência); etc.
Por exemplo, as características do material de impressão podem ser configuradas para aprimorar uma funcionalidade ou saída em relação a um aparelho de impressão no qual está instalado.
Em um exemplo adicional, um estado, como dados relacionados ao nível do material de impressão (por exemplo, um nível de preenchimento) ou outra propriedade detectada (por exemplo, dinâmica), pode ser fornecido através de uma interface de comunicações, por exemplo, de modo que um aparelho de impressão pode gerar uma indicação do nível de preenchimento para um usuário.
Em alguns exemplos, um processo de validação pode ser realizado por um aparelho de impressão.
Um exemplo de um esquema de comunicação autenticado criptograficamente é explicado na publicação da patente dos EUA 9619663 (incorporada neste documento por referência). Por exemplo, o aparelho de impressão pode verificar se um contêiner de agente de impressão se origina de uma fonte autorizada, de modo a garantir a qualidade do mesmo (por exemplo, realizando uma autenticação do mesmo). Exemplos de circuitos lógicos de componentes substituíveis que são configurados para responder às solicitações de autenticação são a publicação de patente dos EUA Nº. 9619663 (incorporada neste documento por referência), a publicação de patente dos EUA Nº. 9561662 (incorporada neste documento por referência) e / ou a publicação de patente dos EUA Nº. 9893893 (incorporada neste documento por referência).
[0012] Em certos exemplos desta divulgação, um processo de validação pode incluir uma verificação de integridade para garantir que o componente substituível do aparelho de impressão e / ou os circuitos lógicos associados a ele estejam funcionando conforme o esperado, por exemplo, que a identidade ou identidades comunicadas, as características do material de impressão e o status são como esperado. O processo de validação pode compreender ainda solicitar informações do sensor de modo que os circuitos lógicos de um componente de aparelho de impressão possam verificar se os dados do sensor estão em conformidade com os parâmetros esperados.
[0013] Exemplos de sensores e matrizes de sensores são divulgados em publicações de pedidos de patentes internacionais anteriores WO2017 / 074342 (incorporada neste documento por referência), WO2017 / 184147 (incorporada neste documento por referência) e WO2018 / 022038 (incorporada neste documento por referência). Estes ou outros tipos de sensores, ou outras disposições que simulam saídas de sinal semelhantes a essas matrizes de sensores, podem ser usados de acordo com esta divulgação.
[0014] Por sua vez, as instruções para realizar tarefas podem ser enviadas para os circuitos lógicos de um componente de aparelho de impressão a partir dos circuitos lógicos associados a um aparelho de impressão por meio da interface de comunicações.
[0015] Em pelo menos alguns dos exemplos descritos abaixo, um pacote de circuitos lógicos é descrito. O pacote de circuitos lógicos pode ser associado a um componente de aparelho de impressão substituível, por exemplo, sendo internamente ou externamente fixado ao mesmo, por exemplo, pelo menos parcialmente dentro do alojamento, e é adaptado para comunicar dados com um controlador de aparelho de impressão por meio de um barramento fornecido como parte do aparelho de impressão.
[0016] Um 'pacote de circuitos lógicos', como o termo é usado neste documento, refere-se a um ou mais circuitos lógicos que podem ser interconectados ou comunicativamente ligados uns aos outros. Onde mais de um circuito lógico é fornecido, estes podem ser encapsulados como uma única unidade, ou podem ser encapsulados separadamente, ou não encapsulados, ou alguma combinação dos mesmos. O pacote pode ser disposto ou fornecido em um único substrato ou uma pluralidade de substratos. Em alguns exemplos, o pacote pode ser fixado diretamente na parede do cartucho. Em alguns exemplos, o pacote pode compreender uma interface, por exemplo, compreendendo almofadas ou pinos. A interface do pacote pode ser destinada a se conectar a uma interface de comunicação do componente de aparelho de impressão que, por sua vez, se conecta a um circuito lógico de aparelho de impressão, ou a interface do pacote pode se conectar diretamente ao circuito lógico de aparelho de impressão. Pacotes de exemplo podem ser configurados para se comunicar por meio de uma interface de barramento serial.
[0017] Em alguns exemplos, cada pacote de circuitos lógicos é fornecido com pelo menos um processador e memória. Em um exemplo, o pacote de circuitos lógicos pode ser, ou pode funcionar como, um microcontrolador ou microcontrolador seguro. Em uso, o pacote de circuitos lógicos pode ser aderido ou integrado com o componente de aparelho de impressão substituível. Um pacote de circuitos lógicos pode, alternativamente, ser referido como um conjunto de circuitos lógicos, ou simplesmente como circuitos lógicos ou circuitos de processamento.
[0018] Em alguns exemplos, o pacote de circuitos lógicos pode responder a vários tipos de solicitações (ou comandos) de um hospedeiro (por exemplo, um aparelho de impressão). Um primeiro tipo de solicitação pode compreender uma solicitação de dados, por exemplo, informações de identificação e / ou autenticação. Um segundo tipo de solicitação de um hospedeiro pode ser uma solicitação para realizar uma ação física, como realizar pelo menos uma medição. Um terceiro tipo de solicitação pode ser uma solicitação para uma ação de processamento de dados. Pode haver tipos ou solicitações adicionais.
[0019] Em alguns exemplos, pode haver mais de um endereço associado a um pacote de circuitos lógicos particular, o qual é usado para endereçar comunicações enviadas através de um barramento para identificar o pacote de circuitos lógicos o qual é o alvo de uma comunicação (e, portanto, em alguns exemplos, com um componente de aparelho de impressão substituível). Em alguns exemplos, diferentes solicitações são tratadas por diferentes circuitos lógicos do pacote. Em alguns exemplos, os diferentes circuitos lógicos podem ser associados a endereços diferentes.
[0020] Em pelo menos alguns exemplos, uma pluralidade de tais pacotes de circuitos lógicos (cada um dos quais pode estar associado a um componente de aparelho de impressão substituível diferente) pode ser conectado a um barramento I2C. Em alguns exemplos, pelo menos um endereço do pacote de circuitos lógicos pode ser um endereço compatível com I2C (daqui em diante, um endereço I2C), por exemplo, de acordo com um protocolo I2C, para facilitar o direcionamento de comunicações entre mestre para escravos de acordo com protocolo I2C. Em outros exemplos, outras formas de comunicação digital e / ou analógica podem ser usadas.
[0021] A Figura 1 é um exemplo de um sistema de impressão
100. O sistema de impressão 100 compreende um aparelho de impressão 102 em comunicação com circuitos lógicos associados a um componente de aparelho de impressão substituível 104 por meio de um enlace de comunicação 106. Embora, para maior clareza, o componente de aparelho de impressão substituível 104 seja mostrado como externo ao aparelho de impressão 102, em alguns exemplos, o componente de aparelho de impressão substituível 104 pode ser alojado dentro do aparelho de impressão. Embora um tipo particular de aparelho de impressão 2D 102 seja mostrado, um tipo diferente de aparelho de impressão 2D ou um aparelho de impressão 3D pode ser fornecido.
[0022] O componente de aparelho de impressão substituível 104 pode compreender, por exemplo, um contêiner ou cartucho de material de impressão (o qual, novamente, pode ser um recipiente de material de construção para impressão 3D, um recipiente de toner líquido ou seco para impressão 2D, ou um contêiner de agente de impressão líquido para impressão 2D ou 3D), o qual pode, em alguns exemplos, compreender um cabeçote de impressão ou outro componente de distribuição ou transferência. O componente de aparelho de impressão substituível 104 pode, por exemplo, conter um recurso consumível do aparelho de impressão 102, ou um componente que é provável que tenha uma vida útil que é menor (em alguns exemplos, consideravelmente menos) do que a do aparelho de impressão 102. Além disso, embora um único componente de aparelho de impressão substituível 104 seja mostrado neste exemplo, em outros exemplos, pode haver uma pluralidade de componentes de aparelho de impressão substituíveis, por exemplo, compreendendo contêineres de agente de impressão de cores diferentes, cabeçotes de impressão (as quais podem ser parte integrante do contêiner), ou semelhantes. Em outros exemplos, os componentes de aparelho de impressão 104 podem compreender componentes de serviço, por exemplo, para serem substituídos por pessoal de serviço, exemplos dos quais podem incluir cabeçotes de impressão, cartuchos de processo de toner ou pacote de circuitos lógicos por si só para aderir ao componente de aparelho de impressão correspondente e se comunicar com um circuito lógico de aparelho de impressão compatível.
[0023] Em alguns exemplos, o enlace de comunicações 106 pode compreender um barramento com capacidade de ou compatível com I2C (daqui em diante, um barramento I2C).
[0024] A Figura 2 mostra um exemplo de um componente de aparelho de impressão substituível 200, que pode fornecer o componente de aparelho de impressão substituível 104 da Figura 1. O componente de aparelho de impressão substituível 200 compreende uma interface de dados 202 e um pacote de circuitos lógicos 204. Em uso do componente de aparelho de impressão substituível 200, o pacote de circuitos lógicos 204 decodifica os dados recebidos através da interface de dados 202. O circuito lógico pode realizar outras funções conforme estabelecido abaixo. A interface de dados 202 pode compreender um I2C ou outra interface. Em certos exemplos, a interface de dados 202 pode fazer parte do mesmo pacote que o pacote de circuitos lógicos 204.
[0025] Em alguns exemplos, o pacote de circuitos lógicos 204 pode ser ainda configurado para codificar dados para transmissão por meio da interface de dados 202. Em alguns exemplos, pode haver mais de uma interface de dados 202 fornecida.
[0026] Em alguns exemplos, o pacote de circuitos lógicos 204 pode ser arranjado para atuar como um 'escravo' nas comunicações I2C.
[0027] A Figura 3 mostra um exemplo de um aparelho de impressão 300. O aparelho de impressão 300 pode fornecer o aparelho de impressão 102 da Figura 1. O aparelho de impressão 300 pode servir como um hospedeiro para componentes substituíveis. O aparelho de impressão 300 compreende uma interface 302 para se comunicar com um componente de aparelho de impressão substituível e um controlador 304. O controlador 304 compreende circuitos lógicos. Em alguns exemplos, a interface 302 é uma interface I2C.
[0028] Em alguns exemplos, o controlador 304 pode ser configurado para atuar como um hospedeiro, ou um mestre, em comunicações I2C. O controlador 304 pode gerar e enviar comandos para pelo menos um componente de aparelho de impressão substituível 200 e pode receber e decodificar respostas recebidas a partir dele. Em outros exemplos, o controlador 304 pode se comunicar com o pacote de circuitos lógicos 204 usando qualquer forma de comunicação digital ou analógica.
[0029] O aparelho de impressão 102, 300 e o componente de aparelho de impressão substituível 104, 200, e / ou o circuito lógico dos mesmos, podem ser fabricados e / ou vendidos separadamente. Em um exemplo, um usuário pode adquirir um aparelho de impressão 102, 300 e reter o aparelho 102, 300 por vários anos, enquanto uma pluralidade de componentes de aparelho de impressão substituíveis 104, 200 podem ser adquiridos nesses anos, por exemplo, como agente de impressão é usado na criação de uma saída impressa. Portanto, pode haver pelo menos um grau de compatibilidade futura e / ou retrocompatibilidade entre o aparelho de impressão 102, 300 e os componentes de aparelho de impressão substituíveis 104, 200. Em muitos casos, esta compatibilidade pode ser fornecida pelo aparelho de impressão 102, 300, uma vez que os componentes de aparelho de impressão substituíveis 104, 200 podem ter recursos relativamente limitados em termos de seu processamento e / ou capacidade de memória.
[0030] A Figura 4A mostra um exemplo de um pacote de circuitos lógicos 400a, o qual pode, por exemplo, fornecer o pacote de circuitos lógicos 204 descrito em relação à Figura 2. O pacote de circuitos lógicos 400a pode ser associado a, ou em alguns exemplos fixado a e / ou ser incorporado pelo menos parcialmente dentro de, um componente de aparelho de impressão substituível 200.
[0031] Em alguns exemplos, o pacote de circuitos lógicos 400a é endereçável por meio de um primeiro endereço e compreende um primeiro circuito lógico 402a, em que o primeiro endereço é um endereço I2C para o primeiro circuito lógico 402a. Em alguns exemplos, o primeiro endereço pode ser configurável. Em outros exemplos, o primeiro endereço é um endereço fixo, por exemplo, "cabeado", destinado a permanecer o mesmo endereço durante a vida útil do primeiro circuito lógico 402a. O primeiro endereço pode ser associado ao pacote de circuitos lógicos 400a na e durante a conexão com o circuito lógico de aparelho de impressão, fora dos períodos de tempo que estão associados a um segundo endereço, como será estabelecido abaixo. Em sistemas de exemplo em que uma pluralidade de componentes de aparelho de impressão substituíveis deve ser conectada a um único aparelho de impressão, pode haver uma pluralidade correspondente de primeiros endereços diferentes. Em certos exemplos, os primeiros endereços podem ser considerados endereços I2C padrão para pacotes de circuitos lógicos 400a ou componentes de impressão substituíveis.
[0032] Em alguns exemplos, o pacote de circuitos lógicos 400a também pode ser endereçado por meio de um segundo endereço. Por exemplo, o segundo endereço pode ser associado a diferentes funções lógicas ou, pelo menos parcialmente, a dados diferentes do primeiro endereço. Em alguns exemplos, o segundo endereço pode ser associado a um circuito lógico de hardware diferente ou um dispositivo virtual diferente do primeiro endereço.
[0033] Em alguns exemplos, o segundo endereço pode ser configurável. O segundo endereço pode ser um segundo endereço inicial e / ou padrão no início de uma sessão de comunicação por meio do segundo endereço e pode ser reconfigurado para um endereço diferente após o início da sessão. Em alguns exemplos, o segundo endereço pode ser usado durante a sessão de comunicação, o pacote de circuitos lógicos 400a pode ser configurado para definir o endereço para um endereço padrão ou inicial no final da sessão, ou no ou antes do início de uma nova sessão. As comunicações em tal sessão de comunicação podem ser direcionadas para o segundo endereço e entre as sessões de comunicação podem ser direcionadas para o primeiro endereço, por meio do qual o circuito lógico de aparelho de impressão 304 pode verificar, por exemplo, diferentes identidades, características e / ou estado através dessas diferentes sessões de comunicações por meio de endereços diferentes. Em exemplos onde o final de uma sessão de comunicação por meio do segundo endereço está associado a uma perda de energia para pelo menos parte do circuito lógico, conforme estabelecido abaixo, esta perda de energia pode fazer com que o segundo endereço "temporário" seja descartado (por exemplo, o segundo endereço pode ser mantido na memória volátil, enquanto o endereço inicial ou padrão pode ser mantido na memória persistente). Portanto, um segundo endereço 'novo' ou 'temporário' pode ser definido a cada vez após o início da sessão de comunicação correspondente (embora em alguns casos o segundo endereço 'novo' ou 'temporário' possa ter sido usado anteriormente em relação ao circuito lógico).
[0034] Em outros exemplos, o pacote de circuitos lógicos 400a pode não voltar a se definir para o segundo endereço inicial para iniciar cada sessão de comunicação correspondente. Em vez disso, pode permitir a configuração do segundo endereço em cada sessão de comunicação correspondente, sem comutar para o segundo endereço inicial ou padrão.
[0035] Em outras palavras, o segundo endereço pode ser configurado para ser um segundo endereço inicial no início de um período de tempo durante o qual a sessão de comunicação deve ocorrer. O pacote de circuitos lógicos 400a pode ser configurado para reconfigurar seu segundo endereço para um endereço temporário em resposta a um comando enviado para o segundo endereço inicial e incluindo esse endereço temporário durante esse período de tempo. O pacote de circuitos lógicos 400a pode então ser efetivamente redefinido de modo que ao receber um comando subsequente indicativo da tarefa e período de tempo enviado para o primeiro endereço, o pacote de circuitos lógicos 400a é configurado para ter o mesmo segundo endereço inicial.
[0036] Em alguns exemplos, o segundo endereço inicial e / ou padrão de diferentes pacotes de circuitos lógicos 204, 400a, por exemplo, associados a diferentes tipos de materiais de impressão (como cores ou agentes diferentes) e compatíveis com o mesmo circuito lógico de aparelho de impressão 304, podem ser o mesmo. No entanto, para cada sessão de comunicação com o segundo endereço, cada pacote de circuitos lógicos 400a pode ser temporariamente associado a um endereço temporário diferente, o qual pode ser definido como o segundo endereço para cada sessão de comunicação. Em certos exemplos, um segundo endereço temporário aleatório pode ser usado a cada vez, em alguns exemplos com a condição de que cada segundo endereço habilitado em um barramento I2C comum em um determinado instante seja diferente dos outros endereços habilitados. Em alguns exemplos, um segundo endereço 'aleatório' pode ser um segundo endereço o qual é selecionado a partir de um conjunto predeterminado de segundos endereços possíveis, os quais podem, em alguns exemplos, ser armazenados no aparelho de impressão. O endereço temporário pode ser gerado pelo circuito lógico de aparelho de impressão 304 para cada pacote de circuitos lógicos conectado 400a e comunicado através do referido comando.
[0037] Em alguns exemplos, o pacote de circuitos lógicos 400a pode compreender uma memória para armazenar o segundo endereço (em alguns exemplos de uma maneira volátil). Em alguns exemplos, a memória pode compreender um registro de memória de endereço programável para esta finalidade.
[0038] Em alguns exemplos, o pacote 400a é configurado de modo que, em resposta a um primeiro comando indicativo de um primeiro período de tempo enviado para o primeiro endereço (e em alguns exemplos uma tarefa), o pacote 400a pode responder de várias maneiras. Em alguns exemplos, o pacote 400a é configurado de modo que seja acessível por meio de pelo menos um segundo endereço durante o período de tempo. Alternativamente ou adicionalmente, em alguns exemplos, o pacote pode realizar uma tarefa, o qual pode ser a tarefa especificada no primeiro comando. Em outros exemplos, o pacote pode realizar uma tarefa diferente.
[0039] O primeiro comando pode, por exemplo, ser enviado por um hospedeiro, como um aparelho de impressão no qual o pacote de circuitos lógicos 400a (ou um componente de aparelho de impressão substituível associado) está instalado. Conforme estabelecido em mais detalhes abaixo, a tarefa pode compreender uma tarefa de monitoramento, por exemplo, monitorar um temporizador (e em alguns exemplos, monitorar o período de tempo). Em outros exemplos, a tarefa pode compreender uma tarefa computacional, como realizar um desafio matemático. Em alguns exemplos, a tarefa pode compreender a ativação de um segundo endereço e / ou a desativação efetiva do primeiro endereço para fins de comunicação (ou pode compreender a realização de ações as quais resultam na ativação ou habilitação de um segundo endereço e / ou efetivamente desativando ou desabilitando o primeiro endereço). Em alguns exemplos, ativar ou habilitar um segundo endereço pode compreender a configuração (por exemplo, escrever, reescrever ou alterar), ou desencadear a configuração de, um segundo endereço (por exemplo, um segundo endereço temporário), por exemplo, escrevendo o segundo endereço em uma porção da memória que é indicativa de um endereço do pacote de circuitos lógicos 400a.
[0040] Onde uma tarefa é especificada, a tarefa e / ou período de tempo pode ser especificado explicitamente no primeiro comando ou pode ser inferido pelo pacote de circuitos lógicos 400a por referência a uma tabela de pesquisa ou semelhante. Em um exemplo, o primeiro comando pode, por exemplo, compreender dados de modo e dados de tempo. Por exemplo, um primeiro campo de dados, o qual pode ser enviado como parte de um pacote de dados seriais, pode compreender um campo de modo. Isso pode, por exemplo, ter cerca de um ou alguns bits ou bytes de tamanho. Um segundo campo de dados, que pode ser enviado como parte do pacote de dados seriais do primeiro campo de dados em alguns exemplos, pode compreender um campo de dados de 'tempo de permanência'. Por exemplo, isso pode ter cerca de dois ou alguns bits ou bytes de tamanho e pode especificar um período de tempo, por exemplo, em milissegundos.
[0041] Em alguns exemplos, o pacote 400a é configurado de modo a ser inacessível por meio do segundo endereço (o segundo endereço padrão ou temporário ou qualquer endereço que não seja o primeiro endereço) por um segundo período de tempo precedendo (em alguns exemplos, imediatamente precedendo) o primeiro período de tempo e / ou por um terceiro período de tempo após (em alguns exemplos, imediatamente após) o primeiro período de tempo. Em alguns exemplos, o primeiro circuito lógico 402a deve ignorar o tráfego I2C enviado para o primeiro endereço (ou qualquer endereço diferente de um segundo endereço atualmente ativo) durante o período de tempo. Em outras palavras, o pacote 400a pode responder a comandos direcionados ao primeiro endereço e não a comandos direcionados ao segundo endereço fora do primeiro período de tempo; e pode responder a comandos direcionados ao segundo endereço e não a comandos direcionados ao primeiro endereço durante o primeiro período de tempo. O termo 'ignorar', conforme usado neste documento em relação aos dados enviados no barramento, pode compreender qualquer ou qualquer combinação de não receber (em alguns exemplos, não ler os dados em uma memória), não agir sobre (por exemplo, não seguir um comando ou instrução) e / ou não respondendo (ou seja, não fornecendo um reconhecimento e / ou não respondendo com os dados solicitados). Por exemplo, 'ignorar' o tráfego I2C enviado para o primeiro endereço pode ser definido como o pacote de circuitos lógicos 400a não respondendo às comunicações direcionadas ao primeiro endereço (ou qualquer endereço diferente de um segundo endereço atualmente ativo como perceptível pelo circuito lógico de aparelho de impressão 304).
[0042] Fazer com que o primeiro circuito lógico 402a 'ignore' (ou de outra forma não responda a) tráfego I2C enviado para o primeiro endereço durante o período de tempo para o qual o segundo endereço está ativado ou em uso permite que o primeiro e o segundo endereços sejam inteiramente independentes um do outro.
Por exemplo, o primeiro endereço pode ser compatível com I2C, enquanto um segundo endereço pode ser de qualquer formato, incluindo em alguns exemplos um formato não compatível com I2C.
Além disso, se o primeiro endereço for efetivamente desativado durante o período de tempo, não é necessário considerar qualquer resposta a um comando no qual o pacote 400a possa considerar ser endereçado ao primeiro endereço.
Por exemplo, o primeiro endereço pode ser representado por uma sequência de bits particular e, se houver a possibilidade de que o primeiro endereço possa ser reconhecido quando o pacote não deve ser endereçado usando o primeiro endereço, podem ser tomadas precauções como evitar esta sequência de bits de identificação quando o pacote não deve ser endereçado usando o primeiro endereço.
A probabilidade desse evento pode aumentar no caso em que a comunicação é estabelecida por meio de segundos endereços temporários diferentes dos respectivos pacotes de circuitos lógicos diferentes em um único período de tempo no mesmo barramento serial.
Se essas situações não forem gerenciadas corretamente, um comportamento indeterminado ou inesperado pode ser visto.
No entanto, se o primeiro endereço for efetivamente desativado durante o período de tempo, não há necessidade de tal consideração ou precaução, e os comandos nos quais poderiam ser inadvertidamente recebidos e interpretados pelo pacote 400a como tendo sido recebidos pelo primeiro endereço não serão recebidos como o primeiro endereço são efetivamente inativados.
O inverso também pode ser verdadeiro (isto é, comandos que podem ser inadvertidamente considerados como endereçados a qualquer segundo endereço não serão recebidos pelo pacote 400a fora do período de tempo se esse endereço for efetivamente desativado fora do período de tempo).
[0043] Em alguns exemplos, o primeiro e o segundo endereços podem ser de comprimentos diferentes. Por exemplo, o primeiro endereço pode ser um endereço de 10 bits e o segundo endereço pode ser um endereço de 7 bits. Em outros exemplos, o primeiro e o segundo endereços podem ter o mesmo comprimento, por exemplo, ambos compreendendo um endereço de 7 ou 10 bits. Em certos exemplos, o primeiro e o segundo endereços padrões são conectados fisicamente, enquanto o segundo endereços permite a reconfiguração para o endereço temporário, conforme explicado acima. Em outros exemplos, o primeiro e o segundo endereços podem ser programados.
[0044] Em alguns exemplos, o primeiro circuito lógico 402a deve realizar uma tarefa, que pode ser a tarefa especificada no comando recebido, durante o período de tempo. No entanto, em outros exemplos, por exemplo, para permitir maior compatibilidade, o primeiro circuito lógico 402a pode não realizar a tarefa especificada (por exemplo, se não for capaz de fazê-lo, ou se for desnecessário fazê-lo para manter o primeiro circuito lógico 402a 'ocupado', conforme descrito abaixo).
[0045] Em alguns exemplos, o primeiro circuito lógico 402a pode, com efeito, não responder a (ou seja, ignorar) solicitações enviadas para o primeiro endereço como resultado da realização de uma tarefa, que pode ser uma tarefa especificada no primeiro comando. Em alguns exemplos, a tarefa pode, pelo menos, consumir substancialmente a capacidade de processamento do primeiro circuito lógico 402a.
Por exemplo, a tarefa pode compreender monitorar um temporizador de tal forma que a capacidade de processamento do primeiro circuito lógico 402a seja substancialmente dedicada a essa tarefa.
Em outros exemplos, a capacidade de processamento pode ser substancialmente dedicada à realização de uma tarefa computacional, como uma tarefa aritmética.
Em um exemplo simples, o primeiro circuito lógico 402a pode ser encarregado de calcular um valor como pi.
Esta tarefa pode ser, de acordo com o presente entendimento, ilimitada no sentido de que um processador poderia continuar calculando pi com mais casas decimais por um período infinito de tempo.
Portanto, o desempenho desta tarefa até a conclusão excede qualquer período de tempo provável especificado no primeiro comando.
Por exemplo, tais períodos de tempo podem ser, em alguns exemplos, da ordem de segundos ou dezenas de segundos.
Se o primeiro circuito lógico for dedicado à tarefa de calcular pi / monitorar um temporizador até que o período de tempo tenha passado, ele também pode não estar monitorando o tráfego enviado para ele através de um barramento de comunicação ou semelhante.
Portanto, mesmo que as comunicações fossem enviadas para o primeiro endereço, elas seriam ignoradas.
Pode-se notar que certos dispositivos I2C escravos geralmente ignorarão um barramento durante a realização de qualquer tipo de processamento.
No entanto, o processamento aqui especificado está associado ao período de tempo.
Observa-se que, dado que o pacote de circuitos lógicos não responde às comunicações para seu primeiro endereço durante o tempo no qual o segundo endereço é ativado, em alguns exemplos, o segundo endereço (temporário) pode ser o mesmo que o primeiro endereço pelo qual a função desejada correspondente a esse segundo endereço ainda pode ser alcançada. No entanto, como explicado antes, em outros exemplos, o segundo endereço é diferente do primeiro endereço.
[0046] Será apreciado que a tarefa de calcular pi é meramente um exemplo de uma tarefa no qual pode geralmente exceder um período de tempo especificado em um primeiro comando. Outros exemplos de tarefas computacionais com um tempo de conclusão o qual provavelmente excederá o período de tempo podem ser selecionados, por exemplo, com base na duração do período de tempo em consideração. Por exemplo, se o período de tempo não deve durar mais do que 3 segundos, uma tarefa de processamento que excederá 3 segundos de duração pode ser realizada (e, em alguns exemplos, instruída no primeiro comando). Além disso, em outros exemplos, como observado acima, a tarefa pode compreender o monitoramento de um período de tempo.
[0047] Em outros exemplos, os pacotes de circuitos lógicos 400a podem ser configurados para, em resposta a tal primeiro comando incluindo a tarefa e o período de tempo, não responder às comunicações direcionadas ao seu primeiro endereço, não necessariamente realizando uma tarefa de processamento, mas efetivamente sendo programado para não responder.
[0048] Em alguns exemplos, o pacote 400a é configurado para fornecer um primeiro conjunto de respostas, ou para operar em um primeiro modo, em resposta às instruções enviadas para o primeiro endereço e para fornecer um segundo conjunto de respostas, ou para operar em um segundo modo, em resposta às instruções enviadas para o segundo endereço. Em outras palavras, o endereço pode desencadear diferentes funções fornecidas pelo pacote 400a. Em alguns exemplos, pelo menos uma resposta do primeiro conjunto de respostas é emitida em resposta aos comandos enviados para o primeiro endereço e não em resposta aos comandos enviados para o segundo endereço e pelo menos uma resposta do segundo conjunto de respostas é emitida em resposta a comandos enviados para o segundo endereço e não em resposta a comandos enviados para o primeiro endereço. Em alguns exemplos, o primeiro conjunto de respostas pode ser autenticado criptograficamente (ou seja, acompanhado por um código de autenticação de mensagem gerado usando uma chave base, ou de outra forma criptograficamente 'assinado' e / ou criptografado, ver, por exemplo, a publicação de patente dos EUA Nº. 9619663) e o segundo conjunto de respostas não é autenticado criptograficamente. Em alguns exemplos, o segundo conjunto de respostas pode se relacionar aos dados do sensor e o primeiro conjunto de respostas pode não se relacionar aos dados do sensor. Em alguns exemplos, as mensagens podem ser acompanhadas por um identificador de chave de sessão. Por exemplo, uma identidade de um circuito lógico do pacote 400a pode ser comunicada no primeiro e no segundo conjunto de respostas, pelo que é criptograficamente autenticada no primeiro conjunto, mas não no segundo conjunto. Isso pode permitir que o pacote 400a forneça duas funções distintas. Os dados podem ser emitidos a partir de um armazenamento temporário de dados de saída do pacote 400a.
[0049] Em alguns exemplos, o pacote 400a pode ser configurado para participar de um primeiro processo de validação usando comunicações I2C enviadas para o primeiro endereço, e para participar de um segundo processo de validação usando comunicações enviadas para o segundo endereço. Conforme observado acima, o segundo endereço pode ser um endereço reconfigurável e, em alguns exemplos, pode ser reconfigurado após a realização do primeiro processo de validação. Em alguns exemplos, o primeiro processo de validação pode compreender uma troca de mensagens criptografadas ou autenticáveis, em que as mensagens são criptografadas e / ou assinadas com base em uma chave base armazenada no pacote, que pode ser uma chave secreta (ou com base em uma chave base secreta) que corresponde a uma chave secreta armazenada ou mantida no aparelho de impressão. Em alguns exemplos, o segundo processo de validação pode compreender uma verificação de integridade, no qual o pacote 400a pode retornar valores de dados solicitados de modo que um aparelho hospedeiro possa verificar se esses valores de dados atendem a critérios predeterminados.
[0050] Nos exemplos apresentados acima, os endereços usados para se comunicar com o pacote de circuitos 400a foram descritos. Comunicação adicional pode ser direcionada para endereços de memória a serem usados para solicitar informações associadas a esses endereços de memória. Os endereços de memória podem ter uma configuração diferente do primeiro e segundo endereços do pacote de circuitos lógicos 400a. Por exemplo, um aparelho hospedeiro pode solicitar que um determinado registro de memória seja lido no barramento, incluindo o endereço de memória em um comando de leitura. Em outras palavras, um aparelho hospedeiro pode ter um conhecimento e / ou controle do arranjo de uma memória. Por exemplo, pode haver uma pluralidade de registros de memória e endereços de memória correspondentes associados ao segundo endereço. Um determinado registro pode ser associado a um valor, o qual pode ser estático ou reconfigurável. O aparelho hospedeiro pode solicitar que o registro seja lido no barramento, identificando esse registro usando o endereço de memória. Em alguns exemplos, os registros podem compreender qualquer ou qualquer combinação de registro (s) de endereço, registro (s) de parâmetro (por exemplo, para armazenar parâmetros de ganho e / ou deslocamento), registro (s) de identificação de sensor (que pode armazenar uma indicação de um tipo de sensor), registro (s) de leitura do sensor (que pode armazenar valores lidos ou determinados usando um sensor), registro (s) de número do sensor (que pode armazenar um número ou contagem de sensores), registro (s) de identidade de versão, registro (s) de memória para armazenar uma contagem de ciclos de relógio, registro (s) de memória para armazenar um valor indicativo de um histórico de leitura / escrita do circuito lógico ou outros registros.
[0051] A Figura 4B mostra outro exemplo de um pacote de circuitos lógicos 400b. Neste exemplo, o pacote 400b compreende um primeiro circuito lógico 402b, neste exemplo, compreendendo um primeiro temporizador 404a, e um segundo circuito lógico 406a, neste exemplo, compreendendo um segundo temporizador 404b. Enquanto neste exemplo, cada um dos primeiro e segundo circuitos lógicos 402b, 406a compreende seu próprio temporizador 404, em outros exemplos, eles podem compartilhar um temporizador, ou fazer referência a pelo menos um temporizador externo. Em outro exemplo, o primeiro circuito lógico 402b e o segundo circuito lógico
406a estão ligados por um caminho de sinal dedicado 408.
[0052] Em um exemplo, o pacote de circuitos lógicos 400b pode receber um primeiro comando que compreende dois campos de dados. Um primeiro campo de dados é um campo de dados de um byte que define um modo de operação solicitado. Por exemplo, pode haver uma pluralidade de modos predefinidos, como um primeiro modo, no qual o pacote de circuitos lógicos 400b deve ignorar o tráfego de dados enviado para o primeiro endereço (por exemplo, durante a realização de uma tarefa) e um segundo modo no qual o pacote de circuitos lógicos 400b deve ignorar o tráfego de dados enviado para o primeiro endereço e transmitir um sinal de habilitação para o segundo circuito lógico 406a, como é ainda estabelecido abaixo.
[0053] O primeiro comando pode incluir campos adicionais, como um campo de endereço e / ou uma solicitação de confirmação.
[0054] O pacote de circuitos lógicos 400b está configurado para processar o primeiro comando. Se o primeiro comando não pode ser cumprido (por exemplo, um parâmetro de comando é de um comprimento ou valor inválido, ou não é possível habilitar o segundo circuito lógico 406a), o pacote de circuitos lógicos 400b pode gerar um código de erro e emitir este a um enlace de comunicação a ser retornado ao circuito lógico hospedeiro, por exemplo, no aparelho de impressão.
[0055] Se, no entanto, o primeiro comando é validamente recebido e pode ser cumprido, o pacote de circuitos lógicos 400b mede a duração do período de tempo incluído no primeiro comando, por exemplo, utilizando o temporizador 404a. Em alguns exemplos, o temporizador 404a pode compreender uma
"árvore de relógio" digital. Em outros exemplos, o temporizador 404a pode compreender um circuito RC, um oscilador de anel ou alguma outra forma de oscilador ou temporizador. Neste exemplo, em resposta ao recebimento de um primeiro comando válido, o primeiro circuito lógico 402b habilita o segundo circuito lógico 406a e desabilita efetivamente o primeiro endereço, por exemplo, atribuindo ao primeiro circuito lógico 402b uma tarefa de processamento, conforme descrito acima. Em alguns exemplos, habilitar o segundo circuito lógico 406a compreende enviar, pelo primeiro circuito lógico 402b, um sinal de habilitação para o segundo circuito lógico 406a. Em outras palavras, neste exemplo, o pacote de circuitos lógicos 400b é configurado de modo que o segundo circuito lógico 406a seja habilitado seletivamente pelo primeiro circuito lógico 402b.
[0056] Neste exemplo, o segundo circuito lógico 406a é habilitado pelo primeiro circuito lógico 402b enviando um sinal por meio de um caminho de sinal 408, o qual pode ou não ser um caminho de sinal dedicado 408, isto é, dedicado para habilitar o segundo circuito lógico 406a. Em um exemplo, o primeiro circuito lógico 402b pode ter um pino de contato dedicado ou almofada conectada ao caminho de sinal 408, o qual liga o primeiro circuito lógico 402b e o segundo circuito lógico 406a. Em um exemplo particular, o pino de contato dedicado ou almofada pode ser um pino de entrada / saída de propósito geral (um GPIO) do primeiro circuito lógico 402b. O pino / almofada de contato pode servir como um contato de habilitação do segundo circuito lógico 406a.
[0057] A tensão do caminho de sinal 408 pode ser conduzida para ser alta, a fim de habilitar o segundo circuito lógico 406a. Em alguns exemplos, tal sinal pode estar presente substancialmente durante a duração do primeiro período de tempo, por exemplo, começando após o recebimento do primeiro comando e pode cessar no final do primeiro período de tempo. Conforme observado acima, a habilitação pode ser desencadeada por um campo de dados no comando. Em outros exemplos, o segundo circuito lógico pode ser habilitado / desabilitado seletivamente, por exemplo, durante o período de tempo, de outra maneira.
[0058] Em alguns exemplos, tal almofada ou pino de contato é fornecido de maneira a ser geralmente inacessível do exterior de um componente de aparelho de impressão substituível. Por exemplo, pode estar relativamente distante de uma interface e / ou pode ser totalmente fechado por um alojamento. Isso pode ser útil para garantir que ele seja desencadeado apenas por meio do primeiro circuito lógico 402b.
[0059] Neste exemplo, o segundo circuito lógico 406a é endereçável por meio de pelo menos um segundo endereço. Em alguns exemplos, quando o segundo circuito lógico 406a é ativado ou habilitado, este pode ter um segundo endereço inicial ou padrão, que pode ser um endereço I2C ou ter algum outro formato de endereço. O segundo circuito lógico 406a pode receber instruções de um circuito lógico principal ou hospedeiro para alterar o endereço inicial para um segundo endereço temporário. Em alguns exemplos, o segundo endereço temporário pode ser um endereço o qual é selecionado pelo circuito mestre ou circuito lógico hospedeiro. Isto pode permitir que o segundo circuito lógico 406a seja fornecido em um de uma pluralidade de pacotes 400 no mesmo barramento
I2C os quais, pelo menos inicialmente, compartilham o mesmo segundo endereço inicial. Este endereço, padrão, compartilhado pode mais tarde ser definido para um endereço temporário específico pelo circuito lógico de aparelho de impressão, permitindo assim que a pluralidade de pacotes tenha segundos endereços diferentes durante seu uso temporário, facilitando as comunicações para cada pacote individual. Ao mesmo tempo, fornecer o mesmo segundo endereço inicial pode ter vantagens de fabricação ou teste.
[0060] Em alguns exemplos, o segundo circuito lógico 406a pode compreender uma memória. A memória pode compreender um registro de endereço programável para armazenar o segundo endereço inicial e / ou temporário (em alguns exemplos de maneira volátil). Em alguns exemplos, o segundo endereço pode ser definido seguindo, e / ou executando, um comando de escrita I2C. Em alguns exemplos, o segundo endereço pode ser configurável quando o sinal de habilitação está presente ou alto, mas não quando está ausente ou baixo. O segundo endereço pode ser definido como um endereço padrão quando um sinal de habilitação é removido e / ou na restauração da habilitação do segundo circuito lógico 406a. Por exemplo, cada vez que o sinal de habilitação sobre o caminho de sinal 408 é baixo, o segundo circuito lógico 406a, ou a (s) parte (s) relevante (s) do mesmo, pode ser redefinido. O endereço padrão pode ser definido quando o segundo circuito lógico 406a, ou a (s) parte (s) relevante (s) do mesmo, é comutado da redefinição. Em alguns exemplos, o endereço padrão é um valor de identificação de 7 bits ou 10 bits. Em alguns exemplos, o endereço padrão e o segundo endereço temporário podem ser escritos em um único registro de endereço comum.
[0061] Em alguns exemplos, o endereço do segundo circuito lógico 406a pode ser reescrito a qualquer momento em que for habilitado. Em alguns exemplos, quando conectado ao barramento, o segundo circuito lógico 406a pode estar em um estado de corrente baixa, exceto quando está em um estado habilitado.
[0062] Em alguns exemplos, o segundo circuito lógico 406a pode compreender um dispositivo de redefinição de inicialização (POR). Isto pode compreender um dispositivo eletrônico que detecta a energia aplicada ao segundo circuito lógico 406a e gera um impulso de redefinição que vai para todo o segundo circuito lógico 406a colocando-o em um estado conhecido. Tal dispositivo POR pode ser de utilidade particular no teste do pacote 400b antes da instalação.
[0063] Em alguns exemplos, uma pluralidade de outros circuitos lógicos podem ser "encadeados" juntos, com outros pinos (que podem ser pinos GPIO) ou semelhantes. Em alguns exemplos, uma vez que o segundo endereço foi escrito (ou seja, o circuito lógico tem um endereço que é diferente de seu endereço padrão), ele pode ativar um pino 'de saída' ou almofada, e um pino 'de entrada' ou almofada do próximo circuito lógico na cadeia (se houver), portanto, ser elevado e o circuito lógico pode ser habilitado. Esse (s) circuito (s) lógico (s) adicional (is) pode (m) funcionar conforme descrito em relação ao segundo circuito lógico 406a. Tais circuitos lógicos adicionais podem ter o mesmo endereço padrão que o segundo circuito lógico 406a em alguns exemplos. Não há limite absoluto de quantos circuitos lógicos podem ser encadeados em série e acessados desta forma, no entanto, pode haver uma limitação prática em uma determinada implementação com base na resistência em série nas linhas de barramento, o número de IDs de escravo, e semelhantes.
[0064] Em um exemplo, o primeiro circuito lógico 402b é configurado para gerar um sinal de habilitação que pode ser um sinal de redefinição assíncrono baixo ativo. Em alguns exemplos, quando este sinal é removido (ou conduzido para um 0 lógico), o segundo circuito lógico 406a pode cessar imediatamente as operações. Por exemplo, as transferências de dados podem cessar imediatamente e um estado padrão (o qual pode ser um estado de suspensão e / ou um estado de baixa corrente) pode ser assumido pelo segundo circuito lógico 406a. Em alguns exemplos, memórias como registros podem reverter para um estado inicializado (por exemplo, um endereço padrão pode compreender um estado inicializado de um registro de endereço).
[0065] Em um exemplo em que um barramento I2C é usado para comunicações com o pacote 400b, o primeiro circuito lógico 402b e o segundo circuito lógico 406a podem ser conectados ao mesmo barramento I2C. Como observado acima, uma conexão adicional, por exemplo fornecida entre os pinos GPIO do primeiro circuito lógico 402b e o segundo circuito lógico 406a pode ser ativada seletivamente após o recebimento de um comando dedicado. Por exemplo, o primeiro circuito lógico 402b pode conduzir um pino GPIO dedicado para ser alto por um período de tempo especificado em um comando (enquanto que por padrão o pino pode estar em um estado baixo). Durante este período de tempo, o primeiro circuito lógico 402b pode não reconhecer ('NAK') quaisquer tentativas de se comunicar usando o primeiro endereço. No final do período de tempo especificado, o pino de contato dedicado pode ser retornado ao estado 'baixo' e o primeiro circuito lógico 402b pode ser receptivo a comunicações no barramento I2C enviado para o primeiro endereço mais uma vez. No entanto, enquanto o pino de contato é acionado para ser alto, o segundo circuito lógico 406a pode ser habilitado, e receptivo às comunicações no barramento I2C.
[0066] Pode-se notar que, ao compartilhar contatos I2C entre o primeiro circuito lógico 402b e o segundo circuito lógico 406a, o custo de interconexão elétrica é pequeno. Além disso, se o segundo circuito lógico for energizado seletivamente apenas durante o período de tempo, ele pode ser menos suscetível ao desgaste eletroquímico. Além disso, isso pode permitir que vários pacotes compreendendo os respectivos primeiros circuitos lógicos 402b e segundos circuitos lógicos 406a sejam fornecidos no mesmo barramento I2C serial, onde os segundos circuitos lógicos 406a podem (pelo menos inicialmente) compartilhar um endereço, o que pode, por sua vez, reduzir complexidades de fabricação e implantação.
[0067] Em alguns exemplos, conforme descrito acima, o pacote de circuitos lógicos 400b compreende um primeiro modo operacional no qual ele responde à comunicação enviada para o primeiro endereço e não qualquer segundo endereço e um segundo modo operacional no qual ele responde às comunicações enviadas para um segundo endereço (por exemplo, o segundo endereço atualmente em uso e, em alguns exemplos, atualmente armazenado em um registro dedicado do segundo circuito lógico 406a) e não o primeiro endereço.
[0068] No exemplo ilustrado na Fig. 4b, o segundo circuito lógico 406a compreende uma primeira matriz 410 de células e pelo menos uma segunda célula 412 ou segunda matriz de segundas células. As primeiras células 416 a-f, 414 a-f e a pelo menos uma segunda célula 412 podem compreender resistores. As primeiras células 416 a-f, 414 a-f e a pelo menos uma segunda célula 412 podem compreender sensores. Em um exemplo, a primeira matriz de células 410 compreende um sensor de nível de material de impressão e pelo menos uma segunda célula 412 compreende outro sensor e / ou outra matriz de sensores.
[0069] Neste exemplo, a primeira matriz de células 410 compreende um sensor configurado para detectar um nível de material de impressão de um suprimento de impressão, que pode em alguns exemplos ser um sólido, mas em exemplos aqui descritos é um líquido, por exemplo, uma tinta ou outro agente de impressão líquido. A primeira matriz de células 410 pode compreender uma série de sensores de temperatura (por exemplo, células 414a-f) e uma série de elementos de aquecimento (por exemplo, células 416a-f), por exemplo, semelhante em estrutura e função em comparação com as matrizes de sensor de nível descritas em WO2017 / 074342 (incorporada neste documento por referência), WO2017 / 184147 (incorporada neste documento por referência) e WO2018 / 022038 (incorporada neste documento por referência). Neste exemplo, a resistência de uma célula de resistor 414 está ligada à sua temperatura. As células de aquecedor 416 podem ser usadas para aquecer as células de sensor 414 diretamente ou indiretamente usando um meio. O comportamento subsequente das células de sensor 414 depende do meio no qual elas estão submersas, por exemplo, se elas estão em líquido (ou em alguns exemplos, encapsuladas em um meio sólido) ou no ar.
Aquelas que estão submersas em líquido / encapsuladas podem geralmente perder calor mais rápido do que aquelas que estão no ar porque o líquido ou sólido pode conduzir o calor das células de resistor 414 melhor do que o ar. Portanto, um nível de líquido pode ser determinado com base em quais das células de resistor 414 estão expostas ao ar e isso pode ser determinado com base em uma leitura de sua resistência seguindo (pelo menos o início de) um pulso de calor fornecido pela célula de aquecedor associada 416.
[0070] Em alguns exemplos, cada célula de sensor 414 e célula de aquecedor 416 são empilhadas uma diretamente em cima da outra. O calor gerado por cada célula de aquecedor 416 pode ser substancialmente espacialmente contido dentro do perímetro de layout do elemento de aquecedor, de modo que o fornecimento de calor seja substancialmente confinado à célula de sensor 414 empilhada diretamente acima da célula de aquecedor 416. Em alguns exemplos, cada célula de sensor 414 pode ser disposta entre uma célula de aquecedor associada 416 e a interface de fluido / ar.
[0071] Neste exemplo, a segunda matriz de células 412 compreende uma pluralidade de células diferentes que podem ter uma função diferente, como diferentes funções de detecção. Por exemplo, a primeira e a segunda matrizes de células 410, 412 podem incluir diferentes tipos de resistor. Diferentes matrizes de células 410, 412 para diferentes funções podem ser fornecidas no segundo circuito lógico 406a.
[0072] A Figura 4C mostra um exemplo de como um primeiro circuito lógico 402c e um segundo circuito lógico 406b de um pacote de circuitos lógicos 400c, que pode ter qualquer um dos atributos dos circuitos / pacotes descritos acima, podem se conectar a um barramento I2C e um ao outro. Como é mostrado na Figura, cada um dos circuitos 402c, 406b tem quatro almofadas (ou pinos) 418a-d conectando-se às linhas de Energia, Aterramento, Relógio e Dados de um barramento I2C. Em outro exemplo, quatro almofadas de conexão comuns são usadas para conectar ambos os circuitos lógicos 402c, 406b a quatro almofadas de conexão correspondentes da interface do controlador do aparelho de impressão. É notado que em alguns exemplos, em vez de quatro almofadas de conexão, pode haver menos almofadas de conexão. Por exemplo, a energia pode ser colhida da almofada de relógio; um relógio interno pode ser fornecido; ou o pacote pode ser aterrado por meio de outro circuito de aterramento; de modo que uma ou mais das almofadas podem ser omitidas ou redundantes. Portanto, em diferentes exemplos, o pacote pode usar apenas dois ou três almofadas de interface e / ou pode incluir almofadas "falsas".
[0073] Cada um dos circuitos 402c, 406b tem um pino de contato 420, que está conectado por uma linha de sinal comum
422. O pino de contato 420 do segundo circuito serve como um contato de habilitação do mesmo.
[0074] Neste exemplo, cada um do primeiro circuito lógico 402c e do segundo circuito lógico 406b compreende uma memória 423a, 423b.
[0075] A memória 423a do primeiro circuito lógico 402c armazena informações que compreendem valores criptográficos (por exemplo, uma chave criptográfica e / ou um valor de semente a partir do qual uma chave pode ser derivada) e dados de identificação e / ou dados de estado do componente de aparelho de impressão substituível associado. Em alguns exemplos, a memória 423a pode armazenar dados que representam as características do material de impressão, por exemplo, qualquer, qualquer parte ou qualquer combinação de seu tipo, cor, mapa de cores, receita, número de lote, idade, etc.
[0076] A memória 423b do segundo circuito lógico 406b compreende um registro de endereço programável para conter um endereço inicial do segundo circuito lógico 406b quando o segundo circuito lógico 406b é habilitado primeiro e para subsequentemente conter um segundo endereço adicional (temporário) (em alguns exemplos de uma maneira volátil). O segundo endereço adicional, por exemplo, temporário, pode ser programado no segundo registro de endereço após o segundo circuito lógico 406b ser habilitado, e pode ser efetivamente apagado ou substituído no final de um período de habilitação. Em alguns exemplos, a memória 423b pode compreender ainda registros programáveis para armazenar qualquer, ou qualquer combinação de dados de histórico de leitura / escrita, dados de contagem de células (por exemplo, resistor ou sensor), dados do conversor Analógico para Digital (ADC e / ou DAC), e uma contagem de relógio, de forma volátil ou não volátil. O uso de tais dados é descrito em mais detalhes abaixo. Certas características, como contagem de células ou características ADC ou DAC, podem ser derivadas do segundo circuito lógico em vez de serem armazenadas como dados separados na memória.
[0077] Em um exemplo, a memória 423b do segundo circuito lógico 406b armazena qualquer ou qualquer combinação de um endereço, por exemplo, o segundo endereço I2C; uma identificação na forma de um ID de revisão; e o número de índice da última célula (o qual pode ser o número de células menos um, pois os índices podem começar em 0), por exemplo, para cada uma das matrizes de células diferentes ou para múltiplas matrizes de células diferentes se eles tiverem o mesmo número de células.
[0078] No uso do segundo circuito lógico 406b, em alguns estados operacionais, a memória 423b do segundo circuito lógico 406 pode armazenar qualquer ou qualquer combinação de dados de controle de temporizador, o que pode permitir um temporizador do segundo circuito e / ou ativar o pontilhamento de frequência nele, no caso de alguns temporizadores, como osciladores em anel; um valor de dados de controle de pontilhamento (para indicar uma direção e / ou valor de pontilhamento); e um valor de desencadeamento de teste de amostra de temporizador (para desencadear um teste do temporizador por amostragem do temporizador em relação aos ciclos de relógio mensuráveis pelo segundo circuito lógico 406b).
[0079] Embora as memórias 423a, 423b sejam mostradas como memórias separadas aqui, elas podem ser combinadas como um recurso de memória compartilhada, ou divididas de alguma outra maneira. As memórias 423a, 423b podem compreender um único ou múltiplos dispositivos de memória, e podem compreender qualquer ou qualquer combinação de memória volátil, por exemplo, DRAM, SRAM, registros, etc. e memória não volátil, por exemplo, ROM, EEPROM, Flash, EPROM, memristor, etc.
[0080] Embora um pacote 400c seja mostrado na Figura 4C, pode haver uma pluralidade de pacotes com uma configuração semelhante ou diferente anexada ao barramento.
[0081] A Figura 4D mostra um exemplo de circuito de processamento 424 o qual é para uso com um contêiner de material de impressão. Por exemplo, o circuito de processamento 424 pode ser afixado ou integrado ao mesmo. Como já mencionado, o circuito de processamento 424 pode compreender qualquer uma das características de, ou ser o mesmo que, qualquer outro pacote de circuitos lógicos desta divulgação.
[0082] Neste exemplo, o circuito de processamento 424 compreende uma memória 426 e um primeiro circuito lógico 402d que habilita uma operação de leitura da memória 426. O circuito de processamento 424 é acessível por meio de um barramento de interface de um aparelho de impressão no qual o contêiner de material de impressão está instalado e está associado a um primeiro endereço e pelo menos um segundo endereço. O barramento pode ser um barramento I2C. O primeiro endereço pode ser um endereço I2C do primeiro circuito lógico 402d. O primeiro circuito lógico 402d pode ter qualquer um dos atributos dos outros exemplos de circuitos / pacotes descritos nesta divulgação.
[0083] O primeiro circuito lógico 402d está adaptado para participar na autenticação do contêiner de materiais de impressão por um aparelho de impressão no qual o contêiner está instalado. Por exemplo, isso pode compreender um processo criptográfico, como qualquer tipo de comunicação autenticada criptograficamente ou troca de mensagens, por exemplo, com base em uma chave de criptografia armazenada na memória 426, e que pode ser usada em conjunto com as informações armazenadas na impressora. Em alguns exemplos, uma impressora pode armazenar uma versão de uma chave que seja compatível com vários contêineres de material de impressão diferentes para fornecer a base de um 'segredo compartilhado'. Em alguns exemplos, a autenticação de um contêiner de material de impressão pode ser realizada com base em tal segredo compartilhado. Em alguns exemplos, o primeiro circuito lógico 402d pode participar em uma mensagem para derivar uma chave de sessão com o aparelho de impressão e as mensagens podem ser assinadas usando um código de autenticação de mensagem baseado em tal chave de sessão. Exemplos de circuitos lógicos configurados para autenticar criptograficamente mensagens de acordo com este parágrafo são descritos na publicação da patente US Nº. 9619663 mencionada anteriormente (incorporada neste documento por referência).
[0084] Em alguns exemplos, a memória 426 pode armazenar dados compreendendo: dados de identificação e dados de histórico de leitura / escrita. Em alguns exemplos, a memória 426 compreende ainda dados de contagem de células (por exemplo, dados de contagem de sensor) e dados de contagem de relógio. Os dados de contagem de relógio podem indicar uma velocidade de relógio de um primeiro e / ou segundo temporizador 404a, 404b (ou seja, um temporizador associado ao primeiro circuito lógico ou ao segundo circuito lógico). Em alguns exemplos, pelo menos uma porção da memória 426 está associada a funções de um segundo circuito lógico, como um segundo circuito lógico 406a, conforme descrito em relação à Figura 4B acima. Em alguns exemplos, pelo menos uma porção dos dados armazenados na memória 426 deve ser comunicada em resposta aos comandos recebidos por meio do segundo endereço. Em alguns exemplos, a memória 426 compreende um registro de endereço programável ou campo de memória para armazenar um segundo endereço do circuito de processamento (em alguns exemplos de uma maneira volátil). O primeiro circuito lógico 402d pode habilitar a operação de leitura da memória 426 e / ou pode realizar tarefas de processamento.
[0085] Outros exemplos de primeiros circuitos lógicos 402 descritos neste documento podem ser adaptados para participar em processos de autenticação de uma maneira semelhante.
[0086] A memória 426 pode, por exemplo, compreender dados que representam características do material de impressão, por exemplo, qualquer ou qualquer combinação de seu tipo, cor, número de lote, idade, etc. A memória 426 pode, por exemplo, compreender dados a serem comunicados em resposta aos comandos recebidos através do primeiro endereço. O circuito de processamento pode compreender o primeiro circuito lógico para habilitar operações de leitura da memória e realizar tarefas de processamento.
[0087] Em alguns exemplos, o circuito de processamento 424 é configurado de modo que, após o recebimento do primeiro comando indicativo de uma tarefa e um primeiro período de tempo enviado para o primeiro circuito lógico 402d através do primeiro endereço, o circuito de processamento 424 é acessível por pelo menos um segundo endereço durante o primeiro período de tempo. Alternativamente ou adicionalmente, o circuito de processamento 424 pode ser configurado de modo que, em resposta a um primeiro comando indicativo de uma tarefa e um primeiro período de tempo enviado para o primeiro circuito lógico 402d endereçado usando o primeiro endereço, os circuitos de processamento 424 devem desconsiderar (por exemplo 'ignorar' ou 'não responder a') o tráfego I2C enviado para o primeiro endereço por substancialmente a duração do período de tempo, conforme medido por um temporizador dos circuitos de processamento 424 (por exemplo, um temporizador 404a,b como descrito acima). Em alguns exemplos, o circuito de processamento pode realizar adicionalmente uma tarefa, a qual pode ser a tarefa especificada no primeiro comando. O termo 'desconsiderar' ou 'ignorar', conforme usado neste documento em relação aos dados enviados no barramento, pode compreender qualquer ou qualquer combinação de não receber (em alguns exemplos, não ler os dados em uma memória), não agir sobre (por exemplo, não seguir um comando ou instrução) e / ou não responder (ou seja, não fornecer um reconhecimento e / ou não responder com os dados solicitados).
[0088] Os circuitos de processamento 424 podem ter qualquer um dos atributos dos pacotes de circuitos lógicos 400 descritos neste documento. Em particular, o circuito de processamento 424 pode compreender ainda um segundo circuito lógico em que o segundo circuito lógico é acessível por meio do segundo endereço. Em alguns exemplos, o segundo circuito lógico pode compreender pelo menos um sensor que é legível por um aparelho de impressão no qual o contêiner de material de impressão é instalado por meio do segundo endereço. Em alguns exemplos, tal sensor pode compreender um sensor de nível de materiais de impressão.
[0089] O circuito de processamento 424 pode ter uma primeira função de validação, desencadeada por mensagens enviadas para um primeiro endereço em um barramento I2C e uma segunda função de validação, desencadeada por mensagens enviadas para um segundo endereço no barramento I2C.
[0090] A Figura 4E mostra outro exemplo de um primeiro circuito lógico 402e e segundo circuito lógico 406c de um pacote de circuitos lógicos 400d, o qual pode ter qualquer um dos atributos dos circuitos / pacotes com os mesmos nomes aqui descritos, os quais podem se conectar a um barramento I2C por meio de respectivas interfaces 428a, 428b e entre si. Em um exemplo, as respectivas interfaces 428a, 428b são conectadas à mesma matriz de almofada de contato, com apenas uma almofada de dados para ambos os circuitos lógicos 402e, 406c, conectado ao mesmo barramento serial I2C, ver por exemplo as Figuras 13A e 13B. Em outras palavras, em alguns exemplos, as comunicações endereçadas ao primeiro e ao segundo endereço são recebidas através da mesma almofada de dados.
[0091] Neste exemplo, o primeiro circuito lógico 402e compreende um microcontrolador 430, uma memória 432 e um temporizador 434. O microcontrolador 430 pode ser um microcontrolador seguro ou circuitos integrados personalizados adaptados para funcionar como um microcontrolador, seguro ou não seguro.
[0092] Neste exemplo, o segundo circuito lógico 406c compreende um módulo de transmissão / recebimento 436 que recebe um sinal de relógio e um sinal de dados de um barramento ao qual o pacote 400d está conectado, registros de dados 438, um multiplexador 440, um controlador digital 442, uma polarização analógica e conversor analógico para digital 444, pelo menos um sensor ou matriz de células 446 (que pode, em alguns exemplos, compreender um sensor de nível com uma ou múltiplas matrizes de elementos de resistor) e um dispositivo de redefinição de inicialização (POR) 448. O dispositivo POR 448 pode ser usado para permitir a operação do segundo circuito lógico 406c sem o uso de um pino de contato 420.
[0093] A polarização analógica e o conversor analógico para digital 444 recebe leituras da (s) matriz (es) de sensores 446 e de sensores externos. Por exemplo, uma corrente pode ser fornecida a um resistor de detecção e a tensão resultante pode ser convertida em um valor digital. Esse valor digital pode ser armazenado em um registro e lido (ou seja, transmitido como bits de dados seriais ou como um 'fluxo de bits') no barramento I2C. O conversor analógico para digital 444 pode utilizar parâmetros, por exemplo, parâmetros de ganho e / ou deslocamento, que podem ser armazenados em registros.
[0094] Neste exemplo, existem diferentes sensores únicos adicionais, incluindo, por exemplo, pelo menos um dentre um sensor de temperatura ambiente 450, um detector de rachadura 452 e / ou um sensor de temperatura de fluido 454. Estes podem detectar, respectivamente, uma temperatura ambiente, uma integridade estrutural de uma matriz na qual o circuito lógico é fornecido e uma temperatura de fluido.
[0095] A Figura 5 mostra um exemplo de um método que pode ser realizado por circuitos de processamento, por exemplo, por um pacote de circuitos lógicos, como os pacotes de circuitos lógicos 400a-d descritos acima, ou pelos circuitos de processamento 424 descritos em relação à Figura 4D, e / ou por circuitos de processamento fornecidos em um componente de aparelho de impressão substituível, por exemplo, um contêiner de materiais de impressão consumíveis.
[0096] O bloco 502 compreende receber um primeiro comando indicativo de uma tarefa e um primeiro período de tempo que é enviado para um primeiro endereço de circuito de processamento. O bloco 504 compreende habilitar, pelos circuitos de processamento, o acesso aos circuitos de processamento por pelo menos um segundo endereço dos circuitos de processamento durante o período de tempo.
[0097] A Figura 6 mostra um exemplo do método do bloco 504 em mais detalhes. Neste exemplo, um primeiro e um segundo circuito lógico são fornecidos, cada um respectivamente associado ao primeiro e pelo menos um segundo endereço, conforme descrito acima com referência à Figura 4B.
[0098] O bloco 602 compreende a ativação do segundo circuito lógico. Conforme descrito acima, isso pode compreender um primeiro circuito lógico enviando ou transmitindo um sinal de ativação para um segundo circuito lógico para ativar o segundo circuito lógico, por exemplo, por meio de um caminho de sinal dedicado. Neste exemplo, a ativação do segundo circuito lógico permite o acesso aos circuitos de processamento usando o pelo menos um segundo endereço, por exemplo, usando um segundo endereço inicial ou padrão. Em alguns exemplos, após a ativação, o segundo circuito lógico pode ser induzido a definir um segundo endereço novo ou temporário, por exemplo, para substituir um endereço inicial ou padrão do segundo circuito lógico. Em alguns exemplos, o endereço temporário pode ser definido para a duração de uma sessão de comunicação.
[0099] O bloco 604 compreende desabilitar o acesso aos circuitos de processamento através do primeiro endereço (ou seja, usando comunicações endereçadas ao primeiro endereço) durante o período de tempo, fazendo com que o primeiro circuito lógico realize uma tarefa de processamento (em alguns exemplos, a tarefa de processamento especificada no comando recebido no bloco 502) durante o período de tempo. Em outros exemplos, o primeiro endereço pode ser efetivamente desativado, impedindo a transmissão de respostas às mensagens enviadas para o primeiro endereço. O bloco 606 compreende monitorar, pelos circuitos de processamento, a duração do período de tempo usando um temporizador dos circuitos de processamento. Em alguns exemplos, monitorar a duração do período de tempo usando o temporizador pode por si só compreender a tarefa de processamento.
[0100] Após o período de tempo expirar, o método prossegue com o bloco 608, que compreende a desativação do segundo circuito lógico. Por exemplo, isso pode compreender a remoção de um sinal de ativação pelo primeiro circuito lógico. O acesso ao circuito de processamento por meio do segundo endereço pode, portanto, ser desabilitado após a duração do período de tempo. Por exemplo, o segundo circuito lógico pode ser desenergizado ou colocado em um modo de suspensão pela remoção do sinal.
[0101] Em exemplos em que o final de uma sessão de comunicação está associado a uma perda de energia para pelo menos parte do circuito lógico, esta perda de energia pode fazer com que o segundo endereço seja descartado (por exemplo, o segundo endereço pode ser mantido na memória volátil, enquanto o endereço inicial ou padrão pode ser conectado fisicamente ou mantido na memória persistente). Após a redefinição, o segundo endereço pode ser novamente definido para o endereço padrão ou inicial antes do início de uma nova sessão. Em alguns exemplos, o endereço inicial ou padrão pode ser mantido na memória persistente e pode ser restaurado para um registro do segundo circuito lógico quando o segundo circuito lógico é habilitado. Portanto, um 'novo' segundo endereço pode ser definido cada vez que uma sessão de comunicação é iniciada (embora em alguns casos o 'novo' segundo endereço possa ter sido usado anteriormente em relação ao circuito lógico).
[0102] Conforme estabelecido em mais detalhes em outro lugar neste documento, durante o período de ativação, o segundo circuito lógico pode fornecer serviços, por exemplo, leituras de células ou sensores ou semelhantes. No entanto, em outros exemplos, o segundo circuito lógico pode, por exemplo, fornecer uma saída, como a ativação de uma luz ou som (por exemplo, o segundo circuito lógico pode controlar uma fonte de luz ou alto-falante ou algum outro aparelho), pode receber dados (por exemplo, pode compreender uma memória que deve armazenar um arquivo de dados) e / ou pode fornecer algum outro tipo de saída ou serviço.
[0103] A Figura 7 mostra um exemplo de um método que pode ser realizado, por exemplo, por circuitos de processamento 424 ou por um pacote 400a-d como descrito acima. O método compreende, no bloco 702, receber um primeiro comando indicativo de uma tarefa de processamento e um primeiro período de tempo enviado para um primeiro endereço de circuito de processamento através de um barramento de comunicações, por exemplo, um barramento I2C.
[0104] O bloco 704 compreende iniciar um temporizador dos circuitos de processamento. Em outros exemplos, um temporizador pode ser monitorado em vez de iniciado. Por exemplo, uma contagem inicial do temporizador pode ser registrada e um aumento na contagem pode ser monitorado.
[0105] O bloco 706 compreende realizar, pelos circuitos de processamento, uma tarefa de processamento e o bloco 708 compreende desconsiderar o tráfego enviado para o primeiro endereço. Em alguns exemplos, desconsiderar o tráfego I2C pode ser o resultado da realização da tarefa especificada no comando ou de outra tarefa. A tarefa pode incluir o monitoramento de um temporizador. Em outros exemplos, a tarefa pode compreender uma tarefa computacional, como trabalhar para resolver um desafio matemático.
[0106] O bloco 708 pode continuar até que o período de tempo expire, conforme monitorado usando o temporizador.
[0107] O método pode compreender qualquer uma das características descritas acima em relação a uma tarefa e / ou desconsiderar (por exemplo, 'ignorar' ou simplesmente 'não responder a') o tráfego. O método pode ser realizado usando circuitos de processamento que estão associados a, ou fornecidos em, um contêiner de material de impressão e / ou um componente de aparelho de impressão substituível.
[0108] Em alguns exemplos, como descrito acima, o método pode compreender, durante o período de tempo, responder, pelos circuitos de processamento, ao tráfego I2C enviado para um segundo endereço dos circuitos de processamento. Em alguns exemplos, o primeiro endereço está associado ao primeiro circuito lógico dos circuitos de processamento e o segundo endereço está associado ao segundo circuito lógico dos circuitos de processamento. Em alguns exemplos, onde o primeiro e segundo circuitos lógicos são fornecidos, o primeiro circuito lógico pode realizar a tarefa de processamento e / ou pode enviar um sinal de ativação para o segundo circuito lógico, por exemplo, por meio de um caminho de sinal dedicado, durante o período de tempo em alguns exemplos, o segundo circuito lógico pode ser desativado pela cessação do sinal de ativação.
[0109] A Figura 8 mostra esquematicamente um arranjo no qual uma pluralidade de componentes de aparelho de impressão substituíveis 802a-d são fornecidos em um aparelho de impressão 804.
[0110] Cada um dos componentes de aparelho de impressão substituíveis 802a-d está associado a um pacote de circuitos lógicos 806a-d, que pode ser um pacote de circuitos lógicos 400a-d conforme descrito acima. O aparelho de impressão 804 compreende circuitos lógicos hospedeiros 808. Os circuitos lógicos hospedeiros 808 e os pacotes de circuitos lógicos 806 estão em comunicação por meio de um barramento I2C comum
810. Em um modo de operação, cada um dos pacotes de circuitos lógicos 806 tem um primeiro endereço diferente. Portanto, cada um dos pacotes de circuitos lógicos 806 (e, por extensão, cada um dos componentes de aparelho de impressão substituíveis) pode ser endereçado exclusivamente pelo aparelho de impressão hospedeiro 804.
[0111] Em um exemplo, um primeiro comando pode ser enviado a determinado um dos pacotes de circuitos lógicos de componentes de aparelhos de impressão substituíveis 806, ou seja, sendo endereçado usando o primeiro endereço exclusivo para esse pacote de circuitos lógicos, instruindo-o a habilitar seu (pelo menos um) segundo endereço para um período de tempo de 'primeiro comando' correspondente. Portanto, esse componente de aparelho de impressão substituível 802 pode, por exemplo, habilitar pelo menos um segundo endereço e / ou, em alguns exemplos, suas funções associadas. Em alguns exemplos, isso resulta na habilitação de um segundo circuito lógico, conforme descrito acima. Por exemplo, o pacote de circuitos lógicos endereçado 806 pode ignorar (por exemplo, não reconhecer e / ou não responder a) o tráfego I2C enviado para o primeiro endereço desse pacote de circuitos lógicos 806 durante o primeiro período de tempo de comando, por exemplo, em resposta ao mesmo comando ou um comando separado. Os outros componentes de aparelho de impressão 802 também podem ser enviados um segundo comando, resultando neles ignorando o tráfego I2C enviado para seus primeiros endereços durante um período de tempo de 'segundo comando'. Conforme observado acima, quando não há outros dispositivos escravos 'ouvindo' ao barramento I2C, as restrições quanto à forma e ao conteúdo das mensagens enviadas pelo barramento I2C podem ser reduzidas. Portanto, desta forma, todos os primeiros endereços podem ser efetivamente desabilitados, enquanto apenas um segundo endereço está em comunicação com o barramento I2C 810. Em outros exemplos, mais de um pacote pode ser endereçado pelos respectivos endereços diferentes ao mesmo tempo. Em alguns exemplos, um primeiro comando também pode resultar em um componente / pacote endereçado ignorando o tráfego I2C enviado para seus primeiros endereços durante o período do primeiro comando, e / ou um segundo comando também pode resultar em um componente / pacote endereçado sendo acessível por meio de pelo menos um segundo endereço.
[0112] Em alguns exemplos, o (s) pacote (s) de circuitos lógicos 806 podem realizar uma tarefa de processamento, que pode ser uma tarefa de processamento conforme especificado em um comando, de modo a 'manter ocupado' e ignorar o tráfego I2C enviado para o primeiro endereço durante o período de tempo especificado. Conforme observado acima, isso pode compreender uma tarefa de computação ou uma tarefa de monitoramento, por exemplo, monitorar um temporizador.
[0113] Assim, os pacotes de circuitos lógicos 806 podem ser configurados para ter uma primeira resposta a um primeiro comando, o que resulta em um segundo endereço desse pacote sendo habilitado durante o primeiro período de tempo de comando e uma segunda resposta a um segundo comando, que resulta no pacote que ignora o tráfego I2C enviado para o primeiro endereço (por exemplo, realizando uma tarefa de processamento, como monitorar um temporizador e / ou realizar uma tarefa computacional que absorve a capacidade de processamento) durante o segundo período de tempo de comando. Em outras palavras, cada um dos pacotes de circuitos lógicos 806 pode ser habilitado para realizar qualquer um dos métodos da Figura 5 e / ou 7, dependendo da natureza do comando recebido.
[0114] Para considerar um exemplo particular, um dispositivo hospedeiro tal como um aparelho de impressão 804 neste exemplo que deseja se comunicar com um pacote de circuitos lógicos particular 806 por meio de seu segundo endereço - neste exemplo de pacote de circuitos lógicos 806 - pode emitir comandos de modo a instruir os outros pacotes de circuitos lógicos 806b-d para agir de uma maneira que resulta neles ignorando o tráfego no barramento 810. Isto pode compreender os circuitos lógicos 808 enviando em série três comandos endereçados a um endereço único de cada um dos outros pacotes de circuitos lógicos 806b-d, cada comando especificando um primeiro modo de operação e um período de tempo. O primeiro modo de operação pode fazer com que o tráfego no barramento seja ignorado. Em seguida, o circuito lógico 808 pode enviar um comando dedicado ao pacote de circuitos lógicos alvo 806a por meio de seu primeiro endereço, o comando especificando um segundo modo de operação e um período de tempo. O segundo modo de operação pode compreender uma instrução resultando em tráfego no barramento 810 enviado para um primeiro endereço sendo ignorado e habilitação de um segundo endereço. O primeiro período de tempo de comando e o segundo período de tempo de comando para os quais o tráfego é ignorado por diferentes pacotes de circuitos lógicos 806 podem ser especificados para se sobreporem, em alguns exemplos levando em consideração o atraso com o qual as instruções serão recebidas.
[0115] O circuito lógico hospedeiro pode, então, comunicar-se com o pacote de circuitos lógicos selecionado 806a por meio de seu segundo endereço pela duração do período de tempo. Durante este período de tempo, como em alguns exemplos nenhum outro dispositivo está 'ouvindo' o barramento I2C, qualquer protocolo de comunicação (incluindo em alguns exemplos um protocolo não compatível com I2C) pode ser usado para se comunicar com o pacote de circuitos lógicos selecionado 806a por meio de seu segundo endereço.
[0116] Evidentemente, este é apenas um exemplo. Em outros exemplos, alguns ou todos os pacotes podem ser acessíveis por meio de um segundo endereço simultaneamente, ou uma mistura de primeiro e segundo endereços dos respectivos pacotes pode ser acessível.
[0117] A Figura 9 mostra um exemplo de um componente de aparelho de impressão substituível 802 que inclui um pacote de circuitos lógicos compatível com I2C 900, que pode compreender qualquer um dos atributos dos pacotes 400a-d ou dos circuitos 424 descritos em relação às Figuras 4A-E, e que pode, em alguns exemplos, ser configurada para realizar qualquer um dos métodos descritos neste documento. O pacote neste exemplo compreende uma interface I2C 902 incluindo um contato de dados 904 para se comunicar por meio de um barramento I2C de uma impressora hospedeira.
[0118] O pacote neste exemplo compreende uma memória que compreende dados que representam as características do líquido de impressão, e os dados são recuperáveis e atualizáveis através do contato de dados 904. O pacote 900 é configurado para, em resposta a uma solicitação de leitura recebida de um aparelho hospedeiro por meio de um primeiro endereço I2C (ou seja, a solicitação de leitura é endereçada usando o primeiro endereço), transmitir dados incluindo os referidos dados que representam as características do líquido de impressão através do barramento e por meio de contato de dados 904. Diferentes componentes de aparelho de impressão substituíveis 802 podem ser associados a memórias que podem armazenar diferentes características do líquido de impressão.
[0119] O pacote 900 é ainda configurado de modo que, em resposta a um comando indicativo de uma tarefa e um primeiro período de tempo recebido através do primeiro endereço, o pacote transmite dados para a duração do período de tempo no mesmo barramento e contato de dados em resposta a (e em alguns exemplos, apenas em resposta a) comandos recebidos que são endereçados a pelo menos um segundo endereço, diferente do primeiro endereço, e após o final do período de tempo, novamente transmitir dados através do mesmo barramento e contato de dados em resposta a (e em alguns exemplos, apenas em resposta a) comandos recebidos que são endereçados ao primeiro endereço.
[0120] Em alguns exemplos, o pelo menos um endereço diferente inclui um segundo endereço padrão e um segundo endereço adicional ou temporário em que o pacote 900 é configurado para, em resposta a um comando recebido que é endereçado ao segundo endereço padrão, reconfigurar o endereço para ser o segundo endereço temporário e / ou para responder a (e em alguns exemplos, apenas em resposta a) comandos subsequentes enviados para o segundo endereço temporário até o final do período de tempo. Essas respostas podem ser enviadas pelo mesmo barramento e pelo único contato de dados 904.
[0121] O componente de aparelho de impressão substituível 802 pode ser fornecido como um de uma pluralidade de componentes de aparelho de impressão, cujas memórias armazenam diferentes características do material de impressão. O pacote de cada um da pluralidade de componentes de aparelho de impressão substituíveis pode ser configurado para, em resposta a um comando indicativo da tarefa e do primeiro período de tempo recebido através dos respectivos primeiros endereços, transmitir respostas de dados para comandos recebidos que são endereçados aos mesmos respectivos endereços padrão.
[0122] Em alguns exemplos, o pacote 900 é configurado para transmitir, em resposta aos comandos recebidos indicados que são endereçados ao primeiro endereço fora do período de tempo, dados que são autenticados, por exemplo, criptograficamente autenticados, por exemplo, usando uma chave secreta e acompanhados por um código de autenticação de mensagem. Durante o período de tempo, no entanto, os dados que não são autenticados podem ser transmitidos em resposta a comandos recebidos que são endereçados a pelo menos um endereço diferente.
[0123] A Figura 10 descreve um método de validação de um componente de aparelho de impressão usando circuitos lógicos a ele associados. Em alguns exemplos, o circuito lógico pode ser um pacote de circuitos lógicos 404a-d, 900 e / ou aparelho de processamento 424 como descrito acima.
[0124] Por exemplo, ao validar um componente de aparelho de impressão, pode ser pretendido verificar se um contêiner de agente de impressão se origina de uma fonte autorizada, de modo a garantir a qualidade do mesmo (por exemplo, realizando uma autenticação do mesmo). Em alguns exemplos, o processo de validação pode incluir uma verificação de integridade para garantir que o componente de aparelho de impressão substituível e / ou o circuito lógico associado ao mesmo esteja funcionando conforme o esperado. Isso pode incluir a solicitação de informações do sensor de modo que os circuitos lógicos de um componente de aparelho de impressão possam verificar se os dados do sensor estão em conformidade com os parâmetros esperados.
[0125] O método compreende, no bloco 1002, responder a uma primeira solicitação de validação enviada através de um barramento I2C para um primeiro endereço associado aos circuitos lógicos com uma primeira resposta de validação. O bloco 1004 compreende responder a uma segunda solicitação de validação enviada através do barramento I2C para um segundo endereço associado aos circuitos lógicos com uma segunda resposta de validação.
[0126] Em alguns exemplos, a primeira resposta de validação é uma resposta autenticada criptograficamente. Por exemplo, isso pode fazer uso de um segredo compartilhado e / ou usar uma chave criptográfica. Em alguns exemplos, a resposta criptográfica pode compreender pelo menos uma mensagem 'assinada', por exemplo, uma mensagem acompanhada por um código de autenticação de mensagem, ou pode compreender uma resposta criptografada. Em alguns exemplos, a segunda resposta de validação compreende uma (s) resposta (s) não criptografada (s) ou resposta (s) não assinada (s). Em alguns exemplos, a maioria ou todas as respostas às solicitações de validação enviadas para o primeiro endereço são assinadas criptograficamente usando uma chave armazenada no circuito lógico, enquanto nenhuma resposta às solicitações de validação enviadas para o segundo endereço é assinada criptograficamente. Isso pode permitir que os recursos de processamento usados para fornecer respostas aos comandos enviados para o segundo endereço sejam reduzidos.
[0127] A Figura 11 descreve um exemplo de bloco 1004 em mais detalhes. Neste exemplo, a segunda solicitação de validação compreende uma solicitação para uma indicação da velocidade de relógio de um temporizador do circuito lógico (em alguns exemplos, uma solicitação para uma velocidade de relógio do segundo temporizador 404b, ou mais geralmente um temporizador associado ao segundo circuito lógico). O método compreende, no bloco 1102, determinar uma velocidade de relógio dos circuitos lógicos em relação a uma frequência de outro relógio do sistema ou sinal de ciclo mensurável pelos circuitos lógicos. O bloco 1104 compreende determinar uma segunda resposta de validação com base na velocidade relativa de relógio . Isso pode, por exemplo, permitir que um período de tempo seja definido por um aparelho hospedeiro no contexto de um temporizador fornecido com o circuito lógico. Em alguns exemplos, a velocidade de relógio de um temporizador do próprio circuito lógico pode ser medida a fim de determinar a resposta de validação. Por exemplo, o número de ciclos de relógio do temporizador dentro de um número predeterminado de outros sinais de relógio / ciclos mensuráveis pode ser determinado e, em alguns exemplos, uma indicação do resultado pode ser fornecida como a resposta de validação. Em alguns exemplos, uma velocidade de relógio pode ser efetivamente determinada comparando uma velocidade de relógio conhecida de um temporizador dos circuitos lógicos com a velocidade de relógio. Em alguns exemplos, a resposta de validação pode compreender uma seleção de um valor (por exemplo, uma contagem de relógio) mantida em uma memória indicando a velocidade de relógio dos circuitos lógicos em relação a um relógio do sistema / ciclo mensurável. Como foi observado acima, em um exemplo, a resposta pode ser baseada na velocidade de relógio de um temporizador interno do segundo circuito lógico, que pode ser um segundo temporizador além de um primeiro temporizador do primeiro circuito lógico.
[0128] Para considerar um exemplo de tal método, o circuito lógico pode compreender um número de registros. Em um exemplo, um registro pode registrar o número de saídas de um temporizador de um pacote de circuitos lógicos (em alguns exemplos, um temporizador associado a um segundo circuito lógico) ao longo de um número definido de ciclos detectáveis pelos circuitos lógicos. Por exemplo, ao longo de 8 ciclos detectáveis, pode haver, digamos, 120 ciclos registrados usando o temporizador interno do pacote de circuitos lógicos. Isso pode ser registrado em um ou mais registros. Em tal exemplo, o valor "120" pode ser escrito em um registro ou memória, que pode ser lido e verificado pelo circuito lógico de aparelho de impressão, em que a verificação pode, por exemplo, compreender a comparação do valor com um valor esperado. Em um exemplo, este valor de velocidade relativa de relógio pode ser representado pela contagem de relógio que é mencionada nos exemplos desta divulgação. Em outro exemplo, a contagem de relógio pode estar relacionada a uma velocidade absoluta de relógio. A velocidade de relógio pode ser medida e comparada com uma contagem de relógio armazenada. Nesta divulgação, a contagem de relógio armazenada pode incluir qualquer valor que representa a velocidade relativa de relógio ou contagem de relógio incluindo um valor de referência ou uma faixa.
[0129] Em alguns exemplos, um relógio do sistema pode ser definido para levar em conta a velocidade do temporizador. Em alguns exemplos, um relógio do sistema pode ser acionado por um oscilador de anel do segundo circuito lógico, conforme descrito acima. O segundo circuito lógico pode compreender vários temporizadores, como um relógio SAR (para o conversor analógico para digital) e um relógio do sistema.
[0130] A Figura 12 mostra outro exemplo de um método de validação, que pode ser um método de validação de um componente de aparelho de impressão usando circuitos lógicos a ele associados. Em alguns exemplos, o circuito lógico pode ser um pacote de circuitos lógicos 404a-d, 900 e / ou aparelho de processamento 424 como descrito acima.
[0131] Neste exemplo, o pacote de circuitos lógicos responde a uma primeira solicitação de validação direcionada ao seu primeiro endereço com respostas autenticadas criptograficamente no bloco 1200. Como parte da primeira validação, qualquer ou qualquer combinação de uma identidade de versão (isto é, ID de revisão) de (pelo menos parte) do pacote; um número de células por classe; um nível de material de impressão; uma contagem de relógio; dados de histórico de leitura / escrita e outros dados de identidade e características relacionados ao segundo endereço podem ser incluídos. Em alguns exemplos, os dados de identificação associados a um segundo circuito lógico, como a identidade de versão, conforme descrito acima, podem ser armazenados em um primeiro circuito lógico. Em alguns exemplos, os dados de identificação podem ser armazenados no primeiro e no segundo circuitos lógicos. Em alguns exemplos, após um segundo circuito lógico ter sido habilitado, conforme descrito acima, o método compreende no bloco 1202, receber um sinal de configuração de endereço, que é enviado por meio do barramento I2C para um segundo endereço inicial associado aos circuitos lógicos. Em alguns exemplos, o sinal de configuração de endereço pode ser indicativo de um segundo endereço temporário. Por exemplo, o circuito lógico hospedeiro (por exemplo, o circuito lógico de um aparelho de impressão) pode selecionar e / ou gerar o segundo endereço temporário, e transmiti-lo ao circuito lógico associado ao componente de aparelho de impressão substituível. Em outros exemplos, o segundo endereço temporário pode ser selecionado de alguma outra maneira, por exemplo, com base em dados mantidos em uma memória dos circuitos lógicos. O bloco 1204 compreende ajustar o segundo endereço como o endereço dos circuitos lógicos. Conforme observado acima, em alguns exemplos, isso pode compreender a substituição de um endereço padrão por um endereço temporário que pode ser selecionado, em alguns exemplos, por um aparelho de impressão.
[0132] Em alguns exemplos, o segundo endereço temporário pode ser retido pela duração de um período de comunicação e, em seguida, o endereço pode reverter para o endereço inicial (que pode, portanto, fornecer um endereço padrão). Em alguns exemplos, o endereço inicial é restabelecido na próxima ocasião em que o segundo circuito lógico é habilitado.
[0133] O método continua no bloco 1206 determinando a segunda resposta de validação lendo uma memória de circuitos lógicos para fornecer uma indicação de identidade de versão. Isso pode ser uma indicação da versão do hardware, software e / ou firmware usado no pacote de circuitos lógicos, por exemplo, em um segundo circuito lógico do pacote. Em alguns exemplos, isso pode ser uma indicação da versão de pelo menos um sensor que pode ser fornecido como parte do circuito lógico. A identidade de versão (isto é, o ID da revisão) da segunda validação pode corresponder à identidade de versão da primeira validação.
[0134] Por exemplo, isso pode incluir o fornecimento de um ou mais 'valores de revisão', que podem ser o conteúdo de um ou mais registros. Pode ser o caso de pelo menos um, e em alguns exemplos, cada um dos dados e / ou subcomponentes dos circuitos lógicos estarem associados a um valor de revisão que indica o tipo ou versão do hardware e pode permitir que um circuito mestre I2C forneça comunicações mais adequadas.
[0135] Assumindo que os valores retornados atendem a critérios predeterminados (por exemplo, um número esperado de valores de revisão é retornado e / ou o valor de revisão é reconhecido por um aparelho de impressão hospedeiro, ou tem um formato válido ou semelhante), o método continua no bloco 1208 determinando uma segunda resposta de validação adicional testando pelo menos um componente dos circuitos lógicos para retornar um resultado de teste. Embora os sensores possam não ser fornecidos em associação com todos os circuitos lógicos (e / ou um teste dos mesmos pode não ser realizado), em alguns exemplos, a segunda resposta de validação pode compreender um teste real de quaisquer sensores fornecidos ou células envolvidas nas comunicações através do segundo endereço. Por exemplo, isso pode compreender um teste para indicar que uma célula e / ou um resistor está respondendo conforme o esperado. Por exemplo, o teste pode incluir a verificação da velocidade relativa ou absoluta de relógio, por exemplo, comparando a velocidade de relógio medida com uma velocidade de relógio armazenada, como descrito acima. Em alguns exemplos, um valor esperado para a velocidade de relógio pode ser determinado com base na indicação de identidade de versão (por exemplo, o 'valor de revisão'). Por exemplo, pode ser determinado que se espera que uma determinada versão de hardware tenha um determinado valor de resposta.
[0136] No bloco 1210, o método compreende determinar uma segunda resposta de validação adicional lendo uma memória de circuitos lógicos para fornecer uma indicação do número de células ou sensores em pelo menos uma classe de sensor. Em alguns exemplos, o número retornado desta segunda validação deve corresponder a uma contagem de sensor fornecida na primeira validação. Por exemplo, isso pode fornecer uma indicação do número de resistores em um sensor de nível de fluido. Em alguns exemplos, pode haver uma pluralidade de valores fornecidos relativos, por exemplo, a diferentes tipos de sensores. Este recurso de validação pode permitir que um aparelho de impressão configure parâmetros para leitura posterior dos sensores. Além disso, se este valor não for um valor esperado, que pode ser determinado por valores correspondentes fornecidos na primeira e segunda validações, pode resultar na falha dos circuitos lógicos em um teste de validação. Em alguns exemplos, o valor esperado pode ser determinado com base na segunda resposta de validação. Por exemplo, pode ser determinado que se espera que uma determinada versão de hardware tenha um determinado número de sensores.
[0137] Neste exemplo, um estado de leitura e / ou escrita de pelo menos parte dos circuitos lógicos (em alguns exemplos, o histórico de leitura / escrita de um segundo circuito lógico) é registrado em uma memória do mesmo em uma base contínua, por exemplo, entre ações associadas a cada bloco da Figura 12. Em particular, neste exemplo, uma pluralidade de indicações de um estado de leitura / escrita é armazenada em uma memória, cada uma sendo determinada usando uma função algorítmica predeterminada diferente. Tais funções algorítmicas (que podem ser funções algorítmicas secretas ou baseadas em dados secretos, em que a solução também pode ser derivada com base em um segredo conhecido pelo aparelho de impressão no qual o componente de aparelho de impressão substituível deve ser disposto) podem ser aplicadas de modo que diferentes ações de leitura / escrita resultam em um valor diferente sendo armazenado.
A função algorítmica pode incluir embaralhamento, por exemplo, assinar o valor do histórico de leitura / escrita, que pode ser executado por cabeamento ou instruções escritas no pacote de circuitos lógicos.
Em alguns exemplos, o conteúdo da leitura e / ou escrita pode ser considerado pelo algoritmo de modo que o mesmo número de operações de leitura / escrita pode resultar em um valor diferente sendo associado ao histórico se o conteúdo das operações de leitura / escrita for diferente.
Em alguns exemplos, a ordem das operações de leitura / escrita também pode impactar o valor armazenado.
O algoritmo pode ser armazenado ou conectado fisicamente no pacote de circuitos lógicos, por exemplo, no segundo circuito lógico.
Em alguns exemplos, o valor de estado do histórico de leitura / escrita pode ser usado para verificação de erro de comunicação de dados.
Em alguns exemplos, o pacote de circuitos lógicos é configurado para atualizar o histórico de leitura / escrita após eventos de leitura / escrita.
Por exemplo, o segundo circuito lógico pode ser configurado, por exemplo com conexão física, para reescrever a porção de dados de histórico de leitura / escrita após cada respectiva ação de leitura ou escrita no segundo circuito lógico, em que a porção de dados de histórico de leitura / escrita pode ser reescrita após ou a cada ciclo de leitura ou escrita.
A porção de dados de histórico de leitura / escrita pode ser atualizada após uma solicitação de leitura do aparelho de impressão, uma solicitação de escrita do aparelho de impressão, ou ambos. Por exemplo, a atualização pode ser baseada em uma renovação do armazenamento temporário de saída interno ou pode ser baseada em uma instrução recebida do circuito do aparelho de impressão. O segundo circuito lógico pode ser conectado fisicamente para atualizar a porção de dados de histórico de leitura / escrita com base nas ações do segundo circuito lógico. Em um exemplo, o pacote de circuitos lógicos é configurado para não atualizar o histórico de leitura / escrita ao reconfigurar o segundo endereço para o endereço temporário. Em um exemplo, o pacote de circuitos lógicos é configurado para atualizar o histórico de leitura / escrita durante o período de tempo medido, após configurar o segundo endereço para o endereço temporário em ainda outro exemplo, o aparelho de impressão reescreve o campo de dados de histórico de leitura / escrita.
[0138] Neste exemplo, portanto, o método compreende ainda armazenar uma pluralidade de indicações do estado do histórico de leitura / escrita dos circuitos lógicos e atualizar a indicação armazenada com cada solicitação de leitura / escrita dos circuitos lógicos.
[0139] No bloco 1212, o método compreende determinar uma segunda resposta de validação adicional que compreende uma indicação de um histórico de leitura e / ou escrita dos circuitos lógicos. A resposta pode ser selecionada com base em uma indicação fornecida na solicitação, de modo que um valor esperado, associado a uma função algorítmica particular, seja selecionado e retornado. A função algorítmica pode ser armazenada ou conectada fisicamente no pacote de circuitos lógicos, por exemplo, o segundo circuito lógico. O funcionamento algorítmico pode incluir a assinatura dos dados de histórico de leitura / escrita. Fornecer um número de funções algorítmicas diferentes pode ajudar a aumentar a segurança do processo de validação.
[0140] Em um exemplo, o circuito lógico compreende pelo menos um registro (por exemplo, somente leitura) que cria um valor que representa uma assinatura, ou seja, que permite a decodificação e verificação por um aparelho de impressão que armazena os dados para decodificar a assinatura. Um valor indicativo do histórico de leitura / escrita pode ser armazenado nele e pode ser atualizado quando as operações (leitura / escrita) ocorrem dentro dos circuitos lógicos e, portanto, fornece uma indicação de um histórico de leitura e / ou escrita dos circuitos lógicos. Pode não ser o caso de que todas as ações resultem na atualização do registro e pode haver pelo menos um evento de acesso ao registro que não resulta na atualização do valor. A ordem de leitura / escrita pode afetar os valores. Como o aparelho hospedeiro pode manter seu próprio histórico de leitura e escrita de solicitações dos circuitos lógicos, ele pode verificar o valor em relação ao seu próprio registro para determinar se leitura / escrita está sendo realizada e / ou se a função para determinar o valor está operando conforme o esperado.
[0141] Neste exemplo, embora tais métodos possam ser considerados métodos pseudocriptográficos, visto que podem ser baseados em um segredo compartilhado, a segunda resposta de validação pode ser fornecida sem uma assinatura digital ou código de autenticação de mensagem ou chave de sessão ou identificador de chave de sessão, nem pode ser qualificada como comunicação autenticada criptograficamente, ao passo que a primeira resposta de validação pode ser fornecida com uma assinatura digital, código de autenticação de mensagem ou chave de sessão e / ou identificador de chave de sessão e pode ser qualificada como comunicação autenticada criptograficamente. Em um exemplo, as diferentes validações podem ser associadas a diferentes circuitos lógicos que podem ser integrados no pacote de uma maneira relativamente econômica sem comprometer a integridade do sistema.
[0142] Em alguns exemplos, os métodos de qualquer uma das Figuras 10 a 12 podem ser realizados em relação aos componentes de aparelho de impressão substituíveis nos quais os sensores são susceptíveis de entrar em contato com fluidos de impressão. Tal contato pode significar que os sensores estão sujeitos a sofrer danos e, portanto, verificar se os sensores estão agindo como pretendido pode ser particularmente benéfico. No entanto, os métodos também podem ser realizados em relação a outros tipos de componentes de aparelhos de impressão substituíveis.
[0143] Em alguns exemplos, se qualquer resposta de validação não for a esperada (ou, em alguns exemplos, se uma resposta e / ou reconhecimento de uma solicitação não for recebida), um aparelho de impressão pode determinar que um componente de aparelho de impressão substituível falhou em uma verificação, e, em alguns exemplos, pode rejeitar o componente de aparelho de impressão substituível. Em alguns exemplos, pelo menos uma operação do aparelho de impressão pode ser evitada ou alterada como resultado de um componente de aparelho de impressão substituível falhar em uma verificação.
[0144] Em alguns exemplos, as respostas de validação podem ser fornecidas em fatias de tempo, com cada teste sendo realizado em série.
[0145] A Figura 13A mostra um exemplo de um possível arranjo prático de um segundo circuito lógico incorporado por um conjunto de sensor 1300 em associação com um pacote de circuitos 1302. O conjunto de sensor 1300 pode compreender uma pilha de película fina e incluir pelo menos uma matriz de sensores, como uma matriz de sensores de nível de fluido. O arranjo tem uma relação de aspecto comprimento: largura elevada (por exemplo, conforme medido ao longo de uma superfície de substrato), por exemplo, tendo cerca de 0,2 mm de largura, por exemplo, menos de 1 mm, 0,5 mm ou 0,3 mm, e cerca de 20 mm de comprimento, por exemplo mais de 10 mm, levando a relações de aspecto comprimento: largura iguais ou superiores a aproximadamente 20, 40, 60, 80 ou 100: 1. Em uma condição instalada, o comprimento pode ser medido ao longo da altura. O circuito lógico neste exemplo pode ter uma espessura de menos de 1 mm, menos de 0,5 mm ou menos de 0,3 mm, conforme medido entre a parte inferior do substrato (por exemplo, silício) e a superfície externa oposta. Essas dimensões significam que as células ou sensores individuais são pequenos. O conjunto de sensor 1300 pode ser fornecido em uma portadora relativamente rígida 1304, que neste exemplo também transporta contatos de barramento I2C de Aterramento, Relógio, Energia e Dados.
[0146] A Figura 13B mostra uma vista em perspectiva de um cartucho de impressão 1312. O cartucho de impressão 1312 tem um alojamento 1314 que tem uma largura W menor que sua altura H e que tem um comprimento L ou profundidade que é maior que a altura H. Uma saída de líquido de impressão 1316 (neste exemplo, uma saída de agente de impressão fornecida no lado inferior do cartucho 1312), uma entrada de ar 1318 e um recesso 1320 são fornecidos em uma face frontal do cartucho 1312. O recesso 1320 se estende pela parte superior do cartucho 1312 e os contatos de barramento I2C (ou seja, almofadas) 1322 de um pacote de circuitos lógicos 1302 (por exemplo, um pacote de circuitos lógicos 400a-d, 900 como descrito acima) são fornecidos em um lado do recesso 1320 contrário à parede interna da parede lateral do alojamento 1314 adjacente à parte superior e frontal do alojamento 1314. Neste exemplo, o contato de dados é o mais baixo dos contatos
1322. Neste exemplo, o pacote de circuitos lógicos 1302 é fornecido contrário ao lado interno da parede lateral.
[0147] Em alguns exemplos, o pacote de circuitos lógicos 1302 compreende um conjunto de sensor como mostrado na Figura 13A.
[0148] Será apreciado que colocar circuitos lógicos dentro de um cartucho de material de impressão pode criar desafios para a confiabilidade do cartucho devido aos riscos de curtos elétricos ou danos aos circuitos lógicos durante o transporte e manuseio do usuário, ou durante a vida útil do produto.
[0149] Um sensor danificado pode fornecer medições imprecisas, e resultar em decisões inadequadas por um aparelho de impressão ao avaliar as medições. Portanto, um método conforme estabelecido em relação às Figuras 10 a 12 pode ser usado para verificar se as comunicações com os circuitos lógicos com base em uma sequência de comunicação específica fornecem os resultados esperados. Isso pode validar a integridade operacional dos circuitos lógicos.
[0150] Em outros exemplos, um componente de aparelho de impressão substituível inclui um pacote de circuitos lógicos de qualquer um dos exemplos aqui descritos, em que o componente compreende ainda um volume de líquido. O componente pode ter uma altura H que é maior que uma largura W, e um comprimento L que é maior que a altura, a largura se estendendo entre os dois lados. As almofadas de interface do pacote podem ser fornecidas no lado interno de um dos lados voltados para um recorte para uma interconexão de dados a ser inserida, as almofadas de interface se estendendo ao longo de uma direção de altura perto do topo e da frente do componente, e a almofada de dados sendo a parte mais inferior das almofadas de interface, a interface de líquido e ar do componente sendo fornecida na frente no mesmo eixo de referência vertical paralelo à direção de altura H, em que o eixo vertical é paralelo e distanciado do eixo que intersecta as almofadas de interface (ou seja, as almofadas são parcialmente inseridas da borda por uma distância d). O resto do pacote de circuitos lógicos também pode ser fornecido contrário ao lado interno.
[0151] Em alguns exemplos, o cartucho de impressão compreende um contêiner de material de impressão compreendendo um pacote de circuitos de validação compreendendo uma memória, uma matriz de contato para conexão com um barramento I2C de um aparelho de impressão, pelo menos um temporizador e circuitos para fornecer uma primeira função de validação, desencadeada por mensagens enviadas para um primeiro endereço em um barramento I2C; e uma segunda função de validação, acionada por mensagens enviadas para um segundo endereço no barramento I2C.
[0152] Em componentes de aparelhos de impressão preexistentes, como cartuchos de impressão, os pacotes de circuitos lógicos podem consistir em circuitos integrados, às vezes chamados de microcontroladores ou microcontroladores seguros. Esses circuitos integrados são configurados para armazenar, comunicar e atualizar o estado e as características dos componentes de aparelho de impressão correspondentes, às vezes de maneira segura. O referido estado pode incluir um nível de material de impressão, por exemplo atualizado pelo aparelho de impressão após cada trabalho de impressão e com base na contagem de gotas e / ou contagem de páginas. Basear o estado na contagem de gotas ou na contagem de páginas implica em uma maneira indireta de medir um nível de material de impressão restante, porque pode ser baseado, por exemplo, em estatísticas globais de impressão, em vez do conteúdo do componente individual do aparelho de impressão. Consequentemente, o estado ou as características de um componente de aparelho de impressão, conforme armazenado e refletido por seu pacote de circuitos lógicos associado, podem estar errados ou não confiáveis.
[0153] Esta divulgação aborda primeiro exemplo de pacotes de circuitos lógicos adaptados para habilitar a conexão de outros dispositivos de detecção a um componente de aparelho de impressão, ou incluindo esses dispositivos de detecção. Esta divulgação também aborda outros exemplos de pacotes de circuitos lógicos que são configurados para serem compatíveis com um circuito lógico de aparelho de impressão que é projetado para ser compatível com (por exemplo, leitura, escrita e / ou comando) os primeiros pacotes de circuitos lógicos de exemplo.
[0154] Como dito, diferentes exemplos desta divulgação facilitam diferentes subdispositivos em um pacote de circuitos de um componente de impressão substituível para se comunicar com um controlador de impressora, por exemplo, além de, ou em vez dos circuitos integrados baseados em microcontrolador mencionados anteriormente, somente, que tipicamente não são configurados para medir diretamente o estado de certos componentes.
[0155] Em um exemplo, o pacote de circuitos lógicos permite uma comunicação relativamente segura e confiável enquanto controla custos e / ou fabricação. Certos exemplos dessas divulgações facilitam a adição de recursos a (parcialmente) protocolos de comunicação existentes em impressoras, como os barramentos I2C existentes que se comunicam com circuitos integrados nos componentes de aparelho de impressão.
[0156] Em um exemplo, esta divulgação explora a inclusão de, por exemplo, tipo lab-on-chip, matrizes de células (por exemplo, como parte de "segundos circuitos lógicos") em pacotes de circuitos lógicos de componentes de aparelhos de impressão, que em um exemplo podem ser implementadas em conjunto com barramentos de interface de aparelhos de impressão existentes, por exemplo, em um esforço para controlar custos e confiabilidade. Conforme explicado anteriormente, exemplos de segundos circuitos lógicos incluem matrizes de sensores finas baseadas em silício. Em um exemplo, esses sensores não usam protocolos de comunicação de dados digitais estabelecidos ou padrão, como I2C. Em vez disso, eles podem contar com comunicações de sinal analógico personalizado. Alguns dos exemplos desta divulgação envolvem a integração de tais matrizes de memória em pacotes de circuitos lógicos de componentes de aparelhos de impressão.
[0157] A Figura 14 representa diferentes exemplos específicos de um pacote de circuitos lógicos incluindo tais matrizes de sensores.
[0158] Em certos exemplos, a integração de dispositivos de detecção relativamente inexplorados, às vezes relativamente complexos, para imprimir componentes de aparelhos pode levar a problemas imprevistos no campo. Por exemplo, o fabricante pode não ser capaz de prever exatamente como a inovação funcionará depois de vários anos nas prateleiras em diferentes condições climáticas e, em seguida, em um estado conectado durante e entre diferentes condições de impressão. Além disso, podem surgir problemas imprevistos de custo e fabricação. Também pode haver um desejo de fornecer um componente alternativo para conectar ao mesmo aparelho de impressão por outras razões. Para aliviar qualquer um desses desafios potenciais ou outros desafios, determinados componentes de aparelho de impressão, como cartuchos de serviço de impressão, podem não estar equipados com matrizes de sensores. Consequentemente, esta divulgação também abrange outros pacotes de circuitos lógicos de exemplo que são compatíveis com um circuito lógico de aparelho de impressão hospedeiro que foi originalmente adaptado para se comunicar com os segundos circuitos lógicos com sensores, cujo aparelho de impressão hospedeiro pode, em certos casos, já estar operacional em muitas localizações de clientes diferentes em todo o mundo antes de projetar esses outros pacotes compatíveis. Esses outros pacotes compatíveis são adaptados para não depender dos mesmos segundos circuitos lógicos com sensores para se comunicarem com o circuito lógico de aparelho de impressão hospedeiro original. Nestes exemplos, certos componentes de hardware físico, como dispositivos sensores podem, pelo menos parcialmente, ser substituídos por diferentes componentes virtuais ou com fio ou dados representativos das diferentes propriedades ou estados dependendo do comando de impressora recebido, o que pode permitir que o aparelho de impressão permita esses pacotes de circuitos lógicos incluam matrizes de sensores originais. Além de serem operáveis, esses pacotes compatíveis podem precisar passar por certas verificações de integridade, como a primeira e segunda validações mencionadas.
[0159] Em um exemplo, esses pacotes compatíveis podem ser relativamente baratos ou relativamente fáceis de fabricar. Em outros exemplos, esses pacotes compatíveis podem ser mais confiáveis do que o pacote de circuitos lógicos de matrizes de sensores desta divulgação. Em novamente outros exemplos, esses pacotes compatíveis fornecem uma alternativa para segundos circuitos lógicos baseados em matriz de sensores. Em novamente outros exemplos, esses pacotes compatíveis podem facilitar o teste ou manutenção do aparelho de impressão ou outros componentes de aparelho de impressão. O pacote compatível pode ser projetado para emitir respostas semelhantes aos comandos do circuito lógico de aparelho de impressão, de modo que o circuito lógico de aparelho de impressão aceite as respostas, como se um segundo circuito lógico original estivesse instalado. Em certos exemplos, os circuitos integrados compatíveis podem ser fornecidos quando certos pacotes de circuitos lógicos baseados em matriz de sensores no campo falham em substituir esses circuitos integrados com falha; para economizar custos; porque são mais fáceis de fabricar; como uma alternativa; ou por outros motivos. A Fig. 15 divulga um exemplo desse outro pacote de circuitos lógicos compatível. Os exemplos mencionados anteriormente também abrangem esse pacote alternativo, como por exemplo a Fig. 4B.
[0160] A Fig. 14 ilustra um pacote de circuitos lógicos 1401 para um componente de impressão substituível para fazer interface com um circuito lógico de aparelho de impressão através de um pacote de interface única e tendo um segundo circuito lógico 1405 com células ou matrizes de sensores. O pacote de circuitos lógicos 1401 pode incluir um primeiro circuito lógico 1403 e um segundo circuito lógico 1405, embora os sub-recursos que serão descritos abaixo possam ser fornecidos em um único pacote sem uma distinção clara entre o primeiro e segundo circuitos lógicos 1403, 1405. Na verdade, o pacote de circuitos lógicos ilustrado 1401 pode incluir alguns, não todos, os subcomponentes ilustrados. Os subcomponentes ilustrados foram abordados em outros exemplos desta divulgação. Algumas das características são explicadas em relação à primeira e segunda validações. Para uma melhor compreensão de certas características da Fig. 14, é feita referência a todas as publicações citadas nesta divulgação, todas as quais pertencem ao presente requerente.
[0161] O primeiro circuito lógico 1403 inclui um primeiro endereço (indicado por um bloco 1402), o qual pode ser um primeiro endereço I2C e que pode ser diferente de outros pacotes de outros componentes que devem ser conectados ao mesmo aparelho hospedeiro ao mesmo tempo. O segundo circuito lógico 1405 pode incluir um segundo endereço (indicado pelo bloco 1404) que, pelo menos antes ou ao habilitar o segundo circuito lógico 1405, pode ser o mesmo que outros pacotes de outros componentes que devem ser conectados ao mesmo aparelho hospedeiro ao mesmo tempo. Na ou após a habilitação do segundo circuito lógico 1405, o segundo endereço pode ser reconfigurado, por exemplo, para ser diferente de outros pacotes conectados 1401.
[0162] O primeiro circuito lógico 1403 inclui uma memória 1407 e uma CPU (unidade central de processamento) 1409. A memória 1407 pode incluir uma porção assinada e não assinada, por exemplo, dependendo da segurança desejada de uma característica de dados particular, conforme desejado por um OEM e / ou parcialmente pelo espaço disponível de cada porção assinada ou não assinada. A memória 1407 pode armazenar pelo menos uma das características, estado e identidade de dados 1415, 1419/1437 associados ao componente de impressão substituível. As características podem incluir cor, tipo de material de impressão, mapas de cores 1411, receitas de conversão de cores 1413, e outras características. A identidade 1415 pode incluir um número de produto, marca e / ou qualquer código a ser associado à identidade do componente de aparelho de impressão substituível, por exemplo, para associação com uma garantia de um OEM, se necessário ou por outros motivos. Em certos exemplos, a identidade ou identidades 1419/1437, 1415 podem ser deixadas em branco intencionalmente, por exemplo, quando um terceiro fornece outro que não seja o pacote OEM 1401. O estado pode incluir dados para associação com um nível de material de impressão relativo ou absoluto 1427, por exemplo, com base em pelo menos um de contagem de páginas, contagem de gotas e / ou com base em um estado de células 1451, 1453, 1457, 1455 do segundo circuito lógico 1403, 1405. O primeiro circuito lógico 1403 pode ainda incluir uma chave criptográfica 1441 para autenticar criptograficamente mensagens, mensagens essas que podem incluir qualquer um dos referidos estado, características e / ou identidade.
[0163] O pacote de circuitos lógicos 1401 inclui uma interface 1423 para interconectar os subcomponentes do pacote incluindo o primeiro e segundo circuitos lógicos 1403, 1405 ao barramento de interface do aparelho de impressão, por exemplo, incluindo três ou quatro almofadas de interconexão compatíveis com I2C. O pacote de circuitos lógicos 1401 pode incluir lógica de autenticação dedicada 1417, separada. A lógica de autenticação dedicada pode incluir seu próprio processador dedicado separado da CPU 1409, por exemplo, especialmente projetado para realizar um ciclo de cálculo específico um grande número de vezes dentro de uma janela de tempo curta 1421. A janela de tempo 1421 pode ser armazenada na memória 1407. O pacote de circuitos lógicos 1401 pode incluir um primeiro temporizador 1429 para medir um período de tempo conforme indicado em um comando, por exemplo, para executar uma tarefa específica, como habilitar um segundo circuito lógico. O primeiro circuito lógico 1403 pode incluir, ou ser conectado a, um caminho de sinal e / ou comutador para habilitar o segundo circuito lógico 1405 e / ou para determinar um tempo a partir do qual o pacote de circuitos lógicos 1401 deve responder aos comandos direcionados ao segundo endereço reconfigurável (indicado por um bloco 1404).
[0164] A memória 1407 pode armazenar características relacionadas ao segundo circuito lógico 1405. A memória 1407 pode armazenar uma contagem de células 1431 para cada uma de pelo menos uma classe de células 1451, 1453, 1457, 1455, a ser associada a um número de células das respectiva (s) classe (s)). A memória 1407 pode armazenar uma contagem de relógio 1433 que pode estar associada a uma velocidade relativa de relógio ou absoluta de um segundo temporizador
1435. A memória 1407 pode armazenar um ID de revisão 1419 para ser associada a um ID de revisão 1437 do segundo circuito lógico 1405.
[0165] Alguns dos dados mencionados anteriormente podem ser incluídos como dados assinados digitalmente, como, por exemplo, pelo menos um da janela de tempo 1421, o ID de revisão 1419, a receita de conversão de cores 1413, os mapas de cores 1411, a contagem de células 1433. Em um exemplo, a chave criptográfica 1441 é armazenada em uma memória de hardware segura separada, que deve ser entendida como sendo englobada pela primeira memória 1407.
[0166] Além disso, a memória 1407 pode armazenar pelo menos uma das instruções 1443 para autenticar criptograficamente mensagens usando a chave 1441; instruções 1443 para fornecer uma resposta de desafio autenticada dentro da janela de tempo 1421; e instruções 1445 para habilitar / ativar o segundo circuito lógico 1405 com base em um comando respectivo incluindo um período de temporizador e / ou uma tarefa, incluindo a medição do período de tempo, por exemplo, com o primeiro temporizador 1429; e outras instruções de autenticação ou não autenticação. O pacote de circuitos lógicos 1401 pode ser configurado de modo que as comunicações em resposta aos comandos direcionados ao primeiro endereço possam ser autenticadas criptograficamente usando a chave criptográfica 1441, por exemplo, sendo acompanhada por um código de autenticação de mensagem e / ou identificador de chave de sessão, enquanto respostas aos comandos direcionados para o segundo endereço não podem ser autenticadas criptograficamente usando a chave 1441, por exemplo, não sendo acompanhadas por um código de autenticação de mensagem e / ou identificador de chave de sessão.
[0167] O segundo circuito lógico 1405 inclui um número de células 1451, 1453 ou matrizes de células 1455, 1457 de classes diferentes, cujos números podem corresponder às contagens de células 1431, 1463. O exemplo ilustrado inclui quatro classes de células diferentes, mas pode haver mais ou menos classes de células diferentes. Por exemplo, de cada classe, as células podem ter resistência, tamanho, material ou outra propriedade semelhantes. Uma matriz de células pode incluir pelo menos 50 ou pelo menos 100 células. As células podem ser adaptadas para aquecer ou detectar uma certa propriedade, como a presença de material de impressão adjacente à célula. As células podem incluir resistores com ou sem propriedades de detecção ou aquecimento, ou células fictícias para receber sinais apenas sem influenciar uma ação de leitura ou escrita. Dependendo do tipo de células, pelo menos um ADC e / ou DAC 1467 pode ser usado para converter sinais entre digital e analógico, por exemplo, para facilitar as conversões de sinal por meio da interface
1423.
[0168] O segundo circuito lógico 1405 pode incluir um segundo temporizador 1435 que pode determinar uma velocidade de relógio interno, cuja velocidade de relógio pode corresponder à contagem de relógio 1433 armazenada.
[0169] O segundo circuito lógico 1405 pode armazenar um ID de revisão 1437, o qual pode ser associado a certas propriedades pelo aparelho de impressão. O aparelho de impressão pode comparar o primeiro e segunda ID de revisão armazenado no respectivo primeiro e segundo circuitos lógicos 1403, 1405, como explicado em relação à primeira e segunda respostas de validação.
[0170] O segundo circuito lógico 1405 pode ser configurado para se comunicar, a pelo menos uma contagem de células 1463 pertencente a cada classe respectiva de células, que pode corresponder à contagem de células 1431 do primeiro circuito lógico 1403. Em outro exemplo, as células por classe podem ser sondadas pelo circuito lógico de aparelho de impressão ou pelo pacote de circuitos lógicos quando instalado no aparelho de impressão. Por exemplo, uma contagem de células do segundo circuito lógico 1405 pode ser determinada medindo um último sensor ou última propriedade do sensor. A contagem de células lidas ou testadas pode ser comparada à contagem de células armazenada no primeiro circuito lógico 1403.
[0171] O pacote de circuitos lógicos 1401 pode incluir um campo ou porção de dados 1465 que armazena um histórico de leitura / escrita associado a ações de leitura e escrita associadas ao segundo endereço 1404, por exemplo, o segundo endereço temporário 1404. O pacote de circuitos lógicos pode ser configurado para atualizar esse campo após cada sessão de leitura / escrita respectiva, usando uma função algorítmica que pode ser parcialmente baseada no conteúdo da sessão de leitura / escrita e / ou em outras variáveis, cuja função pode ser de alguma forma embaralhamento de bit.
[0172] O segundo circuito lógico 1405 pode incluir um segundo arranjo de memória 1461 que armazena pelo menos uma dessas características do segundo circuito lógico, como a contagem de células 1463, histórico R / W 1465 e / ou ID de revisão 1437.
[0173] Como mencionado anteriormente em relação a uma primeira e segunda validações, em um exemplo, as comunicações do segundo circuito lógico 1405 não são autenticadas criptograficamente usando a mesma chave criptográfica que as comunicações do primeiro circuito lógico 1403 e / ou não são autenticadas criptograficamente. Em um exemplo, o sinal de saída do segundo circuito lógico 1405 pode ser conectado fisicamente para embaralhar seus sinais de saída que, por sua vez, podem ser decodificados pelo circuito lógico de aparelho de impressão.
[0174] A Fig. 15 ilustra um pacote de circuitos lógicos compatível 1501 configurado para ter respostas semelhantes aos respectivos comandos do aparelho de impressão como o pacote de circuitos lógicos 1401 da Fig. 14. O pacote de circuitos lógicos 1501 inclui uma interface 1523 para conectar ao barramento de interface do aparelho de impressão, por exemplo, incluindo três ou quatro almofadas de interconexão compatíveis com I2C. O primeiro pacote de circuitos lógicos 1501 inclui uma memória 1507 e uma CPU (unidade central de processamento) 1509. O pacote 1501 pode armazenar instruções 1545 para responder aos comandos correspondentes direcionados a (i) um primeiro endereço; e, em um comando de habilitação incluindo um período de tempo, (ii) um segundo endereço inicial; e ao receber um endereço reconfigurado, (iii) um segundo endereço reconfigurado (como indicado pelo bloco 1502, 1504). A memória 1507 pode armazenar pelo menos uma das características 1515, 1519, 1537, incluindo dados de identidade e um estado 1527 associado ao componente de impressão substituível.
[0175] Este pacote de exemplo 1501 pode incluir certos LUTs, algoritmos 1505 e / ou cabeamento 1551, 1553, 1555, 1557 configurados para gerar respostas que o circuito lógico de aparelho de impressão associa a essas células. Em um exemplo, a fiação do pacote de circuitos lógicos 1501 tem propriedades semelhantes às das matrizes de células e células da Fig. 14, para auxiliar na geração de sinais de saída compatíveis ou recebimento de sinais de entrada. Em um exemplo, o cabeamento é para receber sinais de entrada e / ou imitar células, como resistores e registros. Em um exemplo, o cabeamento pode incluir um segundo temporizador ou relógio correspondente a uma contagem de relógio 1533. Em outro exemplo, o segundo circuito lógico da Fig. 14 pode ser substituído por uma emulação virtual completa, por exemplo, usando o referido LUT e / ou algoritmo 1505, sem cabeamento adicional. A saída LUT 1505 pode ser configurada para associar certos comandos e sinais recebidos com certas saídas aceitáveis, por exemplo, pelo menos parcialmente com base em um estado atualizado 1527. Além de, ou em vez da saída LUT 1505, algoritmos podem ser fornecidos para gerar saídas compatíveis. Portanto, os LUTs de saída, algoritmos 1505 e o cabeamento 551, 1553, 1555, 1557 podem ser configurados para representar uma matriz de sensores 1451, 1453, 1455, 1457 ou um segundo circuito lógico completo 1405 (Fig. 14), que neste exemplo da Fig. 15, é pelo menos parcialmente virtual e não precisa representar um estado real do componente de impressão da maneira que o aparelho de impressão iria interpretar isso. Em vez disso, o LUT, algoritmo 1505 e / ou cabeamento 1551, 1553, 1555, 1557 podem facilitar um pacote de circuitos lógicos compatível 1501 funcional para ser capaz de imprimir com o aparelho de impressão.
[0176] O pacote 1501 compatível armazena o ID de revisão 1519, 1537, por exemplo, em um campo ou em dois campos, ou pelo menos é configurado para fornecê-lo ao aparelho de impressão com base em uma solicitação de leitura correspondente. O ID de revisão 1519, 1537 é outro ID que o circuito lógico de aparelho de impressão pode associar ao segundo circuito lógico, que como explicado neste exemplo pode não estar presente fisicamente, mas pode até certo ponto ser representado virtualmente. Da mesma forma, o pacote 1501 pode armazenar uma contagem de células 1531, 1563, uma contagem de relógio 1533 que pode ou não estar associada a uma velocidade relativa de relógio ou absoluta do temporizador 1529, 1535. O pacote de circuitos lógicos 1501 pode ser configurado para armazenar e / ou emitir histórico de leitura / escrita 1565 associado a comandos para o segundo endereço reconfigurado 1504. O ID de revisão, contagem de células, contagem de relógio e histórico de leitura / escrita podem ser fornecidos de forma legível em resposta a solicitações de leitura por meio do segundo endereço, por exemplo, o segundo endereço reconfigurado e, em um exemplo adicional, podem não ser autenticados criptograficamente usando a chave criptográfica 1541.
[0177] Certos recursos deste pacote de circuitos lógicos
1501 podem ser semelhantes ou iguais ao primeiro circuito lógico 1403 da Fig. 14. Por exemplo, as características podem incluir cor, tipo de material de impressão, mapas de cores 1511, receitas de conversão de cores 1513, e outras características. A identidade ou identidades 1515 podem incluir um número de produto, marca e / ou qualquer código a ser associado com a identidade do componente de aparelho de impressão substituível. O estado 1527 pode incluir dados que o aparelho de impressão associa a um nível de material de impressão. O pacote de circuitos lógicos 1501 pode incluir uma chave criptográfica 1541 para autenticar criptograficamente mensagens, mensagens essas que podem incluir qualquer um dos referidos estado, características e / ou identidade. O pacote de circuitos lógicos 1501 pode incluir lógica de autenticação dedicada 1517 separada e armazenar uma janela de tempo 1521 correspondente. O pacote de circuitos lógicos 1501 pode incluir um primeiro temporizador 1529, 1535 para medir um período de temporizador conforme indicado em um respectivo comando. Em um exemplo, um único dispositivo temporizador 1529, 1535 pode ser usado para representar o primeiro e o segundo temporizadores.
[0178] Além disso, o pacote 1501 pode armazenar pelo menos uma das instruções 1543 para autenticar criptograficamente mensagens usando a chave 1541; instruções 1543 para fornecer uma resposta de desafio autenticada dentro da janela de tempo 1421; e instruções 1545 para definir o endereço 1502, 1504 com base em um comando respectivo incluindo um período de temporizador e / ou uma tarefa, incluindo a medição do período de tempo, por exemplo, com o temporizador 1529, 1535; e outras instruções de autenticação ou não autenticação. O pacote de circuitos lógicos 1401 pode ser configurado de modo que as comunicações em resposta aos comandos direcionados ao primeiro endereço sejam autenticadas criptograficamente usando a chave criptográfica 1541, por exemplo, sendo acompanhadas por um código de autenticação de mensagem e / ou identificador de chave de sessão, enquanto respostas aos comandos direcionados para o segundo endereço não podem ser autenticadas criptograficamente usando a chave 1541, por exemplo, não sendo acompanhadas por um código de autenticação de mensagem e / ou identificador de chave de sessão.
[0179] Algumas das porções de dados mencionadas anteriormente podem ser armazenadas como dados assinados digitalmente, como, por exemplo, pelo menos um da janela de tempo 1521, o ID de revisão 1519, 1537, a receita de conversão de cor 1513, os mapas de cores 1511, a contagem de célula 1533 e outros dados, para permitir que uma impressora decodifique / cancele a assinatura de forma correspondente.
[0180] Nos exemplos das Figs. 14 e 15 almofadas de conexão de interface da interface 1423, 1523 do pacote de circuitos lógicos 1401, 1501 podem corresponder aos contatos de interface ilustrados nas Figs. 13A e 13B. O exemplo da Fig. 15 pode ser fornecido inteiramente ou em grande parte do lado de fora do componente de aparelho de impressão da Fig. 13B, enquanto o exemplo da Fig. 14 pode ser fornecido parcial ou amplamente dentro do componente de aparelho de impressão da Fig. 13B (por exemplo, contrário a uma parede interna do reservatório do material de impressão), exceto para as almofadas de conexão da interface.
[0181] Cada um dos pacotes de circuitos lógicos 400a-d,
806a-d, 900, 1401, 1501 descritos neste documento podem ter qualquer característica de quaisquer outros pacotes de circuitos lógicos 400a-d, 806a-d, 900, 1401, 1501 descritos neste documento ou dos circuitos de processamento 424. Os circuitos de processamento 424 descritos neste documento podem ter qualquer característica dos pacotes de circuitos lógicos 400a-d, 806a-d, 900, 1401, 1501. Quaisquer pacotes de circuitos lógicos 400a-d, 806a-d, 900, 1401, 1501 ou os circuitos de processamento 424 podem ser configurados para realizar pelo menos um bloco de método dos métodos descritos neste documento. Qualquer primeiro circuito lógico pode ter qualquer atributo de qualquer segundo circuito lógico e vice- versa.
[0182] Exemplos na presente divulgação podem ser fornecidos como métodos, sistemas ou instruções legíveis por máquina, como qualquer combinação de software, hardware, firmware ou semelhantes. Essas instruções legíveis por máquina podem ser incluídas em um meio de armazenamento legível por máquina (incluindo, mas não se limitando a, armazenamento em disco, CD-ROM, armazenamento ótico, etc.) tendo códigos de programa legíveis por máquina nele ou no mesmo.
[0183] A presente divulgação é descrita com referência a fluxogramas e diagramas de blocos do método, dispositivos e sistemas de acordo com exemplos da presente divulgação. Embora os fluxogramas descritos acima mostrem uma ordem específica de execução, a ordem de execução pode ser diferente daquela que é representada. Os blocos descritos em relação a um fluxograma podem ser combinados com os de outro fluxograma. Deve ser entendido que pelo menos alguns blocos nos fluxogramas e diagramas de blocos, assim como combinações dos mesmos, podem ser realizados por instruções legíveis por máquina.
[0184] As instruções legíveis por máquina podem, por exemplo, ser executadas por um computador de uso geral, um computador de uso especial, um processador embutido ou processadores de outros dispositivos de processamento de dados programáveis para realizar as funções descritas na descrição e diagramas. Em particular, um processador ou circuito de processamento pode executar as instruções legíveis por máquina. Assim, os módulos funcionais do aparelho e dispositivos (por exemplo, circuitos lógicos e / ou controladores) podem ser implementados por um processador executando instruções legíveis por máquina armazenadas em uma memória, ou um processador operando de acordo com instruções embutidas nos circuitos lógicos. O termo 'processador' deve ser interpretado amplamente para incluir uma CPU, unidade de processamento, ASIC, unidade lógica, ou matriz de porta programável, etc. Os métodos e módulos funcionais podem ser executados por um único processador ou divididos entre vários processadores.
[0185] Essas instruções legíveis por máquina também podem ser armazenadas em um armazenamento legível por máquina (por exemplo, um meio legível por máquina tangível) que pode guiar o computador ou outros dispositivos de processamento de dados programáveis para operar em um modo específico.
[0186] Essas instruções legíveis por máquina também podem ser carregadas em um computador ou outros dispositivos de processamento de dados programáveis, de modo que o computador ou outros dispositivos de processamento de dados programáveis realizem uma série de operações para produzir processamento implementado por computador, portanto, as instruções executadas no computador ou outro dispositivo programável dispositivos realizam funções especificadas por bloco (s) nos fluxogramas e / ou nos diagramas de bloco.
[0187] Além disso, os ensinamentos neste documento podem ser implementados na forma de um produto de software de computador, o produto de software de computador sendo armazenado em um meio de armazenamento e compreendendo uma pluralidade de instruções para fazer um dispositivo de computador implementar os métodos recitados nos exemplos da presente divulgação.
[0188] Embora o método, aparelho e aspectos relacionados tenham sido descritos com referência a certos exemplos, várias modificações, mudanças, omissões e substituições podem ser feitas sem se afastar do espírito da presente divulgação. Pretende-se, portanto, que o método, aparelho e aspectos relacionados sejam limitados apenas pelo escopo das seguintes reivindicações e seus equivalentes. Deve-se notar que os exemplos acima mencionados ilustram em vez de limitar o que é descrito neste documento, e que aqueles versados na técnica serão capazes de projetar muitas implementações alternativas sem se afastar do escopo das reivindicações anexas. Os recursos descritos em relação a um exemplo podem ser combinados com os recursos de outro exemplo.
[0189] A palavra "compreendendo" não exclui a presença de elementos diferentes daqueles listados em uma reivindicação, "um" ou "uma" não exclui uma pluralidade e um único processador ou outra unidade pode cumprir as funções de várias unidades recitadas nas reivindicações.
[0190] Os recursos de qualquer reivindicação dependente podem ser combinados com os recursos de qualquer uma das reivindicações independentes ou outras reivindicações dependentes. Em alguns exemplos, a divulgação compreende qualquer uma das seguintes Declarações.
DECLARAÇÕES
[0191] 1. Um pacote de circuitos lógicos configurado para se comunicar com um circuito lógico de aparelho de impressão, em que o pacote de circuitos lógicos é configurado para responder às comunicações enviadas para um primeiro endereço e pelo menos um segundo endereço, e o pacote de circuitos lógicos compreende um primeiro circuito lógico, em que o primeiro endereço é um endereço para o primeiro circuito lógico, e o pacote é configurado de modo que, em resposta a um primeiro comando indicativo de uma tarefa e um primeiro período de tempo enviado para o primeiro endereço, o pacote seja acessível através de pelo menos um segundo endereço durante o período de tempo.
[0192] 2. Um pacote de circuitos lógicos de acordo com a Declaração 1, em que o pacote é para associação com um contêiner de material de impressão.
[0193] 3. Um pacote de circuitos lógicos de acordo com a Declaração 2, que compreende ainda uma memória que armazena dados representativos de pelo menos uma característica do contêiner de material de impressão.
[0194] 4. O pacote de circuitos lógicos de acordo com qualquer Declaração anterior que é configurado para ser compatível com I2C e em que pelo menos o primeiro e segundo endereços são endereços compatíveis com I2C.
[0195] 5. Um pacote de circuitos lógicos de acordo com qualquer Declaração anterior em que o pacote não é acessível através do segundo endereço por um segundo período de tempo anterior ao primeiro período de tempo e / ou por um terceiro período de tempo após o primeiro período de tempo.
[0196] 6. Um pacote de circuitos lógicos de acordo com qualquer Declaração anterior que é configurado para: responder às comunicações enviadas para o primeiro endereço e não às comunicações enviadas para o (s) segundo (s) endereço (s) fora do primeiro período de tempo; e responder às comunicações enviadas para o (s) segundo (s) endereço (s) e não às comunicações enviadas para o primeiro endereço durante o primeiro período de tempo.
[0197] 7. Um pacote de circuitos lógicos de acordo com qualquer Declaração anterior configurado para definir o segundo endereço para um segundo endereço inicial em cada início do primeiro período de tempo.
[0198] 8. Um pacote de circuitos lógicos de acordo com a Declaração 7 em que o pacote é configurado para definir seu segundo endereço para um endereço temporário em resposta a um comando enviado para o segundo endereço inicial, o comando incluindo esse endereço temporário.
[0199] 9. Um pacote de circuitos lógicos de acordo com a Declaração 7 ou 8, em que, ao receber um comando indicativo subsequente da tarefa e o primeiro período de tempo enviado para o primeiro endereço, o pacote de circuitos lógicos é configurado para ter o mesmo segundo endereço inicial.
[0200] 10. Um pacote de circuitos lógicos de acordo com qualquer Declaração anterior, em que o primeiro circuito lógico deve realizar a tarefa durante o período de tempo.
[0201] 11. Um pacote de circuitos lógicos de acordo com a Declaração 10 em que a tarefa compreende pelo menos um de: ativar o segundo endereço, desativar o primeiro endereço, transmitir um sinal para outro circuito lógico do pacote, reconfigurar o segundo endereço inicial para um segundo endereço temporário diferente, realizar uma tarefa computacional e monitorar um temporizador do primeiro circuito lógico.
[0202] 12. Um pacote de circuitos lógicos de acordo com qualquer Declaração anterior, em que o primeiro circuito lógico compreende um temporizador para medir a duração do período de tempo.
[0203] 13. Um pacote de circuitos lógicos de acordo com qualquer Declaração anterior em que o primeiro circuito lógico é configurado para não responder aos comandos enviados para o primeiro endereço durante o período de tempo.
[0204] 14. Um pacote de circuitos lógicos de acordo com qualquer Declaração anterior, em que o pacote é configurado para operar em um primeiro modo em resposta às comunicações enviadas para o primeiro endereço e para operar em um segundo modo em resposta às comunicações enviadas para o segundo endereço.
[0205] 15. Um pacote de circuitos lógicos de acordo com qualquer Declaração anterior, em que o pacote é configurado para fornecer um conjunto de respostas autenticado criptograficamente em resposta às comunicações autenticadas criptograficamente enviadas para o primeiro endereço e para fornecer um segundo conjunto de respostas, não autenticadas criptograficamente, em resposta a comunicações enviadas para o pelo menos um segundo endereço.
[0206] 16. Um pacote de circuitos lógicos, de acordo com qualquer Declaração anterior, que compreende ainda um segundo circuito lógico, em que o segundo endereço é um endereço do segundo circuito lógico.
[0207] 17. Um pacote de circuitos lógicos, de acordo com a Declaração 16, em que o segundo circuito lógico inclui pelo menos um dentre uma memória não volátil, uma pluralidade de registros, um temporizador e armazenamentos temporários de leitura e / ou escrita.
[0208] 18. Um pacote de circuitos lógicos de acordo com a Declaração 16 ou 17, em que o segundo circuito lógico compreende pelo menos um sensor ou matriz de sensores.
[0209] 19. Um pacote de circuitos lógicos de acordo com qualquer uma das Declarações 16 a 18, em que o pacote compreende um caminho de sinal dedicado entre o primeiro e segundo circuitos lógicos, e o pelo menos um segundo endereço é habilitado pelo primeiro circuito lógico enviando um sinal através do caminho de sinal dedicado e em que o pacote está configurado para ativar o segundo circuito lógico em resposta ao primeiro comando.
[0210] 20. Um pacote de circuitos lógicos de acordo com a Declaração 19, em que o sinal está presente durante o período de tempo.
[0211] 21. Um pacote de circuitos lógicos de acordo com qualquer Declaração anterior que compreende pelo menos um sensor ou matriz de sensores.
[0212] 22. Um pacote de circuitos lógicos de acordo com a Declaração 20, em que pelo menos um sensor ou matriz de sensores compreende pelo menos um dentre um sensor de nível de material de impressão e outro tipo de sensor.
[0213] 23. Um pacote de circuitos lógicos de acordo com qualquer Declaração anterior que é configurado para transmitir, fora do referido período de tempo e em resposta às comunicações enviadas para o primeiro endereço, comunicações que são autenticadas usando uma chave e que é ainda configurado para transmitir, durante o referido período de tempo e em resposta a comunicações enviadas para o segundo endereço, comunicações que não são autenticadas usando essa chave.
[0214] 24. Um pacote de circuitos lógicos de acordo com qualquer Declaração anterior que é configurado para transmitir, fora do referido período de tempo e em resposta às comunicações enviadas para o primeiro endereço, dados relacionados ao nível de material de impressão que são autenticados usando uma chave, e que são ainda configurados para transmitir, durante o referido período de tempo e em resposta às comunicações enviadas para o segundo endereço, dados relacionados ao nível do material de impressão não autenticados usando essa chave, em que os dados relacionados ao nível do material de impressão são dados que o circuito lógico do aparelho de impressão interpreta e representa como nível de material de impressão de um componente de impressão ao qual pertence o pacote de circuitos lógicos.
[0215] 25. Um pacote de circuitos lógicos de acordo com a Declaração 23 ou 24, em que a chave é uma chave de criptografia e / ou uma chave de base secreta.
[0216] 26. Um componente de aparelho de impressão substituível, incluindo o pacote de circuitos lógicos de qualquer Declaração anterior, o componente compreendendo ainda um volume de líquido,
o componente tendo uma altura que é maior que uma largura e um comprimento que é maior que a altura, a largura se estendendo entre dois lados, e em que: o pacote compreende almofadas de interface para comunicação com o circuito lógico do aparelho de impressão e as almofadas de interface são fornecidas em um lado interno de um dos lados voltados para um recorte para uma interconexão de dados a ser inserida, as almofadas de interface se estendendo ao longo de uma direção de altura perto de um topo e frente do componente, e as almofadas de interface que compreendem uma almofada de dados, a almofada de dados sendo uma parte inferior dessas almofadas de interface, e a interface de líquido e ar do componente é fornecida na frente no mesmo eixo de referência vertical paralelo à direção de altura em que o eixo vertical é paralelo e distanciado do eixo que intersecta as almofadas de interface.
[0217] 27. Um componente de aparelho de impressão substituível, conforme declarado na Declaração 26, em que o resto do pacote de circuitos lógicos também é fornecido contrário ao lado interno.
[0218] 28. Uma pluralidade de pacotes de acordo com qualquer uma das Declarações 1 a 25 tendo diferentes primeiros endereços e o mesmo segundo endereço.
[0219] 29. Um componente de aparelho de impressão substituível, incluindo um pacote de circuitos lógicos compatíveis com I2C, em que o pacote de circuitos lógicos compatíveis com I2C compreende: uma interface I2C incluindo um contato de dados para se comunicar através de um barramento I2C de um aparelho de impressão hospedeiro; uma memória que compreende dados que representam as características do líquido de impressão, os dados recuperáveis e atualizáveis por meio do contato de dados; em que o pacote é configurado para transmitir dados incluindo os ditos dados que representam as características do líquido de impressão para o barramento através do contato de dados; e em que o pacote é ainda configurado para, em resposta a um comando indicativo de um primeiro período de tempo enviado para um primeiro endereço, subsequentemente responder a comandos enviados para pelo menos um segundo endereço durante o período de tempo no mesmo barramento e contato de dados; e após o final do período de tempo, responder novamente aos comandos transmitidos para o primeiro endereço no mesmo barramento e contato de dados.
[0220] 30. Um componente de aparelho de impressão substituível de acordo com a Declaração 29, em que o comando também é indicativo de uma tarefa.
[0221] 31. Um componente de aparelho de impressão substituível de acordo com a Declaração 29, em que o segundo endereço inclui um segundo endereço inicial, e o pacote é configurado para, em resposta a um comando para o segundo endereço inicial incluindo um endereço temporário, responder aos dados enviados para o endereço temporário até o final do período de tempo no mesmo barramento e contato de dados.
[0222] 32. Cartucho de impressão, em que compreende um pacote de circuitos lógicos compatível com I2C de acordo com qualquer uma das Declarações 1 a 25 e tendo um alojamento que tem uma largura menor que uma altura, em que, em uma face frontal, de baixo para cima, uma saída de líquido de impressão, uma entrada de ar e um recesso são fornecidos, respectivamente, o recesso se estendendo no topo, em que os contatos de barramento I2C do pacote são fornecidos em um lado do recesso contra um lado interno de uma parede lateral do alojamento adjacente ao topo e à frente do alojamento, o contato de dados sendo o mais baixo dos contatos.
[0223] 33. Cartucho de impressão de acordo com a Declaração 32, em que o primeiro circuito lógico do pacote também é fornecido contrário ao lado interno da parede lateral.
[0224] 34. Um método que compreende: em resposta a um primeiro comando indicativo de uma tarefa e um primeiro período de tempo enviado para um primeiro endereço de circuito de processamento por meio de um barramento de comunicações, habilitando, pelos circuitos de processamento, acesso ao mesmo por meio de pelo menos um segundo endereço durante o período de tempo.
[0225] 35. Um método de acordo com a Declaração 34, em que o método é realizado em circuitos de processamento fornecidos em um componente de aparelho de impressão substituível.
[0226] 36. Método, de acordo com a Declaração 34 ou 35, que compreende ainda desativar o acesso aos circuitos de processamento por meio do primeiro endereço durante o período de tempo.
[0227] 37. Método, de acordo com as Declarações 34 a 36, que compreende ainda desabilitar o acesso aos circuitos de processamento por meio de qualquer segundo endereço após a duração do período de tempo.
[0228] 38. Método, de acordo com as Declarações 34 a 37, que compreende ainda monitorar a duração do período de tempo usando um temporizador dos circuitos de processamento.
[0229] 39. Método, de acordo com qualquer uma das Declarações 34 a 38, em que o primeiro endereço está associado a um primeiro circuito lógico e o segundo endereço está associado a um segundo circuito lógico, e o método compreende realizar, pelo primeiro circuito lógico, a tarefa pela duração do período de tempo.
[0230] 40. Um método de acordo com qualquer uma das Declarações 33 a 38, em que o primeiro endereço está associado ao primeiro circuito lógico e o pelo menos um segundo endereço está associado a segundo circuito lógico, e em que permitir acesso aos circuitos de processamento por meio do segundo endereço compreende ativar o segundo circuito lógico.
[0231] 41. Método, de acordo com a Declaração 40, em que o método compreende o primeiro circuito lógico enviando um sinal de ativação para o segundo circuito lógico para ativar o circuito.
[0232] 42. Método, de acordo com a Declaração 41, em que o método compreende ainda desativar o segundo circuito lógico ao cessar o sinal de ativação.
[0233] 43. Método, de acordo com qualquer uma das Declarações 40 a 42, em que compreende o envio do sinal de ativação por meio de um caminho de sinal dedicado.
[0234] 44. Um método de acordo com qualquer uma das Declarações 34 a 43, em que o segundo endereço é configurado para ser um segundo endereço inicial no início do primeiro período de tempo.
[0235] 45. Método, de acordo com a Declaração 44, que compreende reconfigurar, pelos circuitos de processamento, o segundo endereço inicial para um endereço temporário em resposta a um comando enviado para o segundo endereço inicial e incluindo esse endereço temporário durante o primeiro período de tempo.
[0236] 46. Um método de acordo com a Declaração 44 ou Declaração 45, em que, ao receber um comando subsequente indicativo da tarefa e o primeiro período de tempo enviado para o primeiro endereço, o circuito de processamento é configurado para ter o mesmo segundo endereço inicial.
[0237] 47. Circuito de processamento para uso com um componente de aparelho de impressão substituível, compreendendo: uma memória e um primeiro circuito lógico para permitir uma operação de leitura da memória, em que o circuito de processamento é acessível por meio de um barramento I2C de um aparelho de impressão no qual o componente substituível do aparelho de impressão está instalado e está associado a um primeiro endereço e pelo menos um segundo endereço, e o primeiro endereço é um endereço I2C para o primeiro circuito lógico, e em que o primeiro circuito lógico deve participar na autenticação do componente substituível do aparelho de impressão por um aparelho de impressão no qual o componente substituível do aparelho de impressão está instalado; e o circuito de processamento é configurado de modo que, após o recebimento de um primeiro comando indicativo de um primeiro período de tempo enviado para o primeiro circuito lógico através do primeiro endereço, o circuito de processamento é acessível através de pelo menos um segundo endereço durante o período de tempo.
[0238] 48. Circuito de processamento de acordo com a Declaração 47, em que o circuito de processamento compreende ainda um segundo circuito lógico, em que o segundo circuito lógico é acessível através de pelo menos um segundo endereço e em que o segundo circuito lógico compreende pelo menos um sensor que é legível por um aparelho de impressão em que o componente substituível do aparelho de impressão é instalado por meio de pelo menos um segundo endereço.
[0239] 49. Circuito de processamento de acordo com a Declaração 47 ou 48 em que o pelo menos um sensor que é legível por um aparelho de impressão no qual o componente substituível do aparelho de impressão está instalado por meio de pelo menos um segundo endereço não é legível por meio do primeiro endereço.
[0240] 50. Circuito de processamento de acordo com qualquer uma das Declarações 47 a 49, em que o sensor compreende um sensor de nível de materiais consumíveis.
[0241] Em alguns exemplos, a divulgação compreende qualquer um dos seguintes Parágrafos.
PARÁGRAFOS
[0242] 1. Um pacote de circuitos lógicos tendo um primeiro endereço e compreendendo um primeiro circuito lógico, em que o primeiro endereço é um endereço I2C para o primeiro circuito lógico e em que o pacote é configurado de modo que, em resposta a um primeiro comando indicativo de uma tarefa e um primeiro período de tempo enviado para o primeiro endereço, o primeiro circuito lógico deve, durante o período de tempo: (i) realizar uma tarefa, e (ii) desconsiderar o tráfego I2C enviado para o primeiro endereço.
[0243] 2. O pacote de circuitos lógicos do Parágrafo 1, em que o primeiro circuito lógico compreende ainda um temporizador para medir o período de tempo.
[0244] 3. Um pacote de circuitos lógicos de acordo com o Parágrafo 2 em que a tarefa realizada pelo pacote de circuitos lógicos compreende pelo menos um dos seguintes: monitorar o temporizador e realizar uma tarefa computacional tendo um tempo de conclusão que excede o período de tempo.
[0245] 4. Um pacote de circuitos lógicos de acordo com qualquer parágrafo anterior, em que o pacote é para associação com um contêiner de material de impressão.
[0246] 5. Um pacote de circuitos lógicos de acordo com o Parágrafo 4, compreendendo ainda uma memória que armazena dados representativos de pelo menos uma característica do contêiner de material de impressão.
[0247] 6. Um pacote de circuitos lógicos de acordo com qualquer parágrafo anterior, em que o pacote compreende um segundo circuito lógico e o pacote é configurado para tornar o segundo circuito lógico acessível durante o período de tempo.
[0248] 7. Um pacote de circuitos lógicos de acordo com o Parágrafo 6 em que o pacote compreende um caminho de sinal dedicado entre o primeiro e segundo circuitos lógicos e o segundo circuito lógico é tornado acessível pelo primeiro circuito lógico enviando um sinal através do caminho de sinal dedicado.
[0249] 8. Um pacote de circuitos lógicos de acordo com o Parágrafo 7, em que o sinal está presente durante o período de tempo.
[0250] 9. Um pacote de circuitos lógicos de acordo com qualquer parágrafo anterior que compreende pelo menos um sensor ou matriz de sensores.
[0251] 10. Um pacote de circuitos lógicos de acordo com o Parágrafo 9, em que pelo menos um sensor compreende pelo menos um sensor de nível de material de impressão.
[0252] 11. Um pacote de circuitos lógicos de acordo com qualquer parágrafo anterior, em que o pacote tem pelo menos um segundo endereço e é configurado de modo que, em resposta ao primeiro comando, o pacote seja acessível por meio de um segundo endereço durante o período de tempo.
[0253] 12. Um pacote de circuitos lógicos de acordo com o Parágrafo 11 em que o pacote é configurado para fornecer um primeiro conjunto de respostas em resposta às instruções enviadas para o primeiro endereço e para fornecer um segundo conjunto de respostas em resposta às instruções enviadas para um segundo endereço.
[0254] 13. Um pacote de circuitos lógicos de acordo com o Parágrafo 11 ou Parágrafo 12, em que o pacote é configurado para operar em um primeiro modo em resposta a instruções enviadas para o primeiro endereço e para operar em um segundo modo em resposta a instruções enviadas para o segundo endereço.
[0255] 14. Um pacote de circuitos lógicos de acordo com qualquer um dos Parágrafos 11 a 13, em que o pacote é configurado para fornecer um conjunto de respostas autenticado criptograficamente em resposta a comunicações autenticadas criptograficamente enviadas para o primeiro endereço e para fornecer um segundo conjunto de respostas, não autenticadas criptograficamente, em resposta às comunicações enviadas para o segundo endereço.
[0256] 15. Um pacote de circuitos lógicos de acordo com qualquer um dos Parágrafos 11 a 14, que é configurado para; transmitir fora do referido período de tempo e em resposta às comunicações enviadas para o primeiro endereço, imprimir dados relacionados ao nível de material que são autenticados usando uma chave de criptografia, e que é ainda configurado para transmitir durante o período de tempo e em resposta a comunicações enviadas para o segundo endereço, e imprimir dados relacionados ao nível do material não autenticados usando essa chave.
[0257] 16. Um pacote de circuitos lógicos de acordo com qualquer um dos Parágrafos 11 a 15, em que pelo menos um segundo endereço é um endereço de um segundo circuito lógico.
[0258] 17. Um pacote de circuitos lógicos de acordo com qualquer um dos Parágrafos 11 a 16, em que o pacote não é acessível através do segundo endereço por um segundo período de tempo anterior ao primeiro período de tempo e / ou por um terceiro período de tempo após o primeiro período de tempo.
[0259] 18. Um pacote de circuitos lógicos de acordo com qualquer um dos Parágrafos 11 a 17, configurado para definir o segundo endereço para um segundo endereço inicial em cada início do primeiro período de tempo.
[0260] 19. Um pacote de circuitos lógicos de acordo com o Parágrafo 18 em que o pacote é configurado para definir seu segundo endereço para um endereço temporário em resposta a um comando enviado para o segundo endereço inicial, o comando incluindo esse endereço temporário.
[0261] 20. Um pacote de circuitos lógicos de acordo com o Parágrafo 18 ou 19, em que, ao receber um comando subsequente indicativo de uma tarefa e o primeiro período de tempo enviado para o primeiro endereço, o pacote de circuitos lógicos é configurado para ter o mesmo segundo endereço inicial.
[0262] 21. Um pacote de circuitos lógicos de acordo com qualquer um dos Parágrafos 11 a 20, que é configurado para: responder a comandos direcionados ao primeiro endereço e não a comandos direcionados ao segundo endereço fora do primeiro período de tempo; e responder a comandos direcionados ao segundo endereço e não aos comandos direcionados ao primeiro endereço durante o primeiro período de tempo.
[0263] 22. Uma pluralidade de pacotes de circuitos lógicos de acordo com qualquer um dos Parágrafos 11 a 21 tendo diferentes primeiros endereços e o mesmo segundo endereço.
[0264] 23. Um método que compreende: em resposta a um primeiro comando indicativo de uma tarefa e um primeiro período de tempo enviado para um primeiro endereço de circuito de processamento por meio de um barramento I2C (i) realizar, pelo circuito de processamento, uma tarefa e (ii) desconsiderar o tráfego I2C enviado para o primeiro endereço para uma duração do período de tempo, o método compreendendo monitorar o período de tempo usando um temporizador dos circuitos de processamento.
[0265] 24. Um método de acordo com o Parágrafo 23, em que o método é realizado em circuitos de processamento fornecidos em um componente de aparelho de impressão substituível.
[0266] 25. Um método de acordo com qualquer um dos Parágrafos 23 a 24, compreendendo ainda, durante o período de tempo, responder, pelos circuitos de processamento, ao tráfego I2C enviado para pelo menos um segundo endereço dos circuitos de processamento.
[0267] 26. Um método de acordo com o Parágrafo 25, em que o primeiro endereço está associado a um primeiro circuito lógico dos circuitos de processamento e o pelo menos um segundo endereço está associado a um segundo circuito lógico dos circuitos de processamento.
[0268] 27. Um método de acordo com o Parágrafo 25 ou 26, compreendendo ainda a desativação do acesso aos circuitos de processamento através de pelo menos um segundo endereço após a duração do período de tempo.
[0269] 28. Um método de acordo com qualquer um dos Parágrafos 25 a 27, em que o segundo endereço é configurado para ser um segundo endereço inicial no início do primeiro período de tempo.
[0270] 29. Um método de acordo com o Parágrafo 28, em que o circuito de processamento é configurado para reconfigurar seu segundo endereço para um segundo endereço temporário em resposta a um comando enviado para o segundo endereço inicial e incluindo esse endereço temporário durante o primeiro período de tempo.
[0271] 30. Um método de acordo com o Parágrafo 29, em que, ao receber um comando subsequente indicativo da tarefa e o primeiro período de tempo enviado para o primeiro endereço, o circuito lógico é configurado para ter o mesmo segundo endereço inicial.
[0272] 31. Um método de acordo com qualquer um dos Parágrafos 23 a 30, em que o circuito de processamento compreende um primeiro circuito lógico e um segundo circuito lógico dos circuitos de processamento, em que o primeiro circuito lógico deve realizar a tarefa e enviar um sinal de ativação para o segundo circuito lógico para a duração do período de tempo.
[0273] 32. Um método de acordo com o Parágrafo 31, em que o método compreende ainda desativar o segundo circuito lógico pela cessação do sinal de ativação.
[0274] 33. Um método de acordo com o Parágrafo 31 ou 32, em que o sinal de ativação é enviado através de um caminho de sinal dedicado.
[0275] 34. Um método de acordo com qualquer um dos Parágrafos 23 a 33, em que a tarefa realizada pelos circuitos de processamento é a tarefa indicada no primeiro comando.
[0276] 35. Circuito de processamento para uso com um componente de aparelho de impressão substituível para conectar a um circuito lógico de aparelho de impressão que compreende: uma memória e um primeiro circuito lógico para permitir uma operação de leitura da memória e realizar tarefas de processamento, o primeiro circuito lógico compreendendo um temporizador, em que o circuito de processamento é acessível por meio de um barramento I2C de um aparelho de impressão no qual o componente substituível do aparelho de impressão está instalado e está associado a um primeiro endereço e pelo menos um segundo endereço, e o primeiro endereço é um endereço I2C para o primeiro circuito lógico, e em que o primeiro circuito lógico deve participar na autenticação do componente substituível do aparelho de impressão por um aparelho de impressão no qual o componente substituível do aparelho de impressão está instalado; e o circuito de processamento é configurado de modo que, em resposta a um primeiro comando indicativo de uma tarefa e um primeiro período de tempo enviado para o primeiro circuito lógico através do primeiro endereço, o circuito de processamento é para: (i) realizar uma tarefa, e (ii) não responder ao tráfego I2C enviado para o primeiro endereço por um período de tempo medido pelo temporizador.
[0277] 36. Circuito de processamento de acordo com o Parágrafo 35, em que o circuito de processamento compreende ainda um segundo circuito lógico, em que o segundo circuito lógico é acessível através do barramento I2C e um segundo endereço, e o primeiro circuito lógico deve gerar um sinal de ativação para ativar o segundo circuito lógico para a duração do período de tempo.
[0278] 37. Circuito de processamento de acordo com o Parágrafo 36, em que o circuito de processamento compreende um caminho de sinal dedicado entre os primeiro e segundo circuitos lógicos para transmitir o sinal de ativação.
[0279] 38. Circuito de processamento de acordo com o Parágrafo 36 ou 37, em que o segundo circuito lógico compreende pelo menos um sensor que é legível por um aparelho de impressão em que o componente substituível do aparelho de impressão é instalado através do segundo endereço.
[0280] 39. Circuito de processamento de acordo com qualquer um dos Parágrafos 36 a 38 compreendendo pelo menos um sensor que é legível por um aparelho de impressão no qual o componente substituível do aparelho de impressão é instalado através do segundo endereço e que não é legível através do primeiro endereço.
[0281] 40. Circuito de processamento de acordo com o Parágrafo 38 ou 39, em que o sensor compreende um sensor de nível de materiais consumíveis.
[0282] 41. Uma pluralidade de componentes de impressão, cada um compreendendo uma memória, em que as memórias de diferentes componentes de impressão armazenam diferentes características do líquido de impressão e cada componente de impressão compreende um pacote de circuitos lógicos de acordo com qualquer um dos Parágrafos 1 a 21 ou circuito de processamento dos Parágrafos 35 a 40.
[0283] 42. Cartucho de impressão, em que compreende um pacote de circuitos lógicos de acordo com qualquer um dos Parágrafos 1 a 21 e tendo um alojamento que tem uma largura menor que uma altura, em que, em uma face frontal, de baixo para cima, uma saída de líquido de impressão, uma entrada de ar e um recesso são fornecidos, respectivamente, o recesso se estendendo no topo, em que os contatos de barramento I2C do pacote são fornecidos em um lado do recesso contra um lado interno de uma parede lateral do alojamento adjacente ao topo e à frente do alojamento, e compreendem um contato de dados, sendo o contato de dados o mais baixo dos contatos de barramento I2C.
[0284] 43. Um cartucho de impressão de acordo com o Parágrafo 42, em que o primeiro circuito lógico do pacote também é fornecido contrário ao lado interno da parede lateral.
[0285] 44. Um componente de aparelho de impressão substituível, incluindo o pacote de circuitos lógicos de qualquer um dos Parágrafos 1 a 21, o componente compreendendo ainda um volume de líquido, o componente tendo uma altura que é maior do que uma largura e um comprimento que é maior do que a altura, a largura estendendo-se entre dois lados, em que o pacote compreende almofadas de interface e as almofadas de interface são fornecidas em um lado interno de um dos lados voltado para um recorte para uma interconexão de dados a ser inserida, as almofadas de interface se estendendo ao longo de uma direção de altura perto do parte superior e frontal do componente, e uma almofada de dados é uma parte inferior das almofadas de interface, a interface de líquido e ar do componente sendo fornecida na frente no mesmo eixo de referência vertical paralelo à direção de altura em que o eixo vertical é paralelo e distanciado do eixo que intersecta as almofadas de interface.
[0286] 45. Um componente de aparelho de impressão substituível de acordo com o Parágrafo 44, em que o resto do pacote de circuitos lógicos também é fornecido contrário ao lado interno.
[0287] Em alguns exemplos, a divulgação compreende qualquer uma das seguintes cláusulas.
CLÁUSULAS
[0288] 1. Um pacote de circuitos lógicos configurado para ser endereçável por meio de um primeiro endereço e pelo menos um segundo endereço e compreendendo um primeiro circuito lógico, em que o primeiro endereço é um endereço para o primeiro circuito lógico, em que o pacote é configurado de modo que: em resposta a um primeiro comando indicativo de um primeiro período de tempo de comando enviado para o primeiro endereço, o pacote é acessível através de pelo menos um segundo endereço por uma duração do primeiro período de tempo de comando; e em resposta a um segundo comando indicativo de um segundo período de tempo de comando enviado para o primeiro endereço, o primeiro circuito lógico deve, por uma duração do segundo período de tempo de comando, ignorar o tráfego enviado para o primeiro endereço.
[0289] 2. Um pacote de circuitos lógicos, de acordo com a Cláusula 1, em que o primeiro circuito lógico compreende um temporizador em que o primeiro período de tempo de comando e / ou o segundo período de tempo de comando são medidos pelo temporizador.
[0290] 3. Um pacote de circuitos lógicos da Cláusula 1 ou Cláusula 2, em que, em resposta ao segundo comando, o circuito lógico é configurado para executar uma tarefa de processamento durante pelo menos o primeiro ou segundo período de tempo de comando.
[0291] 4. Um pacote de circuitos lógicos, de acordo com a Cláusula 3, em que a tarefa de processamento compreende pelo menos um de: monitorar um temporizador e realizar uma tarefa computacional tendo um tempo de conclusão que excede o período de tempo do primeiro comando e / ou período de tempo do segundo comando.
[0292] 5. Um pacote de circuitos lógicos, de acordo com qualquer cláusula anterior, em que o segundo período de tempo de comando é maior do que o primeiro período de tempo de comando e o primeiro circuito lógico deve, em resposta ao segundo comando, não responder ao tráfego enviado para o primeiro endereço durante a duração do segundo período de tempo de comando.
[0293] 6. Um pacote de circuitos lógicos de acordo com qualquer cláusula anterior, em que o pacote é para associação com um contêiner de material de impressão.
[0294] 7. Pacote de circuitos lógicos, de acordo com a Cláusula 6, em que compreende ainda uma memória que armazena dados representativos de pelo menos uma característica do contêiner de material de impressão.
[0295] 8. Um pacote de circuitos lógicos, de acordo com qualquer cláusula anterior, em que o pacote compreende um segundo circuito lógico e o pacote é configurado para tornar o segundo circuito lógico acessível durante o primeiro período de tempo de comando.
[0296] 9. Um pacote de circuitos lógicos, de acordo com a Cláusula 8, em que o pacote compreende um caminho de sinal dedicado entre o primeiro e segundo circuitos lógicos e o segundo circuito lógico é tornado acessível pelo primeiro circuito lógico enviando um sinal por meio do caminho de sinal dedicado.
[0297] 10. Um pacote de circuitos lógicos de acordo com a Cláusula 9, em que o sinal está presente durante o primeiro período de tempo de comando.
[0298] 11. Um pacote de circuitos lógicos, de acordo com qualquer cláusula anterior, que compreende pelo menos um sensor ou pelo menos uma matriz de sensores.
[0299] 12. Um pacote de circuitos lógicos, de acordo com a Cláusula 11, em que pelo menos um sensor ou pelo menos uma matriz de sensores compreende pelo menos um sensor de nível de material de impressão.
[0300] 13. Um pacote de circuitos lógicos, de acordo com qualquer cláusula anterior, em que o pacote é configurado de modo que, em resposta ao segundo comando, o pacote seja acessível por meio de um segundo endereço durante o período do segundo comando.
[0301] 14. Um pacote de circuitos lógicos, de acordo com a Cláusula 13, em que o pacote é configurado para fornecer um primeiro conjunto de respostas em resposta às instruções enviadas para o primeiro endereço e para fornecer um segundo conjunto de respostas em resposta às instruções enviadas para um segundo endereço.
[0302] 15. Um pacote de circuitos lógicos, de acordo com a Cláusula 13 ou 14, em que o pacote é configurado para operar em um primeiro modo em resposta às instruções enviadas para o primeiro endereço e para operar em um segundo modo em resposta às instruções enviadas para o primeiro endereço.
[0303] 16. Um pacote de circuitos lógicos de acordo com qualquer uma das Cláusulas 13 a 15, em que o pacote é configurado para fornecer um conjunto de respostas autenticado criptograficamente em resposta a instruções autenticadas criptograficamente enviadas para o primeiro endereço e para fornecer um segundo conjunto de respostas autenticado não criptograficamente em resposta às instruções enviadas para o segundo endereço.
[0304] 17. Um pacote de circuitos lógicos de acordo com qualquer uma das cláusulas 13 a 16, em que o segundo endereço é um endereço do segundo circuito lógico.
[0305] 18. Um pacote de circuitos lógicos de acordo com qualquer uma das Cláusulas 13 a 17, em que o pacote não é acessível através do segundo endereço por um período de tempo anterior ao primeiro período de tempo de comando e / ou por um período de tempo após o primeiro período de tempo de comando.
[0306] 19. Um pacote de circuitos lógicos de acordo com qualquer uma das cláusulas 13 a 18, em que o segundo endereço é configurado para ser um segundo endereço inicial no início do primeiro período de tempo de comando.
[0307] 20. Um pacote de circuitos lógicos, de acordo com a Cláusula 19, em que o pacote é configurado para reconfigurar seu segundo endereço para um endereço temporário em resposta a um comando enviado para o segundo endereço inicial e incluindo esse endereço temporário durante o primeiro período de tempo de comando.
[0308] 21. Um pacote de circuitos lógicos, de acordo com a Cláusula 19 ou 20, em que, ao receber um comando subsequente indicativo do primeiro período de tempo de comando enviado para o primeiro endereço, o pacote de circuitos lógicos é configurado para ter o mesmo segundo endereço inicial.
[0309] 22. Um pacote de circuitos lógicos de acordo com qualquer cláusula anterior que é configurado para: responder a comandos direcionados ao primeiro endereço e não a comandos direcionados a um segundo endereço fora do primeiro período de tempo de comando; e responder a comandos direcionados a um segundo endereço e não a comandos direcionados ao primeiro endereço durante o primeiro período de tempo de comando.
[0310] 23. Uma pluralidade de pacotes de circuitos lógicos de acordo com qualquer uma das Cláusulas 13 a 22 tendo diferentes primeiros endereços e o mesmo segundo endereço.
[0311] 24. Uma pluralidade de pacotes de circuitos lógicos de acordo com a Cláusula 23 armazenando diferentes dados representativos de pelo menos uma característica de diferentes contêineres de material de impressão.
[0312] 25. Um método que compreende: em resposta a um primeiro comando indicativo de um primeiro período de tempo de comando enviado para um primeiro endereço de circuito de processamento por meio de um barramento I2C, habilitando, pelo circuito de processamento, acesso ao mesmo por meio de pelo menos um segundo endereço por uma duração do primeiro período de tempo de comando; e em resposta a um segundo comando indicativo de um segundo período de tempo de comando enviado para o primeiro endereço através do barramento I2C, e durante o segundo período de tempo de comando, ignorando o tráfego I2C enviado para o primeiro endereço; o método compreende ainda monitorar pelo menos um do primeiro e segundo períodos de tempo de comando usando um temporizador dos circuitos de processamento.
[0313] 26. Método, de acordo com a Cláusula 25, em que o método é realizado em circuitos de processamento fornecidos em um componente de aparelho de impressão substituível.
[0314] 27. Método, de acordo com a cláusula 25 ou 26, em que, em resposta ao segundo comando, o circuito de processamento deve realizar uma tarefa.
[0315] 28. Um método de acordo com a cláusula 27, em que a tarefa é uma tarefa indicada no segundo comando.
[0316] 29. Um método de acordo com qualquer uma das cláusulas 25 a 28, compreendendo ainda, durante o primeiro período de tempo de comando, responder, pelos circuitos de processamento, ao tráfego I2C enviado para o pelo menos um segundo endereço dos circuitos de processamento.
[0317] 30. Método, de acordo com a cláusula 29, em que o primeiro endereço está associado a um primeiro circuito lógico dos circuitos de processamento e o pelo menos um segundo endereço está associado a um segundo circuito lógico dos circuitos de processamento.
[0318] 31. Método, de acordo com a Cláusula 30, em que compreende ainda desabilitar o acesso aos circuitos de processamento por meio de pelo menos um segundo endereço após a duração do primeiro período de tempo de comando.
[0319] 32. Um método de acordo com qualquer uma das cláusulas 25 a 31, em que o segundo endereço é configurado para ser um segundo endereço inicial no início do primeiro período de tempo de comando.
[0320] 33. Método, de acordo com a cláusula 32, em que o circuito de processamento é configurado para reconfigurar seu segundo endereço para um endereço temporário em resposta a um comando enviado para o segundo endereço inicial e incluindo esse endereço temporário durante o primeiro período de tempo de comando.
[0321] 34. Um método de acordo com a Cláusula 33, em que, ao receber um comando subsequente indicativo do primeiro período de tempo de comando enviado para o primeiro endereço,
o circuito de processamento é configurado para ter o mesmo segundo endereço inicial.
[0322] 35. Método, de acordo com qualquer uma das cláusulas 25 a 34, em que o circuito de processamento compreende um primeiro circuito lógico e um segundo circuito lógico dos circuitos de processamento, em que o método compreende o envio, pelo primeiro circuito lógico, de um sinal de ativação para o segundo circuito lógico pela duração do primeiro período de tempo de comando.
[0323] 36. Método, de acordo com a Cláusula 35, em que o método compreende ainda desativar o segundo circuito lógico cessando o sinal de ativação.
[0324] 37. Método, de acordo com a cláusula 35 ou 36, em que compreende o envio do sinal de ativação por meio de um caminho de sinal dedicado.
[0325] 38. Circuito de processamento para uso com um componente de aparelho de impressão substituível, compreendendo: uma memória e um primeiro circuito lógico para permitir uma operação de leitura da memória e realizar tarefas de processamento, o primeiro circuito lógico compreendendo um temporizador, em que o circuito de processamento é acessível por meio de um barramento I2C de um aparelho de impressão no qual o componente substituível do aparelho de impressão está instalado e está associado a um primeiro endereço e pelo menos um segundo endereço, e o primeiro endereço é um endereço I2C para o primeiro circuito lógico, e em que o primeiro circuito lógico deve participar na autenticação do componente substituível do aparelho de impressão por um aparelho de impressão no qual o componente substituível do aparelho de impressão está instalado; e em que o circuito é configurado de modo que: em resposta a um primeiro comando indicativo de um primeiro período de tempo de comando enviado para o primeiro endereço, o circuito de processamento é acessível através de pelo menos um segundo endereço durante o primeiro período de tempo de comando; e em resposta a um segundo comando indicativo de um segundo período de tempo de comando enviado para o primeiro endereço, o primeiro circuito lógico deve, por uma duração do segundo período de tempo de comando conforme medido pelo temporizador, ignorar o tráfego I2C enviado para o primeiro endereço.
[0326] 39. Circuito de processamento de acordo com a Cláusula 38, em que o primeiro circuito lógico é configurado para ser acessível por meio de pelo menos um segundo endereço durante o primeiro período de tempo de comando.
[0327] 40. Circuito de processamento de acordo com a Cláusula 39, em que o circuito de processamento compreende ainda um segundo circuito lógico, em que o segundo circuito lógico é acessível através do barramento I2C e um segundo endereço, e o primeiro circuito lógico deve gerar um sinal de ativação para ativar o segundo circuito lógico pela duração do primeiro período de tempo de comando.
[0328] 41. Circuitos de processamento, de acordo com a Cláusula 40, em que os circuitos de processamento compreendem um caminho de sinal dedicado entre os primeiro e segundo circuitos lógicos para transmitir o sinal de ativação.
[0329] 42. Circuitos de processamento, de acordo com a
Cláusula 39 ou 41, em que o segundo circuito lógico compreende pelo menos um sensor ou matriz de sensores que é legível por um aparelho de impressão no qual o componente substituível do aparelho de impressão é instalado por meio de pelo menos um segundo endereço.
[0330] 43. Circuito de processamento, de acordo com a Cláusula 42, em que pelo menos um sensor ou matriz de sensores que é legível por um aparelho de impressão no qual o componente substituível do aparelho de impressão está instalado por meio de pelo menos um segundo endereço não é legível por meio do primeiro endereço.
[0331] 44. Circuito de processamento de acordo com qualquer uma das cláusulas 42 ou 43, em que o sensor compreende um sensor de nível de materiais consumíveis.
[0332] 45. Circuito de processamento de acordo com qualquer uma das cláusulas 42 a 44 onde, em resposta ao primeiro comando, o circuito de processamento deve, durante o período do primeiro comando medido pelo temporizador, ignorar o tráfego I2C enviado para o primeiro endereço; e / ou em resposta ao segundo comando, o circuito de processamento é acessível por meio de pelo menos um segundo endereço durante o período do primeiro comando.
[0333] 46. Uma pluralidade de componentes de impressão, cada um compreendendo uma memória em que as memórias de diferentes componentes de impressão armazenam diferentes características do líquido de impressão e cada componente de impressão compreende um pacote de circuitos lógicos de acordo com qualquer uma das Cláusulas 1 a 22.
[0334] 47. Cartucho de impressão que compreende um pacote de circuitos lógicos de acordo com qualquer uma das Cláusulas
1 a 22 e tendo um alojamento que tem uma largura menor que uma altura, em que, em uma face frontal, de baixo para cima, uma saída de líquido de impressão, uma entrada de ar e um recesso são fornecidos, respectivamente, o recesso se estendendo no topo, em que contatos de barramento I2C do pacote são fornecidos em um lado do recesso contra um lado interno de uma parede lateral do alojamento adjacente ao topo e à frente do alojamento, os contatos do barramento I2C compreendem um contato de dados, sendo o contato de dados o mais baixo dos contatos.
[0335] 48. Cartucho de impressão, de acordo com a Cláusula 47, em que o primeiro circuito lógico do pacote também é fornecido contrário ao lado interno da parede lateral.
[0336] 49. Um componente de aparelho de impressão substituível, incluindo o pacote de circuitos lógicos de qualquer uma das Cláusulas 1 a 22, o componente compreendendo ainda um volume de líquido, o componente tendo uma altura que é maior que uma largura e um comprimento que é maior que a altura, a largura estendendo-se entre dois lados, o pacote compreende almofadas de interface, em que as almofadas de interface são fornecidas em um lado interno de um dos lados voltado para um recorte para uma interconexão de dados a ser inserida, as almofadas de interface se estendendo ao longo de uma direção de altura perto do topo e na frente do componente, e compreendendo uma almofada de dados, a almofada de dados sendo a parte inferior das almofadas de interface, a interface de líquido e ar do componente sendo fornecida na frente no mesmo eixo de referência vertical paralelo à direção de altura em que o eixo vertical é paralelo e distanciado do eixo que intersecta as almofadas de interface.
[0337] 50. Um componente de aparelho de impressão substituível, de acordo com a Cláusula 49, em que o resto do pacote de circuitos lógicos também é fornecido contrário ao lado interno.
[0338] Em alguns exemplos, a divulgação compreende qualquer uma das seguintes Descrições.
DESCRIÇÕES
[0339] 1. Método, em que compreende, por circuitos lógicos associados a um componente de aparelho de impressão substituível, responder a uma primeira solicitação de validação enviada por meio de um barramento I2C para um primeiro endereço associado ao circuito lógico com uma primeira resposta de validação; e responder a uma segunda solicitação de validação enviada através do barramento I2C para um segundo endereço associado ao circuito lógico com uma segunda resposta de validação.
[0340] 2. Um método de acordo com a Descrição 1, em que a primeira resposta de validação compreende uma resposta autenticada criptograficamente.
[0341] 3. Um método de acordo com a Descrição 2, em que o circuito lógico armazena dados de características de componentes do aparelho de impressão e uma primeira chave para autenticação criptográfica dos dados sendo comunicados, em que a primeira chave está relacionada a uma segunda chave para autenticação criptográfica armazenada no aparelho de impressão, e a resposta autenticada criptograficamente inclui os dados de características criptografados usando a primeira chave e pelo menos um de um código de autenticação de mensagem e um identificador de chave de sessão derivado de pelo menos um da primeira chave e da segunda chave.
[0342] 4. Um método de acordo com a Descrição 3 em que a segunda resposta de validação compreende um fluxo de bits que não é criptografado usando a primeira chave e não é acompanhado por um código de autenticação de mensagem e / ou um identificador de chave de sessão.
[0343] 5. Um método de acordo com qualquer uma das Descrições 2 a 4, em que a primeira resposta, autenticada criptograficamente, autenticada usando uma chave, em resposta a um comando autenticado criptograficamente através do primeiro endereço, inclui dados que após a decodificação serão representados ou usados como dados de nível de material de impressão por um circuito lógico de aparelho de impressão de recebimento outra resposta, não autenticada usando a chave, em resposta a um comando recebido por meio do segundo endereço, também inclui dados que após a decodificação serão representados ou usados como dados de nível de material de impressão pelo circuito lógico do aparelho de impressão de recebimento.
[0344] 6. Um método de acordo com qualquer Descrição anterior, em que a segunda resposta de validação compreende uma resposta não criptografada.
[0345] 7. Um método de acordo com qualquer Descrição anterior, em que a segunda solicitação de validação compreende uma solicitação de uma indicação de uma velocidade de relógio de um temporizador dos circuitos lógicos e o método compreende determinar uma velocidade de relógio dos circuitos lógicos em relação a outro sinal de relógio mensurável ou ciclo.
[0346] 8. Método, de acordo com qualquer Descrição anterior, em que compreende ainda, após receber a primeira solicitação de validação, receber um sinal de configuração de endereço, enviado através do barramento I2C para um segundo endereço inicial associado ao circuito lógico, em que o sinal de configuração de endereço é indicativo de um segundo endereço temporário e definir o segundo endereço temporário como o endereço do circuito lógico.
[0347] 9. Um método de acordo com a Descrição 8, em que o endereço inicial é um endereço padrão a ser usado antes de cada ocasião em que um endereço temporário é definido.
[0348] 10. Um método de acordo com qualquer Descrição anterior que compreende determinar a segunda resposta de validação lendo uma memória dos circuitos lógicos para fornecer uma indicação de identidade de versão.
[0349] 11. Método, de acordo com qualquer Descrição anterior, em que compreende determinar a segunda resposta de validação testando pelo menos um componente do circuito lógico para retornar um resultado de teste.
[0350] 12. Método, de acordo com qualquer Descrição anterior, em que compreende a determinação da segunda resposta de validação lendo uma memória dos circuitos lógicos para fornecer uma indicação de um número de sensores em pelo menos uma classe de sensor.
[0351] 13. Método, de acordo com qualquer Descrição anterior, em que compreende a determinação da segunda resposta de validação que compreende uma indicação de um histórico de leitura / escrita dos circuitos lógicos.
[0352] 14. Um método de acordo com a Descrição 13, compreendendo ainda armazenar a indicação de um status de leitura / escrita dos circuitos lógicos e atualizar a indicação armazenada com solicitações de leitura / escrita dos circuitos lógicos.
[0353] 15. Um método de acordo com a Descrição 14, pois depende da Descrição 8, em que a indicação não é atualizada ao reescrever um endereço do circuito lógico para ser o segundo endereço temporário.
[0354] 16. Um método de acordo com qualquer uma das Descrições 14 a 15, em que atualizar a indicação compreende a aplicação de uma função algorítmica predeterminada a uma solicitação de leitura / escrita e / ou resposta para determinar uma indicação atualizada.
[0355] 17. Um método de acordo com qualquer uma das Descrições 13 a 16, em que uma pluralidade de indicações de um status de leitura / escrita são armazenadas em uma memória, cada uma determinada usando uma função algorítmica predeterminada diferente, e em que a segunda solicitação de validação compreende uma solicitação para uma das funções armazenadas indicações, e o método compreende fornecer a resposta para essa indicação.
[0356] 18. Um pacote de circuitos lógicos para um componente de aparelho de impressão substituível que é endereçável por meio de um primeiro endereço e um segundo endereço reconfigurável; em que o pacote é configurado para participar de um primeiro processo de validação com base nas comunicações enviadas para o primeiro endereço; e participar de um segundo processo de validação com base nas comunicações enviadas para o segundo endereço.
[0357] 19. Um pacote de circuitos lógicos de acordo com a Descrição 8, em que o pacote de circuitos lógicos é compatível com I2C, usando endereços compatíveis com I2C.
[0358] 20. Um pacote de circuitos lógicos de acordo com a Descrição 18 ou 19, em que o segundo endereço reconfigurável é reconfigurável entre um endereço padrão e pelo menos um endereço diferente.
[0359] 21. Um pacote de circuitos lógicos de acordo com qualquer uma das Descrições 18 a 20, em que o pacote compreende uma memória que compreende dados de identificação configurados para serem lidos por meio do segundo endereço.
[0360] 22. Um pacote de circuitos lógicos de acordo com a Descrição 21 em que os mesmos dados de identificação são armazenados no pacote de modo a serem lidos por comunicações autenticadas criptograficamente através do primeiro endereço.
[0361] 23. Um pacote de circuitos lógicos de acordo com qualquer uma das Descrições 18 a 22, em que o pacote compreende uma memória que compreende uma porção de dados de histórico de leitura / escrita configurada para ser lida por meio do segundo endereço.
[0362] 24. Um pacote de circuitos lógicos de acordo com a Descrição 23, em que a memória compreende ainda pelo menos uma contagem de células.
[0363] 25. Um pacote de circuitos lógicos de acordo com a Descrição 24, em que pelo menos uma contagem de células é configurada para ser lida por meio do segundo endereço.
[0364] 26. Um pacote de circuitos lógicos de acordo com a Descrição 25 em que os mesmos, pelo menos, dados de contagem de células são configurados para serem lidos por comunicações autenticadas criptograficamente através do primeiro endereço.
[0365] 27. Um pacote de circuitos lógicos de acordo com qualquer uma das Descrições 24 a 26 compreendendo pelo menos uma célula ou matriz de células cujo número corresponde à contagem de células armazenadas.
[0366] 28. Um pacote de circuitos lógicos de acordo com qualquer uma das Descrições 18 a 27, em que a memória ainda armazena uma contagem de relógio.
[0367] 29. Um pacote de circuitos lógicos de acordo com a Descrição 28, em que a contagem de relógio representa uma velocidade relativa ou absoluta de relógio de um temporizador do pacote.
[0368] 30. Um pacote de circuitos lógicos de acordo com qualquer uma das Descrições 18 a 29, em que os circuitos lógicos armazenam dados de características de componentes de aparelhos de impressão e uma primeira chave para autenticação criptográfica de dados sendo comunicados, em que a primeira chave está relacionada a uma segunda chave para autenticação criptográfica armazenada no aparelho de impressão, e participar do primeiro processo de validação compreende o envio de uma resposta autenticada criptograficamente que inclui os dados de características criptografados usando a primeira chave e pelo menos um de um código de autenticação de mensagem e um identificador de chave de sessão derivado de pelo menos um da primeira chave e da segunda chave.
[0369] 31. Um pacote de circuitos lógicos de acordo com a Descrição 30 que é configurado para participar no segundo processo de validação enviando respostas de validação compreendendo um fluxo de bits que não é criptografado usando a primeira chave e não é acompanhado por um código de autenticação de mensagem e / ou identificador de chave de sessão.
[0370] 32. Um pacote de circuitos lógicos de acordo com a Descrição 31, em que o pacote de circuitos lógicos é configurado para, em resposta a uma primeira solicitação de validação autenticada criptograficamente para o primeiro endereço, forneça uma resposta autenticada criptograficamente usando a primeira chave, em resposta a um comando incluindo um período de tempo, responda aos comandos direcionados a um segundo endereço padrão, em resposta a um comando direcionado a um segundo endereço padrão, o comando incluindo um novo endereço, reconfigurar o segundo endereço padrão para ser um segundo endereço temporário, em resposta a uma segunda solicitação de validação para o segundo endereço temporário reconfigurado, fornecer uma resposta que não é autenticada criptograficamente usando a primeira chave, após o término do período de tempo, responder novamente aos comandos direcionados ao primeiro endereço.
[0371] 33. Um pacote de circuitos lógicos de acordo com a Descrição 32 em que, ao receber um comando subsequente indicativo de um período enviado para o primeiro endereço, o pacote de circuitos lógicos é configurado para ter o mesmo segundo endereço padrão.
[0372] 34. Um pacote de circuitos lógicos de acordo com a Descrição 32 ou Descrição 33, que é configurado para redefinir o segundo endereço para o mesmo endereço padrão antes ou a cada comando, incluindo o período de tempo.
[0373] 35. Um pacote de circuitos lógicos, de acordo com a Descrição 34, que compreende um primeiro e um segundo circuito lógico associado ao primeiro e segundo endereços, respectivamente, o pacote configurado para habilitar o segundo circuito lógico em resposta ao comando incluindo o período de tempo e definir o segundo endereço inicial na habilitação definida.
[0374] 36. Um pacote de circuitos lógicos, de acordo com qualquer uma das Descrições 32 a 34, em que o pacote compreende um primeiro modo operacional no qual ele responde à comunicação enviada para o primeiro endereço e não o segundo endereço e um segundo modo operacional no qual ele responde às comunicações enviadas para o endereço reconfigurável e não o primeiro endereço.
[0375] 37. Um pacote de circuitos lógicos de acordo com qualquer uma das Descrições 24 a 36, em que o pacote compreende um primeiro circuito lógico associado ao primeiro endereço e um segundo circuito lógico associado ao endereço reconfigurável.
[0376] 38. Um pacote de circuitos lógicos de acordo com a Descrição 37 configurado de modo que o segundo circuito lógico seja habilitado seletivamente pelo primeiro circuito lógico.
[0377] 39. Um pacote de circuitos lógicos de acordo com qualquer uma das Descrições 18 a 32, em que a primeira resposta de validação inclui dados de identificação, o pacote inclui um segundo circuito lógico e os dados de identificação pertencem ao segundo circuito lógico.
[0378] 40. Um pacote de circuitos lógicos de acordo com qualquer uma das Descrições 18 a 39, em que a primeira resposta de validação inclui dados de identificação e a segunda resposta de validação inclui os mesmos dados de identificação.
[0379] 41. Um pacote de circuitos lógicos de acordo com qualquer uma das Descrições 18 a 40, em que o pacote é configurado de modo que, em resposta a um primeiro comando indicativo de uma tarefa e um primeiro período de tempo enviado para o primeiro endereço, o pacote é acessível por meio de pelo menos um segundo endereço por um período de tempo.
[0380] 42. Um pacote de circuitos lógicos de acordo com a Descrição 41 compreendendo um temporizador para medir o período de tempo.
[0381] 43. Um pacote de circuitos lógicos de acordo com a Descrição 42 compreendendo um segundo temporizador para indicar uma velocidade de relógio dos circuitos lógicos durante o período de tempo.
[0382] 44. Pacote de validação de contêiner de material de impressão, em que compreende uma memória, uma matriz de contato para conexão com um barramento I2C, pelo menos um temporizador e circuitos para fornecer: uma primeira função de validação, desencadeada por mensagens enviadas para um primeiro endereço em um barramento I2C, uma segunda função de validação, desencadeada por mensagens enviadas para um segundo endereço no barramento I2C.
[0383] 45. Cartucho de impressão, em que compreende um pacote de circuitos lógicos de acordo com qualquer uma das Descrições 18 a 43 e tendo um alojamento que tem uma largura menor que uma altura, em que, em uma face frontal, de baixo para cima, uma saída de líquido de impressão, uma entrada de ar e um recesso são fornecidos, respectivamente, o recesso se estendendo no topo, o pacote compreendendo contatos de barramento I2C, em que os contatos de barramento I2C são fornecidos em um lado do recesso contra um lado interno de uma parede lateral do alojamento adjacente ao topo e na frente da caixa, e os contatos de barramento I2C compreendem um contato de dados, sendo o contato de dados o mais baixo dos contatos de barramento I2C.
[0384] 46. Cartucho de impressão de acordo com a Descrição 45, em que o circuito lógico do pacote é fornecido contrário ao lado interno da parede lateral.

Claims (26)

REIVINDICAÇÕES
1. Circuito lógico, caracterizado pelo fato de que compreende: uma interface de comunicação incluindo um contato de dados para se comunicar através de um barramento de comunicações; um contato de habilitação, separado da interface de comunicação, para receber uma entrada para habilitar o circuito lógico; e pelo menos um registro de memória, compreendendo pelo menos um registro de endereço reconfigurável, em que o circuito lógico é configurado, de modo que, quando habilitado, responde a comunicações enviadas através do barramento de comunicação que são endereçadas ao endereço mantido em um registro de endereço reconfigurável.
2. Circuito lógico, de acordo com a reivindicação 1, caracterizado pelo fato de que compreende: um conversor analógico para digital.
3. Circuito lógico, de acordo com a reivindicação 2, caracterizado pelo fato de que compreende ainda pelo menos um registro de memória para armazenar um parâmetro de deslocamento e / ou um parâmetro de ganho para o conversor analógico para digital.
4. Circuito lógico, de acordo com qualquer uma das reivindicações 1 a 3, caracterizado pelo fato de que o circuito lógico compreende pelo menos um sensor.
5. Circuito lógico, de acordo com a reivindicação 4, caracterizado pelo fato de que pelo menos um sensor compreende pelo menos um sensor de nível de líquido.
6. Circuito lógico, de acordo com a reivindicação 4 ou 5, caracterizado pelo fato de que pelo menos um sensor compreende uma primeira matriz de sensores e uma segunda matriz de sensores, em que a primeira e segunda matrizes de sensores compreendem sensores de diferentes tipos.
7. Circuito lógico, de acordo com qualquer uma das reivindicações 4 a 6, caracterizado pelo fato de que pelo menos um sensor compreende pelo menos um dentre um sensor de temperatura ambiente, um detector de rachadura e um sensor de temperatura de fluido.
8. Circuito lógico, de acordo com qualquer uma das reivindicações 4 a 6, caracterizado pelo fato de que compreende pelo menos um de: pelo menos um registro de memória para armazenar um identificador de sensor; pelo menos um registro de memória para armazenar uma leitura do sensor; e pelo menos um registro de memória para armazenar um número de sensores.
9. Circuito lógico, de acordo com qualquer uma das reivindicações 4 a 8, caracterizado pelo fato de que pelo menos um sensor é fornecido em um substrato e o substrato e / ou sensor tem uma proporção de aspecto comprimento: largura, medida ao longo da superfície do substrato, de pelo menos 20:1.
10. Circuito lógico, de acordo com qualquer uma das reivindicações 1 a 9, caracterizado pelo fato de que o circuito lógico tem uma largura e / ou espessura inferior a 1 mm.
11. Circuito lógico, de acordo com qualquer uma das reivindicações 1 a 10, caracterizado pelo fato de que compreende pelo menos um registro de memória para armazenar uma identidade de versão.
12. Circuito lógico de acordo com qualquer uma das reivindicações 1 a 11, caracterizado pelo fato de que compreende um temporizador.
13. Circuito lógico, de acordo com a reivindicação 12, caracterizado pelo fato de que o temporizador compreende um oscilador em anel.
14. Circuito lógico, de acordo com a reivindicação 12 ou 13, caracterizado pelo fato de que compreende pelo menos uma memória para armazenar uma contagem de ciclos de relógio.
15. Circuito lógico, de acordo com qualquer uma das reivindicações 1 a 14, caracterizado pelo fato de que compreende uma memória para armazenar um valor indicativo de um histórico de leitura / escrita do circuito lógico.
16. Circuito lógico, de acordo com qualquer uma das reivindicações 1 a 15, caracterizado pelo fato de que compreende lógica configurada para determinar um valor indicativo de um histórico de leitura / escrita do circuito lógico usando uma função algorítmica predeterminada e / ou com base em dados secretos predeterminados.
17. Circuito lógico, de acordo com qualquer uma das reivindicações 1 a 16, caracterizado pelo fato de que compreende uma lógica configurada para determinar uma pluralidade de valores indicativos de um histórico de leitura / escrita do circuito lógico usando diferentes funções algorítmicas predeterminadas e / ou com base em dados secretos predeterminados.
18. Circuito lógico, de acordo com qualquer uma das reivindicações 1 a 17, caracterizado pelo fato de que a interface é uma interface I2C.
19. Circuito lógico, de acordo com qualquer uma das reivindicações 1 a 18, caracterizado pelo fato de que o circuito lógico é para associação com um contêiner de material de impressão.
20. Componente de aparelho de impressão substituível, incluindo o circuito lógico conforme definido em qualquer uma das reivindicações 1 a 19, o componente caracterizado pelo fato de que compreende ainda um volume de líquido, o componente tendo uma altura que é maior que uma largura e um comprimento que é maior que a altura, a largura se estendendo entre dois lados, em que o circuito lógico compreende almofadas de interface, e as almofadas de interface são fornecidas em um lado interno de um dos lados voltado para um recorte para uma interconexão de dados a ser inserida, as almofadas de interface se estendendo ao longo de uma direção de altura perto do topo e da frente do componente, e as almofadas de interface compreendem uma almofada de dados, a almofada de dados sendo a parte inferior das almofadas de interface, a interface de líquido e ar do componente sendo fornecida na frente no mesmo eixo de referência vertical paralelo à direção de altura em que o eixo vertical é paralelo e distanciado do eixo que intersecta as almofadas de interface.
21. Componente do aparelho de impressão substituível, de acordo com a reivindicação 20, caracterizado pelo fato de que o resto do circuito lógico também é fornecido contrário ao lado interno.
22. Pacote de circuitos lógicos, caracterizado pelo fato de que compreende um primeiro circuito lógico e um segundo circuito lógico, em que o primeiro circuito lógico é configurado para responder às comunicações enviadas para um primeiro endereço e o segundo circuito lógico compreende um circuito lógico conforme definido em qualquer uma das reivindicações 1 a 19.
23. Método, caracterizado pelo fato de que compreende: receber, por circuitos lógicos conectados a um barramento I2C, um sinal de habilitação, em que o sinal de habilitação é fornecido em uma entrada que é separada do barramento I2C, definir, pelos circuitos lógicos, um endereço do mesmo, escrevendo um endereço padrão em um registro de memória de endereço; receber, pelo circuito lógico, um comando endereçado ao endereço padrão e compreendendo uma solicitação para redefinir o endereço; definir, pelo circuito lógico, um endereço temporário do mesmo, sobrescrevendo o endereço padrão no registro de memória de endereço; e receber, pelo circuito lógico, um comando endereçado ao endereço temporário.
24. Método, de acordo com a reivindicação 23, caracterizado pelo fato de que compreende receber, pelos circuitos lógicos, uma solicitação de validação endereçada ao endereço temporário, a solicitação de validação compreendendo uma solicitação para uma indicação de uma velocidade de relógio de um temporizador dos circuitos lógicos; e determinar, pelos circuitos lógicos, uma velocidade de relógio dos circuitos lógicos em relação a outro sinal de relógio mensurável ou ciclo e determinar uma resposta de validação com base na velocidade relativa de relógio.
25. Método, de acordo com a reivindicação 23 ou 24, caracterizado pelo fato de que compreende receber, pelos circuitos lógicos, uma solicitação de validação endereçada ao segundo endereço, a solicitação de validação compreendendo uma solicitação para uma indicação de identidade de versão; e determinar, pelos circuitos lógicos, uma resposta de validação pela leitura de uma memória dos circuitos lógicos para fornecer uma indicação de identidade de versão.
26. Método, de acordo com qualquer uma das reivindicações 23 a 25, caracterizado pelo fato de que compreende receber, pelos circuitos lógicos, uma solicitação de validação endereçada ao segundo endereço, a solicitação de validação compreendendo uma solicitação para uma indicação de identidade de versão; e determinar, pelo circuito lógico, uma resposta de validação testando pelo menos um componente do circuito lógico para retornar um resultado de teste.
BR112021010658-8A 2018-12-03 2018-12-03 Circuitos lógicos BR112021010658A2 (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2018/063643 WO2020117198A1 (en) 2018-12-03 2018-12-03 Logic circuitry

Publications (1)

Publication Number Publication Date
BR112021010658A2 true BR112021010658A2 (pt) 2021-08-24

Family

ID=64734244

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112021010658-8A BR112021010658A2 (pt) 2018-12-03 2018-12-03 Circuitos lógicos

Country Status (11)

Country Link
US (2) US20210001635A1 (pt)
EP (2) EP3695334A1 (pt)
KR (1) KR20210087982A (pt)
CN (2) CN113168444A (pt)
AR (1) AR117236A1 (pt)
AU (1) AU2018452257B2 (pt)
BR (1) BR112021010658A2 (pt)
CA (1) CA3121183A1 (pt)
MX (1) MX2021006229A (pt)
TW (1) TWI731474B (pt)
WO (1) WO2020117198A1 (pt)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD960970S1 (en) * 2020-03-18 2022-08-16 Hewlett-Packard Development Company, L.P. Ink cartridge
TWI808694B (zh) * 2022-03-23 2023-07-11 英業達股份有限公司 以電路板之電路傳送指令測試連接介面之裝置、系統及方法

Family Cites Families (366)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1249976B (de) 1961-06-29 1967-09-14 The National Cash Register Company, Dayton Ohio (V St A) Nach Art einer erneut startbaren monostabilen Kippstufe arbeitende Steuereinrichtung
US3553483A (en) 1968-12-09 1971-01-05 Cook Machinery Co Inc Programing mechanism
US3614576A (en) 1969-12-08 1971-10-19 Dytro Corp Print wheel positioning system
US4074284A (en) 1976-06-07 1978-02-14 Silonics, Inc. Ink supply system and print head
US4506276A (en) 1977-06-16 1985-03-19 System Industries, Inc. Ink supply system
WO1979000955A1 (en) 1978-04-21 1979-11-15 Baldwin Gegenheimer Corp Ink level control
JPS58192188A (ja) 1982-05-06 1983-11-09 Alps Electric Co Ltd ペン式記録装置の駆動方法
DE3427659A1 (de) 1983-07-29 1985-02-07 Canon K.K., Tokio/Tokyo Vorlagenleser
US4639738A (en) 1985-04-12 1987-01-27 Eastman Kodak Company Ink level detection system for ink jet printing apparatus
US5142909A (en) 1986-09-29 1992-09-01 Baughman James S Material level indicator
DE3712699A1 (de) 1987-04-14 1988-11-03 Wolfgang Dr Ruhrmann Sensor
US5079570A (en) 1989-10-18 1992-01-07 Hewlett-Packard Company Capillary reservoir binary ink level sensor
US5045811A (en) 1990-02-02 1991-09-03 Seagate Technology, Inc. Tuned ring oscillator
US5001596A (en) 1990-05-07 1991-03-19 Therm-O-Disc, Incorporated Capacitive fluid level sensor
JPH04220353A (ja) 1990-12-20 1992-08-11 Fujitsu Ltd インク残量検知方法
US5757406A (en) 1992-08-12 1998-05-26 Hewlett-Packard Company Negative pressure ink delivery system
US5745137A (en) 1992-08-12 1998-04-28 Hewlett-Packard Company Continuous refill of spring bag reservoir in an ink-jet swath printer/plotter
JPH0548446A (ja) 1991-08-09 1993-02-26 Sony Corp 半導体集積回路
US5680960A (en) 1993-03-05 1997-10-28 Keyes; Denis E. Volumetric fluid dispensing apparatus
US5438351A (en) 1993-05-27 1995-08-01 Xerox Corporation Vacuum priming diagnostic cartridge
US5369429A (en) 1993-10-20 1994-11-29 Lasermaster Corporation Continuous ink refill system for disposable ink jet cartridges having a predetermined ink capacity
US5471176A (en) 1994-06-07 1995-11-28 Quantum Corporation Glitchless frequency-adjustable ring oscillator
US5751323A (en) 1994-10-04 1998-05-12 Hewlett-Packard Company Adhesiveless printhead attachment for ink-jet pen
US5583544A (en) 1994-10-06 1996-12-10 Videojet Systems International, Inc. Liquid level sensor for ink jet printers
US5777646A (en) 1995-12-04 1998-07-07 Hewlett-Packard Company Self-sealing fluid inerconnect with double sealing septum
US5699091A (en) 1994-12-22 1997-12-16 Hewlett-Packard Company Replaceable part with integral memory for usage, calibration and other data
CA2164536A1 (en) 1995-01-03 1996-07-04 William G. Hawkins Ink supply identification system
KR0145886B1 (ko) 1995-07-25 1998-11-02 김광호 반도체 메모리장치의 컬럼 디코더
JPH0939265A (ja) 1995-07-29 1997-02-10 Seiko Epson Corp プリンタにおけるインクカートリッヂ並びにその識別装置
US5731824A (en) 1995-12-18 1998-03-24 Xerox Corporation Ink level sensing system for an ink jet printer
US5682184A (en) 1995-12-18 1997-10-28 Xerox Corporation System for sensing ink level and type of ink for an ink jet printer
JP3564855B2 (ja) 1996-02-29 2004-09-15 ソニー株式会社 リングオシレータ及びｐｌｌ回路
JP3368147B2 (ja) 1996-07-04 2003-01-20 キヤノン株式会社 プリントヘッドおよびプリント装置
US5929875A (en) 1996-07-24 1999-07-27 Hewlett-Packard Company Acoustic and ultrasonic monitoring of inkjet droplets
US5788388A (en) 1997-01-21 1998-08-04 Hewlett-Packard Company Ink jet cartridge with ink level detection
DE69834142T2 (de) 1997-06-04 2006-12-28 Hewlett-Packard Development Co., L.P., Houston Tintenzuführsystemadapter
US6151039A (en) 1997-06-04 2000-11-21 Hewlett-Packard Company Ink level estimation using drop count and ink level sense
US5992975A (en) 1997-06-04 1999-11-30 Hewlett-Packard Company Electrical interconnect for an ink container
JP3618514B2 (ja) 1997-06-06 2005-02-09 理想科学工業株式会社 バッグインカートン及びこれを用いた液体残量検知装置
US5964718A (en) 1997-11-21 1999-10-12 Mercury Diagnostics, Inc. Body fluid sampling device
US6089687A (en) 1998-03-09 2000-07-18 Hewlett-Packard Company Method and apparatus for specifying ink volume in an ink container
TW382089B (en) 1998-06-16 2000-02-11 Asustek Comp Inc System clock frequency switching device and method for computer motherboard
DE19906826B4 (de) 1998-09-01 2005-01-27 Hewlett-Packard Co. (N.D.Ges.D.Staates Delaware), Palo Alto Auf Druck basierender Tintenpegeldetektor und Verfahren zum Erfassen eines Tintenpegels
US6981215B1 (en) 1998-12-31 2005-12-27 Microsoft Corp. System for converting event-driven code into serially executed code
US6322189B1 (en) 1999-01-13 2001-11-27 Hewlett-Packard Company Multiple printhead apparatus with temperature control and method
US6098457A (en) 1999-01-18 2000-08-08 Cts Corporation Fluid level detector using thermoresistive sensor
US6729707B2 (en) 2002-04-30 2004-05-04 Hewlett-Packard Development Company, L.P. Self-calibration of power delivery control to firing resistors
JP2001063097A (ja) 1999-04-27 2001-03-13 Canon Inc 液体供給システム及び該システムに用いられる液体供給容器
US6312074B1 (en) 1999-04-30 2001-11-06 Hewlett-Packard Company Method and apparatus for detecting fluid level in a fluid container
DE19920921B4 (de) 1999-05-06 2005-03-03 Artech Gmbh Design + Production In Plastic Tintenversorgungstank für einen Tintenstrahldruckkopf
GB9920301D0 (en) 1999-08-27 1999-11-03 Philipp Harald Level sensing
US6402299B1 (en) 1999-10-22 2002-06-11 Lexmark International, Inc. Tape automated bonding circuit for use with an ink jet cartridge assembly in an ink jet printer
JP2001175584A (ja) 1999-12-16 2001-06-29 Ricoh Co Ltd オプション機器の制御方法
EP1524120B1 (en) 2000-01-05 2008-09-10 Hewlett-Packard Company Ink-jet pen with two-part lid and techniques for filing
US6431670B1 (en) 2000-02-14 2002-08-13 Hewlett-Packard Company Ink level sensing method and apparatus
JP2001292133A (ja) 2000-04-06 2001-10-19 Konica Corp クロック発生装置、基板および画像形成装置ならびにクロック発生方法
JP2001301189A (ja) 2000-04-18 2001-10-30 Canon Inc 記録用液体タンク、および、それを備える記録装置
CN100346978C (zh) 2000-05-18 2007-11-07 精工爱普生株式会社 墨水罐
ES2323223T3 (es) * 2000-05-18 2009-07-09 Seiko Epson Corporation Metodo de deteccion del consumo de tinta y aparato de registro de chorro de tinta.
US6827411B2 (en) 2000-06-16 2004-12-07 Canon Kabushiki Kaisha Solid semiconductor element, ink tank, ink jet recording apparatus provided with ink tank, liquid information acquiring method and liquid physical property change discriminating method
WO2002002227A2 (en) 2000-07-03 2002-01-10 Xeotron Corporation Devices and methods for carrying out chemical reactions using photogenerated reagents
CA2507422A1 (en) 2000-07-07 2002-01-17 Seiko Epson Corporation Liquid container, ink jet recording apparatus, apparatus and method for controlling the same, apparatus and method for detecting liquid consumption state
JP2002026471A (ja) 2000-07-10 2002-01-25 Canon Inc フレキシブルプリント配線板ならびにこれを用いた液体吐出ヘッド，ヘッドカートリッジおよび画像形成装置
US6299273B1 (en) 2000-07-14 2001-10-09 Lexmark International, Inc. Method and apparatus for thermal control of an ink jet printhead
TW505572B (en) 2000-10-20 2002-10-11 Internat United Technoloy Co L Ink container with pressure regulation device
TW503186B (en) 2001-02-02 2002-09-21 Benq Corp Detecting device for ink storage
CA2371040A1 (en) 2001-02-09 2002-08-09 Nobuyuki Hatasa Liquid container and recording apparatus
US6648434B2 (en) 2001-03-08 2003-11-18 Hewlett-Packard Development Company, L.P. Digitally compensated pressure ink level sense system and method
US6546796B2 (en) 2001-03-15 2003-04-15 Therm-O-Disc, Incorporated Liquid level sensor
US6456802B1 (en) 2001-04-02 2002-09-24 Hewlett-Packard Co. Capacity determination for toner or ink cartridge
US6908179B2 (en) 2001-04-04 2005-06-21 Eastman Kodak Company Ink level and negative pressure control in an ink jet printer
US6494553B1 (en) 2001-06-11 2002-12-17 Xerox Corporation Ink level sensing for ink printer
US20030009595A1 (en) 2001-07-09 2003-01-09 Roger Collins System and method for compressing data using field-based code word generation
JP3577011B2 (ja) 2001-07-31 2004-10-13 キヤノン株式会社 インクの残量検出方法およびインクジェット記録装置
CN100402297C (zh) 2001-11-26 2008-07-16 精工爱普生株式会社 墨盒及使用墨盒的喷墨记录装置
KR100403600B1 (ko) 2001-12-20 2003-10-30 삼성전자주식회사 잉크 카트리지 및 이를 채용한 잉크젯 프린터
JP2003326726A (ja) 2002-05-16 2003-11-19 Sii Printek Inc インクジェットヘッド及びインク吐出検査装置
JP3849867B2 (ja) 2002-07-24 2006-11-22 ソニー株式会社 液体検出装置及び液体量検出装置
US6802581B2 (en) 2002-07-30 2004-10-12 Hewlett-Packard Development Company, L.P. Method, program product and system for ink management control
US7077506B2 (en) 2002-08-01 2006-07-18 Benq Corporation Identifiable inkjet cartridge and method of preventing misplacing inkjet cartridge in an inkjet apparatus
ATE367272T1 (de) 2002-08-12 2007-08-15 Seiko Epson Corp Druckmaterialbehälter, detektionstechnik für die information über das druckmaterial in dem behälter und technik zur nachrichtenübertragung zwischen dem behälter und dem drückgerät
US7201463B2 (en) 2002-08-12 2007-04-10 Seiko Epson Corporation Container for printing material and detector used for container
US7039734B2 (en) 2002-09-24 2006-05-02 Hewlett-Packard Development Company, L.P. System and method of mastering a serial bus
US6811250B2 (en) 2002-11-19 2004-11-02 Lexmark International, Inc. Ink conduit plugs for an inkjet printhead and methods of laser welding same
US6974207B2 (en) 2002-11-19 2005-12-13 Lexmark International, Inc. Laser welding methods and structures and control therefor including welded inkjet printheads
ATE504446T1 (de) 2002-12-02 2011-04-15 Silverbrook Res Pty Ltd Totdüsenausgleich
US7740347B2 (en) 2002-12-02 2010-06-22 Silverbrook Research Pty Ltd Ink usage tracking in a cartridge for a mobile device
US7529868B2 (en) 2002-12-20 2009-05-05 Transact Technologies Incorporated Method and apparatus for controlling a peripheral via different data ports
CN2603934Y (zh) 2003-01-16 2004-02-18 杨伟雄 电子弹簧秤
US6685290B1 (en) 2003-01-30 2004-02-03 Hewlett-Packard Development Company, L.P. Printer consumable having data storage for static and dynamic calibration data, and methods
JP2004266783A (ja) 2003-02-04 2004-09-24 Vanfu Inc 色画像印刷準備に於けるカラー・マッチング方法
CA2461959C (en) 2003-03-26 2012-07-24 Seiko Epson Corporation Liquid container
US6959599B2 (en) 2003-04-10 2005-11-01 Robert Feldstein Level detector for storage tanks for fluids
US7240130B2 (en) 2003-06-12 2007-07-03 Hewlett-Packard Development Company, L.P. Method of transmitting data through an 12C router
US7630304B2 (en) 2003-06-12 2009-12-08 Hewlett-Packard Development Company, L.P. Method of overflow recovery of I2C packets on an I2C router
US6796644B1 (en) 2003-06-18 2004-09-28 Lexmark International, Inc. Ink source regulator for an inkjet printer
CN100413687C (zh) 2003-06-26 2008-08-27 精工爱普生株式会社 可测量消耗品剩余量的消耗品容器
US6902256B2 (en) 2003-07-16 2005-06-07 Lexmark International, Inc. Ink jet printheads
FR2859128B1 (fr) 2003-08-29 2006-03-10 Centre Nat Rech Scient Procede et dispositif de fabrication d'un composant multimateriaux tridimensionnel par impression du type jet d'encre
KR100497401B1 (ko) 2003-10-29 2005-06-23 삼성전자주식회사 온도 센서 편차 보정 방법 및 장치
US7233876B2 (en) 2003-12-05 2007-06-19 Steris Inc. Data acquisition system providing dual monitoring of sensor data
US6966222B2 (en) 2003-12-08 2005-11-22 Hewlett-Packard Development Company, L.P. Methods and apparatus for media level measurement
US20050126282A1 (en) 2003-12-16 2005-06-16 Josef Maatuk Liquid sensor and ice detector
KR100633666B1 (ko) 2004-02-25 2006-10-12 엘지전자 주식회사 홈 네트워크 시스템 및 그 제어 방법
JP4581440B2 (ja) * 2004-03-16 2010-11-17 セイコーエプソン株式会社 液体カートリッジ
US7107838B2 (en) 2004-04-19 2006-09-19 Fook Tin Technologies Ltd. Apparatus and methods for monitoring water consumption and filter usage
US7775105B2 (en) 2004-04-21 2010-08-17 Therm-O-Disc, Incorporated Multi-function sensor
US7093989B2 (en) 2004-05-27 2006-08-22 Silverbrook Research Pty Ltd Printer comprising two uneven printhead modules and at least two printer controllers, one which spends print data to the other
US20060000810A1 (en) 2004-06-30 2006-01-05 Kerr James A Method of and system for dynamic laser welding
JP4525212B2 (ja) 2004-07-07 2010-08-18 船井電機株式会社 熱転写プリンタ
US7775638B2 (en) 2004-07-22 2010-08-17 Canon Kabushiki Kaisha Ink jet recording head and recording apparatus
GB0418991D0 (en) 2004-08-25 2004-09-29 Nujira Ltd High efficiency variable voltage supply
CN2734479Y (zh) 2004-09-05 2005-10-19 珠海纳思达电子科技有限公司 利用电极片感应墨水量的墨盒
JP2006099410A (ja) 2004-09-29 2006-04-13 Mitsubishi Electric Corp Ｉ２ｃバス制御方法
JP4706421B2 (ja) 2004-11-15 2011-06-22 セイコーエプソン株式会社 液体消費装置に液体を供給する液体収容容器用の液体検出装置、及びこの液体検出装置を内蔵した液体収容容器
JP4047328B2 (ja) 2004-12-24 2008-02-13 キヤノン株式会社 液体収納容器、該容器を用いる液体供給システムおよび記録装置、並びに前記容器用回路基板
JP2006224395A (ja) 2005-02-16 2006-08-31 Seiko Epson Corp 機能液供給装置の制御方法、機能液供給装置、液滴吐出装置、電気光学装置の製造方法、電気光学装置、および電子機器
JP4613667B2 (ja) 2005-03-31 2011-01-19 セイコーエプソン株式会社 液体検出装置、液体容器、液体検出装置の製造方法
FR2885710B1 (fr) 2005-05-11 2007-08-03 Stmicroelectronics Maroc Selection d'adresse pour bus i2c
KR100677593B1 (ko) * 2005-06-01 2007-02-02 삼성전자주식회사 잉크젯 프린터에서 프린트헤드 온도 감지 장치 및 방법
KR100667804B1 (ko) 2005-06-24 2007-01-11 삼성전자주식회사 잉크 잔량 검출 장치 및 방법
KR100694134B1 (ko) 2005-07-05 2007-03-12 삼성전자주식회사 잉크잔량 감지수단을 구비한 잉크 카트리지
JP2007030508A (ja) 2005-07-26 2007-02-08 Oce Technol Bv インクジェットプリンタの改良された制御方法、及びインクジェットプリンタ
TWI309779B (en) 2005-08-12 2009-05-11 Hon Hai Prec Ind Co Ltd Testing system and testing method for link control card
JP4961802B2 (ja) 2006-03-31 2012-06-27 ブラザー工業株式会社 インクカートリッジ
US8721203B2 (en) 2005-10-06 2014-05-13 Zih Corp. Memory system and method for consumables of a printer
US20070088816A1 (en) 2005-10-14 2007-04-19 Dell Products L.P. System and method for monitoring the status of a bus in a server environment
US7458656B2 (en) 2005-11-21 2008-12-02 Hewlett-Packard Development Company, L.P. Measuring a pressure difference
US7380042B2 (en) 2005-11-22 2008-05-27 Dell Products L.P. Method of detecting and monitoring master device communication on system bus
JP4939184B2 (ja) 2005-12-15 2012-05-23 キヤノン株式会社 液体吐出ヘッドの製造方法
JP4144637B2 (ja) 2005-12-26 2008-09-03 セイコーエプソン株式会社 印刷材収容体、基板、印刷装置および印刷材収容体を準備する方法
US20080041152A1 (en) 2006-01-06 2008-02-21 Schoenberg Gregory B Fuel level sensor apparatus
US8562645B2 (en) 2006-09-29 2013-10-22 Biomet Sports Medicine, Llc Method and apparatus for forming a self-locking adjustable loop
US20090121756A1 (en) 2006-03-21 2009-05-14 Nxp B.V. Pseudo-synchronous small register designs with very low power consumption and methods to implement
US20070247497A1 (en) 2006-04-25 2007-10-25 Lexmark International Inc. Ink supply systems and methods for inkjet printheads
JP2008012911A (ja) 2006-06-07 2008-01-24 Canon Inc 液体吐出ヘッド、及び液体吐出ヘッドの製造方法
KR20080003539A (ko) 2006-07-03 2008-01-08 삼성전자주식회사 화상 형성 장치와 소모품에 장착된 비휘발성 메모리 간의통신 방법 및 시스템
JP2008030219A (ja) 2006-07-26 2008-02-14 Seiko Epson Corp 液体噴射装置、液体収容体、及び液体収容体の液体残量判定方法
JP4400647B2 (ja) 2006-07-28 2010-01-20 セイコーエプソン株式会社 液体収容体
US20100138745A1 (en) 2006-11-15 2010-06-03 Depth Analysis Pty Ltd. Systems and methods for managing the production of a free-viewpoint and video-based animation
US20080143476A1 (en) 2006-12-14 2008-06-19 The Hong Kong Polytechnic University Physimetric authentication of physical object by digital identification (DID)
US20080298455A1 (en) * 2006-12-15 2008-12-04 International Rectifier Corporation Clock generator including a ring oscillator with precise frequency control
US20080165232A1 (en) 2007-01-10 2008-07-10 Kenneth Yuen Ink cartridge
EP1974815A1 (en) 2007-03-23 2008-10-01 Koninklijke Philips Electronics N.V. Integrated micofluidic device with sensing and control circuits
GB2447985B (en) 2007-03-30 2011-12-28 Wolfson Microelectronics Plc Pattern detection circuitry
US20080246626A1 (en) 2007-04-03 2008-10-09 Vizionware, Inc. Data transaction direction detection in an adaptive two-wire bus
US20080307134A1 (en) 2007-06-05 2008-12-11 Geissler Andrew J I2C bus interface and protocol for thermal and power management support
US7890690B2 (en) 2007-06-07 2011-02-15 International Business Machines Corporation System and method for dual-ported flash memory
US7886197B2 (en) 2007-06-14 2011-02-08 Xerox Corporation Systems and methods for protecting device from change due to quality of replaceable components
US9137093B1 (en) 2007-07-02 2015-09-15 Comscore, Inc. Analyzing requests for data made by users that subscribe to a provider of network connectivity
JP2009023187A (ja) 2007-07-19 2009-02-05 Citizen Holdings Co Ltd プリントシステム
GB0720290D0 (en) 2007-10-12 2007-11-28 Videojet Technologies Inc Ink jet printer
US7841712B2 (en) 2007-12-31 2010-11-30 Lexmark International, Inc. Automatic printhead and tank install positioning
CN101477506A (zh) 2008-01-04 2009-07-08 鸿富锦精密工业（深圳）有限公司 主设备对从设备的定址系统及其方法
US7970042B2 (en) 2008-01-11 2011-06-28 Lexmark International, Inc. Spread spectrum clock interoperability control and inspection circuit
JP5273536B2 (ja) 2008-03-21 2013-08-28 富士ゼロックス株式会社 画像形成装置、消耗品収納装置および情報記憶備品
EP2280756B1 (en) 2008-04-29 2014-07-23 St. Jude Medical AB An implantable medical lead and a method of manufacturing thereof
JP5068884B2 (ja) * 2008-05-21 2012-11-07 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 位置検出機能を有するマルチドロップシリアルバス及び方法
JP5088694B2 (ja) 2008-05-26 2012-12-05 セイコーエプソン株式会社 液体容器およびその製造方法
JP5104548B2 (ja) 2008-05-27 2012-12-19 セイコーエプソン株式会社 液体供給システムおよびその製造方法
DK2294505T3 (en) 2008-05-29 2018-04-09 Hewlett Packard Development Co REPLACEMENT OF REPLACEABLE PRINTER COMPONENT
US8132899B2 (en) * 2008-06-16 2012-03-13 Eastman Kodak Company Ink tank for inkjet printers
ATE543139T1 (de) 2008-07-16 2012-02-15 St Microelectronics Rousset Schnittstelle zwischen einem doppelleitungsbus und einem einzelleitungsbus
JP2010079199A (ja) 2008-09-29 2010-04-08 Fuji Xerox Co Ltd 情報記憶通信装置
US20100082271A1 (en) 2008-09-30 2010-04-01 Mccann James D Fluid level and concentration sensor
US8224602B2 (en) 2008-11-11 2012-07-17 Nxp B.V. Automatic on-demand prescale calibration across multiple devices with independent oscillators over an I2C Bus interface
US8386723B2 (en) 2009-02-11 2013-02-26 Sandisk Il Ltd. System and method of host request mapping
JP5644052B2 (ja) 2009-02-17 2014-12-24 株式会社リコー 画像形成装置、インクカートリッジ装着確認方法及びプログラム
JP5478101B2 (ja) 2009-03-31 2014-04-23 シスメックス株式会社 試薬調製装置および検体処理システム
JP5445073B2 (ja) 2009-11-27 2014-03-19 セイコーエプソン株式会社 複数の記憶装置を備えるシステム及びそのためのデータ転送方法
US8782326B2 (en) 2009-04-01 2014-07-15 Seiko Epson Corporation Memory device and system including a memory device electronically connectable to a host circuit
US8289788B2 (en) 2009-04-01 2012-10-16 Seiko Epson Corporation System having a plurality of memory devices and data transfer method for the same
US8215018B2 (en) 2009-04-08 2012-07-10 Canon Kabushiki Kaisha Method for manufacturing liquid discharge head
AU2014202104A1 (en) 2009-05-15 2014-05-01 Seiko Epson Corporation Recording material supply system, circuit board, structure, and ink cartridge for recording material consumption device
JP5257236B2 (ja) 2009-05-20 2013-08-07 株式会社リコー 画像形成用媒体収容容器、インクカートリッジ及び画像形成装置
US8621116B2 (en) 2011-08-26 2013-12-31 Lexmark International, Inc. Dynamic address change optimizations
US8225021B2 (en) 2009-05-28 2012-07-17 Lexmark International, Inc. Dynamic address change for slave devices on a shared bus
JP5647822B2 (ja) 2009-07-24 2015-01-07 ローム株式会社 サーマルプリントヘッド、サーマルプリンタおよびプリンタシステム
JP5653010B2 (ja) 2009-07-31 2015-01-14 キヤノン株式会社 画像形成装置
US20110087914A1 (en) 2009-08-28 2011-04-14 Enfora, Inc. I2c buffer clock delay detection method
JP5515523B2 (ja) 2009-08-31 2014-06-11 セイコーエプソン株式会社 液体噴射装置
US8489786B2 (en) 2009-11-09 2013-07-16 Stmicroelectronics International N.V. Acknowledgement management technique for supported command set of SMBUS/PMBUS slave applications
US20150074304A1 (en) 2009-11-13 2015-03-12 Lexmark International, Inc. Apparatus and method for polling addresses of one or more slave devices in a communications system
JP5445072B2 (ja) 2009-11-27 2014-03-19 セイコーエプソン株式会社 複数の記憶装置を備えるシステム及びそのためのデータ転送方法
JP5656395B2 (ja) 2009-12-01 2015-01-21 キヤノン株式会社 インクジェット記録装置
FR2954216B1 (fr) 2009-12-23 2013-02-08 Markem Imaje Systeme de mesure dans un circuit de fluides d'une imprimante a jet d'encre continu, circuit de fluides associe et bloc destine a mettre en oeuvre un tel systeme de mesure
JP5381757B2 (ja) 2010-01-29 2014-01-08 ブラザー工業株式会社 インクカートリッジ
US9582443B1 (en) * 2010-02-12 2017-02-28 Marvell International Ltd. Serial control channel processor for executing time-based instructions
US8364859B2 (en) 2010-02-22 2013-01-29 Seiko Epson Corporation Storage device, board, liquid container and system
US8562091B2 (en) 2010-03-09 2013-10-22 Xerox Corporation Apparatus and method for detecting ink in a reservoir using an overdriven thermistor and an electrical conductor extending from the thermistor
CN102958701B (zh) 2010-04-12 2015-09-09 Zih公司 标签剥离、通用打印头和相关方法
US8812889B2 (en) 2010-05-05 2014-08-19 Broadcom Corporation Memory power manager
US8602543B2 (en) 2010-05-17 2013-12-10 Zamtec Limited Printing system having valved ink and gas distribution for printhead
US8723335B2 (en) 2010-05-20 2014-05-13 Sang-Yun Lee Semiconductor circuit structure and method of forming the same using a capping layer
JP5556371B2 (ja) 2010-05-25 2014-07-23 セイコーエプソン株式会社 記憶装置、基板、液体容器、データ記憶部に書き込むべきデータをホスト回路から受け付ける方法、ホスト回路に対し電気的に接続可能な記憶装置を含むシステム
JP5393596B2 (ja) 2010-05-31 2014-01-22 キヤノン株式会社 インクジェット記録装置
US9477634B2 (en) 2010-06-04 2016-10-25 Intersil Americas LLC I2C address translation
US8438919B2 (en) 2010-07-23 2013-05-14 Rosemount Aerospace Inc. Systems and methods for liquid level sensing having a differentiating output
IT1401525B1 (it) 2010-08-13 2013-07-26 Isanik S R L Dispositivo sensore per misurare il flusso e/o il livello di un fluido o di una sostanza presente in un contenitore.
CN201761148U (zh) 2010-08-30 2011-03-16 珠海天威飞马打印耗材有限公司 墨盒
JP5720148B2 (ja) 2010-09-03 2015-05-20 セイコーエプソン株式会社 印刷材カートリッジ、及び、印刷材供給システム
US8764172B2 (en) 2010-09-03 2014-07-01 Seiko Epson Corporation Printing apparatus, printing material cartridge, adaptor for printing material container, and circuit board
JP2012063770A (ja) 2010-09-15 2012-03-29 Samsung Electronics Co Ltd 消耗品ユニットを備えた画像形成装置及びその電源供給方法
JP5692503B2 (ja) 2010-09-16 2015-04-01 株式会社リコー インクジェットヘッド、それを備えた画像形成装置およびインクジェットヘッドの製造方法
US8892798B2 (en) 2010-09-27 2014-11-18 Stmicroelectronics (Rousset) Sas Identification, by a master circuit, of two slave circuits connected to a same bus
EP2621726B1 (en) 2010-09-30 2020-05-06 Hewlett-Packard Development Company, L.P. Thermal sensing fluid ejection assembly and method
US9454504B2 (en) 2010-09-30 2016-09-27 Hewlett-Packard Development Company, L.P. Slave device bit sequence zero driver
US8990467B2 (en) 2010-10-12 2015-03-24 Canon Kabushiki Kaisha Printing apparatus and operation setting method thereof
EP3034303B1 (en) 2010-10-22 2019-12-11 Hewlett-Packard Development Company, L.P. Fluid cartridge
US8651643B2 (en) 2010-10-22 2014-02-18 Hewlett-Packard Development Company, L.P. Fluid cartridge
CN108909192A (zh) 2010-10-27 2018-11-30 惠普发展公司，有限责任合伙企业 压力袋
GB201019683D0 (en) 2010-11-19 2011-01-05 Domino Printing Sciences Plc Improvements in or relating to inkjet printers
JP5694752B2 (ja) 2010-12-15 2015-04-01 キヤノン株式会社 インクジェット記録装置
US8454137B2 (en) 2010-12-21 2013-06-04 Eastman Kodak Company Biased wall ink tank with capillary breather
US8350628B1 (en) 2011-02-15 2013-01-08 Western Digital Technologies, Inc. Gate speed regulator dithering ring oscillator to match critical path circuit
US8799470B2 (en) * 2011-03-11 2014-08-05 Qualcomm Incorporated System and method using a client-local proxy-server to access a device having an assigned network address
US8731002B2 (en) 2011-03-25 2014-05-20 Invensense, Inc. Synchronization, re-synchronization, addressing, and serialized signal processing for daisy-chained communication devices
US9132656B2 (en) 2011-05-31 2015-09-15 Funai Electric Co., Ltd. Consumable supply item with fluid sensing and pump enable for micro-fluid applications
CN102231054B (zh) * 2011-06-08 2013-01-02 珠海天威技术开发有限公司 芯片及芯片数据通信方法、耗材容器、成像设备
JP5879434B2 (ja) 2011-06-27 2016-03-08 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． インクレベルセンサー及び関連する方法
WO2013006152A1 (en) 2011-07-01 2013-01-10 Hewlett-Packard Development Company, L.P. Method and apparatus to regulate temperature of printheads
US9016593B2 (en) 2011-07-11 2015-04-28 Ecobee, Inc. HVAC controller with dynamic temperature compensation
US9452604B2 (en) 2011-07-27 2016-09-27 Hewlett-Packard Development Company, L.P. Fluid level sensor and related methods
US8556394B2 (en) 2011-07-27 2013-10-15 Hewlett-Packard Development Company, L.P. Ink supply
US9231926B2 (en) 2011-09-08 2016-01-05 Lexmark International, Inc. System and method for secured host-slave communication
US9208476B2 (en) 2011-09-12 2015-12-08 Microsoft Technology Licensing, Llc Counting and resetting broadcast system badge counters
WO2013048430A1 (en) * 2011-09-30 2013-04-04 Hewlett-Packard Development Company, L.P. Authentication systems and methods
US8864277B2 (en) 2011-09-30 2014-10-21 Hewlett-Packard Development Company, L.P. Authentication systems and methods
JP5780917B2 (ja) 2011-10-25 2015-09-16 キヤノン株式会社 インクジェット記録ヘッド用配線保護封止剤、並びに、それを用いたインクジェット記録ヘッド及びその製造方法
CN103085487B (zh) 2011-11-04 2015-04-22 珠海艾派克微电子有限公司 一种带自适应触点的成像盒芯片、成像盒及其自适应方法
WO2013077012A1 (ja) 2011-11-25 2013-05-30 三菱電機株式会社 通信装置、通信方法、及び通信システム
CN103171293B (zh) * 2011-12-22 2015-07-22 兄弟工业株式会社 打印流体盒、打印设备和打印流体盒的使用
CA2873805C (en) 2012-01-12 2017-02-07 Seiko Epson Corporation Cartridge and printing material supply system
US8888207B2 (en) 2012-02-10 2014-11-18 Visualant, Inc. Systems, methods and articles related to machine-readable indicia and symbols
ES2970760T3 (es) 2012-03-15 2024-05-30 Abb Spa Método para gestionar el perfil de carga de una red eléctrica de baja o media tensión y sistema de control del mismo
JP2013197677A (ja) 2012-03-16 2013-09-30 Ricoh Co Ltd 画像処理装置、画像形成装置、異常管理処理方法及び異常管理処理プログラム
JP5487230B2 (ja) * 2012-03-21 2014-05-07 東芝テック株式会社 部品支持装置およびインクジェット装置
US9357881B2 (en) 2012-03-31 2016-06-07 Pitco Frialator, Inc. Oil level detection system for deep fat fryer
US10214019B2 (en) 2012-04-30 2019-02-26 Hewlett-Packard Development Company, L.P. Flexible substrate with integrated circuit
HUE035938T2 (en) * 2012-04-30 2018-05-28 Hewlett Packard Development Co Flexible carrier with integrated circuit
CN102736627B (zh) 2012-06-05 2014-12-24 燕山大学 多智能体目标搜捕自主决策协调控制装置
US8898358B2 (en) 2012-07-04 2014-11-25 International Business Machines Corporation Multi-protocol communication on an I2C bus
US9194734B2 (en) * 2012-07-09 2015-11-24 United Technologies Corporation Liquid level sensor system
US8558577B1 (en) 2012-07-31 2013-10-15 Hewlett-Packard Development Company, L.P. Systems and methods for bidirectional signal separation
WO2014035408A1 (en) 2012-08-30 2014-03-06 Hewlett-Packard Development Company, L.P. Replaceable printing component with factory identity code
CN104768764B (zh) 2012-09-24 2016-11-09 船井电机株式会社 液位感测装置以及将该装置用于喷墨打印系统的方法
FR2996322A1 (fr) 2012-10-02 2014-04-04 St Microelectronics Rousset Procede de gestion du fonctionnement d'un circuit connecte sur un bus a deux fils, en particulier un bus i²c, et circuit correspondant
JP6012880B2 (ja) 2012-11-30 2016-10-25 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． インクレベルセンサーが組み込まれた流体噴射装置
US8990465B2 (en) 2012-12-09 2015-03-24 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Device presence detection using a single channel of a bus
US8978487B2 (en) 2012-12-13 2015-03-17 Blackberry Limited Capacitive force sensor with magnetic spring
CN103879149B (zh) 2012-12-21 2015-06-17 北大方正集团有限公司 一种统计耗墨量的系统
US9030682B2 (en) 2013-01-02 2015-05-12 Static Control Components, Inc. Systems and methods for universal imaging components
WO2014126547A1 (en) 2013-02-12 2014-08-21 Hewlett-Packard Development Company, L.P. Polyethylene terephthelate part bonded to polyester and polycarbonate alloy part
US9400204B2 (en) 2013-03-13 2016-07-26 Gregory B. Schoenberg Fuel level sensor
CN105188993A (zh) 2013-03-15 2015-12-23 麦特法布公司 用于增材制造装置的料盒和方法
US9959223B2 (en) 2013-05-08 2018-05-01 Nxp B.V. Method and system for interrupt signaling in an inter-integrated circuit (I2C) bus system
CN104239169A (zh) 2013-06-14 2014-12-24 鸿富锦精密工业（深圳）有限公司 信号测试卡及方法
JP2015004568A (ja) 2013-06-20 2015-01-08 愛三工業株式会社 センサ装置
WO2015016860A1 (en) 2013-07-31 2015-02-05 Hewlett-Packard Development Company, L.P. Printer cartridge and memory device containing a compressed color table
EP4060529B1 (en) 2013-07-31 2023-07-19 Hewlett-Packard Development Company, L.P. Protecting data in memory of a consumable product
CN105164666B (zh) 2013-07-31 2018-05-29 惠普发展公司，有限责任合伙企业 传送可消耗产品的分类
DE102013014100A1 (de) 2013-08-23 2015-02-26 Hella Kgaa Hueck & Co. Füllstandssensor mit mehreren Thermoelementen und Verfahren zur Füllstandsmessung
CN106739528B (zh) 2013-08-30 2019-07-26 惠普发展公司，有限责任合伙企业 经由定时质询响应的供应认证
KR20150033895A (ko) 2013-09-25 2015-04-02 삼성전자주식회사 소모품 유닛에 탑재 가능한 ｃｒｕｍ 칩과 이를 인증하는 화상형성장치 및 그 인증 방법
JP6183112B2 (ja) 2013-09-30 2017-08-23 ブラザー工業株式会社 液体吐出装置
US9669624B2 (en) 2013-11-26 2017-06-06 Hewlett-Packard Development Company, L.P. Fluid ejection apparatus with single-side thermal sensor
US9413356B1 (en) 2013-12-11 2016-08-09 Marvell International Ltd. Chip or SoC including fusible logic array and functions to protect logic against reverse engineering
CN203651218U (zh) 2013-12-30 2014-06-18 安徽循环经济技术工程院 一种大字符喷码机控制电路
US9962949B2 (en) 2014-01-30 2018-05-08 Hewlett-Packard Development Company, L.P. Printheads with sensor plate impedance measurement
JP6234255B2 (ja) 2014-02-03 2017-11-22 キヤノン株式会社 液体吐出ヘッドの製造方法および液体吐出ヘッド
US9994036B2 (en) * 2014-02-04 2018-06-12 Hewlett-Packard Development Company, L.P. Sensor assemblies to identify ink levels
US20170182786A1 (en) 2014-02-04 2017-06-29 Hewlett-Packard Development Company, Lp. Encapsulants to retain wires at bond pads
GB2519181B (en) 2014-03-31 2015-09-09 Imagination Tech Ltd Clock verification
US9765984B2 (en) 2014-04-02 2017-09-19 Trane International Inc. Thermostat temperature compensation modeling
US9734121B2 (en) 2014-04-28 2017-08-15 Qualcomm Incorporated Sensors global bus
US9108448B1 (en) 2014-08-06 2015-08-18 Funai Electric Co., Ltd. Temperature control circuit for an inkjet printhead
CA2958426C (en) 2014-08-19 2021-03-23 Hewlett-Packard Development Company, L.P. Transform map at printer cartridge
JP6336863B2 (ja) 2014-09-04 2018-06-06 東芝テック株式会社 液体吐出装置および液体吐出方法
US9400708B2 (en) * 2014-09-11 2016-07-26 Freescale Semiconductor, Inc. Integrated circuit and method of detecting a data integrity error
US9213396B1 (en) 2014-10-17 2015-12-15 Lexmark International, Inc. Methods and apparatus for setting the address of a module using a clock
US9223741B1 (en) 2014-10-17 2015-12-29 Lexmark International, Inc. Systems for setting the address of a module
US9298908B1 (en) 2014-10-17 2016-03-29 Lexmark International, Inc. Methods and apparatus for setting the address of a module using a voltage
FR3027669B1 (fr) 2014-10-22 2018-05-25 Dover Europe Sarl Dispositif de mesure de niveau dans un reservoir
US10155379B2 (en) 2014-10-29 2018-12-18 Hewlett-Packard Development Company, L.P. Fluid ejection device with printhead ink level sensor
US9413354B2 (en) 2014-12-23 2016-08-09 Apple Inc. Method for communication across voltage domains
WO2016114759A1 (en) 2015-01-13 2016-07-21 Hewlett-Packard Development Company, L.P. Anticipating maintenance in a printing device
WO2016126466A1 (en) 2015-02-06 2016-08-11 Qualcomm Incorporated Receive clock calibration for a serial bus
FR3032540B1 (fr) 2015-02-06 2018-09-07 Dover Europe Sarl Systeme de protection avancee d'elements consommables ou detachables
MX2017010391A (es) 2015-02-13 2018-01-23 Hewlett Packard Development Co Cabezal de impresion que emplea paquetes de datos incluyendo datos de direccion.
US9573380B2 (en) 2015-03-23 2017-02-21 Seiko Epson Corporation Liquid discharging apparatus
JP2016185664A (ja) 2015-03-27 2016-10-27 キヤノン株式会社 液体吐出装置および液体吐出ヘッドの温度検知方法
US10146608B2 (en) 2015-04-06 2018-12-04 Rambus Inc. Memory module register access
JP6579800B2 (ja) 2015-05-25 2019-09-25 キヤノン株式会社 インクジェット記録装置
US10067895B2 (en) 2015-06-03 2018-09-04 Lexmark International, Inc. Systems and methods for asynchronous toggling of I2C data line
US10412461B2 (en) 2015-06-12 2019-09-10 Cable Television Laboratories, Inc. Media streaming with latency minimization
US10108511B2 (en) 2015-06-15 2018-10-23 Qualcomm Incorporated Test for 50 nanosecond spike filter
JP2017001374A (ja) 2015-06-16 2017-01-05 東芝テック株式会社 液滴吐出装置、および液体循環装置
WO2017018973A1 (en) 2015-07-24 2017-02-02 Hewlett-Packard Development Company, L.P. Sensing a property and level of a fluid
HUE054907T2 (hu) 2015-07-31 2021-10-28 Hewlett Packard Development Co Képalkotó kellék
WO2017035007A1 (en) 2015-08-21 2017-03-02 Voxel8, Inc. Calibration and alignment of additive manufacturing deposition heads
KR102058844B1 (ko) 2015-10-28 2019-12-24 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 액체 레벨 표시
CN108463703B (zh) 2015-10-28 2021-07-09 惠普发展公司，有限责任合伙企业 相对压力传感器
CN108472954A (zh) 2015-11-25 2018-08-31 录象射流技术公司 用于喷墨打印机的墨水品质传感器和状态监测系统
JP2017100426A (ja) * 2015-12-04 2017-06-08 セイコーエプソン株式会社 流路部材、液体噴射装置及び流路部材の製造方法
US9876794B2 (en) 2015-12-07 2018-01-23 Lexmark International, Inc. Systems and methods for authentication of printer supply items
US10635629B2 (en) 2015-12-09 2020-04-28 Lockheed Martin Corporation Inter-integrated circuit (I2C) bus extender
US10169928B2 (en) 2015-12-09 2019-01-01 Hitachi, Ltd. Apparatus for providing data to a hardware-in-the-loop simulator
KR102228741B1 (ko) 2015-12-11 2021-03-16 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 절첩식 용기 및 센서
WO2017131761A1 (en) 2016-01-29 2017-08-03 Hewlett-Packard Development Company, L.P. Printing apparatus and methods for detecting fluid levels
JP6663238B2 (ja) 2016-02-10 2020-03-11 キヤノン株式会社 画像形成装置、その制御方法、プログラム、及びカートリッジ
CN105760318B (zh) 2016-02-16 2019-03-08 烽火通信科技股份有限公司 一种基于Linux系统读写光模块寄存器的方法
CN105538916B (zh) * 2016-03-02 2017-10-10 杭州旗捷科技有限公司 再生墨盒、再生芯片、打印机系统通信方法、墨盒再生方法
US9496884B1 (en) 2016-03-21 2016-11-15 Applied Micro Circuits Corporation DC offset calibration of ADC with alternate comparators
US10031882B2 (en) 2016-03-31 2018-07-24 Intel Corporation Sensor bus communication system
DE102016106111A1 (de) 2016-04-04 2017-10-05 Khs Gmbh Drucktintenbehälter für eine Vorrichtung zum Bedrucken von Behältern
PL3505877T3 (pl) 2016-04-21 2021-04-06 Hewlett-Packard Development Company, L.P. Wykrywanie poziomu atramentu
JP2017196842A (ja) 2016-04-28 2017-11-02 キヤノン株式会社 画像形成装置、及び装着確認装置
CN109153263B (zh) 2016-04-29 2020-07-07 惠普发展公司，有限责任合伙企业 使用可变阈值电压检测流体水平
WO2017189010A1 (en) 2016-04-29 2017-11-02 Hewlett-Packard Development Company, L.P. Detecting fluid levels using a voltage comparator
US10933648B2 (en) 2016-04-29 2021-03-02 Hewlett-Packard Development Company, L.P. Detecting fluid levels using a counter
EP3448688B1 (en) 2016-04-29 2021-03-24 Hewlett-Packard Development Company, L.P. Printing apparatus and methods for detecting fluid levels
DE102016108206B4 (de) 2016-05-03 2020-09-10 Bury Sp.Z.O.O Schaltungsanordnung und Verfahren zur Dämpfungskompensation in einer Antennensignalverbindung
US10467890B2 (en) 2016-05-13 2019-11-05 Microsoft Technology Licensing, Llc Secured sensor interface
NZ729380A (en) 2016-06-17 2020-07-31 Hewlett Packard Development Co Replaceable item authentication
KR101785051B1 (ko) 2016-06-24 2017-10-12 금오공과대학교 산학협력단 샘플링 회로
EP3433754A1 (en) 2016-06-30 2019-01-30 Hewlett-Packard Development Company, L.P. Control circuit
US10960658B2 (en) 2016-07-11 2021-03-30 Hewlett-Packard Development Company, L.P. Detecting a level of printable fluid in a container
WO2018017066A1 (en) 2016-07-19 2018-01-25 Hewlett-Packard Development Company, L.P. Fluid level sensors
US9789697B1 (en) 2016-07-27 2017-10-17 Xerox Corporation Fluid level sensor with combined capacitance and conductance
CN113147180A (zh) 2016-07-27 2021-07-23 惠普发展公司，有限责任合伙企业 用于具有数字流体液位传感器的流体供应墨盒的水平接口
JP6579070B2 (ja) 2016-09-21 2019-09-25 京セラドキュメントソリューションズ株式会社 画像形成装置
WO2018063379A1 (en) 2016-09-30 2018-04-05 Hewlett-Packard Development Company, L.P. Ink container
WO2018067169A1 (en) 2016-10-07 2018-04-12 Hewlett-Packard Development Company, L.P. Fluid reservoir with fluid property and level detection
US10120829B2 (en) * 2016-11-23 2018-11-06 Infineon Technologies Austria Ag Bus device with programmable address
JP6859717B2 (ja) 2017-01-20 2021-04-14 セイコーエプソン株式会社 回路装置、リアルタイムクロック装置、電子機器、移動体及び検証方法
JP6589907B2 (ja) 2017-02-22 2019-10-16 京セラドキュメントソリューションズ株式会社 画像形成装置
US10338838B2 (en) 2017-03-24 2019-07-02 Samsung Electronics Co., Ltd. Multi-mode NVMe over fabrics device for supporting CAN (controller area network) bus or SMBus interface
JP6840592B2 (ja) 2017-03-24 2021-03-10 東芝テック株式会社 インクジェットヘッド制御装置及びインクジェットプリンタ
JP6859811B2 (ja) 2017-03-31 2021-04-14 ブラザー工業株式会社 液体排出装置
JP6950245B2 (ja) 2017-03-31 2021-10-13 ブラザー工業株式会社 液体排出装置
CN110325371B (zh) 2017-04-05 2020-11-17 惠普发展公司，有限责任合伙企业 管芯上时移的致动器评估
US10486429B2 (en) 2017-04-21 2019-11-26 Assa Abloy Ab Print head ink supply
EP3558681B1 (en) 2017-04-24 2021-12-15 Hewlett-Packard Development Company, L.P. Fluid ejection dies including strain gauge sensors
EP3562678A4 (en) 2017-04-24 2020-08-12 Hewlett-Packard Development Company, L.P. LIQUID EMISSION NOZZLES WITH STRAIN MEASURING SENSORS
US11084282B2 (en) 2017-04-24 2021-08-10 Hewlett-Packard Development Company, L.P. Fluid ejection dies including strain gauge sensors
WO2018217185A1 (en) 2017-05-21 2018-11-29 Hewlett-Packard Development Company, L.P. Integrated circuit device for a replaceable printer component
JP6983542B2 (ja) 2017-06-08 2021-12-17 ソニーセミコンダクタソリューションズ株式会社 通信装置、通信方法、プログラム、および、通信システム
US11030142B2 (en) 2017-06-28 2021-06-08 Intel Corporation Method, apparatus and system for dynamic control of clock signaling on a bus
IT201700073773A1 (it) 2017-07-05 2019-01-05 St Microelectronics Srl Modulo di controllo per un convertitore a commutazione a frequenza costante e metodo di controllo di un convertitore a commutazione
US20190012663A1 (en) 2017-07-06 2019-01-10 Robert Masters Systems and methods for providing an architecture for an internet-based marketplace
WO2019017963A1 (en) 2017-07-21 2019-01-24 Hewlett-Packard Development Company, L.P. FLUID LEVEL DETECTOR
US20190056689A1 (en) * 2017-08-18 2019-02-21 Kabushiki Kaisha Toshiba System and method for printing with depleting toner or ink levels
US11333810B2 (en) 2017-08-25 2022-05-17 Solutia Canada Inc. System of networked controllers, and method of operating a system of networked controllers
US20190097785A1 (en) * 2017-09-27 2019-03-28 Silicon Laboratories Inc. Apparatus for Clock-Frequency Variation in Electronic Circuitry and Associated Methods
US20210095958A1 (en) 2017-10-18 2021-04-01 Hewlett-Packard Development Company, L.P. Orientation sensing
WO2019078840A1 (en) 2017-10-18 2019-04-25 Hewlett-Packard Development Company, L.P. AUTHENTICATION OF COMPONENT OF PRINTING APPARATUS
US11084293B2 (en) 2017-10-18 2021-08-10 Hewlett-Packard Development Company, L.P. Container for fluid
WO2019078839A1 (en) 2017-10-18 2019-04-25 Hewlett-Packard Development Company, L.P. COMPONENTS OF REPLACEABLE PRINTING APPARATUS
US20210129549A1 (en) 2017-10-18 2021-05-06 Hewlett-Packard Development Company, L.P. Fluid property sensor
US11318750B2 (en) 2017-10-18 2022-05-03 Hewlett-Packard Development Company, L.P. Fluid property sensor
US20210129548A1 (en) 2017-10-18 2021-05-06 Hewlett-Packard Development Company, L.P. Container for fluid
CN108819486B (zh) 2018-05-11 2019-06-21 杭州旗捷科技有限公司 耗材芯片及其通信方法，耗材芯片与成像设备通信系统、方法
CN209014461U (zh) 2018-10-25 2019-06-21 青岛北琪实业有限公司 一种数字印刷墨水检测设备
AU2019394682A1 (en) 2018-12-03 2021-06-24 Hewlett-Packard Development Company, L.P. Logic circuitry
ES2886253T3 (es) 2018-12-03 2021-12-16 Hewlett Packard Development Co Circuitos lógicos
US10894423B2 (en) 2018-12-03 2021-01-19 Hewlett-Packard Development Company, L.P. Logic circuitry

Also Published As

Publication number Publication date
CA3121183A1 (en) 2020-06-11
US20210237461A1 (en) 2021-08-05
EP3695334A1 (en) 2020-08-19
US20210001635A1 (en) 2021-01-07
AR117236A1 (es) 2021-07-21
MX2021006229A (es) 2021-08-11
US11479047B2 (en) 2022-10-25
AU2018452257B2 (en) 2022-12-01
AU2018452257A1 (en) 2021-06-24
TWI731474B (zh) 2021-06-21
KR20210087982A (ko) 2021-07-13
WO2020117198A1 (en) 2020-06-11
CN113165393A (zh) 2021-07-23
TW202036316A (zh) 2020-10-01
EP3873745A1 (en) 2021-09-08
CN113168444A (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
BR112021010788A2 (pt) Circuitos lógicos
BR112021010608A2 (pt) Circuitos lógicos
BR112021010672A2 (pt) Circuitos lógicos
BR112021010044A2 (pt) circuitos lógicos
BR112021010760A2 (pt) Circuitos lógicos
BR112021010632A2 (pt) Componente de aparelho de impressão substituível
BR112021010658A2 (pt) Circuitos lógicos