BR112021010760A2 - Circuitos lógicos - Google Patents

Abstract

circuitos lógicos. em um exemplo, um método compreende, por circuitos lógicos associados a um componente de aparelho de impressão substituível, responder a uma primeira solicitação de validação enviada por meio de um barramento i2c para um primeiro endereço associado aos circuitos lógicos com uma primeira resposta de validação; e responder a uma segunda solicitação de validação enviada através do barramento i2c para um segundo endereço associado ao circuito lógico com uma segunda resposta de validação.

Description

CIRCUITOS LÓGICOS ANTECEDENTES

[0001] Subcomponentes de aparelho podem se comunicar uns com os outros de várias maneiras. Por exemplo, o protocolo de Interface Periférica em Série (SPI), Bluetooth de Baixo Consumo (BLE), Comunicações Por Campo de Proximidade (NFC) ou outros tipos de comunicação digital ou analógica podem ser usados.

[0002] Alguns sistemas de impressão 2D e 3D incluem um ou mais componentes de aparelho de impressão substituíveis, como recipientes de material de impressão (por exemplo, cartuchos de jato de tinta, cartuchos de toner, suprimentos de tinta, suprimentos de agente de impressão 3D, suprimentos de material de construção, etc.), conjuntos de cabeçote de impressão a jato de tinta, e semelhantes. Em alguns exemplos, os circuitos lógicos associados ao(s) componente(s) de aparelho de impressão substituível se comunicam com os circuitos lógicos do aparelho de impressão no qual estão instalados, por exemplo, comunicando informações, tais como sua identidade, capacidades, estado e semelhantes. Em outros exemplos, os recipientes de material de impressão podem incluir circuitos para executar uma ou mais funções de monitoramento, como detecção de nível de material de impressão.

BREVE DESCRIÇÃO DOS DESENHOS

[0003] Exemplos não limitativos serão agora descritos com referência aos desenhos anexos, nos quais: a Figura 1 é um exemplo de um sistema de impressão; a Figura 2 é um exemplo de um componente de aparelho de impressão substituível;

a Figura 3 mostra um exemplo de um aparelho de impressão; as Figuras 4A, 4B, 4C, 4D e 4E mostram exemplos de pacotes de circuitos lógicos e circuitos de processamento; a Figura 5 é um exemplo de um método que pode ser realizado por um pacote de circuitos lógicos; a Figura 6 é um outro exemplo de um método que pode ser realizado por um pacote de circuitos lógicos; a Figura 7 mostra um exemplo de um método que pode ser realizado, por exemplo, por circuitos de processamento; a Figura 8 mostra um exemplo de arranjo de componentes de aparelho de impressão substituíveis em um aparelho de impressão; a Figura 9 mostra um exemplo de um componente de aparelho de impressão substituível; a Figura 10 é um exemplo de um método de validação de um componente de aparelho de impressão; a Figura 11 é um outro exemplo de um método de validação de um componente de aparelho de impressão; a Figura 12 mostra outro exemplo de um método de validação; a Figura 13A mostra um exemplo de arranjo de um sensor de nível de fluido; a Figura 13B mostra um exemplo de uma vista em perspectiva de um cartucho de impressão; a Figura 14 mostra um exemplo de um pacote de circuitos lógicos; e a Figura 15 mostra outro exemplo de um pacote de circuitos lógicos.

DESCRIÇÃO DETALHADA

[0004] Alguns exemplos de aplicações aqui descritas no contexto de aparelhos de impressão. No entanto, nem todos os exemplos estão limitados a tais aplicações, e pelo menos alguns dos princípios aqui estabelecidos podem ser usados em outros contextos.

[0005] O conteúdo de outros pedidos e patentes citados nesta divulgação são incorporados por referência.

[0006] Em certos exemplos, o protocolo de circuito integrado (l2C, ou I2C, cuja notação é adotada aqui) permite que pelo menos um circuito integrado (IC) "mestre" se comunique com pelo menos um IC "escravo", por exemplo, por meio de um barramento. I2C, e outros protocolos de comunicação comunicam dados de acordo com um período de relógio. Por exemplo, um sinal de tensão pode ser gerado, onde o valor da tensão está associado aos dados. Por exemplo, um valor de tensão acima de x pode indicar uma lógica "1", enquanto um valor de tensão abaixo de x volts pode indicar uma lógica "0", onde x é um valor numérico predeterminado. Ao gerar uma tensão apropriada em cada um de um série de períodos de relógio, os dados podem ser comunicados por meio de um barramento ou outro enlace de comunicação.

[0007] Certos recipientes de material de impressão de exemplo têm lógica escrava que utiliza comunicações I2C, embora em outros exemplos, outras formas de comunicações digitais ou analógicas também possam ser usadas. No exemplo de comunicação I2C, um IC mestre pode geralmente ser fornecido como parte do aparelho de impressão (que pode ser referido como o 'host') e um componente de aparelho de impressão substituível compreenderia um IC "escravo", embora isso não precise ser o caso em todos os exemplos. Pode haver uma pluralidade de ICs escravos conectados a um enlace de comunicação I2C ou barramento (por exemplo, recipientes de cores diferentes de agente de impressão). O(s) IC(s) escravo(s) pode compreender um processador para realizar operações de dados antes de responder às solicitações dos circuitos lógicos do sistema de impressão.

[0008] As comunicações entre o aparelho de impressão e os componentes de aparelho de impressão substituíveis instalados no aparelho (e/ou o respectivo circuito lógico) podem facilitar várias funções.

[0009] Os circuitos lógicos dentro de um aparelho de impressão podem receber informações dos circuitos lógicos associados a um componente de aparelho de impressão substituível por meio de uma interface de comunicações, e/ou podem enviar comandos para os circuitos lógicos de componente de aparelho de impressão substituível, que podem compreender comandos para escrever dados em uma memória associada com ao mesmo, ou para ler seus dados.

[00010] Esta divulgação pode se referir a componentes de aparelhos de impressão, que podem incluir componentes de aparelhos de impressão substituíveis. Certos componentes de aparelho de impressão podem incluir um reservatório contendo agente de impressão ou material de impressão. Nesta divulgação, o material de impressão e o agente de impressão significam a mesma coisa e se destinam a abranger diferentes materiais de impressão de exemplo, incluindo tinta, partículas de toner, toner líquido, agentes de impressão tridimensionais (incluindo estimuladores e inibidores), material de construção de impressão tridimensional, pó para impressão tridimensional.

[00011] Por exemplo, a identidade, funcionalidade e/ou estado de um componente de aparelho de impressão substituível e/ou o circuito lógico associado a ele podem ser comunicados aos circuitos lógicos de um aparelho de impressão por meio de uma interface de comunicações.

Por exemplo, um circuito lógico de recipiente de agente de impressão pode ser configurado para comunicar uma identidade.

Por exemplo, a identidade pode ser armazenada no circuito lógico para facilitar a verificação do mesmo por um circuito lógico de aparelho de impressão compatível, em que em diferentes exemplos a identidade pode estar na forma de um número de série de produto, outro número de cartucho, um nome de marca, uma assinatura ou bit indicando autenticidade, etc.

Em certos exemplos desta divulgação, múltiplas funções ou circuitos lógicos podem ser associados a um único pacote de circuitos lógicos de um único componente de aparelho de impressão, pelo qual múltiplas identidades correspondentes podem ser armazenadas e/ou lidas a partir do pacote de circuitos lógicos.

Por exemplo, o circuito lógico do componente de aparelho de impressão pode armazenar dados de características do componente de aparelho de impressão, por exemplo, compreendendo dados representativos de pelo menos uma característica de um recipiente de material de impressão, por exemplo, características de identificação de material de impressão, como volume total, volume de enchimento inicial e/ou proporção de enchimento (ver, por exemplo, publicação de patente EP No. 0941856, aqui incorporada por referência); cores como ciano, magenta, amarelo ou preto; dados de cores, incluindo mapas de cores compactados ou não compactados ou porções dos mesmos (ver, por exemplo, a publicação de pedido de patente internacional No.

WO2015/016860, aqui incorporado por referência); dados para reconstruir mapas de cores, como receitas (ver, por exemplo, publicação de pedido de patente internacional No. WO2016/028272, aqui incorporado por referência); etc. Por exemplo, as características de material de impressão podem ser configuradas para melhorar uma funcionalidade ou saída em relação a um aparelho de impressão no qual está instalado. Em um outro exemplo, um estado, como dados relacionados ao nível de material de impressão (por exemplo, um nível de preenchimento) ou outra propriedade detectada (por exemplo, dinâmica), pode ser fornecido através de uma interface de comunicações, por exemplo, de modo que um aparelho de impressão pode gerar uma indicação do nível de preenchimento para um usuário. Em alguns exemplos, um processo de validação pode ser realizado por um aparelho de impressão. Um exemplo de um esquema de comunicação autenticado criptograficamente é explicado na publicação da patente US 9619663 (incorporada neste documento por referência). Por exemplo, o aparelho de impressão pode verificar se um recipiente de agente de impressão se origina de uma fonte autorizada, de modo a garantir a qualidade do mesmo (por exemplo, realizando uma autenticação do mesmo). Exemplos de circuitos lógicos de componentes substituíveis que são configurados para responder às solicitações de autenticação são a publicação de patente US No. 9619663 (incorporada neste documento por referência), a publicação de patente US No. 9561662 (incorporada neste documento por referência) e/ou a publicação de patente US No. 9893893 (aqui incorporado por referência).

[00012] Em certos exemplos desta divulgação, um processo de validação pode incluir uma verificação de integridade para garantir que o componente de aparelho de impressão substituível e/ou os circuitos lógicos associados a ele estejam funcionando como esperado, por exemplo, que a identidade ou identidades comunicadas, as características de material de impressão e o estado estejam como esperado. O processo de validação pode compreender adicionalmente solicitar informações de sensor de modo que os circuitos lógicos de um componente de aparelho de impressão possam verificar se os dados de sensor estão em conformidade com os parâmetros esperados.

[00013] Exemplos de sensores e arranjos de sensores são divulgados em publicações de pedidos de patentes internacionais anteriores WO2017/074342 (incorporado neste documento por referência), WO2017/184147 (incorporado neste documento por referência) e W02018/022038 (incorporado neste documento por referência). Estes ou outros tipos de sensores, ou outras disposições que simulam saídas de sinal semelhantes a esses arranjos de sensores, podem ser usados de acordo com esta divulgação.

[00014] Por sua vez, as instruções para realizar tarefas podem ser enviadas para os circuitos lógicos de um componente de aparelho de impressão a partir dos circuitos lógicos associados a um aparelho de impressão por meio da interface de comunicações.

[00015] Em pelo menos alguns dos exemplos descritos abaixo, um pacote de circuitos lógicos é descrito. O pacote de circuitos lógicos pode ser associado a um componente de aparelho de impressão substituível, por exemplo, sendo interna ou externamente fixado ao mesmo, por exemplo, pelo menos parcialmente dentro do alojamento, e é adaptado para comunicar dados com um controlador de aparelho de impressão por meio de um barramento fornecido como parte do aparelho de impressão.

[00016] Um "pacote de circuitos lógicos", como o termo é usado neste documento, refere-se a um ou mais circuitos lógicos que podem ser interconectados ou comunicativamente ligados uns aos outros. Onde mais de um circuito lógico é fornecido, estes podem ser encapsulados como uma única unidade, ou podem ser encapsulados separadamente, ou não encapsulados, ou alguma combinação dos mesmos. O pacote pode ser disposto ou fornecido em um único substrato ou uma pluralidade de substratos. Em alguns exemplos, o pacote pode ser fixado diretamente na parede de cartucho. Em alguns exemplos, o pacote pode compreender uma interface, por exemplo, compreendendo pads ou pinos. A interface de pacote pode ser destinada a se conectar a uma interface de comunicações do componente de aparelho de impressão que, por sua vez, se conecta a um circuito lógico de aparelho de impressão, ou a interface de pacote pode se conectar diretamente ao circuito lógico de aparelho de impressão. Pacotes de exemplo podem ser configurados para se comunicar por meio de uma interface de barramento em série.

[00017] Em alguns exemplos, cada pacote de circuitos lógicos é fornecido com pelo menos um processador e memória. Em um exemplo, o pacote de circuitos lógicos pode ser, ou pode funcionar como, um microcontrolador ou microcontrolador seguro. Em uso, o pacote de circuitos lógicos pode ser aderido ou integrado com o componente de aparelho de impressão substituível. Um pacote de circuitos lógicos pode,

alternativamente, ser referido como um conjunto de circuitos lógicos, ou simplesmente como circuitos lógicos ou circuitos de processamento.

[00018] Em alguns exemplos, o pacote de circuitos lógicos pode responder a vários tipos de solicitações (ou comandos) de um host (por exemplo, um aparelho de impressão). Um primeiro tipo de solicitação pode compreender uma solicitação de dados, por exemplo, informações de identificação e/ou autenticação. Um segundo tipo de solicitação de um host pode ser uma solicitação para realizar uma ação física, como realizar pelo menos uma medição. Um terceiro tipo de solicitação pode ser uma solicitação para uma ação de processamento de dados. Pode haver tipos ou solicitações adicionais.

[00019] Em alguns exemplos, pode haver mais de um endereço associado a um pacote de circuitos lógicos particular, que é usado para endereçar comunicações enviadas através de um barramento para identificar o pacote de circuitos lógicos que é o alvo de uma comunicação (e, portanto, em alguns exemplos, com um componente de aparelho de impressão substituível). Em alguns exemplos, diferentes solicitações são tratadas por diferentes circuitos lógicos do pacote. Em alguns exemplos, os diferentes circuitos lógicos podem ser associados a endereços diferentes.

[00020] Em pelo menos alguns exemplos, uma pluralidade de tais pacotes de circuitos lógicos (cada um dos quais pode ser associado a um componente de aparelho de impressão substituível diferente) pode ser conectado a um barramento I2C. Em alguns exemplos, pelo menos um endereço do pacote de circuitos lógicos pode ser um endereço compatível com I2C (daqui em diante, um endereço I2C), por exemplo, de acordo com um protocolo I2C, para facilitar o direcionamento de comunicações entre mestre para escravos de acordo com protocolo I2C. Em outros exemplos, outras formas de comunicação digital e/ou analógica podem ser usadas.

[00021] A Figura 1 é um exemplo de um sistema de impressão 100. O sistema de impressão 100 compreende um aparelho de impressão 102 em comunicação com circuitos lógicos associados a um componente de aparelho de impressão substituível 104 por meio de um enlace de comunicação 106. Embora, para maior clareza, o componente de aparelho de impressão substituível 104 seja mostrado como externo ao aparelho de impressão 102, em alguns exemplos, o componente de aparelho de impressão substituível 104 pode ser alojado dentro do aparelho de impressão. Embora um tipo particular de aparelho de impressão 2D 102 seja mostrado, um tipo diferente de aparelho de impressão 2D ou um aparelho de impressão 3D pode, em vez disso, ser fornecido.

[00022] O componente de aparelho de impressão substituível 104 pode compreender, por exemplo, um recipiente ou cartucho de material de impressão (que, novamente, pode ser um recipiente de material de construção para impressão 3D, um recipiente de toner líquido ou seco para impressão 2D, ou um recipiente de agente de impressão líquido para impressão 2D ou 3D), que pode, em alguns exemplos, compreender um cabeçote de impressão ou outro componente de distribuição ou transferência. O componente de aparelho de impressão substituível 104 pode, por exemplo, conter um recurso consumível do aparelho de impressão 102, ou um componente que é provável que tenha uma vida útil que é menor (em alguns exemplos, consideravelmente menor) do que a do aparelho de impressão 102. Além disso, embora um único componente de aparelho de impressão substituível 104 seja mostrado neste exemplo, em outros exemplos, pode haver uma pluralidade de componentes de aparelho de impressão substituíveis, por exemplo, compreendendo recipientes de agente de impressão de cores diferentes, cabeçotes de impressão (que podem ser parte integrante dos recipientes), ou semelhantes. Em outros exemplos, os componentes de aparelho de impressão 104 podem compreender componentes de serviço, por exemplo, para serem substituídos por serviço pessoal, exemplos dos quais podem incluir cabeçotes de impressão, cartuchos de processo de toner ou pacote de circuitos lógicos por si só para aderir ao componente de aparelho de impressão correspondente e se comunicar com um circuito lógico de aparelho de impressão compatível.

[00023] Em alguns exemplos, o enlace de comunicações 106 pode compreender um barramento I2C capaz ou compatível (daqui em diante, um barramento I2C).

[00024] A Figura 2 mostra um exemplo de um componente de aparelho de impressão substituível 200, que pode fornecer o componente de aparelho de impressão substituível 104 da Figura 1. O componente de aparelho de impressão substituível 200 compreende uma interface de dados 202 e um pacote de circuitos lógicos 204. Em uso do componente de aparelho de impressão substituível 200, o pacote de circuitos lógicos 204 decodifica os dados recebidos através da interface de dados 202. O circuito lógico pode realizar outras funções conforme definido abaixo. A interface de dados 202 pode compreender um I2C ou outra interface. Em certos exemplos,

a interface de dados 202 pode fazer parte do mesmo pacote que o pacote de circuitos lógicos 204.

[00025] Em alguns exemplos, o pacote de circuitos lógicos 204 pode ser adicionalmente configurado para codificar dados para transmissão por meio da interface de dados 202. Em alguns exemplos, pode haver mais de uma interface de dados 202 fornecida.

[00026] Em alguns exemplos, o pacote de circuitos lógicos 204 pode ser arranjado para atuar como um "escravo" nas comunicações I2C.

[00027] A Figura 3 mostra um exemplo de um aparelho de impressão 300. O aparelho de impressão 300 pode fornecer o aparelho de impressão 102 da Figura 1. O aparelho de impressão 300 pode servir como um host para componentes substituíveis. O aparelho de impressão 300 compreende uma interface 302 para se comunicar com um componente de aparelho de impressão substituível e um controlador 304. O controlador 304 compreende circuitos lógicos. Em alguns exemplos, a interface 302 é uma interface I2C.

[00028] Em alguns exemplos, o controlador 304 pode ser configurado para atuar como um host, ou um mestre, em comunicações I2C. O controlador 304 pode gerar e enviar comandos para pelo menos um componente de aparelho de impressão substituível 200, e pode receber e decodificar respostas recebidas a partir dele. Em outros exemplos, o controlador 304 pode se comunicar com o pacote de circuitos lógicos 204 usando qualquer forma de comunicação digital ou analógica.

[00029] O aparelho de impressão 102, 300 e o componente de aparelho de impressão substituível 104, 200 e/ou o circuito lógico dos mesmos podem ser fabricados e/ou vendidos separadamente. Em um exemplo, um usuário pode adquirir um aparelho de impressão 102, 300 e reter o aparelho 102, 300 por vários anos, enquanto uma pluralidade de componentes de aparelho de impressão substituíveis 104, 200 podem ser adquiridos nesses anos, por exemplo, como agente de impressão é usado na criação de uma saída impressa. Portanto, pode haver pelo menos um grau de compatibilidade para frente e/ou para trás entre o aparelho de impressão 102, 300 e os componentes de aparelho de impressão substituíveis 104, 200. Em muitos casos, esta compatibilidade pode ser fornecida pelo aparelho de impressão 102, 300, pois os componentes de aparelho de impressão substituíveis 104, 200 podem ser relativamente limitados de recursos em termos de seu processamento e/ou capacidade de memória.

[00030] A Figura 4A mostra um exemplo de um pacote de circuitos lógicos 400a, que pode, por exemplo, fornecer o pacote de circuitos lógicos 204 descrito em relação à Figura

2. O pacote de circuitos lógicos 400a pode ser associado a, ou em alguns exemplos fixado a e/ou ser incorporado pelo menos parcialmente dentro de, um componente de aparelho de impressão substituível 200.

[00031] Em alguns exemplos, o pacote de circuitos lógicos 400a é endereçável por meio de um primeiro endereço e compreende um primeiro circuito lógico 402a, em que o primeiro endereço é um endereço I2C para o primeiro circuito lógico 402a. Em alguns exemplos, o primeiro endereço pode ser configurável. Em outros exemplos, o primeiro endereço é um endereço fixo, por exemplo, "com fio", destinado a permanecer o mesmo endereço durante a vida útil do primeiro circuito lógico 402a. O primeiro endereço pode ser associado ao pacote de circuitos lógicos 400a na e durante a conexão com o circuito lógico de aparelho de impressão, fora dos períodos de tempo que estão associados a um segundo endereço, como será estabelecido abaixo. Em sistemas de exemplo em que uma pluralidade de componentes de aparelho de impressão substituíveis devem ser conectados a um único aparelho de impressão, pode haver uma pluralidade correspondente de primeiros endereços diferentes. Em certos exemplos, os primeiros endereços podem ser considerados endereços I2C padrão para pacotes de circuitos lógicos 400a ou componentes de impressão substituíveis.

[00032] Em alguns exemplos, o pacote de circuitos lógicos 400a também pode ser endereçado por meio de um segundo endereço. Por exemplo, o segundo endereço pode ser associado a diferentes funções lógicas ou, pelo menos parcialmente, a dados diferentes do primeiro endereço. Em alguns exemplos, o segundo endereço pode ser associado a um circuito lógico de hardware diferente ou um dispositivo virtual diferente do primeiro endereço.

[00033] Em alguns exemplos, o segundo endereço pode ser configurável. O segundo endereço pode ser um segundo endereço inicial e/ou padrão no início de uma sessão de comunicação por meio do segundo endereço e pode ser reconfigurado para um endereço diferente após o início da sessão. Em alguns exemplos, o segundo endereço pode ser usado durante a sessão de comunicação, o pacote de circuitos lógicos 400a pode ser configurado para definir o endereço para um endereço padrão ou inicial no final da sessão, ou no ou antes do início de uma nova sessão. As comunicações em tal sessão de comunicação podem ser direcionadas para o segundo endereço e entre as sessões de comunicação podem ser direcionadas para o primeiro endereço, pelo qual o circuito lógico de aparelho de impressão 304 pode verificar, por exemplo, diferentes identidades, características e/ou estado através dessas diferentes sessões de comunicação através de endereços diferentes. Em exemplos onde o final de uma sessão de comunicação por meio do segundo endereço está associado a uma perda de energia para pelo menos parte do circuito lógico, conforme estabelecido abaixo, esta perda de energia pode fazer com que o segundo endereço "temporário" seja descartado (por exemplo, o segundo endereço pode ser mantido na memória volátil, enquanto o endereço inicial ou padrão pode ser mantido na memória persistente). Portanto, um segundo endereço "novo" ou "temporário" pode ser definido a cada vez após o início da sessão de comunicação correspondente (embora em alguns casos o segundo endereço "novo" ou "temporário" possa ter sido usado anteriormente em relação ao circuito lógico).

[00034] Em outros exemplos, o pacote de circuitos lógicos 400a pode não voltar ao segundo endereço inicial para iniciar cada sessão de comunicação correspondente. Em vez disso, pode permitir a configuração do segundo endereço em cada sessão de comunicação correspondente, sem alternar para o segundo endereço inicial ou padrão.

[00035] Em outras palavras, o segundo endereço pode ser configurado para ser um segundo endereço inicial no início de um período de tempo durante o qual a sessão de comunicação deve ocorrer. O pacote de circuitos lógicos 400a pode ser configurado para reconfigurar seu segundo endereço para um endereço temporário em resposta a um comando enviado para o segundo endereço inicial e incluindo esse endereço temporário durante esse período de tempo. O pacote de circuitos lógicos 400a pode então ser efetivamente redefinido de modo que ao receber um comando subsequente indicativo da tarefa e período de tempo enviado para o primeiro endereço, o pacote de circuitos lógicos 400a é configurado para ter o mesmo segundo endereço inicial.

[00036] Em alguns exemplos, o segundo endereço inicial e/ou padrão de diferentes pacotes de circuitos lógicos 204, 400a, por exemplo, associados a diferentes tipos de materiais de impressão (tais como cores ou agentes diferentes) e compatíveis com o mesmo circuito lógico de aparelho de impressão 304, podem ser o mesmo. No entanto, para cada sessão de comunicação com o segundo endereço, cada pacote de circuitos lógicos 400a pode ser temporariamente associado a um endereço temporário diferente, que pode ser definido como o segundo endereço para cada sessão de comunicação. Em certos exemplos, um segundo endereço temporário aleatório pode ser usado cada vez, em alguns exemplos com a condição de que cada segundo endereço ativado em um barramento I2C comum em um determinado instante seja diferente dos outros endereços ativados. Em alguns exemplos, um segundo endereço "aleatório" pode ser um segundo endereço que é selecionado a partir de um conjunto predeterminado de segundos endereços possíveis, que podem, em alguns exemplos, ser armazenados no aparelho de impressão. O endereço temporário pode ser gerado pelo circuito lógico de aparelho de impressão 304 para cada pacote de circuitos lógicos conectado 400a e comunicado através do referido comando.

[00037] Em alguns exemplos, o pacote de circuitos lógicos 400a pode compreender uma memória para armazenar o segundo endereço (em alguns exemplos de uma maneira volátil). Em alguns exemplos, a memória pode compreender um registro de memória de endereço programável para esta finalidade.

[00038] Em alguns exemplos, o pacote 400a é configurado de modo que, em resposta a um primeiro comando indicativo de um primeiro período de tempo enviado para o primeiro endereço (e em alguns exemplos uma tarefa), o pacote 400a pode responder de várias maneiras. Em alguns exemplos, o pacote 400a é configurado de modo que seja acessível por meio de pelo menos um segundo endereço durante o período de tempo. Alternativamente ou adicionalmente, em alguns exemplos, o pacote pode realizar uma tarefa, que pode ser a tarefa especificada no primeiro comando. Em outros exemplos, o pacote pode realizar uma tarefa diferente.

[00039] O primeiro comando pode, por exemplo, ser enviado por um host, como um aparelho de impressão no qual o pacote de circuitos lógicos 400a (ou um componente de aparelho de impressão substituível associado) está instalado. Conforme estabelecido em mais detalhes abaixo, a tarefa pode compreender uma tarefa de monitoramento, por exemplo, monitorar um temporizador (e, em alguns exemplos, monitorar o período de tempo). Em outros exemplos, a tarefa pode compreender uma tarefa computacional, como realizar um desafio matemático. Em alguns exemplos, a tarefa pode compreender a ativação de um segundo endereço e/ou a desativação efetiva do primeiro endereço para fins de comunicação (ou pode compreender a realização de ações que resultam na ativação ou habilitação de um segundo endereço e/ou efetivamente desativação ou desabilitação do primeiro endereço). Em alguns exemplos, ativar ou habilitar um segundo endereço pode compreender a configuração (por exemplo, escrever, reescrever ou alterar), ou acionar a configuração de, um segundo endereço (por exemplo, um segundo endereço temporário), por exemplo, escrevendo o segundo endereço em uma porção da memória que é indicativa de um endereço do pacote de circuitos lógicos 400a.

[00040] Onde uma tarefa é especificada, a tarefa e/ou período de tempo pode ser especificado explicitamente no primeiro comando, ou pode ser inferido pelo pacote de circuitos lógicos 400a por referência a uma tabela de pesquisa ou semelhante. Em um exemplo, o primeiro comando pode, por exemplo, compreender dados de modo e dados de tempo. Por exemplo, um primeiro campo de dados, que pode ser enviado como parte de um pacote de dados em série, pode compreender um campo de modo. Isso pode ter, por exemplo, um ou alguns bits ou bytes de tamanho. Um segundo campo de dados, que pode ser enviado como parte do pacote de dados em série do primeiro campo de dados em alguns exemplos, pode compreender um campo de dados de "tempo de permanência". Por exemplo, pode ter cerca de dois ou alguns bits ou bytes de tamanho e pode especificar um período de tempo, por exemplo, em milissegundos.

[00041] Em alguns exemplos, o pacote 400a é configurado de modo a ser inacessível por meio do segundo endereço (o segundo endereço padrão ou temporário ou qualquer endereço diferente do primeiro endereço) por um segundo período de tempo precedendo (em alguns exemplos,

imediatamente precedendo) o primeiro período de tempo e/ou por um terceiro período de tempo após (em alguns exemplos, imediatamente após) o primeiro período de tempo. Em alguns exemplos, o primeiro circuito lógico 402a deve ignorar o tráfego I2C enviado para o primeiro endereço (ou qualquer endereço diferente de um segundo endereço atualmente ativo) durante o período de tempo. Em outras palavras, o pacote 400a pode responder a comandos direcionados ao primeiro endereço e não a comandos direcionados ao segundo endereço fora do primeiro período de tempo; e pode responder a comandos direcionados ao segundo endereço e não a comandos direcionados ao primeiro endereço durante o primeiro período de tempo. O termo "ignorar", conforme usado neste documento em relação aos dados enviados no barramento, pode compreender qualquer ou qualquer combinação de não receber (em alguns exemplos, não ler os dados em uma memória), não agir sobre (por exemplo, não seguir um comando ou instrução) e/ou não responder (ou seja, não fornecer uma confirmação e/ou não responder com os dados solicitados). Por exemplo, "ignorar" o tráfego I2C enviado para o primeiro endereço pode ser definido como o pacote de circuitos lógicos 400a não respondendo às comunicações direcionadas para o primeiro endereço (ou qualquer endereço diferente de um segundo endereço atualmente ativo como perceptível pelo circuito lógico de aparelho de impressão 304).

[00042] Fazer com que o primeiro circuito lógico 402a "ignore" (ou de outra forma não responda a) tráfego I2C enviado para o primeiro endereço durante o período de tempo para o qual o segundo endereço está ativado ou em uso permite que o primeiro e o segundo endereços sejam inteiramente independentes um do outro.

Por exemplo, o primeiro endereço pode ser compatível com I2C, enquanto um segundo endereço pode ser de qualquer formato, incluindo em alguns exemplos um formato não compatível com I2C.

Além disso, se o primeiro endereço for efetivamente desativado durante o período de tempo, não é necessário considerar qualquer resposta a um comando que o pacote 400a possa considerar ser endereçado ao primeiro endereço.

Por exemplo, o primeiro endereço pode ser representado por uma sequência de bits particular e, se houver a possibilidade de que o primeiro endereço possa ser reconhecido quando o pacote não deve ser endereçado usando o primeiro endereço, podem ser tomadas precauções para que esta sequência de bit de identificação seja evitada quando o pacote não deve ser endereçado usando o primeiro endereço.

A probabilidade desse evento pode aumentar no caso onde a comunicação é estabelecida por meio de diferentes segundos endereços temporários dos respectivos pacotes de circuitos lógicos diferentes em um único período de tempo no mesmo barramento em série.

Se essas situações não forem gerenciadas corretamente, um comportamento indeterminado ou inesperado pode ser visto.

No entanto, se o primeiro endereço for efetivamente desativado durante o período de tempo, não há necessidade de tal consideração ou precaução, e os comandos que poderiam ser de outra forma inadvertidamente recebidos e interpretados pelo pacote 400a como tendo sido recebidos pelo primeiro endereço não serão recebidos como o primeiro endereço que é efetivamente inativado.

O inverso também pode ser verdadeiro (isto é, comandos que podem ser inadvertidamente considerados como endereçados a qualquer segundo endereço não serão recebidos pelo pacote 400a fora do período de tempo se esse endereço for efetivamente desativado fora do período de tempo).

[00043] Em alguns exemplos, o primeiro e o segundo endereços podem ser de comprimentos diferentes. Por exemplo, o primeiro endereço pode ser um endereço de 10 bits e o segundo endereço pode ser um endereço de 7 bits. Em outros exemplos, o primeiro e o segundo endereços podem ter o mesmo comprimento, por exemplo, ambos compreendendo um endereço de 7 ou 10 bits. Em certos exemplos, o primeiro e o segundo endereços padrões são conectados fisicamente, enquanto o segundo endereço permite a reconfiguração para o endereço temporário, conforme explicado acima. Em outros exemplos, o primeiro e o segundo endereços podem ser programados.

[00044] Em alguns exemplos, o primeiro circuito lógico 402a deve realizar uma tarefa, que pode ser a tarefa especificada no comando recebido, durante o período de tempo. No entanto, em outros exemplos, por exemplo, para permitir maior compatibilidade, o primeiro circuito lógico 402a pode não realizar a tarefa especificada (por exemplo, se não for capaz de fazê-lo, ou se for desnecessário fazê-lo para manter o primeiro circuito lógico 402a "ocupado", conforme descrito abaixo).

[00045] Em alguns exemplos, o primeiro circuito lógico 402a pode, com efeito, não responder a (ou seja, ignorar) solicitações enviadas para o primeiro endereço como resultado da realização de uma tarefa, que pode ser uma tarefa especificada no primeiro comando. Em alguns exemplos, a tarefa pode, pelo menos, consumir substancialmente a capacidade de processamento do primeiro circuito lógico 402a. Por exemplo, a tarefa pode compreender monitorar um temporizador de tal forma que a capacidade de processamento do primeiro circuito lógico 402a seja substancialmente dedicada a essa tarefa.

Em outros exemplos, a capacidade de processamento pode ser substancialmente dedicada à realização de uma tarefa computacional, como uma tarefa aritmética.

Em um exemplo simples, o primeiro circuito lógico 402a pode ser encarregado de calcular um valor como pi.

Esta tarefa pode ser, de acordo com o presente entendimento, ilimitada no sentido de que um processador poderia continuar calculando pi com mais casas decimais por um período infinito de tempo.

Portanto, o desempenho desta tarefa até a conclusão excede qualquer período de tempo provável especificado no primeiro comando.

Por exemplo, tais períodos de tempo podem ser, em alguns exemplos, da ordem de segundos ou dezenas de segundos.

Se o primeiro circuito lógico for dedicado à tarefa de calcular pi/monitorar um temporizador até que o período de tempo tenha passado, ele também pode não estar monitorando o tráfego enviado para ele por meio de um barramento de comunicação ou semelhante.

Portanto, mesmo que as comunicações fossem enviadas para o primeiro endereço, elas seriam ignoradas.

Pode-se notar que certos dispositivos escravos I2C geralmente ignorarão um barramento durante a realização de qualquer tipo de processamento.

No entanto, o processamento aqui especificado está associado ao período de tempo.

Observa-se que, dado que o pacote de circuitos lógicos não responde às comunicações para seu primeiro endereço durante para o tempo para o qual o segundo endereço é ativado, em alguns exemplos, o segundo endereço (temporário) pode ser o mesmo que o primeiro endereço pelo qual a função desejada correspondente a esse segundo endereço ainda pode ser alcançada. No entanto, como explicado antes, em outros exemplos, o segundo endereço é diferente do primeiro endereço.

[00046] Será apreciado que a tarefa de calcular pi é meramente um exemplo de uma tarefa que geralmente pode exceder um período de tempo especificado em um primeiro comando. Outros exemplos de tarefas computacionais com um tempo de conclusão que provavelmente excederá o período de tempo podem ser selecionados, por exemplo, com base na duração do período de tempo em consideração. Por exemplo, se o período de tempo não deve durar mais do que 3 segundos, uma tarefa de processamento que excederá 3 segundos de duração pode ser realizada (e, em alguns exemplos, instruída no primeiro comando). Além disso, em outros exemplos, como observado acima, a tarefa pode compreender o monitoramento de um período de tempo.

[00047] Em outros exemplos, os pacotes de circuitos lógicos 400a podem ser configurados para, em resposta a tal primeiro comando incluindo a tarefa e o período de tempo, não responder às comunicações direcionadas ao seu primeiro endereço, não necessariamente realizando uma tarefa de processamento, mas efetivamente sendo programado para não responder.

[00048] Em alguns exemplos, o pacote 400a é configurado para fornecer um primeiro conjunto de respostas, ou para operar em um primeiro modo, em resposta às instruções enviadas para o primeiro endereço e para fornecer um segundo conjunto de respostas, ou para operar em um segundo modo, em resposta às instruções enviadas para o segundo endereço. Em outras palavras, o endereço pode acionar diferentes funções fornecidas pelo pacote 400a. Em alguns exemplos, pelo menos uma resposta do primeiro conjunto de respostas é emitida em resposta aos comandos enviados para o primeiro endereço e não em resposta aos comandos enviados para o segundo endereço e pelo menos uma resposta do segundo conjunto de respostas é emitida em resposta aos comandos enviados para o segundo endereço e não em resposta aos comandos enviados para o primeiro endereço. Em alguns exemplos, o primeiro conjunto de respostas pode ser autenticado criptograficamente (ou seja, acompanhado por um código de autenticação de mensagem gerado usando uma chave de base, ou de outra forma criptograficamente "assinado" e/ou criptografado, ver, por exemplo, a publicação de patente US nº 9619663, incorporada aqui por referência) e o segundo conjunto de respostas não é autenticado criptograficamente. Em alguns exemplos, o segundo conjunto de respostas pode se relacionar aos dados de sensor e o primeiro conjunto de respostas pode não se relacionar aos dados de sensor. Em alguns exemplos, as mensagens podem ser acompanhadas por um identificador de chave de sessão. Por exemplo, uma identidade de um circuito lógico do pacote 400a pode ser comunicada no primeiro e no segundo conjunto de respostas, pelo que é autenticada criptograficamente no primeiro conjunto, mas não no segundo conjunto. Isso pode permitir que o pacote 400a forneça duas funções distintas. Os dados podem ser emitidos a partir de um buffer de dados de saída do pacote 400a.

[00049] Em alguns exemplos, o pacote 400a pode ser configurado para participar de um primeiro processo de validação usando comunicações I2C enviadas para o primeiro endereço, e para participar de um segundo processo de validação usando comunicações enviadas para o segundo endereço. Conforme observado acima, o segundo endereço pode ser um endereço reconfigurável e, em alguns exemplos, pode ser reconfigurado após a realização do primeiro processo de validação. Em alguns exemplos, o primeiro processo de validação pode compreender uma troca de mensagens criptografadas ou autenticáveis, em que as mensagens são criptografadas e/ou assinadas com base em uma chave de base armazenada no pacote, que pode ser uma chave secreta (ou com base em uma chave base secreta) que corresponde a uma chave secreta armazenada ou mantida no aparelho de impressão. Em alguns exemplos, o segundo processo de validação pode compreender uma verificação de integridade, na qual o pacote 400a pode retornar valores de dados solicitados de modo que um aparelho de host possa verificar se esses valores de dados atendem a critérios predeterminados.

[00050] Nos exemplos apresentados acima, os endereços usados para se comunicar com o pacote de circuitos 400a foram descritos. Outras comunicações podem ser direcionadas para endereços de memória a serem usados para solicitar informações associadas a esses endereços de memória. Os endereços de memória podem ter uma configuração diferente do primeiro e segundo endereços do pacote de circuitos lógicos 400a. Por exemplo, um aparelho de host pode solicitar que um determinado registro de memória seja lido no barramento, incluindo o endereço de memória em um comando de leitura. Em outras palavras, um aparelho de host pode ter um conhecimento e/ou controle do arranjo de uma memória. Por exemplo, pode haver uma pluralidade de registros de memória e endereços de memória correspondentes associados ao segundo endereço. Um determinado registro pode ser associado a um valor, que pode ser estático ou reconfigurável. O aparelho de host pode solicitar que o registro seja lido no barramento, identificando esse registro usando o endereço de memória. Em alguns exemplos, os registros podem compreender qualquer ou qualquer combinação de registro(s) de endereço, registro(s) de parâmetro (por exemplo, para armazenar parâmetros de ganho e/ou deslocamento), registro(s) de identificação de sensor (que pode armazenar uma indicação de um tipo de sensor), registro(s) de leitura do sensor (que pode armazenar valores lidos ou determinados usando um sensor), registro(s) de número de sensor (que pode armazenar um número ou contagem de sensores), registro(s) de identidade de versão, registro(s) de memória para armazenar uma contagem de ciclos de relógio, registro(s) de memória para armazenar um valor indicativo de um histórico de leitura/escrita do circuito lógico, ou outros registros.

[00051] A Figura 4B mostra outro exemplo de um pacote de circuitos lógicos 400b. Neste exemplo, o pacote 400b compreende um primeiro circuito lógico 402b, neste exemplo, compreendendo um primeiro temporizador 404a e um segundo circuito lógico 406a, neste exemplo, compreendendo um segundo temporizador 404b. Enquanto neste exemplo, cada um do primeiro e segundo circuitos lógicos 402b, 406a compreende seu próprio temporizador 404, em outros exemplos, eles podem compartilhar um temporizador ou fazer referência a pelo menos um temporizador externo. Em outro exemplo, o primeiro circuito lógico 402b e o segundo circuito lógico 406a estão ligados por um percurso de sinal dedicado 408.

[00052] Em um exemplo, o pacote de circuitos lógicos

400b pode receber um primeiro comando que compreende dois campos de dados. Um primeiro campo de dados é um campo de dados de um byte que define um modo de operação solicitado. Por exemplo, pode haver uma pluralidade de modos predefinidos, como um primeiro modo, em que o pacote de circuitos lógicos 400b deve ignorar o tráfego de dados enviado para o primeiro endereço (por exemplo, durante a realização de uma tarefa) e um segundo modo no qual o pacote de circuitos lógicos 400b deve ignorar o tráfego de dados enviado para o primeiro endereço e transmitir um sinal de habilitação para o segundo circuito lógico 406a, como é adicionalmente estabelecido abaixo.

[00053] O primeiro comando pode incluir campos adicionais, como um campo de endereço e/ou uma solicitação para confirmação.

[00054] O pacote de circuitos lógicos 400b está configurado para processar o primeiro comando. Se o primeiro comando não pode ser cumprido (por exemplo, um parâmetro de comando é de um comprimento ou valor inválido, ou não é possível habilitar o segundo circuito lógico 406a), o pacote de circuitos lógicos 400b pode gerar um código de erro e enviar este a um enlace de comunicação a ser retornado ao circuito lógico de host, por exemplo, no aparelho de impressão.

[00055] Se, no entanto, o primeiro comando é validamente recebido e pode ser cumprido, o pacote de circuitos lógicos 400b mede a duração do período de tempo incluído no primeiro comando, por exemplo, utilizando o temporizador 404a. Em alguns exemplos, o temporizador 404a pode compreender uma "árvore de relógio" digital. Em outros exemplos, o temporizador 404a pode compreender um circuito RC, um oscilador de anel, ou alguma outra forma de oscilador ou temporizador. Neste exemplo, em resposta ao recebimento de um primeiro comando válido, o primeiro circuito lógico 402b habilita o segundo circuito lógico 406a e desabilita efetivamente o primeiro endereço, por exemplo, atribuindo ao primeiro circuito lógico 402b uma tarefa de processamento, conforme descrito acima. Em alguns exemplos, habilitar o segundo circuito lógico 406a compreende enviar, pelo primeiro circuito lógico 402b, um sinal de ativação para o segundo circuito lógico 406a. Em outras palavras, neste exemplo, o pacote de circuitos lógicos 400b é configurado de modo que o segundo circuito lógico 406a seja habilitado seletivamente pelo primeiro circuito lógico 402b.

[00056] Neste exemplo, o segundo circuito lógico 406a é ativado pelo primeiro circuito lógico 402b enviando um sinal através de um percurso de sinal 408, que pode ou não ser um percurso de sinal dedicado 408, isto é, dedicado para ativar o segundo circuito lógico 406a. Em um exemplo, o primeiro circuito lógico 402b pode ter um pino de contato dedicado ou pad conectado ao percurso de sinal 408, que liga o primeiro circuito lógico 402b e o segundo circuito lógico 406a. Em um exemplo particular, o pino de contato dedicado ou pad pode ser um pino de entrada/saída de propósito geral (um GPIO) do primeiro circuito lógico 402b. O pino/ pad de contato pode servir como um contato de ativação do segundo circuito lógico 406a.

[00057] A tensão do percurso de sinal 408 pode ser conduzida para ser alta, a fim de habilitar o segundo circuito lógico 406a. Em alguns exemplos, tal sinal pode estar presente substancialmente durante a duração do primeiro período de tempo, por exemplo, começando após o recebimento do primeiro comando e pode cessar no final do primeiro período de tempo. Conforme observado acima, a ativação pode ser acionada por um campo de dados no comando. Em outros exemplos, o segundo circuito lógico pode ser habilitado/desabilitado seletivamente, por exemplo, durante o período de tempo, de outra maneira.

[00058] Em alguns exemplos, tal pad ou pino de contato é fornecido de maneira a ser geralmente inacessível do exterior de um componente de aparelho de impressão substituível. Por exemplo, pode estar relativamente distante de uma interface e/ou pode ser totalmente fechado por um alojamento. Isso pode ser útil para garantir que ele seja acionado apenas por meio do primeiro circuito lógico 402b.

[00059] Neste exemplo, o segundo circuito lógico 406a é endereçável por meio de pelo menos um segundo endereço. Em alguns exemplos, quando o segundo circuito lógico 406a é ativado ou habilitado, ele pode ter um segundo endereço inicial ou padrão, que pode ser um endereço I2C ou ter algum outro formato de endereço. O segundo circuito lógico 406a pode receber instruções de um circuito lógico principal ou host para alterar o endereço inicial para um segundo endereço temporário. Em alguns exemplos, o segundo endereço temporário pode ser um endereço que é selecionado pelo circuito mestre ou lógico de host. Isto pode permitir que o segundo circuito lógico 406a seja fornecido em um de uma pluralidade de pacotes 400 no mesmo barramento I2C que, pelo menos inicialmente, compartilham o mesmo segundo endereço inicial. Este endereço padrão compartilhado pode mais tarde ser definido como um endereço temporário específico pelo circuito lógico de aparelho de impressão, permitindo assim que a pluralidade de pacotes tenha segundos endereços diferentes durante seu uso temporário, facilitando as comunicações para cada pacote individual. Ao mesmo tempo, fornecer o mesmo segundo endereço inicial pode ter vantagens de fabricação ou teste.

[00060] Em alguns exemplos, o segundo circuito lógico 406a pode compreender uma memória. A memória pode compreender um registrador de endereço programável para armazenar o segundo endereço inicial e/ou temporário (em alguns exemplos de maneira volátil). Em alguns exemplos, o segundo endereço pode ser definido seguindo e/ou executando um comando de escrita I2C. Em alguns exemplos, o segundo endereço pode ser configurável quando o sinal de ativação está presente ou alto, mas não quando está ausente ou baixo. O segundo endereço pode ser definido como um endereço padrão quando um sinal de ativação é removido e/ou na restauração da ativação do segundo circuito lógico 406a. Por exemplo, cada vez que o sinal de habilitação sobre o percurso de sinal 408 é baixo, o segundo circuito lógico 406a, ou a(s) parte(s) relevante(s) do mesmo, pode ser redefinido. O endereço padrão pode ser definido quando o segundo circuito lógico 406a, ou a(s) parte(s) relevante(s) do mesmo, é comutado da redefinição. Em alguns exemplos, o endereço padrão é um valor de identificação de 7 ou 10 bits. Em alguns exemplos, o endereço padrão e o segundo endereço temporário podem ser escritos em um único registro de endereço comum.

[00061] Em alguns exemplos, o endereço do segundo circuito lógico 406a pode ser reescrito a qualquer momento no qual for habilitado. Em alguns exemplos, quando conectado ao barramento, o segundo circuito lógico 406a pode estar em um estado de baixa corrente, exceto quando está em um estado habilitado.

[00062] Em alguns exemplos, o segundo circuito lógico 406a pode compreender um dispositivo de redefinição de inicialização (POR). Isto pode compreender um dispositivo eletrônico que detecta a energia aplicada ao segundo circuito lógico 406a e gera um impulso de redefinição que vai para todo o segundo circuito lógico 406a colocando-o em um estado conhecido. Tal dispositivo POR pode ser de utilidade particular no teste do pacote 400b antes da instalação.

[00063] Em alguns exemplos, uma pluralidade de outros circuitos lógicos podem ser "encadeados" juntos, com outros pinos (que podem ser pinos GPIO) ou semelhantes. Em alguns exemplos, uma vez que o segundo endereço foi escrito (ou seja, o circuito lógico tem um endereço que é diferente de seu endereço padrão), ele pode ativar um pino ou pad 'de saída', e um pino ou pad 'de entrada' do próximo circuito lógico na cadeia (se houver), acionando para cima e o circuito lógico pode ser habilitado. Esse(s) circuito(s) lógico(s) adicional(is) pode(m) funcionar conforme descrito em relação ao segundo circuito lógico 406a. Tais circuitos lógicos adicionais podem ter o mesmo endereço padrão que o segundo circuito lógico 406a em alguns exemplos. Não há limite absoluto de quantos circuitos lógicos podem ser encadeados em série e acessados desta forma, no entanto, pode haver uma limitação prática em uma determinada implementação com base na resistência em série nas linhas de barramento, no número de IDs de escravo, e semelhantes.

[00064] Em um exemplo, o primeiro circuito lógico 402b é configurado para gerar um sinal de ativação que pode ser um sinal ativo de redefinição assíncrono baixo. Em alguns exemplos, quando este sinal é removido (ou conduzido para um 0 lógico), o segundo circuito lógico 406a pode cessar imediatamente as operações. Por exemplo, as transferências de dados podem cessar imediatamente, e um estado padrão (que pode ser um estado de hibernação e/ou um estado de baixa corrente) pode ser assumido pelo segundo circuito lógico 406a. Em alguns exemplos, memórias como registros podem reverter para um estado inicializado (por exemplo, um endereço padrão pode compreender um estado inicializado de um registro de endereço).

[00065] Em um exemplo em que um barramento I2C é usado para comunicações com o pacote 400b, o primeiro circuito lógico 402b e o segundo circuito lógico 406a podem ser conectados ao mesmo barramento I2C. Como observado acima, uma conexão adicional, por exemplo fornecida entre os pinos GPIO do primeiro circuito lógico 402b e o segundo circuito lógico 406a pode ser ativado seletivamente após o recebimento de um comando dedicado. Por exemplo, o primeiro circuito lógico 402b pode conduzir um pino GPIO acionado para cima por um período de tempo especificado em um comando (enquanto que por padrão o pino pode estar em um estado baixo). Durante este período de tempo, o primeiro circuito lógico 402b pode não reconhecer ("NAK") quaisquer tentativas de se comunicar usando o primeiro endereço. No final do período de tempo especificado, o pino de contato dedicado pode ser retornado ao estado "baixo", e o primeiro circuito lógico 402b pode ser receptivo a comunicações no barramento I2C enviado para o primeiro endereço mais uma vez. No entanto, enquanto o pino de contato é acionado para cima, o segundo circuito lógico 406a pode ser habilitado e receptivo às comunicações no barramento I2C.

[00066] Pode-se notar que, ao compartilhar contatos I2C entre o primeiro circuito lógico 402b e o segundo circuito lógico 406a, o custo de interconexão elétrica é pequeno. Além disso, se o segundo circuito lógico for alimentado seletivamente apenas durante o período de tempo, ele pode ser menos suscetível ao desgaste eletroquímico. Além disso, isso pode permitir que vários pacotes compreendendo os respectivos primeiros circuitos lógicos 402b e segundos circuitos lógicos 406a sejam fornecidos no mesmo barramento em série I2C, onde os segundos circuitos lógicos 406a podem (pelo menos inicialmente) compartilhar um endereço, que pode, por sua vez, reduzir complexidades de fabricação e implantação.

[00067] Em alguns exemplos, conforme descrito acima, o pacote de circuitos lógicos 400b compreende um primeiro modo operacional no qual ele responde à comunicação enviada para o primeiro endereço e não qualquer segundo endereço e um segundo modo operacional no qual ele responde às comunicações enviadas para um segundo endereço (por exemplo, o segundo endereço atualmente em uso e, em alguns exemplos, atualmente armazenado em um registro dedicado do segundo circuito lógico 406a) e não o primeiro endereço.

[00068] No exemplo ilustrado na Fig. 4b, o segundo circuito lógico 406a compreende um primeiro arranjo 410 de células e pelo menos uma segunda célula 412 ou segundo arranjo de segundas células. As primeiras células 416 a-f,

414 a-f e a pelo menos uma segunda célula 412 podem compreender resistores. As primeiras células 416 a-f, 414 a- f e a pelo menos uma segunda célula 412 podem compreender sensores. Em um exemplo, o primeiro arranjo de células 410 compreende um sensor de nível de material de impressão e a pelo menos uma segunda célula 412 compreende outro sensor e/ou outro arranjo de sensores.

[00069] Neste exemplo, o primeiro arranjo de células 410 compreende um sensor configurado para detectar um nível de material de impressão de um suprimento de impressão, que pode em alguns exemplos ser um sólido, mas em exemplos aqui descritos é um líquido, por exemplo, uma tinta ou outro agente de impressão líquido. O primeiro arranjo de células 410 pode compreender uma série de sensores de temperatura (por exemplo, células 414a-f) e uma série de elementos de aquecimento (por exemplo, células 416a-f), por exemplo, semelhante em estrutura e função em comparação com as arranjos de sensores de nível descritos em WO2017/074342 (incorporado aqui por referência), WO2017/184147 (incorporado aqui por referência) e WO2018/022038 (incorporado aqui por referência). Neste exemplo, a resistência de uma célula de resistor 414 está ligada à sua temperatura. As células de aquecedor 416 podem ser usadas para aquecer as células de sensor 414 diretamente ou indiretamente usando um meio. O comportamento subsequente das células de sensor 414 depende do meio no qual estão submersas, por exemplo, se estão em líquido (ou em alguns exemplos, encapsuladas em um meio sólido) ou no ar. Aqueles que estão submersos em líquido/encapsulados podem geralmente perder calor mais rápido do que aqueles que estão no ar,

porque o líquido ou sólido pode conduzir o calor para longe das células de resistência 414 melhor do que o ar. Portanto, um nível de líquido pode ser determinado com base em quais das células do resistor 414 estão expostas ao ar, e isso pode ser determinado com base em uma leitura de sua resistência seguindo (pelo menos o início de) um pulso de calor fornecido pela célula de aquecedor associada 416.

[00070] Em alguns exemplos, cada célula de sensor 414 e célula de aquecedor 416 são empilhadas uma diretamente em cima da outra. O calor gerado por cada célula de aquecedor 416 pode ser substancialmente espacialmente contido dentro do perímetro de layout de elemento de aquecedor, de modo que o fornecimento de calor seja substancialmente confinado à célula de sensor 414 empilhada diretamente acima da célula de aquecedor 416. Em alguns exemplos, cada célula de sensor 414 pode ser disposta entre uma célula de aquecedor associada 416 e a interface fluido/ar.

[00071] Neste exemplo, a segundo arranjo de células 412 compreende uma pluralidade de células diferentes que podem ter uma função diferente, como diferentes funções de detecção. Por exemplo, o primeiro e o segundo arranjos de células 410, 412 podem incluir diferentes tipos de resistor. Diferentes arranjos de células 410, 412 para diferentes funções podem ser fornecidos no segundo circuito lógico 406a.

[00072] A Figura 4C mostra um exemplo de como um primeiro circuito lógico 402c e um segundo circuito lógico 406b de um pacote de circuitos lógicos 400c, que pode ter qualquer um dos atributos dos circuitos/pacotes descritos acima, podem se conectar a um barramento I2C e um ao outro. Como é mostrado na Figura, cada um dos circuitos 402c, 406b tem quatro pads (ou pinos) 418a-d conectando-se às linhas de um barramento I2C de Energia, Terra, Relógio e Dados. Em outro exemplo, quatro pads de conexão comuns são usados para conectar ambos os circuitos lógicos 402c, 406b a quatro pads de conexão correspondentes da interface de controlador de aparelho de impressão. É observado que em alguns exemplos, em vez de quatro pads de conexão, pode haver menos pads de conexão. Por exemplo, a energia pode ser colhida do pad de relógio; um relógio interno pode ser fornecido; ou o pacote pode ser aterrado por meio de outro circuito de aterramento; de modo que, um ou mais dos pads podem ser omitidos ou redundantes. Portanto, em diferentes exemplos, o pacote poderia usar apenas dois ou três pads de interface e/ou poderia incluir pads “falsos”.

[00073] Cada um dos circuitos 402c, 406b tem um pino de contato 420, que é conectado por uma linha de sinal comum

422. O pino de contato 420 do segundo circuito serve como um contato de habilitação do mesmo.

[00074] Neste exemplo, cada um do primeiro circuito lógico 402c e do segundo circuito lógico 406b compreendem uma memória 423a, 423b.

[00075] A memória 423a do primeiro circuito lógico 402c armazena informações que compreendem valores criptográficos (por exemplo, uma chave criptográfica e/ou um valor de semente a partir do qual uma chave pode ser derivada) e dados de identificação e/ou dados de estado do componente de aparelho de impressão substituível associado. Em alguns exemplos, a memória 423a pode armazenar dados que representam as características do material de impressão, por exemplo, qualquer, qualquer parte ou qualquer combinação de seu tipo, cor, mapa de cores, receita, número de lote, idade, entre outros.

[00076] A memória 423b do segundo circuito lógico 406b compreende um registrador de endereço programável para conter um endereço inicial do segundo circuito lógico 406b quando o segundo circuito lógico 406b é habilitado primeiro e para subsequentemente conter um segundo endereço adicional (temporário) (em alguns exemplos em forma volátil). O segundo endereço adicional, por exemplo, temporário, pode ser programado no segundo registro de endereço após o segundo circuito lógico 406b ser habilitado, e pode ser efetivamente apagado ou substituído no final de um período de habilitação. Em alguns exemplos, a memória 423b pode adicionalmente compreender registros programáveis para armazenar qualquer, ou qualquer combinação de dados de histórico de leitura/escrita, dados de contagem de células (por exemplo, resistor ou sensor), dados de conversor analógico para digital (ADC e/ou DAC), e uma contagem de relógio, de forma volátil ou não volátil. O uso de tais dados é descrito em mais detalhes abaixo. Certas características, como contagem de células ou características ADC ou DAC, podem ser derivadas do segundo circuito lógico em vez de serem armazenadas como dados separados na memória.

[00077] Em um exemplo, a memória 423b do segundo circuito lógico 406b armazena qualquer ou qualquer combinação de um endereço, por exemplo, o segundo endereço I2C; uma identificação na forma de um ID de revisão; e o número de índice da última célula (que pode ser o número de células menos um, pois os índices podem começar em 0), por exemplo, para cada um dos diferentes arranjos de células ou para vários arranjos de células diferentes se eles tiverem o mesmo número de células.

[00078] No uso do segundo circuito lógico 406b, em alguns estados operacionais, a memória 423b do segundo circuito lógico 406 pode armazenar qualquer ou qualquer combinação de dados de controle de temporizador, o que pode permitir um temporizador do segundo circuito e/ou ativar o ruído (dithering) de frequência nele, no caso de alguns temporizadores, como osciladores em anel; um valor de dados de controle de ruído (dither) (para indicar uma direção e/ou valor de ruído (dither)); e um valor de acionamento de teste de amostra de temporizador (para acionar um teste do temporizador por amostragem do temporizador em relação aos ciclos de relógio mensuráveis pelo segundo circuito lógico 406b).

[00079] Embora as memórias 423a, 423b sejam mostradas como memórias separadas aqui, elas podem ser combinadas como um recurso de memória compartilhada, ou divididas de alguma outra maneira. As memórias 423a, 423b podem compreender um único ou múltiplos dispositivos de memória, e podem compreender qualquer ou qualquer combinação de memória volátil, por exemplo, DRAM, SRAM, registros, entre outras e memória não volátil, por exemplo, ROM, EEPROM, Flash, EPROM, memristor, entre outras.

[00080] Embora um pacote 400c seja mostrado na Figura 4C, pode haver uma pluralidade de pacotes com uma configuração semelhante ou diferente anexada ao barramento.

[00081] A Figura 4D mostra um exemplo de circuito de processamento 424 que é para uso com um recipiente de material de impressão. Por exemplo, o circuito de processamento 424 pode ser fixado ou integrado ao mesmo. Como já mencionado, o circuito de processamento 424 pode compreender qualquer uma das características de, ou ser o mesmo que, qualquer outro pacote de circuitos lógicos desta divulgação.

[00082] Neste exemplo, o circuito de processamento 424 compreende uma memória 426 e um primeiro circuito lógico 402d que permite uma operação de leitura da memória 426. O circuito de processamento 424 é acessível por meio de um barramento de interface de um aparelho de impressão no qual o recipiente de material de impressão está instalado e está associado a um primeiro endereço e pelo menos um segundo endereço. O barramento pode ser um barramento I2C. O primeiro endereço pode ser um endereço I2C do primeiro circuito lógico 402d. O primeiro circuito lógico 402d pode ter qualquer um dos atributos dos outros exemplos de circuitos/pacotes descritos nesta divulgação.

[00083] O primeiro circuito lógico 402d está adaptado para participar na autenticação do recipiente de materiais de impressão por um aparelho de impressão no qual o recipiente está instalado. Por exemplo, isso pode compreender um processo criptográfico, como qualquer tipo de comunicação autenticada criptograficamente ou troca de mensagens, por exemplo, com base em uma chave criptográfica armazenada na memória 426, e que pode ser usada em conjunto com as informações armazenadas na impressora. Em alguns exemplos, uma impressora pode armazenar uma versão de uma chave que seja compatível com vários recipientes de material de impressão diferentes para fornecer a base de um "segredo compartilhado". Em alguns exemplos, a autenticação de um recipiente de material de impressão pode ser realizada com base em tal segredo compartilhado. Em alguns exemplos, o primeiro circuito lógico 402d pode participar em uma mensagem para derivar uma chave de sessão com o aparelho de impressão e as mensagens podem ser assinadas usando um código de autenticação de mensagem baseado em tal chave de sessão. Exemplos de circuitos lógicos configurados para autenticar criptograficamente mensagens de acordo com este parágrafo são descritos na publicação da patente US nº 9619663 mencionada anteriormente (incorporada neste documento por referência).

[00084] Em alguns exemplos, a memória 426 pode armazenar dados compreendendo: dados de identificação e dados de histórico de leitura/escrita. Em alguns exemplos, a memória 426 compreende adicionalmente dados de contagem de células (por exemplo, dados de contagem de sensor) e dados de contagem de relógio. Os dados de contagem de relógio podem indicar uma velocidade de relógio de um primeiro e/ou segundo temporizador 404a, 404b (ou seja, um temporizador associado ao primeiro circuito lógico ou ao segundo circuito lógico). Em alguns exemplos, pelo menos uma porção da memória 426 está associada a funções de um segundo circuito lógico, como um segundo circuito lógico 406a, conforme descrito em relação à Figura 4B acima. Em alguns exemplos, pelo menos uma porção dos dados armazenados na memória 426 deve ser comunicada em resposta aos comandos recebidos por meio do segundo endereço. Em alguns exemplos, a memória 426 compreende um registro de endereço programável ou campo de memória para armazenar um segundo endereço do circuito de processamento (em alguns exemplos de uma maneira volátil). O primeiro circuito lógico

402d pode permitir a operação de leitura da memória 426 e/ou pode realizar tarefas de processamento.

[00085] Outros exemplos de primeiros circuitos lógicos 402 descritos neste documento podem ser adaptados para participar em processos de autenticação de uma maneira semelhante.

[00086] A memória 426 pode, por exemplo, compreender dados que representam características de material de impressão, por exemplo, qualquer ou qualquer combinação de seu tipo, cor, número de lote, idade, etc. A memória 426 pode, por exemplo, compreender dados a serem comunicados em resposta aos comandos recebidos através do primeiro endereço. O circuito de processamento pode compreender o primeiro circuito lógico para permitir operações de leitura da memória e realizar tarefas de processamento.

[00087] Em alguns exemplos, o circuito de processamento 424 é configurado de modo que, após o recebimento do primeiro comando indicativo de uma tarefa e um primeiro período de tempo enviado para o primeiro circuito lógico 402d através do primeiro endereço, o circuito de processamento 424 é acessível por pelo menos um segundo endereço durante o primeiro período de tempo. Alternativamente ou adicionalmente, o circuito de processamento 424 pode ser configurado de modo que em resposta a um primeiro comando indicativo de uma tarefa e um primeiro período de tempo enviado para o primeiro circuito lógico 402d endereçado usando o primeiro endereço, o circuito de processamento 424 deve desconsiderar (por exemplo "ignorar" ou "não responder a") tráfego I2C enviado para o primeiro endereço por substancialmente a duração do período de tempo conforme medido por um temporizador do circuito de processamento 424 (por exemplo, um temporizador 404a, b como descrito acima). Em alguns exemplos, o circuito de processamento pode realizar adicionalmente uma tarefa, que pode ser a tarefa especificada no primeiro comando. O termo "desconsiderar" ou "ignorar", conforme usado neste documento em relação aos dados enviados no barramento, pode compreender qualquer ou qualquer combinação de não receber (em alguns exemplos, não ler os dados em uma memória), não agir sobre (por exemplo, não seguir um comando ou instrução) e/ou não responder (ou seja, não fornecer uma confirmação e/ou não responder com os dados solicitados).

[00088] O circuito de processamento 424 pode ter qualquer um dos atributos dos pacotes de circuitos lógicos 400 descritos neste documento. Em particular, o circuito de processamento 424 pode compreender adicionalmente um segundo circuito lógico em que o segundo circuito lógico é acessível através do segundo endereço. Em alguns exemplos, o segundo circuito lógico pode compreender pelo menos um sensor que é legível por um aparelho de impressão no qual o recipiente de material de impressão é instalado por meio do segundo endereço. Em alguns exemplos, tal sensor pode compreender um sensor de nível de materiais de impressão.

[00089] O circuito de processamento 424 pode ter uma primeira função de validação, acionada por mensagens enviadas para um primeiro endereço em um barramento I2C e uma segunda função de validação, acionada por mensagens enviadas para um segundo endereço no barramento I2C.

[00090] A Figura 4E mostra outro exemplo de um primeiro circuito lógico 402e e segundo circuito lógico 406c de um pacote de circuitos lógicos 400d, que pode ter qualquer um dos atributos dos circuitos/pacotes com os mesmos nomes descritos neste documento, que podem se conectar a um barramento I2C através das respectivas interfaces 428a, 428b e entre si. Em um exemplo, as respectivas interfaces 428a, 428b são conectadas ao mesmo arranjo de pad de contato, com apenas um pad de dados para ambos os circuitos lógicos 402e, 406c, conectado ao mesmo barramento em série I2C, ver por exemplo as Figuras 13A e 13B. Em outras palavras, em alguns exemplos, as comunicações endereçadas ao primeiro e ao segundo endereço são recebidas através do mesmo pad de dados.

[00091] Neste exemplo, o primeiro circuito lógico 402e compreende um microcontrolador 430, uma memória 432 e um temporizador 434. O microcontrolador 430 pode ser um microcontrolador seguro ou um circuito integrado personalizado adaptado para funcionar como um microcontrolador, seguro ou não seguro.

[00092] Neste exemplo, o segundo circuito lógico 406c compreende um módulo de transmissão/recebimento 436 que recebe um sinal de relógio e um sinal de dados de um barramento ao qual o pacote 400d está conectado, registros de dados 438, um multiplexador 440, um controlador digital 442, um polarização analógica e conversor analógico para digital 444, pelo menos um sensor ou arranjo de células 446 (que pode, em alguns exemplos, compreender um sensor de nível com um ou vários arranjos de elementos de resistor) e um dispositivo de redefinição de inicialização (POR) 448. O dispositivo POR 448 pode ser usado para permitir a operação do segundo circuito lógico 406c sem o uso de um pino de contato 420.

[00093] A polarização analógica e o conversor analógico para digital 444 recebe leituras do(s) arranjo(s) de sensores 446 e de sensores externos. Por exemplo, uma corrente pode ser fornecida a um resistor de detecção e a tensão resultante pode ser convertida em um valor digital. Esse valor digital pode ser armazenado em um registro e lido (ou seja, transmitido como bits de dados em série ou como um "fluxo de bits") no barramento I2C. O conversor analógico para digital 444 pode utilizar parâmetros, por exemplo, parâmetros de ganho e/ou deslocamento, que podem ser armazenados em registros.

[00094] Neste exemplo, existem diferentes sensores únicos adicionais, incluindo, por exemplo, pelo menos um dentre um sensor de temperatura ambiente 450, um detector de trinca 452 e/ou um sensor de temperatura de fluido 454. Estes podem detectar, respectivamente, uma temperatura ambiente, uma integridade estrutural de um arranjo no qual o circuito lógico é fornecido e uma temperatura de fluido.

[00095] A Figura 5 mostra um exemplo de um método que pode ser realizado por circuitos de processamento, por exemplo, por um pacote de circuitos lógicos, como os pacotes de circuitos lógicos 400a-d descritos acima, ou pelo circuito de processamento 424 descrito em relação à Figura 4D, e/ou por circuitos de processamento fornecidos em um componente de aparelho de impressão substituível, por exemplo, um recipiente de materiais de impressão consumíveis.

[00096] O bloco 502 compreende receber um primeiro comando indicativo de uma tarefa e um primeiro período de tempo que é enviado para um primeiro endereço de circuito de processamento. O bloco 504 compreende permitir, pelos circuitos de processamento, o acesso aos circuitos de processamento por pelo menos um segundo endereço dos circuitos de processamento durante o período de tempo.

[00097] A Figura 6 mostra um exemplo do método do bloco 504 em mais detalhes. Neste exemplo, um primeiro e um segundo circuitos lógicos são fornecidos, cada um respectivamente associado ao primeiro e pelo menos um segundo endereço conforme descrito acima com referência à Figura 4B.

[00098] O bloco 602 compreende a ativação do segundo circuito lógico. Conforme descrito acima, isso pode compreender um primeiro circuito lógico enviando ou transmitindo um sinal de ativação para um segundo circuito lógico para ativar o segundo circuito lógico, por exemplo, por meio de um percurso de sinal dedicado. Neste exemplo, a ativação do segundo circuito lógico permite o acesso aos circuitos de processamento usando o pelo menos um segundo endereço, por exemplo, usando um segundo endereço inicial ou padrão. Em alguns exemplos, após a ativação, o segundo circuito lógico pode ser feito para definir um segundo endereço novo ou temporário, por exemplo, para substituir um endereço inicial ou padrão do segundo circuito lógico. Em alguns exemplos, o endereço temporário pode ser definido para a duração de uma sessão de comunicação.

[00099] O bloco 604 compreende desabilitar o acesso aos circuitos de processamento através do primeiro endereço (ou seja, usando comunicações endereçadas ao primeiro endereço) durante o período de tempo, fazendo com que o primeiro circuito lógico realize uma tarefa de processamento (em alguns exemplos, a tarefa de processamento especificada no comando recebido no bloco 502) durante o período de tempo.

Em outros exemplos, o primeiro endereço pode ser efetivamente desativado, impedindo a transmissão de respostas a mensagens enviadas para o primeiro endereço. O bloco 606 compreende monitorar, pelos circuitos de processamento, a duração do período de tempo usando um temporizador dos circuitos de processamento. Em alguns exemplos, monitorar a duração do período de tempo usando o temporizador pode por si só compreender a tarefa de processamento.

[000100] Após o período de tempo expirar, o método prossegue com o bloco 608, que compreende a desativação do segundo circuito lógico. Por exemplo, isso pode compreender a remoção de um sinal de ativação pelo primeiro circuito lógico. O acesso ao circuito de processamento através do segundo endereço pode, portanto, ser desabilitado após a duração do período de tempo. Por exemplo, o segundo circuito lógico pode ser desenergizado ou colocado em um modo de hibernação pela remoção do sinal.

[000101] Em exemplos onde o final de uma sessão de comunicação está associado a uma perda de energia para pelo menos parte do circuito lógico, esta perda de energia pode fazer com que o segundo endereço seja descartado (por exemplo, o segundo endereço pode ser mantido na memória volátil, enquanto o endereço inicial ou padrão pode ser conectado fisicamente ou mantido na memória persistente). Após a redefinição, o segundo endereço pode ser novamente definido para o endereço padrão ou inicial antes do início de uma nova sessão. Em alguns exemplos, o endereço inicial ou padrão pode ser mantido na memória persistente e pode ser restaurado para um registro do segundo circuito lógico quando o segundo circuito lógico é ativado. Portanto, um segundo endereço "novo" pode ser definido cada vez que uma sessão de comunicação é iniciada (embora em alguns casos o segundo endereço "novo" possa ter sido usado anteriormente em relação ao circuito lógico).

[000102] Conforme estabelecido em mais detalhes em outro lugar neste documento, durante o período de ativação, o segundo circuito lógico pode fornecer serviços, por exemplo, leituras de célula ou sensor ou semelhantes. No entanto, em outros exemplos, o segundo circuito lógico pode, por exemplo, fornecer uma saída, como a ativação de uma luz ou som (por exemplo, o segundo circuito lógico pode controlar uma fonte de luz ou alto-falante ou algum outro aparelho), pode receber dados (por exemplo, pode compreender uma memória que deve armazenar um arquivo de dados) e/ou pode fornecer algum outro tipo de saída ou serviço.

[000103] A Figura 7 mostra um exemplo de um método que pode ser realizado, por exemplo, pelo circuito de processamento 424 ou por um pacote 400a-d como descrito acima. O método compreende, no bloco 702, receber um primeiro comando indicativo de uma tarefa de processamento e um primeiro período de tempo enviado para um primeiro endereço de circuito de processamento através de um barramento de comunicações, por exemplo, um barramento I2C.

[000104] O bloco 704 compreende iniciar um temporizador dos circuitos de processamento. Em outros exemplos, um temporizador pode ser monitorado em vez de iniciado. Por exemplo, uma contagem inicial do temporizador pode ser registrada e um aumento na contagem pode ser monitorado.

[000105] O bloco 706 compreende realizar, pelos circuitos de processamento, uma tarefa de processamento e o bloco 708 compreende desconsiderar o tráfego enviado para o primeiro endereço. Em alguns exemplos, desconsiderar o tráfego I2C pode ser o resultado da realização da tarefa especificada no comando ou de outra tarefa. A tarefa pode incluir o monitoramento de um temporizador. Em outros exemplos, a tarefa pode compreender uma tarefa computacional, como trabalhar para resolver um desafio matemático.

[000106] O bloco 708 pode continuar até que o período de tempo expire, conforme monitorado usando o temporizador.

[000107] O método pode compreender qualquer uma das características descritas acima em relação a uma tarefa e/ou desconsiderar (por exemplo, "ignorar" ou simplesmente "não responder a") tráfego. O método pode ser realizado usando circuitos de processamento que estão associados a, ou fornecidos em, um recipiente de material de impressão e/ou um componente de aparelho de impressão substituível.

[000108] Em alguns exemplos, como descrito acima, o método pode compreender, durante o período de tempo, responder, pelos circuitos de processamento, ao tráfego I2C enviado para um segundo endereço dos circuitos de processamento. Em alguns exemplos, o primeiro endereço está associado ao primeiro circuito lógico dos circuitos de processamento e o segundo endereço está associado ao segundo circuito lógico dos circuitos de processamento. Em alguns exemplos, onde o primeiro e o segundo circuitos lógicos são fornecidos, o primeiro circuito lógico pode realizar a tarefa de processamento e/ou pode enviar um sinal de ativação para o segundo circuito lógico, por exemplo, por meio de um percurso de sinal dedicado, durante o tempo período. Em alguns exemplos, o segundo circuito lógico pode ser desativado pela cessação do sinal de ativação.

[000109] A Figura 8 mostra esquematicamente um arranjo no qual uma pluralidade de componentes de aparelho de impressão substituíveis 802a-d são fornecidos em um aparelho de impressão 804.

[000110] Cada um dos componentes de aparelho de impressão substituíveis 802a-d está associado a um pacote de circuitos lógicos 806a-d, que pode ser um pacote de circuitos lógicos 400a-d conforme descrito acima. O aparelho de impressão 804 compreende circuitos lógicos de hosts 808. O circuito lógico de host 808 e os pacotes de circuitos lógicos 806 estão em comunicação por meio de um barramento I2C comum

810. Em um modo de operação, cada um dos pacotes de circuitos lógicos 806 tem um primeiro endereço diferente. Portanto, cada um dos pacotes de circuitos lógicos 806 (e, por extensão, cada um dos componentes de aparelho de impressão substituíveis) pode ser endereçado exclusivamente pelo aparelho de impressão de host 804.

[000111] Em um exemplo, um primeiro comando pode ser enviado para um determinado dos pacotes de circuitos lógicos de componentes de aparelhos de impressão substituíveis 806, ou seja, sendo endereçado usando o primeiro endereço único para esse pacote de circuitos lógicos, instruindo-o a habilitar seu (pelo menos um) segundo endereço para um período de tempo de "primeiro comando" correspondente. Portanto, esse componente de aparelho de impressão substituível 802 pode, por exemplo, permitir pelo menos um segundo endereço e/ou, em alguns exemplos, suas funções associadas. Em alguns exemplos, isso resulta na habilitação de um segundo circuito lógico, conforme descrito acima. Por exemplo, o pacote de circuitos lógicos endereçado 806 pode ignorar (por exemplo, não reconhecer e/ou não responder a) tráfego I2C enviado para o primeiro endereço desse pacote de circuitos lógicos 806 durante o primeiro período de tempo de comando, por exemplo, em resposta ao mesmo comando ou um comando separado. Os outros componentes de aparelho de impressão 802 também podem receber um segundo comando, resultando neles ignorando o tráfego I2C enviado para seus primeiros endereços durante um período de tempo de "segundo comando". Conforme observado acima, quando não há outros dispositivos escravos "ouvindo" o barramento I2C, as restrições quanto à forma e ao conteúdo das mensagens enviadas pelo barramento I2C podem ser reduzidas. Portanto, desta forma, todos os primeiros endereços podem ser efetivamente desabilitados, enquanto apenas um segundo endereço está em comunicação com o barramento I2C 810. Em outros exemplos, mais de um pacote pode ser endereçado pelos respectivos endereços diferentes ao mesmo tempo. Em alguns exemplos, um primeiro comando também pode resultar em um componente/pacote endereçado ignorando o tráfego I2C enviado para seus primeiros endereços durante o primeiro período de tempo de comando e/ou um segundo comando também pode resultar em um componente/pacote endereçado sendo acessível através de pelo menos um segundo endereço.

[000112] Em alguns exemplos, o(s) pacote(s) de circuitos lógicos 806 pode(m) realizar uma tarefa de processamento, que pode ser uma tarefa de processamento conforme especificado em um comando, de modo a "manter ocupado" e ignorar o tráfego I2C enviado para o primeiro endereço durante o período de tempo especificado. Conforme observado acima, isso pode compreender uma tarefa de computação ou uma tarefa de monitoramento, por exemplo, monitorar um temporizador.

[000113] Assim, os pacotes de circuitos lógicos 806 podem ser configurados para ter uma primeira resposta a um primeiro comando, o que resulta em um segundo endereço desse pacote sendo habilitado para a duração do primeiro período de tempo de comando, e uma segunda resposta a um segundo comando, o que resulta no pacote que ignora o tráfego I2C enviado para o primeiro endereço (por exemplo, realizando uma tarefa de processamento, como monitorar um temporizador e/ou realizar uma tarefa computacional que absorve a capacidade de processamento) durante o segundo período de tempo de comando. Em outras palavras, cada um dos pacotes de circuitos lógicos 806 pode ser habilitado para realizar qualquer um dos métodos da Figura 5 e/ou 7, dependendo da natureza do comando recebido.

[000114] Para considerar um exemplo particular, um dispositivo host, como um aparelho de impressão 804 neste exemplo que deseja se comunicar com um pacote de circuitos lógicos particular 806 através de seu segundo endereço - neste exemplo, o pacote de circuitos lógicos 806a- pode emitir comandos de modo a instruir outros pacotes de circuitos lógicos 806b-d para agir de uma maneira que resulta neles ignorando o tráfego no barramento 810. Isto pode compreender os circuitos lógicos 808 enviando em série três comandos endereçados a um endereço único de cada um dos outros pacotes de circuitos lógicos 806b-d, cada comando especificando um primeiro modo de operação e um período de tempo. O primeiro modo de operação pode fazer com que o tráfego no barramento seja ignorado. Em seguida, o circuito lógico 808 pode enviar um comando dedicado ao pacote de circuitos lógicos alvo 806a por meio de seu primeiro endereço, o comando especificando um segundo modo de operação e um período de tempo. O segundo modo de operação pode compreender uma instrução resultando em tráfego no barramento 810 enviado para um primeiro endereço sendo ignorado e habilitação de um segundo endereço. O primeiro período de tempo de comando e o segundo período de tempo de comando para os quais o tráfego é ignorado por diferentes pacotes de circuitos lógicos 806 podem ser especificados para se sobreporem, em alguns exemplos levando em consideração o atraso com o qual as instruções serão recebidas.

[000115] O circuito lógico de host pode, então, comunicar-se com o pacote de circuitos lógicos selecionado 806a por meio de seu segundo endereço pela duração do período de tempo. Durante este período de tempo, como em alguns exemplos nenhum outro dispositivo está "escutando" o barramento I2C, qualquer protocolo de comunicação (incluindo em alguns exemplos um protocolo não compatível com I2C) pode ser usado para se comunicar com o pacote de circuitos lógicos selecionado 806a através de seu segundo endereço.

[000116] Claro, este é apenas um exemplo. Em outros exemplos, alguns ou todos os pacotes podem ser acessíveis através de um segundo endereço simultaneamente, ou uma mistura de primeiro e segundo endereços dos respectivos pacotes pode ser acessível.

[000117] A Figura 9 mostra um exemplo de um componente de aparelho de impressão substituível 802 que inclui um pacote de circuitos lógicos compatível com I2C 900, que pode compreender qualquer um dos atributos dos pacotes 400a-d ou dos circuitos 424 descritos em relação às Figuras 4A-E, e que pode, em alguns exemplos, ser configurada para realizar qualquer um dos métodos descritos neste documento. O pacote neste exemplo compreende uma interface I2C 902 incluindo um contato de dados 904 para se comunicar através de um barramento I2C de uma impressora de host.

[000118] O pacote neste exemplo compreende uma memória que compreende dados que representam as características de líquido de impressão, e os dados são recuperáveis e atualizáveis através do contato de dados 904. O pacote 900 está configurado para, em resposta a uma solicitação de leitura recebida de um aparelho de host por meio de um primeiro endereço I2C (ou seja, a solicitação de leitura é endereçada usando o primeiro endereço), transmitir dados incluindo os referidos dados que representam as características de líquido de impressão através do barramento e através do contato de dados 904. Diferentes componentes de aparelho de impressão substituíveis 802 podem ser associados a memórias que podem armazenar diferentes características de líquido de impressão.

[000119] O pacote 900 é adicionalmente configurado de modo que, em resposta a um comando indicativo de uma tarefa e um primeiro período de tempo recebido através do primeiro endereço, o pacote transmite dados para a duração do período de tempo no mesmo barramento e contato de dados em resposta aos (e em alguns exemplos, apenas em resposta a) comandos recebidos que são endereçados a pelo menos um segundo endereço, diferente do primeiro endereço, e após o final do período de tempo, novamente transmitir dados através do mesmo barramento e contato de dados em resposta aos (e em alguns exemplos, apenas em resposta a) comandos recebidos que são endereçados ao primeiro endereço.

[000120] Em alguns exemplos, o pelo menos um endereço diferente inclui um segundo endereço padrão e um segundo endereço adicional ou temporário em que o pacote 900 é configurado para, em resposta a um comando recebido que é endereçado ao segundo endereço padrão, reconfigurar o endereço para ser o segundo endereço temporário e/ou para responder a (e em alguns exemplos, apenas em resposta a) comandos subsequentes enviados para o segundo endereço temporário até o final do período de tempo. Essas respostas podem ser enviadas pelo mesmo barramento e pelo único contato de dados 904.

[000121] O componente de aparelho de impressão substituível 802 pode ser fornecido como um de uma pluralidade de componentes de aparelho de impressão, cujas memórias armazenam diferentes características de material de impressão. O pacote de cada um da pluralidade de componentes de aparelho de impressão substituíveis pode ser configurado para, em resposta a um comando indicativo da tarefa e do primeiro período de tempo recebido através dos respectivos primeiros endereços, transmitir respostas de dados para comandos recebidos que são endereçados aos mesmos respectivos endereços padrão.

[000122] Em alguns exemplos, o pacote 900 é configurado para transmitir, em resposta aos comandos recebidos indicados que são endereçados ao primeiro endereço fora do período de tempo, dados que são autenticados, por exemplo, autenticados criptograficamente, por exemplo, usando uma chave secreta e acompanhados por um código de autenticação de mensagem. Durante o período de tempo, no entanto, os dados que não são autenticados podem ser transmitidos em resposta aos comandos recebidos que são endereçados a pelo menos um endereço diferente.

[000123] A Figura 10 descreve um método de validação de um componente de aparelho de impressão usando circuitos lógicos a ele associados. Em alguns exemplos, o circuito lógico pode ser um pacote de circuitos lógicos 404a-d, 900 e/ou aparelho de processamento 424 como descrito acima.

[000124] Por exemplo, ao validar um componente de aparelho de impressão, pode ser pretendido verificar se um recipiente de agente de impressão se origina de uma fonte autorizada, de modo a garantir a qualidade do mesmo (por exemplo, realizando uma autenticação do mesmo). Em alguns exemplos, o processo de validação pode incluir uma verificação de integridade para garantir que o componente de aparelho de impressão substituível e/ou o circuito lógico associado ao mesmo esteja funcionando conforme o esperado. Isso pode compreender solicitar informações de sensor de modo que os circuitos lógicos de um componente de aparelho de impressão possam verificar se os dados de sensor estão em conformidade com os parâmetros esperados.

[000125] O método compreende, no bloco 1002, responder a uma primeira solicitação de validação enviada através de um barramento I2C para um primeiro endereço associado ao circuito lógico com uma primeira resposta de validação. O bloco 1004 compreende responder a uma segunda solicitação de validação enviada através do barramento I2C para um segundo endereço associado ao circuito lógico com uma segunda resposta de validação.

[000126] Em alguns exemplos, a primeira resposta de validação é uma resposta autenticada criptograficamente. Por exemplo, isso pode fazer uso de um segredo compartilhado e/ou usar uma chave criptográfica. Em alguns exemplos, a resposta criptográfica pode compreender pelo menos uma mensagem "assinada", por exemplo, uma mensagem acompanhada por um código de autenticação de mensagem, ou pode compreender uma resposta criptografada. Em alguns exemplos, a segunda resposta de validação compreende uma(s) resposta(s) não criptografada(s) ou resposta(s) não assinada(s). Em alguns exemplos, a maioria ou todas as respostas às solicitações de validação enviadas para o primeiro endereço são assinadas criptograficamente usando uma chave armazenada no circuito lógico, enquanto nenhuma resposta às solicitações de validação enviadas para o segundo endereço é assinada criptograficamente. Isso pode permitir que os recursos de processamento usados para fornecer respostas aos comandos enviados para o segundo endereço sejam reduzidos.

[000127] A Figura 11 descreve um exemplo de bloco 1004 em mais detalhes. Neste exemplo, a segunda solicitação de validação compreende uma solicitação para uma indicação da velocidade de relógio de um temporizador do circuito lógico (em alguns exemplos, uma solicitação para uma velocidade de relógio do segundo temporizador 404b, ou mais geralmente um temporizador associado com o segundo circuito lógico). O método compreende, no bloco 1102, determinar uma velocidade de relógio dos circuitos lógicos em relação a uma frequência de outro relógio de sistema ou sinal de ciclo mensurável pelos circuitos lógicos. O bloco 1104 compreende determinar uma segunda resposta de validação com base na velocidade de relógio relativa. Isso pode, por exemplo, permitir que um período de tempo seja definido por um aparelho de host no contexto de um temporizador fornecido com o circuito lógico. Em alguns exemplos, a velocidade de relógio de um temporizador do próprio circuito lógico pode ser medida a fim de determinar a resposta de validação. Por exemplo, o número de ciclos de relógio do temporizador dentro de um número predeterminado de outros sinais de relógio/ciclos mensuráveis pode ser determinado, e, em alguns exemplos, uma indicação do resultado pode ser fornecida como a resposta de validação. Em alguns exemplos, uma velocidade de relógio pode ser efetivamente determinada comparando uma velocidade de relógio conhecida de um temporizador do circuito lógico com a velocidade de relógio. Em alguns exemplos, a resposta de validação pode compreender uma seleção de um valor (por exemplo, uma contagem de relógio) mantida em uma memória indicando a velocidade de relógio do circuito lógico em relação a um relógio de sistema/ciclo mensurável. Como foi observado acima, em um exemplo, a resposta pode ser baseada na velocidade de relógio de um temporizador interno do segundo circuito lógico, que pode ser um segundo temporizador além de um primeiro temporizador do primeiro circuito lógico.

[000128] Para considerar um exemplo de tal método, o circuito lógico pode compreender vários registros. Em um exemplo, um registro pode registrar o número de saídas de um temporizador de um pacote de circuitos lógicos (em alguns exemplos, um temporizador associado a um segundo circuito lógico) ao longo de um número definido de ciclos detectáveis pelos circuitos lógicos. Por exemplo, ao longo de 8 ciclos detectáveis, pode haver, digamos, 120 ciclos registrados usando o temporizador interno do pacote de circuitos lógicos. Isso pode ser registrado em um ou mais registros. Em tal exemplo, o valor "120" pode ser registrado em um registro ou memória, que pode ser lido e verificado pelo circuito lógico de aparelho de impressão, em que a verificação pode, por exemplo, compreender a comparação do valor com um valor esperado. Em um exemplo, este valor de velocidade de relógio relativa pode ser representado pela contagem de relógio que é mencionada nos exemplos desta divulgação. Em outro exemplo, a contagem de relógio pode estar relacionada a uma velocidade de relógio absoluta. A velocidade de relógio pode ser medida e comparada com uma contagem de relógio armazenada. Nesta divulgação, a contagem de relógio armazenada pode incluir qualquer valor que representa a velocidade de relógio relativa ou contagem de relógio incluindo um valor de referência ou um intervalo.

[000129] Em alguns exemplos, um relógio de sistema pode ser definido para levar em consideração a velocidade do temporizador. Em alguns exemplos, um relógio de sistema pode ser acionado por um oscilador de anel do segundo circuito lógico, conforme descrito acima. O segundo circuito lógico pode compreender vários temporizadores, como um relógio SAR (para o conversor analógico para digital) e um relógio de sistema.

[000130] A Figura 12 mostra outro exemplo de um método de validação, que pode ser um método de validação de um componente de aparelho de impressão usando circuitos lógicos a ele associados. Em alguns exemplos, o circuito lógico pode ser um pacote de circuitos lógicos 404a-d, 900 e/ou aparelho de processamento 424 como descrito acima.

[000131] Neste exemplo, o pacote de circuitos lógicos responde a uma primeira solicitação de validação direcionado ao seu primeiro endereço com respostas autenticadas criptograficamente no bloco 1200. Como parte da primeira validação, qualquer ou qualquer combinação de uma identidade de versão (isto é, ID de revisão) do (pelo menos parte do) pacote; um número de células por classe; um nível de material de impressão; uma contagem de relógio; dados de histórico de leitura/escrita e outros dados de identidade e características relacionados ao segundo endereço podem ser incluídos. Em alguns exemplos, os dados de identificação associados a um segundo circuito lógico, como a identidade de versão, conforme descrito acima, podem ser armazenados em um primeiro circuito lógico. Em alguns exemplos, os dados de identificação podem ser armazenados no primeiro e no segundo circuitos lógicos. Em alguns exemplos, após um segundo circuito lógico ter sido habilitado, como descrito acima, o método compreende no bloco 1202, receber um sinal de configuração de endereço, que é enviado através do barramento I2C para um segundo endereço inicial associado a circuitos lógicos. Em alguns exemplos, o sinal de configuração de endereço pode ser indicativo de um segundo endereço temporário. Por exemplo, o circuito lógico de host (por exemplo, o circuito lógico de um aparelho de impressão) pode selecionar e/ou gerar o segundo endereço temporário e transmiti-lo ao circuito lógico associado ao componente de aparelho de impressão substituível. Em outros exemplos, o segundo endereço temporário pode ser selecionado de alguma outra maneira, por exemplo, com base em dados mantidos em uma memória dos circuitos lógicos. O bloco 1204 compreende definir o segundo endereço como o endereço dos circuitos lógicos. Conforme observado acima, em alguns exemplos, isso pode compreender a substituição de um endereço padrão por um endereço temporário que pode ser selecionado, em alguns exemplos, por um aparelho de impressão.

[000132] Em alguns exemplos, o segundo endereço temporário pode ser retido pela duração de um período de comunicação e, em seguida, o endereço pode reverter para o endereço inicial (que pode, portanto, fornecer um endereço padrão). Em alguns exemplos, o endereço inicial é restabelecido na próxima ocasião em que o segundo circuito lógico é habilitado.

[000133] O método continua no bloco 1206 determinando a segunda resposta de validação lendo uma memória de circuitos lógicos para fornecer uma indicação de identidade de versão. Isso pode ser uma indicação da versão do hardware, software e/ou firmware usado no pacote de circuitos lógicos, por exemplo, em um segundo circuito lógico do pacote. Em alguns exemplos, isso pode ser uma indicação da versão de pelo menos um sensor que pode ser fornecido como parte do circuito lógico. A identidade de versão (isto é, o ID de revisão) da segunda validação pode corresponder à identidade de versão da primeira validação.

[000134] Por exemplo, isso pode incluir o fornecimento de um ou mais "valor de revisão", que pode ser o conteúdo de um ou mais registros. Pode ser o caso de pelo menos um, e em alguns exemplos, cada um dos dados e/ou subcomponentes do circuito lógico estar associado a um valor de revisão que indica o tipo ou versão do hardware, e pode permitir que um circuito mestre I2C forneça comunicações mais adequadas.

[000135] Assumindo que os valores retornados atendem a critérios predeterminados (por exemplo, um número esperado de valores de revisão é retornado e/ou o valor de revisão é reconhecido por um aparelho de impressão de host, ou tem um formato válido ou semelhante), o método continua no bloco 1208 determinando uma segunda resposta de validação adicional testando pelo menos um componente do circuito lógico para retornar um resultado de teste. Embora os sensores possam não ser fornecidos em associação com todos os circuitos lógicos (e/ou um teste dos mesmos pode não ser realizado), em alguns exemplos, a segunda resposta de validação pode compreender um teste real de quaisquer sensores fornecidos ou células envolvidas nas comunicações através do segundo endereço. Por exemplo, isso pode compreender um teste para indicar que uma célula e/ou um resistor está respondendo conforme o esperado. Por exemplo, o teste pode incluir a verificação da velocidade de relógio relativa ou absoluta, por exemplo, comparando a velocidade de relógio medida com uma velocidade de relógio armazenada, como descrito acima. Em alguns exemplos, um valor esperado para a velocidade de relógio pode ser determinado com base na indicação da identidade de versão (por exemplo, o "valor de revisão"). Por exemplo, pode ser determinado que se espera que uma determinada versão de hardware tenha um determinado valor de resposta.

[000136] No bloco 1210, o método compreende determinar uma segunda resposta de validação adicional pela leitura de uma memória de circuitos lógicos para fornecer uma indicação do número de células ou sensores em pelo menos uma classe de sensor. Em alguns exemplos, o número retornado desta segunda validação deve corresponder a uma contagem de sensor fornecida na primeira validação. Por exemplo, isso pode fornecer uma indicação do número de resistores em um sensor de nível de fluido. Em alguns exemplos, pode haver uma pluralidade de valores fornecidos relativos, por exemplo, a diferentes tipos de sensores. Este recurso de validação pode permitir que um aparelho de impressão configure parâmetros para leitura posterior dos sensores. Além disso, se este valor não for um valor esperado, que pode ser determinado por valores correspondentes fornecidos na primeira e na segunda validações, pode resultar na falha do circuito lógico em um teste de validação. Em alguns exemplos, o valor esperado pode ser determinado com base na segunda resposta de validação. Por exemplo, pode ser determinado que se espera que uma determinada versão de hardware tenha um determinado número de sensores.

[000137] Neste exemplo, um estado de leitura e/ou escrita de pelo menos parte dos circuitos lógicos (em alguns exemplos, o histórico de leitura/escrita de um segundo circuito lógico) é registrado em uma memória do mesmo em uma base contínua, por exemplo, entre ações associadas a cada bloco da Figura 12. Em particular, neste exemplo, uma pluralidade de indicações de um estado de leitura/escrita é armazenada em uma memória, cada uma sendo determinada usando uma função algorítmica predeterminada diferente. Tais funções algorítmicas (que podem ser funções algorítmicas secretas ou baseadas em dados secretos, em que a solução também pode ser derivada com base em um segredo conhecido pelo aparelho de impressão no qual o componente de aparelho de impressão substituível deve ser disposto) podem ser aplicadas de modo que diferentes as ações de leitura/escrita resultam em um valor diferente sendo armazenado.

A função algorítmica pode incluir embaralhamento, por exemplo, assinar o valor de histórico de leitura/escrita, que pode ser executado por cabeamento ou instruções escritas no pacote de circuitos lógicos.

Em alguns exemplos, o conteúdo da leitura e/ou escrita pode ser considerado pelo algoritmo de modo que o mesmo número de operações de leitura/escrita pode resultar em um valor diferente sendo associado ao histórico se o conteúdo das operações de leitura/escrita for diferente.

Em alguns exemplos, a ordem das operações de leitura/escrita também pode impactar o valor armazenado.

O algoritmo pode ser armazenado ou conectado fisicamente no pacote de circuitos lógicos, por exemplo, no segundo circuito lógico.

Em alguns exemplos, o valor de estado de histórico de leitura/escrita pode ser usado para verificação de erro de comunicação de dados.

Em alguns exemplos, o pacote de circuitos lógicos é configurado para atualizar o histórico de leitura/escrita após eventos de leitura/escrita.

Por exemplo, o segundo circuito lógico pode ser configurado, por exemplo com fio, para reescrever a porção de dados de histórico de leitura/escrita após cada respectiva ação de leitura ou escrita no segundo circuito lógico, em que a porção de dados de histórico de leitura/escrita pode ser reescrita após ou a cada ciclo de leitura ou escrita.

A porção de dados de histórico de leitura/escrita pode ser atualizada após uma solicitação de leitura do aparelho de impressão, uma solicitação de escrita do aparelho de impressão, ou ambos. Por exemplo, a atualização pode ser baseada em uma atualização de buffer de saída interno ou pode ser baseada em uma instrução recebida do circuito de aparelho de impressão. O segundo circuito lógico pode ser conectado para atualizar a porção de dados de histórico de leitura/escrita com base nas ações do segundo circuito lógico. Em um exemplo, o pacote de circuitos lógicos é configurado para não atualizar o histórico de leitura/escrita ao reconfigurar o segundo endereço para o endereço temporário. Em um exemplo, o pacote de circuitos lógicos é configurado para atualizar o histórico de leitura/escrita durante o período de tempo medido, após configurar o segundo endereço para o endereço temporário. Em ainda outro exemplo, o aparelho de impressão reescreve o campo de dados de histórico de leitura/escrita.

[000138] Neste exemplo, portanto, o método compreende adicionalmente armazenar uma pluralidade de indicações do estado de histórico de leitura/escrita dos circuitos lógicos e atualizar a indicação armazenada com cada solicitação de leitura/escrita dos circuitos lógicos.

[000139] No bloco 1212, o método compreende determinar uma segunda resposta de validação adicional que compreende uma indicação de um histórico de leitura e/ou escrita dos circuitos lógicos. A resposta pode ser selecionada com base em uma indicação fornecida na solicitação, de modo que um valor esperado, associado a uma função algorítmica particular, seja selecionado e retornado. A função algorítmica pode ser armazenada ou conectada fisicamente no pacote de circuitos lógicos, por exemplo, no segundo circuito lógico. O funcionamento algorítmico pode incluir a assinatura dos dados de histórico de leitura/escrita. Fornecer uma série de funções algorítmicas diferentes pode ajudar a aumentar a segurança do processo de validação.

[000140] Em um exemplo, o circuito lógico compreende pelo menos um registro (por exemplo, somente leitura) que cria um valor que representa uma assinatura, ou seja, que permite a decodificação e verificação por um aparelho de impressão que armazena os dados para decodificar a assinatura. Um valor indicativo do histórico de leitura/escrita pode ser armazenado nele e pode ser atualizado quando as operações (leitura/escrita) ocorrem dentro dos circuitos lógicos, e, portanto, fornece uma indicação de um histórico de leitura e/ou escrita dos circuitos lógicos. Pode não ser o caso de que todas as ações resultem na atualização do registro e pode haver pelo menos um evento de acesso ao registro que não resulte na atualização do valor. A ordem de leitura/escrita pode afetar os valores. Como o aparelho de host pode manter seu próprio histórico de leitura e escrita de solicitações dos circuitos lógicos, ele pode verificar o valor em relação ao seu próprio registro para determinar se a leitura/escrita estão sendo realizadas e/ou se a função para determinar o valor está operando conforme o esperado.

[000141] Neste exemplo, embora tais métodos possam ser considerados métodos pseudocriptográficos, visto que podem ser baseados em um segredo compartilhado, a segunda resposta de validação pode ser fornecida sem uma assinatura digital ou código de autenticação de mensagem ou chave de sessão ou identificador de chave de sessão, nem pode ser qualificada como comunicação autenticada criptograficamente, enquanto a primeira resposta de validação pode ser fornecida com uma assinatura digital, código de autenticação de mensagem ou chave de sessão e/ou identificador de chave de sessão e pode ser qualificada como comunicação autenticada criptograficamente. Em um exemplo, as diferentes validações podem ser associadas a diferentes circuitos lógicos que podem ser integrados no pacote de uma forma relativamente econômica sem comprometer a integridade de sistema.

[000142] Em alguns exemplos, os métodos de qualquer uma das Figuras 10 a 12 podem ser realizados em relação aos componentes de aparelho de impressão substituíveis nos quais os sensores são susceptíveis de entrar em contato com fluidos de impressão. Tal contato pode significar que os sensores estão sujeitos a sofrer danos e, portanto, verificar se os sensores estão agindo como pretendido pode ser particularmente benéfico. No entanto, os métodos também podem ser realizados em relação a outros tipos de componentes de aparelhos de impressão substituíveis.

[000143] Em alguns exemplos, se qualquer resposta de validação não for a esperada (ou, em alguns exemplos, se uma resposta e/ou confirmação de uma solicitação não for recebida), um aparelho de impressão pode determinar que um componente de aparelho de impressão substituível falhou em uma verificação, e, em alguns exemplos, pode rejeitar o componente de aparelho de impressão substituível. Em alguns exemplos, pelo menos uma operação do aparelho de impressão pode ser evitada ou alterada como resultado de um componente de aparelho de impressão substituível falhar em uma verificação.

[000144] Em alguns exemplos, as respostas de validação podem ser fornecidas em fatias de tempo, com cada teste sendo realizado de maneira em série.

[000145] A Figura 13A mostra um exemplo de um possível arranjo prático de um segundo circuito lógico incorporado por um conjunto de sensor 1300 em associação com um pacote de circuitos 1302. O conjunto de sensor 1300 pode compreender uma pilha de filme fino e incluir pelo menos um arranjo de sensores, como um arranjo de sensores de nível de fluido. O arranjo tem uma alta proporção de comprimento : largura (por exemplo, conforme medido ao longo de uma superfície de substrato), por exemplo, tendo cerca de 0,2 mm de largura, por exemplo, menos de 1 mm, 0,5 mm ou 0,3 mm, e cerca de 20 mm de comprimento, por exemplo mais de 10 mm, resultando em proporções de comprimento : largura iguais ou superiores a aproximadamente 20, 40, 60, 80 ou 100 : 1. Em uma condição instalada, o comprimento pode ser medido ao longo da altura. O circuito lógico neste exemplo pode ter uma espessura de menos de 1 mm, menos de 0,5 mm ou menos de 0,3 mm, conforme medido entre a parte inferior do substrato (por exemplo, silício) e a superfície externa oposta. Essas dimensões significam que as células ou sensores individuais são pequenos. O conjunto de sensor 1300 pode ser fornecido em um transportador relativamente rígido 1304, que neste exemplo também carrega contatos de barramento I2C de Terra, Relógio, Energia e Dados.

[000146] A Figura 13B mostra uma vista em perspectiva de um cartucho de impressão 1312. O cartucho de impressão

1312 tem um alojamento 1314 que tem uma largura W menor que sua altura H e que tem um comprimento L ou profundidade que é maior que a altura H. Uma saída de líquido de impressão 1316 (neste exemplo, uma saída de agente de impressão fornecida no lado inferior do cartucho 1312), uma entrada de ar 1318 e um recesso 1320 são fornecidos em uma face frontal do cartucho 1312. O recesso 1320 se estende através do topo do cartucho 1312 e contatos de barramento I2C (ou seja, pads) 1322 de um pacote de circuitos lógicos 1302 (por exemplo, um pacote de circuitos lógicos 400a-d, 900 como descrito acima) são fornecidos em um lado do recesso 1320 contra a parede interna da parede lateral do alojamento 1314 adjacente ao topo e à frente do alojamento 1314. Neste exemplo, o contato de dados é o mais baixo dos contatos 1322. Neste exemplo, o pacote de circuitos lógicos 1302 é fornecido contra o lado interno da parede lateral.

[000147] Em alguns exemplos, o pacote de circuitos lógicos 1302 compreende um conjunto de sensor como mostrado na Figura 13A.

[000148] Será apreciado que colocar circuitos lógicos dentro de um cartucho de material de impressão pode criar desafios para a confiabilidade do cartucho devido aos riscos de curtos elétricos ou danos aos circuitos lógicos durante o transporte e manuseio do usuário, ou durante a vida útil do produto.

[000149] Um sensor danificado pode fornecer medições imprecisas, e resultar em decisões inadequadas por um aparelho de impressão ao avaliar as medições. Portanto, um método conforme estabelecido em relação às Figuras 10 a 12 pode ser usado para verificar se as comunicações com os circuitos lógicos com base em uma sequência de comunicação específica fornecem os resultados esperados. Isso pode validar a integridade operacional do circuito lógico.

[000150] Em outros exemplos, um componente de aparelho de impressão substituível inclui um pacote de circuitos lógicos de qualquer um dos exemplos aqui descritos, em que o componente compreende adicionalmente um volume de líquido. O componente pode ter uma altura H que é maior que uma largura W e um comprimento L que é maior que a altura, a largura se estendendo entre os dois lados. Os pads de interface de pacote podem ser fornecidos no lado interno de um dos lados voltados para um recorte para uma interconexão de dados a ser inserida, os pads de interface se estendendo ao longo de uma direção de altura perto do topo e da frente do componente, e o pad de dados sendo a parte inferior dos pads de interface, a interface de líquido e ar do componente sendo fornecida na frente no mesmo eixo geométrico de referência vertical paralelo à direção da altura H, em que o eixo geométrico vertical é paralelo e distanciado do eixo geométrico que cruza os pads de interface (ou seja, os pads são parcialmente inseridos da borda por uma distância d). O resto do pacote de circuitos lógicos também pode ser fornecido contra o lado interno.

[000151] Em alguns exemplos, o cartucho de impressão compreende um recipiente de material de impressão compreendendo um pacote de circuitos de validação compreendendo uma memória, um arranjo de contato para conexão com um barramento I2C de um aparelho de impressão, pelo menos um temporizador e circuitos para fornecer uma primeira função de validação, acionada por mensagens enviadas para um primeiro endereço em um barramento I2C; e uma segunda função de validação, acionada por mensagens enviadas para um segundo endereço no barramento I2C.

[000152] Em componentes de aparelhos de impressão preexistentes, como cartuchos de impressão, os pacotes de circuitos lógicos podem consistir em circuitos integrados, às vezes chamados de microcontroladores ou microcontroladores seguros. Esses circuitos integrados são configurados para armazenar, comunicar e atualizar o estado e as características dos componentes de aparelho de impressão correspondentes, às vezes de maneira segura. O referido estado pode incluir um nível de material de impressão, por exemplo atualizado pelo aparelho de impressão após cada trabalho de impressão e com base na contagem de gotas e/ou contagem de páginas. Basear o estado na contagem de gotas ou na contagem de páginas implica em uma maneira indireta de medir um nível de material de impressão restante, porque pode ser baseado, por exemplo, em estatísticas globais de impressão, em vez do conteúdo do componente de aparelho de impressão individual. Consequentemente, o estado ou as características de um componente de aparelho de impressão, conforme armazenado e refletido por seu pacote de circuitos lógicos associado, podem estar errados ou não confiáveis.

[000153] Esta divulgação aborda o primeiro exemplo de pacotes de circuitos lógicos adaptados para permitir a conexão de outros dispositivos de detecção a um componente de aparelho de impressão ou incluindo esses dispositivos de detecção. Esta divulgação também aborda outros exemplos de pacotes de circuitos lógicos que são configurados para serem compatíveis com um circuito lógico de aparelho de impressão que é projetado para ser compatível com (por exemplo, leitura, escrita e/ou comando) os primeiros pacotes de circuitos lógicos de exemplo.

[000154] Como dito, diferentes exemplos desta divulgação facilitam diferentes subdispositivos em um pacote de circuito de um componente de impressão substituível para se comunicar com um controlador de impressora, por exemplo, além de, ou em vez dos circuitos integrados baseados em microcontrolador mencionados anteriormente, sozinhos, que normalmente não são configurados para medir diretamente o estado de certos componentes.

[000155] Em um exemplo, o pacote de circuitos lógicos permite uma comunicação relativamente segura e confiável enquanto controla os custos e/ou fabricação. Certos exemplos dessas divulgações facilitam a adição de recursos a (parcialmente) protocolos de comunicação existentes em impressoras, como os barramentos I2C existentes que se comunicam com circuitos integrados nos componentes de aparelho de impressão.

[000156] Em um exemplo, esta divulgação explora a inclusão de, por exemplo, tipo lab-on-chip, arranjos de células (por exemplo, como parte de "segundos circuitos lógicos") em pacotes de circuitos lógicos de componentes de aparelhos de impressão, que em um exemplo podem ser implementados em conjunto com barramentos de interface de aparelhos de impressão existentes, por exemplo, em um esforço para controlar custos e confiabilidade. Conforme explicado anteriormente, exemplos de segundos circuitos lógicos incluem arranjos de sensores finos baseados em silício. Em um exemplo, esses sensores não usam protocolos de comunicação de dados digitais estabelecidos ou padrão, como I2C. Em vez disso, eles podem contar com comunicações de sinais analógicos personalizados. Alguns dos exemplos desta divulgação envolvem a integração de tais arranjos de memória em pacotes de circuitos lógicos de componentes de aparelhos de impressão.

[000157] A Figura 14 representa diferentes exemplos específicos de um pacote de circuitos lógicos, incluindo tais arranjos de sensores.

[000158] Em certos exemplos, a integração de dispositivos de detecção relativamente inexplorados, às vezes relativamente complexos, para imprimir componentes de aparelhos pode levar a problemas imprevistos no campo. Por exemplo, o fabricante pode não ser capaz de prever exatamente como a inovação pode funcionar depois de vários anos nas prateleiras em diferentes condições climáticas e, em seguida, em um estado conectado durante e entre diferentes condições de impressão. Além disso, podem surgir problemas imprevistos de custo e fabricação. Também pode haver um desejo de fornecer um componente alternativo para conectar ao mesmo aparelho de impressão por outras razões. Para aliviar qualquer um desses desafios potenciais ou outros desafios, determinados componentes de aparelho de impressão, como cartuchos de serviço de impressão, podem não estar equipados com arranjos de sensores. Consequentemente, esta divulgação também abrange outros pacotes de circuitos lógicos de exemplo que são compatíveis com um circuito lógico de aparelho de impressão de host que foi originalmente adaptado para se comunicar com os segundos circuitos lógicos com sensores, cujo aparelho de impressão de host pode, em certos casos, já estar operacional em muitos locais de clientes diferentes em todo o mundo antes de projetar esses outros pacotes compatíveis. Esses outros pacotes compatíveis são adaptados para não depender dos mesmos segundos circuitos lógicos com sensores para se comunicarem com o circuito lógico de aparelho de impressão de host original. Nestes exemplos, certos componentes de hardware físico, como dispositivos sensores podem, pelo menos parcialmente, ser substituídos por diferentes componentes virtuais ou com fio ou dados representativos das diferentes propriedades ou estados dependendo do comando de impressora recebido, o que pode permitir que o aparelho de impressão aceite esses pacotes de circuitos lógicos como incluindo arranjos de sensores originais. Além de serem operáveis, esses pacotes compatíveis podem precisar passar por certas verificações de integridade, como a primeira e a segunda validações mencionadas.

[000159] Em um exemplo, esses pacotes compatíveis podem ser relativamente baratos ou relativamente fáceis de fabricar. Em outros exemplos, esses pacotes compatíveis podem ser mais confiáveis do que o pacote de circuitos lógicos de arranjos de sensores desta divulgação. Em novamente outros exemplos, esses pacotes compatíveis fornecem uma alternativa para segundos circuitos lógicos baseados em arranjo de sensores. Em novamente outros exemplos, esses pacotes compatíveis podem facilitar o teste ou manutenção do aparelho de impressão ou outros componentes de aparelho de impressão. O pacote compatível pode ser projetado para produzir respostas semelhantes aos comandos de circuito lógico de aparelho de impressão, de modo que o circuito lógico de aparelho de impressão aceite as respostas, como se um segundo circuito lógico original estivesse instalado. Em certos exemplos, os circuitos integrados compatíveis podem ser fornecidos quando certos pacotes de circuitos lógicos baseados em arranjo de sensores no campo falham em substituir esses circuitos integrados com falha; para economizar custos; porque são mais fáceis de fabricar; como uma alternativa; ou por outros motivos. A Fig. 15 divulga um exemplo desse outro pacote de circuitos lógicos compatível. Os exemplos mencionados anteriormente também abrangem esse pacote alternativo, como por exemplo a Fig. 4B.

[000160] A Fig. 14 ilustra um pacote de circuitos lógicos 1401 para um componente de impressão substituível para fazer interface com um circuito lógico de aparelho de impressão através de um pacote de interface única e tendo um segundo circuito lógico 1405 com células ou arranjos de sensores. O pacote de circuitos lógicos 1401 pode incluir um primeiro circuito lógico 1403 e um segundo circuito lógico 1405, embora os sub-recursos que serão descritos abaixo possam ser fornecidos em um único pacote sem uma distinção clara entre o primeiro e o segundo circuitos lógicos 1403,

1405. Na verdade, o pacote de circuitos lógicos ilustrado 1401 pode incluir alguns, não todos, os subcomponentes ilustrados. Os subcomponentes ilustrados foram tratados em outros exemplos desta divulgação. Algumas das características são explicadas em relação à primeira e segunda validações. Para uma melhor compreensão de certas características da Fig. 14, é feita referência a todas as publicações citadas nesta divulgação, todas as quais pertencem ao presente requerente.

[000161] O primeiro circuito lógico 1403 inclui um primeiro endereço (indicado por um bloco 1402), que pode ser um primeiro endereço I2C e que pode ser diferente de outros pacotes de outros componentes que devem ser conectados ao mesmo aparelho de host ao mesmo tempo. O segundo circuito lógico 1405 pode incluir um segundo endereço (indicado pelo bloco 1404) que, pelo menos antes ou ao habilitar o segundo circuito lógico 1405, pode ser o mesmo que outros pacotes de outros componentes que devem ser conectados ao mesmo aparelho de host ao mesmo tempo. Na ou após a ativação do segundo circuito lógico 1405, o segundo endereço pode ser reconfigurado, por exemplo, para ser diferente de outros pacotes conectados 1401.

[000162] O primeiro circuito lógico 1403 inclui uma memória 1407 e uma CPU (unidade central de processamento)

1409. A memória 1407 pode incluir uma porção assinada e não assinada, por exemplo, dependendo da segurança desejada de uma característica de dados particular, conforme desejado por um OEM e/ou parcialmente pelo espaço disponível de cada porção assinada ou não assinada. A memória 1407 pode armazenar pelo menos uma das características, dados de estado e identidade 1415, 1419/1437 associados ao componente de impressão substituível. As características podem incluir cor, tipo de material de impressão, mapas de cores 1411, receitas de conversão de cores 1413, e outras características. A identidade 1415 pode incluir um número de produto, marca e/ou qualquer código a ser associado à identidade do componente de aparelho de impressão substituível, por exemplo, para associação com uma garantia de um OEM, se necessário ou por outros motivos. Em certos exemplos, a identidade ou identidades 1419/1437, 1415 podem ser deixadas intencionalmente em branco, por exemplo, quando um terceiro fornece outro que não o OEM ao pacote 1401. O estado pode incluir dados para associação com um nível de material de impressão relativo ou absoluto 1427, por exemplo, com base em pelo menos um de contagem de páginas, contagem de gotas e/ou com base em um estado de células 1451, 1453, 1457, 1455 do segundo circuito lógico 1403, 1405. O primeiro circuito lógico 1403 pode adicionalmente incluir uma chave criptográfica 1441 para autenticar criptograficamente mensagens, mensagens essas que podem incluir qualquer um dos referidos estado, características e/ou identidade.

[000163] O pacote de circuitos lógicos 1401 inclui uma interface 1423 para interconectar os subcomponentes do pacote incluindo o primeiro e o segundo circuitos lógicos 1403, 1405 ao barramento de interface do aparelho de impressão, por exemplo, incluindo três ou quatro pads de interconexão compatíveis com I2C. O pacote de circuitos lógicos 1401 pode incluir lógica de autenticação 1417 dedicada separada. A lógica de autenticação dedicada pode incluir seu próprio processador dedicado separado da CPU 1409, por exemplo, especialmente projetado para realizar um ciclo de cálculo específico um grande número de vezes dentro de uma janela de tempo curta 1421. A janela de tempo 1421 pode ser armazenada na memória 1407. O pacote de circuitos lógicos 1401 pode incluir um primeiro temporizador 1429 para medir um período de temporizador conforme indicado em um comando, por exemplo, para executar uma tarefa específica, como habilitar um segundo circuito lógico. O primeiro circuito lógico 1403 pode incluir, ou ser conectado a, um percurso de sinal e/ou interruptor para habilitar o segundo circuito lógico 1405 e/ou para determinar um momento a partir do qual o pacote de circuitos lógicos 1401 deve responder aos comandos direcionados ao segundo endereço reconfigurável (indicado por um bloco 1404).

[000164] A memória 1407 pode armazenar características relacionadas ao segundo circuito lógico 1405. A memória 1407 pode armazenar uma contagem de células 1431 para cada uma de pelo menos uma classe de células 1451, 1453, 1457, 1455, a ser associada a um número de células da(s) respectiva(s) classe(s). A memória 1407 pode armazenar uma contagem de relógio 1433 que pode estar associada a uma velocidade de relógio relativa ou absoluta de um segundo temporizador 1435. A memória 1407 pode armazenar um ID de revisão 1419 para ser associado a um ID de revisão 1437 do segundo circuito lógico

1405.

[000165] Alguns dos dados mencionados anteriormente podem ser incluídos como dados assinados digitalmente, como, por exemplo, pelo menos um da janela de tempo 1421, o ID de revisão 1419, a receita de conversão de cores 1413, os mapas de cores 1411, a contagem de células 1433. Em um exemplo, a chave criptográfica 1441 é armazenada em uma memória de hardware segura separada, que deve ser entendida como sendo englobada pela primeira memória 1407.

[000166] Além disso, a memória 1407 pode armazenar pelo menos uma das instruções 1443 para autenticar criptograficamente mensagens usando a chave 1441; instruções 1443 para fornecer uma resposta de desafio autenticada dentro da janela de tempo 1421; e instruções 1445 para habilitar/ativar o segundo circuito lógico 1405 com base em um comando respectivo incluindo um período de temporizador e/ou uma tarefa, incluindo a medição do período de tempo, por exemplo, com o primeiro temporizador 1429; e outras instruções de autenticação ou não autenticação. O pacote de circuitos lógicos 1401 pode ser configurado de modo que as comunicações em resposta aos comandos direcionados ao primeiro endereço possam ser autenticadas criptograficamente usando a chave criptográfica 1441, por exemplo, sendo acompanhada por um código de autenticação de mensagem e/ou identificador de chave de sessão, enquanto respostas aos comandos direcionados para o segundo endereço podem não ser autenticados criptograficamente usando a chave 1441, por exemplo, não sendo acompanhados por um código de autenticação de mensagem e/ou identificador de chave de sessão.

[000167] O segundo circuito lógico 1405 inclui um número de células 1451, 1453 ou arranjos de células 1455, 1457 de diferentes classes, cujos números podem corresponder às contagens de células 1431, 1463. O exemplo ilustrado inclui quatro classes de células diferentes, mas pode haver mais ou menos classes de células diferentes. Por exemplo, de cada classe, as células podem ter resistência, tamanho, material ou outra propriedade semelhantes. Uma arranjo de células pode incluir pelo menos 50 ou pelo menos 100 células. As células podem ser adaptadas para aquecer ou detectar uma certa propriedade, como a presença de material de impressão adjacente à célula. As células podem incluir resistores com ou sem propriedades de detecção ou aquecimento, ou células fictícias para receber sinais apenas sem influenciar uma ação de leitura ou escrita. Dependendo do tipo de células,

pelo menos um ADC e/ou DAC 1467 pode ser usado para converter sinais entre digital e analógico, por exemplo, para facilitar as conversões de sinal por meio da interface 1423.

[000168] O segundo circuito lógico 1405 pode incluir um segundo temporizador 1435 que pode determinar uma velocidade de relógio interno, cuja velocidade de relógio pode corresponder à contagem de relógio armazenada 1433.

[000169] O segundo circuito lógico 1405 pode armazenar um ID de revisão 1437, que pode ser associado a certas propriedades pelo aparelho de impressão. O aparelho de impressão pode comparar o primeiro e o segundo IDs de revisão armazenados nos respectivos primeiro e segundo circuitos lógicos 1403, 1405, como explicado em relação à primeira e segunda respostas de validação.

[000170] O segundo circuito lógico 1405 pode ser configurado para comunicar, a pelo menos uma contagem de células 1463 pertencente a cada classe respectiva de células, que pode corresponder à contagem de células 1431 do primeiro circuito lógico 1403. Em outro exemplo, as células por classe podem ser sondadas pelo circuito lógico de aparelho de impressão ou pelo pacote de circuitos lógicos quando instaladas no aparelho de impressão. Por exemplo, uma contagem de células do segundo circuito lógico 1405 pode ser determinada medindo um último sensor ou última propriedade de sensor. A contagem de células lidas ou testadas pode ser comparada à contagem de células armazenadas no primeiro circuito lógico 1403.

[000171] O pacote de circuitos lógicos 1401 pode incluir um campo ou porção de dados 1465 que armazena um histórico de leitura/escrita associado a ações de leitura e escrita associadas ao segundo endereço 1404, por exemplo, o segundo endereço temporário 1404. O pacote de circuitos lógicos pode ser configurado para atualizar esse campo após cada sessão de leitura/escrita respectiva, usando uma função algorítmica que pode ser parcialmente baseada no conteúdo da sessão de leitura/escrita e/ou em outras variáveis, cuja função pode ser de alguma forma de embaralhamento de bit.

[000172] O segundo circuito lógico 1405 pode incluir um segundo arranjo de memória 1461 que armazena pelo menos uma dessas características do segundo circuito lógico, como a contagem de células 1463, histórico R/W 1465, e/ou ID de revisão 1437.

[000173] Como mencionado anteriormente em relação a uma primeira e segunda validações, em um exemplo, as comunicações do segundo circuito lógico 1405 não são autenticadas criptograficamente usando a mesma chave criptográfica que as comunicações do primeiro circuito lógico 1403 e/ou não são autenticadas criptograficamente. Em um exemplo, o sinal de saída do segundo circuito lógico 1405 pode ser conectado para embaralhar seus sinais de saída que, por sua vez, podem ser decodificados pelo circuito lógico de aparelho de impressão.

[000174] A Fig. 15 ilustra um pacote de circuitos lógicos compatível 1501 configurado para ter respostas semelhantes aos respectivos comandos do aparelho de impressão como o pacote de circuitos lógicos 1401 da Fig.

14. O pacote de circuitos lógicos 1501 inclui uma interface 1523 para conectar ao barramento de interface de aparelho de impressão, por exemplo, incluindo três ou quatro pads de interconexão compatíveis com I2C. O primeiro pacote de circuitos lógicos 1501 inclui uma memória 1507 e uma CPU (unidade central de processamento) 1509. O pacote 1501 pode armazenar instruções 1545 para responder aos comandos correspondentes direcionados a (i) um primeiro endereço; e, em um comando de ativação incluindo um período de tempo, (ii) um segundo endereço inicial; e ao receber um endereço reconfigurado, (iii) um segundo endereço reconfigurado (como indicado pelo bloco 1502, 1504). A memória 1507 pode armazenar pelo menos uma das características 1515, 1519, 1537, incluindo dados de identidade e um estado 1527 associado ao componente de impressão substituível.

[000175] Este pacote de exemplo 1501 pode incluir certos LUTs, algoritmos 1505 e/ou cabeamento 1551, 1553, 1555, 1557 configurados para gerar respostas que o circuito lógico de aparelho de impressão associa a essas células. Em um exemplo, o cabeamento do pacote de circuitos lógicos 1501 tem propriedades semelhantes aos arranjos de células e células da Fig. 14, para auxiliar na geração de sinais de saída compatíveis ou recebimento de sinais de entrada. Em um exemplo, o cabeamento é para receber sinais de entrada e/ou imitar células, como resistores e registros. Em um exemplo, o cabeamento pode incluir um segundo temporizador ou relógio correspondente a uma contagem de relógio 1533. Em outro exemplo, o segundo circuito lógico da Fig. 14 pode ser substituído por uma emulação virtual completa, por exemplo, usando o referido LUT e/ou algoritmo 1505, sem cabeamento adicional. O LUT de saída 1505 pode ser configurado para associar certos comandos e sinais recebidos com certas saídas aceitáveis, por exemplo, pelo menos parcialmente com base em um estado atualizado 1527. Além de, ou em vez do LUT de saída

1505, algoritmos podem ser fornecidos para gerar saídas compatíveis. Assim, os LUTs de saída, algoritmos 1505 e cabeamento 1551, 1553, 1555, 1557 podem ser configurados para representar um arranjo de sensores 1451, 1453, 1455, 1457 ou um segundo circuito lógico completo 1405 (Fig. 14), que neste exemplo da Fig. 15, é pelo menos parcialmente virtual e não precisa representar um estado real do componente de impressão da maneira que o aparelho de impressão iria interpretar isso. Em vez disso, o LUT, algoritmo 1505 e/ou cabeamento 1551, 1553, 1555, 1557 podem facilitar um pacote de circuitos lógicos compatível 1501 funcional para ser capaz de imprimir com o aparelho de impressão.

[000176] O pacote 1501 compatível armazena o ID de revisão 1519, 1537, por exemplo, em um campo ou em dois campos, ou pelo menos é configurado para fornecê-lo ao aparelho de impressão com base em uma solicitação de leitura correspondente. O ID de revisão 1519, 1537 é outro ID que o circuito lógico de aparelho de impressão pode associar ao segundo circuito lógico, que como explicado neste exemplo pode não estar presente fisicamente, mas pode até certo ponto ser representado virtualmente. Da mesma forma, o pacote 1501 pode armazenar uma contagem de células 1531, 1563, uma contagem de relógio 1533 que pode ou não estar associada a uma velocidade de relógio relativa ou absoluta do temporizador 1529, 1535. O pacote de circuitos lógicos 1501 pode ser configurado para armazenar e/ou produzir o histórico de leitura/escrita 1565 associado a comandos para o segundo endereço reconfigurado 1504. O ID de revisão, contagem de células, contagem de relógio e histórico de leitura/escrita podem ser fornecidos de forma legível em resposta às solicitações de leitura por meio do segundo endereço, por exemplo, o segundo endereço reconfigurado e, em um exemplo adicional, podem não ser autenticados criptograficamente usando a chave criptográfica 1541.

[000177] Certos recursos deste pacote de circuitos lógicos 1501 podem ser semelhantes ou iguais ao primeiro circuito lógico 1403 da Fig. 14. Por exemplo, as características podem incluir cor, tipo de material de impressão, mapas de cores 1511, receitas de conversão de cores 1513 e outras características. A identidade ou identidades 1515 podem incluir um número de produto, marca e/ou qualquer código a ser associado com a identidade do componente de aparelho de impressão substituível. O estado 1527 pode incluir dados que o aparelho de impressão associa a um nível de material de impressão. O pacote de circuitos lógicos 1501 pode incluir uma chave criptográfica 1541 para autenticar criptograficamente mensagens, mensagens essas que podem incluir qualquer um dos referidos estado, características e/ou identidade. O pacote de circuitos lógicos 1501 pode incluir lógica de autenticação dedicada 1517 separada e armazenar uma janela de tempo 1521 correspondente. O pacote de circuitos lógicos 1501 pode incluir um primeiro temporizador 1529, 1535 para medir um período de temporizador conforme indicado em um respectivo comando. Em um exemplo, um único dispositivo temporizador 1529, 1535 pode ser usado para representar o primeiro e o segundo temporizadores.

[000178] Além disso, o pacote 1501 pode armazenar pelo menos uma das instruções 1543 para autenticar criptograficamente mensagens usando a chave 1541; instruções 1543 para fornecer uma resposta de desafio autenticada dentro da janela de tempo 1421; e instruções 1545 para definir o endereço 1502, 1504 com base em um comando respectivo incluindo um período de temporizador e/ou uma tarefa, incluindo a medição do período de tempo, por exemplo, com o temporizador 1529, 1535; e outras instruções de autenticação ou não autenticação. O pacote de circuitos lógicos 1401 pode ser configurado de modo que as comunicações em resposta aos comandos direcionados ao primeiro endereço são autenticadas criptograficamente usando a chave criptográfica 1541, por exemplo, sendo acompanhada por um código de autenticação de mensagem e/ou identificador de chave de sessão, enquanto respostas aos comandos direcionados para o segundo endereço podem não ser autenticados criptograficamente usando a chave 1541, por exemplo, não sendo acompanhados por um código de autenticação de mensagem e/ou identificador de chave de sessão.

[000179] Algumas das porções de dados mencionadas anteriormente podem ser armazenadas como dados assinados digitalmente, como, por exemplo, pelo menos um da janela de tempo 1521, o ID de revisão 1519, 1537, a receita de conversão de cor 1513, os mapas de cores 1511, a contagem de células 1533 e outros dados, para permitir que uma impressora decodifique/cancele a assinatura de forma correspondente.

[000180] Nos exemplos das Figs. 14 e 15 pads de conexão de interface da interface 1423, 1523 do pacote de circuitos lógicos 1401, 1501 podem corresponder aos contatos de interface ilustrados nas Figs. 13A e 13B. O exemplo da Fig. 15 pode ser fornecido inteiramente ou em grande parte do lado de fora do componente de aparelho de impressão da Fig. 13B, enquanto o exemplo da Fig. 14 pode ser fornecido parcial ou amplamente dentro do componente de aparelho de impressão da Fig. 13B (por exemplo, contra uma parede interna do reservatório de material de impressão), exceto para os pads de conexão de interface.

[000181] Cada um dos pacotes de circuitos lógicos 400a- d, 806a-d, 900, 1401, 1501 descritos neste documento podem ter qualquer característica de quaisquer outros pacotes de circuitos lógicos 400a-d, 806a-d, 900, 1401, 1501 descritos neste documento ou do circuito de processamento 424. O circuito de processamento 424 descrito neste documento pode ter qualquer característica dos pacotes de circuitos lógicos 400a-d, 806a-d, 900, 1401, 1501. Quaisquer pacotes de circuitos lógicos 400a-d, 806a-d, 900, 1401, 1501 ou o circuito de processamento 424 pode ser configurado para realizar pelo menos um bloco de método dos métodos descritos neste documento. Qualquer primeiro circuito lógico pode ter qualquer atributo de qualquer segundo circuito lógico, e vice-versa.

[000182] Exemplos na presente divulgação podem ser fornecidos como métodos, sistemas ou instruções legíveis por máquina, como qualquer combinação de software, hardware, firmware ou semelhantes. Essas instruções legíveis por máquina podem ser incluídas em um meio de armazenamento legível por máquina (incluindo, mas não se limitando a, armazenamento em disco, CD-ROM, armazenamento óptico, etc.) tendo códigos de programa legíveis por máquina nele ou no mesmo.

[000183] A presente divulgação é descrita com referência a fluxogramas e diagramas de blocos do método, dispositivos e sistemas de acordo com exemplos da presente divulgação. Embora os fluxogramas descritos acima mostrem uma ordem específica de execução, a ordem de execução pode ser diferente daquela que é representada. Os blocos descritos em relação a um fluxograma podem ser combinados com os de outro fluxograma. Deve ser entendido que pelo menos alguns blocos nos fluxogramas e diagramas de blocos, bem como combinações dos mesmos, podem ser realizados por instruções legíveis por máquina.

[000184] As instruções legíveis por máquina podem, por exemplo, ser executadas por um computador de uso geral, um computador de uso especial, um processador embutido, ou processadores de outros dispositivos de processamento de dados programáveis para realizar as funções descritas na descrição e diagramas. Em particular, um processador ou circuito de processamento pode executar as instruções legíveis por máquina. Assim, os módulos funcionais do aparelho e dispositivos (por exemplo, circuitos lógicos e/ou controladores) podem ser implementados por um processador executando instruções legíveis por máquina armazenadas em uma memória, ou um processador operando de acordo com instruções embutidas nos circuitos lógicos. O termo "processador" deve ser interpretado amplamente para incluir uma CPU, unidade de processamento, ASIC, unidade lógica, ou matriz de porta programável, etc. Os métodos e módulos funcionais podem ser realizados por um único processador ou divididos entre vários processadores.

[000185] Essas instruções legíveis por máquina também podem ser armazenadas em um armazenamento legível por máquina

(por exemplo, um meio legível por máquina tangível) que pode guiar o computador ou outros dispositivos de processamento de dados programáveis para operar em um modo específico.

[000186] Essas instruções legíveis por máquina também podem ser carregadas em um computador ou outros dispositivos de processamento de dados programáveis, de modo que o computador ou outros dispositivos de processamento de dados programáveis realizem uma série de operações para produzir processamento implementado por computador, portanto, as instruções executadas no computador ou outro dispositivo programável dispositivos realizam funções especificadas por bloco(s) nos fluxogramas e/ou nos diagramas de bloco.

[000187] Além disso, os ensinamentos neste documento podem ser implementados na forma de um produto de software de computador, o produto de software de computador sendo armazenado em um meio de armazenamento e compreendendo uma pluralidade de instruções para fazer um dispositivo de computador implementar os métodos recitados nos exemplos da presente divulgação.

[000188] Embora o método, aparelho e aspectos relacionados tenham sido descritos com referência a certos exemplos, várias modificações, mudanças, omissões e substituições podem ser feitas sem se afastar do espírito da presente divulgação. Pretende-se, portanto, que o método, aparelho e aspectos relacionados sejam limitados apenas pelo escopo das seguintes reivindicações e seus equivalentes. Deve-se notar que os exemplos acima mencionados ilustram em vez de limitar o que é descrito neste documento, e que os técnicos no assunto serão capazes de projetar muitas implementações alternativas sem se afastar do escopo das reivindicações anexas. Os recursos descritos em relação a um exemplo podem ser combinados com os recursos de outro exemplo.

[000189] A palavra "compreendendo" não exclui a presença de elementos diferentes daqueles listados em uma reivindicação, "um" ou "uma" não exclui uma pluralidade, e um único processador ou outra unidade pode cumprir as funções de várias unidades recitadas nas reivindicações.

[000190] Os recursos de qualquer reivindicação dependente podem ser combinados com os recursos de qualquer uma das reivindicações independentes ou outras reivindicações dependentes. Em alguns exemplos, a divulgação compreende qualquer uma das seguintes Declarações.

DECLARAÇÕES

[000191] 1. Um pacote de circuitos lógicos configurado para se comunicar com um circuito lógico de aparelho de impressão, em que o pacote de circuitos lógicos é configurado para responder às comunicações enviadas para um primeiro endereço e para pelo menos um segundo endereço, e o pacote de circuitos lógicos compreende um primeiro circuito lógico, em que o primeiro endereço é um endereço para o primeiro circuito lógico, e o pacote é configurado de modo que, em resposta a um primeiro comando indicativo de uma tarefa e um primeiro período de tempo enviado para o primeiro endereço, o pacote seja acessível através de pelo menos um segundo endereço durante o período de tempo.

[000192] 2. Um pacote de circuitos lógicos, de acordo com a Declaração 1, em que o pacote deve ser associado a um recipiente de material de impressão.

[000193] 3. Um pacote de circuitos lógicos, de acordo com a Declaração 2, compreendendo adicionalmente uma memória que armazena dados representativos de pelo menos uma característica do recipiente de material de impressão.

[000194] 4. O pacote de circuitos lógicos, de acordo com qualquer Declaração anterior, que é configurado para ser compatível com I2C e em que pelo menos o primeiro e o segundo endereços são endereços compatíveis com I2C.

[000195] 5. Um pacote de circuitos lógicos, de acordo com qualquer Declaração anterior, em que o pacote não é acessível através do segundo endereço por um segundo período de tempo anterior ao primeiro período de tempo e/ou por um terceiro período de tempo após o primeiro período de tempo.

[000196] 6. Um pacote de circuitos lógicos, de acordo com qualquer Declaração anterior, que é configurado para: responder às comunicações enviadas para o primeiro endereço e não às comunicações enviadas para o(s) segundo(s) endereço(s) fora do primeiro período de tempo; e responder às comunicações enviadas para o(s) segundo(s) endereço(s) e não às comunicações enviadas para o primeiro endereço durante o primeiro período de tempo.

[000197] 7. Um pacote de circuitos lógicos, de acordo com qualquer Declaração anterior, configurado para definir o segundo endereço para um segundo endereço inicial em cada início do primeiro período de tempo.

[000198] 8. Um pacote de circuitos lógicos, de acordo com a Declaração 7, em que o pacote é configurado para definir seu segundo endereço para um endereço temporário em resposta a um comando enviado para o segundo endereço inicial, o comando incluindo esse endereço temporário.

[000199] 9. Um pacote de circuitos lógicos, de acordo com a Declaração 7 ou 8, em que, ao receber um comando subsequente indicativo da tarefa e o primeiro período de tempo enviado para o primeiro endereço, o pacote de circuitos lógicos é configurado para ter o mesmo segundo endereço inicial.

[000200] 10. Um pacote de circuitos lógicos, de acordo com qualquer Declaração anterior, em que o primeiro circuito lógico deve realizar a tarefa durante o período de tempo.

[000201] 11. Um pacote de circuitos lógicos, de acordo com a Declaração 10, no qual a tarefa compreende pelo menos um de: ativar o segundo endereço, desativar o primeiro endereço, transmitir um sinal para outro circuito lógico do pacote, reconfigurar o segundo endereço inicial para um segundo endereço temporário diferente, realizar uma tarefa computacional, e monitorar um temporizador do primeiro circuito lógico.

[000202] 12. Um pacote de circuitos lógicos, de acordo com qualquer Declaração anterior, em que o primeiro circuito lógico compreende um temporizador para medir a duração do período de tempo.

[000203] 13. Um pacote de circuitos lógicos, de acordo com qualquer Declaração anterior, em que o primeiro circuito lógico é configurado para não responder aos comandos enviados para o primeiro endereço durante o período de tempo.

[000204] 14. Um pacote de circuitos lógicos, de acordo com qualquer Declaração anterior, em que o pacote é configurado para operar em um primeiro modo em resposta às comunicações enviadas para o primeiro endereço e para operar em um segundo modo em resposta às comunicações enviadas para o segundo endereço.

[000205] 15. Um pacote de circuitos lógicos, de acordo com qualquer Declaração anterior, em que o pacote é configurado para fornecer um conjunto de respostas autenticado criptograficamente em resposta às comunicações autenticadas criptograficamente enviadas para o primeiro endereço e para fornecer um segundo conjunto de respostas, não autenticado criptograficamente, em resposta às comunicações enviadas para o pelo menos um segundo endereço.

[000206] 16. Um pacote de circuitos lógicos, de acordo com qualquer Declaração anterior, compreendendo adicionalmente um segundo circuito lógico, em que o segundo endereço é um endereço do segundo circuito lógico.

[000207] 17. Um pacote de circuitos lógicos, de acordo com a Declaração 16, em que o segundo circuito lógico inclui pelo menos um dentre uma memória não volátil, uma pluralidade de registros, um temporizador, e buffers de leitura e/ou escrita.

[000208] 18. Um pacote de circuitos lógicos, de acordo com a Declaração 16 ou 17, em que o segundo circuito lógico compreende pelo menos um sensor ou arranjo de sensores.

[000209] 19. Um pacote de circuitos lógicos, de acordo com qualquer uma das Declarações 16 a 18, em que o pacote compreende um percurso de sinal dedicado entre o primeiro e o segundo circuitos lógicos, e o pelo menos um segundo endereço é habilitado pelo primeiro circuito lógico enviando um sinal através do percurso de sinal dedicado e em que o pacote está configurado para ativar o segundo circuito lógico em resposta ao primeiro comando.

[000210] 20. Um pacote de circuitos lógicos, de acordo com a Declaração 19, em que o sinal está presente durante o período de tempo.

[000211] 21. Um pacote de circuitos lógicos, de acordo com qualquer Declaração anterior, que compreende pelo menos um sensor ou arranjo de sensores.

[000212] 22. Um pacote de circuitos lógicos, de acordo com a Declaração 20, em que o pelo menos um sensor ou arranjo de sensores compreende pelo menos um dentre um sensor de nível de material de impressão e outro tipo de sensor.

[000213] 23. Um pacote de circuitos lógicos, de acordo com qualquer Declaração anterior, que é configurado para transmitir, fora do referido período de tempo e em resposta às comunicações enviadas para o primeiro endereço, comunicações que são autenticadas usando uma chave, e que é adicionalmente configurado para transmitir, durante o referido período de tempo e em resposta às comunicações enviadas para o segundo endereço, comunicações que não são autenticadas usando essa chave.

[000214] 24. Um pacote de circuitos lógicos, de acordo com qualquer Declaração anterior, que é configurado para transmitir, fora do referido período de tempo e em resposta às comunicações enviadas para o primeiro endereço, dados relacionados ao nível de material de impressão que são autenticados usando uma chave, e que são adicionalmente configurados para transmitir, durante o referido período de tempo e em resposta às comunicações enviadas para o segundo endereço, dados relacionados ao nível de material de impressão não autenticados usando essa chave, em que os dados relacionados ao nível de material de impressão são dados que o circuito lógico de aparelho de impressão interpreta e representa o nível de material de impressão de um componente de impressão ao qual o pacote de circuitos lógicos pertence.

[000215] 25. Um pacote de circuitos lógicos, de acordo com a Declaração 23 ou 24, em que a chave é uma chave criptográfica e/ou uma chave de base secreta.

[000216] 26. Um componente de aparelho de impressão substituível, incluindo o pacote de circuitos lógicos de qualquer Declaração anterior, o componente compreendendo adicionalmente um volume de líquido, o componente tendo uma altura que é maior do que uma largura e um comprimento que é maior do que a altura, a largura se estendendo entre dois lados, e em que: o pacote compreende pads de interface para comunicação com o circuito lógico de aparelho de impressão e os pads de interface são fornecidos em um lado interno de um dos lados voltados para um recorte para uma interconexão de dados a ser inserida, os pads de interface se estendendo ao longo de uma direção de altura perto de um topo e frente do componente, e os pads de interface compreendendo um pad de dados, o pad de dados sendo uma parte inferior desses pads de interface, e a interface de líquido e ar do componente é fornecida na frente no mesmo eixo geométrico de referência vertical paralelo à direção de altura em que o eixo geométrico vertical é paralelo e distanciado do eixo geométrico que cruza os pads de interface.

[000217] 27. Um componente de aparelho de impressão substituível, conforme declarado na Declaração 26, em que o resto do pacote de circuitos lógicos também é fornecido contra o lado interno.

[000218] 28. Uma pluralidade de pacotes de acordo com qualquer das Declarações 1 a 25, tendo diferentes primeiros endereços e o mesmo segundo endereço.

[000219] 29. Um componente de aparelho de impressão substituível, incluindo um pacote de circuitos lógicos compatíveis com I2C, em que o pacote de circuitos lógicos compatível com I2C compreende: uma interface I2C incluindo um contato de dados para se comunicar através de um barramento I2C de um aparelho de impressão de host; uma memória que compreende dados que representam as características de líquido de impressão, os dados recuperáveis e atualizáveis por meio do contato de dados; em que o pacote está configurado para transmitir dados incluindo os referidos dados que representam as características de líquido de impressão para o barramento através do contato de dados; e em que o pacote é adicionalmente configurado para, em resposta a um comando indicativo de um primeiro período de tempo enviado para um primeiro endereço, responder subsequentemente a comandos enviados para pelo menos um segundo endereço durante o período de tempo no mesmo barramento e contato de dados; e após o final do período de tempo, responder novamente a comandos transmitidos para o primeiro endereço no mesmo barramento e contato de dados.

[000220] 30. Um componente de aparelho de impressão substituível, de acordo com a Declaração 29, em que o comando também é indicativo de uma tarefa.

[000221] 31. Um componente de aparelho de impressão substituível de acordo com a Declaração 29, em que o segundo endereço inclui um segundo endereço inicial, e o pacote é configurado para, em resposta a um comando para o segundo endereço inicial incluindo um endereço temporário, responder aos dados enviados para o endereço temporário até o final do período de tempo no mesmo barramento e contato de dados.

[000222] 32. Um cartucho de impressão compreendendo um pacote de circuitos lógicos compatível com I2C, de acordo com qualquer uma das Declarações 1 a 25, e tem um alojamento que tem uma largura menor que uma altura, em que, em uma face frontal, de baixo para cima, uma saída de líquido de impressão, uma entrada de ar e um recesso são fornecidos, respectivamente, o recesso se estendendo no topo, em que os contatos de barramento I2C do pacote são fornecidos em um lado do recesso contra um lado interno de uma parede lateral do alojamento adjacente ao topo e frente do alojamento, o contato de dados sendo o mais baixo dos contatos.

[000223] 33. Um cartucho de impressão, de acordo com a Declaração 32, em que o primeiro circuito lógico do pacote também é fornecido contra o lado interno da parede lateral.

[000224] 34. Um método, compreendendo: em resposta a um primeiro comando indicativo de uma tarefa e um primeiro período de tempo enviado para um primeiro endereço de circuito de processamento por meio de um barramento de comunicações, permitir, pelo circuito de processamento, acesso ao mesmo por meio de pelo menos um segundo endereço durante o período de tempo.

[000225] 35. Um método, de acordo com a Declaração 34, em que o método é realizado em circuitos de processamento fornecidos em um componente de aparelho de impressão substituível.

[000226] 36. Um método, de acordo com a Declaração 34 ou 35, compreendendo adicionalmente desabilitar o acesso aos circuitos de processamento através do primeiro endereço durante o período de tempo.

[000227] 37. Um método, de acordo com as Declarações 34 a 36, compreendendo adicionalmente desabilitar o acesso aos circuitos de processamento por meio de qualquer segundo endereço após a duração do período de tempo.

[000228] 38. Um método, de acordo com as Declarações 34 a 37, compreendendo adicionalmente monitorar a duração do período de tempo usando um temporizador dos circuitos de processamento.

[000229] 39. Um método, de acordo com qualquer uma das Declarações 34 a 38, em que o primeiro endereço está associado a um primeiro circuito lógico e o segundo endereço está associado a um segundo circuito lógico, e o método compreende realizar, pelo primeiro circuito lógico, a tarefa para a duração do período de tempo.

[000230] 40. Um método, de acordo com qualquer uma das Declarações 33 a 38, em que o primeiro endereço está associado ao primeiro circuito lógico e o pelo menos um segundo endereço está associado ao segundo circuito lógico, e em que permitir acesso aos circuitos de processamento por meio do segundo endereço compreende ativar o segundo circuito lógico.

[000231] 41. Um método, de acordo com a Declaração 40,

em que o método compreende o primeiro circuito lógico enviando um sinal de ativação para o segundo circuito lógico para ativar o circuito.

[000232] 42. Um método, de acordo com a Declaração 41, em que o método compreende adicionalmente desativar o segundo circuito lógico ao cessar o sinal de ativação.

[000233] 43. Um método, de acordo com qualquer uma das Declarações 40 a 42, em que compreende enviar o sinal de ativação por meio de um percurso de sinal dedicado.

[000234] 44. Um método, de acordo com qualquer uma das Declarações 34 a 43, em que o segundo endereço é configurado para ser um segundo endereço inicial no início do primeiro período de tempo.

[000235] 45. Um método, de acordo com a Declaração 44, compreendendo a reconfiguração, pelos circuitos de processamento, do segundo endereço inicial para um endereço temporário em resposta a um comando enviado para o segundo endereço inicial e incluindo esse endereço temporário durante o primeiro período de tempo.

[000236] 46. Um método, de acordo com a Declaração 44 ou Declaração 45, em que, ao receber um comando subsequente indicativo da tarefa e o primeiro período de tempo enviado para o primeiro endereço, o circuito de processamento é configurado para ter o mesmo segundo endereço inicial.

[000237] 47. Circuito de processamento para uso com um componente de aparelho de impressão substituível, compreendendo: uma memória e um primeiro circuito lógico para permitir uma operação de leitura da memória, em que o circuito de processamento é acessível por meio de um barramento I2C de um aparelho de impressão no qual o componente de aparelho de impressão substituível está instalado e está associado a um primeiro endereço e pelo menos um segundo endereço, e o primeiro endereço é um endereço I2C para o primeiro circuito lógico, e em que o primeiro circuito lógico deve participar na autenticação do componente de aparelho de impressão substituível por um aparelho de impressão no qual o componente de aparelho de impressão substituível está instalado; e o circuito de processamento é configurado de modo que, após o recebimento de um primeiro comando indicativo de um primeiro período de tempo enviado para o primeiro circuito lógico através do primeiro endereço, o circuito de processamento é acessível por pelo menos um segundo endereço durante o período de tempo.

[000238] 48. Circuito de processamento, de acordo com a Declaração 47, em que o circuito de processamento compreende adicionalmente um segundo circuito lógico, em que o segundo circuito lógico é acessível por meio de pelo menos um segundo endereço e em que o segundo circuito lógico compreende pelo menos um sensor que pode ser lido por um aparelho de impressão no qual o componente de aparelho de impressão substituível é instalado por meio de pelo menos um segundo endereço.

[000239] 49. Circuito de processamento, de acordo com a Declaração 47 ou 48, em que o pelo menos um sensor que é legível por um aparelho de impressão no qual o componente de aparelho de impressão substituível está instalado através do pelo menos um segundo endereço não é legível através do primeiro endereço.

[000240] 50. Circuito de processamento, de acordo com qualquer uma das Declarações 47 a 49, em que o sensor compreende um sensor de nível de materiais consumíveis.

[000241] Em alguns exemplos, a divulgação compreende qualquer um dos seguintes parágrafos.

PARÁGRAFOS

[000242] 1. Um pacote de circuitos lógicos, tendo um primeiro endereço e compreende um primeiro circuito lógico, em que o primeiro endereço é um endereço I2C para o primeiro circuito lógico, e em que o pacote é configurado de modo que, em resposta a um primeiro comando indicativo de uma tarefa e um primeiro período de tempo enviado para o primeiro endereço, o primeiro circuito lógico é para, durante o período de tempo: (i) realizar uma tarefa, e (ii) desconsiderar o tráfego I2C enviado para o primeiro endereço.

[000243] 2. O pacote de circuitos lógicos do Parágrafo 1, em que o primeiro circuito lógico compreende adicionalmente um temporizador para medir o período de tempo.

[000244] 3. Um pacote de circuitos lógicos, de acordo com o Parágrafo 2, em que a tarefa realizada pelo pacote de circuitos lógicos compreende pelo menos um de: monitorar o temporizador e realizar uma tarefa computacional tendo um tempo de conclusão que excede o período de tempo.

[000245] 4. Um pacote de circuitos lógicos, de acordo com qualquer Parágrafo anterior, em que o pacote é para associação com um recipiente de material de impressão.

[000246] 5. Um pacote de circuitos lógicos, de acordo com o Parágrafo 4, compreendendo adicionalmente uma memória que armazena dados representativos de pelo menos uma característica do recipiente de material de impressão.

[000247] 6. Um pacote de circuitos lógicos, de acordo com qualquer Parágrafo anterior, em que o pacote compreende um segundo circuito lógico e o pacote é configurado para tornar o segundo circuito lógico acessível durante o período de tempo.

[000248] 7. Um pacote de circuitos lógicos, de acordo com o Parágrafo 6, em que o pacote compreende um percurso de sinal dedicado entre o primeiro e o segundo circuitos lógicos e o segundo circuito lógico é tornado acessível pelo primeiro circuito lógico enviando um sinal através do percurso de sinal dedicado.

[000249] 8. Um pacote de circuitos lógicos, de acordo com o Parágrafo 7, em que o sinal está presente durante o período de tempo.

[000250] 9. Um pacote de circuitos lógicos, de acordo com qualquer Parágrafo anterior, que compreende pelo menos um sensor ou arranjo de sensores.

[000251] 10. Um pacote de circuitos lógicos, de acordo com o Parágrafo 9, em que o pelo menos um sensor compreende pelo menos um sensor de nível de material de impressão.

[000252] 11. Um pacote de circuitos lógicos, de acordo com qualquer Parágrafo anterior, em que o pacote tem pelo menos um segundo endereço e é configurado de modo que, em resposta ao primeiro comando, o pacote seja acessível por meio de um segundo endereço durante o período de tempo.

[000253] 12. Um pacote de circuitos lógicos, de acordo com o Parágrafo 11 em que o pacote é configurado para fornecer um primeiro conjunto de respostas em resposta às instruções enviadas para o primeiro endereço e para fornecer um segundo conjunto de respostas em resposta às instruções enviadas para um segundo endereço.

[000254] 13. Um pacote de circuitos lógicos, de acordo com o Parágrafo 11 ou 12, em que o pacote é configurado para operar em um primeiro modo em resposta às instruções enviadas para o primeiro endereço e para operar em um segundo modo em resposta às instruções enviadas para o segundo endereço.

[000255] 14. Um pacote de circuitos lógicos, de acordo com qualquer um dos Parágrafos 11 a 13, em que o pacote é configurado para fornecer um conjunto de respostas autenticado criptograficamente em resposta às comunicações autenticadas criptograficamente enviadas para o primeiro endereço e para fornecer um segundo conjunto de respostas, não autenticado criptograficamente, em resposta às comunicações enviadas para o segundo endereço.

[000256] 15. Um pacote de circuitos lógicos, de acordo com qualquer um dos Parágrafos 11 a 14, que está configurado para transmitir, fora do referido período de tempo e em resposta às comunicações enviadas para o primeiro endereço, dados relacionados a nível de material de impressão que são autenticados usando uma chave criptográfica, e que é adicionalmente configurado para transmitir, durante o período de tempo e em resposta às comunicações enviadas para o segundo endereço, dados relacionados a nível de material de impressão não autenticados usando essa chave.

[000257] 16. Um pacote de circuitos lógicos, de acordo com qualquer um dos Parágrafos 11 a 15, em que o pelo menos um segundo endereço é um endereço de um segundo circuito lógico.

[000258] 17. Um pacote de circuitos lógicos, de acordo com qualquer um dos Parágrafos 11 a 16, em que o pacote não é acessível através do segundo endereço por um segundo período de tempo anterior ao primeiro período de tempo e/ou por um terceiro período de tempo após o primeiro período de tempo.

[000259] 18. Um pacote de circuitos lógicos, de acordo com qualquer um dos Parágrafos 11 a 17, configurado para definir o segundo endereço para um segundo endereço inicial em cada início do primeiro período de tempo.

[000260] 19. Um pacote de circuitos lógicos, de acordo com o Parágrafo 18, em que o pacote é configurado para definir seu segundo endereço para um endereço temporário em resposta a um comando enviado para o segundo endereço inicial, o comando incluindo esse endereço temporário.

[000261] 20. Um pacote de circuitos lógicos, de acordo com o Parágrafo 18 ou 19, em que, ao receber um comando subsequente indicativo de uma tarefa e o primeiro período de tempo enviado para o primeiro endereço, o pacote de circuitos lógicos é configurado para ter o mesmo segundo endereço inicial.

[000262] 21. Um pacote de circuitos lógicos, de acordo com qualquer um dos Parágrafos 11 a 20, que é configurado para: responder a comandos direcionados ao primeiro endereço e não a comandos direcionados ao segundo endereço fora do primeiro período de tempo; e responder a comandos direcionados ao segundo endereço e não aos comandos direcionados ao primeiro endereço durante o primeiro período de tempo.

[000263] 22. Uma pluralidade de pacotes de circuitos lógicos, de acordo com qualquer um dos Parágrafos 11 a 21, tendo diferentes primeiros endereços e o mesmo segundo endereço.

[000264] 23. Um método, compreendendo: em resposta a um primeiro comando indicativo de uma tarefa e um primeiro período de tempo enviado para um primeiro endereço de circuito de processamento por meio de um barramento I2C (i) realizar, pelo circuito de processamento, uma tarefa e (ii) desconsiderar o tráfego I2C enviado para o primeiro endereço para uma duração do período de tempo, o método compreendendo monitorar o período de tempo usando um temporizador dos circuitos de processamento.

[000265] 24. Um método, de acordo com o Parágrafo 23, em que o método é realizado em circuitos de processamento fornecidos em um componente de aparelho de impressão substituível.

[000266] 25. Um método, de acordo com qualquer um dos Parágrafos 23 a 24, compreendendo adicionalmente, durante o período de tempo, responder, pelo circuito de processamento, ao tráfego I2C enviado para o pelo menos um segundo endereço do circuito de processamento.

[000267] 26. Um método, de acordo com o Parágrafo 25, em que o primeiro endereço está associado a um primeiro circuito lógico dos circuitos de processamento, e o pelo menos um segundo endereço está associado a um segundo circuito lógico dos circuitos de processamento.

[000268] 27. Um método, de acordo com o Parágrafo 25 ou 26, compreendendo adicionalmente a desativação do acesso aos circuitos de processamento através do pelo menos um segundo endereço após a duração do período de tempo.

[000269] 28. Um método, de acordo com qualquer um dos Parágrafos 25 a 27, em que o segundo endereço é configurado para ser um segundo endereço inicial no início do primeiro período de tempo.

[000270] 29. Um método, de acordo com o Parágrafo 28, em que o circuito de processamento é configurado para reconfigurar seu segundo endereço para um segundo endereço temporário em resposta a um comando enviado para o segundo endereço inicial e incluindo esse endereço temporário durante o primeiro período de tempo.

[000271] 30. Um método, de acordo com o parágrafo 29, em que, ao receber um comando subsequente indicativo da tarefa e o primeiro período de tempo enviado para o primeiro endereço, o circuito lógico é configurado para ter o mesmo segundo endereço inicial.

[000272] 31. Um método, de acordo com qualquer um dos Parágrafos 23 a 30, em que o circuito de processamento compreende um primeiro circuito lógico e um segundo circuito lógico dos circuitos de processamento, em que o primeiro circuito lógico deve realizar a tarefa e enviar um sinal de ativação para o segundo circuito lógico para a duração do período de tempo.

[000273] 32. Um método, de acordo com o Parágrafo 31, em que o método compreende adicionalmente desativar o segundo circuito lógico ao cessar o sinal de ativação.

[000274] 33. Um método, de acordo com o Parágrafo 31 ou 32, em que o sinal de ativação é enviado por meio de um percurso de sinal dedicado.

[000275] 34. Um método, de acordo com qualquer um dos Parágrafos 23 a 33, em que a tarefa realizada pelos circuitos de processamento é a tarefa indicada no primeiro comando.

[000276] 35. Circuito de processamento para uso com um componente de aparelho de impressão substituível para conectar a um circuito lógico de aparelho de impressão que compreende: uma memória e um primeiro circuito lógico para permitir uma operação de leitura da memória e realizar tarefas de processamento, o primeiro circuito lógico compreendendo um temporizador, em que o circuito de processamento é acessível por meio de um barramento I2C de um aparelho de impressão no qual o componente de aparelho de impressão substituível está instalado e está associado a um primeiro endereço e pelo menos um segundo endereço, e o primeiro endereço é um endereço I2C para o primeiro circuito lógico, e em que o primeiro circuito lógico deve participar na autenticação do componente de aparelho de impressão substituível por um aparelho de impressão no qual o componente de aparelho de impressão substituível está instalado; e o circuito de processamento é configurado de modo que, em resposta a um primeiro comando indicativo de uma tarefa e um primeiro período de tempo enviado para o primeiro circuito lógico através do primeiro endereço, o circuito de processamento é para:

(i) realizar uma tarefa, e (ii) não responder ao tráfego I2C enviado para o primeiro endereço por um período de tempo medido pelo temporizador.

[000277] 36. Circuito de processamento, de acordo com o Parágrafo 35, em que o circuito de processamento compreende adicionalmente um segundo circuito lógico, em que o segundo circuito lógico é acessível através do barramento I2C e um segundo endereço, e o primeiro circuito lógico deve gerar um sinal de ativação para ativar o segundo circuito lógico para a duração do período de tempo.

[000278] 37. Circuito de processamento, de acordo com o Parágrafo 36, em que o circuito de processamento compreende um percurso de sinal dedicado entre o primeiro e o segundo circuitos lógicos para transmitir o sinal de ativação.

[000279] 38. Circuito de processamento, de acordo com o Parágrafo 36 ou 37, em que o segundo circuito lógico compreende pelo menos um sensor que é legível por um aparelho de impressão no qual o componente de aparelho de impressão substituível é instalado através do segundo endereço.

[000280] 39. Circuito de processamento, de acordo com qualquer um dos Parágrafos 36 a 38, compreendendo pelo menos um sensor que é legível por um aparelho de impressão no qual o componente de aparelho de impressão substituível é instalado por meio do segundo endereço e que não é legível por meio do primeiro endereço.

[000281] 40. Circuito de processamento, de acordo com o Parágrafo 38 ou 39, em que o sensor compreende um sensor de nível de materiais consumíveis.

[000282] 41. Uma pluralidade de componentes de impressão, em que cada um compreende uma memória, em que as memórias de diferentes componentes de impressão armazenam diferentes características do líquido de impressão, e cada componente de impressão compreende um pacote de circuitos lógicos de acordo com qualquer um dos Parágrafos 1 a 21, ou o circuito de processamento de acordo com qualquer um dos Parágrafos 35 a 40.

[000283] 42. Um cartucho de impressão compreendendo um pacote de circuitos lógicos de acordo com qualquer um dos Parágrafos 1 a 21, e tendo um alojamento que tem uma largura menor que uma altura, em que, em uma face frontal, de baixo para cima, uma saída de líquido de impressão, uma entrada de ar e um recesso são fornecidos, respectivamente, o recesso se estendendo no topo, em que contatos de barramento I2C do pacote são fornecidos em um lado do recesso contra um lado interno de uma parede lateral do alojamento adjacente ao topo e em frente ao alojamento, e compreendem um contato de dados, o contato de dados sendo o mais baixo dos contatos de barramento I2C.

[000284] 43. Um cartucho de impressão de acordo com o Parágrafo 42, em que o primeiro circuito lógico do pacote também é fornecido contra o lado interno da parede lateral.

[000285] 44. Um componente de aparelho de impressão substituível, incluindo o pacote de circuitos lógicos de qualquer um dos Parágrafos 1 a 21, o componente compreendendo adicionalmente um volume de líquido, o componente tendo uma altura que é maior que uma largura e um comprimento que é maior que a altura, a largura se estendendo entre dois lados, em que o pacote compreendendo pads de interface, e os pads de interface são fornecidos em um lado interno de um dos lados voltado para um recorte para uma interconexão de dados a ser inserida, os pads de interface se estendendo ao longo de uma direção de altura perto do topo e frente do componente, e um os pad de dados é uma maior parte inferior dos pads de interface, a interface de líquido e ar do componente sendo fornecida na frente no mesmo eixo geométrico de referência vertical paralelo à direção da altura em que o eixo geométrico vertical é paralelo e distanciado do eixo geométrico que cruza os pads de interface.

[000286] 45. Um componente de aparelho de impressão substituível, de acordo com o Parágrafo 44, em que o resto do pacote de circuitos lógicos também é fornecido contra o lado interno.

[000287] Em alguns exemplos, a divulgação compreende qualquer uma das seguintes Cláusulas.

CLÁUSULAS

[000288] 1. Um pacote de circuitos lógicos configurado para ser endereçável por meio de um primeiro endereço e pelo menos um segundo endereço e compreendendo um primeiro circuito lógico, em que o primeiro endereço é um endereço para o primeiro circuito lógico, em que o pacote é configurado de modo que: em resposta a um primeiro comando indicativo de um primeiro período de tempo de comando enviado para o primeiro endereço, o pacote é acessível através de pelo menos um segundo endereço durante o primeiro período de tempo de comando; e em resposta a um segundo comando indicativo de um segundo período de tempo de comando enviado para o primeiro endereço, o primeiro circuito lógico deve, por uma duração do segundo período de tempo de comando, ignorar o tráfego enviado para o primeiro endereço.

[000289] 2. Um pacote de circuitos lógicos, de acordo com a Cláusula 1, em que o primeiro circuito lógico compreende um temporizador em que o primeiro período de tempo de comando e/ou o segundo período de tempo de comando são medidos pelo temporizador.

[000290] 3. Um pacote de circuitos lógicos da Cláusula 1 ou Cláusula 2, em que, em resposta ao segundo comando, o circuito lógico é configurado para realizar uma tarefa de processamento durante pelo menos o primeiro ou segundo período de tempo de comando.

[000291] 4. Um pacote de circuitos lógicos, de acordo com a Cláusula 3, em que a tarefa de processamento compreende pelo menos um de: monitorar um temporizador e realizar uma tarefa computacional tendo um tempo de conclusão que excede o primeiro período de tempo de comando e/ou segundo período de tempo de comando.

[000292] 5. Um pacote de circuitos lógicos, de acordo com qualquer Cláusula anterior, em que o segundo período de tempo de comando é mais longo do que o primeiro período de tempo de comando e o primeiro circuito lógico deve, em resposta ao segundo comando, não responder ao tráfego enviado para o primeiro endereço para a duração do segundo período de tempo de comando.

[000293] 6. Um pacote de circuitos lógicos, de acordo com qualquer Cláusula anterior, em que o pacote é para associação com um recipiente de material de impressão.

[000294] 7. Um pacote de circuitos lógicos, de acordo com a Cláusula 6, compreendendo adicionalmente uma memória que armazena dados representativos de pelo menos uma característica do recipiente de material de impressão.

[000295] 8. Um pacote de circuitos lógicos, de acordo com qualquer Cláusula anterior, em que o pacote compreende um segundo circuito lógico e o pacote é configurado para tornar o segundo circuito lógico acessível durante o primeiro período de tempo de comando.

[000296] 9. Um pacote de circuitos lógicos, de acordo com a Cláusula 8, em que o pacote compreende um percurso de sinal dedicado entre o primeiro e o segundo circuitos lógicos e o segundo circuito lógico é tornado acessível pelo primeiro circuito lógico enviando um sinal através do percurso de sinal dedicado.

[000297] 10. Um pacote de circuitos lógicos, de acordo com a Cláusula 9, em que o sinal está presente durante o primeiro período de tempo comando.

[000298] 11. Um pacote de circuitos lógicos, de acordo com qualquer Cláusula anterior, compreendendo pelo menos um sensor ou pelo menos um arranjo de sensores.

[000299] 12. Um pacote de circuitos lógicos, de acordo com a Cláusula 11, em que o pelo menos um sensor ou pelo menos um arranjo de sensores compreende pelo menos um sensor de nível de material de impressão.

[000300] 13. Um pacote de circuitos lógicos, de acordo com qualquer Cláusula anterior, em que o pacote é configurado de modo que, em resposta ao segundo comando, o pacote seja acessível por meio de um segundo endereço durante o segundo período de tempo de comando.

[000301] 14. Um pacote de circuitos lógicos, de acordo com a Cláusula 13, em que o pacote é configurado para fornecer um primeiro conjunto de respostas em resposta às instruções enviadas para o primeiro endereço e para fornecer um segundo conjunto de respostas em resposta às instruções enviadas para um segundo endereço.

[000302] 15. Um pacote de circuitos lógicos, de acordo com a Cláusula 13 ou 14, em que o pacote é configurado para operar em um primeiro modo em resposta às instruções enviadas para o primeiro endereço e para operar em um segundo modo em resposta às instruções enviadas para o primeiro endereço.

[000303] 16. Um pacote de circuitos lógicos, de acordo com qualquer uma das Cláusulas 13 a 15, em que o pacote é configurado para fornecer um conjunto de respostas autenticado criptograficamente em resposta às instruções autenticadas criptograficamente enviadas para o primeiro endereço e para fornecer um segundo conjunto de respostas, não autenticado criptograficamente, em resposta às instruções enviadas para o segundo endereço.

[000304] 17. Um pacote de circuitos lógicos, de acordo com qualquer uma das Cláusulas 13 a 16, em que o segundo endereço é um endereço do segundo circuito lógico.

[000305] 18. Um pacote de circuitos lógicos, de acordo com qualquer uma das Cláusulas 13 a 17, em que o pacote não é acessível através do segundo endereço por um período de tempo anterior ao primeiro período de tempo de comando e/ou por um período de tempo após o primeiro período de tempo de comando.

[000306] 19. Um pacote de circuitos lógicos, de acordo com qualquer uma das Cláusulas 13 a 18, em que o segundo endereço é configurado para ser um segundo endereço inicial no início do primeiro período de tempo de comando.

[000307] 20. Um pacote de circuitos lógicos, de acordo com a Cláusula 19, em que o pacote é configurado para reconfigurar seu segundo endereço para um endereço temporário em resposta a um comando enviado para o segundo endereço inicial e incluindo esse endereço temporário durante o primeiro período de tempo de comando.

[000308] 21. Um pacote de circuitos lógicos, de acordo com a Cláusula 19 ou 20, em que, ao receber um comando subsequente indicativo do primeiro período de tempo de comando enviado para o primeiro endereço, o pacote de circuitos lógicos é configurado para ter o mesmo segundo endereço inicial.

[000309] 22. Um pacote de circuitos lógicos, de acordo com qualquer Cláusula anterior, que é configurado para: responder a comandos direcionados ao primeiro endereço e não a comandos direcionados a um segundo endereço fora do primeiro período de tempo de comando; e responder a comandos direcionados a um segundo endereço e não a comandos direcionados ao primeiro endereço durante o primeiro período de tempo de comando.

[000310] 23. Uma pluralidade de pacotes de circuitos lógicos, de acordo com qualquer uma das Cláusulas 13 a 22, tendo diferentes primeiros endereços e o mesmo segundo endereço.

[000311] 24. Uma pluralidade de pacotes de circuitos lógicos, de acordo com a Cláusula 23, armazenando diferentes dados representativos de pelo menos uma característica de diferentes recipientes de material de impressão.

[000312] 25. Um método, compreendendo: em resposta a um primeiro comando indicativo de um primeiro período de tempo de comando enviado para um primeiro endereço de circuito de processamento por meio de um barramento I2C, permitir, pelo circuito de processamento, acesso ao mesmo por meio de pelo menos um segundo endereço por uma duração do primeiro período de tempo de comando; e em resposta a um segundo comando indicativo de um segundo período de tempo de comando enviado para o primeiro endereço através do barramento I2C, e durante o segundo período de tempo de comando, ignorar o tráfego I2C enviado para o primeiro endereço; o método compreende adicionalmente monitorar pelo menos um do primeiro e segundo períodos de tempo de comando usando um temporizador dos circuitos de processamento.

[000313] 26. Um método, de acordo com a Cláusula 25, em que o método é realizado em circuitos de processamento fornecidos em um componente de aparelho de impressão substituível.

[000314] 27. Um método, de acordo com a Cláusula 25 ou 26, em que, em resposta ao segundo comando, o circuito de processamento deve realizar uma tarefa.

[000315] 28. Um método, de acordo com a Cláusula 27, em que a tarefa é uma tarefa indicada no segundo comando.

[000316] 29. Um método, de acordo com qualquer uma das Cláusulas 25 a 28, compreendendo adicionalmente, durante o primeiro período de tempo de comando, responder, pelo circuito de processamento, ao tráfego I2C enviado para o pelo menos um segundo endereço do circuito de processamento.

[000317] 30. Um método, de acordo com a Cláusula 29, em que o primeiro endereço está associado a um primeiro circuito lógico dos circuitos de processamento, e o pelo menos um segundo endereço está associado a um segundo circuito lógico dos circuitos de processamento.

[000318] 31. Um método, de acordo com a Cláusula 30, compreendendo adicionalmente a desativação do acesso aos circuitos de processamento através do pelo menos um segundo endereço após a duração do primeiro período de tempo de comando.

[000319] 32. Um método, de acordo com qualquer uma das Cláusulas 25 a 31, em que o segundo endereço é configurado para ser um segundo endereço inicial no início do primeiro período de tempo de comando.

[000320] 33. Um método, de acordo com a Cláusula 32, em que o circuito de processamento é configurado para reconfigurar seu segundo endereço para um endereço temporário em resposta a um comando enviado para o segundo endereço inicial e incluindo esse endereço temporário durante o primeiro período de tempo de comando.

[000321] 34. Um método, de acordo com a Cláusula 33, em que, ao receber um comando subsequente indicativo do primeiro período de tempo de comando enviado para o primeiro endereço, o circuito de processamento é configurado para ter o mesmo segundo endereço inicial.

[000322] 35. Um método, de acordo com qualquer uma das Cláusulas 25 a 34, em que o circuito de processamento compreende um primeiro circuito lógico e um segundo circuito lógico do circuito de processamento, em que o método compreende o envio, pelo primeiro circuito lógico, de um sinal de ativação para o segundo circuito lógico para a duração do primeiro período de tempo de comando.

[000323] 36. Um método, de acordo com a Cláusula 35,

em que o método compreende adicionalmente desativar o segundo circuito lógico ao cessar o sinal de ativação.

[000324] 37. Um método, de acordo com a Cláusula 35 ou 36, compreendendo o envio do sinal de ativação por meio de um percurso de sinal dedicado.

[000325] 38. Circuito de processamento para uso com um componente de aparelho de impressão substituível, compreendendo: uma memória e um primeiro circuito lógico para permitir uma operação de leitura da memória e realizar tarefas de processamento, o primeiro circuito lógico compreendendo um temporizador, em que o circuito de processamento é acessível por meio de um barramento I2C de um aparelho de impressão no qual o componente de aparelho de impressão substituível está instalado e está associado a um primeiro endereço e pelo menos um segundo endereço, e o primeiro endereço é um endereço I2C para o primeiro circuito lógico, e em que o primeiro circuito lógico deve participar na autenticação do componente de aparelho de impressão substituível por um aparelho de impressão no qual o componente de aparelho de impressão substituível está instalado; e em que o circuito é configurado de modo que: em resposta a um primeiro comando indicativo de um primeiro período de tempo de comando enviado para o primeiro endereço, o circuito de processamento é acessível através de pelo menos um segundo endereço durante o primeiro período de tempo de comando; e em resposta a um segundo comando indicativo de um segundo período de tempo de comando enviado para o primeiro endereço, o primeiro circuito lógico deve, por uma duração do segundo período de tempo de comando, conforme medido pelo temporizador, ignorar o tráfego I2C enviado para o primeiro endereço.

[000326] 39. Circuito de processamento, de acordo com a Cláusula 38, em que o primeiro circuito lógico é configurado para ser acessível através de pelo menos um segundo endereço durante o primeiro período de tempo de comando.

[000327] 40. Circuito de processamento, de acordo com a Cláusula 39, em que o circuito de processamento compreende adicionalmente um segundo circuito lógico, em que o segundo circuito lógico é acessível através do barramento I2C e um segundo endereço, e o primeiro circuito lógico deve gerar um sinal de ativação para ativar o segundo circuito lógico para a duração do primeiro período de tempo de comando.

[000328] 41. Circuito de processamento, de acordo com a Cláusula 40, em que o circuito de processamento compreende um percurso de sinal dedicado entre o primeiro e o segundo circuitos lógicos para transmitir o sinal de ativação.

[000329] 42. Circuito de processamento, de acordo com a Cláusula 39 ou 41, em que o segundo circuito lógico compreende pelo menos um sensor ou arranjo de sensores que é legível por um aparelho de impressão no qual o componente de aparelho de impressão substituível é instalado através do pelo menos um segundo endereço.

[000330] 43. Circuito de processamento, de acordo com a Cláusula 42, em que o pelo menos um sensor ou arranjo de sensores que é legível por um aparelho de impressão no qual o componente de aparelho de impressão substituível está instalado através do pelo menos um segundo endereço não é legível através do primeiro endereço.

[000331] 44. Circuito de processamento, de acordo com qualquer uma das Cláusulas 42 ou 43, em que o sensor compreende um sensor de nível de materiais consumíveis.

[000332] 45. Circuito de processamento, de acordo com qualquer uma das Cláusulas 42 a 44, onde, em resposta ao primeiro comando, o circuito de processamento deve, durante uma duração do primeiro período de tempo de comando como medido pelo temporizador, ignorar o tráfego I2C enviado para o primeiro endereço; e/ou em resposta ao segundo comando, o circuito de processamento é acessível por meio de pelo menos um segundo endereço para uma duração do primeiro período de tempo de comando.

[000333] 46. Uma pluralidade de componentes de impressão, cada um compreendendo uma memória, em que as memórias de diferentes componentes de impressão armazenam diferentes características do líquido de impressão, e cada componente de impressão compreende um pacote de circuitos lógicos, de acordo com qualquer uma das Cláusulas 1 a 22.

[000334] 47. Um cartucho de impressão, compreendendo um pacote de circuitos lógicos, de acordo com qualquer uma das Cláusulas 1 a 22, e tendo um alojamento que tem uma largura menor que uma altura, em que, em uma face frontal, de baixo para cima, uma saída de líquido de impressão, uma entrada de ar e um recesso são fornecidos, respectivamente, o recesso se estendendo no topo, em que contatos de barramento I2C do pacote são fornecidos em um lado do recesso contra um lado interno de uma parede lateral do alojamento adjacente ao topo e em frente ao alojamento, os contatos de barramento I2C compreendem um contato de dados, o contato de dados sendo o mais baixo dos contatos.

[000335] 48. Um cartucho de impressão, de acordo com a Cláusula 47, em que o primeiro circuito lógico do pacote também é fornecido contra o lado interno da parede lateral.

[000336] 49. Um componente de aparelho de impressão substituível, incluindo o pacote de circuitos lógicos de qualquer uma das Cláusulas 1 a 22, o componente compreendendo adicionalmente um volume de líquido, o componente tendo uma altura que é maior que uma largura e um comprimento que é maior que a altura, a largura se estendendo entre dois lados, o pacote compreendendo pads de interface, em que os pads de interface são fornecidos em um lado interno de um dos lados voltado para um recorte para uma interconexão de dados a ser inserida, os pads de interface se estendendo ao longo de uma direção de altura perto do topo e frente do componente, e compreendendo um pad de dados, o pad de dados sendo a maior parte inferior dos pads de interface, a interface de líquido e ar do componente sendo fornecida na frente no mesmo eixo geométrico de referência vertical paralelo à direção da altura em que o eixo geométrico vertical é paralelo e distanciado do eixo geométrico que cruza os pads de interface.

[000337] 50. Um componente de aparelho de impressão substituível, de acordo com a Cláusula 49, em que o resto do pacote de circuitos lógicos também é fornecido contra o lado interno.

[000338] Em alguns exemplos, a divulgação compreende qualquer uma das seguintes Descrições.

DESCRIÇÕES

[000339] 1. Um circuito lógico, compreendendo: uma interface de comunicações incluindo um contato de dados para se comunicar por meio de um barramento de comunicação; um contato de habilitação, separado da interface de comunicações, para receber uma entrada para habilitar o circuito lógico; e pelo menos um registro de memória, compreendendo pelo menos um registro de endereço reconfigurável, em que o circuito lógico é configurado, de modo que, quando ativado, responde a comunicações enviadas através do barramento de comunicação que são endereçadas ao endereço mantido em um registro de endereço reconfigurável.

[000340] 2. Um circuito lógico, de acordo com a Descrição 1, compreendendo: um conversor analógico para digital.

[000341] 3. Um circuito lógico, de acordo com a Descrição 2, compreendendo adicionalmente pelo menos um registro de memória para armazenar um parâmetro de deslocamento e/ou um parâmetro de ganho para o conversor analógico para digital.

[000342] 4. Um circuito lógico, de acordo com qualquer Descrição anterior, em que o circuito lógico compreende pelo menos um sensor.

[000343] 5. Um circuito lógico, de acordo com a Descrição 4, em que o pelo menos um sensor compreende pelo menos um sensor de nível de líquido.

[000344] 6. Um circuito lógico, de acordo com a

Descrição 4 ou Descrição 5, em que o pelo menos um sensor compreende um primeiro arranjo de sensores e um segundo arranjo de sensores, em que o primeiro e o segundo arranjos de sensores compreendem sensores de diferentes tipos.

[000345] 7. Um circuito lógico, de acordo com qualquer uma das Descrições 4 a 6, em que o pelo menos um sensor compreende pelo menos um dentre um sensor de temperatura ambiente, um detector de trinca, e um sensor de temperatura de fluido.

[000346] 8. Um circuito lógico, de acordo com qualquer uma das Descrições 4 a 6 compreendendo pelo menos um de: pelo menos um registro de memória para armazenar um identificador de sensor; pelo menos um registro de memória para armazenar uma leitura de sensor; e pelo menos um registro de memória para armazenar vários sensores.

[000347] 9. Um circuito lógico, de acordo com qualquer uma das Descrições 4 a 8, em que o pelo menos um sensor é fornecido em um substrato e o substrato e/ou sensor tem uma proporção de comprimento : largura, medida ao longo da superfície do substrato, de pelo menos 20:1.

[000348] 10. Um circuito lógico, de acordo com qualquer Descrição anterior, em que o circuito lógico tem uma largura e/ou espessura inferior a 1 mm.

[000349] 11. Um circuito lógico, de acordo com qualquer Descrição anterior, compreendendo pelo menos um registro de memória para armazenar uma identidade de versão.

[000350] 12. Um circuito lógico, de acordo com qualquer Descrição anterior, compreendendo um temporizador.

[000351] 13. Um circuito lógico, de acordo com a Descrição 12 em que o temporizador compreende um oscilador de anel.

[000352] 14. Um circuito lógico, de acordo com a Descrição 12 ou 13, compreendendo pelo menos uma memória para armazenar uma contagem de ciclos de relógio.

[000353] 15. Um circuito lógico, de acordo com qualquer uma das Descrições anteriores, compreendendo uma memória para armazenar um valor indicativo de um histórico de leitura/escrita do circuito lógico.

[000354] 16. Um circuito lógico, de acordo com qualquer Descrição anterior, compreendendo lógica configurada para determinar um valor indicativo de um histórico de leitura/escrita do circuito lógico usando uma função algorítmica predeterminada e/ou com base em dados secretos predeterminados.

[000355] 17. Um circuito lógico, de acordo com qualquer Descrição anterior, compreendendo lógica configurada para determinar uma pluralidade de valores indicativos de um histórico de leitura/escrita do circuito lógico usando diferentes funções algorítmicas predeterminadas e/ou com base em dados secretos predeterminados.

[000356] 18. Um circuito lógico, de acordo com qualquer Descrição anterior, em que a interface é uma interface I2C.

[000357] 19. Um circuito lógico, de acordo com qualquer Descrição anterior, em que o circuito lógico é para associação com um recipiente de material de impressão.

[000358] 20. Um componente de aparelho de impressão substituível incluindo o circuito lógico de qualquer Descrição anterior, o componente compreendendo adicionalmente um volume de líquido, o componente tendo uma altura que é maior que uma largura e um comprimento que é maior que a altura, a largura se estendendo entre dois lados, em que o circuito lógico compreende pads de interface, e os pads de interface são fornecidos em um lado interno de um dos lados voltado para um recorte para uma interconexão de dados a ser inserida, os pads de interface se estendendo ao longo de uma direção de altura perto do topo e frente do componente, e os pads de interface compreendem um pads de dados, o pad de dados sendo a maior parte inferior dos pads de interface, a interface de líquido e ar do componente sendo fornecida na frente no mesmo eixo geométrico de referência vertical paralelo à direção da altura em que o eixo geométrico vertical é paralelo e distanciado do eixo geométrico que cruza os pads de interface.

[000359] 21. Um componente de aparelho de impressão substituível, de acordo com a Descrição 20, em que o resto do circuito lógico também é fornecido contra o lado interno.

[000360] 22. Um pacote de circuitos lógicos, compreendendo um primeiro circuito lógico e um segundo circuito lógico, em que o primeiro circuito lógico é configurado para responder às comunicações enviadas para um primeiro endereço e o segundo circuito lógico compreende um circuito lógico, de acordo com qualquer uma das Descrições 1 a 19.

[000361] 23. Um método, compreendendo receber, por circuitos lógicos conectados a um barramento I2C, um sinal de ativação, em que o sinal de ativação é fornecido em uma entrada que é separada do barramento I2C,

definir, pelo circuito lógico, um endereço do mesmo, escrevendo um endereço padrão em um registro de memória de endereço; receber, pelo circuito lógico, um comando endereçado ao endereço padrão e compreendendo uma solicitação para redefinir o endereço; definir, pelo circuito lógico, um endereço temporário do mesmo, sobrescrevendo o endereço padrão no registro de memória de endereço; e receber, pelo circuito lógico, um comando endereçado ao endereço temporário.

[000362] 24. Um método, de acordo com a Descrição 23, compreendendo receber, pelos circuitos lógicos, uma solicitação de validação endereçado ao endereço temporário, o solicitação de validação compreendendo uma solicitação para uma indicação de uma velocidade de relógio de um temporizador dos circuitos lógicos; e determinar, pelos circuitos lógicos, uma velocidade de relógio dos circuitos lógicos em relação a outro sinal ou ciclo de relógio mensurável e determinar uma resposta de validação com base na velocidade de relógio relativa.

[000363] 25. Um método, de acordo com a Descrição 23 ou 24, compreendendo receber, pelos circuitos lógicos, uma solicitação de validação endereçada ao segundo endereço, a solicitação de validação compreendendo uma solicitação para uma indicação de identidade de versão; e determinar, pelos circuitos lógicos, uma resposta de validação pela leitura de uma memória dos circuitos lógicos para fornecer uma indicação da identidade de versão.

[000364] 26. Um método, de acordo com qualquer uma das

Descrições 23 a 25, compreendendo receber, pelos circuitos lógicos, uma solicitação de validação endereçada ao segundo endereço, a solicitação de validação compreendendo uma solicitação para uma indicação de identidade de versão; e determinar, pelos circuitos lógicos, uma resposta de validação testando pelo menos um componente dos circuitos lógicos para retornar um resultado de teste.

Claims (46)

REIVINDICAÇÕES

1. Método, caracterizado pelo fato de que compreende, por circuitos lógicos associados a um componente de aparelho de impressão substituível, responder a uma primeira solicitação de validação enviada através de um barramento I2C para um primeiro endereço associado ao circuito lógico com uma primeira resposta de validação; e responder a uma segunda solicitação de validação enviada através do barramento I2C para um segundo endereço associado ao circuito lógico com uma segunda resposta de validação.

2. Método de acordo com a reivindicação 1, caracterizado pelo fato de que a primeira resposta de validação compreende uma resposta autenticada criptograficamente.

3. Método, de acordo com a reivindicação 2, caracterizado pelo fato de que o circuito lógico armazena dados de características de componente de aparelho de impressão e uma primeira chave para autenticação criptográfica de dados sendo comunicados, em que a primeira chave está relacionada a uma segunda chave para autenticação criptográfica armazenada no aparelho de impressão, e a resposta autenticada criptograficamente inclui os dados de características criptografados usando a primeira chave, e pelo menos um de um código de autenticação de mensagem e um identificador de chave de sessão derivado da pelo menos uma dentre a primeira chave e a segunda chave.

4. Método, de acordo com a reivindicação 3, caracterizado pelo fato de que a segunda resposta de validação compreende um fluxo de bits que não é criptografado usando a primeira chave e não é acompanhado por um código de autenticação de mensagem e/ou um identificador de chave de sessão.

5. Método, de acordo com qualquer uma das reivindicações 2 a 4, caracterizado pelo fato de que a primeira resposta, autenticada criptograficamente, usando uma chave, em resposta a um comando autenticado criptograficamente por meio do primeiro endereço, inclui dados que após a decodificação serão representados ou usados como dados de nível de material de impressão por um circuito lógico de aparelho de impressão de recebimento, e outra resposta, não autenticada usando a chave, em resposta a um comando recebido por meio do segundo endereço, também inclui dados que após a decodificação serão representados ou usados como dados de nível de material de impressão pelo circuito lógico de aparelho de impressão de recebimento.

6. Método, de acordo com qualquer uma das reivindicações 1 a 5, caracterizado pelo fato de que a segunda resposta de validação compreende uma resposta não criptografada.

7. Método, de acordo com qualquer uma das reivindicações 1 a 6, caracterizado pelo fato de que a segunda solicitação de validação compreende uma solicitação de indicação de uma velocidade de relógio de um temporizador do circuito lógico, e o método compreende determinar uma velocidade de relógio do circuito lógico em relação a outro sinal de relógio mensurável ou ciclo.

8. Método, de acordo com qualquer uma das reivindicações 1 a 7, caracterizado pelo fato de que compreende adicionalmente, após receber a primeira solicitação de validação, receber um sinal de configuração de endereço,

enviado através do barramento I2C para um segundo endereço inicial associado ao circuito lógico, em que o sinal de configuração de endereço é indicativo de um segundo endereço temporário, e definir o segundo endereço temporário como o endereço do circuito lógico.

9. Método de acordo com a reivindicação 8, caracterizado pelo fato de que o endereço inicial é um endereço padrão a ser usado antes de cada ocasião na qual um endereço temporário é definido.

10. Método de acordo com qualquer uma das reivindicações 1 a 9, caracterizado pelo fato de que compreende determinar a segunda resposta de validação pela leitura de uma memória do circuito lógico para fornecer uma indicação de identidade de versão.

11. Método, de acordo com qualquer uma das reivindicações 1 a 10, caracterizado pelo fato de que compreende determinar a segunda resposta de validação testando pelo menos um componente do circuito lógico para retornar um resultado de teste.

12. Método, de acordo com qualquer uma das reivindicações 1 a 11, caracterizado pelo fato de que compreende a determinação da segunda resposta de validação pela leitura de uma memória dos circuitos lógicos para fornecer uma indicação de um número de sensores em pelo menos uma classe de sensor.

13. Método, de acordo com qualquer uma das reivindicações 1 a 12, caracterizado pelo fato de que compreende a determinação da segunda resposta de validação que compreende uma indicação de um histórico de leitura/escrita dos circuitos lógicos.

14. Método, de acordo com a reivindicação 13, caracterizado pelo fato de que compreende adicionalmente armazenar a indicação de um estado de leitura/escrita dos circuitos lógicos, e atualizar a indicação armazenada com solicitações de leitura/escrita dos circuitos lógicos.

15. Método de acordo com a reivindicação 14, como dependente da reivindicação 8, caracterizado pelo fato de que a indicação não é atualizada ao reescrever um endereço do circuito lógico para ser o segundo endereço temporário.

16. Método, de acordo com a reivindicação 14 ou 15, caracterizado pelo fato de que atualizar a indicação compreende a aplicação de uma função algorítmica predeterminada a uma solicitação de leitura/escrita e/ou resposta para determinar uma indicação atualizada.

17. Método, de acordo com qualquer uma das reivindicações 13 a 16, caracterizado pelo fato de que uma pluralidade de indicações de um estado de leitura/escrita são armazenadas em uma memória, cada uma determinada usando uma função algorítmica predeterminada diferente, e em que a segunda solicitação de validação compreende uma solicitação para uma das indicações armazenadas, e o método compreende fornecer a resposta para essa indicação.

18. Pacote de circuitos lógicos, caracterizado pelo fato de que é para um componente de aparelho de impressão substituível que pode ser endereçado por meio de um primeiro endereço e um segundo endereço reconfigurável; em que o pacote é configurado para participar de um primeiro processo de validação com base nas comunicações enviadas para o primeiro endereço; e participar de um segundo processo de validação com base nas comunicações enviadas para o segundo endereço.

19. Pacote de circuitos lógicos, de acordo com a reivindicação 18, caracterizado pelo fato de que o pacote de circuitos lógicos é compatível com I2C, usando endereços compatíveis com I2C.

20. Pacote de circuitos lógicos, de acordo com a reivindicação 18 ou 19, caracterizado pelo fato de que o segundo endereço reconfigurável é reconfigurável entre um endereço padrão e pelo menos um endereço diferente.

21. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações 18 a 20, caracterizado pelo fato de que o pacote compreende uma memória que compreende dados de identificação configurados para serem lidos por meio do segundo endereço.

22. Pacote de circuitos lógicos, de acordo com a reivindicação 21, caracterizado pelo fato de que os mesmos dados de identificação são armazenados no pacote para serem lidos por comunicações autenticadas criptograficamente através do primeiro endereço.

23. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações 18 a 22, caracterizado pelo fato de que o pacote compreende uma memória que compreende uma porção de dados de histórico de leitura/escrita, configurada para ser lida por meio do segundo endereço.

24. Pacote de circuitos lógicos, de acordo com a reivindicação 23, caracterizado pelo fato de que a memória compreende adicionalmente pelo menos uma contagem de células.

25. Pacote de circuitos lógicos, de acordo com a reivindicação 24, caracterizado pelo fato de que a pelo menos uma contagem de células é configurada para ser lida por meio do segundo endereço.

26. Pacote de circuitos lógicos, de acordo com a reivindicação 25, caracterizado pelo fato de que o mesmo pelo menos um dado de contagem de células é configurado para ser lido por comunicações autenticadas criptograficamente por meio do primeiro endereço.

27. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações de 24 a 26, caracterizado pelo fato de que compreende pelo menos uma célula ou arranjo de células cujo número corresponde à contagem de células armazenadas.

28. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações 18 a 27, caracterizado pelo fato de que a memória armazena adicionalmente uma contagem de relógio.

29. Pacote de circuitos lógicos, de acordo com a reivindicação 28, caracterizado pelo fato de que a contagem de relógio representa uma velocidade de relógio relativa ou absoluta de um temporizador do pacote.

30. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações de 18 a 29, caracterizado pelo fato de que o circuito lógico armazena dados de características de componente de aparelho de impressão e uma primeira chave para autenticação criptográfica de dados sendo comunicados, em que a primeira chave está relacionada a uma segunda chave para autenticação criptográfica armazenada no aparelho de impressão, e participar do primeiro processo de validação compreende o envio de uma resposta autenticada criptograficamente que inclui os dados de características criptografados usando a primeira chave, e pelo menos um de um código de autenticação de mensagem e um identificador de chave de sessão derivado da pelo menos uma dentre a primeira chave e a segunda chave.

31. Pacote de circuitos lógicos, de acordo com a reivindicação 30, caracterizado pelo fato de que é configurado para participar do segundo processo de validação enviando respostas de validação compreendendo um fluxo de bits que não é criptografado usando a primeira chave e não é acompanhado por um código de autenticação de mensagem e/ou identificador de chave de sessão.

32. Pacote de circuitos lógicos, de acordo com a reivindicação 31, caracterizado pelo fato de que o pacote de circuitos lógicos é configurado para, em resposta a uma primeira solicitação de validação autenticada criptograficamente para o primeiro endereço, fornecer uma resposta autenticada criptograficamente usando a primeira chave, em resposta a um comando incluindo um período de tempo, responder aos comandos direcionados a um segundo endereço padrão, em resposta a um comando direcionado a um segundo endereço padrão, o comando incluindo um novo endereço, reconfigurar o segundo endereço padrão para ser um segundo endereço temporário, em resposta a uma segunda solicitação de validação para o segundo endereço temporário reconfigurado, fornecer uma resposta que não é autenticada criptograficamente usando a primeira chave, após o término do período de tempo, responder novamente aos comandos direcionados ao primeiro endereço.

33. Pacote de circuitos lógicos, de acordo com a reivindicação 32, caracterizado pelo fato de que, ao receber um comando subsequente indicativo de um período enviado para o primeiro endereço, o pacote de circuitos lógicos é configurado para ter o mesmo segundo endereço padrão.

34. Pacote de circuitos lógicos, de acordo com a reivindicação 32 ou 33, caracterizado pelo fato de que é configurado para redefinir o segundo endereço para o mesmo endereço padrão antes ou a cada comando, incluindo o período de tempo.

35. Pacote de circuitos lógicos, de acordo com a reivindicação 34, caracterizado pelo fato de que compreende um primeiro e um segundo circuitos lógicos associados ao primeiro e segundo endereços, respectivamente, o pacote configurado para habilitar o segundo circuito lógico em resposta ao comando incluindo o período de tempo, e definir o segundo endereço inicial na configuração de habilitação.

36. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações 32 a 34, caracterizado pelo fato de que o pacote compreende um primeiro modo operacional no qual ele responde à comunicação enviada para o primeiro endereço e não ao segundo endereço e um segundo modo operacional no qual ele responde às comunicações enviadas para o endereço reconfigurável e não ao primeiro endereço.

37. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações de 24 a 36, caracterizado pelo fato de que o pacote compreende um primeiro circuito lógico associado ao primeiro endereço e um segundo circuito lógico associado ao endereço reconfigurável.

38. Pacote de circuitos lógicos, de acordo com a reivindicação 37, caracterizado pelo fato de que é configurado de modo que o segundo circuito lógico seja habilitado seletivamente pelo primeiro circuito lógico.

39. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações 18 a 32, caracterizado pelo fato de que a primeira resposta de validação inclui dados de identificação, o pacote inclui um segundo circuito lógico e os dados de identificação pertencem ao segundo circuito lógico.

40. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações 18 a 39, caracterizado pelo fato de que a primeira resposta de validação inclui dados de identificação e a segunda resposta de validação inclui os mesmos dados de identificação.

41. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações de 18 a 40, caracterizado pelo fato de que o pacote é configurado de modo que, em resposta a um primeiro comando indicativo de uma tarefa e um primeiro período de tempo enviado para o primeiro endereço, o pacote seja acessível através de pelo menos um segundo endereço durante o período de tempo.

42. Pacote de circuitos lógicos, de acordo com a reivindicação 41, caracterizado pelo fato de que compreende um temporizador para medir o período de tempo.

43. Pacote de circuitos lógicos, de acordo com a reivindicação 42, caracterizado pelo fato de que compreende um segundo temporizador para indicar uma velocidade de relógio dos circuitos lógicos durante o período de tempo.

44. Pacote de validação de recipiente de material de impressão, caracterizado pelo fato de que compreende uma memória, um arranjo de contato para conexão com um barramento I2C, pelo menos um temporizador, e circuitos para fornecer: uma primeira função de validação, acionada por mensagens enviadas para um primeiro endereço em um barramento I2C, uma segunda função de validação, acionada por mensagens enviadas para um segundo endereço no barramento I2C.

45. Cartucho de impressão, caracterizado pelo fato de que compreende um pacote de circuitos lógicos conforme definido em qualquer uma das reivindicações de 18 a 43, e tendo um alojamento que tem uma largura menor que uma altura, em que, em uma face frontal, de baixo para cima, uma saída de líquido de impressão, uma entrada de ar e um recesso são fornecidos, respectivamente, o recesso se estendendo no topo, o pacote compreendendo contatos de barramento I2C, em que os contatos de barramento I2C são fornecidos em um lado do recesso contra um lado interno de uma parede lateral do alojamento adjacente ao do topo e frente do alojamento, e os contatos de barramento I2C compreendem um contato de dados, sendo o contato de dados o mais baixo dos contatos de barramento I2C.

46. Cartucho de impressão, de acordo com a reivindicação 45, caracterizado pelo fato de que o circuito lógico do pacote é fornecido contra o lado interno da parede lateral.