BR112013019344A2 - dispositivo semicondutor - Google Patents

dispositivo semicondutor Download PDF

Info

Publication number
BR112013019344A2
BR112013019344A2 BR112013019344-1A BR112013019344A BR112013019344A2 BR 112013019344 A2 BR112013019344 A2 BR 112013019344A2 BR 112013019344 A BR112013019344 A BR 112013019344A BR 112013019344 A2 BR112013019344 A2 BR 112013019344A2
Authority
BR
Brazil
Prior art keywords
layer
semiconductor
groove
semiconductor layer
bypass
Prior art date
Application number
BR112013019344-1A
Other languages
English (en)
Other versions
BR112013019344B1 (pt
BR112013019344B8 (pt
Inventor
Akitaka SOENO
Toshimasa Yamamoto
Original Assignee
Toyota Jidosha Kabushiki Kaisha
Denso Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Jidosha Kabushiki Kaisha, Denso Corporation filed Critical Toyota Jidosha Kabushiki Kaisha
Publication of BR112013019344A2 publication Critical patent/BR112013019344A2/pt
Publication of BR112013019344B1 publication Critical patent/BR112013019344B1/pt
Publication of BR112013019344B8 publication Critical patent/BR112013019344B8/pt

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

  DISPOSITIVO SEMICONDUTOR. A presente invenção refere-se a um dispositivo semicondutor que inclui uma camada de derivação do tipo primeira condutividade, uma camada de corpo do tipo segunda condutividade, uma camada de fonte do tipo primeira condutividade, uma camada de drenagem do tipo primeira condutividade, uma porta de sulco que penetra na camada de corpo e que entra em contato com a camada de derivação, uma primeira camada de semicondutor do tipo segunda condutividade que circunda um fundo da porta de sulco e que é separada da camada de corpo pela camada de derivação, uma segunda camada de semicondutor do tipo primeira condutividade disposta ao longo de uma das partes de extremidade da porta de sulco em uma direção longitudinal da porta de sulco, uma das partes de extremidade da segunda camada de semicondutor que entra em contato com a camada de corpo e a outra dentre as partes de extremidade da segunda camada de semicondutor que entra em contato com a primeira camada de semicondutor, e uma camada de conexão, sendo que uma das partes de extremidade da camada de conexão é conectada à camada de corpo e a outra, dentre as partes de extremidade da camada de conexão, é conectada à primeira camada de semicondutor, a camada de conexão que entra em contato com a segunda camada de semicondutor, e sendo que a camada de conexão é separada de uma das partes de extremidade da porta de sulco na direção longitudinal da porta de sulco pela segunda camada de semicondutor.

Description

Relatório Descritivo da Patente de Invenção para "DISPOSITIVO SEMICONDUTOR". Campo da técnica A presente invenção, conforme descrito no presente documento, refere-se a um dispositivo semicondutor.
Antecedentes da Técnica De acordo com um dispositivo semicondutor do tipo porta isola- da para um dispositivo de alimentação, uma alta tensão e resistência fraca em condução geralmente têm uma relação de permuta.
Un MOSFET que tem uma estrutura flutuante em um fundo de um sulco tem a alta tensão, mas ao mesmo tempo, tem um problema de deterioração na propriedade de resistência em condução.
Com a finalidade de lidar com este problema, o Documento de Patente 1 fornece uma camada p de baixa concentração para conectar uma camada de corpo do tipo p e a estrutura flutuante no fundo do sulco de tal modo que a camada p de baixa concentração entre em contato com as partes de extremidade do sulco em uma direção longitudinal do sul- co.
A camada p de baixa concentração é permitida a ter uma alta resistência quando uma tensão de porta é desligada a fim de manter a estrutura flutuan- te e assegurar a alta tensão, enquanto que a camada p de baixa concentra- ção serve como um caminho de suprimento de veículo a partir da camada de corpo à estrutura flutuante, quando a tensão de porta é ligada a fim de aper- feiçoar a propriedade de resistência em condução.
Lista de Citação Literatura de Patente Documento de Patente 1: Publicação de pedido de patente japo- nês nº. 2007-242852 Sumário da Invenção Problema Técnico Quando a camada p de baixa concentração é fornecida ao longo das partes de extremidade do sulco na direção longitudinal do sulco, con- forme apresentado no Documento de Patente 1, e quando a camada p de baixa concentração está em contato com as partes de extremidade do sulco na direção longitudinal do sulco, a camada p de baixa concentração pode ser danificada e reduzida em uma etapa de fabricação do dispositivo semi- condutor, tal como quando uma película de isolamento de porta é formada. Portanto, é necessário assegurar uma ampla margem de processo, Adicio- nalmente, quando a camada p de baixa concentração é examinada por um microscópio eletrônico ou por SIMS durante um processo de inspeção, e quando a camada p de baixa concentração está em contato com as partes de extremidade do sulco ao longo da direção longitudinal do sulco, é difícil examinar a camada p de baixa concentração devido a um efeito de borda do sulco.
Solução para o Problema Técnico A descrição no presente documento fornece um dispositivo se- micondutor que inclui uma camada de derivação do tipo primeira condutivi- dade; uma camada de corpo do tipo segunda condutividade que entra em contato com uma superfície superior da camada de derivação, sendo que uma parte da camada de corpo é exposta em uma superfície superior de um substrato semicondutor; uma camada de fonte do tipo primeira condutividade fornecida em uma parte de uma superfície superior da camada de corpo, sendo exposta na superfície superior do substrato semicondutor e sendo separada da camada de derivação pela camada de corpo; uma camada de drenagem do tipo primeira condutividade que entra em contato com uma superfície inferior da camada de derivação e sendo exposta em uma superfí- cie inferior do substrato semicondutor; uma porta de sulco que penetra na camada de corpo e que entra em contato com a camada de derivação, uma primeira camada de semicondutor do tipo segunda condutividade que cir- cunda um fundo da porta de sulco e que é separada da camada de corpo pela camada de derivação; uma segunda camada de semicondutor do tipo primeira condutividade disposta ao longo de uma das partes de extremidade da porta de sulco em uma direção longitudinal da porta de sulco, uma das partes de extremidade da segunda camada de semicondutor que entra em contato com a camada de corpo e a outra dentre as partes de extremidade da segunda camada de semicondutor que entra em contato com a primeira camada de semicondutor; e uma camada de conexão, sendo que uma das partes de extremidade da camada de conexão é conectada à camada de corpo e sendo que a outra dentre as partes de extremidade da camada de conexão é conectada à primeira camada de semicondutor, a camada de co- nexão que entra em contato com a segunda camada de semicondutor, e a camada de conexão que é separada de uma das partes de extremidade da porta de sulco na direção longitudinal da porta de sulco pela segunda cama- da de semicondutor.
De acordo com o dispositivo semicondutor descrito acima, a ca- mada de conexão que tem as partes de extremidade conectadas à camada de corpo e à primeira camada de semicondutor, respectivamente, é separa- da de uma das partes de extremidade da porta de sulco na direção longitu- dinal da porta de sulco pela segunda camada de semicondutor. Portanto, os danos para a camada de conexão são evitados durante um processo de fa- bricação do dispositivo semicondutor. Adicionalmente, um tamanho, e simila- res, da camada de conexão podem ser examinados pela inspeção sem que seja afetada pelo efeito de borda do sulco. É possível formar estavelmente a camada de conexão que serve como o caminho de suprimento de veículo a partir da camada de corpo à estrutura flutuante, e fornecer o dispositivo se- —micondutor com excelente propriedade de resistência em condução e rendi- mento.
A camada de conexão pode consistir em uma camada de semi- condutor do tipo segunda condutividade. Uma densidade de impurezas do tipo segunda condutividade na segunda camada de semicondutor pode ser maiordo que uma densidade de impurezas do tipo segunda condutividade na camada de derivação.
Breve Descrição dos Desenhos A FIG. 1 é uma vista em seção transversal vertical de um dispo- sitivo semicondutor de acordo com uma primeira modalidade.
A FIG. 2 é uma vista em seção transversal tomada ao longo de uma linha Il-Il na FIG. 1.
A FIG. 3 é uma vista em seção transversal tomada ao longo de uma linha IIl-Ill na FIG. 1. A FIG. 4 é uma vista que mostra uma etapa de fabricação do dispositivo semicondutor de acordo com a primeira modalidade. A FIG. 5 é uma vista que mostra uma etapa de fabricação do dispositivo semicondutor de acordo com a primeira modalidade. A FIG. 6 é uma vista que mostra uma etapa de fabricação do dispositivo semicondutor de acordo com a primeira modalidade. A FIG. 7 é uma vista que mostra uma etapa de fabricação do dispositivo semicondutor de acordo com a primeira modalidade.
A FIG. 8 é uma vista em seção transversal vertical de um dispo- sitivo semicondutor de acordo com uma modificação.
A FIG. 9 é uma vista em seção transversal que mostra uma se- ção do dispositivo semicondutor de acordo com a modificação, sendo que a seção é igual àquela da FIG. 3.
Descrição Detalhada da Invenção De acordo com um dispositivo semicondutor, conforme apresen- tado no presente documento, uma camada de conexão precisa consistir em uma camada que tem uma função como um caminho de suprimento de veí- culo a partir de uma camada de corpo a uma estrutura flutuante, e a camada de conexão pode consistir em uma camada de semicondutor do tipo segun- da condutividade ou uma camada condutora. Especificamente, uma camada de metal, tal como tungstênio, uma camada de polissilício condutora, e simi- lares, podem ser exemplificadas, em adição à camada de semicondutor do tipo segunda condutividade.
Quando a camada de conexão consiste na camada de semicon- dutor do tipo segunda condutividade, uma densidade de impurezas do tipo segunda condutividade pode ser menor, maior ou quase igual a uma densi- dade de impurezas do tipo segunda condutividade na primeira camada de semicondutor. Quando a densidade das impurezas do tipo segunda conduti- vidade na camada de conexão é menor do que aquela da primeira camada de semicondutor, a mobilidade de veículo, enquanto um eletrodo de porta é ligado, é reduzida, e ao mesmo tempo, a camada de conexão é esgotada rapidamente enquanto o eletrodo de porta é desligado, o qual faz provavel- mente com que a primeira camada de semicondutor entre em um estado flutuante. Quando a densidade das impurezas do tipo segunda condutivida- de na camada de conexão é maior do que aquela da primeira camada de semicondutor, a mobilidade de veículo, enquanto o eletrodo de porta é desli- gado, é aumentada, e ao mesmo tempo, a camada de conexão é esgotada de maneira ligeiramente lenta enquanto que o eletrodo de porta é desligado. De acordo com o dispositivo semicondutor, conforme apresentado no pre- sente documento, no entanto, a camada de conexão está em contato com a segunda camada de semicondutor do tipo primeira condutividade, e a deple- ção da camada de conexão também progride a partir de uma interface com a segunda camada de semicondutor. Portanto, é mais provável que a primeira camada de semicondutor entre no estado flutuante, conforme comparado com o dispositivo semicondutor convencional.
A segunda camada de semicondutor pode consistir em uma ca- mada que é diferente de uma camada de derivação, ou pode ser uma cama- da que é formada de modo inteiriço com a camada de derivação. Adicional- mente, a densidade das impurezas do tipo primeira condutividade na segun- da camada de semicondutor pode ser maior, menor ou quase igual à densi- dade dasimpurezas do tipo primeira condutividade na camada de derivação. Quando a densidade das impurezas do tipo primeira condutividade na se- gunda camada de semicondutor é maior do que a densidade das impurezas do tipo primeira condutividade na camada de derivação, a depleção da ca- mada de conexão conforme a camada de semicondutor do tipo segunda condutividade é facilitada adicionalmente quando o eletrodo de porta é desli- gado. Além disso, uma camada que tem a alta densidade das impurezas do tipo primeira condutividade pode ser formada em uma região que está na camada de derivação, oposta à segunda camada de semicondutor, e em contato com a camada de conexão. Deste modo, a depleção da camada de conexão conforme a camada de semicondutor do tipo segunda condutivida- de é facilitada adicionalmente quando o eletrodo de porta é desligado. (Primeira modalidade)
A FIG. 1 mostra um dispositivo semicondutor 10 de acordo com uma primeira modalidade. O dispositivo semicondutor 10 inclui um substrato semicondutor 100, uma porta de sulco 120 que é formada em um lado de superfície superior do substrato semicondutor 100 (um lado de direção posi- tivade um eixo geométrico z), e sulcos periféricos 130. O substrato semi- condutor 100 é formado por carbureto de silício. Um MOSFET vertical é formado no substrato semicondutor 100. Conforme mostrado na FIG. 1 e FIG. 2, o substrato semicondutor 100 inclui uma camada de drenagem do tipo n 101, uma camada de derivação do tipo —n103,uma camada de corpo do tipo p 104, uma camada de fonte do tipo n 109, uma primeira camada de semicondutor do tipo p 105, uma camada de semicondutor do tipo p 106, uma camada de conexão do tipo p 107 e uma segunda camada de semicondutor do tipo n 110. A camada de corpo 104 fica em contato com uma superfície superior da camada de derivação 103, e uma parte da camada de corpo 104 é exposta em uma superfície superior do substrato semicondutor 100. A camada de fonte 109 é fornecida em uma parte de uma superfície superior da camada de corpo 104, é exposta sobre a superfície superior do substrato semicondutor 100, e é separada a partir da camada de derivação 103 pela camada de corpo 104. A camada de drena- gem101ficaem contato com uma superfície inferior da camada de deriva- ção 103, e é exposta em uma superfície inferior do substrato semicondutor
100. A camada de fonte 109 e a camada de corpo 104 são eletricamente conectadas a um eletrodo de fonte não mostrado, e a camada de drenagem 101 é eletricamente conectada a um eletrodo de drenagem não mostrado. A primeira camada de semicondutor 105 circunda um fundo da porta de sulco 120 e é separada da camada de corpo 104 pela camada de derivação 103. A camada de semicondutor 106 circunda um fundo de cada sulco periférico 130 e é separada da camada de corpo 104 pela camada de derivação 103. A segunda camada de semicondutor 110 é fornecida ao longo de cada parte de extremidade da porta de sulco 120 em uma direção longitu- dinal (uma direção x) da porta de sulco 120. A segunda camada de semicon-
dutor 110 fica em contato com a camada de corpo 104 em sua parte de ex- tremidade na direção positiva do eixo geométrico z, e fica em contato com a primeira camada de semicondutor 105 em sua parte de extremidade em uma direção negativa do eixo geométrico z.
Adicionalmente, a segunda camada de semicondutor 110 fica em contato com a parte de extremidade da porta de sulco 120 na direção longitudinal (a direção x) da porta de sulco 120. A camada de conexão 107 é conectada à camada de corpo 104 em sua parte de extremidade na direção positiva do eixo geométrico z, e conectada à primeira camada de semicondutor 105 em sua parte de extre- —midade na direção negativa do eixo geométrico z.
A camada de conexão 107 fica em contato com a camada de derivação 103 em seu um lado na direção x, em contato com a segunda camada de semicondutor 110 no outro lado, e separada da parte de extremidade da porta de sulco 120 na direção longitu- dinal da porta de sulco 120 pela segunda camada de semicondutor 110. Uma densidade de impurezas do tipo p na camada de conexão 107 é menor do que uma densidade de impurezas do tipo p na primeira camada de semi- condutor 105. A FIG. 3 mostra uma seção transversal que inclui a segunda camada de semicondutor 110 e a camada de conexão 107 e que está em paraleloaum plano xy.
Nesta seção transversal, a segunda camada de se- micondutor 110 e a camada de conexão 107 têm um formato de ilha.
A se- gunda camada de semicondutor 110 fica em contato com uma superfície lateral da porta de sulco 120 em seu um lado na direção x, em contato com a camada de conexão 107 no outro lado, e em contato com a camada de deri- vação103em uma direção y.
A porta de sulco 120 inclui um sulco 121 que penetra na camada de corpo 104 a partir da superfície superior do substrato semicondutor 100 para alcançar a camada de derivação 103, uma película de isolamento de porta 122 que é formada em uma superfície de parede interna do sulco 121, eumEeletrodo de porta 123 que é coberto pela película de isolamento de por- ta 122 e preenchido dentro do sulco 121. O eletrodo de porta 123 fica volta- do para a camada de fonte 109 e a camada de corpo 104 em uma faixa on-
de a camada de corpo 104 separa a camada de fonte 109 e a camada de derivação 103, através da película de isolamento de porta 122. Quando uma tensão de porta é desligada, uma camada de de- pleção aumenta a partir de planos de junção p-n entre a camada de conexão 107ea segunda camada de semicondutor 110 e a camada de derivação 103, o qual permite que a camada de conexão 107 tenha uma alta resistên- cia, e a primeira camada de semicondutor 105 entre em um estado de flutu- ação.
A densidade das impurezas do tipo p, um formato e um tamanho da camada de conexão 107 são ajustados, de modo que ao menos uma parte da camada de conexão 107 em uma direção da espessura do substrato se- micondutor 100 (uma direção z) seja esgotada antes da primeira camada de semicondutor 105, quando a tensão de porta é desligada.
Quando a primeira camada de semicondutor 105 está no estado flutuante, um pico de intensi- dade de campo é disperso e ao dispositivo semicondutor 10 é dada durabili- dadeauma altatensão.
Quando o dispositivo semicondutor 10 é comutado a partir de desligado para ligado, enquanto que a camada de depleção é aumentada, a camada de depleção é estreitada e a camada de conexão 107 serve como um caminho de suprimento de veículo a partir da camada de corpo 104 à primeira camada de semicondutor 105. Quando o veículo é suprido a partir da camada de corpo 104, a camada de depleção da primeira camada de semicondutor 105 é estreitada rapidamente e uma resistência em condução do dispositivo semicondutor 10 é reduzida.
De acordo com o dispositivo semicondutor 10, conforme descrito até agora, é possível realizar tanto a tensão maior como a resistência em condução menor que é usada para se ter uma relação de permuta.
Adicio- nalmente, de acordo com o dispositivo semicondutor 10, a camada de cone- xão 107 fica em contato tanto com a camada de derivação 103 como com a segunda camada de semicondutor 110, e a depleção da camada de conexão 107 progride não somente a partir da junção p-n com a camada de derivação 103, mas também a partir da junção p-n com a segunda camada de semi- condutor 110. Isto permite que a primeira camada de semicondutor 105 en-
tre no estado flutuante mais rapidamente quando a tensão de porta é desli- gada, conforme comparado com o dispositivo semicondutor convencional.
A FIG. 4 até FIG. 7 mostram um exemplo de um método de fa- bricação do dispositivo semicondutor 10. De acordo com este método de fabricação, uma pastilha semicondutora 500 é primeiramente fornecida, a qual é formada por carbureto de silício e inclui uma camada n 503 (uma ca- mada a ser a camada de derivação 103), uma camada p 504 formada em uma superfície superior da camada n 503 (uma camada a ser a camada de corpo 104), e uma camada n formada em uma parte de uma superfície supe- riorda camada p 504 (uma camada a ser a camada de fonte 109, não mos- trada na FIG. 4 até FIG. 7), conforme mostrado na FIG. 4. Em seguida, uma máscara 551 é formada em uma superfície superior da pastilha semicondu- tora 500 a fim de formar sulcos 521 e 531 que penetram na camada p 504 para alcançar a camada n 503 por meio de gravação sobre o lado de super- fície superior da pastilha semicondutora 500. Então, os íons de impureza do tipo p são implantados em um fundo dos sulcos 521 e 531 ao longo de uma direção de profundidade da pastilha semicondutora 500 (a direção z) a fim de formar uma primeira camada de semicondutor 505 (uma camada a ser a primeira camada de semicondutor 105) e uma camada de semicondutor 506 (uma camada a sera camada de semicondutor 106).
Em seguida, conforme mostrado na FIG. 5, os íons de impureza do tipo p são implantados na camada n 503, em uma posição ligeiramente afastada de uma superfície de parede interna do sulco 521 na direção x, di- agonalmente a partir do lado de superfície superior da pastilha semiconduto- ra500. Os íons de impureza são implantados em uma direção que tem um ângulo 86 em relação à direção z. O ajuste do ângulo 8 é feito conforme ne- cessário de acordo com uma profundidade do sulco 521 (uma largura na direção z) e uma largura em uma direção longitudinal (a direção x). Por e- xemplo, o ângulo 8 é ajustado a fim de evitar um caso onde os íons de impu- reza não alcancem a superfície de parede interna do sulco 521 na direção x à medida que os íons de impureza atingem a superfície superior da pastilha semicondutora 500 (a superfície onde o sulco não é formado).
A implantação de íon também é feita de maneira diagonal à su- perfície de parede interna do sulco 521 que é oposta a uma mostrada na FIG. 5 em termos da direção x, a fim de formar uma camada p 507 (uma camada a ser a camada de conexão 107) em uma posição onde os íons de impureza são implantados, e uma camada n 510 (uma camada a ser a se- gunda camada de semicondutor 110) entre o sulco 521 e a camada p 507, conforme mostrado na FIG. 6. Em seguida, a máscara 511 é removida e o recozimento de ativação é executado a cerca de 1700. Em seguida, uma película de óxido de silício é preenchida nos sulcos 521 e 531 por CVD, ou similares, e posteriormente, a película de óxi- do de silício desnecessária, exceto para as partes próximas ao fundo, são gravadas novamente e removidas. Então, a película de óxido de silício é formada sobre as superfícies de parede interna dos sulcos 521 e 531 por meio de oxidação de sacrifício, e o recozimento pós-oxidação (POA) é exe- cutado a cerca de 1300. Adicionalmente, o polissi lício é preenchido nos sulcos 521 e 531. Deste modo, conforme mostrado na FIG. 7, um eletrodo de porta 523 que é formado pelo polissilício e coberto por uma película de isolamento de porta 522 formada pelo óxido de silício é preenchido no sulco 521, a fim de formar uma porta de sulco 520 (a ser a porta de sulco 120). Ao mesmo tempo, uma camada condutora 533 que é formada pelo polissilício e coberto por uma camada isolante 532 formada pelo óxido de silício é preen- chida nos sulcos 531, a fim de formar sulcos periféricos 530 (a serem os sul- cos periféricos 130). De maneira incidental, a película de óxido de silício desnecessária e polissilício que são formatos sobre a superfície superior, e similares, da pastilha semicondutora 500 são gravados novamente e remo- vidos. Então, uma camada n a ser a camada de drenagem é formada medi- ante a implantação de íons de impureza do tipo n em uma superfície inferior da pastilha semicondutora 500 e executando-se o recozimento por meio de um método de recozimento a laser, a fim de fabricar o dispositivo semicon- —dutor10 conforme mostrado na FIG. 1.
De acordo com o método de fabricação do dispositivo semicon- dutor 10 conforme descrito até agora, a pastilha semicondutora 500 é sub-
metida à implantação de íon e, então, ao recozimento a 1700, com a fina- lidade de formar a camada de conexão 107, e similares. Conforme é neces- sário executar o recozimento em uma alta temperatura a fim de ativar os (- ons implantados de acordo com o dispositivo semicondutor 10 formado pelo carbureto de silício, uma etapa de fabricação da porta de sulco 120, ou simi- lares, necessita ser executada após um processo de formação da camada de conexão 107. Por esta razão, na etapa de formação da porta de sulco 120, e similares, a pastilha semicondutora 500 pode ser reduzida a partir de uma superfície de parede interna do sulco 120. De acordo com o dispositivo semicondutor 10, a camada de conexão 107 é separada da parte de extre- midade da porta de sulco 120 na direção longitudinal (a direção x) da porta de sulco 120 pela segunda camada de semicondutor 110 e não fica em con- tato com a porta de sulco 120. Portanto, a camada de conexão 107 não é reduzida mesmo quando a pastilha semicondutora 500 é reduzida na etapa de fabricação da porta de sulco 120, e similares. Além disso, em um proces- so de inspeção do dispositivo semicondutor fabricado 10, é possível exami- nar o tamanho, e similares, da camada de conexão 107 pela inspeção, sem ser afetado por um efeito de borda do sulco 121. O dispositivo semicondutor 10 tem excelente propriedade de resistência em condução e rendimento.
(Modificação) Com a finalidade de formar a segunda camada de semicondutor 110, os íons de impureza do tipo n podem ser implantados em uma posição mais próxima à superfície de parede interna do sulco 521 na direção x. Adi- cionalmente, conforme mostrado na FIG. 8, uma camada de semicondutor dotipon112 pode ser adicionalmente fornecida em uma posição oposta à segunda camada de semicondutor 110 na direção x com a camada de cone- xão 107 entre as mesmas. A camada de semicondutor do tipo n 112 pode ser semelhantemente formada por meio, por exemplo, da implantação dos íons de impureza do tipo n na camada n 503, em uma posição ligeiramente espaçada da superfície de parede interna do sulco 521 na direção x, de mo- do diagonal a partir do lado de superfície superior da pastilha semicondutora 500, antes da etapa de irradiação da pastilha semicondutora 500 com os íons de impureza do tipo p, conforme mostrado na FIG. 5. Adicionalmente, conforme mostrado na FIG. 9, uma primeira camada de semicondutor 210 pode ser circundada pela camada de conexão 207 e separada da camada de derivação 103.
Adicionalmente, a densidade das impurezas do tipo p na cama- da de conexão 107 pode ser quase igual ou maior do que aquela da primeira camada de semicondutor 105. A camada de conexão 107 fica em contato com a camada de derivação 103 e a segunda camada de semicondutor 110, e a depleção da camada de conexão 107 progride a partir dos planos de junção p-n tanto com a camada de derivação 103 como com a segunda ca- mada de semicondutor 110. Isto torna fácil permitir que a primeira camada de semicondutor 105 entre no estado flutuante, mesmo quando a densidade das impurezas do tipo p na camada de conexão 107 é relativamente alta. Além disso, em vez da camada de conexão 107, a camada condutora da camada de polissilício, a camada de metal, tal como tungstênio, e similares, pode ser usada como a camada de conexão. Neste caso, a camada de co- nexão pode ser embutida na camada de derivação. Quando a camada de conexão é formada ao ser embutida na camada de derivação, a segunda camada de semicondutor pode ser uma parte da camada de derivação.
Embora as modalidades da presente invenção tenham sido des- critas em detalhes, tais modalidades são meramente ilustrativas e não se destinam a limitar o escopo das reivindicações. As técnicas descritas no es- copo das reivindicações incluem diversas modificações e alterações feitas nos exemplos específicos ilustrados acima.
Deve-se compreender que os elementos técnicos descritos na presente descrição e nos desenhos exibem utilidade técnica somente ou em diversas combinações dos mesmos e não deverão ser limitados às combi- nações descritas nas reivindicações no momento do depósito. Adicionalmen- te, as técnicas ilustradas na presente descrição e nos desenhos são para se alcançar uma pluralidade de objetivos ao mesmo tempo, de modo que a uti- lidade técnica seja exibida mediante a realização de qualquer um dentre tais objetivos.

Claims (3)

REIVINDICAÇÕES
1. Dispositivo semicondutor, que compreende: uma camada de derivação do tipo primeira condutividade; uma camada de corpo do tipo segunda condutividade que entra em contato com uma superfície superior da camada de derivação, sendo que uma parte da camada de corpo é exposta em uma superfície superior de um substrato semicondutor; uma camada de fonte do tipo primeira condutividade fornecida em uma parte de uma superfície superior da camada de corpo, que é expos- tana superfície superior do substrato semicondutor e é separada da camada de derivação pela camada de corpo; uma camada de drenagem do tipo primeira condutividade que entra em contato com uma superfície inferior da camada de derivação e que é exposta em uma superfície inferior do substrato semicondutor; uma porta de sulco que penetra na camada de corpo e que entra em contato com a camada de derivação; uma primeira camada de semicondutor do tipo segunda conduti- vidade que circunda um fundo da porta de sulco e que é separada da cama- da de corpo pela camada de derivação; uma segunda camada de semicondutor do tipo primeira conduti- vidade disposta ao longo de uma das partes de extremidade da porta de sul- co em uma direção longitudinal da porta de sulco, uma das partes de extre- midade da segunda camada de semicondutor que entra em contato com a região de corpo e a outra dentre as partes de extremidade da segunda ca- mada de semicondutor que entra em contato com a primeira camada de se- micondutor; e uma camada de conexão, sendo que uma das partes de extre- midade da camada de conexão é conectada à região de corpo e a outra den- tre as partes de extremidade da camada de conexão que é conectada à pri- —meiracamada de semicondutor, a camada de conexão que entra em contato com a segunda camada de semicondutor, e sendo que a camada de cone- xão é separada de uma das partes de extremidade da porta de sulco na di-
reção longitudinal da porta de sulco pela segunda camada de semicondutor.
2. Dispositivo semicondutor, de acordo com a reivindicação 1, em que a camada de conexão consiste em uma camada de semicondutor do tipo segunda condutividade.
3. Dispositivo semicondutor, de acordo com a reivindicação 1 ou 2, em que uma densidade de impurezas do tipo primeira condutividade na segunda camada de semicondutor é maior do que uma densidade de impu- rezas do tipo primeira condutividade na região de derivação.
e ” SERA : SST:
BR112013019344A 2012-11-21 2012-11-21 Dispositivo semicondutor BR112013019344B8 (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/080159 WO2014080471A1 (ja) 2012-11-21 2012-11-21 半導体装置

Publications (3)

Publication Number Publication Date
BR112013019344A2 true BR112013019344A2 (pt) 2020-10-27
BR112013019344B1 BR112013019344B1 (pt) 2021-05-25
BR112013019344B8 BR112013019344B8 (pt) 2022-09-13

Family

ID=50775676

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112013019344A BR112013019344B8 (pt) 2012-11-21 2012-11-21 Dispositivo semicondutor

Country Status (7)

Country Link
US (1) US9029871B2 (pt)
EP (1) EP2924739B1 (pt)
JP (1) JP5547347B1 (pt)
KR (1) KR101439310B1 (pt)
CN (1) CN103959475B (pt)
BR (1) BR112013019344B8 (pt)
WO (1) WO2014080471A1 (pt)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3024018B1 (en) * 2013-07-19 2018-08-08 Nissan Motor Co., Ltd Semiconductor device
JP6219704B2 (ja) * 2013-12-17 2017-10-25 トヨタ自動車株式会社 半導体装置
JP6571467B2 (ja) * 2015-09-24 2019-09-04 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子とその製造方法
JP6560141B2 (ja) 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
EP3443595B1 (en) 2016-04-11 2020-10-07 ABB Power Grids Switzerland AG Insulated gate power semiconductor device and method for manufacturing such a device
JP6606007B2 (ja) * 2016-04-18 2019-11-13 トヨタ自動車株式会社 スイッチング素子
JP6702556B2 (ja) 2016-10-31 2020-06-03 株式会社東芝 半導体装置及びその製造方法
JP6883745B2 (ja) 2017-03-24 2021-06-09 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
JP7068916B2 (ja) * 2018-05-09 2022-05-17 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、および炭化珪素半導体装置の製造方法
JP7147510B2 (ja) * 2018-11-26 2022-10-05 株式会社デンソー スイッチング素子
JP7135819B2 (ja) * 2018-12-12 2022-09-13 株式会社デンソー 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003268710A1 (en) * 2002-10-04 2004-04-23 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and process for fabricating the same
JP4538211B2 (ja) * 2003-10-08 2010-09-08 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4404709B2 (ja) * 2004-07-12 2010-01-27 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4453671B2 (ja) 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4915221B2 (ja) * 2006-11-28 2012-04-11 トヨタ自動車株式会社 半導体装置
US8159024B2 (en) * 2007-04-20 2012-04-17 Rensselaer Polytechnic Institute High voltage (>100V) lateral trench power MOSFET with low specific-on-resistance
JP5206107B2 (ja) * 2007-09-06 2013-06-12 トヨタ自動車株式会社 半導体装置
JP5353190B2 (ja) * 2008-11-04 2013-11-27 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
JP2011044513A (ja) * 2009-08-20 2011-03-03 National Institute Of Advanced Industrial Science & Technology 炭化珪素半導体装置

Also Published As

Publication number Publication date
EP2924739B1 (en) 2019-08-14
KR101439310B1 (ko) 2014-09-11
CN103959475A (zh) 2014-07-30
US20150041887A1 (en) 2015-02-12
CN103959475B (zh) 2016-09-07
WO2014080471A1 (ja) 2014-05-30
BR112013019344B1 (pt) 2021-05-25
BR112013019344B8 (pt) 2022-09-13
US9029871B2 (en) 2015-05-12
JPWO2014080471A1 (ja) 2017-01-05
JP5547347B1 (ja) 2014-07-09
EP2924739A4 (en) 2016-07-13
KR20140091466A (ko) 2014-07-21
EP2924739A1 (en) 2015-09-30

Similar Documents

Publication Publication Date Title
BR112013019344A2 (pt) dispositivo semicondutor
JP6117602B2 (ja) 半導体装置
US20160268420A1 (en) Semiconductor device
CN104969348B (zh) 碳化硅半导体装置
US10903202B2 (en) Semiconductor device
CN104871320B (zh) 碳化硅半导体装置及其制造方法
JP6077385B2 (ja) 半導体装置
JP2014053595A (ja) 炭化珪素半導体装置およびその製造方法
US9570561B2 (en) Modified channel position to suppress hot carrier injection in FinFETs
US20200373397A1 (en) Method for auto-aligned manufacturing of a vdmos transistor, and auto-aligned vdmos transistor
JP2015002277A (ja) 炭化珪素半導体装置
JP7278914B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
WO2014141472A1 (ja) 半導体装置およびその製造方法
TWI580043B (zh) 絕緣閘雙極電晶體與其製造方法
ITTO20100724A1 (it) Dispositivo elettronico integrato con struttura di terminazione di bordo e relativo metodo di fabbricazione
JP7278913B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP3744175B2 (ja) 炭化珪素半導体装置及びその製造方法
US10418477B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7119922B2 (ja) 半導体装置の製造方法
JP6932611B2 (ja) 半導体装置および半導体装置の製造方法
JP2018082018A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20140159105A1 (en) Power semiconductor device
KR101216811B1 (ko) 전력 반도체 소자의 제조 방법
JPWO2020129175A1 (ja) 半導体装置
JP2020096083A (ja) トレンチゲート型のスイッチング素子の製造方法

Legal Events

Date Code Title Description
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 21/11/2012, OBSERVADAS AS CONDICOES LEGAIS.

B16C Correction of notification of the grant [chapter 16.3 patent gazette]

Free format text: REFERENTE A RPI 2629 DE 25/05/2021, QUANTO AO ITEM (73) NOME DO TITULAR.