TWI580043B - 絕緣閘雙極電晶體與其製造方法 - Google Patents

絕緣閘雙極電晶體與其製造方法 Download PDF

Info

Publication number
TWI580043B
TWI580043B TW103134222A TW103134222A TWI580043B TW I580043 B TWI580043 B TW I580043B TW 103134222 A TW103134222 A TW 103134222A TW 103134222 A TW103134222 A TW 103134222A TW I580043 B TWI580043 B TW I580043B
Authority
TW
Taiwan
Prior art keywords
layer
type
doped
doped layer
carrier storage
Prior art date
Application number
TW103134222A
Other languages
English (en)
Other versions
TW201614836A (en
Inventor
陳魯夫
陳柏安
Ｍｄ 伊姆蘭 西迪奎
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW103134222A priority Critical patent/TWI580043B/zh
Priority to CN201510188847.1A priority patent/CN106158939A/zh
Publication of TW201614836A publication Critical patent/TW201614836A/zh
Application granted granted Critical
Publication of TWI580043B publication Critical patent/TWI580043B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

絕緣閘雙極電晶體與其製造方法
本案是有關於一種半導體裝置及其製造方法。詳細而言，本案中所述實施例是有關於一種絕緣閘雙極電晶體及其製造方法。
隨著科技的快速進展，半導體裝置(如電晶體)已被廣泛地應用在各式電子裝置中，如行動電話、平板電腦等。
一般而言，絕緣閘雙極電晶體(Insulated Gate Bipolar Transistor,IGBT)具有低導通電阻以及高導通電流的特性，故經常被應用在高功率的開關電路中。
本發明的一態樣提供一種絕緣閘雙極電晶體。根據本發明一實施例，絕緣閘雙極電晶體包括第一摻雜層、第一載子儲存層、第二摻雜層、射極層、溝槽、閘極、第二載子儲存層、集極層、射極電極以及集極電極。第一摻雜層具有第一導電類型，並包括彼此相對的第一表面以及第二表面。第一載子儲存層具有第一導電類型，設置於第 一摻雜層的第一表面上。第二摻雜層具有第二導電類型，並設置於第一載子儲存層上。射極層具有第一導電類型，並設置於第二摻雜層之中。溝槽穿透第二摻雜層以及第一載子儲存層。閘極設置於溝槽之中。第二載子儲存層具有第一導電類型，並設置於溝槽與第一摻雜層之間。第二載子儲存層與第一摻雜層的第二表面的間距不同於第一載子儲存層與第一摻雜層的第二表面的間距。集極層具有第二導電類型，並接觸第一摻雜層的第二表面。射極電極電性接觸射極層。集極電極電性接觸集極層。
本發明的另一態樣提供一種絕緣閘雙極電晶體的製造方法。根據本發明一實施例，製造方法包括：提供主體，其中主體包括第一摻雜層、第二摻雜層以及第三摻雜層，第一摻雜層具有第一導電類型，第二摻雜層具有第一導電類型，第三摻雜層具有第二導電類型，第二摻雜層設置於第一摻雜層與第三摻雜層之間；形成溝槽穿透第二摻雜層以及第三摻雜層，其中第二摻雜層被溝槽穿透後的剩餘部份作為第一載子儲存層；形成第二載子儲存層於溝槽與第一摻雜層之間，其中第二載子儲存層具有第一導電類型；形成閘極於溝槽之中；形成射極層於第三摻雜層的一側，其中射極層具有第一導電類型；形成集極層，接觸第一摻雜層的表面，其中集極層具有第二導電類型；形成射極電極電性接觸射極層；以及形成集極電極電性接觸集極層。第二載子儲存層與第一摻雜層的該表面的間距不同於第一載子儲存層與第一摻雜層的該表面的間距，且射極層 於第一摻雜層的該表面上的正投影與第二載子儲存層於第一摻雜層的該表面上的正投影部分重疊。
透過應用上述一實施例，可實現一種具有低導通電壓、高導通電流以及低截止延遲時間的絕緣閘雙極電晶體。
100‧‧‧絕緣閘雙極電晶體
102‧‧‧主體
110‧‧‧N型漂移層
115‧‧‧N型摻雜層
SF1‧‧‧第一表面
SF2‧‧‧第二表面
I1‧‧‧間距
I2‧‧‧間距
120‧‧‧N型緩衝層
130‧‧‧第一N型載子儲存層
132‧‧‧第二N型載子儲存層
132a‧‧‧暴露部份
134‧‧‧N型摻雜層
134a‧‧‧待移除部份
140‧‧‧P型井層
142‧‧‧P型摻雜層
142a‧‧‧待移除部份
150‧‧‧N型射極層
160‧‧‧P型射極層
170‧‧‧閘極
172‧‧‧閘極絕緣層
180‧‧‧層間中介層
190‧‧‧射極電極
200‧‧‧P型集極層
210‧‧‧集極電極
D1‧‧‧厚度
D2‧‧‧厚度
TR‧‧‧溝槽
SD1‧‧‧第一側
SD2‧‧‧第二側
C1-C8‧‧‧曲線
P1-P4‧‧‧點
第1A圖為根據本發明一實施例繪示的一種絕緣閘雙極電晶體的示意圖；第1B圖為第1A圖中的絕緣閘雙極電晶體的立體示意圖；第2A-2D圖為根據本發明一實施例繪示的一種絕緣閘雙極電晶體的製造方法的示意圖；第3圖為根據本發明一實施例的絕緣閘雙極電晶體、一比較例I的絕緣閘雙極電晶體、一比較例II的絕緣閘雙極電晶體以及一比較例III的絕緣閘雙極電晶體(insulated gate bipolar transistor)之崩潰電壓(breakdown voltage)所繪示的比較圖；第4圖為根據本發明一實施例的絕緣閘雙極電晶體、一比較例I的絕緣閘雙極電晶體、一比較例II的絕緣閘雙極電晶體以及一比較例III的絕緣閘雙極電晶體之電壓-電流關係所繪示的比較圖；以及第5圖為根據本發明一實施例的絕緣閘雙極電晶體、 一比較例I的絕緣閘雙極電晶體、一比較例II的絕緣閘雙極電晶體以及一比較例III的絕緣閘雙極電晶體之順向導通電壓(forward turn-on voltage)與截止延遲時間(turn-off delay time)的相應關係所繪示的比較圖。
以下將以圖式及詳細敘述清楚說明本揭示內容之精神，任何所屬技術領域中具有通常知識者在瞭解本揭示內容之實施例後，當可由本揭示內容所教示之技術，加以改變及修飾，其並不脫離本揭示內容之精神與範圍。
關於本文中所使用之『第一』、『第二』、...等，並非特別指稱次序或順位的意思，亦非用以限定本發明，其僅為了區別以相同技術用語描述的元件或操作。
關於本文中所使用之方向用語，例如：上、下、左、右、前或後等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明並非用來限制本創作。
關於本文中所使用之『包含』、『包括』、『具有』、『含有』等等，均為開放性的用語，即意指包含但不限於。
關於本文中所使用之『及/或』，係包括所述事物的任一或全部組合。
關於本文中所使用之用語『大致』、『約』等，係用以修飾任何可些微變化的數量或誤差，但這種些微變化或誤差並不會改變其本質。一般而言，此類用語所修飾的些微變化或誤差之範圍在部份實施例中可為20%，在部份 實施例中可為10%，在部份實施例中可為5%或是其他數值。本領域技術人員應當瞭解，前述提及的數值可依實際需求而調整，並不以此為限。
關於本文中所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。
第1A圖為根據本發明一實施例繪示的一種絕緣閘雙極電晶體100的示意圖。第1B圖為第1A圖中的絕緣閘雙極電晶體100的立體示意圖。在本實施例中，絕緣閘雙極電晶體100例如為一種溝槽式絕緣閘雙極電晶體(trench gate IGBT)，然而本發明不以此為限。
在本實施例中，絕緣閘雙極電晶體100包括N型摻雜層115(可包括N型漂移層(N-type drift layer)110及N型緩衝層(N-type buffer layer)120)、第一N型載子儲存層(N-type carrier stored layer)130、第二N型載子儲存層132、P型摻雜層、N型射極層(N-type emitter layer)150、P型射極層(P-type emitter layer)160、閘極170、閘極絕緣層(gate insulator)172、層間中介層(interlayer dielectric)180、射極電極(emitter electrode)190、P型集極層(P-type collector layer)200、以及集極電極(collector electrode)210。
在本案中，N型摻雜層115是以包括N型漂移層110以及N型緩衝層120為例進行說明，然而在其它一些實 施例中，N型摻雜層115可僅包括N型漂移層110，亦即，N型緩衝層120可被省略。另外，在本案中，P型摻雜層是以P型井層(P-type well layer)140為例進行說明，然而在其他一些實施例中，P型摻雜層可為P型基底層(P-type base layer)。
此外，本領域人士當可明白，在一些實施例中，上述具有P型導電類型的各層或各區域可改變為具有N型導電類型，且上述具有N型導電類型的各層或各區域可改變為具有P型導電類型。是以，本發明不以此處所述實施例為限。
在本實施例中，N型摻雜層115包括彼此相對的第一表面SF1以及第二表面SF2。第一N型載子儲存層130可設置在N型摻雜層115的第一表面SF1上。P型井層140可設置在第一N型載子儲存層130上。在一實施例中，第一N型載子儲存層130設置於P型井層140以及N型摻雜層115之間，使得P型井層140以及N型摻雜層115彼此不實體接觸。
在本實施例中，N型射極層150與P型射極層160皆可設置於P型井層140上(以俯視角度視之(即在x-z平面上)，亦可謂N型射極層150與P型射極層160皆設置於P型井層140之中)。在一實施例中，N型射極層150與P型射極層160皆沿z軸方向延伸，並彼此平行。在一實施例中，N型射極層150與P型射極層160在N型摻雜層115的第二表面SF2的正投影彼此平行且大致不重疊。此外，在 一實施例中，N型射極層150與P型射極層160在N型摻雜層115的第二表面SF2的正投影與第一N型載子儲存層130在N型摻雜層115的第二表面SF2的正投影彼此重疊。
在一實施例中，N型射極層150與N型摻雜層115的第二表面SF2的間距與P型射極層160與N型摻雜層115的第二表面SF2的間距大致相同。然而，在其它實施例中，N型射極層150與N型摻雜層115的第二表面SF2的間距可大於P型射極層160與N型摻雜層115的第二表面SF2的間距，故本案不以上述實施例為限。
在本實施例中，絕緣閘雙極電晶體100包括溝槽(trench)TR。溝槽TR蝕刻於絕緣閘雙極電晶體100上，穿透P型井層140以及第一N型載子儲存層130。溝槽TR可沿z軸方向延伸，並平行於N型射極層150與P型射極層160。在一實施例中，溝槽TR在N型摻雜層115的第二表面SF2的正投影平行於N型射極層150與P型射極層160在N型摻雜層115的第二表面SF2的正投影。閘極170以及閘極絕緣層172可形成於溝槽TR之內。
在本實施例中，第二N型載子儲存層132設置於溝槽TR與N型摻雜層115之間。第二N型載子儲存層132沿z軸方向延伸，並平行於溝槽TR。在一實施例中，第二N型載子儲存層132設置於溝槽TR以及N型摻雜層115之間，使得溝槽TR以及N型摻雜層115彼此不實體接觸。在一實施例中，第二N型載子儲存層132是包覆溝槽TR的一部份(例如底部)，以使溝槽TR以及N型摻雜層115彼此不 實體接觸。在一實施例中，第二N型載子儲存層132在x軸上的寬度略大於或等於溝槽TR在x軸上的寬度。在一實施例中，溝槽TR在N型摻雜層115的第二表面SF2的正投影小於或等於第二N型載子儲存層132在N型摻雜層115的第二表面SF2的正投影。
在一實施例中，第二N型載子儲存層132實體上及電性上接觸第一N型載子儲存層130。在一實施例中，第二N型載子儲存層132與N型摻雜層115的第二表面SF2的間距I2不同於(例如小於)第一N型載子儲存層130與N型摻雜層115的第二表面SF2的間距I1。更具體地來說，前述的間距I2為第二N型載子儲存層132的底部(靠近SF2的一側)與N型摻雜層115的第二表面SF2的距離，間距I1為第一N型載子儲存層130的底部(靠近SF2的一側)與N型摻雜層115的第二表面SF2的距離。在一實施例中，藉由第一N型載子儲存層130與第二N型載子儲存層132的設置，可使N型摻雜層115不實體接觸溝槽TR以及P型井層140。在一實施例中，第一N型載子儲存層130與第二N型載子儲存層132在N型摻雜層115的第二表面SF2的正投影之間可部份重疊且不存在間隙。亦即，第一N型載子儲存層130與第二N型載子儲存層132在N型摻雜層115的第二表面SF2的正投影為一完整的平面。在一實施例中，第二N型載子儲存層132與P型射極層160在N型摻雜層115的第二表面SF2的正投影彼此不重疊。第二N型載子儲存層132與N型射極層150在N型摻雜層115的第二表 面SF2的正投影可部份重疊。在一實施例中，第二N型載子儲存層132在y軸上的厚度D2小於第一N型載子儲存層130在y軸上的厚度D1。第二N型載子儲存層132在y軸上的厚度D2例如是0.2-0.6微米(μm)。第一N型載子儲存層130在y軸上的厚度D1例如是0.5-1.5微米(μm)。
在本實施例中，N型緩衝層120設置於N型漂移層110之下。P型集極層200設置在N型摻雜層115的第二表面SF2之下，並實體及電性上接觸N型摻雜層115。亦即，P型集極層200設置於N型緩衝層120之下，並實體及電性上接觸N型緩衝層120。
在本實施例中，集極電極210實體及電性上接觸P型集極層200，且射極電極190實體及電性上接觸N型射極層150及P型射極層160。層間中介層180設置於射極電極190與閘極170之間，可用以阻隔射極電極190與閘極170。
在本實施例中，第一N型載子儲存層130與第二N型載子儲存層132的摻雜濃度低於N型緩衝層120的摻雜濃度且高於N型漂移層110的摻雜濃度。在一實施例中，第一N型載子儲存層130與第二N型載子儲存層132的摻雜濃度可彼此相同或不同。
在一實施例中，N型緩衝層120的摻雜濃度大致介於5e17-5e18(載子/立方公分)之間，N型漂移層110的摻雜濃度大致介於5e13-2e14(載子/立方公分)之間，第一N型載子儲存層130與第二N型載子儲存層132的摻雜濃度大致介於2e15-1e18(載子/立方公分)之間，其中第二N型載子 儲存層132的摻雜濃度可大於或等於第一N型載子儲存層130。P型井層140的摻雜濃度大致介於1e17-1e18(載子/立方公分)之間。N型射極層150與P型射極層160的摻雜濃度大致介於1e19-1e20(載子/立方公分)之間。
藉由上述的設置，在絕緣閘雙極電晶體100導通時，第一N型載子儲存層130與第二N型載子儲存層132可阻擋電洞從N型漂移層110進入P型井層140，可使N型漂移層110中保持有較多的電洞。如此一來，可降低絕緣閘雙極電晶體100的順向導通電壓(forward turn-on voltage)，且並提高絕緣閘雙極電晶體100的導通電流。
此外，在絕緣閘雙極電晶體100關斷(截止)時，第一N型載子儲存層130與第二N型載子儲存層132中的電子可和N型漂移層110中的電洞結合，可使N型漂移層110中的電洞快速減少。如此一來，即可降低絕緣閘雙極電晶體100的截止延遲時間(turn-off time)。
應注意到，在一實施例中，可針對第二N型載子儲存層132的摻雜濃度進行調整，以在降低絕緣閘雙極電晶體100的截止延遲時間以及順向導通電壓的同時，可避免例如靠近溝槽底部轉角處因承受過高電場強度而受擊穿，造成絕緣閘雙極電晶體100損毀。
本發明的另一實施態樣為一種絕緣閘雙極電晶體的製造方法。此一製造方法可用以製造相同或相似於第1A、1B圖中所示結構之絕緣閘雙極電晶體。而為使敘述簡單，以下將根據本發明一實施例，以第1A、1B圖中的絕緣 閘雙極電晶體100為例進行對製造方法的敘述，然本發明不以此應用為限。
另外，應瞭解到，在本實施方式中所提及的操作方法的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行。
再者，在不同實施例中，此些步驟亦可適應性地增加、置換、及/或省略。
第2A-2D圖為根據本發明一實施例所繪示的絕緣閘雙極電晶體的製造方法的示意圖。
首先，參照第2A圖，在第一步驟中，提供一主體102。主體具有第一側SD1以及第二側SD2。主體102包括N型摻雜層115、N型摻雜層134與P型摻雜層142。N型摻雜層134與P型摻雜層142分別包括待移除部份134a、142a。N型摻雜層134設置於N型摻雜層115與P型摻雜層142之間，並實體與電性上接觸N型摻雜層115的第一表面SF1。在本實施例中，N型摻雜層115包括N型漂移層110以及N型緩衝層120，然而本案不以此為限。
在一實施例中，上述提供主體102的步驟例如包括以下子步驟。首先，提供一N型基板(未繪示)，接著可透過離子植入製法，於前述的N型基板中植入N型摻質以形成N型緩衝層120(即在N型漂移層110尚未被定義前形成N型緩衝層120)。在另一實施例中，前述的方式包含先在N型基板的兩側植入N型摻質以形成雙面的N型緩衝層120，之後再將前述的N型基板切成兩片，其中每一片包含 N型緩衝層120以及未形成N型緩衝層120的N型基板。接著在植入N型摻質後的N型基板的頂側(相對於植入N型緩衝層120的一側，例如SD1所指向的一側)植入N型摻質以形成N型摻雜層134。接著，在N型摻雜層134的頂側(相對於植入N型緩衝層120的一側，例如SD1所指向的一側)植入P型摻質以形成P型摻雜層142，其中，在主動區(active region)內的N型基板中未形成N型緩衝層120、N型摻雜層134以及P型摻雜層142的區域則可被定義為N型漂移層110。
接著，參照第2B圖，在第二步驟中，形成溝槽TR於主體102上。溝槽TR的開口位於P型摻雜層142上。溝槽TR可穿透N型摻雜層134與P型摻雜層142，並抵達N型摻雜層115。
在一實施例中，形成溝槽TR的步驟包括移除N型摻雜層134與P型摻雜層142的待移除部份134a、142a，並暴露出N型摻雜層115的一暴露部份132a。在一實施例中，可利用蝕刻製程(etching process)移除N型摻雜層134與P型摻雜層142的待移除部份134a、142a。
在一實施例中，在溝槽TR形成後，N型摻雜層134的剩餘部份是作為第一N型載子儲存層130。亦即，移除待移除部份134a後的N型摻雜層134即為第一N型載子儲存層130。
接著，參照第2C圖，在第三步驟中，形成第二N型載子儲存層132於溝槽TR與N型摻雜層115之間。在一 實施例中，可藉由植入N型摻質至N型摻雜層115的暴露部份132a，以形成第二N型載子儲存層132。
在一實施例中，形成溝槽TR與形成第二N型載子儲存層132的步驟可利用相同的光罩完成，以節省製作光罩的時間及成本。
另外，在一實施例中，植入N型摻雜層115的暴露部份132a的N型摻質可擴散，而使第二N型載子儲存層132在x軸上的寬度可大於溝槽TR在x軸上的寬度，並使第二N型載子儲存層132實體及電性上接觸第一N型載子儲存層130。
接著，參照第2D圖，在第四步驟中，形成閘極170、閘極絕緣層172、P型射極層160、N型射極層150以及P型集極層200。閘極170與閘極絕緣層172是形成於溝槽TR中。P型射極層160與N型射極層150是藉由分別植入P型摻質與N型摻質至P型摻雜層142的頂側(例如是SD1所指向的一側)以形成，其中P型摻雜層142(P型摻雜層142的位置請參照第2B圖)中未形成P型射極層160與N型射極層150的部份作為P型井層140。P型集極層200是藉由植入P型摻質至主體102的第二側SD2(即第2A-2C圖中N型緩衝層120的底側(SD2指向的一側))以形成，其中P型集極層200實體及電性接觸N型摻雜層115的第二表面SF2。在其他實施例中，P型集極層200可於前述第一步驟中形成，其形成方式例如為提供一P型基板，N型緩衝層120以及N型漂移層110係磊晶成長於P型基板上。接著如 前所述，再形成N型摻雜層134以及P型摻雜層142，其中前述P型基板的摻雜濃度與P型集極層200的摻雜濃度相同。
接著，參照第1A圖，在第五步驟中，分別形成射極電極190、集極電極210以及層間中介層180。集極電極210實體及電性上接觸P型集極層200，且射極電極190實體及電性上接觸N型射極層150及P型射極層160。層間中介層180設置於射極電極190與閘極170之間，用以阻隔射極電極190與閘極170。
此外，在一實施例中，若在前述第一步驟中所提供之主體並未包括N型緩衝層120，則在形成如第2D圖中的閘極170、閘極絕緣層172、P型射極層160、N型射極層150、層間中介層180以及射極電極190之後，植入N型摻質至主體102的第二側SD2，以形成N型緩衝層120，之後，植入P型摻質至主體102的第二側SD2(即N型緩衝層120的底側(SD2指向的一側))以形成P型集極層200，其中P型集極層200實體及電性接觸N型摻雜層115的第二表面SF2。
應注意到，關於上述各元件/區域的細節可參照先前的段落，故在此不贅述。
藉由上述的製造方法，即可簡便地製成前述具有低順向導通電壓、高導通電流及低截止延遲時間的絕緣閘雙極電晶體100。
以下將透過第3-5圖，以對絕緣閘雙極電晶體100 的特性進行進一步說明。其中，第3-5圖中的量測結果皆是針對單一元件(unit cell，例如可為第1A、1B圖的結構)進行量測。
參照第3圖，第3圖為根據本發明一實施例的絕緣閘雙極電晶體、一比較例I的絕緣閘雙極電晶體、一比較例II的絕緣閘雙極電晶體以及一比較例III的絕緣閘雙極電晶體之崩潰電壓(breakdown voltage)所繪示的比較圖。曲線C1代表本發明此一實施例的絕緣閘雙極電晶體100在截止狀態(off state)下的電壓-電流關係。曲線C2代表比較例I的絕緣閘雙極電晶體在截止狀態下的電壓與電流關係。曲線C3代表比較例II的絕緣閘雙極電晶體在截止狀態下的電壓與電流關係。曲線C4代表比較例III的絕緣閘雙極電晶體在截止狀態下的電壓與電流關係。如圖所示，本發明此一實施例的絕緣閘雙極電晶體100的崩潰電壓(約1.22kV)與比較例I的絕緣閘雙極電晶體的崩潰電壓(約1.28kV)、比較例II的絕緣閘雙極電晶體的崩潰電壓(約1.24kV)以及比較例III的絕緣閘雙極電晶體的崩潰電壓(約1.22kV)相比相差不大。其中，在進行此一量測時，施加於本發明此一實施例的絕緣閘雙極電晶體100、比較例I的絕緣閘雙極電晶體、比較例II的絕緣閘雙極電晶體以及比較例III的絕緣閘雙極電晶體的閘極的電壓皆為0V。
參照第4圖，第4圖為根據前述實施例的絕緣閘雙極電晶體100、比較例I的絕緣閘雙極電晶體、比較例II的絕緣閘雙極電晶體以及比較例III的絕緣閘雙極電晶體之 電壓-電流關係所繪示的比較圖。曲線C5代表本發明此一實施例的絕緣閘雙極電晶體100在導通狀態下的電壓-電流關係。曲線C6代表比較例I的絕緣閘雙極電晶體在導通狀態下的電壓與電流關係。曲線C7代表比較例II絕緣閘雙極電晶體在導通狀態下的電壓與電流關係。曲線C8代表比較例III的絕緣閘雙極電晶體在導通狀態下的電壓與電流關係。如圖所示，此一實施例的絕緣閘雙極電晶體100在導通電流為100μA時的順向導通電壓(約2.0V)低於比較例I的絕緣閘雙極電晶體在導通電流為100μA的順向導通電壓(約2.6V)、比較例II的絕緣閘雙極電晶體在導通電流為100μA的順向導通電壓(約2.1V)以及比較例III的絕緣閘雙極電晶體在導通電流為100μA的順向導通電壓(約2.1V)。
此外，如圖所示，此一實施例的絕緣閘雙極電晶體100在導通狀態下的最大電流(約520μA)明顯高於比較例I的絕緣閘雙極電晶體在導通狀態下的最大電流(約260μA)、比較例II的絕緣閘雙極電晶體在導通狀態下的最大電流(約300μA)以及比較例III的絕緣閘雙極電晶體在導通狀態下的最大電流(約320μA)。
在進行第4圖中的量測時，施加於本發明此一實施例的絕緣閘雙極電晶體100、比較例I的絕緣閘雙極電晶體、比較例II的絕緣閘雙極電晶體以及比較例III的絕緣閘雙極電晶體的閘極的電壓皆為15V。
參照第5圖，第5圖為根據前述實施例的絕緣閘 雙極電晶體100、比較例I的絕緣閘雙極電晶體、比較例II的絕緣閘雙極電晶體以及比較例III的絕緣閘雙極電晶體之順向導通電壓(forward turn-on voltage)與截止延遲時間的相應關係所繪示的比較圖。點P1代表本發明此一實施例的絕緣閘雙極電晶體100之順向導通電壓與截止延遲時間的相應關係。點P2代表比較例I的絕緣閘雙極電晶體之順向導通電壓與截止延遲時間的相應關係。點P3代表比較例II的絕緣閘雙極電晶體之順向導通電壓與截止延遲時間的相應關係。點P4代表比較例III的絕緣閘雙極電晶體之順向導通電壓與截止延遲時間的相應關係。如圖所示，本發明此一實施例的絕緣閘雙極電晶體100具有最低的順向導通電壓以及僅次於比較例III的絕緣閘雙極電晶體的截止延遲時間。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧絕緣閘雙極電晶體
110‧‧‧N型漂移層
115‧‧‧N型摻雜層
120‧‧‧N型緩衝層
130‧‧‧第一N型載子儲存層
132‧‧‧第二N型載子儲存層
140‧‧‧P型井層
150‧‧‧N型射極層
160‧‧‧P型射極層
SF1‧‧‧第一表面
SF2‧‧‧第二表面
I1‧‧‧間距
I2‧‧‧間距
D1‧‧‧厚度
D2‧‧‧厚度
TR‧‧‧溝槽
170‧‧‧閘極
172‧‧‧閘極絕緣層
180‧‧‧層間中介層
190‧‧‧射極電極
200‧‧‧P型集極層
210‧‧‧集極電極

Claims (12)

  1. 一種絕緣閘雙極電晶體，包括：一第一摻雜層，具有一第一導電類型，包括彼此相對的一第一表面以及一第二表面；一第一載子儲存層，具有該第一導電類型，設置於該第一摻雜層的該第一表面上；一第二摻雜層，具有一第二導電類型，設置於該第一載子儲存層上；一射極層，具有該第一導電類型，設置於該第二摻雜層之中，；一溝槽，穿透該第二摻雜層以及該第一載子儲存層；一閘極，設置於該溝槽之中；一第二載子儲存層，具有該第一導電類型，設置於該溝槽與該第一摻雜層之間，且包覆該溝槽之一部份，使該溝槽與該第一摻雜層彼此不實體接觸，其中該第二載子儲存層與該第一摻雜層的該第二表面的間距不同於該第一載子儲存層與該第一摻雜層的該第二表面的間距；一集極層，具有該第二導電類型，接觸該第一摻雜層的該第二表面；一射極電極，電性接觸該射極層；以及一集極電極，電性接觸該集極層。
  2. 如請求項1所述之絕緣閘雙極電晶體，其中該射極層於該第一摻雜層的該第二表面上的正投影與該第二載子 儲存層於該第一摻雜層的該第二表面上的正投影部分重疊。
  3. 如請求項1所述之絕緣閘雙極電晶體，其中該第一摻雜層包括一漂移層，該漂移層具有該第一導電類型，該第一載子儲存層以及該第二載子儲存層的摻雜濃度高於該漂移層的摻雜濃度。
  4. 如請求項3所述之絕緣閘雙極電晶體，其中該第一摻雜層更包括一緩衝層，該緩衝層具有該第一導電類型，該第一載子儲存層以及該第二載子儲存層的摻雜濃度低於該緩衝層的摻雜濃度。
  5. 如請求項1所述之絕緣閘雙極電晶體，其中該第一載子儲存層與該第一摻雜層的該第二表面之間的間距大於該第二載子儲存層與該第一摻雜層的該第二表面之間的間距。
  6. 如請求項1所述之絕緣閘雙極電晶體，其中該第二載子儲存層的摻雜濃度大致上為2e15-1e18(載子/立方公分)。
  7. 如請求項1至6中任一者所述之絕緣閘雙極電晶體，其中當該第一導電類型為P型導電類型時，該第二導 電類型為N型導電類型；當該第一導電類型為N型導電類型時，該第二導電類型為P型導電類型。
  8. 一種絕緣閘雙極電晶體的製造方法，包括：提供一主體，其中該主體包括一第一摻雜層、一第二摻雜層以及一第三摻雜層，該第一摻雜層具有一第一導電類型，該第二摻雜層具有該第一導電類型，該第三摻雜層具有一第二導電類型，該第二摻雜層設置於該第一摻雜層與該第三摻雜層之間；形成一溝槽穿透該第二摻雜層以及該第三摻雜層，其中在該溝槽形成後，該第二摻雜層的剩餘部份作為一第一載子儲存層；形成一第二載子儲存層於該溝槽與該第一摻雜層之間，且包覆該溝槽之一部份，使該溝槽與該第一摻雜層彼此不實體接觸，其中該第二載子儲存層具有該第一導電類型；形成一閘極於該溝槽之中；形成一射極層於該第三摻雜層的一側，其中該射極層具有該第一導電類型；形成一集極層，接觸該第一摻雜層的一表面，其中該集極層具有該第二導電類型；形成一射極電極電性接觸該射極層；以及形成一集極電極電性接觸該集極層；其中該第二載子儲存層與該第一摻雜層的該表面的間 距不同於該第一載子儲存層與該第一摻雜層的該表面的間距，且該射極層於該第一摻雜層的該表面上的正投影與該第二載子儲存層於該第一摻雜層的該表面上的正投影部分重疊。
  9. 如請求項8所述之製造方法，其中形成一溝槽穿透該第二摻雜層以及該第三摻雜層的步驟包括：移除該第二摻雜層以及該第三摻雜層的一待移除部份，以形成該溝槽，並暴露出該第一摻雜層的一暴露部份；且其中形成該第二載子儲存層於該溝槽與該第一摻雜層之間的步驟包括：植入一摻質至該第一摻雜層的該暴露部份，以形成該第二載子儲存層，其中該摻質具有該第一導電類型。
  10. 如請求項8所述之製造方法，其中該第一摻雜層包括一漂移層，該漂移層具有該第一導電類型，該第一載子儲存層以及該第二載子儲存層的摻雜濃度高於該漂移層的摻雜濃度。
  11. 如請求項10所述之製造方法，其中該第一摻雜層更包括一緩衝層，該緩衝層具有該第一導電類型，該第一載子儲存層以及該第二載子儲存層的摻雜濃度低於該緩衝層的摻雜濃度。
  12. 如請求項8所述之製造方法，其中該第一載子儲存層與該第一摻雜層的該表面之間的間距大於該第二載子儲存層與該第第一摻雜層的該表面之間的間距。
TW103134222A 2014-10-01 2014-10-01 絕緣閘雙極電晶體與其製造方法 TWI580043B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103134222A TWI580043B (zh) 2014-10-01 2014-10-01 絕緣閘雙極電晶體與其製造方法
CN201510188847.1A CN106158939A (zh) 2014-10-01 2015-04-21 绝缘栅双极晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103134222A TWI580043B (zh) 2014-10-01 2014-10-01 絕緣閘雙極電晶體與其製造方法

Publications (2)

Publication Number Publication Date
TW201614836A TW201614836A (en) 2016-04-16
TWI580043B true TWI580043B (zh) 2017-04-21

Family

ID=56361291

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103134222A TWI580043B (zh) 2014-10-01 2014-10-01 絕緣閘雙極電晶體與其製造方法

Country Status (2)

Country Link
CN (1) CN106158939A (zh)
TW (1) TWI580043B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109873033B (zh) 2017-12-05 2020-08-18 无锡华润上华科技有限公司 绝缘栅双极型晶体管及其制造方法
JP7076222B2 (ja) * 2018-02-21 2022-05-27 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置
CN111986994A (zh) * 2020-08-17 2020-11-24 江苏东海半导体科技有限公司 Igbt制作方法及igbt半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258172A1 (en) * 2003-07-24 2008-10-23 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor with built-in freewheeling diode
US20100052044A1 (en) * 2008-09-04 2010-03-04 Infineon Technologies Austria Ag Semiconductor device with a trench gate structure and method for the production thereof
JP2010232627A (ja) * 2009-03-04 2010-10-14 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
JP2013149798A (ja) * 2012-01-19 2013-08-01 Fuji Electric Co Ltd 炭化珪素半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001678A (en) * 1995-03-14 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
JP2002314081A (ja) * 2001-04-12 2002-10-25 Denso Corp トレンチゲート型半導体装置およびその製造方法
JP2014103352A (ja) * 2012-11-22 2014-06-05 Toyota Motor Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258172A1 (en) * 2003-07-24 2008-10-23 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor with built-in freewheeling diode
US20100052044A1 (en) * 2008-09-04 2010-03-04 Infineon Technologies Austria Ag Semiconductor device with a trench gate structure and method for the production thereof
JP2010232627A (ja) * 2009-03-04 2010-10-14 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
JP2013149798A (ja) * 2012-01-19 2013-08-01 Fuji Electric Co Ltd 炭化珪素半導体装置

Also Published As

Publication number Publication date
CN106158939A (zh) 2016-11-23
TW201614836A (en) 2016-04-16

Similar Documents

Publication Publication Date Title
CN104517857B (zh) 包括鳍形场效应晶体管的集成电路器件及其形成方法
US10903202B2 (en) Semiconductor device
TWI575736B (zh) 雙溝槽閘極絕緣閘雙極電晶體結構
JP2015211149A (ja) 半導体装置及び半導体装置の製造方法
US10381441B2 (en) Semiconductor device and method for manufacturing the same
JP2017041601A (ja) 半導体装置
JP2015126085A (ja) 絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置
US20170288047A1 (en) Shallow-Trench Semi-Super-Junction VDMOS Device and Manufacturing Method Therefor
TW200947564A (en) Semiconductor device and method of forming a semiconductor device
US10916628B2 (en) Semiconductor device
TWI580043B (zh) 絕緣閘雙極電晶體與其製造方法
JP2016033993A (ja) 半導体装置および半導体装置の製造方法
JP2020038986A (ja) 半導体装置
US20080128829A1 (en) Trench MOSFET with cell layout to improve ruggedness
JP7246983B2 (ja) 半導体装置
TWI426597B (zh) 降低寄生電晶體導通之功率元件及其製作方法
JP2020004876A (ja) 炭化珪素半導体装置
KR20150061201A (ko) 전력 반도체 소자 및 그 제조 방법
US20170170310A1 (en) Semiconductor device and manufacturing method of the semiconductor device
TWI578539B (zh) 半導體元件及其製作方法
JP2007258617A (ja) 半導体装置及びその半導体装置の製造方法
TW201709508A (zh) 半導體裝置
TWI555202B (zh) 絕緣閘雙極電晶體與其製造方法
TWI542012B (zh) 半導體裝置
JP2014212252A (ja) 半導体装置