JP3088714B1 - 基板表面の清浄化方法及び半導体装置の製造方法 - Google Patents

基板表面の清浄化方法及び半導体装置の製造方法

Info

Publication number
JP3088714B1
JP3088714B1 JP11058547A JP5854799A JP3088714B1 JP 3088714 B1 JP3088714 B1 JP 3088714B1 JP 11058547 A JP11058547 A JP 11058547A JP 5854799 A JP5854799 A JP 5854799A JP 3088714 B1 JP3088714 B1 JP 3088714B1
Authority
JP
Japan
Prior art keywords
substrate
particles
gas
wafer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11058547A
Other languages
English (en)
Other versions
JP2000254608A (ja
Inventor
博 千野
摂 鈴木
英哉 松本
昭司 大河原
Original Assignee
キヤノン販売株式会社
株式会社半導体プロセス研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノン販売株式会社, 株式会社半導体プロセス研究所 filed Critical キヤノン販売株式会社
Priority to JP11058547A priority Critical patent/JP3088714B1/ja
Priority to US09/317,163 priority patent/US6124210A/en
Priority to TW088108627A priority patent/TW410394B/zh
Priority to KR1019990021100A priority patent/KR100328396B1/ko
Application granted granted Critical
Publication of JP3088714B1 publication Critical patent/JP3088714B1/ja
Publication of JP2000254608A publication Critical patent/JP2000254608A/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Abstract

【要約】 【課題】 O3/TEOS-CVDSiO2 膜、特にHighO3/TEOS-CVDS
iO2 膜を成膜する際に異常成膜の発生を抑制する。 【解決手段】 基板１１の表面１２にアルカリ金属の塩
等のパーティクル１３が存在しているときに、オゾンを
含む前処理ガス１５に基板１１の表面１２を曝してパー
ティクル１３を酸化する工程と、パーティクルの酸化物
１３ａの分解温度以上に基板１１を加熱してパーティク
ル１３を除去する工程とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、被成膜面の清浄化
方法及び半導体装置の製造方法に関し、より詳しくは、
酸素（Ｏ2 ）中にオゾン（Ｏ3 ）を含むオゾン含有ガス
とテトラエチルオルソシリケート（TEOS:Tetraethylort
hosilicate）とを含んだ反応ガス（以下、O3/TEOS 反応
ガスと称する。）を用いたＣＶＤ（Chemical Vapor Dep
osition ）法による成膜前の被成膜面の清浄化方法及び
半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、O3/TEOS 反応ガスを用いたＣＶＤ
法により成膜した絶縁膜（以下、O3/TEOS-CVDSiO2 膜と
称する。）は、Ｏ2 中のＯ3 濃度が高いほど、緻密でエ
ッチングレートが小さく、高温熱処理しても収縮せず、
水分の含有量が少なく、フロー特性の良いものが得られ
る。以下、高濃度のＯ3 を含むO3/TEOS 反応ガス（High
O3/TEOS 反応ガスと称する。）を用いて成膜したシリコ
ン酸化膜のことをHighO3/TEOS-CVDSiO2 膜と称し、ま
た、低濃度のＯ3 を含むO3/TEOS 反応ガスをLowO3/TEOS
反応ガスと称する。
【０００３】ところで、HighO3/TEOS 反応ガスを用いた
場合、成膜が成膜面の表面状態の影響を受ける（以下、
表面依存性と称する。）度合が大きい。すなわち、図４
（ａ）に示すように、外来の特定の異物、すなわちパー
ティクル３が被成膜基板１の被成膜面２に存在すると、
図４（ｂ）に示すように、成膜温度で溶けだして広がり
（その部分を３ｂで示す）、図４（ｃ）に示すように、
その周囲にわたってほぼ円形に直径で数十μｍから数ｍ
ｍを越える範囲でHighO3/TEOS-CVDSiO2 膜４の堆積速度
が著しく低下すること、或いは堆積されないことが知ら
れている。この異常成膜現象は、円形欠陥或いはスポッ
ト異常などと呼ばれることが多い。
【０００４】従来は、O3/TEOS-CVDSiO2 膜を成膜する以
前に純水中でのウエット洗浄によって、これらの外来の
パーティクルを取り除いていた。図５は従来例に係る前
処理工程を含む成膜工程の順序を示したフローチャート
である。
【０００５】
【発明が解決しようとする課題】しかしながら、半導体
装置を製造するクリーンルームの環境下では、浮遊する
パーティクルの数が少なく清浄であるとはいえ、パーテ
ィクルは人に起因する場合が多く、クリーンルーム内か
ら検出されることが多い。従って、事前にウエット洗浄
したとしても、クリーンルーム内での再付着の可能性が
高く、従来は円形欠陥を取り除くことが困難であった。
【０００６】本発明は、上記の従来例の問題点に鑑みて
創作されたものであり、O3/TEOS-CVDSiO2 膜、特にHigh
O3/TEOS-CVDSiO2 膜を成膜する際に異常成膜の発生を抑
制することが可能な成膜面の清浄化方法及びこの方法を
用いた半導体装置の製造方法を提供するものである。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、基板表面の清浄化方法に係
り、基板の表面にパーティクルが存在しているときに、
正及び負のイオンに前記基板の表面を曝して前記基板の
表面及び前記パーティクルを除電する工程と、次に、オ
ゾンを含む前処理ガスに前記基板の表面を曝して前記パ
ーティクルを酸化する工程と、次に、前記パーティクル
の酸化物の分解温度以上に前記基板を加熱して前記パー
ティクルを除去する工程とを有することを特徴とし、請
求項２記載の発明は、請求項１記載の基板表面の清浄化
方法に係り、前記パーティクルがアルカリ金属の塩であ
ることを特徴とし、請求項３記載の発明は、請求項２記
載の基板表面の清浄化方法に係り、前記アルカリ金属の
塩は、ナトリウムの塩化物又はカリウムの塩化物である
ことを特徴とし、請求項４記載の発明は、請求項１記載
の基板表面の清浄化方法に係り、前記パーティクルがア
ルカリ土類金属の塩であることを特徴とし、請求項５記
載の発明は、請求項４記載の基板表面の清浄化方法に係
り、前記アルカリ土類金属の塩は、マグネシウムの塩化
物又はカルシウムの塩化物であることを特徴とし、請求
項６記載の発明は、請求項１乃至５の何れか一に記載の
基板表面の清浄化方法に係り、前記基板を加熱する温度
は４００℃以上であることを特徴とし、請求項７記載の
発明は、半導体装置の製造方法に係り、請求項１乃至６
の何れか一に記載の基板表面の清浄化方法により前記基
板の表面を清浄化する工程と、前記清浄化された基板の
表面にオゾン含有ガスとシリコン含有ガスとを含む成膜
ガスを用いた化学気相成長によりシリコン含有絶縁膜を
形成する工程とを有することを特徴とし、請求項８記載
の発明は、請求項７記載の半導体装置の製造方法に係
り、前記オゾン含有ガスは酸素中にオゾンを含むガスで
あり、前記シリコン含有ガスはテトラエチルオルソシリ
ケート（ＴＥＯＳ），トリエトキシシラン（ＴＭＳ）、
ヘキサメチルジシラザン（ＨＭＤＳ）又はヘキサメチル
ジシロキサン（ＨＭＤＳＯ）のうち少なくともいずれか
を含むガスであることを特徴としている。
【０００８】以下に、上記本発明の構成により奏される
作用・効果を説明する。本願発明者の調査によれば、O3
/TEOS-CVDSiO2 膜、特にHighO3/TEOS-CVDSiO2膜を成膜
する際に異常成膜が発生する要因はパーティクル中にナ
トリウム（Ｎａ）或いはカリウム（Ｋ）、及び塩素（Ｃ
ｌ）のようなアルカリ金属の塩を含むことであると分か
った。すなわち、このようなパーティクルが存在する
と、このパーティクルが成膜ガス中のオゾンにより酸化
されて塩素酸ナトリウム或いは塩素酸カリウムが生成さ
れ、それらが成膜温度で溶解してウエハ表面に広がり、
成膜異常が広範囲にわたって生じると考えられる。とこ
ろで、これらの塩素酸ナトリウム或いは塩素酸カリウム
は、それぞれ摂氏４８２℃及び４００℃で乖離すること
が知られている。
【０００９】以上の調査から、本願発明者は、アルカリ
金属の塩からなるパーティクルがウエハ表面に付着して
いるような場合、成膜を開始する前に、所定時間の間、
酸化性の前処理ガスをウエハ表面に供給してパーティク
ルを酸化させ、パーティクルの酸化物の分解温度以上に
ウエハ温度を保つことにより、効果的にパーティクルを
ウエハ表面から乖離離脱させて表面を清浄化することが
できると考えた。この場合、前処理ガスに含ませる酸化
性ガスとして非常に強い酸化力を有するオゾンが有効で
あると考えられる。なお、上記で用いた分解とはパーテ
ィクルの酸化物が構成元素に分離することをいい、乖離
という語とほぼ同じである。さらに、上記パーティクル
を酸化する前に、正及び負のイオンにより静電的に帯電
したウエハの表面及びパーティクルを除電しておくこと
により、新たなパーティクルがウエハ表面に静電的に付
着するのを防止し、かつ既にウエハ表面に付着している
パーティクルをウエハ表面から物理的に容易に除去する
ことができると考えられる。即ち、パーティクルの酸化
・離脱による基板表面の清浄化を容易にかつより完全に
行うことができる。
【００１０】このようにして実際に清浄化された成膜面
に、オゾン含有ガスとシリコン含有ガスとを含む成膜ガ
ス、例えば酸素中にオゾンを含むガスとＴＥＯＳを含む
ガスとの混合ガスのような表面依存性の影響を強く受け
る成膜ガスを用いた化学気相成長により成膜した場合
に、成膜時の表面依存性を消失させ、シリコン含有絶縁
膜を正常に形成することができた。
【００１１】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。 （本発明に至る調査結果）本願発明者は、O3/TEOS-CVDS
iO2 膜、特にHighO3/TEOS-CVDSiO2 膜を成膜する際に発
生する異常成膜部の詳細について調査し、以下の結果を
得た。
【００１２】即ち、図４（ｃ）に示す異常成膜部の中央
部に微小な粒子３ａが観察された。この微小な粒子３ａ
の成分を分析してみると、Ｎａ或いはＫ、及びＣｌのよ
うなアルカリ金属塩の構成元素が検出された。これを確
かめるために行った再現実験によれば、ＫＣｌやＫＣｌ
Ｏ3 などのアルカリ金属の塩をＳｉウエハ上に散布した
場合、HighO3/TEOS-CVDSiO2 膜を成膜すると円形欠陥が
多数発生することが分かった。
【００１３】例えば、代表的なアルカリ金属の塩である
ＮａＣｌ、ＫＣｌはその融点がそれぞれ摂氏８０１℃、
摂氏７７０℃であり、成膜温度である６６０℃以下の温
度では化学的に安定している。しかし、O3/TEOS 反応ガ
スに含まれるＯ3 の強い酸化力により、アルカリ金属塩
が酸化されて塩素酸ナトリウム（ＮａＣｌＯ3 ）、塩素
酸カリウム（ＫＣｌＯ3 ）のような塩素酸アルカリ金属
の塩になると、その融点が摂氏２６１℃及び３５６℃に
低下する。
【００１４】このようにして、ウエハ表面に塩素酸アル
カリ金属の塩が生成されると、その溶融温度よりも高い
成膜温度に保たれたウエハ表面で溶解し、広がる。この
広範囲での表面汚染により、O3/TEOS-CVDSiO2 膜の成膜
が著しく阻害されるため、ほぼ真円に近い円形状に成膜
異常が認められることになる。これらのＮａＣｌＯ3 或
いはＫＣｌＯ3 は成膜温度付近で溶融して成膜を阻害す
るものの、一方で、ＮａＣｌＯ3 或いはＫＣｌＯ3 はそ
れぞれ摂氏４８２℃及び４００℃で乖離することが知ら
れている。次の表１にＫＣｌ、ＫＣｌＯ3 及びＮａＣ
ｌ、ＮａＣｌＯ3 の熱的性質について示す。
【００１５】
【表１】
【００１６】以上の調査結果から、アルカリ金属の塩か
らなるパーティクルがウエハ（被成膜基板又は基板）の
表面に付着しているような場合、O3/TEOS 反応ガスをウ
エハ表面に供給して成膜を開始する前に、所定時間の
間、Ｏ3 を含む前処理ガス、例えばＯ3 を含むＯ2 とＮ
2 とからなる酸化性混合ガスをウエハ表面に供給してパ
ーティクルを酸化させ、パーティクルの酸化物の分解温
度以上にウエハ温度を保つことにより、効果的にパーテ
ィクルをウエハ表面から乖離により離脱させて表面を清
浄化することができると考えられる。
【００１７】このようにして実際に清浄化された基板の
表面（被成膜面）にオゾン含有ガスとシリコン含有ガス
とを含む成膜ガス、例えば酸素中にオゾンを含むガスと
ＴＥＯＳを含むガスとの混合ガスのような表面依存性の
影響を強く受ける成膜ガスを用いた化学気相成長により
被成膜面に成膜した場合、成膜時に表面依存性が消失
し、正常にシリコン含有絶縁膜を堆積することができ
た。 （実施の形態）図１（ａ）は本発明の実施の形態である
被成膜面の清浄化方法を含む半導体基板への成膜方法に
ついて示すフローチャートであり、図２（ａ）〜（ｃ）
は、同じくその方法を工程順に示す断面図である。ま
た、図３はその方法の実施に用いられる成膜装置を示す
上面図である。
【００１８】まず、図３を参照して本発明の実施の形態
である成膜方法の実施に用いられる成膜装置を説明す
る。同図に示すように、成膜装置はウエハの搬送エリア
１０１とウエハ（被成膜基板又は基板）への成膜エリア
１０２を有する。搬送エリア１０１には、成膜前又は成
膜後のウエハ２６を収納しておくウエハカセット２１ａ
〜２１ｃを備えている。また、搬送エリア１０１には、
成膜前のウエハ２６をウエハカセット２１ａ〜２１ｃか
ら成膜エリア１０２に搬送し、又は逆に成膜後のウエハ
を成膜エリア１０２からウエハカセット２１ａ〜２１ｃ
に搬送する搬送ロボット２２を備えている。さらに、搬
送エリア１０１には、図示しない放電型イオナイザを備
えており、放電型イオナイザに正及び負のイオンを発生
させて静電的に帯電した搬送途中のウエハ２６の被成膜
面を除電するようになっている。この場合、被成膜面に
パーティクルが付着している場合そのパーティクルも除
電する。
【００１９】また、成膜エリア１０２には、複数のウエ
ハ載置部２４ａ〜２４ｆを備えた円板状のウエハ載置台
２３を有し、ウエハ載置台２３は固定されている。ま
た、ウエハ載置台２３の中心部に搬送アームの回転軸２
５が設けられている。円板状のウエハ載置台２３上には
搬送アームの回転軸２５を中心とする円周に沿ってウエ
ハ載置部２４ａ〜２４ｆを６つ備えている。６つのウエ
ハ載置部２４ａ〜２４ｆではそれぞれ独立に別々の作業
を行えるようになっている。搬送ロボット２２の直近の
ウエハ載置部２４ａがウエハ受け渡し部となっており、
以下時計回りに円周に沿って順に一か所の被成膜面の清
浄化部（Ａ部）及び４ヵ所の成膜部（Ｂ〜Ｅ部）となっ
ている。
【００２０】ウエハ受け渡し部２４ａでは、成膜前のウ
エハ２６を搬送ロボット２２から受けとり、成膜後のウ
エハ２６を搬送ロボット２２に引き渡す。この場合、次
の成膜前の清浄化処理を直ぐ行えるようにウエハを予備
加熱する加熱手段を備えておくこともできる。被成膜面
の清浄化部（Ａ部）ではオゾン（Ｏ3 ）を含む酸素ガス
を用いてウエハの被成膜面の清浄化処理を行う。従っ
て、被成膜面の清浄化部（Ａ部）はオゾン（Ｏ3 ）を含
む酸素ガスの放出口を有し、また清浄化処理中のウエハ
を加熱するウエハの加熱手段を備えている。
【００２１】成膜部（Ｂ〜Ｅ部）ではO3/TEOS 反応ガス
を用いてウエハの被成膜面上に成膜を行う。従って、反
応ガスの放出口を備えている。この場合、反応ガスの放
出口は、O3を含むO2ガスとTEOSガスとを別々にウエハ載
置部２４ｃ〜２４ｆに導入する独立した放出口でもよい
し、これらを混合ガスとして放出する一つの放出口でも
よい。また、反応ガスを熱的に反応させるため加熱手段
を備えている。
【００２２】そして、円板状のウエハ載置台２３の中心
部の回転軸２５には図示しない搬送アームが取り付けら
れており、搬送アームは真空チャックや静電チャックを
備え、回転軸２５を中心として例えば時計回りに回転可
能なようになっている。搬送アームは、真空チャック等
によりウエハを保持し、一つのウエハ載置部２４ａ〜２
４ｆ上から次のウエハ載置部２４ａ〜２４ｆ上にウエハ
を順に送る。
【００２３】次に、上記成膜装置を用いた被成膜面の清
浄化方法及びこの清浄化方法を用いた半導体装置の製造
方法について図１（ａ）、図２（ａ）〜（ｃ）及び図３
を参照して説明する。まず、図３の成膜装置の搬送エリ
ア１０１内のウエハカセット２１ａ〜２１ｃに収納され
たシリコンからなるウエハ１１を、搬送ロボット２２を
用いて成膜エリア１０２内に搬送する。この場合、被成
膜面１２はシリコン面となっており、帯電したアルカリ
金属の塩からなるパーティクル１３が付着しているとす
る。
【００２４】この際に、図２（ａ）に示すように、放電
型イオナイザから正及び負のイオン１４を発生させる。
この正及び負のイオン１４により静電的に帯電したウエ
ハ１１の被成膜面１２及びパーティクル１３が除電され
る。これにより、ウエハ１１へのさらなるパーティクル
の静電的な付着を防止し、既にウエハ１１表面に付着し
ているパーティクル１２のウエハ１１表面からの物理的
な除去を容易にしている。
【００２５】次に、搬送ロボット２２は成膜エリア１０
２内に設けられたウエハ載置台２３上のウエハ受け渡し
部２４ａにウエハ１１を載せる。次いで、ウエハ受け渡
し部２４ａに載置されたウエハ１１は搬送アームにより
次の被成膜面の清浄化部（Ａ部）に送られる。一方で、
搬送エリア１０１内の搬送ロボット２２が次のウエハ１
１をウエハカセット２１ａ〜２１ｃから取り出し、搬送
エリア１０１内を通って成膜エリア１０２に搬送し、ウ
エハ受け渡し部２４ａに載せる。
【００２６】ウエハ１１の被成膜面の清浄化部（Ａ部）
では、所定時間の間、Ｏ3 を含む前処理ガス１５、例え
ばＯ3 を含むＯ2 ガスとＮ2 ガスとからなる酸化性混合
ガスをウエハ１１の被成膜面１２に供給する。これによ
り、図２（ｂ）に示すように、ウエハ１１表面に付着し
ているパーティクル１３を酸化させる。また、同時にウ
エハ１１はパーティクルの酸化物１３ａの分解温度以
上、好ましくは約４００℃以上に加熱され、その温度が
保持される。これにより、効果的にパーティクル１３を
ウエハ１１表面から乖離により離脱させてウエハ１１表
面を清浄化することができる。なお、この前処理の条件
を表２（清浄化部Ａの項）に示す。表２のＯ3 濃度の項
に記載の０ｇ／Ｎｍ3 は前処理が未処理の試料を作成す
る場合に適用されることを示す。なお、ｇ／Ｎｍ3 中
「Ｎ」は「normal」の省略形で０℃，１気圧での測定条
件であることを示し、単位ｇ／Ｎｍ3 全体で０℃，１気
圧での密度を表す。
【００２７】
【表２】
【００２８】そして、被成膜面１２が清浄化されたウエ
ハ１１は搬送アームにより次の成膜部（Ｂ〜Ｅ部）であ
るウエハ載置部２４ｃ〜２４ｆに送られるとともに、ウ
エハ受け渡し部２４ａのウエハ１１は被成膜面の清浄化
部（Ａ部）に送られる。また、ウエハカセット２１ａ〜
２１ｃから新たなウエハ１１がウエハ受け渡し部２４ａ
に送られる。被成膜面の清浄化部（Ａ部）に送られたウ
エハ１１はそこで被成膜面１２が清浄化される。
【００２９】これを繰り返して、除電され、かつ清浄化
された４枚のウエハ１１が４ヵ所の成膜部（Ｂ〜Ｅ部）
に載置される。次に、酸素中にオゾンを含むガスとＴＥ
ＯＳを含むガスとの混合ガスのような表面依存性の強い
成膜ガスを放出して、化学気相成長により、４ヵ所の成
膜部（Ｂ〜Ｅ部）に載置された各ウエハ１１の成膜面に
シリコン含有絶縁膜１６を成膜する。この場合の成膜条
件を前出の表２（成膜部Ｂ，Ｃ，Ｄ，Ｅの項）に示す。
【００３０】表３に成膜後の円形欠陥の発生状況につい
て調査した結果について示す。
【００３１】
【表３】
【００３２】調査用試料として、直径８インチ（２００
ｍｍ）のＳｉウエハを用い、表２に示す条件（清浄化部
Ａの項の条件で、Ｏ3 濃度１００ｇ／Ｎｍ3 の場合）で
清浄化処理を行って成膜したもの（表３中、Ｏ3 処理と
表示）と、比較のため、Ｎ2で清浄化処理（加熱温度は
Ｏ3 処理の場合と同じとする）を行って同じ条件で成膜
したもの（同、Ｎ2 処理と表示）、全く前処理を行わず
に同じ条件で成膜したもの（同、未処理と表示）を用い
た。Ｏ3 処理及びＮ2 処理ともに、処理時間を３０、６
０、９０秒と３種類に変化させた。
【００３３】表３に示す結果によれば、Ｏ3 を含まない
Ｎ2 処理の場合では、円形欠陥の発生率は処理時間によ
らずほぼ一定であり、未処理の場合と比較して円形欠陥
の数は半減しており、一定の効果があることを確認し
た。これに対して、Ｏ3 処理の場合、処理時間ととも
に、円形欠陥の個数は減少していき、処理時間９０秒で
未処理の場合に比べて１／１０に低下し、Ｎ2 処理の場
合に比べても１／５程度に低減している。Ｏ3 処理が最
も有効であると分かった。
【００３４】また、Ｏ3 処理の場合に特徴的なことは、
円形欠陥の直径が著しく縮小されることである。即ち、
未処理の場合、円形欠陥の平均的な直径は約５ｍｍであ
るが、Ｏ3 処理を９０秒間行った場合、同じく直径１ｍ
ｍ以下に縮小し、かつ、直径が５ｍｍを越える円形欠陥
の数は全欠陥数の１１％を占めるにすぎなかった。この
ことからも、溶融して広がった塩素酸塩の皮膜がＯ3 の
存在下で乖離により分解して、表面から離脱したと考え
られる。この場合、主として塩素が離脱すれば、残留す
る酸化カリウムは３５０℃の分解温度を有し、この分解
温度が成膜温度（４００−５００℃）よりも低いため、
酸化カリウムは熱的に安定ではなく、被成膜面から容易
に離脱する。
【００３５】従って、アルカリ塩の表面汚染に伴うHigh
O3/TEOS-CVDSiO2 膜の成膜阻害に対してこの発明による
表面清浄化方法は極めて有効であるといえる。以上、実
施の形態によりこの発明を詳細に説明したが、この発明
の範囲は上記実施の形態に具体的に示した例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の上記
実施の形態の変更はこの発明の範囲に含まれる。
【００３６】例えば、上記実施の形態では、基板表面の
前処理としてイオン照射処理とオゾン処理の両方を行っ
ているが、図１（ｂ）に示すように、少なくとも、オゾ
ン処理を行えばよい。さらに、オゾン含有ガス１５とし
てオゾンを含む酸素と窒素との混合ガスを用いている
が、これに限られず他のオゾン含有ガスを用いることが
できる。
【００３７】或いは、場合により、前処理ガスとしてオ
ゾンを含まない酸素含有ガスを用いることもできる。こ
の場合、基板加熱や前処理ガスのプラズマ化を行って酸
化反応の反応性を高めることもできる。また、前処理時
の基板加熱温度は４００℃以上が好ましいとしている
が、これに限られずパーティクルの材料によって前処理
時の基板加熱温度を任意に選択できる。即ち、パーティ
クルの酸化物１３ａの分解温度以上であればよい。
【００３８】さらに、基板１１の表面１２がシリコン面
の場合に本発明を適用しているが、これに限られず、そ
の表面１２に酸化膜や窒化膜等の絶縁膜が露出していて
もよいし、配線等の導電膜が露出している場合や、これ
らがともに露出している場合にも適用できる。また、成
膜ガスとして、酸素中にオゾンを含むガスとＴＥＯＳを
含むガスとの混合ガスを用いているが、これに限られな
い。酸素中にオゾンを含むガスと、トリメトキシシラン
（ＴＭＳ：(CH3O)3SiH）、ヘキサメチルジシラザン（Ｈ
ＭＤＳ）又はヘキサメチルジシロキサン（ＨＭＤＳＯ）
等との混合ガスの場合にも適用することができる。
【００３９】さらに、パーティクル１３がアルカリ金属
の塩である場合に本発明を適用しているが、これに限ら
れず、前処理前のパーティクル１３がアルカリ土類金属
の塩、例えばアルカリ土類金属の塩化物（ＭｇＣｌ2 ，
ＣａＣｌ2 等）である場合にも適用することができる。
例えば、ＣａＣｌ2 の場合、分解温度（この場合沸点で
ある１９３５℃程度に相当する）が高く、安定である
が、前処理により酸化されると不安定な塩素酸カルシウ
ム（Ｃａ（ＣｌＯ3 ）2 ）が生じ、分解温度がその融点
である３４０℃程度に低下する。
【００４０】また、実施の形態では、前処理ガス中のオ
ゾン濃度を１００ｇ／Ｎｍ3 としているが、これに限ら
れないが、十分な酸化力を得るためには、できれば１０
ｇ／Ｎｍ3 以上が好ましい。さらに、本発明を絶縁膜の
成膜前の基板表面の前処理に適用しているが、これに限
られず、導電膜の成膜前の基板表面の前処理やイオン注
入の前処理その他の工程を実施する前の基板表面の前処
理に適用してもよい。
【００４１】
【発明の効果】以上のように、本発明によれば、基板の
表面にパーティクルが付着しているとき、正及び負のイ
オンにより静電的に帯電したウエハの表面及びパーティ
クルを除電し、次いでその表面をオゾン含有ガスに曝し
てパーティクルの酸化物を生成し、その後パーティクル
の酸化物の分解温度以上の温度で加熱しているので、パ
ーティクルを有効に除去することができ、基板の表面を
清浄化することができる。
【００４２】さらに、上記で清浄化された基板の表面
に、オゾン含有ガスとシリコン含有ガスとの混合ガスの
ような表面依存性の影響を強く受ける成膜ガスを用いた
化学気相成長により成膜した場合、成膜時の表面依存性
を消失させ、シリコン含有絶縁膜を正常に形成すること
ができる。
【図面の簡単な説明】
【図１】図１（ａ）は、本発明の実施の形態である被成
膜面の清浄化方法を用いた半導体装置の製造方法につい
て示すフローチャートであり、図１（ｂ）は同じく他の
被成膜面の清浄化方法を用いた場合のフローチャートで
ある。
【図２】同じくその方法を工程順に示す断面図である。
【図３】同じくその方法の実施に用いられる成膜装置を
示す上面図である。
【図４】従来例の問題点について示す半導体装置の製造
工程を示す断面図である。
【図５】従来例の改善された半導体装置の製造方法を工
程順に示すフローチャートである。
【符号の説明】
１１ ウエハ（被成膜基板又は基板） １２ 被成膜面（基板の表面） １３ パーティクル １３ａ パーティクルの酸化物 １４ 照射イオン １５ オゾン含有ガス（前処理ガス） １６ O3/TEOS-CVDSiO2 膜（シリコン含有絶縁膜）
フロントページの続き (72)発明者 松本 英哉 東京都港区三田３−11−28 キヤノン販 売株式会社内 (72)発明者 大河原 昭司 東京都港区三田３−11−28 キヤノン販 売株式会内 (56)参考文献 特開 平４−151831（ＪＰ，Ａ) 特開 昭63−228620（ＪＰ，Ａ) 特開 平２−105416（ＪＰ，Ａ) 特開 平４−167431（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) B08B 7/00 H01L 21/302 H01L 21/304 H01L 21/31 H01L 21/316

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板の表面にパーティクルが存在してい
    るときに、正及び負のイオンに前記基板の表面を曝して
    前記基板の表面及び前記パーティクルを除電する工程
    と、 次に、オゾンを含む前処理ガスに前記基板の表面を曝し
    て前記パーティクルを酸化する工程と、 次に、前記パーティクルの酸化物の分解温度以上に前記
    基板を加熱して前記パーティクルを除去する工程とを有
    することを特徴とする基板表面の清浄化方法。
  2. 【請求項２】 前記パーティクルがアルカリ金属の塩で
    あることを特徴とする請求項１記載の基板表面の清浄化
    方法。
  3. 【請求項３】 前記アルカリ金属の塩は、ナトリウムの
    塩化物又はカリウムの塩化物であることを特徴とする請
    求項２記載の基板表面の清浄化方法。
  4. 【請求項４】 前記パーティクルがアルカリ土類金属の
    塩であることを特徴とする請求項１記載の基板表面の清
    浄化方法。
  5. 【請求項５】 前記アルカリ土類金属の塩は、マグネシ
    ウムの塩化物又はカルシウムの塩化物であることを特徴
    とする請求項４記載の基板表面の清浄化方法。
  6. 【請求項６】 前記基板を加熱する温度は４００℃以上
    であることを特徴とする請求項１乃至５の何れか一に記
    載の基板表面の清浄化方法。
  7. 【請求項７】 請求項１乃至６の何れか一に記載の基板
    表面の清浄化方法により前記基板の表面を清浄化する工
    程と、 前記清浄化された基板の表面にオゾン含有ガスとシリコ
    ン含有ガスとを含む成膜ガスを用いた化学気相成長によ
    りシリコン含有絶縁膜を形成する工程とを有することを
    特徴とする半導体装置の製造方法。
  8. 【請求項８】 前記オゾン含有ガスは酸素中にオゾンを
    含むガスであり、前記シリコン含有ガスはテトラエチル
    オルソシリケート（ＴＥＯＳ），トリエトキシシラン
    （ＴＭＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）又は
    ヘキサメチルジシロキサン（ＨＭＤＳＯ）のうち少なく
    ともいずれかを含むガスであることを特徴とする請求項
    ７記載の半導体装置の製造方法。
JP11058547A 1999-03-05 1999-03-05 基板表面の清浄化方法及び半導体装置の製造方法 Expired - Fee Related JP3088714B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11058547A JP3088714B1 (ja) 1999-03-05 1999-03-05 基板表面の清浄化方法及び半導体装置の製造方法
US09/317,163 US6124210A (en) 1999-03-05 1999-05-24 Method of cleaning surface of substrate and method of manufacturing semiconductor device
TW088108627A TW410394B (en) 1999-03-05 1999-05-26 Method of cleaning surface of substrate and method of manufacturing semiconductor device
KR1019990021100A KR100328396B1 (ko) 1999-03-05 1999-06-08 기판표면의 청정화 방법 및 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11058547A JP3088714B1 (ja) 1999-03-05 1999-03-05 基板表面の清浄化方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP3088714B1 true JP3088714B1 (ja) 2000-09-18
JP2000254608A JP2000254608A (ja) 2000-09-19

Family

ID=13087492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11058547A Expired - Fee Related JP3088714B1 (ja) 1999-03-05 1999-03-05 基板表面の清浄化方法及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6124210A (ja)
JP (1) JP3088714B1 (ja)
KR (1) KR100328396B1 (ja)
TW (1) TW410394B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413583B1 (en) * 1998-02-11 2002-07-02 Applied Materials, Inc. Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound
US6800571B2 (en) * 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
US6223165B1 (en) * 1999-03-22 2001-04-24 Keen.Com, Incorporated Method and apparatus to connect consumer to expert
JP3955724B2 (ja) * 2000-10-12 2007-08-08 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6756308B2 (en) * 2001-02-13 2004-06-29 Ekc Technology, Inc. Chemical-mechanical planarization using ozone
US6908865B2 (en) * 2001-09-28 2005-06-21 Applied Materials, Inc. Method and apparatus for cleaning substrates
US7071077B2 (en) * 2003-03-26 2006-07-04 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for preparing a bonding surface of a semiconductor layer of a wafer
KR100763532B1 (ko) * 2006-08-17 2007-10-05 삼성전자주식회사 웨이퍼 지지장치, 웨이퍼 노광 장치 및 웨이퍼 지지방법
JP5143230B2 (ja) * 2007-08-01 2013-02-13 アプライド マテリアルズ インコーポレイテッド 電子デバイス基板表面からの有機含有材料のストリッピングと除去
US8664092B2 (en) * 2009-06-26 2014-03-04 Sumco Corporation Method for cleaning silicon wafer, and method for producing epitaxial wafer using the cleaning method
CN104916522B (zh) * 2014-03-10 2017-12-22 中芯国际集成电路制造(上海)有限公司 去除hasti制备过程中形成的残留颗粒的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2558273B2 (ja) * 1987-03-18 1996-11-27 株式会社日立製作所 表面クリ−ニング方法
JPH02105416A (ja) * 1988-10-14 1990-04-18 Nec Corp 固体表面清浄化・酸化方法およびその装置
JPH04151831A (ja) * 1990-10-16 1992-05-25 Nippon Steel Corp シリコンウエハ洗浄方法および装置
JPH04167431A (ja) * 1990-10-31 1992-06-15 Handotai Process Kenkyusho:Kk 半導体装置の製造方法
US5674357A (en) * 1995-08-30 1997-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor substrate cleaning process
US5749975A (en) * 1995-12-28 1998-05-12 Micron Technology, Inc. Process for dry cleaning wafer surfaces using a surface diffusion layer
US5782986A (en) * 1996-01-11 1998-07-21 Fsi International Process for metals removal using beta-diketone or beta-ketoimine ligand forming compounds
US5963833A (en) * 1996-07-03 1999-10-05 Micron Technology, Inc. Method for cleaning semiconductor wafers and

Also Published As

Publication number Publication date
KR20000062101A (ko) 2000-10-25
KR100328396B1 (ko) 2002-03-13
JP2000254608A (ja) 2000-09-19
US6124210A (en) 2000-09-26
TW410394B (en) 2000-11-01

Similar Documents

Publication Publication Date Title
TWI338923B (en) Plasma-assisted vapor phase treatment of low dielectric constant films using a batch processing ststem
JP3088714B1 (ja) 基板表面の清浄化方法及び半導体装置の製造方法
TWI636501B (zh) 使用水蒸氣處理將材料層從基材移除的方法
US6776691B2 (en) Polishing/cleaning method as well as method of making a wiring section using a polishing apparatus
JPH0344030A (ja) 半導体デバイスの製作方法
JP2002367972A (ja) 半導体デバイスの製造方法
EP2128897A1 (en) Silicon dielectric treating agent for use after etching, process for producing semiconductor device, and semiconductor device
US6174823B1 (en) Methods of forming a barrier layer
CN100476021C (zh) 将不渗透膜沉积到多孔低介电常数介电膜上的方法
KR20060041763A (ko) 불화 산화물 침착 공정에서 반도체 소자의 오염 감소방법
JPH10214896A (ja) 半導体装置の製造方法及び製造装置
JP2008060171A (ja) 半導体処理装置のクリーニング方法
JPH06204191A (ja) 金属プラグ形成後の表面処理方法
TW201941300A (zh) 形成氣隙的系統及方法
JP2004063521A (ja) 半導体装置の製造方法
TWI710660B (zh) 半導體製造裝置及半導體裝置之製造方法
JP3327492B2 (ja) 基体表面からの気相ゴミ除去装置及び除去方法並びにプロセス装置及びプロセスライン
JPH07201749A (ja) 薄膜形成方法
JP2003273064A (ja) 堆積物の除去装置及び除去方法
KR20010040431A (ko) 기판으로부터 유기 물질의 회화 방법
JP2558738B2 (ja) 表面処理方法
JP2003224185A (ja) 半導体装置の製造方法
JPH0432228A (ja) ドライエッチング方法およびこれを用いた半導体装置の製造方法
US11591689B2 (en) Method for fabricating chamber parts
JPH05129246A (ja) 半導体製造装置のクリーニング方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000704

LAPS Cancellation because of no payment of annual fees