TW410394B - Method of cleaning surface of substrate and method of manufacturing semiconductor device - Google Patents

Method of cleaning surface of substrate and method of manufacturing semiconductor device Download PDF

Info

Publication number
TW410394B
TW410394B TW088108627A TW88108627A TW410394B TW 410394 B TW410394 B TW 410394B TW 088108627 A TW088108627 A TW 088108627A TW 88108627 A TW88108627 A TW 88108627A TW 410394 B TW410394 B TW 410394B
Authority
TW
Taiwan
Prior art keywords
substrate
gas
particles
ozone
cleaning
Prior art date
Application number
TW088108627A
Other languages
English (en)
Inventor
Hiroshi Chino
Setsu Suzuki
Hideya Matsumoto
Shoji Ohgawara
Original Assignee
Canon Sales Co Inc
Semiconductor Process Lab Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Sales Co Inc, Semiconductor Process Lab Co filed Critical Canon Sales Co Inc
Application granted granted Critical
Publication of TW410394B publication Critical patent/TW410394B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Description

410394
發明背景 1. 發明領域 本發明是有關於以CVD (化學氣相沈積）方法來做薄 膜生成前之基板表面的清洗方法以及使用上述方法來製造 f導體裝置的方法。該CVD方法使用含有臭氧成分的反應 氣體（在下文中是指臭氧/TE〇s反應氣體），其含有在氧 中的臭氧與四乙基正矽酸鹽（TE〇S )。 2. 習知技術的說明 在近幾年中’絕緣薄膜可藉由臭氧/TE〇s反應氣體而 以CVD方法生成（在下文中是指臭氧/TE〇s_ &CVD生成的 二氧化矽薄膜）。絕緣薄膜有細緻的質地與較小的蝕刻速 率’在高溫熱處理中不收縮，有較少的水氣含量，以及在 氧中臭氧濃度變得較高時有較佳的流動表現。藉由含有高 濃度臭氧的臭氧/TE0S反應氣體（在下文中稱為高臭氧/ TE0S反應氣體）在該處生成的石夕氧化薄膜稱為高臭氧/ TEOS-CVD二氧化矽薄膜，同時含有低臭氧濃度的臭氧/ TE0S反應氣體稱為低臭氧/TE0S反應氣體。 然而’在使用高臭氧/TE0S反應氣體的情形中，薄膜 生成受薄膜生成表面之表面狀況的影響程度（在下文中是 指表面依存度）增加。該薄膜生成表面是指對應基板表面 用來生長薄膜之處。更特別地，我們知道，如第丨A圖所 示’ 一特别的外來物質，即微粒3，出現在基板丨的薄膜生 成表面2上’像這樣的微粒在薄膜生成溫度下被融化而散 佈開來（這樣的區域被指定為3b)，如第1B圖所示，然後
^10394
五、發明說明（2) f直徑範圍數十微来到數亳求幾乎成 ^TEOS-CVD二氧化石夕薄膜的沈積速率急遽地内y J就是高臭氧/丽―㈣二氧化石夕薄膜 ：： 無法沈積’如訊圖所示。這異常的薄膜生成現二： 稱為圓形缺陷，斑點錯誤，或其他類似的名2。 常破 在習知技術中，在生長臭氧/TE〇s_CVD二氧化矽 削，這些額外的微粒可藉由純水做濕式清洗來移除。第膜 圖是流程圖’ I員示薄膜生成步驟’包括如習 加工步驟。 m^ /用來製造半導體裝置之無a室的環境由於懸浮微粒數 目很少而能保持純淨。《而，由於在許多情形下諸如 員所產生的微粒，像這樣的微粒常可在無塵室中偵測到。 因此，即使基板1事先做濕式清洗，微粒仍很有可能 塵室中再度附著於基板丨上。結果，在習知技術中一直很 難將前述的圓形缺陷移除。 發明概要 本發明是有鑑於習知技術中的上述問題而產生，並且 本發明的目的是提供一種用在薄膜生成前之基板表面的清 洗方法，而能夠在生成臭氧/TE0S_CVD二氧化矽薄臈中減 t有缺陷的薄膜生成，特別是高臭氧/TE0S_CVD二氧化石夕 薄膜’以及使用該基板表面清洗方法的半導體裝置製造方 本發明的要旨將在下文中做說明。
第5頁 41〇Β9 4 五、發明說明（3) 如本發明之發明人所做的檢驗，發現在形成臭氧/ TE0S_CVD二氧化矽薄膜中，特別是在高臭氧/TEOS-CVD二 氧化石夕薄膜中所產生的缺陷薄膜生成是由於諸如微粒中所 含之納或鉀與氯的鹼金屬鹽類所造成。換言之，可假設像 這樣微粒的存在導致微粒在被薄膜生成氣體中的臭氧氧化 時產生氯酸鈉或氣酸鉀，然後這樣的氣酸鈉或氣酸鉀在薄 膜生成溫度下融化後散佈在晶圓的表面上，結果造成大 圍的薄膜生成缺陷。 順帶一提， 度與400度解離< 基於上述檢 就是，在薄膜生 在晶圓表面的情 晶圓表面一段預 超出被氧化微粒 有效地從晶圓表 情形中，臭氧有 有效的氧化氣體 氧化物被分開成 —詞。 驗結果 成開始 形下， 定的時 的分解 面被移 很強的 。上述 組成的 ’本發明 前有驗金 微粒藉由 間而被氧 溫度之上 除並且晶 氧化力， 所用的「 元素，並 的發明 屬鹽類 供給預 化，然 ，藉此 圓表面 是預先 分解」 且本質 人做結 所形成 先加工 後晶圓 ，微粒 可清洗 加工氣 一詞意 上同等 論如下。那 之微粒附著 乳化氣體到 溫度保持在 因解離而可 完成。在此 體中所含之 味著微粒的 於「解離」 即使藉由化學氣相沈積而在基板 方法可確實地在生成薄膜中消除像這曲生成缚臊，以此 成含有絕緣薄膜之正常的梦沈積。該面依存度而形 含有臭氧於其中之氣體與含右石夕:化學氣相沈積是使用 氣體的薄膜生成氣體，
41039^ -- ——〜____ — —_______ 五、發明說明（4) 即薄骐生成氣體類似由含有臭氧於其中的氧與含有TE0S的 氣體所纟旦成的混合氣體，其在薄膜生成中強烈地受到表面 依存度的影響。 圖式簡單說明 第1A圖到第ic圖是剖面圖’顯示半導體裝置製造步 驟’其指出習知技術中的問題； 第2圖是流程圖’依步驟順序顯示在習知技術中改良 過的半導體裝置製造方法； 第3 A圖是流程圖’顯示使用如本發明實施例之薄膜生 成表面清洗方法的半導體裝置製造方法； 、 第3 B圖是流程圖’顯示使用如本發明實旛你丨之另一盤 膜生成表面清洗方法的另一半導體裝置屏 ^ 第4Α圖到第4C圖是剖面圖，依步驟順序顯示如本發明 實施例的薄膜生成表面清洗方法；以及 第5圖是上視圖，顯示用來執行如本發明實施例之薄 膜生成表面清洗方法的薄膜生成設備。 較佳實施例的說明 本發明實施例在下文中將參照附圖來做說明。 (檢驗結果產生本發明） 本發明的發明人已檢驗過在生成臭氧/TEOS-CVD二氧 化矽薄膜中導致異常薄膜生成區域的細節，
第7頁 ^l〇S94 五、發明說明（5) 果。 要說的是 域的中間區域 成分，鹼金屬 出來。 ，可觀察到微小的録3a在異f薄膜生成區 ，如第1C圖所示。藉由分析此微小微粒3a的 鹽類之組成元素諸如鈉或鉀，和氣已可偵測 重做的檢驗 等也饰在妙 —乳化硬薄 驗金屬鹽類 溫度低於薄 當鹼金屬鹽 化力氧化成 們的融點分 根據為了確認上述現象而 屬鹽類諸如氣化鉀，氣酸鉀等 圓形缺陷在高臭氧/TEOS-CVD 、 例如以氣化鈉與氣化鉀為 為801°c與77〇°c，因此他們在 °C時化學性是穩定的β然而， 反應氣體中所含之臭氧的強氧 諸如氯酸鈉、氣酸鉀等等，他 與356 〇C。
，發現如果驗金 晶圓上’大量的 膜生成後產生。 代表，融點分別 膜生成溫度660 類被臭氧/TEOS 鹼金屬氯酸鹽， 別降低至261 °C
依照此行為’若鹼金屬氯酸鹽類在晶圓表面上生成， 其將在溫度保持高於其融點之薄膜生成溫度的晶圓表面上 融化並且在晶圓表面上散佈開來。因為臭氧/TE〇s_CVD二 氧化矽薄膜的薄膜生成是極易因為廣泛的表面污染而受到 影響，所以薄膜生成缺陷是以圓形且幾近正圓的形狀而被 偵測到。 我們知遒上述的氯酸鈉與氯酸鉀因其在接近薄膜生成 溫度時融化而阻礙薄膜生成，而上述的氯酸鈉與氯酸鉀分 別在溫度482 °C與40(TC分解。
氯化鉀、氣酸鉀與氣化鈉、氯酸鈉的熱性質列於下表
第8頁 五、發明說明 第1表 氯化舒、氣酸斜與氯化納、氯酸納的熱穩定 性 …
物質丨融點 i潘點 :分解溫 :度 惠鉀丨770X： :1 500^ (瘁華〕 ii：Si356r 丨薄點分解....... 400°C ^化鈉8 0it iiiist 氣酸‘丨261t 丨沸點分解.............. 482〇C 基於上述檢驗結果，可假定下述結論。那就是，在藉 由供給臭氧/TEOS反應氣體到晶圓表面而開始薄膜生成之 前有鹼金屬鹽類所形成之微粒附著在晶圓表面（薄膜生成 基板或基板）的情形下’微粒藉由供給含有臭氧的預先加 工氣體；即由含有臭氧於其中的氧氣與氮氣所組成的氧化 混合氣體’到晶圓表面一段預定的時間而被氧化，然後晶 圓溫度保持在超出被氧化微粒的分解溫度之上，藉此，微 粒因解離而可有效地從晶圓表面被移除並且晶圓表面可清 洗完成。 即使藉由化學氣相沈積而在基板表面（薄膜生成表面 )生成薄膜，以此方法可確實地在生成薄膜中消除像這樣 的表面依存度而形成含有絕緣薄膜之合適的石夕沈積。琴化 學氣相沈積在薄膜生成中強烈地受到表面依存度的影^。 在此情形中’薄膜生成氣體可使用含有臭氧於^中的 氣體與内含矽的氣體；即薄膜生成氣體類似由含有臭氧於
— 灿咖__ 五、發明說明（7) 其中的氧氣與含有TEOS的氣體所組成的混合氣體。 (實施例） 第3A圖疋流程圖，顯不包括如本發明實施例之薄膜生 成表面清洗方法在半導體基板上生成薄膜的方法。第〇圖 到第4 C圖疋剖面圖，依步驟順序顯示如本發明實施例的薄 膜生成表面清洗方法。第5圖是上視圖，顯示用來執行如 本發明實施例之薄膜生成表面清洗方法的薄膜生成設備。 、首先，用來執行如本發明實施例之薄膜生成表面清洗 方法的薄膜生成设備在下文中將參照第5圖來做說明。 如第5圖所不，薄膜生產設備包括用來傳送晶圓（薄 膜生成後的基板或基板）的區域1〇1，與用來進行晶圓薄 膜生成的區域102。 在薄膜生成之前或之後的晶圓放置在晶圓卡匣2丨a到 2^c中，用來供給傳送區域1〇1。傳送機構也設置在傳送 區域ιοί。在薄膜生成前，傳送機構22從晶圓卡匣21a將晶 圓26傳送到薄膜生成區域1〇2，在薄膜生成之後，反向地 將晶圓26從薄膜生成區域1〇2傳送回晶圓卡g2U。此外， ，電解離器（未顯示）冑置在傳送區域1G1。帶靜電荷的 晶圓26之薄膜生成表面可在傳送途中藉由放電解離器所產 生的正負離子而去電荷。在此情形中，若微粒附著於薄膜 生成表面上，在這些微粒上的靜電荷可同時地被除去。 圓盤形的晶圓負載桌面23有許多晶圓負載部分24a到 2 4 f产置於其上’設置在薄膜生成區域^ 。晶圓負載桌面 23是固定的。傳送手臂的轉動軸設置在晶圓負载桌面u ___ 第10頁
域。 的中央區 六個 桌面2 3上 個晶圓負 作。位於 送到相鄰 洗的部分 24c 到24f 晶圓 圓2 6，然 此情形中 薄膜生成 設置在圓盤形之晶圓負載 轉動轴25的周圍區域，這六 ΐ : : 丄別設置用來獨立執行個別的操 緊鄰傳送機構22 1¾圓負载部分24 存處，m薄膜生成表面清 (A部刀）24b與四個薄臈生成部分（B_部分） 依序以順時針方向沿著周圍設置。 傳送部分24a在薄膜生成前從傳送機構22收到晶 後在薄膜生成後再傳送晶圓26到傳送機構22。在 ，用來預先加熱晶圓的加熱裝置可設置而使得在 前的清洗加工能立刻執行。 —薄膜生成表面清洗部分（A部分）24b藉由含有臭氧的 氧氣來執行薄膜生成表面的清洗加工。為此目的，薄膜生 成表面清洗部分（A部分）24b有用來提供含有臭氧之氧氣 的充氣槔，以及在清洗加工期間用來加熱晶圓的晶圓加熱 裝置。 在晶圓負载部分（B到E部分）2 4 c到2 4 f中，藉由臭氧 /TEOS反應氣體在薄膜生成表面上生成薄膜。為此目的， 供給反應氣體的一個充氣璋（或多個充氣蟀）設置在每一 個晶圓負載部分2 4 c到2 4 f。在此情形中，反應氣體的充氣 埠不論是將含有臭氧之氧氣與TEOS氣體分別注入晶圓負載 部分24c到24f的獨立充氣埠；或是將含有臭氣之氧氣與 TEOS氣體混合後再注入的整合充氣淳皆可使用β此外，每
410394 五、發明說明（9) —晶圓負載部分24c到24ί皆有加熱裝置使反應氣體產生熱 反應。 傳送手臂C未顯示）設置在位於原盤形晶圓負載桌面 23之中央部分的轉動軸25上。傳送手臂有真空夾具或靜電 失具’並能做順時針轉動，例如，繞著轉動轴2 5。傳送手 臂藉由真空夾具或類似的方法抓住晶圓，然後從晶圓負载 部分2 4c到24f的一處依序傳送晶圓至晶圓負載部分24c到 24f的其餘處。 再來’使用上述薄膜生成設備的薄膜生成表面清洗方 法以及使用此清洗方法的半導體裝置製造方法將在下文中 參照第3A圖、第4A圖到第4C圖、與第5圖來做說明。 首先，藉由傳送機構22將在薄膜生成設備之傳送區域 1 01之晶圓卡！f 21 a到2 1 c内之以矽構成的晶圓丨丨傳送到薄 膜生產區域102。在此情形中，假設薄膜生成表面12由矽 表面所構成並且有帶電鹼金屬鹽類組成之微粒13附著在 膜生成表面上12。 在此時，如第4A圖所示，正負離子14由放電解離器產 生。晶圓11的薄膜生成表面1 2和帶靜電荷的微粒丨3能藉由 正負離子14而中和。如此，在晶圓丨丨上額外微粒的靜電吸 附能被防止，並且已附著在晶圓π表面的微粒12也能輕 地從晶圓11表面物質上移除。 刃 然後傳送機構22將晶圓11放置到薄膜生成區域〗〇2中 晶圓負载桌面23上的晶圓傳送部分24a上。 放置在晶圓傳送部分24a上的晶圓丨丨藉由傳送手臂而
第12頁 4l〇S94 五、發明說明（10) 被傳==相鄰之薄膜生成表面清洗的部分（A部分）24b £ 曰in:「/裝置在傳送區域1〇1的傳送機構22將晶圓11從 11到€ as ^ &到2 1 ^拿出’然後經由傳送區域1 0 1傳送晶圓 部分24a上成區域丨〇2，然後在將晶圓11放置在晶圓傳送 人士 ί Ϊ生成表面清洗部分（A部分）24b周來提供晶圓11 =有臭氧的預先加工氣體15,即由内含臭氧之氧氣以及氮 =所組成的混合氣體，到晶圓丨丨的薄膜生成表面12 一段預 疋時間。因此，如第4B圖所示，附著於晶圓丨1表面的微粒 1 3被氧化。同時，晶圓丨丨被加熱到氧化物微粒丨3&的分解 溫度或是更高，最好是4〇〇t或更高，然後再保持在該溫 度。結果，微粒13因解離而能有效地從晶圓u表面脫離進 而使得晶圓11表面能清洗乾淨。預先加工的狀況如第2表 所示（清洗部分A的項目）。〇 g / n m3放在臭氧濃度項目之 前是指用在使用未加工樣品之情形的預先加工。在此情形 中’ g/Nra3的’ IT是指’ normal’的縮寫，其表示在〇艽之溫 度與一大氣壓下的量測狀況，並且整體上以g/Nm3為單位 來表示在0°C之溫度與一大氣壓下所量得的密度。 第2表加工狀況
第13頁 410394 五、發明說明（11) 項自 清洗部分A 薄膜i成部分 晶圓溫度 500，C 5 0 0'C 氧氣流速 7.5s lm 7. 5 s 1 π 氛氣流速 23. Os lm 23.Os lm T£OS流速 0 s 1 m 5. 1 2 5 s 1 m 臭氡濃度 〇 或 100 jr/Nms 140 g/Nm5 然後薄膜生成表面1 2已清洗遍的晶圓11藉由傳送機構 22被傳送到相鄰之薄膜生成部分（B到E部分）的晶圓負載 部分2 4c到24f，並且放置在晶圓傳送部分24a的晶圓11也 被傳送到薄膜生成表面清洗部分（A部分）24b。新的晶圓 11也從晶圓卡匣2 1 a到2 1 c的其中之一被傳送到晶圓傳送部 當晶圓11的薄瞑生成表面被傳送到薄膜生成表 分24a 清洗部分/A部分）24b時，其就在那裡被清洗*7 四片藉由上述步驟做過靜電荷放電處理的晶圓丨丨被分 別放置在四個薄膜生成部分（B到£部分）。 =似由内含臭氧的氧氣與内含TE〇s的氣體所組成之混 合氣體的薄膜生成氣辦姑、、士 # β 轧體被/主入；其有很強的表面依存性。 第膜：ίίί絕緣薄膜的石夕藉由化學氣相沈積生成於四個 薄膜分（B_部分）上之晶圓的薄膜生成表面上。 (薄膜峰^ Γ中所使用的薄膜生成條件列於上述第2表 (薄膜生成部分B、C、D、E )。 於第3關表於薄膜生成後所產生之圓形缺陷情況的檢驗結果列 第3表圓形缺陷的發生
410394 五、發明說明（12) 々户、時 :(秒） C g/Nnis __!__u) 圓形缺陷的 發生(1 / 蟲 JS1、 来加王-4C ΐΤΊΙ- 氮乳加工；30 丨〇 ....... ........................................... ：5 0 ：〇................. ..............................90.............................¾..................... 2. 75 2. 7 5............ 2. 75 矣氣加工30 ：[ 〇〇 3. 0 2.0 6 0 ：1〇〇 則 ................：]〇〇.................. 0. 5 — - I ' y ri- R、J| ^3γ 日 之 加 圓，上有經過第2表所列之清洗加工條件（在 = 項目中臭氧浪度為m的情形）（在第3表標示為/刀a 工」）而後生成薄膜的基板。為了 > &臭 件相同下（在η表標示為「氮氣加工、上述條 熱溫度設定與臭氧加工中的一致）」）藉由鼠氣（加 成薄膜於其上的基板以及在與：:洗加工後而生 標示為「未加工」）未經預先加工":下（在第3表 板二者也皆被用來做為檢驗樣品。：t f薄膜於其上的基 中，加工時間變為30、6〇、9〇秒：=氧加工與氮氣加工 如第3表所示之結〜種情形。 情形令，無論加工時間落 、不含臭氧之氮氣加工的 不變並且為未加工情&的一二缺陷的發生數皆能維持 果。相對地，纟臭氧加工的情形；點’因此能達到某些致 加工時間的變長而限 ’圓形缺陷的數目隨荖 J Γ^低，在加工昧Ba & „ „ ^ ^ 低到未加工情形的+ 、間為9 0秒時，缺陷數降 十刀之一，並且也為說氣情形的五分=
第15頁
五、發明說明（13) 一。我們發現到臭氣加工是最有效的。 此外’存在於臭氧加工的特有屬性是圓形缺陷的直徑 能顯著地減少。也就是，可以發現到在未加工的情形中， 圓形缺陷的平均直徑約5毫米。相對地，可以發現到若執 行臭氧加工9 0秒’則圓形缺陷的平均直徑降低至1毫米以 下’並且圓形缺陷直徑超過5亳米的數目僅佔所有缺陷數 目的11%。 由上述情形可以假設溶解而散佈開來的氯酸鹽薄膜因 在臭氧下解離而分解，然後從基板表面離開。在此情形 中，若能夠假設大部分的氣酸鹽已離去，因為氧化卸的分 解溫度為350 C並且這樣的生成溫度是低於薄膜生成溫度 (400 C到500 C )，所以殘餘的氧化鉀熱性質 因此輕易地從薄膜生成表面離開。 賀不穩疋亚且 因此可以說本發明實施例的表面清洗方法對於防止 金屬鹽類對高臭氧/TEOS-CVD二氧化矽薄膜生成的妨 極為有效的。 & 如上所述，本發明已依照實施例做詳細的說明， 發明的範圍並不限於上述被特別討論的實施例。 例的變化是包括在本發明範圍而不偏離本發明的f貫施 例如，雖然離子照射加工與臭氧加工兩者皆: 述實施例之對基板表面的預先加工，至少有臭氧加工表示 氧氣以及氮氣所組成的混 。但含有臭氧之氣體15不 還有，由含有臭氧於其中的 合氣體被用作含有臭氧的氣體15
第16頁 ^lOSQrzf —_ 五、發明說明（14) ^ 限於像這樣的氣體，其他含有臭氧的氣體也可 不然，對此情形不含臭氧但含有氧的氣體 預先加工的氣體。在此情形中，氧化反靡的活 板加熱或對預先加工氣體做電漿放電而增強。 雖然在預先加工中基板加熱溫度最好高於 並不限於此溫度’並且在預先加工中基板力〇熱 微粒之物質而任意選擇。換言之，只要超過氧 的分解溫度，任何基板加熱溫度皆可選擇。 還有’雖然本發明被用於由砂表面所構成 面1 2，但本發明並不限於這樣的情形。本發明 1 2之絕緣層薄膜，諸如氧化薄膜、氮化物薄膜 形；導電層，諸如導線等等；或是兩種薄膜皆 形。 還有’雖然含有臭氧於其中之氧氣與含有 所組成的混合氣體被用作薄膜生成氣體，像這 成氣體不僅限於此。含有臭氧於其中之氧氣與 基矽甲烷（TMS: (CH30)3SiH)、六甲基二矽’甲 或其他類似之氣體所組成的混合氣體可用作薄 再來’雖然本發明被用在微粒丨3是由鹼 成的情形中，但本發明不僅限於此情形。本 預先加工前之微粒13是由驗土金屬鹽類所構成 驗土金屬氣化物（MgC 12、CaC 1薄等）。例如 高的分解溫度（在此情形中大約等於1 9 3 5°C的 使用。 也可被用作 性可藉由基 4 0 0。。，但 溫度可根據 化微粒1 3 a 的基板11表 可用在表面 等等的情 存在的情 TEOS之氣體 樣的薄膜生 含有三曱氧 烷（HMDS) 膜生成氣 屬鹽類所構 明可用於在 的情形，即 ，氯化鈣有 沸點溫度） ____^10894____ 五、發明說明（15) ϋ且穩定’但是當由預先加工氧化後其會產生不穩定的氯 酸釣（Ca (C1 〇3 Χ ^如此，氣酸鈣的分解溫度就降低到大 約等於融點的340。(：。 再來’在預先加工的氣體中臭氧濃度在上述實施例是 訂為1 0 0 g/Nm3，但本發明並不限於此值。如果可能，為 了有充足的氧化能力，臭氧濃度最好是設定在丨〇 g/Nm3以 上。 再者’本發明被用在絕緣薄膜生成前之基板表面的預 先加工’但本發明並不僅限於此預先加工。本發明可用在 導電薄膜生成前之基板表面的預先加工、離子佈植的預先 加工以及其他步驟執行前之基板表面的預先加工。 如上所述 藉由將表面暴 粒，然後在以 粒能有效地移 再者，薄 似由含有臭氧 ί專膜生成氣體 成薄膜，在生 且使得含有矽 ’如本發 露在含有 超出微粒 除並且基 膜生成極 之氣體與 來做化學 成薄膜中 的絕緣薄 明，當微粒附著在基板表面上時， 臭氧之氣體中而產生氧化過的微 氡化物之分解溫度加熱。因此，微 板表面也能清洗乾淨。 易受到表面依存度影響，若藉由類 ，有梦之氣體所組成之混合氣體的 氣相沈積而在清洗過的基板表面生 像這樣的表面依存度就能被除去並 膜能正常地生成。

Claims (1)

  1. 410394 六'申請專利範圍 1* —種基板表面之清洗方法’在該基板表面存在有微 粒’該方法包括下列步驟： 藉由使該基板表面接觸含有臭氧之預先加工氣體來氧 化該等微粒；以及 藉由加熱該基板到達超出該等微粒之氧化物的分解溫 度以移除該等微粒。 2. 如申凊專利範圍第1項所述之基板表面之清洗方 f，其中在該基板表面接觸到該含有臭氧的預先加工氣體 前，藉由使正負離子與該基板表面接觸而使得該基板表面 與5亥專微粒上的電荷被移除β 3. 如申請專利範圍第丨項所述之基板表面之清洗方 法，其中該等微粒由鹼金屬鹽類所構成。 m ‘ 申請專利 該鹼金屬 申請專利 §亥等微粒 申請專利 該驗土金 申請專利 該基板的 申請專利 該含有臭 4 ·如 其中 5.如 其中 6 ·如 其中 法 成 法 法， 構成。 7. 如 法，其中 8. 如 法，其中 範圍第3項所述之基板表面之清洗方 鹽類是由鈉的氣酸鹽與鉀的氣酸鹽所構 範圍第1項所述之基柘矣品以± 资士认L人® s •板表面的清洗方 疋由驗土金屬鹽_所構成。 範圍第5項所述之基刼主z 屬豳魅《 士忽从板表面的清洗方 屬鹽類疋由鎂的氣龄 &鹽與鈣的氯酸鹽所 範圍第1項所述之基板表面 加熱溫度設定高於4〇〇它。清洗方 範圍第1項所述之基缸I二 氧夕箱止板表面之清洗方 氧之預先加工氣體I 士结 <由乳氣、臭氧與氮
    第19頁 410SM 六、申請專利範圍 氣所組成的混合氣體所構成。 9 .如申請專利範圍第1項所述之基板表面之清洗方 法，其中在該含有臭氧之預先加工氣體中的臭氧濃度是設 定為10g/Nm3( 0°C，1大氣壓）。 1 0.如申請專利範圍第1項所述之基板表面之清洗方 法，其中矽露出該基板表面。 11. 一種半導體裝置之製造方法，包括下列步驟： 使其上有微粒的基板表面與含有臭氧的預先加工氣體 接觸，藉此氧化該等微粒； 藉由加熱該基板到達超出該等微粒之氧化物的分解溫 度以移除該等微粒；以及 藉由含有臭氧之氣體與含有矽之氣體的薄膜生成氣體 來做化學氣相沈積而在該基板表面生成含矽的絕緣薄膜。 12. 如申請專利範圍第11項所述之半導體裝置之製造 方法，其中該含有臭氧之氣體是由含有臭氧於其中的氧氣 所組成，並且該含矽之氣體是由至少含有四乙基正矽酸鹽 (TEOS)、三甲氧基矽曱烷（TMS)、六甲基二矽曱烷 (HMDS)和六曱基二矽氧烷（HMDSO)其中之一的氣體所 組成。
    第20頁
TW088108627A 1999-03-05 1999-05-26 Method of cleaning surface of substrate and method of manufacturing semiconductor device TW410394B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11058547A JP3088714B1 (ja) 1999-03-05 1999-03-05 基板表面の清浄化方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW410394B true TW410394B (en) 2000-11-01

Family

ID=13087492

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088108627A TW410394B (en) 1999-03-05 1999-05-26 Method of cleaning surface of substrate and method of manufacturing semiconductor device

Country Status (4)

Country Link
US (1) US6124210A (zh)
JP (1) JP3088714B1 (zh)
KR (1) KR100328396B1 (zh)
TW (1) TW410394B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101815586B (zh) * 2007-08-01 2012-09-26 应用材料公司 从电子器件衬底表面剥离并移除有机涂层材料的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413583B1 (en) * 1998-02-11 2002-07-02 Applied Materials, Inc. Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound
US6800571B2 (en) * 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
US6223165B1 (en) * 1999-03-22 2001-04-24 Keen.Com, Incorporated Method and apparatus to connect consumer to expert
JP3955724B2 (ja) * 2000-10-12 2007-08-08 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6756308B2 (en) * 2001-02-13 2004-06-29 Ekc Technology, Inc. Chemical-mechanical planarization using ozone
US6908865B2 (en) * 2001-09-28 2005-06-21 Applied Materials, Inc. Method and apparatus for cleaning substrates
US7071077B2 (en) * 2003-03-26 2006-07-04 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for preparing a bonding surface of a semiconductor layer of a wafer
KR100763532B1 (ko) * 2006-08-17 2007-10-05 삼성전자주식회사 웨이퍼 지지장치, 웨이퍼 노광 장치 및 웨이퍼 지지방법
KR101377240B1 (ko) * 2009-06-26 2014-03-20 가부시키가이샤 사무코 실리콘 웨이퍼의 세정 방법 및, 그 세정 방법을 이용한 에피택셜 웨이퍼의 제조 방법
CN104916522B (zh) * 2014-03-10 2017-12-22 中芯国际集成电路制造(上海)有限公司 去除hasti制备过程中形成的残留颗粒的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2558273B2 (ja) * 1987-03-18 1996-11-27 株式会社日立製作所 表面クリ−ニング方法
JPH02105416A (ja) * 1988-10-14 1990-04-18 Nec Corp 固体表面清浄化・酸化方法およびその装置
JPH04151831A (ja) * 1990-10-16 1992-05-25 Nippon Steel Corp シリコンウエハ洗浄方法および装置
JPH04167431A (ja) * 1990-10-31 1992-06-15 Handotai Process Kenkyusho:Kk 半導体装置の製造方法
US5674357A (en) * 1995-08-30 1997-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor substrate cleaning process
US5749975A (en) * 1995-12-28 1998-05-12 Micron Technology, Inc. Process for dry cleaning wafer surfaces using a surface diffusion layer
US5782986A (en) * 1996-01-11 1998-07-21 Fsi International Process for metals removal using beta-diketone or beta-ketoimine ligand forming compounds
US5963833A (en) * 1996-07-03 1999-10-05 Micron Technology, Inc. Method for cleaning semiconductor wafers and

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101815586B (zh) * 2007-08-01 2012-09-26 应用材料公司 从电子器件衬底表面剥离并移除有机涂层材料的方法

Also Published As

Publication number Publication date
KR100328396B1 (ko) 2002-03-13
US6124210A (en) 2000-09-26
KR20000062101A (ko) 2000-10-25
JP2000254608A (ja) 2000-09-19
JP3088714B1 (ja) 2000-09-18

Similar Documents

Publication Publication Date Title
TW410394B (en) Method of cleaning surface of substrate and method of manufacturing semiconductor device
TW201804508A (zh) 用於在電漿處理腔室中之原位腔室清潔效率強化的電漿處理製程
JP5021907B2 (ja) 窒化物半導体製造装置の洗浄方法と洗浄装置
WO2012066894A1 (ja) 半導体基板の洗浄用液体組成物およびそれを用いた半導体基板の洗浄方法
JPH10199831A (ja) 障壁層を形成する方法
KR20060041763A (ko) 불화 산화물 침착 공정에서 반도체 소자의 오염 감소방법
JP2004146516A (ja) 成膜方法
TWI236710B (en) Plasma processing device, plasma processing method and semiconductor manufacturing device
JP4817887B2 (ja) 半導体基板の洗浄方法
JP2003023072A (ja) 半導体装置の製造方法および半導体装置の製造装置
JPH05129263A (ja) 半導体基板の処理方法
JP5443819B2 (ja) 粗面化された基板の製造方法
JP5433927B2 (ja) 貼り合わせウェーハの製造方法
JP4753656B2 (ja) シリコンウエーハ表面へのボロン汚染抑制方法
JP6520777B2 (ja) シリコン単結晶ウエハの評価方法
KR100211648B1 (ko) 반도체 웨이퍼 재생방법
JP4156792B2 (ja) 半導体製造プロセス装置用シリコン部材の製造方法
JP2003318155A (ja) ガス導入装置及びその生産方法、並びに、アッシング装置及びその運転方法
JPH0786170A (ja) 枚葉式ホットウォール処理装置及びそのクリーニング方法
TW502313B (en) Reusable monitor wafer
WO1999022403A1 (en) Process and apparatus for preparation of epitaxial silicon layers free of grown-in defects
JPH05226315A (ja) 半導体装置の製造方法
JPH0484431A (ja) ウェーハの保管方法
JPS594117A (ja) 半導体装置の製造方法
JPS62200361A (ja) 電子写真感光体の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees