JPH04167431A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04167431A
JPH04167431A JP29398190A JP29398190A JPH04167431A JP H04167431 A JPH04167431 A JP H04167431A JP 29398190 A JP29398190 A JP 29398190A JP 29398190 A JP29398190 A JP 29398190A JP H04167431 A JPH04167431 A JP H04167431A
Authority
JP
Japan
Prior art keywords
film
gas
manufacturing
plasma
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29398190A
Other languages
English (en)
Inventor
Kazuo Maeda
和夫 前田
Toku Tokumasu
徳 徳増
Hiroko Nishimoto
西本 裕子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Process Laboratory Co Ltd
Original Assignee
Semiconductor Process Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Process Laboratory Co Ltd filed Critical Semiconductor Process Laboratory Co Ltd
Priority to JP29398190A priority Critical patent/JPH04167431A/ja
Publication of JPH04167431A publication Critical patent/JPH04167431A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 ・産業上の利用分野 ・従来の技術 ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用 ・実施例(第1図〜第7図) ■本発明の第1の実施例 (イ)本発明の実施例に用いられるCVD装置(ロ)本
発明の実施例に用いられるプラズマ処理装置 (ハ)本発明の第1の実施例の層間絶縁膜の形成方法 ■本発明の第2の実施例 ・発明の効果 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、更に詳しく言
えば、低温CVD法により形成された絶縁膜の改質方法
を含む半導体装置の製造方法に関する。
〔従来の技術〕
近年、CV D (Chemical Vapor D
eposition )法による絶縁膜の形成方法には
多くの方式があるが、主として熱的CVD法5プラズマ
CVD法が用いられている。ところで、V L S I
  (Very Large 5cale Integ
rated C1rcuit ) 、特にDRAMにお
いては一層の微細化及び高密度化が要望されている。従
って、絶縁膜をプラズマCVD法により形成するのは、
ステップカバレージが劣り、また形成された絶縁膜中に
カーボン(C)等不純物を含むため好ましくない、この
ため、微細化及び高密度化されるDRAMの作成にはス
テップカバレージの優れた熱的CVD法、特に熱的に他
に影響を及ぼさないように低温で膜形成の可能な熱的C
VD法の適用が注目されているが、更に膜質の改良が望
まれている。
従来、低温で膜形成の可能な熱的CVD法として次のよ
うな条件、 ■反応ガス:モノシラン(SIH4)/酸素(O□)混
合ガス、温度:350〜450”C■反応ガス:有機シ
ラン(TEOS)/オゾン(O,)混合ガス、温度:3
50〜450℃で行う方法がある。これらはいずれも形
成温度が低温であるため、熱歪みを抑制でき、周辺へ及
ぼす影響が小さいので、A!配線層上のパシベーション
膜の形成等に用いられることが多い。
〔発明が解決しようとする諜[3 しかし、デバイスのデザインルールが1μm以下の場合
、層間絶縁膜などのM賞の善し悪しがデバイス特性に大
きな影響を及ぼし、□熱的CVD法により作成された層
間絶縁膜にも新たに次のような問題が生じてきている。
即ち、 ■形成された絶縁膜の密度が小さい ■形成された絶縁膜中に水分(Lo)や5i−ONのよ
うな結合゛を含んでいる ■5t−H等のような結合を含んでいる場合があるため
に、 ■絶縁耐圧の低下    “ ■リーク電流の増大 ■A1.M等のコロ−ジョン 等ζこよる信転性にかかわる問題を引き起こすことがあ
る。
この問題を解決するためには、 ■できるだけ高温下で膜形成を行う ■できるだけ成長速度を小さくして膜形成を行う ■TEO3を用いた方法ではOs’ft度をできるたけ
高める ■成膜後、できるかぎり高温で膜をアニールする 等が行われる必要があるが、それぞれ限界がある。
例えば、下部AI!配線層を被覆する眉間絶縁膜を形成
する場合には54基板へのApの拡散やヒロックの発注
などの観点から温度を450℃以上にすることは望まし
くない。また、量産性を確保するため成長速度を余り小
さくできな0゜ 本発明はJかかる従来の問題点に鑑みてなされたもので
、低温の熱的CVD法により形成された絶縁膜の膜質の
改良を行うことができる半導体装夏の製造方法を提供す
ることを目的とするものである。
[課題を解決するための手段] 上記課題は、第1に、化学気相成長法により被形成体上
に絶縁膜を形成した後、該被形成体の温度を上げてプラ
ズマガスに曝し、該絶縁膜の膜質を改善することを特徴
とする半導体装置の製造方法によって達成され、 第2に、前記プラズマガスに曝している間、前記被形成
体の温度が350〜450℃の範囲にあることを特徴と
する請求項1記載の半導体装置の製造方法によって達成
され、 第3に、前記絶縁膜が形成される化学気相成長法は、次
のような2つの条件、即ち、 ■反応ガス:シラン(S i Ha ) /#I素(O
□)混合ガス、温度:350〜450°C ■反応ガス:有機シラン(TEOS)/オゾン(O,)
混合ガス、温度=350〜450°Cのうちいずれか一
方の条件により行われるものであることを特徴とする第
1の発明に記載の半導体装置の製造方法によって達成さ
れ、 第4に、前記化学気相成長法により形成された絶縁膜が
PSG膜、B5G11II或いはBPSG膜のいずれか
であることを特徴とする第1の発明に記載の半導体装置
の製造方法によって達成され、第5に、前記化学気相成
長法は常圧下、或いは減圧下で行われるものことを特徴
とする第1.第2或いは第3の発明のいずれかに記載の
半導体装置の製造方法によって達成され、  −第6に
、前記プラズマガスが窒素その他の不活性ガス、酸素ガ
スをプラズマ化したものであることを特徴とする第1.
第2或いは第3の発明のいずれかに記載の半導体装置の
製造方法によって達成され、 第7に、第1の発明に記載の製造方法を2回以上繰り返
し行うことにより被形成体上に絶縁膜を形成することを
特徴とする半導体装置の製造方法によって達成される。
〔作用〕
本発明の作用について本願発明者の行った実験に基づい
て説明する。
第4図(a)、  (b)、第5図(a)、  (b)
及び第6図(a)は、本願発明者の行った実験結果及び
プラズマ処理装置の構成等を示す図である。
また、この実験に用いた試料は、第3図(a)。
(b)に示すようにして作成した。即ち、第7図に示す
ようなCV D!IFにより、 ■反応ガス:有機シラン(TEOS)/オゾン(O,)
混合ガス(○、濃度:1% 1noz)■ウェハ温度:
400℃ ■形成速度71000人/分 のような条件で、膜厚8000人<7) CV DSi
Oz膜11を、Si基板(ウェハ)9上の、熱酸化によ
り形成された5102M10の上に形成する(第3図(
a))。
次いで、このウェハ9を、例えば第6図(a)に示すよ
うな平行平板型のプラズマ処理装置のチャンバ12内の
ウェハ載置台16に載置した後、ヒータで加熱し、ウェ
ハ温度を一定温度に保持し、続いて、酸素ガスをガス導
入口13からチャンバ12内に導入した後、RFt源1
8により周波数13.56 M Hzの電圧を印加して
酸素粒子を活性化・プラズマ化し、所定の時間保持する
。ここで、ウェハ温度及びプラズマ処理時間については
以下に示すように種々の条件で行った。
■ウェハ温度: 350 、375 、400 、45
0℃■プラズマ処理時間:5,30.60分なお、この
ようなプラズマ処理によりCVD5iO□膜11aはエ
ツチングされないことも判明した。
次に、このようにして処理されたCVD5iO□膜11
aについて、 ■HF水溶液を用いたエツチングレートによる膜の緻密
性の調査 ■赤外吸収スペクトルによる膜の組成の調査を行った。
なお、比較のため、プラズマ処理を行わないCVD5i
O□膜や熱酸化により形成された熱酸化膜についても同
様に調査を行った。
調査結果を第4図(a)、(b)及び第5図(a)、 
 (b)に示す。
第4図(a)、  (b)はエツチングレートによる膜
の緻密性の調査結果で、同図(a)はウェハ温度350
℃一定の条件で、プラズマ処理時間をパラメータとして
エツチング膜厚に対するエツチングレートの変化を調査
したものであり、同図(b)はプラズマ処理時間5分一
定の条件で、ウェハ温度をパラメータとしてエツチング
膜厚に対するエツチングレートの変化を調査したもので
ある。その結果、プラズマ処理時間が長くなるに従い、
又はウェハ温度が高くなるに従い、エツチングレートが
小さくなり、かつ表面から深いところまでその影響が及
び、次第に熱酸化膜のエツチングレートに近づき、CV
 DSiO,膜11aがより緻密になってきていること
を示している。
また、第5図(a)、(b)は赤外吸収スペクトルによ
る膜の組成の調査結果で、同図(a)は5i−ORのよ
うな結合の存在を、ウェハ温度350℃一定の条件で、
プラズマ処理時間をパラメータとして処理した試料につ
いて調査したものであり、同図(b)はH2Oの存在を
同し試料について調査したものである。その結果、プラ
ズマ処理時間が長くなるに従い、H2Oや5i−OHの
ような結合を示すピークが次第に小さくなって消失して
いる。
以上の2#1の異なる調査結果によれば、プラズマ処理
時間が長くなるに従い、又はウェハ温度が高くなるに従
い、H2Oや5i−ORのような結合が消失してきて、
CVD5iO□膜11aがより緻密になってくるヵこれ
は、プラズマ中の活性ラジカル粒子がCV DSiO□
膜11の膜面1衝突することにより:また放電によって
発生する紫外光によりCV DSiOzM11表面及び
内部が照射を受けることにより:820や5i−OH等
がCV D Sing膜11の外に排出されるためと考
えられる。
以上のように、本発明のプラズマ処理によれば、水分(
H,0)や5i−OR等のような結合を消失させて低温
で形成されたCVD5iO□膜11aの緻密性を増して
いるので、CV Ds;oz[tt aの内部から水分
の生成の原因になる要因を取り除くとともに、CVD5
iO□l1llaの外部からの水分等の浸入を防止する
ことができる。
〔実施例〕
以下、図面を参照しながら本発明の実施例について説明
する。
■本発明の製造方法の第1の実施例 第1図(a)〜(d)は本発明の第1の実施例の眉間絶
縁膜の形成方法を説明する断面図である。
また、第7図及び第6図(a)又は(b)は、本発明の
第1の実施例の層間絶縁膜の形成方法に用いられるCV
D装置及びプラズマ処理装置の構成図である。
まず、このようなCVD装置及びプラズマ処理装置につ
いて説明する。
(イン実施例に用いられるCVD装置 第7図はTEO310j混合ガスを用いた熱的CVD法
によりSiO□膜を形成するCVD装置である。
同図において、26はチャンバ、27は反応ガス導入口
、28はガス排出口、3oは被形成体としてのウェハ1
が載置され、ウェハ1を加熱するヒータとなっているウ
ェハ載置台、3]は反応ガスをウェハ1上に降り注せる
ガスシャワーである。
また、32aは反応ガスをチャンバ26に送るガス配管
で、オゾンガスやTEO3i液を含む窒素ガスその他を
流すガス配管32b、32c、32e、32gが接続さ
れている。32bは酸素ガス、又はオゾン発生装置33
により形成されたオゾンガスを流すガス配管、32cは
TEO3f4液を含む窒素ガスを流すガス配管、32e
はTM P O(Tri Metyl Phospha
te )溶液を含む窒素ガスを流すガス配管、32gは
TEB (Tri Etyl Borate )溶液を
含む窒素ガスを流すガス配管で、それぞれのガス配管3
2b、32c、32e、32gに、通流/停止を調整す
るパルプ35a〜35c、35e、35gが設けられて
いる。
また、32d、32f及び32hはそれぞれ窒素ガスを
TEO5溶液、TMPO溶液及びTEB溶液に送るガス
配管で、それぞれのガス配管32d、32f。
32hに、通流/停止を調整するパルプ35d、35f
35hが設けられている。
更に、33はガス配管32bと接続されているオゾン発
生装置、34a〜34cはそれぞれTEO3溶液、TM
PO溶液及びTEB溶液を加熱・保温するヒータ、36
a〜36dは酸素(O□)ガスやキャリアガスとしての
窒素(N2)ガスの流量を調整するマスフローコントロ
ーラである。
なお、TMPO溶液はPSG (リンガラス)膜を形成
する際に用いられ、TEB溶液はBS、G(ボロンガラ
ス)Mを形成する際に用いられ、更にBPSG (ボロ
ン−リンガラス)Mを形成する際にはこれらの溶液が両
方用いられる。
(ロ)実施例に用いられるプラズマ処理装置また、第6
図(a)は平行平板型のプラズマ処理装置で、図中符号
12はチャンバ、13はガス導入口、14はガスを排出
するガス排出口、16はウェハ1を加熱するヒータの設
けられたウェハ載置台、17はガスをプラズマ化するた
めの一方の電極で、この電極17に接続されているRF
電源18により、この電極17と、アースされているウ
ェハ!11台16との間に交流の電圧を印加し、チャン
バ19内に導入された不活性ガスなどをプラズマ化する
更に、第6図(b)はバッチ処理が可能なホットウォー
ル型の他のプラズマ処理装置で、図中符号19は石英管
からなるチャンバ、20はガス導入口、21はガスを排
出するガス排出口、23はガスをプラズマ化するための
一対の放電用電極で、一方の電極に接続されているRF
電源24により、一方の電極と、アースされている他方
の電極との間に交流の電圧を印加し、チャンバ19内に
導入された不活性ガスなどをプラズマ化する。
(ハ)本発明の第1の実施例の眉間絶縁膜の形成方法 次に、第7図のCVD装置と第6図(a)のプラズマ処
理装置とを用いて、半導体基板上に層間絶縁膜を形成す
る本発明の実施例について第1図(a)〜(d)を参照
しながら説明する。
まず、第1図(a)に示すように、Si基板(ウエハ二
半導体基板)1上に熱酸化により5iOz膜2を形成し
た後、5iOz膜2上にA1.配線3a〜3cを形成す
る。
次いで、第7図のCVD装置のチャンバ26内のウェハ
載置台30にウェハ1を載置した後、ウェハ1をヒータ
により加熱し、温度約400°Cに保持するとともに、
バルブ35a、35bを開放して酸素ガスをオゾン発生
器33に通流させ、マスフローコントローラ36aを調
整しながら、酸素ガス中のオゾンガス濃度が約1%にな
るようにしてガス配管32に導く、また、このとき同時
にバルブ35c、35dを開放し、マスフローコントロ
ーラ36bを調整しながら、TEO3熔液を含む所定の
流量の窒素ガスをガス配管32に導く、更に、このよう
にしてガス配管32に導かれたT E OS / 02
の混合ガスはチャンバ26のガス導入口27を通過して
チャンバ26内に導入される。その結果、ウェハ1上で
反応が起こり、CV DSiO□膜4が形成され始める
。この状態を所定時間保持し、ウェハ1上のAffi配
[3a〜3Cを被覆して膜厚約8000人のCV DS
iOz膜4を形成する(第1図(b))。
次に、ウェハ1をCVD装置のチャンバ26内から取出
し、CV DSiO,膜4を改質するため、第6図(a
)に示す平行平板型のプラズマ処理装置のチャンバ12
内のウェハ載置台16に載置する。
その後、ヒータによりウェハ温度を約350°Cに保持
するとともに、ガス排出口14からチャンバ12内を排
気しながら、ガス導入口13から酸素ガスを導入し、チ
ャンバ12内を所定の圧力に保持する。次いで、RF電
源18により、電極17とウェハ載置台16間に周波数
13.56 M Hzの高周波電圧を印加し、酸素ガス
をプラズマ化する。そして、この状態で60分間保持す
ると、CVD5iOz#4の改質が終了する(第1図(
c) 、(d)) 。
以上のような本発明の第1の実施例の眉間絶縁膜の形成
方法によれば、低温でCV DSiOz1! 4の形成
を行っているので、Al配線3a〜3cのヒロック等の
発生を防止することができる。また、プラズマ処理を行
っているので、第4図及び第5図に示すように、低温形
成であるために形成時に多くの水分や5i−OR、5i
−11等のような結合を含んでいるCVD5iOっ膜4
aからこれらが除去され、CV DSiOi膜4af)
<緻密化する。従ッテ、CVDSing膜4aの内部か
ら水分の生成の原因になる要因を取り除くとともに、C
VD5iO□膜4aの外部からの水分等の浸入を防止す
ることができる。
これにより、CV DSiOzl!!4 a自体の絶縁
耐圧の低下、後にCV D 5i(h膜4a上に形成さ
れる上部のAf配線と下部のA1配線3a〜3cとの間
のリーク電流の増大、/l配線3a〜30等のコロ−ジ
ョン等による信頼性の低下を防止することができる。
なお、第1の実施例テハ、CV D 5iOJl! 4
 トシてTE01−Off混合ガス、温度: 400″
Cの条件で形成されたものを用いているが、温度条件と
して350〜450℃の範囲で形成することができる。
また、反応ガスニジラフ (SiHn) /酸素(o2
)混合ガス、温度:350〜450℃の条件で形成され
たものを用いることもできる。
更に、プラズマ化されるガスとして酸素ガスを用いてい
るが、窒素ガス等の不活性ガスを用いてもよい。
■本発明の製造方法の第2の実施例 第2図(a)〜(d)は、本発明の製造方法の第2の実
施例の層間絶縁膜の形成方法を説明する断面図である。
第1の実施例と異なるところは、−度に所定の膜厚80
00人を形成するのではなくて、膜厚2000人毎に本
発明の製造方法を適用して最終的に所定の膜厚8000
人を形成するようにしたものである。
まず、第2図(a)に示すように、54基板(ウェハ:
半導体基板)1上に熱酸化によりSiO□膜2を形成し
た後、A!配m3a〜3cを形成する。
次いで、第7図のCVD装置を用い、TEO310、の
混合ガスにより、第1の実施例と同様にして膜厚約20
00人の第1 ノCV DIIISiOJ 5を形成す
る。次いで、第6図(a)のプラズマ処理装置を用いて
第1のCVDWiSiO□WJ、5をウユハ温度約40
0℃の条件で、約30分間プラズマ化された酸素ガスに
曝す、このとき、第4図(a)に示すように、第1のC
VD1llSiO□膜5は膜厚が充分に薄いので、全層
厚にわたり膜質が改良される。
次に、第2図(a)に示す工程と同様にして膜厚約20
00人の第2のCV DSiO□膜6を形成し、プラズ
マ化された酸素ガスによりプラズマ処理する(第2図(
b))、このとき、第4図(a)に示すように、第2の
CVD1lSiO□膜6も膜厚が充分に薄いので、全層
厚にわたり膜質が改良される。
次いで、上記と同様にして膜厚約2000人の第3のC
V DSrOtWl 7を形成し、プラズマ処理する〔
第2図(c))、次いで、第4のCV DSiO,膜8
を形成し、プラズマ処理する(第2図(d))。
このとき、第4図(a)に示すように、第3及び第4の
CVD1lSiO□膜7,8もそれぞれ膜厚が充分に薄
いので、それぞれの全層厚にわたり膜質が改良される。
以上のように、第2の実施例によれば、充分に薄い膜厚
2000人毎に本発明の製造方法を適用して最終的に所
定の膜厚8000人を形成しているので、第1の実施例
に比較して、全体としてのCVD5iO□111!5〜
8の膜質を一層改良することができる。
〔発明の効果〕
以上のように、本発明の半導体装!の製造方法によれば
、低温で形成されたC V DSiO□膜をプラズマ処
理することにより、CV DSiO□膜の形成後に膜中
に含まれていたH、Oや5i−OH,5i4)1等のよ
うな結合を消失させ、CV DSiO□膜をより緻密に
することができる。
これにより、CVD5iO□膜4自体の絶縁耐圧の低下
、後にCV DSiO□膜4上に形成される上部の/l
配線と下部のAn配線との間のリークを流の増大、Af
fi配線のコロ−ジョン等による信頼性の低下を防止す
ることができる。
【図面の簡単な説明】
第1図は、本発明の第1の実施例の製造方法について説
明する断面図、 第2図は、本発明の第2の実施例の製造方法について説
明する断面図、 第3図は、本発明の製造方法の実験用試料断面図、 第4図は、本発明の製造方法によるC V DSi02
膜のエツチングレート調査説明図、 第5図は、本発明の製造方法によるC V DSiO□
膜の赤外吸収スペクトル調査説明図、 第6図は、本発明の実施例に係るプラズマ処理装置の概
略説明図、 第7図は、本発明の実施例に係るCVD膜形成装置の概
略説明図である。 〔符号の説明〕 1.9・・・Si基板(ウェハ:半導体基板)2.10
・・・Si0g膜、 3a〜3cmAl!配線、 4、 4 a、  1 ]、 lla・CVD5iOz
Ill、5・・・第1のCV D 5t(h膜、6・・
・第2のCV DSiO□膜、 7・・・第3のCVD5iO□膜、 8・・・第4のCVD5iO□膜、 12.19.26・・・チャンバ、 13.20.27・・・ガス導入口、 14.21.28・・・ガス排出口、 16.30・・・ウェハ載置台(ヒータ)、17.23
・・・電極、 18.24・・・RFt源、 25.34a〜34c・・・ヒータ、 31・・・ガスシャワー、 32a〜32h・・・ガス配管、 33・・・オゾン発生器、 35a〜35h・・・バルブ、 36a〜36d・・・マスフローコントローラ。 (表面)        エツチング層厚(人)本発明
の製造方法によるC VD S Io 2膜のエツチン
グレート調査説明図第4図 4■0    3600    3200     2
800(nm″) 本発明の製造方法によるCVD SiO□膜の赤外吸収
ス4クトル調査説明図本発明の実施例に係るノラズマ処
理装置の概略構成図第6図

Claims (1)

  1. 【特許請求の範囲】 (1)化学気相成長法により被形成体上に絶縁膜を形成
    した後、該被形成体の温度を上げてプラズマガスに曝し
    、該絶縁膜の膜質を改善することを特徴とする半導体装
    置の製造方法。 (2)前記プラズマガスに曝している間、前記被形成体
    の温度が350〜450℃の範囲にあることを特徴とす
    る請求項1記載の半導体装置の製造方法。 (3)前記絶縁膜が形成される化学気相成長法は次のよ
    うな2つの条件、即ち、 (1)反応ガス:モノシラン(SiH_4)/酸素(O
    _2)混合ガス、温度:350〜450℃(2)反応ガ
    ス:有機シラン(TEOS)/オゾン(O_3)混合ガ
    ス、温度:350〜450℃のうちいずれか一方の条件
    により行われるものであることを特徴とする請求項1記
    載の半導体装置の製造方法。 (4)前記化学気相成長法により形成された絶縁膜がP
    SG膜、BSG膜或いはBPSG膜のいずれかであるこ
    とを特徴とする請求項1記載の半導体装置の製造方法。 (5)前記化学気相成長法は常圧下、或いは減圧下で行
    われるものであることを特徴とする請求項1、請求項2
    或いは請求項3のいずれかに記載の半導体装置の製造方
    法。 (6)前記プラズマガスが窒素その他の不活性ガス、又
    は酸素ガスをプラズマ化したものであることを特徴とす
    る請求項1、請求項2、請求項3或いは請求項4のいず
    れかに記載の半導体装置の製造方法。 (7)請求項1記載の製造方法を2回以上繰り返し行う
    ことにより被形成体上に絶縁膜を形成することを特徴と
    する半導体装置の製造方法。
JP29398190A 1990-10-31 1990-10-31 半導体装置の製造方法 Pending JPH04167431A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29398190A JPH04167431A (ja) 1990-10-31 1990-10-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29398190A JPH04167431A (ja) 1990-10-31 1990-10-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04167431A true JPH04167431A (ja) 1992-06-15

Family

ID=17801701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29398190A Pending JPH04167431A (ja) 1990-10-31 1990-10-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04167431A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195635A (ja) * 1995-01-18 1996-07-30 Nec Corp 弾性表面波装置の製造方法
JPH0964029A (ja) * 1995-08-18 1997-03-07 Canon Sales Co Inc 成膜方法
US6124210A (en) * 1999-03-05 2000-09-26 Canon Sales Co., Inc. Method of cleaning surface of substrate and method of manufacturing semiconductor device
WO2023171416A1 (ja) * 2022-03-10 2023-09-14 東京エレクトロン株式会社 埋込方法及び基板処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4825480A (ja) * 1971-08-04 1973-04-03

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4825480A (ja) * 1971-08-04 1973-04-03

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195635A (ja) * 1995-01-18 1996-07-30 Nec Corp 弾性表面波装置の製造方法
JPH0964029A (ja) * 1995-08-18 1997-03-07 Canon Sales Co Inc 成膜方法
US5800877A (en) * 1995-08-18 1998-09-01 Canon Sales Co., Inc. Method for forming a fluorine containing silicon oxide film
US6124210A (en) * 1999-03-05 2000-09-26 Canon Sales Co., Inc. Method of cleaning surface of substrate and method of manufacturing semiconductor device
WO2023171416A1 (ja) * 2022-03-10 2023-09-14 東京エレクトロン株式会社 埋込方法及び基板処理装置

Similar Documents

Publication Publication Date Title
EP0761841B1 (en) Method for forming film
JP2989063B2 (ja) 薄膜形成装置および薄膜形成方法
US7919416B2 (en) Method of forming conformal dielectric film having Si-N bonds by PECVD
US5215787A (en) Method of forming silicon oxide film containing fluorine
US5643838A (en) Low temperature deposition of silicon oxides for device fabrication
US5525550A (en) Process for forming thin films by plasma CVD for use in the production of semiconductor devices
US9023737B2 (en) Method for forming conformal, homogeneous dielectric film by cyclic deposition and heat treatment
US7488693B2 (en) Method for producing silicon oxide film
US7094708B2 (en) Method of CVD for forming silicon nitride film on substrate
JPH04360533A (ja) 化学気相成長法
JPH11251308A (ja) 低誘電率フッ素化アモルファス炭素誘電体およびその形成方法
JPH0494539A (ja) 半導体装置の製造方法
KR20110074478A (ko) 이산화규소 막의 증착 방법
JPH06132276A (ja) 半導体膜形成方法
JPH0766186A (ja) 誘電体の異方性堆積法
JPH05343336A (ja) 半導体製造装置及び半導体装置の製造方法
JPH10163195A (ja) 成膜前処理方法及び半導体装置の製造方法
JP6236709B2 (ja) シリコン窒化膜の製造方法及びシリコン窒化膜
JPH04233734A (ja) 弗素化窒化珪素を付着する方法
JPH04167431A (ja) 半導体装置の製造方法
JPH04180226A (ja) 半導体製造装置及び半導体装置の製造方法
JPH09167766A (ja) プラズマ化学気相成長装置及び半導体装置の製造方法
JPH07161705A (ja) 半導体装置の多層配線層間絶縁膜の形成方法
JPH08203894A (ja) 半導体装置の製造方法
JPH05121568A (ja) 半導体装置の製造方法