KR20060041763A - 불화 산화물 침착 공정에서 반도체 소자의 오염 감소방법 - Google Patents

불화 산화물 침착 공정에서 반도체 소자의 오염 감소방법 Download PDF

Info

Publication number
KR20060041763A
KR20060041763A KR1020050010766A KR20050010766A KR20060041763A KR 20060041763 A KR20060041763 A KR 20060041763A KR 1020050010766 A KR1020050010766 A KR 1020050010766A KR 20050010766 A KR20050010766 A KR 20050010766A KR 20060041763 A KR20060041763 A KR 20060041763A
Authority
KR
South Korea
Prior art keywords
wafer
chamber
high density
density plasma
exposing
Prior art date
Application number
KR1020050010766A
Other languages
English (en)
Inventor
레오나드 제이 올머
토마스 제임스 라헤이
티모씨 스콧 캠벨
로버트 윌리암 샨저
데이비드 마크 셔틀워쓰
Original Assignee
에이저 시스템즈 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이저 시스템즈 인크 filed Critical 에이저 시스템즈 인크
Publication of KR20060041763A publication Critical patent/KR20060041763A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

고밀도 플라즈마 챔버 속에서의 반도체 웨이퍼 침착 공정에서 처리량의 개선방법은, 챔버에서 플루오로실리케이트 유리 잔류물을 연소시키기에 충분한 높은 전력을 포함하는 방법을 사용하여, 제1 웨이퍼를 고밀도 플라즈마 챔버에서 처리하는 단계를 포함한다. 본 발명의 방법은 또한 제1 웨이퍼를 분리하는 단계 및, 웨이퍼 사이의 챔버를 세정하지 않고서, 동일한 공정을 사용하여 추가의 웨이퍼를 처리하는 단계를 추가로 포함한다.
고밀도 플라즈마 챔버, 반도체 웨이퍼, 침착 공정, 처리량, 플루오로실리케이트.

Description

불화 산화물 침착 공정에서 반도체 소자의 오염 감소방법{Semiconductor device contamination reduction in a fluorinated oxide deposition}
도 1은 고밀도 플라즈마 작업시에 제2 웨이퍼 위에 발생하는 규소 풍부 층하에 형성되는 불소 풍부 층에 의해 유발된 오염 결과를 나타낸다.
도 2는 규소 풍부 산화물을 에칭함으로써 유발되는 또 다른 형태의 오염을 나타낸다.
도 3 내지 도 6은 웨이퍼 척의 노출 부분의 피복에 사용되는 공정 키트 사진으로서, 불소 오염된 재료의 박리에 의해 유발된 다양한 오염량을 나타낸다.
도 7은 웨이퍼가 처리되는 챔버로서, 오염이 세라믹 공정 키트에 한정됨을 나타낸다.
도 8은 불화 산화물 침착 공정에서 웨이퍼 오염을 감소시키기 위한 공정도를 나타낸다.
도 9는 불화 산화물 침착 공정에서 웨이퍼 오염을 감소시키기 위한 공정도를 나타낸다.
본 발명은 반도체 소자 및, 특히 반도체 소자의 제조 공정에서 발생하는 반도체 소자의 오염 문제를 감소시키는 방법에 관한 것이다.
반도체 소자의 제조 공정에서 직면하는 통상의 문제는 오염이다. 반도체 소자의 한 가지 제조 공정은 웨이퍼를 규소와 불소 함유 전구체로 이루어진 고밀도 플라즈마(HDP)에 노출시킴으로써 플루오로실리케이트 유리(FSG)를 다층 반도체 웨이퍼 위에 침착시켜 웨이퍼 속의 전도체간의 층간 유전체를 형성하는 것이다. HDP 공정은, 반도체 웨이퍼 위에 약 16,000Å 유전 층을 형성하기 위해 통상 사용되는 스퍼터링 침착 성분과 화학적 성분을 포함할 수 있다. FSG의 스퍼터링은 전기 바이어스를 웨이퍼에 적용함으로써 조절할 수 있다. 웨이퍼가 고도로 편향되어 있는 경우, 스퍼터링이 일부 침착을 분리하기 때문에, 침착 속도가 저하된다. 유전체가 웨이퍼의 전도체 라인 사이에 충전되면, 적용된 바이어스는 침착 속도가 증가될 수 있도록 감소되거나 중단될 수 있으며, 이는 보다 낮은 바이어스가 표면 위에서 당해 재료의 고속 이온 충돌을 더이상 유발하지 않고 스퍼터링이 저하되기 때문이다. 바이어스는 전도체 라인 사이의 갭을 충전하기 위해 스퍼터링에서 요구될 수도 있다. 또한, 화학적 에칭은 당해 공정에서 FSG를 사용하여 발생할 수 있다.
침착 공정에 사용되는 통상의 유전체는 SiH4 + O2 및 종종 아르곤이다. 이어서, 실제의 유전체는, SiF4가 가스 혼합물에 첨가되는 경우, SixOxF2 로 된다. FSG 는 유전체의 유전 상수를 저하시키는데, 이는 이러한 반도체의 전기적 특징을 개선시킨다. 예를 들면, FSG의 사용은 유전 상수를 대략 4 내지 약 3.7까지 감소시킬 수 있다. HDP 공정에서는 산소 및/또는 아르곤 플라즈마를 도입하는 것이 통상적이며, 이때 플라즈마는 웨이퍼를 약 400℃까지 가열하도록 지정된다. HDP 공정은 산소 단독, 아르곤 단독 및 이들 둘을 조합하여 실시할 수 있다.
유전체로서 FSG의 사용에 의해 일어나는 한 가지 문제점은 FSG가, 유전체 외부로 확산되어 금속 또는 다른 반도체 층을 공격할 수 있는 불소를 방출한다는 점이다. 이러한 불소는 또한, 챔버에서 후속적인 웨이퍼 처리가 이러한 불소로 오염되도록 침착 챔버에서 침착된 표면 위에 및 부산물 속에 존재할 수 있다. 이러한 문제의 한 가지 해결책은 챔버 속의 웨이퍼 표면을, 불소 확산에 대한 확산 차단막으로서 작용하는 규소 풍부 산화물 층(예: SiO1.9)으로 피복하는 것이다. 또 다른 해결책은 침착된 FSG 층 속의 불소 함량을 저하시키는 것인데, 이러한 해결책은 FSG가 당해 층의 유전 상수를 목적하는 값으로 저하시키는 능력을 제한할 수 있기 때문에 바람직하지 않다.
챔버 속에서 처리되는 웨이퍼에 대한 불소 오염을 방지하는 것으로 밝혀진 또 다른 해결책은 HDP 챔버를 에칭 가스로 세정하여 불소 오염을 분리하는 것이다. 세정에 이어서, 실란 가스를 사용하여 챔버를 일소함으로써 잔류하는 임의의 불소를 분리한 다음, 챔버 벽을 이산화규소로 피복하여 챔버 벽을 보호하고 벽 및 처리 키트 위에 잔류하는 기타 불소 화합물을 덮는 것이다.
위에 기재한 바와 같이 챔버를 세정하는 경우, 웨이퍼는 오염에 노출시키지 않고서 챔버 속에서 처리할 수 있다. 시간을 절약하기 위해, 제1 웨이퍼를 처리한 후에 챔버를 세정하지 않고서 제2 웨이퍼를 처리할 수 있다. 그러나, 챔버를 세정하지 않고서 처리한 제2 웨이퍼는 불소로 오염되어 제2 웨이퍼의 높은 전기적 고장율을 유발할 수 있다. 이러한 문제는 불소 함유 챔버 벽 및 챔버 부품과 반응하는 고밀도 플라즈마로부터 유발될 수 있으며, 이러한 고밀도 플라즈마는 바람직하지 않은 불소 함유 재료를 FSG 침착 전에 웨이퍼 위에 침착시킨다. 예를 들면, 플라즈마를 도입하여 세정하지 않은 챔버 속에서 제2 웨이퍼를 가열한 후, 당해 챔버를 사용하여, FSG에서 활성 불소로부터 금속을 보호하도록 지정할 수 있는 웨이퍼의 금속에 규소 풍부 층을 침착시킬 수 있다. 그러나, 초기의 가열 단계는 챔버 속의 불소를 금속에 침착시킬 수 있기 때문에, 규소 풍부 층은 이미 금속 위에 침착된 불소를 과피복시킬 수 있다.
도 1은 고밀도 플라즈마 작업시에 제2 웨이퍼(10) 위에서 발생하는 규소 풍부 층하에 형성되는 불소 풍부 막에 의해 유발된 오염 결과(12)를 나타낸다. 도 2는 규소 풍부 산화물의 에칭에 의해 유발된 또 다른 형태의 오염(12)을 나타낸다. 세정하지 않은 챔버에서 처리된 제2 웨이퍼의 고장 분석에 따르면, 웨이퍼 고장은 웨이퍼 위에 균일하게 확산된 패턴보다는 웨이퍼 모서리 주변의 주로 원형 패턴에서 발생한 것으로 밝혀졌다. 이러한 패턴은 오염이 챔버 벽 보다는 공급원으로부터 유도될 수 있음을 암시한다.
이러한 문제의 또 다른 분석에 있어서, 챔버 벽은 알루미늄 및 산화알루미늄 등의 금속 및 세라믹 재료이고, 각각 웨이퍼를 챔버 속에 배치하는 경우, 이것이 웨이퍼를 지지하는 고착물 위에 배치되어 있고 고착물의 이러한 노출된 부분이 산화알루미늄 세라믹 환에 의해 플라즈마로부터 보호됨에 주목하여야 한다. 고착물의 세라믹 피복된 부분은 원형이고 챔버 속에 배치된 웨이퍼의 엣지 이상까지 확장되기 때문에, 본 발명자들은 웨이퍼 표면 위의 결손 패턴은, 오염물이 챔버 벽으로부터 유도되는 불소보다는 세라믹 고착물로부터 유도된 불소라는 것을 암시하는 것으로 가정하였다. 보다 특히, 본 발명자들은 세라믹 보유 고착물 또는 웨이퍼용 처리 키트의 표면적이 조도에 기인하여 증가하고, 당해 키트가 사용됨에 따라, 웨이퍼에 침착될 수 있는 보다 많은 불소를 포획하는 것으로 판단하였다. 도 3 내지 6은 고밀도 플라즈마 챔버에서 웨이퍼를 지지하기 위해 사용된 처리 키트(14)의 사진으로서, 불소 오염된 재료의 박리에 의해 유발된 다양한 오염량(12)을 나타낸다. 도 7은 웨이퍼가 처리되는 챔버(16)를 나타내는 것으로, 당해 오염이 세라믹 처리 키트에 한정되는 것을 나타낸다.
위에서 언급한 바와 같이, 이러한 문제는 제2 또는 다른 웨이퍼를 챔버의 완전한 세정 전에 챔버 속에서 처리하는 경우에 발생한다. 그러나, 이러한 사전 세정 공정은 처리량을 증가시키고 웨이퍼의 제조 비용을 절감하기 위해 요구되고 있다. 본 발명은, 각 웨이퍼 사이의 챔버의 세정 단계를 실시하지 않고서 다수의 웨이퍼를 처리할 수 있는, 당해 문제의 해결책에 관한 것이다.
다음의 상세한 설명은 단지 예시적 및 설명적인 것으로 이해되어야 하며, 청구된 바와 같은 본 발명을 제한하는 것으로 간주되지 않는다. 본 발명의 이러한 양태 및 다른 양태, 특징 및 잇점은 바람직한 양태 및 첨부된 특허청구범위에 대한 다음의 상세한 설명을 검토한 후에 명백해질 것이다.
본 발명자들은, 특히 제1 웨이퍼를 처리한 후에 HDP 챔버에서 처리된 제2 또는 추가의 웨이퍼에 대한 불화 산화물 침착 공정에서 웨이퍼 오염을 감소시킴으로써 고밀도 플라즈마 챔버 속에서의 반도체 웨이퍼 침착 공정에서 처리량을 개선시키는 혁신적인 해결책을 개발하였다. 본 발명의 한 가지 양태에서, 오염을 감소시키는 방법은 제2 웨이퍼를 챔버 속에 배치하기 전에 챔버를 산소 플라즈마에 노출시킴을 포함한다. 이 방법은 임의의 FSG 또는 챔버 속의 당해 재료에 포획된 유리 불소를 분리하거나 이들과 반응시킬 수 있지만, 이러한 방법은, 각 웨이퍼를 처리한 후에 챔버를 세정할 필요가 있기 때문에, 챔버의 제조 공정 처리량에 영향을 미칠 수 있다.
또 다른 양태에서, 오염을 감소시키는 방법은 제2 웨이퍼를 챔버 속에 배치하기 전에 도핑되지 않은 이산화규소 막을 침착시킴을 포함한다. 이러한 방법은, 제1 웨이퍼가 분리되면, 챔버를 밀폐하고 도핑되지 않은 이산화규소를 플라즈마 챔버에 도입하여, 챔버 속의 모든 다른 재료를 침착시키고 "연마"시킴으로써 보호 막을 제공하고 불소 또는 다른 오염물이 FSG 침착 공정 등의 후속적인 고밀도 플라즈 마 작업에서 방출되지 않도록 할 수 있다.
도 8에 도시된 또 다른 양태에 있어서, 오염을 감소시키는 방법은 2단계 FSG 방법을 사용함을 포함한다. 특히, 당해 방법은 HDP를 사용하여 제1 단계에서 FSG를 도입한 다음, 제2 단계에서 웨이퍼에 적용된 전기 바이어스를 저하시키고 도핑되지 않은 규소 유리 또는 FSG를 도입한다. 제2 단계는 보다 높은 전력 및 보다 낮은 전기 바이어스에서 실시할 수 있는데, 높은 전력은 오염물을 분리하도록 당해 공정의 제1 부분에서 FSG로부터 챔버 속의 임의의 잔류물을 연소시키기에 충분하다. 이러한 2단계 FSG 공정을 사용하면, 전체 반도체 제조 공정의 중단이 불필요하고, 또한 전체 공정에 추가의 시간도 부가되지 않는다.
도 8에 도시되어 있는 바와 같이, 당해 방법은 제1 웨이퍼를 고밀도 플라즈마 챔버(18) 속에 배치하고, 제1 전기 바이어스를 제1 웨이퍼(20)에 적용한 다음, 제1 웨이퍼를 제1 전력 수준(22)에서 고밀도 플라즈마에 노출시킴을 포함한다. 이 방법은 또한 제1 웨이퍼를 제1 전력 수준에서 고밀도 플라즈마에 노출시키는 동안 플루오로실리케이트 유리를 챔버에 침착시켜 유전 층(24)을 침착시키고, 제1 전기 바이어스보다 작은 제2 전기 바이어스를 제1 웨이퍼(26)에 적용한 다음, 제1 웨이퍼를, 이전 침착 단계 동안 챔버 속에 침착된 불소 잔류물을 연소시키기에 충분히 높은, 제1 전력 수준(28)보다 큰 제2 전력 수준에서 고밀도 플라즈마에 노출시킴을 포함한다.
불소 잔류물을 연소시킨 후, 본 발명의 방법은 제1 웨이퍼(30)을 분리하고, 제2 웨이퍼를 고밀도 플라즈마 챔버(32)에 배치함을 포함한다. 이어서, 당해 방법 은 제1 전기 바이어스를 제2 웨이퍼(34)에 적용하고, 제2 웨이퍼를 제1 전력 수준(36)에서 고밀도 플라즈마에 노출시킨 다음, 제2 웨이퍼를 제1 전력 수준에서 고밀도 플라즈마에 노출시키는 동안 플루오로실리케이트 유리를 챔버에 침착시켜 유전 층(38)을 침착시킴을 포함한다. 목적하는 침착 기간 후, 당해 방법은 제2 웨이퍼를 제2 전력 수준에서 고밀도 플라즈마에 노출시키는 동안 실리케이트 유리를 도입하여 유전 층(40)을 침착시킴을 포함한다.
도 9에 도시되어 있는 또 다른 양태에 있어서, 처리량을 개선시키고 오염을 감소시키는 방법은 제2 웨이퍼를 챔버 속에 배치한 직후, 및 HDP 공정에서 웨이퍼를 가열하기 전, 예를 들면, 플루오로실리케이트 유리를 사용하여 침착시키기 전에 불소 차단막을 침착시킴을 포함한다. 불소 차단막은 SiO1.9 등의 규소 풍부 층일 수 있고, 고밀도 플라즈마 공정을 사용하여 침착시킬 수 있다. 이러한 단계 후에, 웨이퍼 가열을 산소 비함유 플라즈마에서 실시하여, 규소 풍부 층을 산화시키지 않고 이의 불소 확산 차단 특성을 변경하지 않도록 한다. 예를 들면, 가열 단계는 아르곤 플라즈마에서 실시할 수 있다. 이러한 불소 차단 공정은 또한 위에 기재한 2단계 FSG 공정을 실시하기 전에 사용할 수 있다.
도 9에 도시되어 있는 바와 같이, 본 발명의 방법은, 제1 웨이퍼를 고밀도 플라즈마 챔버(42) 속에 배치하고, 제1 웨이퍼를 고밀도 플라즈마(44)에 노출시키고, 제1 웨이퍼를 고밀도 플라즈마에 노출시키는 동안 플루오로실리케이트 유리를 챔버에 도입하여 유전 층(46)을 침착시키고, 목적하는 침착이 완결된 후에 제1 웨 이퍼(48)를 분리함을 포함한다.
본 발명의 방법은 또한, 제2 웨이퍼를 고밀도 플라즈마 챔버(50) 속에 배치하고, 제2 웨이퍼(52)를 가열시키지 않고서 불소 차단막을 챔버 속에 침착시키고, 산소 비함유 대기를 챔버(54) 속에 형성함을 포함한다. 본 발명의 방법은 추가로, 제2 웨이퍼(56)를 가열하고, 제2 웨이퍼를 고밀도 플라즈마(58)에 노출시키고, 제2 웨이퍼를 고밀도 플라즈마에 노출시키는 동안 플루오로실리케이트 유리를 챔버에 도입하여 유전 층(60)을 침착시킴을 포함한다.
본 발명의 몇몇 양태 및 이의 잇점이 상세히 기재되었지만, 본 발명의 교시로부터 벗어나지 않고도 본원에서 변경, 변화, 치환, 전환, 변형, 변이 및 개조가 이루어질 수 있는 것으로 이해되어야 하며, 본 발명의 범위 및 범주는 첨부된 특허청구범위에 기재된다.
고밀도 플라즈마 챔버 속에서의 반도체 웨이퍼 침착 공정에서 처리량을 개선시키는 본 발명에 따르는 방법은, 각 웨이퍼 사이의 챔버의 세정 단계를 실시하지 않고서 다수의 웨이퍼를 처리할 수 있기 때문에, 처리량을 증가시키고 웨이퍼의 제조 비용을 절감할 수 있다.

Claims (11)

  1. 제1 웨이퍼를 고밀도 플라즈마 챔버 속에 배치하는 단계,
    제1 전기 바이어스를 제1 웨이퍼에 적용하는 단계,
    제1 웨이퍼를 제1 전력 수준에서 고밀도 플라즈마에 노출시키는 단계,
    제1 웨이퍼를 제1 전력 수준에서 고밀도 플라즈마에 노출시키는 동안 플루오로실리케이트 유리를 챔버 속에서 침착시켜 유전 층을 침착시키는 단계,
    제1 전기 바이어스보다 작은 제2 전기 바이어스를 제1 웨이퍼에 적용하는 단계,
    제1 웨이퍼를, 이전의 침착 단계 동안 챔버에서 침착되는 불소 잔류물을 연소시키기에 충분히 높은, 제1 전력 수준보다 큰 제2 전력 수준에서 고밀도 플라즈마에 노출시키는 단계,
    제1 웨이퍼를 분리하는 단계,
    제2 웨이퍼를 고밀도 플라즈마 챔버 속에 배치하는 단계,
    제1 전기 바이어스를 제2 웨이퍼에 적용하는 단계,
    제2 웨이퍼를 제1 전력 수준에서 고밀도 플라즈마에 노출시키는 단계,
    제2 웨이퍼를 고밀도 플라즈마에 노출시키는 동안 플루오로실리케이트 유리를 챔버 속에서 침착시키는 단계 및
    제2 웨이퍼를 제1 전력 수준에서 고밀도 플라즈마에 노출시키기 전에 실리케이트 유리를 유전 층의 침착 도중에 도입하는 단계를 포함하는, 고밀도 플라즈마 챔버 속에서의 반도체 웨이퍼 침착 공정에서 처리량을 개선시키는 방법.
  2. 제1항에 있어서, 실리케이트 유리가, 도핑되지 않은 실리케이트 유리인 방법.
  3. 제1항에 있어서, 불소 차단막을 챔버 속에서 침착시킨 다음, 제2 웨이퍼를 제1 전력 수준에서 고밀도 플라즈마에 노출시키는 단계를 추가로 포함하는 방법.
  4. 제3항에 있어서, 불소 차단막이 규소 풍부 산화물 층을 포함하는 방법.
  5. 제1항에 있어서, 제2 웨이퍼를 분리하는 단계 및 챔버를 세정하는 단계를 추가로 포함하는 방법.
  6. 제1 웨이퍼를 고밀도 플라즈마 챔버 속에 배치하는 단계,
    제1 웨이퍼를 고밀도 플라즈마에 노출시키는 단계,
    제1 웨이퍼를 고밀도 플라즈마에 노출시키는 동안 플루오로실리케이트 유리를 챔버에 도입하여 유전 층을 침착시키는 단계,
    제1 웨이퍼를 분리하는 단계,
    제2 웨이퍼를 고밀도 플라즈마 챔버 속에 배치하는 단계,
    불소 차단막을, 제2 웨이퍼를 가열시키지 않고서, 챔버 속에서 침착시키는 단계,
    산소 비함유 대기를 챔버 속에 형성하는 단계,
    제2 웨이퍼를 가열하는 단계,
    제2 웨이퍼를 고밀도 플라즈마에 노출시키는 단계 및
    제2 웨이퍼를 고밀도 플라즈마에 노출시키는 동안 플루오로실리케이트 유리를 유전 층의 침착 도중에 챔버에 도입하는 단계를 포함하는, 고밀도 플라즈마 챔버 속에서의 반도체 웨이퍼 침착 공정에서 처리량을 개선시키는 방법.
  7. 제6항에 있어서, 불소 차단막이 규소 풍부 산화물 층을 포함하는 방법.
  8. 제7항에 있어서, 규소 풍부 산화물 층이 SiO1.9를 포함하는 방법.
  9. 제6항에 있어서, 산소 비함유 대기의 형성 단계가 아르곤을 챔버에 도입하는 단계를 포함하는 방법.
  10. 제1항에 있어서, 제2 웨이퍼를 분리하는 단계와 챔버를 세정하는 단계를 추가로 포함하는 방법.
  11. 챔버 속의 플루오로실리케이트 유리 잔류물을 연소시키기에 충분히 높은 전 력을 포함하는 방법을 사용하여, 제1 웨이퍼를 고밀도 플라즈마 챔버 속에서 처리하는 단계 및
    제1 웨이퍼를 분리하고, 웨이퍼 사이의 챔버를 세정하지 않고서, 동일한 공정을 사용하여 추가의 웨이퍼를 처리하는 단계를 포함하여, 고밀도 플라즈마 챔버 속에서의 반도체 웨이퍼 침착 공정에서 처리량을 개선시키는 방법.
KR1020050010766A 2004-02-05 2005-02-04 불화 산화물 침착 공정에서 반도체 소자의 오염 감소방법 KR20060041763A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US54200604P 2004-02-05 2004-02-05
US60/542,006 2004-02-05
US61466504P 2004-09-30 2004-09-30
US60/614,665 2004-09-30

Publications (1)

Publication Number Publication Date
KR20060041763A true KR20060041763A (ko) 2006-05-12

Family

ID=34915546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050010766A KR20060041763A (ko) 2004-02-05 2005-02-04 불화 산화물 침착 공정에서 반도체 소자의 오염 감소방법

Country Status (4)

Country Link
US (1) US20050191863A1 (ko)
JP (1) JP2005223336A (ko)
KR (1) KR20060041763A (ko)
CN (1) CN1655330A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257302B1 (en) 2004-03-25 2016-02-09 Novellus Systems, Inc. CVD flowable gap fill
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US9916977B2 (en) 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
GB201918333D0 (en) * 2019-12-12 2020-01-29 Spts Technologies Ltd A semiconductor wafer dicing process

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824375A (en) * 1996-10-24 1998-10-20 Applied Materials, Inc. Decontamination of a plasma reactor using a plasma after a chamber clean
US6458722B1 (en) * 2000-10-25 2002-10-01 Applied Materials, Inc. Controlled method of silicon-rich oxide deposition using HDP-CVD

Also Published As

Publication number Publication date
CN1655330A (zh) 2005-08-17
US20050191863A1 (en) 2005-09-01
JP2005223336A (ja) 2005-08-18

Similar Documents

Publication Publication Date Title
KR20060041763A (ko) 불화 산화물 침착 공정에서 반도체 소자의 오염 감소방법
US5498768A (en) Process for forming multilayer wiring
CN1814857B (zh) 在半导体衬底上溅射保护涂层的方法
JP4932075B2 (ja) 低κ誘電体に対する損傷を最小にする金属プラグの事前清浄化方法
US7288484B1 (en) Photoresist strip method for low-k dielectrics
US7462565B2 (en) Method of manufacturing semiconductor device
US20060189171A1 (en) Seasoning process for a deposition chamber
JP3014334B2 (ja) 半導体装置の製造方法
JP2010283136A (ja) 半導体装置の製造方法
TW507286B (en) Method and apparatus for fabricating semiconductor devices
US20030068895A1 (en) Method for cleaning the contact area of a metal line
US20110114114A1 (en) Cleaning method of apparatus for depositing carbon containing film
JPH07201749A (ja) 薄膜形成方法
KR101198243B1 (ko) 탄소 함유 박막을 증착하는 박막 증착 장치의 건식 세정방법
US7055532B2 (en) Method to remove fluorine residue from bond pads
JPH06349791A (ja) 薄膜形成方法
US6602560B2 (en) Method for removing residual fluorine in HDP-CVD chamber
JPH07230993A (ja) 半導体装置の配線の形成方法
US5843838A (en) Modified clean recipe to suppress formation of BPSG bubble
JP4559565B2 (ja) 金属配線の形成方法
JPH04186838A (ja) 半導体装置の製造方法
JPH0432228A (ja) ドライエッチング方法およびこれを用いた半導体装置の製造方法
US20230411142A1 (en) Metal oxide precleaning prior to metal filling
KR20220110390A (ko) 영역 선택적 원자층 증착 방법
TWI462162B (zh) 沈積含碳膜之裝置的清潔方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid